[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102959686B - 氮化物半导体装置 - Google Patents

氮化物半导体装置 Download PDF

Info

Publication number
CN102959686B
CN102959686B CN201180030056.6A CN201180030056A CN102959686B CN 102959686 B CN102959686 B CN 102959686B CN 201180030056 A CN201180030056 A CN 201180030056A CN 102959686 B CN102959686 B CN 102959686B
Authority
CN
China
Prior art keywords
electrode
nitride semiconductor
ohmic electrode
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180030056.6A
Other languages
English (en)
Other versions
CN102959686A (zh
Inventor
海原一裕
石田秀俊
上田哲三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102959686A publication Critical patent/CN102959686A/zh
Application granted granted Critical
Publication of CN102959686B publication Critical patent/CN102959686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种氮化物半导体装置。氮化物半导体装置包括具有有缘区域(102A)的氮化物半导体层叠层体(102)、和呈指状的第一电极(131)及呈指状的第二电极(132)，该第一电极(131)和该第二电极(132)彼此留有间隔地形成在有缘区域(102A)上。在第一电极(131)上形成有与该第一电极(131)接触的第一电极布线(151)，在第二电极(132)上形成有与该第二电极(132)接触的第二电极布线(152)。形成有覆盖第一电极布线(151)和第二电极布线(152)的第二绝缘膜，在第二绝缘膜上形成有第一金属层(161)。第一金属层(161)隔着第二绝缘膜形成在有缘区域(102A)上，并与第一电极布线(151)连接。

Description

氮化物半导体装置
技术领域
本发明涉及一种氮化物半导体装置，特别涉及一种具有形成在有缘区域上的电极垫的氮化物半导体装置。
背景技术
III-V族氮化物半导体(以下称其为氮化物半导体。)是为III族元素的镓(Ga)、铝(Al)及铟(In)等和为V族元素的氮(N)的化合物，形成通式为AlxGa1-x-yInyN(在此，0≤x≤1、0≤y≤1且x+y≤1)的混晶。氮化物半导体的带隙较宽，其能带结构是直接跃迁型，因而该氮化物半导体应用于短波长光学元件中。因为氮化物半导体具有击穿电场较高且电子饱和速度较快的优点，所以正在进一步研究在电子器件中应用氮化物半导体。特别是下述异质结场效应晶体管(Hetero-junction Field EffectTransistor：以下称其为HFET)作为高输出功率型器件和高频器件正在被积极研发，该异质结场效应晶体管利用出现于依次外延生长在半绝缘性衬底上的AlxGa1-xN层(在此，0＜x≤1)和GaN层之间的界面上的二维电子气(2Dimensional Electron Gas：以下称其为2DEG)。
在HFET中，不但从载流子供给层即AlGaN肖特基层被供给电子，而且由于自发极化和压电极化所带来的极化效应而被供给电荷。因此，用氮化物半导体形成的HFET的电子密度会超过1013cm-2，这比用砷化铝镓(AlGaAs)和砷化镓(GaAs)形成的HFET的电子密度还大了，大约为用砷化铝镓和砷化镓形成的HFET的十倍左右。如上所述，根据用氮化物半导体形成的HFET，能够期待实现比用GaAs形成的HFET高的漏极电流密度，有关报告说已经存在最大漏极电流超过1A/mm的元件(参照例如非专利文献1)。而且，因为氮化物半导体的带隙较宽(例如GaN的带隙为3.4eV)，所以其绝缘击穿电压特性也较高，在用氮化物半导体形成的HFET中，能够使栅电极和漏电极之间的绝缘击穿电压在100V以上。因此，正在研究将用氮化物半导体形成的HFET等电子器件用作高频元件以及能够以比现有元件小的设计尺寸应对大功率的元件。
氮化物半导体装置的有缘区域的尺寸能够缩小到硅(Si)半导体装置的三分之一到十分之一左右。然而，当其用途是使大电流流动的功率元件时，优选与电极垫连接的金属线直径或带尺寸等较大，因而即使缩小有缘区域，缩小氮化物半导体装置的尺寸的效果也较小。作为缩小氮化物半导体装置的尺寸的方法正在研究将电极垫形成在有缘区域上的、所谓的垫上元件(POE：Pad On Element)结构(参照例如专利文献1)。
专利文献1：日本公开特许公报特开2008-177527号公报
非专利文献1：安藤祐二、冈本康宏、宫本广信、中山达峰、井上隆、葛原正明著“对高绝缘击穿电压AlGaN/GaN异质结FET的评价”信学技报、ED2002-214、CPM2002-105(2002-10)、p.29-34。
发明内容
-发明要解决的技术问题-
然而，上述现有垫上元件结构具有以下问题。若将漏电极垫形成在活性层上并将源电极垫形成在衬底背面上，垫布置效率就会达到最高。然而，若要将源电极垫形成在衬底背面上，就需要形成贯通氮化物半导体层和衬底的过孔(via)，会存在成本上升的问题。因此，从制造方法的易实施性和尺寸缩小的角度来看，优选将漏电极垫和源电极垫形成在活性层上。然而，当将漏电极垫和源电极垫都形成在活性层上时，只能使电极指(finger)的一部分与电极垫直接接触。电极指的宽度受到器件尺寸的限制，因而难以使该宽度变宽。电极指一般利用剥离(lift-off)法形成，因而难以使电极指的膜厚变厚。因此，电极指的布线电阻较高，当仅有电极指的一部分与电极垫直接接触时会存在器件的导通电阻上升的问题。
另一方面，当例如仅将一种电极垫形成在活性层上时，需要形成较大的开口部以让整个电极指与电极垫直接接触，因而会存在电极垫的平坦性下降的问题。
不仅在HFET中会出现上列问题，在肖特基二极管等其他氮化物半导体装置中也会出现上列问题。
本发明正是鉴于上述各点而完成的。其目的在于：实现一种解决当在活性层上形成电极垫时会出现的问题、抑制了导通电阻的上升的氮化物半导体装置。
-用以解决技术问题的技术方案-
为达成上述目的，本发明中的半导体装置构成为：形成在有缘区域上的电极垫通过电极布线与电极连接。
具体而言，示例的氮化物半导体装置包括氮化物半导体层叠层体，呈指状的第一电极及呈指状的第二电极、第一绝缘膜、第一电极布线、第二电极布线、第二绝缘膜以及第一金属层，该氮化物半导体层叠层体形成在衬底上，并具有由元件隔离区域包围的有缘区域，该第一电极和该第二电极彼此留有间隔地形成在有缘区域上，该第一绝缘膜覆盖第一电极和第二电极，并具有使第一电极的上表面露出的第一开口部和使第二电极的上表面露出的第二开口部，该第一电极布线形成在第一电极上，并在第一开口部与第一电极接触，该第二电极布线形成在第二电极上，并在第二开口部与第二电极接触，该第二绝缘膜覆盖第一电极布线和第二电极布线，该第一金属层隔着第二绝缘膜形成在有缘区域上，并与第一电极布线连接。
在示例的氮化物半导体装置中，作为电极垫的第一金属层隔着第二绝缘膜形成在有缘区域上，并与第一电极布线连接。假如让形成在有缘区域上的第一金属层和第一电极通过过孔等直接连接起来，则因为第一电极的布线电阻较大，所以有可能氮化物半导体装置的导通电阻上升。然而，示例的第一金属层和第一电极通过第一电极布线相连接。因为第一电极布线的布线电阻能够设定为比第一电极小的值，所以即使当第一金属层和第一电极布线的接触面积较小时，也能够抑制氮化物半导体装置的导通电阻上升。
示例的氮化物半导体装置也可以是这样的，即：该氮化物半导体装置还包括与第一金属层彼此留有间隔地形成在第二绝缘膜上的第二金属层，第二金属层形成在有缘区域上，并与第二电极布线连接。
在示例的氮化物半导体装置中，也可以是这样的，即：该氮化物半导体装置还包括第一过孔和第二过孔，该第一过孔使第一金属层和第一电极布线相连接，该第二过孔使第二金属层和第二电极布线相连接，第一过孔和第二过孔形成在有缘区域上。在示例的氮化物半导体装置中，也可以是这样的，即：该氮化物半导体装置还包括第一过孔和第二过孔，该第一过孔使第一金属层和第一电极布线相连接，该第二过孔使第二金属层和第二电极布线相连接，第一过孔和第二过孔形成在元件隔离区域上。
在该情况下，也可以是这样的，即：第二绝缘膜具有第一膜和第二膜，该第一膜为氮化硅膜或氧化硅膜，该第二膜形成在该第一膜上且为有机绝缘膜，第一过孔和第二过孔的开口部在第二膜下端部的开口部面积比该开口部在第一膜上端部的开口部面积大。
优选在示例的氮化物半导体装置中，在第一电极布线与第二电极布线之间的最短距离、第一电极布线与第二金属层之间的最短距离以及第二电极布线与第一金属层之间的最短距离中最短的距离乘以第二绝缘膜的绝缘击穿电压的积在600V以上。
在示例的氮化物半导体装置中也可以构成为：第一电极为阴极电极，第二电极为阳极电极。
在示例的氮化物半导体装置中也可以构成为：该氮化物半导体装置还包括第一栅电极和第三金属层，该第一栅电极呈指状且形成在第一电极和第二电极之间，该第三金属层与第一金属层及第二金属层彼此留有间隔地形成在第二绝缘膜上，并且与第一栅电极连接，第三金属层和第二金属层之间的间隔在第三金属层和第一金属层之间的间隔以上，第一电极为源电极，第二电极为漏电极。
在该情况下，在垂直于衬底且垂直地横切第一电极布线和第二电极布线的剖面上，第一电极布线的位于第二电极一侧的端部也可以位于比第一栅电极还靠近第二电极一侧的位置上。
示例的氮化物半导体装置也可以还包括形成在第一栅电极和氮化物半导体层叠层体之间的p型氮化物半导体层。
示例的氮化物半导体装置也可以构成为：该氮化物半导体装置还包括呈指状的第一栅电极及呈指状的第二栅电极、和第三金属层及第四金属层，该第一栅电极和该第二栅电极从第一电极一侧依次形成在第一电极和第二电极之间，该第三金属层与第一金属层及第二金属层彼此留有间隔地形成在第二绝缘膜上，并且与第一栅电极连接，该第四金属层与第一金属层及第二金属层彼此留有间隔地形成在所述第二绝缘膜上，并且与第二栅电极连接，第三金属层和第二金属层之间的间隔在第三金属层和第一金属层之间的间隔以上，第一电极为第一欧姆电极，第二电极为第二欧姆电极。
在该情况下，也可以是这样的，即：在垂直于衬底且垂直地横切第一电极布线和第二电极布线的剖面上，第一电极布线的位于第二电极一侧的端部位于比第一栅电极还靠近第二电极一侧且比第二栅电极还靠近第一栅电极一侧的位置上，第二电极布线的位于第一电极一侧的端部位于比第二栅电极还靠近第一电极一侧且比第一栅电极还靠近第二栅电极一侧的位置上。
示例的氮化物半导体装置也可以还包括分别形成在第一栅电极及第二栅电极与氮化物半导体层叠层体之间的p型氮化物半导体层。
-发明的效果-
根据本发明所涉及的氮化物半导体装置，能够实现一种解决当在活性层上形成电极垫时会出现的问题、抑制了导通电阻的上升的氮化物半导体装置。
附图说明
图1是俯视图，显示一实施方式所涉及的氮化物半导体装置。
图2是剖视图，显示一实施方式所涉及的氮化物半导体装置。
图3是剖视图，显示一实施方式所涉及的氮化物半导体装置。
图4是俯视图，显示一实施方式所涉及的氮化物半导体装置的变形例。
图5是俯视图，显示一实施方式所涉及的氮化物半导体装置的变形例。
图6是剖视图，显示一实施方式所涉及的氮化物半导体装置的变形例。
图7是俯视图，显示一实施方式所涉及的氮化物半导体装置的变形例。
-符号说明-
101-衬底；102-氮化物半导体层叠层体；102A-有缘区域；102B-元件隔离区域；120-缓冲层；121-第一氮化物半导体层；122-第二氮化物半导体层；131-第一欧姆电极；132-第二欧姆电极；133-栅电极；133A-第一栅电极；133B-第二栅电极；134-第三氮化物半导体层；141-第一绝缘膜；142-第二绝缘膜；142A-第一膜；142B-第二膜；151-第一欧姆电极布线；152-第二欧姆电极布线；153-栅电极布线；153A-第一栅电极布线；153B-第二栅电极布线；155-布线；156-布线；161-第一金属层；162-第二金属层；163-第三金属层；163A-第三金属层；163B-第四金属层；164-背面电极；165-第一过孔；166-第二过孔；167-第三过孔；231-第一电极；232-第二电极；251-第一电极布线；252-第二电极布线；261-第一金属层；262-第二金属层；265-第一过孔；266-第二过孔。
具体实施方式
图1～图3显示一实施方式所涉及的氮化物半导体装置，图1显示平面结构，图2显示沿图1中的II-II线的剖面结构，图3显示沿图1中的III-III线的剖面结构。本实施方式中的氮化物半导体装置包括形成在硅(Si)衬底101上的氮化物半导体层叠层体102。氮化物半导体层叠层体102具有例如从衬底101一侧依次形成的缓冲层120、第一氮化物半导体层121和第二氮化物半导体层122，该第一氮化物半导体层121由非掺杂GaN形成，其膜厚为2.5μm，该第二氮化物半导体层122由非掺杂AlGaN形成，其膜厚为50nm。氮化物半导体层叠层体102具有有缘区域102A和包围有缘区域102A的元件隔离区域102B。元件隔离区域102B是已经通过离子注入等而使其电阻值上升的区域。在有缘区域102A的第一氮化物半导体层121中与第二氮化物半导体层122之间的界面附近，形成有由二维电子气(2DEG)形成的沟道。
在氮化物半导体层叠层体102上形成有呈指状且横跨有缘区域102A的第一欧姆电极131和第二欧姆电极132，该第一欧姆电极131和该第二欧姆电极132彼此留有间隔地交替排在氮化物半导体层叠层体102上。在氮化物半导体层叠层体102上的第一欧姆电极131和第二欧姆电极132之间，与氮化物半导体层叠层体102夹着p型第三氮化物半导体层134形成有栅电极133。在本实施方式中，第一欧姆电极131为源电极，第二欧姆电极132为漏电极。在图1中示出的是第一欧姆电极131有两条且第二欧姆电极132有三条的结构，但第一欧姆电极131和第二欧姆电极132有几条都可以。
第一欧姆电极131和第二欧姆电极132由钛(Ti)和铝(Al)形成，与沟道欧姆接触。在本实施方式中，第一欧姆电极131和第二欧姆电极132形成在到达比第二氮化物半导体层122和第一氮化物半导体层121之间的界面还靠近下侧的位置的凹部内，以降低接触电阻。第一欧姆电极131和第二欧姆电极132的最厚部分的膜厚为250nm左右，宽度为数μm左右。虽然若让宽度较大就能够降低欧姆电极的布线电阻，但是因为沟道区域在芯片面积中所占的比率会下降，所以不优选该方法。因为沟道区域越大，导通电阻就越小，能够流动的电流量也越大，所以理想的是沟道区域较大。第一欧姆电极131和第二欧姆电极132也可以由镍(Ni)、金(Au)或钒(V)等形成。利用剥离法则能够很容易地形成第一欧姆电极131和第二欧姆电极132。
p型第三氮化物半导体层134由掺杂有镁(Mg)的GaN形成，其膜厚为200nm左右。栅电极133由钯(Pd)和金(Au)形成，与p型第三氮化物半导体层134欧姆接触。p型第三氮化物半导体层134和第二氮化物半导体层122形成PN结。由此，在施加于栅电极133上的电压为0V时，在第二氮化物半导体层122和第一氮化物半导体层121中会出现从p型第三氮化物半导体层134向衬底101一侧和第二欧姆电极132一侧扩大的耗尽层。因此，能够使氮化物半导体装置进行在施加于栅电极133上的电压为0V时截断流经沟道的电流的常开(normally-off)式工作。在本实施方式中，为了调节阈值电压，p型第三氮化物半导体层134和栅电极133形成在第二氮化物半导体层122的膜厚比其他部分薄的栅凹槽(gaterecess)部(未图示)。栅电极133也可以由镍(Ni)、钛(Ti)、银(Ag)或铂(Pt)等形成。在本实施方式中，用p型第三氮化物半导体层134构成了进行常开式工作的常开型半导体装置，但也可以通过利用栅凹槽结构等来实现常开型半导体装置，还可以构成为常关(normally-on)型半导体装置。
在氮化物半导体层叠层体102上，覆盖第一欧姆电极131、第二欧姆电极132和栅电极133而形成有第一绝缘膜141，该第一绝缘膜141是膜厚为300nm左右的氮化硅膜(SiN膜)。第一绝缘膜141具有以下功能，即：将氮化物半导体层叠层体102的表面稳定化，并且减少水分从后述的第二绝缘膜142浸入氮化物半导体层叠层体102中的浸入量。第一绝缘膜141具有呈条状的第一开口部和呈条状的第二开口部，该第一开口部使第一欧姆电极131的上表面露出，该第二开口部使第二欧姆电极132的上表面露出。
在第一绝缘膜141上形成有第一欧姆电极布线151和第二欧姆电极布线152。第一欧姆电极布线151在第一开口部与第一欧姆电极131连接，该第二欧姆电极布线152在第二开口部与第二欧姆电极132连接。第一欧姆电极布线151和第二欧姆电极布线152是钛(Ti)和金(Au)的叠层膜，钛(Ti)是用来提高第一欧姆电极布线151及第二欧姆电极布线152与第一欧姆电极131及第二欧姆电极132的紧密接合性的紧密接合层。使第一欧姆电极布线151和第二欧姆电极布线152的膜厚为5μm左右即可，优选其宽度分别与第一欧姆电极131和第二欧姆电极132的宽度相等或较之更宽。
覆盖第一欧姆电极布线151和第二欧姆电极布线152而形成有第二绝缘膜142。在本实施方式中，第二绝缘膜142是第一膜142A和第二膜142B的叠层膜，该第一膜142A由SiN形成，其膜厚为400nm左右，该第二膜142B由聚苯并噁唑(PBO：polybenzoxazole)形成，其膜厚为10μm左右。第一膜142A具有以下功能，即：减少水分从第二膜142B浸入氮化物半导体层叠层体102中的浸入量，并提高使第二膜142B和位于下侧的层之间的紧密接合性。
在第二绝缘膜142上形成有作为电极垫的第一金属层161、第二金属层162和第三金属层163。在本实施方式中，第一金属层161和第二金属层162形成在有缘区域102A上。第一金属层161和第二金属层162彼此留有间隔地配置，第一金属层161和第二金属层162的与栅电极133的延伸方向(栅极宽度方向)相交的边彼此相向。第二绝缘膜142具有在第一金属层161的下侧使第一欧姆电极布线151的上表面露出的第三开口部。填埋第三开口部而形成有与第一金属层161成为一体的第一过孔165，第一金属层161和第一欧姆电极布线151通过第一过孔165相连接。在第二绝缘膜142中，也形成有在第二金属层162的下侧使第二欧姆电极布线152的上表面露出的第二开口部。填塞第二开口部而形成有与第二金属层162成为一体的第二过孔166，第二金属层162和第二欧姆电极布线152通过第二过孔166相连接。
使第一金属层161、第二金属层162和第三金属层163为钛(Ti)、铜(Cu)和镍(Ni)的叠层膜即可。为了将表面电阻抑制到较低的值，优选使铜(Cu)膜的厚度为5μm左右。通过作为最上层设置镍(Ni)膜，则第一金属层161、第二金属层162及第三金属层163与铝线或铝带等的紧密接合性就会提高，因而能够实现可靠性较高的半导体装置。优选使镍(Ni)膜的膜厚为1μm左右。也可以使用银(Ag)来代替镍(Ni)。当使用由金(Au)或铜(Cu)等形成的金属线、金属带或金属片(clip)等时，也可以使最表面层为金(Au)层。
在本实施方式中，第三金属层163形成在有缘区域102A上靠近第一金属层161一侧的区域。通过构成为上述结构，则能够确保第三金属层163和第二金属层162之间的绝缘击穿电压较高，并能够缩小半导体装置的尺寸。第三金属层163通过第三过孔167与形成在元件隔离区域102B上的栅电极布线153连接。栅电极布线153旁路有缘区域102A的外周配置，与栅电极133连接。在本实施方式中，因为第一欧姆电极布线151和第二欧姆电极布线152并不是设置到元件隔离区域102B上并束在一起的，所以栅电极布线153不会横跨第一欧姆电极布线151和第二欧姆电极布线152。当形成有多个有缘区域时，可以将栅电极布线形成为：多条栅电极在位于多个有缘区域之间的元件隔离区域上束在一起。
在有缘区域102A上形成第一金属层161和第二金属层162的情况下，第一欧姆电极131的一部分位于第二金属层162的下侧，第二欧姆电极132的一部分位于第一金属层161的下侧。假如不形成第一欧姆电极布线151而用过孔使第一金属层161和第一欧姆电极131直接连接，则与过孔接触的就仅有第一欧姆电极131的形成在第一金属层161下侧的部分而已。因为第一欧姆电极131膜厚较薄、宽度较窄，所以其布线电阻较高。因此，在第一欧姆电极131的形成在第二金属层162下侧的部分，不能忽视第一金属层161和第一欧姆电极131之间的电阻。第二金属层162和第二欧姆电极132之间也存在同样的问题。第一欧姆电极131和第二欧姆电极132一般利用剥离法形成，因而难以通过使膜厚变厚而降低布线电阻。
第一欧姆电极131和第二欧姆电极132的宽度受到器件尺寸的限制，因而也难以通过使宽度变宽来降低布线电阻。
在本实施方式中的半导体装置中，覆盖第一欧姆电极131的上表面而形成有第一欧姆电极布线151，覆盖第二欧姆电极132的上表面而形成有第二欧姆电极布线152。因为第一欧姆电极布线151和第二欧姆电极布线152的膜厚能够设定为比第一欧姆电极131和第二欧姆电极132厚的值，所以能够很容易地降低布线电阻。因此，即使仅有第一欧姆电极布线151的位于第一金属层161下侧的部分与过孔连接，也能够将第一金属层161和第一欧姆电极131之间的电阻抑制到较小的值。第二金属层162和第二欧姆电极132之间的情况也一样。与第一金属层及第二金属层不通过第一欧姆电极布线及第二欧姆电极布线而与第一欧姆电极及第二欧姆电极直接连接的情况相比，本实施方式中的半导体装置能够将布线电阻大约减到一半。
若要有效地抑制布线电阻，就让第一欧姆电极布线151和第二欧姆电极布线152在与栅极宽度方向相交的方向上的剖面面积比第一欧姆电极131和第二欧姆电极132大即可。通过利用镀金属法形成第一欧姆电极布线151和第二欧姆电极布线152，则能够很容易地使第一欧姆电极布线151和第二欧姆电极布线152的膜厚较厚。优选第一欧姆电极布线151和第二欧姆电极布线152由电阻尽可能小的材料形成，由例如金(Au)或铜(Cu)或者这些金属的合金等形成即可。第一欧姆电极布线151和第二欧姆电极布线152也可以由铝(Al)、镍(Ni)或钛(Ti)或者这些金属的合金等形成。为了提高第一欧姆电极布线151及第二欧姆电极布线152与第一欧姆电极131及第二欧姆电极132的紧密接合性，也可以使第一欧姆电极布线151和第二欧姆电极布线152为叠层膜。在该情况下，用钛(Ti)或钽(Ta)或者这些金属的氮化物等作为紧密接合层即位于下侧的层即可。
图1显示第一欧姆电极布线151形成为覆盖栅电极133的上表面的例子。通过将第一欧姆电极布线151构成为突出到比栅电极133还靠近第二欧姆电极132一侧的位置上，则不但能够使第一欧姆电极布线151的剖面面积较大，而且能够使第一欧姆电极布线151起到场板(field plate)的作用。再加上，第一金属层161和第二金属层162形成在有缘区域102A上。由此，在半导体装置截止的状态下，能够缓和在栅电极133的端部和第一欧姆电极布线151所构成的场板的端部会出现的电场集中现象。因此，与不是垫上元件(POE：Pad On Element)结构的情况相比能够抑制电流崩塌现象。
在本实施方式中，将第二绝缘膜142构成为由SiN形成的第一膜142A和由PBO形成的第二膜142B所构成的叠层膜。因为PBO膜等有机膜能够利用旋涂法形成，所以能够很容易地将该膜填入凹部内，因而能够很容易地将第二绝缘膜142的上表面平坦化。通过将第二绝缘膜142的上表面平坦化，则能够使形成在第二绝缘膜142上的作为电极垫的金属层平坦。通过使电极垫平坦，则电极垫面和金属线的接触面积就会增大，所以能够降低布线电阻，也能够提高线焊工序的产品合格率。
PBO与金(Au)的紧密接合性较差。因此，为了使最上层为金(Au)层的第一欧姆电极布线151及第二欧姆电极布线152与第二绝缘膜142的紧密接合性提高，在第二膜142B与第一欧姆电极布线151及第二欧姆电极布线152之间设置有由SiN形成的第一膜142A。虽然也可以用SiO2膜等作为第一膜142A，但SiN膜的防水性较高，因而在使用SiN膜时能够得到抑制水分渗进位于下侧的层中的效果。第一膜142A利用例如等离子体化学气相沉积(等离子体CVD)法等形成即可。
优选用来使第一金属层161和第一欧姆电极布线151相连接的第三开口部、以及用来使第二金属层162和第二欧姆电极布线152相连接的第四开口部具有下述形状，即：该第三开口部和该第四开口部在第二膜142B下端部的宽度比该第三开口部和该第四开口部在第一膜142A上端部的宽度宽。这么一来，第一过孔165和第二过孔166在第二膜142B下端部的面积比第一过孔165和第二过孔166在第一膜142A上端部的面积大。通过构成为上述结构，则与金(Au)的紧密接合性较差的第二膜142B就不会与第一欧姆电极布线151及第二欧姆电极布线152的上表面直接接触，能够抑制第二绝缘膜142的剥离现象等的发生。在第一膜142A上形成的开口部通过干蚀刻形成即可。当由光敏树脂形成第二膜142B时，在第二膜142B上形成的开口部通过光刻形成即可。在第二膜142B上形成的开口部也可以通过用SiO2膜等作为硬掩膜的干蚀刻形成。
第二膜142B也可以是由聚酰亚胺、苯并环丁烯(BCB)、环氧类光敏树脂(例如化药MicroChem株式会社制造的SU-8)或氟类光敏树脂(例如旭硝子株式会社制造的AL-X2)等形成的有机膜，来代替PBO膜。但是，当使用聚酰亚胺等具有吸湿性的材料时，第二膜142B有可能吸湿而膨胀，使得在第二膜142B上会产生龟裂，或者水分会渗进位于下侧的层中，因而优选在第二膜142B上进一步形成具有防水性的第三膜。
当使用AL-X2等与金(Au)的紧密接合性较优良的材料时，可以省略第一膜142A。当用钛(Ti)或铜(Cu)等与有机膜比较容易紧密接合的材料形成第一欧姆电极布线151和第二欧姆电极布线152的最上层时，也可以省略第一膜142A。
也可以用玻璃材料形成第二膜142B。在该情况下，优选材料中含有磷。这么一来，能够缓和第二绝缘膜142的膜应力，来抑制膜剥离现象的发生。因为利用磷的吸杂效应，还能够得到防止碱性杂质侵入有缘区域102A内的效果，所以能够提高半导体装置的可靠性。
在本实施方式中，使第三金属层163的面积比第一金属层161和第二金属层162小。这是因为不需要向栅电极施加高电压，因而在第三金属层163上连接较细的金属线之故。第三金属层163形成在靠近第一金属层161的位置上，这是因为向作为漏电极垫的第二金属层162施加更高的电压之故。但是，只要能够确保所需要的绝缘击穿电压值，第三金属层163的位置就并不受特别的限制。
当将第一金属层161与第二金属层162的最小间距、和第三金属层163与第二金属层162的最小间距设为S1，并将对整个半导体装置进行密封的树脂密封体的绝缘击穿电压设为A1时，使S1乘A1的积大于所需要的绝缘击穿电压值即可。
若要确保绝缘击穿电压，则不仅是作为电极垫的金属层之间的间隔很重要，第一欧姆电极布线151与第二欧姆电极布线152之间的间隔、第一欧姆电极布线151与第二金属层162之间的间隔、以及第二欧姆电极布线152与第一金属层161之间的间隔也很重要。当将这些间隔中最窄的设为S2，并将第二绝缘膜142的绝缘击穿电压设为A2时，使S2乘A2的积大于所需要的绝缘击穿电压值即可。例如，PBO的绝缘击穿电压为250V/μm。因此，当所需要的绝缘击穿电压为600V时，使最小间隔S1在2.4μm以上即可；当所需要的绝缘击穿电压为1000V时，使最小间隔S1在4μm以上即可。在本实施方式中设计为：S1为5μm。
在本实施方式中示出下述半导体装置的例子，即：在该半导体装置的衬底101的与氮化物半导体层叠层体102相反一侧的面(背面)上形成有由例如金(Au)、锡(Sn)、铬(Cr)或镍(Ni)或者这些金属的合金等形成的背面电极164。通过形成背面电极164，则能够从外部向衬底101赋予电位。也可以使背面电极164和第一欧姆电极131电连接。在该情况下，可以用背面电极164作为源电极垫。当使背面电极164和第一欧姆电极131连接时，可以使用贯通过孔。背面电极164利用例如溅射法或蒸镀法等形成即可。
在本实施方式中的半导体装置中，使第一金属层161和第一欧姆电极布线151相连接的第一过孔165有多个，多个该第一过孔165形成在有缘区域102A上。使第二金属层162和第二欧姆电极布线152相连接的第二过孔166的情况也一样。因此，能够实现保护有缘区域免受线焊时的压力损坏的效果。但是，使第一金属层161及第一欧姆电极布线151相连接的第一过孔165、和使第二金属层162及第二欧姆电极布线152相连接的第二过孔166也可以形成在元件隔离区域102B上。如图4所示，在该情况下，在元件隔离区域102B形成使第一欧姆电极布线151相连接的布线155，并以第一过孔165使布线155和第一金属层161相连接即可；在从有缘区域102A来看与布线155相反一侧的位置上形成使第二欧姆电极布线152相连接的布线156，并以第二过孔166使布线156和第二金属层162相连接即可。
在本实施方式中说明的是单栅型半导体装置，但在能够应用于直交流转换器或矩阵交-交转换器等的双栅型半导体装置中也可以构成同样的结构。图5和图6显示双栅型半导体装置的例子，图5显示平面结构，图6显示沿图5中的VI-VI线的剖面结构。
在双栅型半导体装置中，第一栅电极133A和第二栅电极133B从第一欧姆电极131一侧依次形成在第一欧姆电极131和第二欧姆电极132之间。图6显示的是在p型第三氮化物半导体层134上分别形成第一栅电极133A和第二栅电极133B以构成常开型半导体装置的例子，但也可以通过利用栅凹槽结构等来实现常开型半导体装置，还可以构成为常关型半导体装置。
通过向第一栅电极133A和第二栅电极133B施加规定的偏压，则既能够使该半导体装置进行双向开关的工作，又能够使该半导体装置进行二极管的工作。例如，通过以第一欧姆电极131为基准向第一栅电极133A施加第一栅电极133A的阈值电压以上的电压，并以第二欧姆电极132为基准向第二栅电极133B施加第二栅电极133B的阈值电压以上的电压，则能够使半导体装置进行双向通电工作，即电流会在第一欧姆电极131和第二欧姆电极132之间双向地流动的工作。另一方面，通过使向第一栅电极133A和第二栅电极133B施加的偏压分别成为各个栅电极的阈值电压以下的电压，则能够使半导体装置进行双向截断工作，即电流在第一欧姆电极131和第二欧姆电极132之间在双向中的任一方向上都不会流动的工作。
通过向第一栅电极133A施加阈值电压以上的电压，并向第二栅电极133B施加阈值电压以下的电压，则能够使半导体装置进行下述二极管工作，即电流不会从第一欧姆电极131流向第二欧姆电极132、并且会从第二欧姆电极132流向第一欧姆电极131的二极管工作。通过向第一栅电极133A施加阈值电压以下的电压，并向第二栅电极133B施加阈值电压以上的电压，则能够使半导体装置进行下述二极管工作，即电流会从第一欧姆电极131流向第二欧姆电极132、并且不会从第二欧姆电极132流向第一欧姆电极131的二极管工作。
图5显示的是下述例子，即：第一欧姆电极布线151扩大到比第一栅电极133A还靠近第二栅电极133B一侧的位置上，并且第二欧姆电极布线152扩大到比第二栅电极133B还靠近第一栅电极133A一侧的位置上。通过构成为下述结构，第一欧姆电极布线151和第二欧姆电极布线152就分别发挥场板的作用。并且，能够用第一欧姆电极布线151和第二欧姆电极布线152对产生在第一栅电极133A和第二栅电极133B之间的一部分电力线进行切断。由此，能够降低第一栅电极133A和第二栅电极133B之间的寄生电阻Cgg，能够抑制栅极噪音。
如图5所示，通过将使第一栅电极133A相连接的第一栅电极布线153A和使第二栅电极133B相连接的第二栅电极布线153B形成在夹着有缘区域102A相向的两侧，则能够很容易地形成布线。优选将第三金属层163A形成在第一金属层161一侧，并将第四金属层163B形成在第二金属层162一侧。
如图7所示，在肖特基二极管中也能够构成同样的结构。在该情况下，设置与2DEG欧姆接触且作为阴极电极的第一电极231和与2DEG肖特基接触且作为阳极电极的第二电极232即可。使第一电极231通过第一电极布线251与第一金属层261连接，并使第二电极232通过第二电极布线252与第二金属层262连接即可。
在图7中显示的是在有缘区域102A上形成使第一金属层261与第一电极布线251相连接的第一过孔265以及使第二金属层262与第二电极布线252相连接的第二过孔266的例子。然而，也可以是这样的，即：在元件隔离区域102B形成使第一电极布线251相连接的布线和使第二电极布线252相连接的布线，并在元件隔离区域102B上形成使作为电极垫的金属层和布线相连接的过孔。
使第一电极231为钛(Ti)和镍(Ni)的叠层体等即可，使第二电极232为钯(Pd)和金(Au)的合金等即可。
-产业实用性-
本发明所涉及的氮化物半导体装置，能够解决在活性层上形成电极垫时会出现的问题，抑制导通电阻的上升，因而作为包括电源电路用功率器件等在内的氮化物半导体装置很有用。

Claims (14)

1.一种氮化物半导体装置，其特征在于：
所述氮化物半导体装置包括：
氮化物半导体层叠层体，其形成在衬底上，并具有由元件隔离区域包围的有源区域；
呈指状的第一欧姆电极和呈指状的第二欧姆电极，该第一欧姆电极和该第二欧姆电极彼此留有间隔地形成在所述有源区域上；
第一绝缘膜，其覆盖所述第一欧姆电极和所述第二欧姆电极，并具有使所述第一欧姆电极的上表面露出的第一开口部和使所述第二欧姆电极的上表面露出的第二开口部；
第一电极布线，其形成在所述第一欧姆电极上，并在所述第一开口部与所述第一欧姆电极接触，且具有与所述第一欧姆电极相同的长边方向；
第二电极布线，其形成在所述第二欧姆电极上，并在所述第二开口部与所述第二欧姆电极接触，且具有与所述第二欧姆电极相同的长边方向；
第二绝缘膜，其覆盖所述第一电极布线和所述第二电极布线，且具有露出所述第一电极布线的上表面的第一过孔；以及
第一金属层，隔着所述第二绝缘膜形成在所述有源区域上，并与所述第一电极布线连接，
在所述第一电极布线的短边方向上，所述第一欧姆电极的宽度小于所述第二绝缘膜的下端部内的所述第一过孔的宽度。
2.根据权利要求1所述的氮化物半导体装置，其特征在于：
所述氮化物半导体装置还包括与所述第一金属层彼此留有间隔地形成在所述第二绝缘膜上的第二金属层，
所述第二金属层形成在所述有源区域上，并经由形成于所述第二绝缘膜上且将所述第二电极布线的上表面露出的第二过孔而与所述第二电极布线连接。
3.根据权利要求2所述的氮化物半导体装置，其特征在于：
将所述第一金属层和所述第一电极布线相连接的所述第一过孔与将所述第二金属层和所述第二电极布线相连接的所述第二过孔形成在所述有源区域上。
4.根据权利要求3所述的氮化物半导体装置，其特征在于：
所述第二绝缘膜具有第一膜和第二膜，该第一膜为氮化硅膜或氧化硅膜，该第二膜形成在该第一膜上且为有机绝缘膜，
所述第一过孔和所述第二过孔的开口部在所述第二膜下端部的开口部面积比该开口部在所述第一膜上端部的开口部面积大，
在所述第一电极布线及所述第二电极布线的短边方向上，所述第一欧姆电极的宽度及所述第二欧姆电极的宽度分别小于所述第一过孔及所述第二过孔的开口部的所述第二绝缘膜的下端部内的所述第二膜的过孔的宽度。
5.根据权利要求2所述的氮化物半导体装置，其特征在于：
将所述第一金属层和所述第一电极布线相连接的所述第一过孔与将所述第二金属层和所述第二电极布线相连接的所述第二过孔形成在所述元件隔离区域上。
6.根据权利要求5所述的氮化物半导体装置，其特征在于：
所述第二绝缘膜具有第一膜和第二膜，该第一膜为氮化硅膜或氧化硅膜，该第二膜形成在该第一膜上且为有机绝缘膜，
所述第一过孔口所述第二过孔的开口部在所述第二膜下端部的开口部面积比该开口部在所述第一膜上端部的开口部面积大，
在所述第一电极布线及所述第二电极布线的短边方向上，所述第一欧姆电极的宽度及所述第二欧姆电极的宽度分别小于所述第一过孔及所述第二过孔的开口部的所述第二绝缘膜的下端部内的所述第二膜的过孔的宽度。
7.根据权利要求2所述的氮化物半导体装置，其特征在于：
在所述第一电极布线与所述第二电极布线之间的最短距离、所述第一电极布线与所述第二金属层之间的最短距离以及所述第二电极布线与所述第一金属层之间的最短距离中最短的距离乘以所述第二绝缘膜的绝缘击穿电场强度的积在600V以上。
8.根据权利要求2所述的氮化物半导体装置，其特征在于：
所述第一欧姆电极为阴极电极，
所述第二欧姆电极为阳极电极。
9.根据权利要求2所述的氮化物半导体装置，其特征在于：
所述氮化物半导体装置还包括：
呈指状的第一栅电极，其形成在所述第一欧姆电极和所述第二欧姆电极之间；和
第三金属层，其与所述第一金属层及所述第二金属层彼此留有间隔地形成在所述第二绝缘膜上，并且与所述第一栅电极连接，
所述第三金属层和所述第二金属层之间的间隔在所述第三金属层和所述第一金属层之间的间隔以上，
所述第一欧姆电极为源电极，
所述第二欧姆电极为漏电极。
10.根据权利要求9所述的氮化物半导体装置，其特征在于：
在垂直于所述衬底且在所述第一电极布线和所述第二电极布线的短边方向上与所述衬底垂直的剖面上，
所述第一电极布线的位于所述第二欧姆电极一侧的端部位于比所述第一栅电极还靠近所述第二欧姆电极一侧的位置上，构成为在所述第一电极布线的宽度范围内包含2个所述第一栅电极。
11.根据权利要求9所述的氮化物半导体装置，其特征在于：
所述氮化物半导体装置还包括形成在所述第一栅电极和所述氮化物半导体层叠层体之间的p型氮化物半导体层。
12.根据权利要求2所述的氮化物半导体装置，其特征在于：
所述氮化物半导体装置还包括：
呈指状的第一栅电极和呈指状的第二栅电极，该第一栅电极和该第二栅电极从所述第一欧姆电极一侧依次形成在所述第一欧姆电极和所述第二欧姆电极之间；以及
第三金属层和第四金属层，该第三金属层与所述第一金属层及所述第二金属层彼此留有间隔地形成在所述第二绝缘膜上，并且与所述第一栅电极连接，该第四金属层与所述第一金属层及所述第二金属层彼此留有间隔地形成在所述第二绝缘膜上，并且与所述第二栅电极连接，
所述第三金属层和所述第二金属层之间的间隔在所述第三金属层和 所述第一金属层之间的间隔以上。
13.根据权利要求12所述的氮化物半导体装置，其特征在于：
在垂直于所述衬底且在所述第一电极布线和所述第二电极布线的短边方向上与所述衬底垂直的剖面上，
所述第一电极布线的位于所述第二欧姆电极一侧的端部位于比所述第一栅电极还靠近所述第二欧姆电极一侧且比所述第二栅电极还靠近所述第一栅电极一侧的位置上，构成为在所述第一电极布线的宽度范围内包含2个所述第一栅电极，
所述第二电极布线的位于所述第一欧姆电极一侧的端部位于比所述第二栅电极还靠近所述第一欧姆电极一侧且比所述第一栅电极还靠近所述第二栅电极一侧的位置上，构成为在所述第二电极布线的宽度范围内包含2个所述第二栅电极。
14.根据权利要求12所述的氮化物半导体装置，其特征在于：
所述氮化物半导体装置还包括分别形成在所述第一栅电极及所述第二栅电极与所述氮化物半导体层叠层体之间的p型氮化物半导体层。
CN201180030056.6A 2010-07-12 2011-04-22 氮化物半导体装置 Active CN102959686B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010157574A JP5457292B2 (ja) 2010-07-12 2010-07-12 窒化物半導体装置
JP2010-157574 2010-07-12
PCT/JP2011/002361 WO2012008075A1 (ja) 2010-07-12 2011-04-22 窒化物半導体装置

Publications (2)

Publication Number Publication Date
CN102959686A CN102959686A (zh) 2013-03-06
CN102959686B true CN102959686B (zh) 2015-09-09

Family

ID=45469095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180030056.6A Active CN102959686B (zh) 2010-07-12 2011-04-22 氮化物半导体装置

Country Status (4)

Country Link
US (1) US8748995B2 (zh)
JP (1) JP5457292B2 (zh)
CN (1) CN102959686B (zh)
WO (1) WO2012008075A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103582939B (zh) 2011-06-24 2016-03-09 松下知识产权经营株式会社 氮化物半导体装置
WO2013008382A1 (ja) 2011-07-12 2013-01-17 パナソニック株式会社 窒化物半導体装置
JP2013182992A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体装置
JP2013183060A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP5985282B2 (ja) * 2012-07-12 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
WO2014041731A1 (ja) 2012-09-12 2014-03-20 パナソニック株式会社 半導体装置
PL2908835T3 (pl) 2012-10-18 2017-11-30 Montero Gida Sanayi Ve Ticaret A.S. Stabilne formulacje
JP6202514B2 (ja) * 2012-10-31 2017-09-27 ローム株式会社 窒化物半導体ショットキバリアダイオード
US9306558B2 (en) 2012-11-09 2016-04-05 Sharp Kabushiki Kaisha Field-effect transistor
US8941123B2 (en) * 2013-05-30 2015-01-27 International Business Machines Corporation Local interconnects by metal-III-V alloy wiring in semi-insulating III-V substrates
US9461158B2 (en) * 2013-06-13 2016-10-04 Sharp Kabushiki Kaisha Heterojunction field effect transistor
KR20150014641A (ko) * 2013-07-30 2015-02-09 서울반도체 주식회사 질화갈륨계 다이오드 및 그 제조 방법
JP6338832B2 (ja) * 2013-07-31 2018-06-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6326781B2 (ja) * 2013-11-21 2018-05-23 日亜化学工業株式会社 電界効果トランジスタ
WO2015178050A1 (ja) * 2014-05-21 2015-11-26 シャープ株式会社 電界効果トランジスタ
US9812380B2 (en) * 2014-05-22 2017-11-07 Microchip Technology Incorporated Bumps bonds formed as metal line interconnects in a semiconductor device
US10510656B2 (en) * 2014-07-30 2019-12-17 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
DE102014113467B4 (de) * 2014-09-18 2022-12-15 Infineon Technologies Austria Ag Metallisierung eines Feldeffekt-Leistungstransistors
JP2016063167A (ja) 2014-09-19 2016-04-25 株式会社東芝 半導体装置
US9281417B1 (en) * 2015-02-20 2016-03-08 Vishay General Semiconductor Llc GaN-based schottky diode having large bond pads and reduced contact resistance
TWI584467B (zh) * 2015-09-24 2017-05-21 台達電子工業股份有限公司 半導體裝置
JP6584987B2 (ja) * 2016-03-23 2019-10-02 株式会社東芝 半導体装置
PT3482510T (pt) 2016-07-07 2020-11-03 Univ Aveiro Sistema e método de cancelamento de interferência distribuído com base em informações de ganho de canal com atraso
US10224285B2 (en) * 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10529802B2 (en) * 2017-09-14 2020-01-07 Gan Systems Inc. Scalable circuit-under-pad device topologies for lateral GaN power transistors
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
JP7177660B2 (ja) * 2018-10-26 2022-11-24 株式会社東芝 半導体装置
US11417746B2 (en) * 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
JP7570061B2 (ja) 2019-05-21 2024-10-21 パナソニックＩｐマネジメント株式会社 双方向スイッチモジュール及び双方向スイッチ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985002061A1 (en) 1983-10-28 1985-05-09 Hughes Aircraft Company Multi-gate field effect transistor
JPS6373648A (ja) 1986-09-17 1988-04-04 Sanyo Electric Co Ltd 多層配線の製造方法
JPH01217908A (ja) * 1988-02-26 1989-08-31 Fujitsu Ltd 半導体装置の製造方法
JPH022179A (ja) 1988-06-13 1990-01-08 Fujitsu Ltd メタル・セミコンダクタ・ｆｅｔ
JPH02268467A (ja) * 1989-04-10 1990-11-02 New Japan Radio Co Ltd 半導体集積回路
JP3087278B2 (ja) * 1989-12-26 2000-09-11 日本電気株式会社 モノリシック集積回路素子
JPH065849A (ja) 1992-06-17 1994-01-14 Nec Kansai Ltd 半導体素子の構造
JPH06163604A (ja) 1992-11-26 1994-06-10 Nec Corp 電界効果トランジスタ
JPH06326201A (ja) 1993-05-11 1994-11-25 Nippon Steel Corp 半導体装置
JPH0794481A (ja) * 1993-09-24 1995-04-07 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH088441A (ja) 1994-06-23 1996-01-12 Sony Corp デュアルゲート型電界効果トランジスタ
JPH0883838A (ja) * 1994-09-09 1996-03-26 Fujitsu Ltd 半導体装置の製造方法
JPH09252050A (ja) * 1996-03-15 1997-09-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP3379376B2 (ja) 1997-03-14 2003-02-24 松下電器産業株式会社 電界効果トランジスタおよびそれを用いた電力増幅器
JP2000049169A (ja) 1998-07-28 2000-02-18 Mitsubishi Electric Corp 電界効果トランジスタ
JP3616297B2 (ja) 2000-01-21 2005-02-02 松下電器産業株式会社 半導体装置の製造方法
JP2001284992A (ja) 2000-03-28 2001-10-12 Toshiba Corp 高周波増幅器及び高周波半導体装置
JP4385206B2 (ja) 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP2004273658A (ja) 2003-03-07 2004-09-30 Nippon Telegr & Teleph Corp <Ntt> ナイトライド系半導体素子の作製法
JP2004363563A (ja) 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置
JP2005159157A (ja) 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置
US7465997B2 (en) 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP4810072B2 (ja) * 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
US7288803B2 (en) 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
US7436039B2 (en) 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
JP4821214B2 (ja) 2005-08-26 2011-11-24 三菱電機株式会社 カスコード接続回路
JP5300238B2 (ja) 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
WO2009047024A1 (en) 2007-10-08 2009-04-16 Siemens Aktiengesellschaft Preheating temperature during remelting
JP5608322B2 (ja) 2008-10-21 2014-10-15 パナソニック株式会社 双方向スイッチ

Also Published As

Publication number Publication date
US20130119486A1 (en) 2013-05-16
US8748995B2 (en) 2014-06-10
CN102959686A (zh) 2013-03-06
WO2012008075A1 (ja) 2012-01-19
JP2012023074A (ja) 2012-02-02
JP5457292B2 (ja) 2014-04-02

Similar Documents

Publication Publication Date Title
CN102959686B (zh) 氮化物半导体装置
JP6304909B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN103003948B (zh) 二极管
CN102354705B (zh) 半导体装置
CN103582939B (zh) 氮化物半导体装置
CN102484124B (zh) 氮化物半导体装置
US10804361B2 (en) Nitride semiconductor device
US20140001640A1 (en) Method for fabricating semiconductor device and semiconductor device
JP5353735B2 (ja) 半導体装置およびその製造方法
JP5526470B2 (ja) 窒化物系化合物半導体装置
WO2014097524A1 (ja) 半導体装置
CN109698236B (zh) 半导体装置
CN107408577B (zh) 半导体装置及半导体装置的制造方法
JP2007250910A (ja) 半導体装置
EP2996155A1 (en) Semiconductor device and method for manufacturing a semiconductor device
JP2020068223A (ja) 半導体装置
US10559514B2 (en) Semiconductor device
JP6659871B2 (ja) 半導体デバイス及びその製造方法
JP7313197B2 (ja) 半導体装置
US11024717B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20240014094A1 (en) Nitride semiconductor device
JP2004014716A (ja) 半導体装置
WO2024204534A1 (ja) 半導体装置および半導体装置の製造方法
JP2013229499A (ja) 窒化物半導体装置およびその製造方法
WO2013046863A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151023

Address after: Japan Osaka

Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.