JP3616297B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3616297B2 JP3616297B2 JP2000012746A JP2000012746A JP3616297B2 JP 3616297 B2 JP3616297 B2 JP 3616297B2 JP 2000012746 A JP2000012746 A JP 2000012746A JP 2000012746 A JP2000012746 A JP 2000012746A JP 3616297 B2 JP3616297 B2 JP 3616297B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- polishing
- depositing
- opening
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の製造工程等において、半導体基板や絶縁性基板等のホールにタングステンなどの配線用導電膜を埋め込んでプラグまたは埋め込み配線を形成する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
（第１の従来の技術）
図１２に説明するように、半導体基板２１上に絶縁膜として酸化膜２２を１μｍ堆積し、ついで酸化膜２２にリソグラフィーおよびドライエッチングを施し例えば直径０．３μｍのホール２３を形成する（図１２（ａ））。
【０００３】
つぎに、ホール２３を含む酸化膜２２上に第１の導電膜２４としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に５０ｎｍ、２０ｎｍ堆積する（図１２（ｂ））。
【０００４】
つぎに、第２の導電膜２５としてタングステンをＣＶＤ法にて４００ｎｍ堆積する（図１２（ｃ））。
【０００５】
つぎに、塩素系ガスを使用し、ホール２３内以外のタングステンを完全にエッチング除去し、ホール２３内にタングステンプラグ２６を残す（図１２（ｄ））。窒化チタン／チタンは一定量残存させる。このとき、ホール２３内のタングステンは７０ｎｍ以上掘れ下がる。
【０００６】
この掘れ下がりはプラグリセスと呼ばれる。窒化チタン／チタンは、タングステンに対しエッチングレートが小さいため、これを除去しようとすると、ホール２３内のタングステンは顕著に掘れ下がってしまう。
【０００７】
一方、窒化チタン／チタンが残存していた場合、つぎの配線形成プロセスでドライエッチングでの除去が可能である。ただし、タングステンが残存していた場合は除去できない。以上の理由から、ホール２３内以外のタングステンはエッチングにより完全に除去し、窒化チタン／チタンで止める。
【０００８】
つぎに、配線材料２８をスパッタにて堆積する（図１２（ｅ））。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスのため、その部分で配線材料が薄くなる。
【０００９】
つぎに、リソグラフィーを施し、配線材料と、窒化チタン／チタンを同時にドライエッチングによって除去することで配線２９を形成する（図１２（ｆ））。（第２の従来の技術）
図１３に説明するように、半導体基板２１上に絶縁膜として酸化膜２２を１μｍ堆積し、ついで酸化膜２２にリソグラフィーおよびドライエッチングを施し例えば直径０．３μｍのホール２３を形成する（図１３（ａ））。
【００１０】
つぎに、ホール２３を含む酸化膜２２上に第１の導電膜２４としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に５０ｎｍ、２０ｎｍ堆積する（図１３（ｂ））。
【００１１】
つぎに、第２の導電膜２５としてタングステンをＣＶＤ法にて４００ｎｍ堆積する（図１３（ｃ））。
【００１２】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる一般的なタングステン研磨用スラリー、ならびに発泡ウレタンまたは不織布からなる研磨パッドを用いて、例えば研磨圧力５ｐｓｉ、定盤回転数６０ｒｐｍ、スラリー流量２００ｍｌ／ｍｉｎなどの研磨条件にて、ホール２３内以外において、タングステン／窒化チタン／チタンを完全に除去し、ホール２３内にタングステンプラグ２６を残す（図１３（ｄ））。
【００１３】
つぎに、アンモニアやフッ酸などの研磨後の洗浄を行い、配線材料２８をスパッタにて堆積する（図１３（ｅ））。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスは２０ｎｍであるため、配線材料はフラットになる。
【００１４】
つぎに、リソグラフィーを施し、配線材料をドライエッチングによって除去することで配線２９を形成する（図１３（ｆ））。
（第３の従来の技術）
図１４に説明するように、半導体基板２１上に絶縁膜として酸化膜２２を１μｍ堆積し、ついで酸化膜２２にリソグラフィーおよびドライエッチングを施し例えば直径０．３μｍのホール２３を形成する（図１４（ａ））。
【００１５】
つぎに、ホール２３を含む酸化膜２２上に第１の導電膜２４としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に５０ｎｍ、２０ｎｍ堆積する（図１４（ｂ））。
【００１６】
つぎに、第２の導電膜２５としてタングステンをＣＶＤ法にて４００ｎｍ堆積する（図１４（ｃ））。
【００１７】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる一般的なタングステン研磨用スラリー、ならびに発泡ウレタンまたは不織布からなる研磨パッドを用いて、例えば研磨圧力５ｐｓｉ、定盤回転数６０ｒｐｍ、スラリー流量２００ｍｌ／ｍｉｎなどの研磨条件にて、ホール２３内以外において、タングステン／窒化チタン／チタンを完全に除去するか（図１４（ｄ））、またはタングステンを完全に取りきり、窒素チタン／チタンを一定量残存させ、ホール２３内にタングステンプラグ２６を残す。この際のタングステンプラグリセスは２０ｎｍ程度である。
【００１８】
つぎに、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる、一般的な酸化膜研磨用スラリーにて第２の研磨を行う（図１４（ｅ））。なお、第２の研磨は、前述のアルカリ溶液以外にも、中性や酸性といったものもある。この第２の研磨によって、第１の研磨の際にアルミナ粒子を使用していたために発生した酸化膜表面の引っ掻きキズ（スクラッチと呼ばれている）を除去することができる。第２の研磨では、タングステンはほとんど研磨されないため、プラグリセスはほとんどなくなるか、または逆に凸状態となる。
【００１９】
つぎに、アンモニアやフッ酸などの研磨後の洗浄を行い、配線材料２８をスパッタにて堆積する（図１４（ｆ））。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスはほとんどないか、逆に凸状態となっているため、配線材料はフラットになる。
【００２０】
つぎに、リソグラフィーを施し、配線材料をドライエッチングによって除去することで配線２９を形成する（図１４（ｇ））。
（第４の従来の技術）
図１５に説明するように、半導体基板２１上に絶縁膜として酸化膜２２を１μｍ堆積し、ついで酸化膜２２にリソグラフィーおよびドライエッチングを施し例えば直径０．３μｍのホール２３を形成する（図１５（ａ））。
【００２１】
つぎに、ホール２３を含む酸化膜２２上に第１の導電膜２４としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に５０ｎｍ、２０ｎｍ堆積する（図１５（ｂ））。
【００２２】
つぎに、第２の導電膜２５としてタングステンをＣＶＤ法にて４００ｎｍ堆積する（図１５（ｃ））。
【００２３】
つぎに、塩素系ガスを使用し、ホール２３内以外のタングステンを完全にエッチング除去し、ホール２３内にタングステンプラグ２６を残す（図１５（ｄ））。窒化チタン／チタンは一定量残存させる。このとき、プラグリセスは７０ｎｍ以上となる。
【００２４】
つぎに、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる一般的な酸化膜研磨用スラリー、ならびに発泡ウレタンまたは不織布からなる研磨パッドを用いて、例えば研磨圧力５ｐｓｉ、定盤回転数６０ｒｐｍ、スラリー流量２００ｍｌ／ｍｉｎなどの研磨条件にて、ホール２３内以外において、残存している窒化チタン／チタンを完全に除去する（図１５（ｅ））。この研磨においては、タングステンはほとんど研磨されないため、プラグリセスは小さくなる。なお、第２の研磨は、前述のアルカリ溶液以外にも、中性や酸性といったものもある。また、一般的なタングステン研磨用スラリー（研磨粒子としてシリカまたはアルミナ、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウム）という場合もある。
【００２５】
つぎに、アンモニアやフッ酸などの研磨後の洗浄を行い、配線材料２８をスパッタにて堆積する（図１５（ｆ））。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスはほとんどないため、配線材料はフラットになる。
【００２６】
つぎに、リソグラフィーを施し、配線材料をドライエッチングによって除去することで配線２９を形成する（図１５（ｇ））。
（第５の従来の技術）
図１６に説明するように、半導体基板２１上に絶縁膜として酸化膜２２を１μｍ堆積し、ついで酸化膜２２にリソグラフィーおよびドライエッチングを施し例えば直径０．３μｍのホール２３を形成する（図１６（ａ））。
【００２７】
つぎに、ホール２３を含む酸化膜２２上に第１の導電膜２４としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に５０ｎｍ、２０ｎｍ堆積する（図１６（ｂ））。
【００２８】
つぎに、第２の導電膜２５としてタングステンをＣＶＤ法にて４００ｎｍ堆積する（図１６（ｃ））。
【００２９】
つぎに、塩素系ガスを使用し、ホール２３内以外のタングステンを途中までエッチング除去する（図１６（ｄ））。研磨を用いる手法もある。
【００３０】
つぎに、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる一般的なタングステン研磨用スラリー、ならびに発泡ウレタンまたは不織布からなる研磨パッドを用いて、例えば研磨圧力５ｐｓｉ、定盤回転数６０ｒｐｍ、スラリー流量２００ｍｌ／ｍｉｎなどの研磨条件にて、ホール２３内以外において、残存しているタングステン／窒化チタン／チタンを完全に除去し、ホール２３内にタングステンプラグ２６を残す（図１６（ｅ））。プラグリセスは２０ｎｍ程度である。
【００３１】
つぎに、アンモニアやフッ酸などの研磨後の洗浄を行い、配線材料２８をスパッタにて堆積する（図１６（ｆ））。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスはほとんどないため、配線材料はフラットになる。
【００３２】
つぎに、リソグラフィーを施し、配線材料をドライエッチングによって除去することで配線２９を形成する（図１６（ｇ））。
【００３３】
【発明が解決しようとする課題】
しかしながら、第１の従来の技術では、窒化チタンやチタンでドライエッチングを止めると、異物（エッチング残さと呼ばれる）が形成され、これが通常のブラシスクラバー洗浄では完全に除去できず、配線歩留まりが低下するという課題がある。また、プラグリセスが大きく、プラグ上の配線は、その部分で厚さが薄くなり、抵抗が増大し、配線の信頼性が低下するという課題もある。
【００３４】
第２の従来の技術は、第１の従来の技術を改善するための方法であるが、研磨によりホール内以外のタングステン／窒化チタン／チタンを完全に除去するとなると、研磨レートの基板面内の不均一性により、研磨レートの遅い領域が完全に酸化膜が露出したとき、早い領域は酸化膜を長い時間削ってしまっているため、酸化膜の膜減りが大きくなるという課題がある。
【００３５】
第３、第４および第５の従来の技術も、基本的には酸化膜を削り込んでしまうため、酸化膜の膜減りが発生すると言う課題がある。
【００３６】
したがって、本発明の目的は、酸化膜の膜減りを抑制することができる半導体装置の製造方法を提供することである。
【００３７】
【課題を解決するための手段】
前記の目的を達成するため、ホール内以外において、窒化チタンやチタンを研磨によって完全に除去しないようにする。研磨による酸化膜の膜減りは、前述した窒化チタンやチタンを無理して完全に除去しようとするために顕著になる。仮に窒化チタンやチタンが残存していても、配線材料を堆積し、その後のパターニング時（リソグラフィーおよびドライエッチング）に除去可能であるため問題にはならない。
【００３８】
以下、各請求項の構成および作用について具体的に説明する。
【００３９】
請求項１記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、開口部内以外の第２の導電膜をドライエッチングによって完全に除去するとともに第１の導電膜を一定量残存させる工程と、開口部内以外において一定量残存している第１の導電膜を研磨によって若干量除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００４０】
この方法によれば、開口部内以外の第２の導電膜をドライエッチングによって完全に除去するとともに第１の導電膜を一定量残存させ、ついで開口部内以外において一定量残存している第１の導電膜を研磨によって若干量除去した後、基板全面に配線材料を堆積するので、エッチング残渣による配線間ショートを抑制し歩留りを向上させることができる。また、プラグリセスを若干ではあるが低減でき、配線の信頼性を向上させることができる。さらに、研磨を第１の導電膜の途中で止めることから、絶縁膜表面にスクラッチが発生せず、配線の歩留りを向上させることができる。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００４１】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われることを特徴とする。
【００４２】
この方法によれば、研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われるので、第１の導電膜が窒化チタンやチタンの場合、第１の導電膜は研磨されるため、プラグリセスを低減させることができる。エッチング残渣も問題なく除去できる。本スラリーはタングステン研磨用として一般的である。
【００４３】
請求項３記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、研磨が、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなるスラリーにて行われることを特徴とする。
【００４４】
この方法によれば、研磨が、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなるスラリーにて行われるので、第１の導電膜が窒化チタンやチタン、第２の導電膜がタングステンの場合、第１の導電膜は研磨されるものの、第２の導電膜は全く研磨されないため、より一層プラグリセスを低減させることができる。エッチング残渣も問題なく除去できる。本スラリーは酸化膜研磨用として一般的である。
【００４５】
請求項４記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、開口部内以外の第２の導電膜をドライエッチングによって完全に除去するとともに第１の導電膜を一定量残存させる工程と、開口部内以外において一定量残存している第１の導電膜に、化学的に第１および第２の導電膜と反応しない液と研磨粒子とからなるスラリーにて研磨を施す工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００４６】
この方法によれば、開口部内以外の第２の導電膜をドライエッチングによって完全に除去するとともに第１の導電膜を一定量残存させ、ついで、開口部内以外において一定量残存している第１の導電膜に、化学的に第１および第２の導電膜と反応しない液と研磨粒子とからなるスラリーにて研磨を施した後、基板全面に配線材料を堆積するので、エッチング残渣による配線間ショートを抑制し、歩留りを向上させることができる。スラリーは基本的に研磨粒子と水からなり、スラリーの取扱いが簡便であり、また汚染に対する問題も少ない。第１および第２の導電膜はほとんど研磨されないため、研磨量の制御が不必要であり、研磨が簡単である。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００４７】
請求項５記載の半導体装置の製造方法は、請求項４記載の半導体装置の製造方法において、研磨粒子が、シリカまたは酸化セリウムまたはアルミナであることを特徴とする。
【００４８】
この方法によれば、研磨粒子が、シリカまたは酸化セリウムまたはアルミナであるので、一般に取扱いの多い研磨粒子であり、入手が容易である。
【００４９】
請求項６記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、開口部内以外の第２の導電膜をドライエッチングによって完全に除去するとともに第１の導電膜を一定量残存させる工程と、開口部内以外において一定量残存している第１の導電膜に、水のみを流して研磨を施す工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００５０】
この方法によれば、開口部内以外の第２の導電膜をドライエッチングによって完全に除去するとともに第１の導電膜を一定量残存させ、ついで、開口部内以外において一定量残存している第１の導電膜に、水のみを流して研磨を施した後、基板全面に配線材料を堆積するので、エッチング残渣をある程度低減させ、配線間ショートを減らすことができる。消耗部材コストがほとんどかからず、後洗浄も簡単である。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００５１】
請求項７記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、開口部内以外の第２の導電膜をドライエッチングによって一定量除去する工程と、研磨によって開口部内以外の第２の導電膜を完全に除去しかつ第１の導電膜を一定量除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００５２】
この方法によれば、開口部内以外の第２の導電膜をドライエッチングによって一定量除去し、ついで、研磨によって開口部内以外の第２の導電膜を完全に除去しかつ第１の導電膜を一定量除去した後、基板全面に配線材料を堆積するので、万が一、基板面内の一部にて絶縁膜が露出したとしても、その膜減りは小さく抑えられる。プラグリセスも小さく抑えられる。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００５３】
請求項８記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、研磨によって、開口部内以外の第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００５４】
この方法によれば、研磨によって、開口部内以外の第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去した後、基板全面に配線材料を堆積するので、万が一、基板面内の一部にて絶縁膜が露出したとしても、その膜減りは小さく抑えられる。プラグリセスもほとんど発生しない。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００５５】
請求項９記載の半導体装置の製造方法は、請求項７または８記載の半導体装置の製造方法において、研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われることを特徴とする。
【００５６】
この方法によれば、研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われており、本スラリーは一般にタングステン研磨に用いられているものであり、入手が容易である。
【００５７】
請求項１０記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、第１の研磨によって、開口部内以外の第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去する工程と、第２の研磨によって開口部内以外の第１の導電膜を若干除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００５８】
この方法によれば、第１の研磨によって、開口部内以外の第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去し、ついで、第２の研磨によって開口部内以外の第１の導電膜を若干除去した後、基板全面に配線材料を堆積するので、第１および第２の研磨のそれぞれの長所を使用できるというメリットがある。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００５９】
請求項１１記載の半導体装置の製造方法は、請求項１０記載の半導体装置の製造方法において、第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われることを特徴とする。
【００６０】
この方法によれば、第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われるので、万が一、基板面内の一部にて絶縁膜が露出したとしても、傷が少ない。また、洗浄で研磨粒子を除去しやすい。さらに、シリカ粒子の場合、研磨装置に負荷をかけるが、短時間しか使用しないため、装置の運用に支障をきたさない。
【００６１】
請求項１２記載の半導体装置の製造方法は、請求項１０記載の半導体装置の製造方法において、第１の研磨が、酸化剤として硝酸鉄またはヨウ素酸カリウムと、研磨粒子としてアルミナまたはシリカとからなる第１のスラリーにて行われ、第２の研磨が、酸化剤として過酸化水素と、研磨粒子としてアルミナまたはシリカとからなる第２のスラリーにて行われることを特徴とする。
【００６２】
この方法によれば、第１の研磨が、酸化剤として硝酸鉄またはヨウ素酸カリウムと、研磨粒子としてアルミナまたはシリカとからなる第１のスラリーにて行われ、第２の研磨が、酸化剤として過酸化水素と、研磨粒子としてアルミナまたはシリカとからなる第２のスラリーにて行われるので、第１の導電膜表面の鉄やカリウム汚染を除去することができる。また、プラグ中のボイドの拡大を抑制することができる。
【００６３】
請求項１３記載の半導体装置の製造方法は、請求項１０記載の半導体装置の製造方法において、第１の研磨が、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる第２のスラリーにて行われることを特徴とする。
【００６４】
この方法によれば、第１の研磨が、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる第２のスラリーにて行われるので、第２の導電膜がタングステンの場合、第２の研磨によってプラグリセスをより低減させることができる。また、第１の研磨に、アルミナが使われた場合、第２の研磨によって傷を少なくすることができる。さらに、第１の研磨に硝酸鉄やヨウ素酸カリウムが使用され、第２の研磨に水酸化アンモニウムが使用さた場合、汚染を低減させることができる。
【００６５】
請求項１４記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーによる第１の研磨によって開口部内以外の第２の導電膜を一定量除去する工程と、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーによる第２の研磨によって開口部内以外の第２の導電膜を完全に除去しかつ第１の導電膜を一定量除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００６６】
この方法によれば、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーによる第１の研磨によって開口部内以外の第２の導電膜を一定量除去し、ついで、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーによる第２の研磨によって開口部内以外の第２の導電膜を完全に除去しかつ第１の導電膜を一定量除去した後、基板全面に配線材料を堆積するので、万が一、基板面内の一部にて絶縁膜が露出したとしても、請求項１１記載の方法より傷を少なくすることができる。また、洗浄にて研磨粒子を除去しやすい。さらに、シリカの場合、研磨装置に負荷をかけるが、長時間使用しないため、装置の運用に支障をきたさない。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００６７】
請求項１５記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、第１の研磨によって、開口部内以外の第２の導電膜を一定量除去する工程と、第２の研磨によって開口部内以外の第２の導電膜および第１の導電膜を完全に除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
ここで、第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われる。
【００６８】
この方法によれば、第１の研磨によって、開口部内以外の第２の導電膜を一定量除去し、ついで、第２の研磨によって開口部内以外の第２の導電膜および第１の導電膜を完全に除去した後、基板全面に配線材料を堆積するので、第１および第２の研磨のそれぞれの長所を使用できるというメリットがある。しかしながら、絶縁膜の膜減りは大きい。
また、第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われるので、絶縁膜表面に傷を多くは発生させない。ただし、請求項１１，１４記載の方法より多い。また、洗浄にて研磨粒子を除去しやすい。さらに、シリカの場合、研磨装置に負荷をかけるが、長時間使用しないため、装置の運用に支障をきたさない。
【００７１】
請求項１６記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、第１の研磨によって、開口部内以外の第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去する工程と、第２の研磨によって、開口部内以外の第１の導電膜を完全に除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
ここで、第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われる。
【００７２】
この方法によれば、第１の研磨によって、開口部内以外の第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去し、ついで、第２の研磨によって、開口部内以外の第１の導電膜を完全に除去した後、基板全面に配線材料を堆積するので、第１および第２の研磨のそれぞれの長所を使用できるというメリットがある。しかしながら、請求項１５記載の方法と同様に、絶縁膜の膜減りが大きい。
また、第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われるので、絶縁膜表面に傷を多くは発生させない。ただし、請求項１５記載の方法の場合よりは多い。また、洗浄にて研磨粒子を除去しやすい。さらに、シリカの場合、研磨装置に負荷をかけるが、短時間しか使用しないため、装置の運用に支障をきたさない。
【００７７】
請求項１７記載の半導体装置の製造方法は、請求項１、４、６、７、８、１０、１４、１５または１６記載の半導体装置の製造方法において、第１の導電膜がチタンと窒化チタンの積層膜、第２の導電膜がタングステンであることを特徴とする。
【００７８】
この方法によれば、第１の導電膜がチタンと窒化チタンの積層膜、第２の導電膜がタングステンであるので、アルミニウムなどの多層配線を結ぶタングステンプラグ形成に、本発明が有効である。
【００８１】
【発明の実施の形態】
（第１の実施の形態：請求項１５，１７に対応）
以下、本発明の第１の実施の形態に係る半導体装置の製造方法について図１（ａ）〜（ｇ）を参照しながら説明する。
【００８２】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図１（ａ））。なお、基板に接続されるというのは、トランジスタと第１配線を結ぶホール（コンタクトホール）のことを意味している。配線に接続されるというのは、上下の配線を結ぶホール（ヴィアホール）のことを意味している。以下の実施の形態でも同様である。
【００８３】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図１（ｂ））。
【００８４】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図１（ｃ））。
【００８５】
上記第１または第２の導電膜１４または１５の除去に化学的機械研磨による方法を適用した場合、研磨剤（スラリー）中に研磨粒子とてしてアルミナまたはシリカを、酸化剤として過酸化水素、硝酸鉄、ヨウ素酸カリウムなどを、用いることが考えられるが、スラリー中の研磨粒子と酸化剤の組み合わせは、いずれも長所短所がある。
【００８６】
研磨粒子に着目すると、アルミナは酸化膜表面にスクラッチを発生させやすく、また、研磨後の洗浄で除去されにくい。シリカは、研磨時の抵抗が大きく、装置によってはバイブレーションを引き起こす場合がある。その場合、タングステンを数分間も研磨することは避けた方がよい（短時間なら可能）。
【００８７】
酸化剤に着目すると、過酸化水素はタングステンを溶解するため、ホール１３内のタングステンのつなぎ目部分が広がってしまう。硝酸鉄やヨウ素酸カリウムは、鉄やカリウム汚染が問題となる。よって、研磨粒子、酸化剤の選択は、前記の項目を判断して決定する。
【００８８】
なお、ホール１３内のタングステンのつなぎ目というのは、ホール１３内にタングステンをＣＶＤによって堆積する際に生じるものである。タングステンをＣＶＤによって堆積すると、ホール１３の内面のどの部分も同じようにタングステンの膜厚が増加していくので、ホール１３内の空間が徐々に狭くなり、そのホール１３内の空間が最終的につなぎ目となるのである。
【００８９】
また、スラリーには、研磨粒子と酸化剤の他に、研磨粒子をスラリー中で分散させるための分散剤、酸化膜を研磨されにくくする材料、ｐＨ調整剤などが含まれている。金属膜の研磨では、まず金属を酸化させる必要があり、そのために最適なｐＨが決まっている。
【００９０】
つぎに、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて、ホール１３内以外のタングステンを途中まで研磨する（図１（ｄ））。または、酸化膜が一部でも露出しないような状態まで研磨する。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。アルミナ粒子を使用したのは、研磨装置のバイブレーションをなくすためである。第１の研磨をタングステンの途中で止めた場合に、リセスはない。
【００９１】
つぎに、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール１３内以外においてタングステンおよび窒化チタン／チタンが完全になくなるように第２の研磨を行い、ホール１３内にタングステンプラグ１６を残す（図１（ｅ））。第２の研磨の研磨条件は第１の研磨と同様であり、研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。プラグリセスは２０ｎｍ程度である。
【００９２】
基板面内における第１の研磨のレートばらつきと、第２の研磨のレートばらつきから、窒化チタン／チタンを完全に除去するためには、研磨レートの大きい領域の酸化膜１２の膜減りは顕著になる。これは、第１の研磨後に、基板面内においてタングステン膜厚がばらついている点も関係している（第１の研磨速度のばらつきによる）。この場合、酸化膜減りは１５０ｎｍ程度となり、これに上記のプラグリセス２０ｎｍを加えると１７０ｎｍ程度のタングステンプラグの減少が生じる。しかしながら、本実施の形態では、酸化膜膜減りに対しては効果がないものの、スラリー中の研磨粒子を第１の研磨と第２の研磨で使い分けることにより研磨装置に負荷をかけないという点と、スクラッチがほとんど発生しないという点で効果がある。
【００９３】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面に配線材料１８を堆積し（図１（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料を一度に除去し、配線１９を形成する（図１（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは２０ｎｍ程度であるため、プラグ上の配線はフラットとなる。
（第２の実施の形態：請求項１６，１７に対応）
以下、本発明の第２の実施の形態に係る半導体装置の製造方法について図２（ａ）〜（ｇ）を参照しながら説明する。
【００９４】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図２（ａ））。
【００９５】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図２（ｂ））。
【００９６】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図２（ｃ））。
【００９７】
つぎに、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて、ホール１３内以外のタングステンを完全に除去し、窒化チタン／チタンをあえてある程度残存させる（図２（ｄ））。基板面内においては、一部酸化膜が露出している箇所があってもよい。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。アルミナ粒子を使用したのは、研磨装置のバイブレーションをなくすためである。プラグリセスは２０ｎｍ程度である。
【００９８】
つぎに、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール１３内以外において窒化チタン／チタンが完全になくなるように第２の研磨を行い、ホール１３内にタングステンプラグ１６を残す（図２（ｅ））。第２の研磨の研磨条件は第１の研磨と同様であり、研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。プラグリセスは２０ｎｍ程度である。
【００９９】
基板面内における第１の研磨のレートばらつきと、第２の研磨のレートばらつきから、窒化チタン／チタンを完全に除去するためには、研磨レートの大きい領域の酸化膜の膜減りが発生するが、この酸化膜膜減りは１５０ｎｍ程度に抑制される。
【０１００】
よって、本実施の形態では、スラリー中の研磨粒子を使い分けることにより研磨装置に負荷をかけないという点と、第１の実施の形態に比べて、第２の研磨の研磨時間が短くなるため酸化膜膜減りが抑制されタングステンの減りは１２０ｎｍ程度となり、またプラグ中のタングステンのつなぎ目の拡大をより小さくすることができる。ただし、第１の研磨で、酸化膜が一部露出してしまいスクラッチが入る可能性があり、このスクラッチは第２の研磨にて減少するが、後述の第６の実施の形態に比べると多い。
【０１０１】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面に配線材料１８を堆積し（図２（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料を一度に除去し、配線１９を形成する（図２（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは２０ｎｍ程度であるため、プラグ上の配線はフラットとなる。
（第３の実施の形態：請求項６，１７に対応）
以下、本発明の第３の実施の形態に係る半導体装置の製造方法について説明する。図３（ａ）〜（ｇ）を参照しながら説明する。
【０１０２】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図３（ａ））。
【０１０３】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図３（ｂ））。
【０１０４】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図３（ｃ））。
【０１０５】
つぎに、ドライエッチングによりホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをある程度残存させ、ホール１３内にタングステンプラグ１６を残す（図３（ｄ））。エッチングレートの基板面内依存性は、基板外周部ほど大きく、窒化チタン／チタンの膜厚は薄くなる。なお、窒化チタンまたはチタン表面にはエッチング残さ１７が生成している。なお、ドライエッチングの場合、エッチングチャンバー内に原子をモニタする機構があり、エッチング中においてチタン系のものが検出されると、エッチングを終了させる。
【０１０６】
つぎに、窒化チタンまたはチタン表面を、水を流しながら研磨パッドに押し付ける。この際の研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。この工程は水研磨と呼ばれる。これにより、通常のブラシスクラバー洗浄では除去できないエッチング残さを、機械的に除去することができる。プラグリセスは、タングステンをドライエッチングした場合に発生した７０ｎｍがそのまま残る（図３（ｅ））。しかし窒化チタンやチタンが全く研磨されないため酸化膜の膜減りがない。
【０１０７】
つぎに、図示していないが、アンモニアやフッ酸などの洗浄を行い、基板全面に配線材料１８を堆積し（図３（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図３（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは７０ｎｍ程度であるため、従来のエッチングのみの方式に対し、配線抵抗、信頼性の改善はないが、エッチング残渣が減少し、歩留まりが向上する。
（第４の実施の形態：請求項４，５，１７に対応）
以下、本発明の第４の実施の形態に係る半導体装置の製造方法について図３（ａ）〜（ｇ）を参照しながら説明する。
【０１０８】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図３（ａ））。
【０１０９】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図３（ｂ））。
【０１１０】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図３（ｃ））。
【０１１１】
つぎに、ドライエッチングによりホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをある程度残存させ、ホール１３内にタングステンプラグ１６を残す（図３（ｄ））。エッチングレートの基板面内依存性は、基板外周部ほど大きく、窒化チタン／チタンの膜厚は薄くなる。なお、窒化チタンまたはチタン表面にはエッチング残渣１７が生成している。
【０１１２】
つぎに、研磨粒子としてシリカまたはアルミナまたは酸化セリウムなどを水に含ませた液にて、窒化チタンやチタン表面を研磨する。化学的反応がないため窒化チタンやチタンはほとんど研磨されないが、エッチング残さは機械的に除去される。プラグリセスは、タングステンをドライエッチングした場合に発生した７０ｎｍ程度がそのまま残る（図３（ｅ））。しかし窒化チタンやチタンがほとんど研磨されないため酸化膜の膜減りがない。さらに第３の実施の形態の場合と比べてエッチング残さ１７が完全に除去できるため歩留まりが向上する。この際の研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。
【０１１３】
つぎに、図示していないが、アンモニアやフッ酸などの洗浄を行い、基板全面に配線材料１８を堆積し（図３（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図３（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは７０ｎｍ程度のままであるため、従来のエッチングのみの方式に対し、配線抵抗、信頼性の向上はないが、エッチング残渣が低減するため、歩留まりが向上する。
【０１１４】
ところで実際は、研磨粒子は水だけでは均等に分散しない。研磨粒子を液中で分散させるために、窒化チタンやチタンおよびタングステンが化学的に反応しない分散剤を用いた場合も、本実施の形態に含まれる。
（第５の実施の形態：請求項１，２，３，１７に対応）
以下、本発明の第５の実施の形態に係る半導体装置の製造方法について図４（ａ）〜（ｇ）および図５（ａ）〜（ｇ）を参照しながら説明する。
【０１１５】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホールの下は基板または配線に接続される（図４（ａ））。
【０１１６】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図４（ｂ））。
【０１１７】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図４（ｃ））。
【０１１８】
つぎに、ドライエッチングによりホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをある程度残存させ、ホール１３内にタングステンプラグ１６を残す（図４（ｄ））。エッチングレートの基板面内依存性は、基板外周部ほど大きく、窒化チタン／チタンの膜厚は薄くなる。なお、窒化チタンまたはチタン表面にはエッチング残渣１７が生成している。
【０１１９】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて、残存している窒化チタン／チタンに少量の研磨を行い、窒化チタン／チタンをあえて残存させる（図４（ｅ））。研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。少量の研磨を行うことにより、エッチング残さは除去される。
【０１２０】
ところで、基板面内において同量の窒化チタン／チタンが残存するのが理想であるが、実際は、前述したタングステンのエッチングレートの面内不均一性や、研磨レートの面内不均一性のため、基板面内のある部分では酸化膜が露出し、酸化膜の膜減りが発生してしまう可能性があるが、窒化チタン／チタンを完全に取りきるプロセスではないので、膜減りはそれほど発生しない。第３および第４の実施の形態においてプラグリセスが７０ｎｍ程度以上であるのに対し、本実施の形態の様に酸化剤を含んだスラリーで研磨を行うことにより窒化チタン／チタンが若干研磨されるため５０ｎｍ程度に低減することができる。
【０１２１】
つぎに、図示していないが、水酸化アンモニウムやフッ酸などの洗浄を行い、基板全面に配線材料１８を堆積し（図４（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図４（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは５０ｎｍ程度であるため、プラグ上の配線のうねりは緩和され、配線の抵抗増大をなくし、また信頼性を向上させることができる。
【０１２２】
つぎに、研磨粒子としてシリカと、ｐＨ調整剤としてアンモニアまたは水酸化カリウムとからなる一般的な酸化膜研磨用スラリーを用いた場合を説明する（図５参照）。図５の（ｄ）までは、図４と同様であるため説明を省略する。本スラリーは、一般的な酸化膜研磨用スラリーであり、ホール１３内のタングステンは全く研磨されない。よって、図４に示した酸化剤を含んだスラリーで研磨した場合よりプラグリセスが低減され４０ｎｍ程度となる（図５（ｅ））。研磨後の工程は、図４（ｆ）、（ｇ）と同様である（図５（ｆ）、（ｇ））。プラグリセスが小さい分、配線のうねりはより緩和され、配線の信頼性はさらに向上する。このスラリーを用いた場合も、タングステンエッチングレートおよび研磨レートの面内不均一性から、基板面内のある領域では酸化膜が露出して酸化膜膜減りが発生する可能性がある。酸化膜の研磨レートに対し、窒化チタンのレートは約０．３倍、チタンのレートは約０．５倍である。つまり、酸化膜が露出した領域では、酸化膜膜減り速度が大きくなるため注意が必要である。なお、ｐＨがアルカリでなく、中性または酸性でもよい。
（第６の実施の形態：請求項７，１７に対応）
以下、本発明の第６の実施の形態に係る半導体装置の製造方法について図６（ａ）〜（ｇ）を参照しながら説明する。
【０１２３】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図６（ａ））。
【０１２４】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図６（ｂ））。
【０１２５】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図６（ｃ））。
【０１２６】
つぎに、ドライエッチングによりホール１３内以外のタングステンを途中まで除去する（図６（ｄ））。ドライエッチングは、プラグリセスを顕著に発生させないところまで行う。例えば３００ｎｍエッチングし１００ｎｍ残存させる。このように大きくエッチングするのは、タングステンの堆積時のつなぎ目（シーム）のところで、エッチングによるリセスが発生しやすく、そのリセスを避けるためである。
【０１２７】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムなどからなる研磨粒子を使用して研磨を行い、ホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをあえてある程度残存させ、ホール１３内にタングステンプラグ１６を残す（図６（ｅ））。基板面内において同量の窒化チタン／チタンが残存するのが理想であるが、実際は、前述したタングステンのエッチングレートの面内不均一性や、研磨レートの面内不均一性のため、基板面内のある部分では酸化膜が露出し、酸化膜の膜減りが発生してしまう可能性があるが、窒化チタン／チタンを完全に取りきるプロセスではないため、膜減りはそれほど大きくならない。
【０１２８】
この際の研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。前記スラリーを用いた場合、タングステンの研磨レートに対し、窒化チタンの研磨レートは１倍以上であるため、窒化チタンを残存させることはやや困難であるが、チタンの研磨レートは０．５倍以下であるため、チタンをある程度残存させることは可能である。この様にドライエッチングによるタングステンの除去を完全に行わないで途中で止めることにより、プラグリセスはドライエッチングにより若干発生したリセスと研磨することで発生リセスを合わせて３０ｎｍ程度に低減される。
【０１２９】
つぎに、図示していないが、アンモニアやフッ酸などの洗浄を行い、基板全面に配線材料１８を堆積し（図６（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図６（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは３０ｎｍ程度であるため、プラグ上の配線はフラットとなり、信頼性が向上する。
（第７の実施の形態：請求項１４，１７に対応）
以下、本発明の第７の実施の形態に係る半導体装置の製造方法について、図７（ａ）〜（ｇ）を参照しながら説明する。
【０１３０】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホールの下は基板または配線に接続される（図７（ａ））。
【０１３１】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図７（ｂ））。
【０１３２】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図７（ｃ））。
【０１３３】
つぎに、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール１３内以外のタングステンを途中まで研磨する（図７（ｄ））。または、酸化膜が一部でも露出しないような状態まで研磨する。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。本工程の研磨はタングステンの大部分を除去するため研磨時間が長くなり、研磨粒子としてシリカを使用した場合研磨装置のバイブレーションが懸念される。そこで、研磨時の抵抗が小さいアルミナ粒子を用いることによりバイブレーションを抑制する効果がある。
【０１３４】
つぎに、研磨粒子としてシリカの、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて窒化チタン／チタンをある程度残存させるように第２の研磨を行い、ホール１３内にタングステンプラグ１６を残す（図７（ｅ））。第２の研磨の研磨条件は第１の研磨と同様であり、研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。プラグリセスは２０ｎｍ程度である。シリカ粒子を使用することで、万が一酸化膜表面が露出してもスクラッチがほとんど発生せず、また次の洗浄工程で研磨粒子除去が容易となる。また、研磨時間も短いため研磨装置のバイブレーションも発生しない。
【０１３５】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面に配線材料１８を堆積し（図７（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図７（ｇ））。配線材料は、アルミニウムと銅の合金である。本発明の実施の形態では、第４の実施の形態に比べると、プラグリセスを２０ｎｍ程度に抑制できる効果があるため、プラグ上の配線はフラットとなる。
（第８の実施の形態：請求項８，９，１７に対応）
以下、本発明の第８の実施の形態に係る半導体装置の製造方法について図８（ａ）〜（ｆ）を参照しながら説明する。
【０１３６】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図８（ａ））。
【０１３７】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図８（ｂ））。
【０１３８】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図８（ｃ））。
【０１３９】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素、硝酸鉄、ヨウ素酸カリウムなどからなる研磨粒子を使用して研磨を行い、ホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをある程度残存させ、ホール１３内にタングステンプラグ１６を残す（図８（ｄ））。基板面内において同量の窒化チタン／チタンが残存するのが理想であるが、実際は、研磨レートの面内不均一性のため、基板面内のある部分では酸化膜が露出し、酸化膜の膜減りが発生してしまう可能性があるが、窒化チタン／チタンを完全に取りきるプロセスではないので、膜減りはそれほど大きくはならない。この際の研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。前記スラリーを用いた場合、タングステンの研磨レートに対し、窒化チタンの研磨レートは１倍以上であるため、窒化チタンを残存させることはやや困難であるが、チタンの研磨レートは約０．５倍以下であるため、チタンをある程度残存させることは可能である。プラグリセスは研磨によって発生した２０ｎｍ程度である。
【０１４０】
つぎに、図示していないが、アンモニアやフッ酸などの洗浄を行い、基板全面に配線材料１８を堆積し（図８（ｅ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図８（ｆ））。配線材料は、上から順番に、例えば窒化チタン／チタン／アルミニウムと銅の合金／窒化チタン／チタンである。プラグリセスは２０ｎｍ程度であるため、プラグ上の配線はフラットとなる。
【０１４１】
上記のスラリー中の研磨粒子と酸化剤の組み合わせは、いずれも長所短所がある。研磨粒子に着目すると、アルミナは酸化膜表面にスクラッチを発生させやすく、また、研磨後の洗浄で除去されにくい。シリカは、研磨時の抵抗が大きく、装置によってはバイブレーションを引き起こす場合がある。その場合、タングステンを数分間も研磨することは避けた方がよい（短時間なら可能）。
【０１４２】
酸化剤に着目すると、過酸化水素はタングステンを溶解するため、ホール１３内のタングステンのつなぎ目部分が広がってしまう。硝酸鉄やヨウ素酸カリウムは、鉄やカリウム汚染が問題となる。よって、研磨粒子、酸化剤の選択は、前記の項目を判断して決定する。本実施の形態の場合、タングステンの研磨時間が長くなるため、研磨装置の振動が起きるようであれば、シリカ粒子は使用しない方が良い。
【０１４３】
本発明の実施の形態では、第７の実施の形態と同様、タングステンを堆積した状態から研磨を行うため、研磨レートの基板面内の不均一性の影響が作用し、第７の実施の形態と同量の酸化膜膜減りとなる。本実施の形態の利点は、ホール１３内以外においてドライエッチングおよび研磨等によりタングステンを薄くする工程を削除できるため、１工程でタングステンの除去が可能となり生産コストを大幅に下げることができる点である。
（参考例）
以下、半導体装置の製造方法の参考例について図９（ａ）〜（ｅ）を参照しながら説明する。本実施の形態は埋め込み配線形成において配線材料の除去を絶縁膜上に堆積した導電膜の上でとめ埋め込み配線を形成し、その後不要な部分の導電膜をドライエッチングで除去することにより、配線膜厚をほとんど減らすことなく埋め込み配線を形成することを目的としたものである。
【０１４４】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１．０μｍ堆積し、リソグラフィーおよびドライエッチングによりホール３２とトレンチ３１を形成する。ホール３２の下は基板または配線に接続される（図９（ａ））。
【０１４５】
つぎに、導電膜３３として、例えばスパッタ法にて窒化タンタルを３５ｎｍ、銅を１５０ｎｍ堆積する（図９（ｂ））。
【０１４６】
つぎに、導電膜３３上の銅を種結晶としてめっき法により配線材料３４として銅を１０００ｎｍ成長させる（図９（ｃ））。
【０１４７】
つぎに、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素水とからなるスラリーにてトレンチ３１内以外の銅を完全に除去するとともに窒化タンタルをあえてある程度残存させ、ホール３２内およびトレンチ３１内に銅埋め込み配線３５を残す（図９（ｄ））。窒化タンタルの研磨レートは銅の研磨レートの０．０２倍程度であるため窒化タンタルはほとんど研磨されることがなく、容易に銅のみを研磨することが可能である。この場合酸化膜部の減りはほとんど無いため銅の配線膜厚の減りは５０ｎｍ程度である。
【０１４８】
つぎに、配線を形成した時と同じマスクを用いてリソグラフィーおよびドライエッチングにより配線内部以外の窒化タンタルを除去する（図９（ｅ））。
【０１４９】
本参考例により酸化膜部の減りをほとんど起こすことなく埋め込み配線３５を形成することができる。
（第９の実施の形態：請求項１０，１１，１２，１３，１７に対応）
以下、本発明の第９の実施の形態に係る半導体装置の製造方法について図１０（ａ）〜（ｇ）および図１１（ａ）〜（ｇ）を参照しながら説明する。本実施の形態は第８の実施の形態におけるタングステン除去工程の後、僅かに研磨を行うことによりスクラッチの低減等を目的としたものである。
【０１５０】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図１０（ａ））。
【０１５１】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図１０（ｂ））。
【０１５２】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図１０（ｃ））。
【０１５３】
つぎに、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをあえてある程度残存させ、ホール１３内にタングステンプラグ１６を残す（図１０（ｄ））。研磨粒子としてアルミナを選択したのは、研磨装置のバイブレーションの懸念を考慮したためである。基板面内において同量の窒化チタン／チタンが残存するのが理想であるが、実際は、前述した研磨レートの面内不均一性のため、基板面内のある部分では酸化膜が露出し、酸化膜の膜減りが発生してしまう可能性があるが、窒化チタン／チタンを完全に取りきるプロセスでないので、膜減りはそれほど大きくはならない。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。前記スラリーを用いた場合、タングステンの研磨レートに対し、窒化チタンの研磨レートは１倍以上であるため、窒化チタンを残存させることはやや困難であるが、チタンの研磨レートは約０．５倍以下であるため、チタンを残存させることは可能である。特に硝酸鉄の場合が最もチタンで止めやすい（研磨レート約０．２倍）。プラグリセスは２０ｎｍ程度である。
【０１５４】
前述のスラリーは、アルミナを使用しているため後洗浄で除去しにくく、また酸化膜が露出してしまった箇所ではスクラッチが入りやすい。そこで、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて第２の研磨を少量行い（図１０（ｅ））、残存していたアルミナ粒子を落し、さらにスクラッチが発生しているならば、その部分を平滑にする。プラグリセスは同じく２０ｎｍ程度である。
【０１５５】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面に配線材料１８を堆積し（図１０（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図１０（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは２０ｎｍ程度であるため、プラグ上の配線はフラットとなる。
【０１５６】
また、第１の研磨が、酸化剤として硝酸鉄またはヨウ素酸カリウムと、研磨粒子としてアルミナまたはシリカとからなるスラリーで行われ、第２の研磨が、酸化剤として過酸化水素、研磨粒子としてアルミナまたはシリカからなるスラリーで行われる手法も挙げられる。本方法の主目的は、プラグ中のタングステンのつなぎ目の拡大を低減することと、汚染の低減である。過酸化水素はつなぎ目を拡大する作用を有するが、第２の研磨の研磨時間は短いため問題にはならない。
【０１５７】
また、第１の研磨が、研磨粒子としてアルミナまたはシリカ、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーで行われ、第２の研磨が、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなるスラリーにて行われる手法がある。この工程フローを図１１を用いて説明する。
【０１５８】
図１１（ａ）〜（ｃ）までは図１０（ａ）〜（ｃ）と同様であるから説明を省略し、図１１（ｄ）から説明する。
【０１５９】
研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをあえてある程度残存させ、ホール１３内にタングステンプラグ１３を残す（図１１（ｄ））。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。前記スラリーを用いた場合、タングステンの研磨レートに対し、窒化チタンの研磨レートは１倍以上であるため、窒化チタンを残存させることはやや困難であるが、チタンの研磨レートは約０．５倍以下であるため、チタンを残存させることは可能である。プラグリセスは２０ｎｍ程度である。
【０１６０】
つぎに、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる一般に酸化膜の研磨に用いられているスラリーにて、窒化チタン／チタンをある程度残存させるように少量の研磨を行う（図１１（ｅ））。本スラリーでは、タングステンは全く研磨されないため、プラグリセスはほとんどなくなるか、凸状態となる。ただし、酸化膜の研磨レートに対し、窒化チタンのレートは約０．３倍、チタンのレートは約０．５倍であるため、酸化膜が露出した領域では、酸化膜膜減り速度が大きくなるため注意が必要である。なお、ｐＨがアルカリでなく、中性または酸性でもよい。第１の研磨にアルミナ粒子を使用した場合、第２の研磨は、スクラッチ低減や、アルミナ粒子除去に効果がある。また、第１の研磨に硝酸鉄またはヨウ素酸カリウムを使用した場合、第２の研磨は、汚染除去に効果がある。
【０１６１】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面にアルミニウムに銅を若干加えた配線材料を堆積し（図１１（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線を形成する（図１１（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスはほとんどないか、凸状態であるため、プラグ上の配線はフラットとなり、配線の信頼性が向上する。
【０１６２】
【発明の効果】
請求項１記載の半導体装置の製造方法によれば、従来のエッチングのみを用いたタングステンプラグ形成に対し、歩留りを向上させ、また配線の信頼性を向上させることができる。さらに、従来の研磨を用いたタングステンプラグ形成に対し、絶縁膜の膜減りを小さくすることかできる。
【０１６３】
請求項２記載の半導体装置の製造方法によれば、既存のタングステン研磨用スラリーにて請求項１記載の方法を達成することができる。
【０１６４】
請求項３記載の半導体装置の製造方法によれば、既存の酸化膜研磨用スラリーにて請求項１記載の方法を達成することができる。
【０１６５】
請求項４記載の半導体装置の製造方法によれば、従来のエッチングのみを用いたタングステンプラグ形成に対し、歩留りを向上させることができる。
【０１６６】
請求項５記載の半導体装置の製造方法によれば、既存の研磨粒子にて請求項４記載の方法を達成することができる。
【０１６７】
請求項６記載の半導体装置の製造方法によれば、従来のエッチングのみを用いたタングステンプラグ形成に対し、歩留りをある程度向上させることができる。
【０１６８】
請求項７記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、絶縁膜の膜減りを小さくすることができる。そして、研磨装置への負荷を小さくすることができる。さらに従来のエッチングのみを用いたタングステンプラグ形成に対し、歩留りを向上させ、配線の信頼性を向上させることができる。
【０１６９】
請求項８記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、絶縁膜の膜減りを小さくすることができる。
【０１７０】
請求項９記載の半導体装置の製造方法によれば、既存のタングステン研磨用スラリーにて請求項８記載の方法を達成することができる。
【０１７１】
請求項１０記載の半導体装置の製造方法によれば、第１および第２の研磨のそれぞれの長所を用いることで、歩留りや信頼性、装置運用など向上させることができる。絶縁膜の膜減りも従来の研磨を用いたタングステンプラグ形成に対し、小さくすることができる。
【０１７２】
請求項１１記載の半導体装置の製造方法によれば、傷が少なく、研磨粒子を洗浄で除去しやすいことから、歩留りを向上させ、また、研磨装置の運用を向上させることができる。
【０１７３】
請求項１２記載の半導体装置の製造方法によれば、汚染を低減することができる。
【０１７４】
請求項１３記載の半導体装置の製造方法によれば、傷が少ないことから、歩留りを向上させることができる。
【０１７５】
請求項１４記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、絶縁膜の膜減りを小さくすることができる。また、請求項１１記載の方法より傷を少なくすることができ、後洗浄での研磨粒子除去も容易である。
【０１７６】
請求項１５記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、第１および第２の研磨のそれぞれの長所を用いることで、歩留りや信頼性、装置運用などを向上させることができる。また、傷を少なくすることができ、歩留りを向上させることができる。
【０１７８】
請求項１６記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、第１および第２の研磨のそれぞれの長所を用いることで、歩留りや信頼性、装置運用などを向上させることができる。また、傷を少なくすることができ、歩留りを向上させることができる。
【０１８１】
請求項１７記載の半導体装置の製造方法によれば、タングステンプラグ形成に有効である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図２】本発明の第２の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図３】本発明の第３および第４の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図４】本発明の第５の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図５】本発明の第５の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図６】本発明の第６の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図７】本発明の第７の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図８】本発明の第８の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図９】半導体製造装置の参考例の各工程を示す断面図である。
【図１０】本発明の第９の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図１１】本発明の第９の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図１２】第１の従来の技術の半導体製造方法の各工程を示す断面図である。
【図１３】第２の従来の技術の半導体製造方法の各工程を示す断面図である。
【図１４】第３の従来の技術の半導体製造方法の各工程を示す断面図である。
【図１５】第４の従来の技術の半導体製造方法の各工程を示す断面図である。
【図１６】第５の従来の技術の半導体製造方法の各工程を示す断面図である。
【符号の説明】
１１ 基板
１２ 酸化膜
１３ ホール
１４ 第１の導電膜
１５ 第２の導電膜
１６ タングステンプラグ
１７ エッチング残さ
１８ 配線材料
１９ 配線
３１ トレンチ
３２ ホール
３３ 導電膜
３４ 配線材料
３５ 埋め込み配線
【発明の属する技術分野】
本発明は、半導体集積回路の製造工程等において、半導体基板や絶縁性基板等のホールにタングステンなどの配線用導電膜を埋め込んでプラグまたは埋め込み配線を形成する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
（第１の従来の技術）
図１２に説明するように、半導体基板２１上に絶縁膜として酸化膜２２を１μｍ堆積し、ついで酸化膜２２にリソグラフィーおよびドライエッチングを施し例えば直径０．３μｍのホール２３を形成する（図１２（ａ））。
【０００３】
つぎに、ホール２３を含む酸化膜２２上に第１の導電膜２４としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に５０ｎｍ、２０ｎｍ堆積する（図１２（ｂ））。
【０００４】
つぎに、第２の導電膜２５としてタングステンをＣＶＤ法にて４００ｎｍ堆積する（図１２（ｃ））。
【０００５】
つぎに、塩素系ガスを使用し、ホール２３内以外のタングステンを完全にエッチング除去し、ホール２３内にタングステンプラグ２６を残す（図１２（ｄ））。窒化チタン／チタンは一定量残存させる。このとき、ホール２３内のタングステンは７０ｎｍ以上掘れ下がる。
【０００６】
この掘れ下がりはプラグリセスと呼ばれる。窒化チタン／チタンは、タングステンに対しエッチングレートが小さいため、これを除去しようとすると、ホール２３内のタングステンは顕著に掘れ下がってしまう。
【０００７】
一方、窒化チタン／チタンが残存していた場合、つぎの配線形成プロセスでドライエッチングでの除去が可能である。ただし、タングステンが残存していた場合は除去できない。以上の理由から、ホール２３内以外のタングステンはエッチングにより完全に除去し、窒化チタン／チタンで止める。
【０００８】
つぎに、配線材料２８をスパッタにて堆積する（図１２（ｅ））。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスのため、その部分で配線材料が薄くなる。
【０００９】
つぎに、リソグラフィーを施し、配線材料と、窒化チタン／チタンを同時にドライエッチングによって除去することで配線２９を形成する（図１２（ｆ））。（第２の従来の技術）
図１３に説明するように、半導体基板２１上に絶縁膜として酸化膜２２を１μｍ堆積し、ついで酸化膜２２にリソグラフィーおよびドライエッチングを施し例えば直径０．３μｍのホール２３を形成する（図１３（ａ））。
【００１０】
つぎに、ホール２３を含む酸化膜２２上に第１の導電膜２４としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に５０ｎｍ、２０ｎｍ堆積する（図１３（ｂ））。
【００１１】
つぎに、第２の導電膜２５としてタングステンをＣＶＤ法にて４００ｎｍ堆積する（図１３（ｃ））。
【００１２】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる一般的なタングステン研磨用スラリー、ならびに発泡ウレタンまたは不織布からなる研磨パッドを用いて、例えば研磨圧力５ｐｓｉ、定盤回転数６０ｒｐｍ、スラリー流量２００ｍｌ／ｍｉｎなどの研磨条件にて、ホール２３内以外において、タングステン／窒化チタン／チタンを完全に除去し、ホール２３内にタングステンプラグ２６を残す（図１３（ｄ））。
【００１３】
つぎに、アンモニアやフッ酸などの研磨後の洗浄を行い、配線材料２８をスパッタにて堆積する（図１３（ｅ））。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスは２０ｎｍであるため、配線材料はフラットになる。
【００１４】
つぎに、リソグラフィーを施し、配線材料をドライエッチングによって除去することで配線２９を形成する（図１３（ｆ））。
（第３の従来の技術）
図１４に説明するように、半導体基板２１上に絶縁膜として酸化膜２２を１μｍ堆積し、ついで酸化膜２２にリソグラフィーおよびドライエッチングを施し例えば直径０．３μｍのホール２３を形成する（図１４（ａ））。
【００１５】
つぎに、ホール２３を含む酸化膜２２上に第１の導電膜２４としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に５０ｎｍ、２０ｎｍ堆積する（図１４（ｂ））。
【００１６】
つぎに、第２の導電膜２５としてタングステンをＣＶＤ法にて４００ｎｍ堆積する（図１４（ｃ））。
【００１７】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる一般的なタングステン研磨用スラリー、ならびに発泡ウレタンまたは不織布からなる研磨パッドを用いて、例えば研磨圧力５ｐｓｉ、定盤回転数６０ｒｐｍ、スラリー流量２００ｍｌ／ｍｉｎなどの研磨条件にて、ホール２３内以外において、タングステン／窒化チタン／チタンを完全に除去するか（図１４（ｄ））、またはタングステンを完全に取りきり、窒素チタン／チタンを一定量残存させ、ホール２３内にタングステンプラグ２６を残す。この際のタングステンプラグリセスは２０ｎｍ程度である。
【００１８】
つぎに、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる、一般的な酸化膜研磨用スラリーにて第２の研磨を行う（図１４（ｅ））。なお、第２の研磨は、前述のアルカリ溶液以外にも、中性や酸性といったものもある。この第２の研磨によって、第１の研磨の際にアルミナ粒子を使用していたために発生した酸化膜表面の引っ掻きキズ（スクラッチと呼ばれている）を除去することができる。第２の研磨では、タングステンはほとんど研磨されないため、プラグリセスはほとんどなくなるか、または逆に凸状態となる。
【００１９】
つぎに、アンモニアやフッ酸などの研磨後の洗浄を行い、配線材料２８をスパッタにて堆積する（図１４（ｆ））。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスはほとんどないか、逆に凸状態となっているため、配線材料はフラットになる。
【００２０】
つぎに、リソグラフィーを施し、配線材料をドライエッチングによって除去することで配線２９を形成する（図１４（ｇ））。
（第４の従来の技術）
図１５に説明するように、半導体基板２１上に絶縁膜として酸化膜２２を１μｍ堆積し、ついで酸化膜２２にリソグラフィーおよびドライエッチングを施し例えば直径０．３μｍのホール２３を形成する（図１５（ａ））。
【００２１】
つぎに、ホール２３を含む酸化膜２２上に第１の導電膜２４としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に５０ｎｍ、２０ｎｍ堆積する（図１５（ｂ））。
【００２２】
つぎに、第２の導電膜２５としてタングステンをＣＶＤ法にて４００ｎｍ堆積する（図１５（ｃ））。
【００２３】
つぎに、塩素系ガスを使用し、ホール２３内以外のタングステンを完全にエッチング除去し、ホール２３内にタングステンプラグ２６を残す（図１５（ｄ））。窒化チタン／チタンは一定量残存させる。このとき、プラグリセスは７０ｎｍ以上となる。
【００２４】
つぎに、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる一般的な酸化膜研磨用スラリー、ならびに発泡ウレタンまたは不織布からなる研磨パッドを用いて、例えば研磨圧力５ｐｓｉ、定盤回転数６０ｒｐｍ、スラリー流量２００ｍｌ／ｍｉｎなどの研磨条件にて、ホール２３内以外において、残存している窒化チタン／チタンを完全に除去する（図１５（ｅ））。この研磨においては、タングステンはほとんど研磨されないため、プラグリセスは小さくなる。なお、第２の研磨は、前述のアルカリ溶液以外にも、中性や酸性といったものもある。また、一般的なタングステン研磨用スラリー（研磨粒子としてシリカまたはアルミナ、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウム）という場合もある。
【００２５】
つぎに、アンモニアやフッ酸などの研磨後の洗浄を行い、配線材料２８をスパッタにて堆積する（図１５（ｆ））。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスはほとんどないため、配線材料はフラットになる。
【００２６】
つぎに、リソグラフィーを施し、配線材料をドライエッチングによって除去することで配線２９を形成する（図１５（ｇ））。
（第５の従来の技術）
図１６に説明するように、半導体基板２１上に絶縁膜として酸化膜２２を１μｍ堆積し、ついで酸化膜２２にリソグラフィーおよびドライエッチングを施し例えば直径０．３μｍのホール２３を形成する（図１６（ａ））。
【００２７】
つぎに、ホール２３を含む酸化膜２２上に第１の導電膜２４としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に５０ｎｍ、２０ｎｍ堆積する（図１６（ｂ））。
【００２８】
つぎに、第２の導電膜２５としてタングステンをＣＶＤ法にて４００ｎｍ堆積する（図１６（ｃ））。
【００２９】
つぎに、塩素系ガスを使用し、ホール２３内以外のタングステンを途中までエッチング除去する（図１６（ｄ））。研磨を用いる手法もある。
【００３０】
つぎに、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる一般的なタングステン研磨用スラリー、ならびに発泡ウレタンまたは不織布からなる研磨パッドを用いて、例えば研磨圧力５ｐｓｉ、定盤回転数６０ｒｐｍ、スラリー流量２００ｍｌ／ｍｉｎなどの研磨条件にて、ホール２３内以外において、残存しているタングステン／窒化チタン／チタンを完全に除去し、ホール２３内にタングステンプラグ２６を残す（図１６（ｅ））。プラグリセスは２０ｎｍ程度である。
【００３１】
つぎに、アンモニアやフッ酸などの研磨後の洗浄を行い、配線材料２８をスパッタにて堆積する（図１６（ｆ））。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスはほとんどないため、配線材料はフラットになる。
【００３２】
つぎに、リソグラフィーを施し、配線材料をドライエッチングによって除去することで配線２９を形成する（図１６（ｇ））。
【００３３】
【発明が解決しようとする課題】
しかしながら、第１の従来の技術では、窒化チタンやチタンでドライエッチングを止めると、異物（エッチング残さと呼ばれる）が形成され、これが通常のブラシスクラバー洗浄では完全に除去できず、配線歩留まりが低下するという課題がある。また、プラグリセスが大きく、プラグ上の配線は、その部分で厚さが薄くなり、抵抗が増大し、配線の信頼性が低下するという課題もある。
【００３４】
第２の従来の技術は、第１の従来の技術を改善するための方法であるが、研磨によりホール内以外のタングステン／窒化チタン／チタンを完全に除去するとなると、研磨レートの基板面内の不均一性により、研磨レートの遅い領域が完全に酸化膜が露出したとき、早い領域は酸化膜を長い時間削ってしまっているため、酸化膜の膜減りが大きくなるという課題がある。
【００３５】
第３、第４および第５の従来の技術も、基本的には酸化膜を削り込んでしまうため、酸化膜の膜減りが発生すると言う課題がある。
【００３６】
したがって、本発明の目的は、酸化膜の膜減りを抑制することができる半導体装置の製造方法を提供することである。
【００３７】
【課題を解決するための手段】
前記の目的を達成するため、ホール内以外において、窒化チタンやチタンを研磨によって完全に除去しないようにする。研磨による酸化膜の膜減りは、前述した窒化チタンやチタンを無理して完全に除去しようとするために顕著になる。仮に窒化チタンやチタンが残存していても、配線材料を堆積し、その後のパターニング時（リソグラフィーおよびドライエッチング）に除去可能であるため問題にはならない。
【００３８】
以下、各請求項の構成および作用について具体的に説明する。
【００３９】
請求項１記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、開口部内以外の第２の導電膜をドライエッチングによって完全に除去するとともに第１の導電膜を一定量残存させる工程と、開口部内以外において一定量残存している第１の導電膜を研磨によって若干量除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００４０】
この方法によれば、開口部内以外の第２の導電膜をドライエッチングによって完全に除去するとともに第１の導電膜を一定量残存させ、ついで開口部内以外において一定量残存している第１の導電膜を研磨によって若干量除去した後、基板全面に配線材料を堆積するので、エッチング残渣による配線間ショートを抑制し歩留りを向上させることができる。また、プラグリセスを若干ではあるが低減でき、配線の信頼性を向上させることができる。さらに、研磨を第１の導電膜の途中で止めることから、絶縁膜表面にスクラッチが発生せず、配線の歩留りを向上させることができる。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００４１】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われることを特徴とする。
【００４２】
この方法によれば、研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われるので、第１の導電膜が窒化チタンやチタンの場合、第１の導電膜は研磨されるため、プラグリセスを低減させることができる。エッチング残渣も問題なく除去できる。本スラリーはタングステン研磨用として一般的である。
【００４３】
請求項３記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、研磨が、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなるスラリーにて行われることを特徴とする。
【００４４】
この方法によれば、研磨が、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなるスラリーにて行われるので、第１の導電膜が窒化チタンやチタン、第２の導電膜がタングステンの場合、第１の導電膜は研磨されるものの、第２の導電膜は全く研磨されないため、より一層プラグリセスを低減させることができる。エッチング残渣も問題なく除去できる。本スラリーは酸化膜研磨用として一般的である。
【００４５】
請求項４記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、開口部内以外の第２の導電膜をドライエッチングによって完全に除去するとともに第１の導電膜を一定量残存させる工程と、開口部内以外において一定量残存している第１の導電膜に、化学的に第１および第２の導電膜と反応しない液と研磨粒子とからなるスラリーにて研磨を施す工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００４６】
この方法によれば、開口部内以外の第２の導電膜をドライエッチングによって完全に除去するとともに第１の導電膜を一定量残存させ、ついで、開口部内以外において一定量残存している第１の導電膜に、化学的に第１および第２の導電膜と反応しない液と研磨粒子とからなるスラリーにて研磨を施した後、基板全面に配線材料を堆積するので、エッチング残渣による配線間ショートを抑制し、歩留りを向上させることができる。スラリーは基本的に研磨粒子と水からなり、スラリーの取扱いが簡便であり、また汚染に対する問題も少ない。第１および第２の導電膜はほとんど研磨されないため、研磨量の制御が不必要であり、研磨が簡単である。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００４７】
請求項５記載の半導体装置の製造方法は、請求項４記載の半導体装置の製造方法において、研磨粒子が、シリカまたは酸化セリウムまたはアルミナであることを特徴とする。
【００４８】
この方法によれば、研磨粒子が、シリカまたは酸化セリウムまたはアルミナであるので、一般に取扱いの多い研磨粒子であり、入手が容易である。
【００４９】
請求項６記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、開口部内以外の第２の導電膜をドライエッチングによって完全に除去するとともに第１の導電膜を一定量残存させる工程と、開口部内以外において一定量残存している第１の導電膜に、水のみを流して研磨を施す工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００５０】
この方法によれば、開口部内以外の第２の導電膜をドライエッチングによって完全に除去するとともに第１の導電膜を一定量残存させ、ついで、開口部内以外において一定量残存している第１の導電膜に、水のみを流して研磨を施した後、基板全面に配線材料を堆積するので、エッチング残渣をある程度低減させ、配線間ショートを減らすことができる。消耗部材コストがほとんどかからず、後洗浄も簡単である。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００５１】
請求項７記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、開口部内以外の第２の導電膜をドライエッチングによって一定量除去する工程と、研磨によって開口部内以外の第２の導電膜を完全に除去しかつ第１の導電膜を一定量除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００５２】
この方法によれば、開口部内以外の第２の導電膜をドライエッチングによって一定量除去し、ついで、研磨によって開口部内以外の第２の導電膜を完全に除去しかつ第１の導電膜を一定量除去した後、基板全面に配線材料を堆積するので、万が一、基板面内の一部にて絶縁膜が露出したとしても、その膜減りは小さく抑えられる。プラグリセスも小さく抑えられる。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００５３】
請求項８記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、研磨によって、開口部内以外の第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００５４】
この方法によれば、研磨によって、開口部内以外の第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去した後、基板全面に配線材料を堆積するので、万が一、基板面内の一部にて絶縁膜が露出したとしても、その膜減りは小さく抑えられる。プラグリセスもほとんど発生しない。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００５５】
請求項９記載の半導体装置の製造方法は、請求項７または８記載の半導体装置の製造方法において、研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われることを特徴とする。
【００５６】
この方法によれば、研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われており、本スラリーは一般にタングステン研磨に用いられているものであり、入手が容易である。
【００５７】
請求項１０記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、第１の研磨によって、開口部内以外の第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去する工程と、第２の研磨によって開口部内以外の第１の導電膜を若干除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００５８】
この方法によれば、第１の研磨によって、開口部内以外の第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去し、ついで、第２の研磨によって開口部内以外の第１の導電膜を若干除去した後、基板全面に配線材料を堆積するので、第１および第２の研磨のそれぞれの長所を使用できるというメリットがある。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００５９】
請求項１１記載の半導体装置の製造方法は、請求項１０記載の半導体装置の製造方法において、第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われることを特徴とする。
【００６０】
この方法によれば、第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われるので、万が一、基板面内の一部にて絶縁膜が露出したとしても、傷が少ない。また、洗浄で研磨粒子を除去しやすい。さらに、シリカ粒子の場合、研磨装置に負荷をかけるが、短時間しか使用しないため、装置の運用に支障をきたさない。
【００６１】
請求項１２記載の半導体装置の製造方法は、請求項１０記載の半導体装置の製造方法において、第１の研磨が、酸化剤として硝酸鉄またはヨウ素酸カリウムと、研磨粒子としてアルミナまたはシリカとからなる第１のスラリーにて行われ、第２の研磨が、酸化剤として過酸化水素と、研磨粒子としてアルミナまたはシリカとからなる第２のスラリーにて行われることを特徴とする。
【００６２】
この方法によれば、第１の研磨が、酸化剤として硝酸鉄またはヨウ素酸カリウムと、研磨粒子としてアルミナまたはシリカとからなる第１のスラリーにて行われ、第２の研磨が、酸化剤として過酸化水素と、研磨粒子としてアルミナまたはシリカとからなる第２のスラリーにて行われるので、第１の導電膜表面の鉄やカリウム汚染を除去することができる。また、プラグ中のボイドの拡大を抑制することができる。
【００６３】
請求項１３記載の半導体装置の製造方法は、請求項１０記載の半導体装置の製造方法において、第１の研磨が、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる第２のスラリーにて行われることを特徴とする。
【００６４】
この方法によれば、第１の研磨が、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる第２のスラリーにて行われるので、第２の導電膜がタングステンの場合、第２の研磨によってプラグリセスをより低減させることができる。また、第１の研磨に、アルミナが使われた場合、第２の研磨によって傷を少なくすることができる。さらに、第１の研磨に硝酸鉄やヨウ素酸カリウムが使用され、第２の研磨に水酸化アンモニウムが使用さた場合、汚染を低減させることができる。
【００６５】
請求項１４記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーによる第１の研磨によって開口部内以外の第２の導電膜を一定量除去する工程と、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーによる第２の研磨によって開口部内以外の第２の導電膜を完全に除去しかつ第１の導電膜を一定量除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
【００６６】
この方法によれば、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーによる第１の研磨によって開口部内以外の第２の導電膜を一定量除去し、ついで、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーによる第２の研磨によって開口部内以外の第２の導電膜を完全に除去しかつ第１の導電膜を一定量除去した後、基板全面に配線材料を堆積するので、万が一、基板面内の一部にて絶縁膜が露出したとしても、請求項１１記載の方法より傷を少なくすることができる。また、洗浄にて研磨粒子を除去しやすい。さらに、シリカの場合、研磨装置に負荷をかけるが、長時間使用しないため、装置の運用に支障をきたさない。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【００６７】
請求項１５記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、第１の研磨によって、開口部内以外の第２の導電膜を一定量除去する工程と、第２の研磨によって開口部内以外の第２の導電膜および第１の導電膜を完全に除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
ここで、第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われる。
【００６８】
この方法によれば、第１の研磨によって、開口部内以外の第２の導電膜を一定量除去し、ついで、第２の研磨によって開口部内以外の第２の導電膜および第１の導電膜を完全に除去した後、基板全面に配線材料を堆積するので、第１および第２の研磨のそれぞれの長所を使用できるというメリットがある。しかしながら、絶縁膜の膜減りは大きい。
また、第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われるので、絶縁膜表面に傷を多くは発生させない。ただし、請求項１１，１４記載の方法より多い。また、洗浄にて研磨粒子を除去しやすい。さらに、シリカの場合、研磨装置に負荷をかけるが、長時間使用しないため、装置の運用に支障をきたさない。
【００７１】
請求項１６記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第１の導電膜を堆積する工程と、第１の導電膜上に第２の導電膜を堆積する工程と、第１の研磨によって、開口部内以外の第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去する工程と、第２の研磨によって、開口部内以外の第１の導電膜を完全に除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第１の導電膜を除去し配線を形成する工程とを含む。
ここで、第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われる。
【００７２】
この方法によれば、第１の研磨によって、開口部内以外の第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去し、ついで、第２の研磨によって、開口部内以外の第１の導電膜を完全に除去した後、基板全面に配線材料を堆積するので、第１および第２の研磨のそれぞれの長所を使用できるというメリットがある。しかしながら、請求項１５記載の方法と同様に、絶縁膜の膜減りが大きい。
また、第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われるので、絶縁膜表面に傷を多くは発生させない。ただし、請求項１５記載の方法の場合よりは多い。また、洗浄にて研磨粒子を除去しやすい。さらに、シリカの場合、研磨装置に負荷をかけるが、短時間しか使用しないため、装置の運用に支障をきたさない。
【００７７】
請求項１７記載の半導体装置の製造方法は、請求項１、４、６、７、８、１０、１４、１５または１６記載の半導体装置の製造方法において、第１の導電膜がチタンと窒化チタンの積層膜、第２の導電膜がタングステンであることを特徴とする。
【００７８】
この方法によれば、第１の導電膜がチタンと窒化チタンの積層膜、第２の導電膜がタングステンであるので、アルミニウムなどの多層配線を結ぶタングステンプラグ形成に、本発明が有効である。
【００８１】
【発明の実施の形態】
（第１の実施の形態：請求項１５，１７に対応）
以下、本発明の第１の実施の形態に係る半導体装置の製造方法について図１（ａ）〜（ｇ）を参照しながら説明する。
【００８２】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図１（ａ））。なお、基板に接続されるというのは、トランジスタと第１配線を結ぶホール（コンタクトホール）のことを意味している。配線に接続されるというのは、上下の配線を結ぶホール（ヴィアホール）のことを意味している。以下の実施の形態でも同様である。
【００８３】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図１（ｂ））。
【００８４】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図１（ｃ））。
【００８５】
上記第１または第２の導電膜１４または１５の除去に化学的機械研磨による方法を適用した場合、研磨剤（スラリー）中に研磨粒子とてしてアルミナまたはシリカを、酸化剤として過酸化水素、硝酸鉄、ヨウ素酸カリウムなどを、用いることが考えられるが、スラリー中の研磨粒子と酸化剤の組み合わせは、いずれも長所短所がある。
【００８６】
研磨粒子に着目すると、アルミナは酸化膜表面にスクラッチを発生させやすく、また、研磨後の洗浄で除去されにくい。シリカは、研磨時の抵抗が大きく、装置によってはバイブレーションを引き起こす場合がある。その場合、タングステンを数分間も研磨することは避けた方がよい（短時間なら可能）。
【００８７】
酸化剤に着目すると、過酸化水素はタングステンを溶解するため、ホール１３内のタングステンのつなぎ目部分が広がってしまう。硝酸鉄やヨウ素酸カリウムは、鉄やカリウム汚染が問題となる。よって、研磨粒子、酸化剤の選択は、前記の項目を判断して決定する。
【００８８】
なお、ホール１３内のタングステンのつなぎ目というのは、ホール１３内にタングステンをＣＶＤによって堆積する際に生じるものである。タングステンをＣＶＤによって堆積すると、ホール１３の内面のどの部分も同じようにタングステンの膜厚が増加していくので、ホール１３内の空間が徐々に狭くなり、そのホール１３内の空間が最終的につなぎ目となるのである。
【００８９】
また、スラリーには、研磨粒子と酸化剤の他に、研磨粒子をスラリー中で分散させるための分散剤、酸化膜を研磨されにくくする材料、ｐＨ調整剤などが含まれている。金属膜の研磨では、まず金属を酸化させる必要があり、そのために最適なｐＨが決まっている。
【００９０】
つぎに、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて、ホール１３内以外のタングステンを途中まで研磨する（図１（ｄ））。または、酸化膜が一部でも露出しないような状態まで研磨する。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。アルミナ粒子を使用したのは、研磨装置のバイブレーションをなくすためである。第１の研磨をタングステンの途中で止めた場合に、リセスはない。
【００９１】
つぎに、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール１３内以外においてタングステンおよび窒化チタン／チタンが完全になくなるように第２の研磨を行い、ホール１３内にタングステンプラグ１６を残す（図１（ｅ））。第２の研磨の研磨条件は第１の研磨と同様であり、研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。プラグリセスは２０ｎｍ程度である。
【００９２】
基板面内における第１の研磨のレートばらつきと、第２の研磨のレートばらつきから、窒化チタン／チタンを完全に除去するためには、研磨レートの大きい領域の酸化膜１２の膜減りは顕著になる。これは、第１の研磨後に、基板面内においてタングステン膜厚がばらついている点も関係している（第１の研磨速度のばらつきによる）。この場合、酸化膜減りは１５０ｎｍ程度となり、これに上記のプラグリセス２０ｎｍを加えると１７０ｎｍ程度のタングステンプラグの減少が生じる。しかしながら、本実施の形態では、酸化膜膜減りに対しては効果がないものの、スラリー中の研磨粒子を第１の研磨と第２の研磨で使い分けることにより研磨装置に負荷をかけないという点と、スクラッチがほとんど発生しないという点で効果がある。
【００９３】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面に配線材料１８を堆積し（図１（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料を一度に除去し、配線１９を形成する（図１（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは２０ｎｍ程度であるため、プラグ上の配線はフラットとなる。
（第２の実施の形態：請求項１６，１７に対応）
以下、本発明の第２の実施の形態に係る半導体装置の製造方法について図２（ａ）〜（ｇ）を参照しながら説明する。
【００９４】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図２（ａ））。
【００９５】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図２（ｂ））。
【００９６】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図２（ｃ））。
【００９７】
つぎに、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて、ホール１３内以外のタングステンを完全に除去し、窒化チタン／チタンをあえてある程度残存させる（図２（ｄ））。基板面内においては、一部酸化膜が露出している箇所があってもよい。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。アルミナ粒子を使用したのは、研磨装置のバイブレーションをなくすためである。プラグリセスは２０ｎｍ程度である。
【００９８】
つぎに、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール１３内以外において窒化チタン／チタンが完全になくなるように第２の研磨を行い、ホール１３内にタングステンプラグ１６を残す（図２（ｅ））。第２の研磨の研磨条件は第１の研磨と同様であり、研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。プラグリセスは２０ｎｍ程度である。
【００９９】
基板面内における第１の研磨のレートばらつきと、第２の研磨のレートばらつきから、窒化チタン／チタンを完全に除去するためには、研磨レートの大きい領域の酸化膜の膜減りが発生するが、この酸化膜膜減りは１５０ｎｍ程度に抑制される。
【０１００】
よって、本実施の形態では、スラリー中の研磨粒子を使い分けることにより研磨装置に負荷をかけないという点と、第１の実施の形態に比べて、第２の研磨の研磨時間が短くなるため酸化膜膜減りが抑制されタングステンの減りは１２０ｎｍ程度となり、またプラグ中のタングステンのつなぎ目の拡大をより小さくすることができる。ただし、第１の研磨で、酸化膜が一部露出してしまいスクラッチが入る可能性があり、このスクラッチは第２の研磨にて減少するが、後述の第６の実施の形態に比べると多い。
【０１０１】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面に配線材料１８を堆積し（図２（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料を一度に除去し、配線１９を形成する（図２（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは２０ｎｍ程度であるため、プラグ上の配線はフラットとなる。
（第３の実施の形態：請求項６，１７に対応）
以下、本発明の第３の実施の形態に係る半導体装置の製造方法について説明する。図３（ａ）〜（ｇ）を参照しながら説明する。
【０１０２】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図３（ａ））。
【０１０３】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図３（ｂ））。
【０１０４】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図３（ｃ））。
【０１０５】
つぎに、ドライエッチングによりホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをある程度残存させ、ホール１３内にタングステンプラグ１６を残す（図３（ｄ））。エッチングレートの基板面内依存性は、基板外周部ほど大きく、窒化チタン／チタンの膜厚は薄くなる。なお、窒化チタンまたはチタン表面にはエッチング残さ１７が生成している。なお、ドライエッチングの場合、エッチングチャンバー内に原子をモニタする機構があり、エッチング中においてチタン系のものが検出されると、エッチングを終了させる。
【０１０６】
つぎに、窒化チタンまたはチタン表面を、水を流しながら研磨パッドに押し付ける。この際の研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。この工程は水研磨と呼ばれる。これにより、通常のブラシスクラバー洗浄では除去できないエッチング残さを、機械的に除去することができる。プラグリセスは、タングステンをドライエッチングした場合に発生した７０ｎｍがそのまま残る（図３（ｅ））。しかし窒化チタンやチタンが全く研磨されないため酸化膜の膜減りがない。
【０１０７】
つぎに、図示していないが、アンモニアやフッ酸などの洗浄を行い、基板全面に配線材料１８を堆積し（図３（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図３（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは７０ｎｍ程度であるため、従来のエッチングのみの方式に対し、配線抵抗、信頼性の改善はないが、エッチング残渣が減少し、歩留まりが向上する。
（第４の実施の形態：請求項４，５，１７に対応）
以下、本発明の第４の実施の形態に係る半導体装置の製造方法について図３（ａ）〜（ｇ）を参照しながら説明する。
【０１０８】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図３（ａ））。
【０１０９】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図３（ｂ））。
【０１１０】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図３（ｃ））。
【０１１１】
つぎに、ドライエッチングによりホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをある程度残存させ、ホール１３内にタングステンプラグ１６を残す（図３（ｄ））。エッチングレートの基板面内依存性は、基板外周部ほど大きく、窒化チタン／チタンの膜厚は薄くなる。なお、窒化チタンまたはチタン表面にはエッチング残渣１７が生成している。
【０１１２】
つぎに、研磨粒子としてシリカまたはアルミナまたは酸化セリウムなどを水に含ませた液にて、窒化チタンやチタン表面を研磨する。化学的反応がないため窒化チタンやチタンはほとんど研磨されないが、エッチング残さは機械的に除去される。プラグリセスは、タングステンをドライエッチングした場合に発生した７０ｎｍ程度がそのまま残る（図３（ｅ））。しかし窒化チタンやチタンがほとんど研磨されないため酸化膜の膜減りがない。さらに第３の実施の形態の場合と比べてエッチング残さ１７が完全に除去できるため歩留まりが向上する。この際の研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。
【０１１３】
つぎに、図示していないが、アンモニアやフッ酸などの洗浄を行い、基板全面に配線材料１８を堆積し（図３（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図３（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは７０ｎｍ程度のままであるため、従来のエッチングのみの方式に対し、配線抵抗、信頼性の向上はないが、エッチング残渣が低減するため、歩留まりが向上する。
【０１１４】
ところで実際は、研磨粒子は水だけでは均等に分散しない。研磨粒子を液中で分散させるために、窒化チタンやチタンおよびタングステンが化学的に反応しない分散剤を用いた場合も、本実施の形態に含まれる。
（第５の実施の形態：請求項１，２，３，１７に対応）
以下、本発明の第５の実施の形態に係る半導体装置の製造方法について図４（ａ）〜（ｇ）および図５（ａ）〜（ｇ）を参照しながら説明する。
【０１１５】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホールの下は基板または配線に接続される（図４（ａ））。
【０１１６】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図４（ｂ））。
【０１１７】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図４（ｃ））。
【０１１８】
つぎに、ドライエッチングによりホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをある程度残存させ、ホール１３内にタングステンプラグ１６を残す（図４（ｄ））。エッチングレートの基板面内依存性は、基板外周部ほど大きく、窒化チタン／チタンの膜厚は薄くなる。なお、窒化チタンまたはチタン表面にはエッチング残渣１７が生成している。
【０１１９】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて、残存している窒化チタン／チタンに少量の研磨を行い、窒化チタン／チタンをあえて残存させる（図４（ｅ））。研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。少量の研磨を行うことにより、エッチング残さは除去される。
【０１２０】
ところで、基板面内において同量の窒化チタン／チタンが残存するのが理想であるが、実際は、前述したタングステンのエッチングレートの面内不均一性や、研磨レートの面内不均一性のため、基板面内のある部分では酸化膜が露出し、酸化膜の膜減りが発生してしまう可能性があるが、窒化チタン／チタンを完全に取りきるプロセスではないので、膜減りはそれほど発生しない。第３および第４の実施の形態においてプラグリセスが７０ｎｍ程度以上であるのに対し、本実施の形態の様に酸化剤を含んだスラリーで研磨を行うことにより窒化チタン／チタンが若干研磨されるため５０ｎｍ程度に低減することができる。
【０１２１】
つぎに、図示していないが、水酸化アンモニウムやフッ酸などの洗浄を行い、基板全面に配線材料１８を堆積し（図４（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図４（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは５０ｎｍ程度であるため、プラグ上の配線のうねりは緩和され、配線の抵抗増大をなくし、また信頼性を向上させることができる。
【０１２２】
つぎに、研磨粒子としてシリカと、ｐＨ調整剤としてアンモニアまたは水酸化カリウムとからなる一般的な酸化膜研磨用スラリーを用いた場合を説明する（図５参照）。図５の（ｄ）までは、図４と同様であるため説明を省略する。本スラリーは、一般的な酸化膜研磨用スラリーであり、ホール１３内のタングステンは全く研磨されない。よって、図４に示した酸化剤を含んだスラリーで研磨した場合よりプラグリセスが低減され４０ｎｍ程度となる（図５（ｅ））。研磨後の工程は、図４（ｆ）、（ｇ）と同様である（図５（ｆ）、（ｇ））。プラグリセスが小さい分、配線のうねりはより緩和され、配線の信頼性はさらに向上する。このスラリーを用いた場合も、タングステンエッチングレートおよび研磨レートの面内不均一性から、基板面内のある領域では酸化膜が露出して酸化膜膜減りが発生する可能性がある。酸化膜の研磨レートに対し、窒化チタンのレートは約０．３倍、チタンのレートは約０．５倍である。つまり、酸化膜が露出した領域では、酸化膜膜減り速度が大きくなるため注意が必要である。なお、ｐＨがアルカリでなく、中性または酸性でもよい。
（第６の実施の形態：請求項７，１７に対応）
以下、本発明の第６の実施の形態に係る半導体装置の製造方法について図６（ａ）〜（ｇ）を参照しながら説明する。
【０１２３】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図６（ａ））。
【０１２４】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図６（ｂ））。
【０１２５】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図６（ｃ））。
【０１２６】
つぎに、ドライエッチングによりホール１３内以外のタングステンを途中まで除去する（図６（ｄ））。ドライエッチングは、プラグリセスを顕著に発生させないところまで行う。例えば３００ｎｍエッチングし１００ｎｍ残存させる。このように大きくエッチングするのは、タングステンの堆積時のつなぎ目（シーム）のところで、エッチングによるリセスが発生しやすく、そのリセスを避けるためである。
【０１２７】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムなどからなる研磨粒子を使用して研磨を行い、ホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをあえてある程度残存させ、ホール１３内にタングステンプラグ１６を残す（図６（ｅ））。基板面内において同量の窒化チタン／チタンが残存するのが理想であるが、実際は、前述したタングステンのエッチングレートの面内不均一性や、研磨レートの面内不均一性のため、基板面内のある部分では酸化膜が露出し、酸化膜の膜減りが発生してしまう可能性があるが、窒化チタン／チタンを完全に取りきるプロセスではないため、膜減りはそれほど大きくならない。
【０１２８】
この際の研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。前記スラリーを用いた場合、タングステンの研磨レートに対し、窒化チタンの研磨レートは１倍以上であるため、窒化チタンを残存させることはやや困難であるが、チタンの研磨レートは０．５倍以下であるため、チタンをある程度残存させることは可能である。この様にドライエッチングによるタングステンの除去を完全に行わないで途中で止めることにより、プラグリセスはドライエッチングにより若干発生したリセスと研磨することで発生リセスを合わせて３０ｎｍ程度に低減される。
【０１２９】
つぎに、図示していないが、アンモニアやフッ酸などの洗浄を行い、基板全面に配線材料１８を堆積し（図６（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図６（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは３０ｎｍ程度であるため、プラグ上の配線はフラットとなり、信頼性が向上する。
（第７の実施の形態：請求項１４，１７に対応）
以下、本発明の第７の実施の形態に係る半導体装置の製造方法について、図７（ａ）〜（ｇ）を参照しながら説明する。
【０１３０】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホールの下は基板または配線に接続される（図７（ａ））。
【０１３１】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図７（ｂ））。
【０１３２】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図７（ｃ））。
【０１３３】
つぎに、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール１３内以外のタングステンを途中まで研磨する（図７（ｄ））。または、酸化膜が一部でも露出しないような状態まで研磨する。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。本工程の研磨はタングステンの大部分を除去するため研磨時間が長くなり、研磨粒子としてシリカを使用した場合研磨装置のバイブレーションが懸念される。そこで、研磨時の抵抗が小さいアルミナ粒子を用いることによりバイブレーションを抑制する効果がある。
【０１３４】
つぎに、研磨粒子としてシリカの、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて窒化チタン／チタンをある程度残存させるように第２の研磨を行い、ホール１３内にタングステンプラグ１６を残す（図７（ｅ））。第２の研磨の研磨条件は第１の研磨と同様であり、研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。プラグリセスは２０ｎｍ程度である。シリカ粒子を使用することで、万が一酸化膜表面が露出してもスクラッチがほとんど発生せず、また次の洗浄工程で研磨粒子除去が容易となる。また、研磨時間も短いため研磨装置のバイブレーションも発生しない。
【０１３５】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面に配線材料１８を堆積し（図７（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図７（ｇ））。配線材料は、アルミニウムと銅の合金である。本発明の実施の形態では、第４の実施の形態に比べると、プラグリセスを２０ｎｍ程度に抑制できる効果があるため、プラグ上の配線はフラットとなる。
（第８の実施の形態：請求項８，９，１７に対応）
以下、本発明の第８の実施の形態に係る半導体装置の製造方法について図８（ａ）〜（ｆ）を参照しながら説明する。
【０１３６】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図８（ａ））。
【０１３７】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図８（ｂ））。
【０１３８】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図８（ｃ））。
【０１３９】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素、硝酸鉄、ヨウ素酸カリウムなどからなる研磨粒子を使用して研磨を行い、ホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをある程度残存させ、ホール１３内にタングステンプラグ１６を残す（図８（ｄ））。基板面内において同量の窒化チタン／チタンが残存するのが理想であるが、実際は、研磨レートの面内不均一性のため、基板面内のある部分では酸化膜が露出し、酸化膜の膜減りが発生してしまう可能性があるが、窒化チタン／チタンを完全に取りきるプロセスではないので、膜減りはそれほど大きくはならない。この際の研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。前記スラリーを用いた場合、タングステンの研磨レートに対し、窒化チタンの研磨レートは１倍以上であるため、窒化チタンを残存させることはやや困難であるが、チタンの研磨レートは約０．５倍以下であるため、チタンをある程度残存させることは可能である。プラグリセスは研磨によって発生した２０ｎｍ程度である。
【０１４０】
つぎに、図示していないが、アンモニアやフッ酸などの洗浄を行い、基板全面に配線材料１８を堆積し（図８（ｅ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図８（ｆ））。配線材料は、上から順番に、例えば窒化チタン／チタン／アルミニウムと銅の合金／窒化チタン／チタンである。プラグリセスは２０ｎｍ程度であるため、プラグ上の配線はフラットとなる。
【０１４１】
上記のスラリー中の研磨粒子と酸化剤の組み合わせは、いずれも長所短所がある。研磨粒子に着目すると、アルミナは酸化膜表面にスクラッチを発生させやすく、また、研磨後の洗浄で除去されにくい。シリカは、研磨時の抵抗が大きく、装置によってはバイブレーションを引き起こす場合がある。その場合、タングステンを数分間も研磨することは避けた方がよい（短時間なら可能）。
【０１４２】
酸化剤に着目すると、過酸化水素はタングステンを溶解するため、ホール１３内のタングステンのつなぎ目部分が広がってしまう。硝酸鉄やヨウ素酸カリウムは、鉄やカリウム汚染が問題となる。よって、研磨粒子、酸化剤の選択は、前記の項目を判断して決定する。本実施の形態の場合、タングステンの研磨時間が長くなるため、研磨装置の振動が起きるようであれば、シリカ粒子は使用しない方が良い。
【０１４３】
本発明の実施の形態では、第７の実施の形態と同様、タングステンを堆積した状態から研磨を行うため、研磨レートの基板面内の不均一性の影響が作用し、第７の実施の形態と同量の酸化膜膜減りとなる。本実施の形態の利点は、ホール１３内以外においてドライエッチングおよび研磨等によりタングステンを薄くする工程を削除できるため、１工程でタングステンの除去が可能となり生産コストを大幅に下げることができる点である。
（参考例）
以下、半導体装置の製造方法の参考例について図９（ａ）〜（ｅ）を参照しながら説明する。本実施の形態は埋め込み配線形成において配線材料の除去を絶縁膜上に堆積した導電膜の上でとめ埋め込み配線を形成し、その後不要な部分の導電膜をドライエッチングで除去することにより、配線膜厚をほとんど減らすことなく埋め込み配線を形成することを目的としたものである。
【０１４４】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１．０μｍ堆積し、リソグラフィーおよびドライエッチングによりホール３２とトレンチ３１を形成する。ホール３２の下は基板または配線に接続される（図９（ａ））。
【０１４５】
つぎに、導電膜３３として、例えばスパッタ法にて窒化タンタルを３５ｎｍ、銅を１５０ｎｍ堆積する（図９（ｂ））。
【０１４６】
つぎに、導電膜３３上の銅を種結晶としてめっき法により配線材料３４として銅を１０００ｎｍ成長させる（図９（ｃ））。
【０１４７】
つぎに、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素水とからなるスラリーにてトレンチ３１内以外の銅を完全に除去するとともに窒化タンタルをあえてある程度残存させ、ホール３２内およびトレンチ３１内に銅埋め込み配線３５を残す（図９（ｄ））。窒化タンタルの研磨レートは銅の研磨レートの０．０２倍程度であるため窒化タンタルはほとんど研磨されることがなく、容易に銅のみを研磨することが可能である。この場合酸化膜部の減りはほとんど無いため銅の配線膜厚の減りは５０ｎｍ程度である。
【０１４８】
つぎに、配線を形成した時と同じマスクを用いてリソグラフィーおよびドライエッチングにより配線内部以外の窒化タンタルを除去する（図９（ｅ））。
【０１４９】
本参考例により酸化膜部の減りをほとんど起こすことなく埋め込み配線３５を形成することができる。
（第９の実施の形態：請求項１０，１１，１２，１３，１７に対応）
以下、本発明の第９の実施の形態に係る半導体装置の製造方法について図１０（ａ）〜（ｇ）および図１１（ａ）〜（ｇ）を参照しながら説明する。本実施の形態は第８の実施の形態におけるタングステン除去工程の後、僅かに研磨を行うことによりスクラッチの低減等を目的としたものである。
【０１５０】
半導体または絶縁性の基板１１上に絶縁膜として例えばＣＶＤ法により酸化膜１２を１μｍ堆積し、リソグラフィーおよびドライエッチングにより例えば直径０．３μｍのホール１３を形成する。ホール１３の下は基板または配線に接続される（図１０（ａ））。
【０１５１】
つぎに、第１の導電膜１４として、例えばスパッタ法にてチタンを２０ｎｍ、窒化チタンを５０ｎｍ堆積する（図１０（ｂ））。
【０１５２】
つぎに、第２の導電膜１５として例えばＣＶＤ法にてタングステンを４００ｎｍ堆積する（図１０（ｃ））。
【０１５３】
つぎに、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをあえてある程度残存させ、ホール１３内にタングステンプラグ１６を残す（図１０（ｄ））。研磨粒子としてアルミナを選択したのは、研磨装置のバイブレーションの懸念を考慮したためである。基板面内において同量の窒化チタン／チタンが残存するのが理想であるが、実際は、前述した研磨レートの面内不均一性のため、基板面内のある部分では酸化膜が露出し、酸化膜の膜減りが発生してしまう可能性があるが、窒化チタン／チタンを完全に取りきるプロセスでないので、膜減りはそれほど大きくはならない。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。前記スラリーを用いた場合、タングステンの研磨レートに対し、窒化チタンの研磨レートは１倍以上であるため、窒化チタンを残存させることはやや困難であるが、チタンの研磨レートは約０．５倍以下であるため、チタンを残存させることは可能である。特に硝酸鉄の場合が最もチタンで止めやすい（研磨レート約０．２倍）。プラグリセスは２０ｎｍ程度である。
【０１５４】
前述のスラリーは、アルミナを使用しているため後洗浄で除去しにくく、また酸化膜が露出してしまった箇所ではスクラッチが入りやすい。そこで、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて第２の研磨を少量行い（図１０（ｅ））、残存していたアルミナ粒子を落し、さらにスクラッチが発生しているならば、その部分を平滑にする。プラグリセスは同じく２０ｎｍ程度である。
【０１５５】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面に配線材料１８を堆積し（図１０（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線１９を形成する（図１０（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスは２０ｎｍ程度であるため、プラグ上の配線はフラットとなる。
【０１５６】
また、第１の研磨が、酸化剤として硝酸鉄またはヨウ素酸カリウムと、研磨粒子としてアルミナまたはシリカとからなるスラリーで行われ、第２の研磨が、酸化剤として過酸化水素、研磨粒子としてアルミナまたはシリカからなるスラリーで行われる手法も挙げられる。本方法の主目的は、プラグ中のタングステンのつなぎ目の拡大を低減することと、汚染の低減である。過酸化水素はつなぎ目を拡大する作用を有するが、第２の研磨の研磨時間は短いため問題にはならない。
【０１５７】
また、第１の研磨が、研磨粒子としてアルミナまたはシリカ、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーで行われ、第２の研磨が、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなるスラリーにて行われる手法がある。この工程フローを図１１を用いて説明する。
【０１５８】
図１１（ａ）〜（ｃ）までは図１０（ａ）〜（ｃ）と同様であるから説明を省略し、図１１（ｄ）から説明する。
【０１５９】
研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール１３内以外のタングステンを完全に除去するとともに窒化チタン／チタンをあえてある程度残存させ、ホール１３内にタングステンプラグ１３を残す（図１１（ｄ））。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は３ｐｓｉ、定盤回転数は３０ｒｐｍ程度の条件を使用する。前記スラリーを用いた場合、タングステンの研磨レートに対し、窒化チタンの研磨レートは１倍以上であるため、窒化チタンを残存させることはやや困難であるが、チタンの研磨レートは約０．５倍以下であるため、チタンを残存させることは可能である。プラグリセスは２０ｎｍ程度である。
【０１６０】
つぎに、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる一般に酸化膜の研磨に用いられているスラリーにて、窒化チタン／チタンをある程度残存させるように少量の研磨を行う（図１１（ｅ））。本スラリーでは、タングステンは全く研磨されないため、プラグリセスはほとんどなくなるか、凸状態となる。ただし、酸化膜の研磨レートに対し、窒化チタンのレートは約０．３倍、チタンのレートは約０．５倍であるため、酸化膜が露出した領域では、酸化膜膜減り速度が大きくなるため注意が必要である。なお、ｐＨがアルカリでなく、中性または酸性でもよい。第１の研磨にアルミナ粒子を使用した場合、第２の研磨は、スクラッチ低減や、アルミナ粒子除去に効果がある。また、第１の研磨に硝酸鉄またはヨウ素酸カリウムを使用した場合、第２の研磨は、汚染除去に効果がある。
【０１６１】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面にアルミニウムに銅を若干加えた配線材料を堆積し（図１１（ｆ））、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン／チタンを一度に除去し、配線を形成する（図１１（ｇ））。配線材料は、アルミニウムと銅の合金である。プラグリセスはほとんどないか、凸状態であるため、プラグ上の配線はフラットとなり、配線の信頼性が向上する。
【０１６２】
【発明の効果】
請求項１記載の半導体装置の製造方法によれば、従来のエッチングのみを用いたタングステンプラグ形成に対し、歩留りを向上させ、また配線の信頼性を向上させることができる。さらに、従来の研磨を用いたタングステンプラグ形成に対し、絶縁膜の膜減りを小さくすることかできる。
【０１６３】
請求項２記載の半導体装置の製造方法によれば、既存のタングステン研磨用スラリーにて請求項１記載の方法を達成することができる。
【０１６４】
請求項３記載の半導体装置の製造方法によれば、既存の酸化膜研磨用スラリーにて請求項１記載の方法を達成することができる。
【０１６５】
請求項４記載の半導体装置の製造方法によれば、従来のエッチングのみを用いたタングステンプラグ形成に対し、歩留りを向上させることができる。
【０１６６】
請求項５記載の半導体装置の製造方法によれば、既存の研磨粒子にて請求項４記載の方法を達成することができる。
【０１６７】
請求項６記載の半導体装置の製造方法によれば、従来のエッチングのみを用いたタングステンプラグ形成に対し、歩留りをある程度向上させることができる。
【０１６８】
請求項７記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、絶縁膜の膜減りを小さくすることができる。そして、研磨装置への負荷を小さくすることができる。さらに従来のエッチングのみを用いたタングステンプラグ形成に対し、歩留りを向上させ、配線の信頼性を向上させることができる。
【０１６９】
請求項８記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、絶縁膜の膜減りを小さくすることができる。
【０１７０】
請求項９記載の半導体装置の製造方法によれば、既存のタングステン研磨用スラリーにて請求項８記載の方法を達成することができる。
【０１７１】
請求項１０記載の半導体装置の製造方法によれば、第１および第２の研磨のそれぞれの長所を用いることで、歩留りや信頼性、装置運用など向上させることができる。絶縁膜の膜減りも従来の研磨を用いたタングステンプラグ形成に対し、小さくすることができる。
【０１７２】
請求項１１記載の半導体装置の製造方法によれば、傷が少なく、研磨粒子を洗浄で除去しやすいことから、歩留りを向上させ、また、研磨装置の運用を向上させることができる。
【０１７３】
請求項１２記載の半導体装置の製造方法によれば、汚染を低減することができる。
【０１７４】
請求項１３記載の半導体装置の製造方法によれば、傷が少ないことから、歩留りを向上させることができる。
【０１７５】
請求項１４記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、絶縁膜の膜減りを小さくすることができる。また、請求項１１記載の方法より傷を少なくすることができ、後洗浄での研磨粒子除去も容易である。
【０１７６】
請求項１５記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、第１および第２の研磨のそれぞれの長所を用いることで、歩留りや信頼性、装置運用などを向上させることができる。また、傷を少なくすることができ、歩留りを向上させることができる。
【０１７８】
請求項１６記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、第１および第２の研磨のそれぞれの長所を用いることで、歩留りや信頼性、装置運用などを向上させることができる。また、傷を少なくすることができ、歩留りを向上させることができる。
【０１８１】
請求項１７記載の半導体装置の製造方法によれば、タングステンプラグ形成に有効である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図２】本発明の第２の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図３】本発明の第３および第４の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図４】本発明の第５の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図５】本発明の第５の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図６】本発明の第６の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図７】本発明の第７の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図８】本発明の第８の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図９】半導体製造装置の参考例の各工程を示す断面図である。
【図１０】本発明の第９の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図１１】本発明の第９の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図１２】第１の従来の技術の半導体製造方法の各工程を示す断面図である。
【図１３】第２の従来の技術の半導体製造方法の各工程を示す断面図である。
【図１４】第３の従来の技術の半導体製造方法の各工程を示す断面図である。
【図１５】第４の従来の技術の半導体製造方法の各工程を示す断面図である。
【図１６】第５の従来の技術の半導体製造方法の各工程を示す断面図である。
【符号の説明】
１１ 基板
１２ 酸化膜
１３ ホール
１４ 第１の導電膜
１５ 第２の導電膜
１６ タングステンプラグ
１７ エッチング残さ
１８ 配線材料
１９ 配線
３１ トレンチ
３２ ホール
３３ 導電膜
３４ 配線材料
３５ 埋め込み配線
Claims (17)
- 基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第１の導電膜を堆積する工程と、
前記第１の導電膜上に第２の導電膜を堆積する工程と、
前記開口部内以外の前記第２の導電膜をドライエッチングによって完全に除去するとともに前記第１の導電膜を一定量残存させる工程と、
前記開口部内以外において一定量残存している前記第１の導電膜を研磨によって若干量除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第１の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。 - 研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われることを特徴とする請求項１記載の半導体装置の製造方法。
- 研磨が、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなるスラリーにて行われることを特徴とする請求項１記載の半導体装置の製造方法。
- 基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第１の導電膜を堆積する工程と、
前記第１の導電膜上に第２の導電膜を堆積する工程と、
前記開口部内以外の前記第２の導電膜をドライエッチングによって完全に除去するとともに前記第１の導電膜を一定量残存させる工程と、
前記開口部内以外において一定量残存している前記第１の導電膜に、化学的に第１および第２の導電膜と反応しない液と研磨粒子とからなるスラリーにて研磨を施す工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第１の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。 - 研磨粒子が、シリカまたは酸化セリウムまたはアルミナであることを特徴とする請求項４記載の半導体装置の製造方法。
- 基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第１の導電膜を堆積する工程と、
前記第１の導電膜上に第２の導電膜を堆積する工程と、
前記開口部内以外の前記第２の導電膜をドライエッチングによって完全に除去するとともに前記第１の導電膜を一定量残存させる工程と、
前記開口部内以外において一定量残存している前記第１の導電膜に、水のみを流して研磨を施す工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第１の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。 - 基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第１の導電膜を堆積する工程と、
前記第１の導電膜上に第２の導電膜を堆積する工程と、
前記開口部内以外の前記第２の導電膜をドライエッチングによって一定量除去する工程と、
研磨によって前記開口部内以外の前記第２の導電膜を完全に除去しかつ前記第１の導電膜を一定量除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第１の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。 - 基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第１の導電膜を堆積する工程と、
前記第１の導電膜上に第２の導電膜を堆積する工程と、
研磨によって、前記開口部内以外の前記第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第１の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。 - 研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われることを特徴とする請求項７または８記載の半導体装置の製造方法。
- 基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第１の導電膜を堆積する工程と、
前記第１の導電膜上に第２の導電膜を堆積する工程と、
第１の研磨によって、前記開口部内以外の前記第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去する工程と、
第２の研磨によって前記開口部内以外の第１の導電膜を若干除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第１の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。 - 第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われることを特徴とする請求項１０記載の半導体装置の製造方法。
- 第１の研磨が、酸化剤として硝酸鉄またはヨウ素酸カリウムと、研磨粒子としてアルミナまたはシリカとからなる第１のスラリーにて行われ、第２の研磨が、酸化剤として過酸化水素と、研磨粒子としてアルミナまたはシリカとからなる第２のスラリーにて行われることを特徴とする請求項１０記載の半導体装置の製造方法。
- 第１の研磨が、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、第２の研磨が、研磨粒子としてシリカと、ｐＨ調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる第２のスラリーにて行われることを特徴とする請求項１０記載の半導体装置の製造方法。
- 基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第１の導電膜を堆積する工程と、
前記第１の導電膜上に第２の導電膜を堆積する工程と、
研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーによる第１の研磨によって前記開口部内以外の前記第２の導電膜を一定量除去する工程と、
研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーによる第２の研磨によって前記開口部内以外の前記第２の導電膜を完全に除去しかつ前記第１の導電膜を一定量除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第１の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。 - 基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第１の導電膜を堆積する工程と、
前記第１の導電膜上に第２の導電膜を堆積する工程と、
第１の研磨によって、前記開口部内以外の前記第２の導電膜を一定量除去する工程と、
第２の研磨によって前記開口部内以外の前記第２の導電膜および前記第１の導電膜を完全に除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第１の導電膜を除去し配線を形成する工程とを含み、
前記第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、前記第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われることを特徴とする半導体装置の製造方法。 - 基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第１の導電膜を堆積する工程と、
前記第１の導電膜上に第２の導電膜を堆積する工程と、
第１の研磨によって、開口部内以外の第２の導電膜を完全に除去し、かつ第１の導電膜を一定量除去する工程と、
第２の研磨によって、前記開口部内以外の前記第１の導電膜を完全に除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第１の導電膜を除去し配線を形成する工程とを含み、
前記第１の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第１のスラリーにて行われ、前記第２の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第２のスラリーにて行われることを特徴とする半導体装置の製造方法。 - 第１の導電膜がチタンと窒化チタンの積層膜、第２の導電膜がタングステンであることを特徴とする請求項１、４、６、７、８、１０、１４、１５または１６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000012746A JP3616297B2 (ja) | 2000-01-21 | 2000-01-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000012746A JP3616297B2 (ja) | 2000-01-21 | 2000-01-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001203267A JP2001203267A (ja) | 2001-07-27 |
| JP3616297B2 true JP3616297B2 (ja) | 2005-02-02 |
Family
ID=18540425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000012746A Expired - Fee Related JP3616297B2 (ja) | 2000-01-21 | 2000-01-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3616297B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020098705A1 (en) * | 2001-01-24 | 2002-07-25 | Infineon Technologies North America Corp. | Single step chemical mechanical polish process to improve the surface roughness in MRAM technology |
| KR20030074870A (ko) * | 2002-03-14 | 2003-09-22 | 동부전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR20050056419A (ko) * | 2003-12-10 | 2005-06-16 | 동부아남반도체 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR20050056348A (ko) * | 2003-12-10 | 2005-06-16 | 매그나칩 반도체 유한회사 | 반도체소자의 금속배선 형성방법 |
| JP5300238B2 (ja) * | 2006-12-19 | 2013-09-25 | パナソニック株式会社 | 窒化物半導体装置 |
| JP4967110B2 (ja) * | 2008-04-24 | 2012-07-04 | スパンション エルエルシー | 半導体装置の製造方法 |
| JP2009302333A (ja) * | 2008-06-13 | 2009-12-24 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法 |
| JP5608322B2 (ja) | 2008-10-21 | 2014-10-15 | パナソニック株式会社 | 双方向スイッチ |
| US7834456B2 (en) * | 2009-01-20 | 2010-11-16 | Raytheon Company | Electrical contacts for CMOS devices and III-V devices formed on a silicon substrate |
| JP5457292B2 (ja) | 2010-07-12 | 2014-04-02 | パナソニック株式会社 | 窒化物半導体装置 |
| US10957587B2 (en) * | 2018-07-31 | 2021-03-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and formation method of semiconductor device with conductive feature |
| CN113327851B (zh) * | 2020-10-30 | 2024-06-04 | 上海先进半导体制造有限公司 | 一种去除半导体器件表面钨残留的方法 |
-
2000
- 2000-01-21 JP JP2000012746A patent/JP3616297B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001203267A (ja) | 2001-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3076244B2 (ja) | 多層配線の研磨方法 | |
| JP3616297B2 (ja) | 半導体装置の製造方法 | |
| JP3160545B2 (ja) | 埋め込み配線の形成方法 | |
| US6890857B2 (en) | Semiconductor device having a multilayer wiring structure and pad electrodes protected from corrosion, and method for fabricating the same | |
| US6057242A (en) | Flat interlayer insulating film suitable for multi-layer wiring | |
| JPH11111656A (ja) | 半導体装置の製造方法 | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| WO2001099168A1 (fr) | Dispositif a semi-conducteur et procede de fabrication associe | |
| KR100390204B1 (ko) | 연마방법 및 연마액 | |
| JP3487051B2 (ja) | 半導体装置の製造方法 | |
| JP4990300B2 (ja) | 半導体装置の製造方法 | |
| KR100338272B1 (ko) | 매립 금속배선의 형성방법 | |
| TWI235691B (en) | Oxidizer-free chemical mechanical polishing (CMP) slurry and method for manufacturing metal line contact plug of semiconductor device | |
| KR20030020852A (ko) | 화학 기계적 연마를 이용하여 반도체 장치를 제조하는 방법 | |
| JP2000012543A (ja) | 半導体集積回路装置の製造方法 | |
| WO1998054756A1 (fr) | Procede de polissage et procede de fabrication de composant a semi-conducteur dans lequel ledit procede est utilise | |
| JPH1022285A (ja) | 半導体装置の製造方法 | |
| JP3187216B2 (ja) | 半導体装置の製造方法 | |
| US7465668B2 (en) | Method of manufacturing semiconductor device | |
| JP3552908B2 (ja) | ウェーハの研磨方法 | |
| JPH11111657A (ja) | 研磨液および研磨方法 | |
| JP3105816B2 (ja) | 半導体装置の製造方法 | |
| JP2953566B2 (ja) | ウェハ研磨剤およびこれを用いた半導体装置の製造方法 | |
| KR19980048378A (ko) | 반도체소자의 평탄화방법 | |
| JP2000138222A (ja) | 金属膜の研磨方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |