[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7570061B2 - 双方向スイッチモジュール及び双方向スイッチ - Google Patents

双方向スイッチモジュール及び双方向スイッチ Download PDF

Info

Publication number
JP7570061B2
JP7570061B2 JP2021520737A JP2021520737A JP7570061B2 JP 7570061 B2 JP7570061 B2 JP 7570061B2 JP 2021520737 A JP2021520737 A JP 2021520737A JP 2021520737 A JP2021520737 A JP 2021520737A JP 7570061 B2 JP7570061 B2 JP 7570061B2
Authority
JP
Japan
Prior art keywords
source
gate electrode
source electrode
gate
wiring portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021520737A
Other languages
English (en)
Other versions
JPWO2020235429A1 (ja
Inventor
貴志 一柳
雄介 木下
龍介 鹿又
雅則 野村
秀俊 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2020235429A1 publication Critical patent/JPWO2020235429A1/ja
Application granted granted Critical
Publication of JP7570061B2 publication Critical patent/JP7570061B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009—AC switches, i.e. delivering AC power to a load
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本開示は、双方向スイッチモジュール及び双方向スイッチに関し、より詳細には、２つのゲート電極を有する双方向スイッチを備える双方向スイッチモジュール、及び、２つのゲート電極を備える双方向スイッチに関する。
従来、双方向スイッチとして、ダブルゲート型（デュアルゲート型）の半導体素子が提案されている（特許文献１）。
特許文献１は、半導体素子をパッケージに収容した例を開示している。
特許文献１に記載された半導体素子は、半導体層積層体と、半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極（第１ソース電極）及び第２のオーミック電極（第２ソース電極）と、第１のオーミック電極と第２のオーミック電極との間に第１のオーミック電極側から順に形成された第１のゲート電極及び第２のゲート電極とを有する。
第１のオーミック電極は、複数の第１のオーミック電極フィンガー（第１ソース電極櫛歯部）を有する。第２のオーミック電極は、複数の第２のオーミック電極フィンガー（第２ソース電極櫛歯部）を有する。第１のゲート電極は、複数の第１のゲート電極フィンガー（第１ゲート電極櫛歯部）を有する。第２のゲート電極は、複数の第２のゲート電極フィンガー（第２ゲート電極櫛歯部）を有する。半導体素子は、第１のオーミック電極フィンガーと第２のオーミック電極フィンガーとの間に第１のゲート電極フィンガー及び第２のゲート電極フィンガーが順次配置された複数のダブルゲートトランジスタユニットを有する。
半導体素子は、Ｓ１電極パッド（第１ソース電極パッド）、Ｓ２電極パッド（第２ソース電極パッド）、Ｇ１電極パッド（第１ゲート電極パッド）、Ｇ２電極パッド（第２ゲート電極パッド）を有する。Ｓ１電極パッドはＳ１電極配線を介して第１のオーミック電極の各第１のオーミック電極フィンガーと接続されており、Ｓ２電極パッドはＳ２電極配線を介して第２のオーミック電極の各第２のオーミック電極フィンガーと接続されている。Ｇ１電極パッドはＧ１電極配線を介して第１のゲート電極の各第１のゲート電極フィンガーと接続されており、Ｇ２電極パッドはＧ２電極配線を介して第２のゲート電極の各第２のゲート電極フィンガーと接続されている。
双方向スイッチの分野においては、より大きな電流を流せるように大電流化を図りたいという要望がある。
国際公開２０１１／０６４９５５号
本開示の目的は、大電流化を図ることが可能な双方向スイッチモジュール及び双方向スイッチを提供することにある。
本開示に係る一態様の双方向スイッチモジュールは、複数の双方向スイッチと、実装基板と、を備える。前記複数の双方向スイッチの各々は、第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極を有する。前記実装基板には、前記複数の双方向スイッチが実装されている。前記双方向スイッチモジュールでは、前記複数の双方向スイッチが並列接続されている。
本開示に係る一態様の双方向スイッチは、第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極を備える。前記第１ソース電極は、複数の第１ソース電極櫛歯部を有する。前記第１ゲート電極は、複数の第１ゲート電極櫛歯部を有する。前記第２ゲート電極は、複数の第２ゲート電極櫛歯部を有する。前記第２ソース電極は、複数の第２ソース電極櫛歯部を有する。前記双方向スイッチでは、前記複数の第１ソース電極櫛歯部と複数の第２ソース電極櫛歯部とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部と第２ソース電極櫛歯部との間において第１ソース電極櫛歯部側から順に前記複数の第１ゲート電極櫛歯部のうちの１つの第１ゲート電極櫛歯部及び前記複数の第２ゲート電極櫛歯部のうちの１つの第２ゲート電極櫛歯部が並んでいる。前記双方向スイッチは、第１ソース電極パッドと、第１ゲート電極パッドと、第２ゲート電極パッドと、第２ソース電極パッドと、を更に備える。前記第１ソース電極パッドは、前記複数の第１ソース電極櫛歯部に電気的に接続されている。前記第１ゲート電極パッドは、前記複数の第１ゲート電極櫛歯部に電気的に接続されている。前記第２ゲート電極パッドは、前記複数の第２ゲート電極櫛歯部に電気的に接続されている。前記第２ソース電極パッドは、前記複数の第２ソース電極櫛歯部に電気的に接続されている。前記双方向スイッチは、平面視で互いに平行な第１辺及び第２辺と、平面視で互いに平行な第３辺及び第４辺と、を有する。前記第１ソース電極パッドは、前記第１辺に沿って配置されている。前記第２ソース電極パッドは、前記第２辺に沿って配置されている。前記第１ゲート電極パッドは、前記第３辺に沿って配置されている。前記第２ゲート電極パッドは、前記第４辺に沿って配置されている。前記第１ゲート電極パッドと前記第１ソース電極パッドとの距離が、前記第１ゲート電極パッドと前記第２ソース電極パッドとの距離よりも短い。前記第２ゲート電極パッドと前記第２ソース電極パッドとの距離が、前記第２ゲート電極パッドと前記第１ソース電極パッドとの距離よりも短い。
本開示に係る一態様の双方向スイッチは、第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極を備える。前記第１ソース電極は、複数の第１ソース電極櫛歯部を有する。前記第１ゲート電極は、複数の第１ゲート電極櫛歯部を有する。前記第２ゲート電極は、複数の第２ゲート電極櫛歯部を有する。前記第２ソース電極は、複数の第２ソース電極櫛歯部を有する。前記双方向スイッチでは、前記複数の第１ソース電極櫛歯部と複数の第２ソース電極櫛歯部とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部と第２ソース電極櫛歯部との間において第１ソース電極櫛歯部側から順に前記複数の第１ゲート電極櫛歯部のうちの１つの第１ゲート電極櫛歯部及び前記複数の第２ゲート電極櫛歯部のうちの１つの第２ゲート電極櫛歯部が並んでいる。前記双方向スイッチは、第１ソース電極パッドと、２つの第１ゲート電極パッドと、２つの第２ゲート電極パッドと、第２ソース電極パッドと、を更に備える。前記第１ソース電極パッドは、前記複数の第１ソース電極櫛歯部に電気的に接続されている。前記２つの第１ゲート電極パッドは、前記複数の第１ゲート電極櫛歯部に電気的に接続されている。前記２つの第２ゲート電極パッドは、前記複数の第２ゲート電極櫛歯部に電気的に接続されている。前記第２ソース電極パッドは、前記複数の第２ソース電極櫛歯部に電気的に接続されている。前記双方向スイッチは、平面視で互いに平行な第１辺及び第２辺と、平面視で互いに平行な第３辺及び第４辺と、を有する。前記第１ソース電極パッドは、前記第１辺に沿って配置されている。前記第２ソース電極パッドは、前記第２辺に沿って配置されている。前記２つの第１ゲート電極パッドのうち１つの第１ゲート電極パッドと前記２つの第２ゲート電極パッドのうち１つの第２ゲート電極パッドとは、前記第３辺に沿って配置されており、前記第１ソース電極パッドと前記第２ソース電極パッドとの間において、前記１つの第１ゲート電極パッドが前記第１ソース電極パッド側に位置し、前記１つの第２ゲート電極パッドが前記第２ソース電極パッド側に位置している。前記２つの第１ゲート電極パッドのうち残りの１つの第１ゲート電極パッドと前記２つの第２ゲート電極パッドのうち残りの１つの第２ゲート電極パッドとは、前記第４辺に沿って配置されており、前記第１ソース電極パッドと前記第２ソース電極パッドとの間において、前記残りの１つの第１ゲート電極パッドが前記第１ソース電極パッド側に位置し、前記残りの１つの第２ゲート電極パッドが前記第２ソース電極パッド側に位置している。
図１は、実施形態１に係る双方向スイッチモジュールの平面図である。 図２は、同上の双方向スイッチモジュールにおける双方向スイッチの平面視でのレイアウト図である。 図３は、同上の双方向スイッチモジュールにおける双方向スイッチに関し、図２のＡ－Ａ線断面図である。 図４は、実施形態１の変形例１に係る双方向スイッチモジュールの平面図である。 図５は、実施形態１の変形例２に係る双方向スイッチモジュールの平面図である。 図６は、実施形態１の変形例３に係る双方向スイッチモジュールの平面図である。 図７は、実施形態２に係る双方向スイッチモジュールの平面図である。 図８は、同上の双方向スイッチモジュールにおける双方向スイッチの平面視でのレイアウト図である。 図９は、実施形態３に係る双方向スイッチモジュールの平面図である。 図１０Ａは、同上の双方向スイッチモジュールにおける２種類の双方向スイッチのうち一方の双方向スイッチの平面視でのレイアウト図である。図１０Ｂは、同上の双方向スイッチモジュールにおける２種類の双方向スイッチのうち他方の双方向スイッチの平面視でのレイアウト図である。 図１１は、実施形態４に係る双方向スイッチモジュールの平面図である。 図１２は、同上の双方向スイッチモジュールにおける双方向スイッチの平面視でのレイアウト図である。 図１３は、実施形態５に係る双方向スイッチモジュールの平面図である。
下記の実施形態等において説明する図１～１３は、模式的な図であり、各図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
（実施形態１）
以下では、実施形態１に係る双方向スイッチモジュール１００について、図１～３に基づいて説明する。
（１）概要
双方向スイッチモジュール１００は、図１に示すように、複数（例えば、３つ）の双方向スイッチ１と、実装基板２００と、を備える。複数の双方向スイッチ１の各々は、図２及び３に示すように、第１ソース電極７１、第１ゲート電極８１、第２ゲート電極８２及び第２ソース電極７２を有する。実装基板２００には、図１に示すように、複数の双方向スイッチ１が実装されている。ここにおいて、実装基板２００は、例えば、複数の双方向スイッチ１に一対一に対応する複数のダイパッド部２０２を有する。複数の双方向スイッチ１は、複数のダイパッド部２０２のうち対応するダイパッド部２０２に搭載されている。複数の双方向スイッチ１は、複数のダイパッド部２０２のうち対応するダイパッド部２０２に搭載されることで、ダイパッド部２０２に接合されている。双方向スイッチ１とダイパッド部２０２とを接合している接合部は、例えば、はんだ、導電性ペースト等のダイボンド材を用いて形成されている。双方向スイッチモジュール１００では、複数の双方向スイッチ１が並列接続されている。
（２）双方向スイッチモジュールの各構成要素
以下、双方向スイッチモジュール１００の各構成要素について、より詳細に説明する。
（２．１．１）双方向スイッチ
双方向スイッチ１は、例えば、図３に示すように、基板２と、第１窒化物半導体層４と、第２窒化物半導体層５と、第１ソース電極７１と、第１ゲート電極８１と、第２ゲート電極８２と、第２ソース電極７２と、を有する。また、双方向スイッチ１は、第１ｐ型層６１と、第２ｐ型層６２と、を更に有する。
双方向スイッチ１は、デュアルゲート型のＧａＮ系ＧＩＴ（Gate Injection Transistor）である。基板２は、例えば、シリコン基板であり、導電性を有する。第１窒化物半導体層４は、例えば、ＧａＮ層である。第２窒化物半導体層５は、例えば、ＡｌＧａＮ層である。第１ｐ型層６１は、例えば、ｐ型ＡｌＧａＮ層である。第２ｐ型層６２は、例えば、ｐ型ＡｌＧａＮ層である。第１ｐ型層６１及び第２ｐ型層６２の各々を構成するｐ型ＡｌＧａＮ層のＡｌの組成比（例えば、０．２）は、第２窒化物半導体層５を構成するＡｌＧａＮ層のＡｌの組成比（例えば、０．２）と同じであるが、これに限らず、異なってもよい。Ａｌの組成比は、ｐ型ＡｌＧａＮ層をＡｌｘＧａ１－ｘＮ層と表した場合のｘに相当する値であり、ＡｌとＧａとの総和に対するＡｌのモル比である。第１ｐ型層６１及び第２ｐ型層６２の各々は、ｐ型ＡｌＧａＮ層である場合に限らず、例えば、ｐ型ＧａＮ層であってもよい。
基板２の厚さ方向からの平面視における基板２の外周形状は、例えば、正方形状であるが、これに限らず、例えば、長方形状であってもよい。
基板２は、第１ソース電極７１、第２ソース電極７２、第１ゲート電極８１及び第２ゲート電極８２の全てに対して電気的に絶縁されている。
第１窒化物半導体層４は、基板２上に形成されている。第２窒化物半導体層５は、第１窒化物半導体層４上に形成されている。第２窒化物半導体層５は、第１窒化物半導体層４よりもバンドギャップが大きい。第１ソース電極７１は、第２窒化物半導体層５上に形成されている。第１ゲート電極８１は、第２窒化物半導体層５上に形成されており、第１ソース電極７１から離れている。第２ゲート電極８２は、第２窒化物半導体層５上に形成されており、第１ゲート電極８１から離れている。第２ソース電極７２は、第２窒化物半導体層５上に形成されており、第２ゲート電極８２から離れている。第１ｐ型層６１は、第１ゲート電極８１と第２窒化物半導体層５との間に介在している。第２ｐ型層６２は、第２ゲート電極８２と第２窒化物半導体層５との間に介在している。双方向スイッチ１では、基板２上に、第１窒化物半導体層４と第２窒化物半導体層５と第１ｐ型層６１及び第２ｐ型層６２とを含む積層体１０が形成されている。
双方向スイッチ１では、第２窒化物半導体層５は、第１窒化物半導体層４とともにヘテロ接合部ＨＪ１を構成する。第１窒化物半導体層４においては、ヘテロ接合部ＨＪ１の近傍に、２次元電子ガス（Two-Dimensional Electron Gas）が発生している。２次元電子ガスを含む領域（以下、「２次元電子ガス層」ともいう）は、ｎチャネル層（電子伝導層）として機能することが可能である。
第１窒化物半導体層４は、バッファ層３を介して基板２上に形成されている。ここにおいて、上述の積層体１０は、バッファ層３を含む。積層体１０では、バッファ層３、第１窒化物半導体層４及び第２窒化物半導体層５は、基板２側からこの順に並んでいる。また、積層体１０は、第２窒化物半導体層５上に形成されている第１ｐ型層６１及び第２ｐ型層６２を含んでいる。バッファ層３は、例えば、アンドープのＧａＮ層である。また、第１窒化物半導体層４を構成するＧａＮ層は、例えば、アンドープのＧａＮ層である。また、第２窒化物半導体層５を構成するＡｌＧａＮ層は、例えば、アンドープのＡｌＧａＮ層である。バッファ層３、第１窒化物半導体層４及び第２窒化物半導体層５のそれぞれは、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）等による成長時に不可避的に混入されるＭｇ、Ｈ、Ｓｉ、Ｃ、Ｏ等の不純物が存在してもよい。
第１ｐ型層６１及び第２ｐ型層６２は、第２窒化物半導体層５の表面５１の一部のみを覆っている。したがって、第２窒化物半導体層５の表面５１は、第１ｐ型層６１及び第２ｐ型層６２に覆われている領域と、第１ｐ型層６１及び第２ｐ型層６２に覆われていない領域と、を含む。第１ｐ型層６１と第２ｐ型層６２とは、互いに離れている。
第１ソース電極７１及び第２ソース電極７２は、第２窒化物半導体層５の表面５１において第１ｐ型層６１及び第２ｐ型層６２に覆われていない領域に形成されている。第１ソース電極７１と第２ソース電極７２とは、互いに離れている。第１ソース電極７１及び第２ソース電極７２は、ヘテロ接合部ＨＪ１と電気的に接続されている。ここにおいて、「電気的に接続されている」とはオーミック接触していることを意味する。第１ソース電極７１及び第２ソース電極７２の各々は、例えば、ＴｉとＡｌとを含んでいる。
第１ゲート電極８１は、第１ｐ型層６１を介して第２窒化物半導体層５上に形成されている。また、第２ゲート電極８２は、第２ｐ型層６２を介して第２窒化物半導体層５上に形成されている。第１ゲート電極８１及び第２ゲート電極８２は、例えば、第１ｐ型層６１及び第２ｐ型層６２にそれぞれオーミック接触している。第１ゲート電極８１及び第２ゲート電極８２の各々は、例えば、ＰｄとＡｕとを含んでいる。
基板２の厚さは、例えば、１００μｍ以上１０００μｍ以下である。バッファ層３の厚さは、例えば、１００ｎｍ以上３０００ｎｍ以下である。第１窒化物半導体層４の厚さは、例えば、１００ｎｍ以上７００ｎｍ以下である。第２窒化物半導体層５の厚さは、例えば、２０ｎｍ以上１００ｎｍ以下である。第１ｐ型層６１及び第２ｐ型層６２の各々の厚さは、例えば、５０ｎｍ以上３００ｎｍ以下である。
双方向スイッチ１では、図２に示すように、第１ソース電極７１は、複数（図示例では、６個）の第１ソース電極櫛歯部７１１を有する。第１ゲート電極８１は、複数（図示例では、１０個）の第１ゲート電極櫛歯部８１１を有する。第２ゲート電極８２は、複数（図示例では、１０個）の第２ゲート電極櫛歯部８２１を有する。第２ソース電極７２は、複数（図示例では、５個）の第２ソース電極櫛歯部７２１を有する。
複数の第１ソース電極櫛歯部７１１と複数の第２ソース電極櫛歯部７２１とは、１つずつ交互に並んでいる。隣り合う第１ソース電極櫛歯部７１１と第２ソース電極櫛歯部７２１との間において第１ソース電極櫛歯部７１１側から順に複数の第１ゲート電極櫛歯部８１１のうちの１つの第１ゲート電極櫛歯部８１１及び複数の第２ゲート電極櫛歯部８２１のうちの１つの第２ゲート電極櫛歯部８２１が並んでいる。以下では、双方向スイッチ１の平面視において、第１ソース電極櫛歯部７１１と第１ゲート電極櫛歯部８１１と第２ゲート電極櫛歯部８２１との並んでいる方向を規定方向ともいう。
規定方向において隣り合う第１ゲート電極櫛歯部８１１と第２ゲート電極櫛歯部８２１とは、互いに離れている。規定方向において隣り合う第１ゲート電極櫛歯部８１１と第２ゲート電極櫛歯部８２１との距離は、規定方向において隣り合う第１ｐ型層６１と第２ｐ型層６２との距離よりも長い。規定方向において隣り合う第１ゲート電極櫛歯部８１１と第１ソース電極櫛歯部７１１とは、互いに離れている。規定方向において隣り合う第２ゲート電極櫛歯部８２１と第２ソース電極櫛歯部７２１とは、互いに離れている。
双方向スイッチ１は、第１ソース電極パッドＳ１と、第１ゲート電極パッドＧ１と、第２ソース電極パッドＳ２と、第２ゲート電極パッドＧ２と、を更に有する。
第１ソース電極パッドＳ１は、複数の第１ソース電極櫛歯部７１１に電気的に接続されている。第１ソース電極パッドＳ１は、規定方向に長い長尺状（直線状）である。第１ソース電極パッドＳ１は、その短手方向（幅方向）の一端において複数の第１ソース電極櫛歯部７１１とつながっている。したがって、双方向スイッチ１では、第１ソース電極パッドＳ１と複数の第１ソース電極櫛歯部７１１とを合わせた形状が櫛形状である。第１ソース電極パッドＳ１の短手方向は、双方向スイッチ１の平面視で規定方向に直交する方向である。第１ソース電極パッドＳ１は、長手方向の第１端１１１及び第２端１１２を有する。
第１ゲート電極パッドＧ１は、規定方向に直交する方向において、第１ソース電極パッドＳ１の第１端１１１に対向している。
第１ゲート電極パッドＧ１は、第１ゲート電極８１の複数の第１ゲート電極櫛歯部８１１に電気的に接続されている。ここにおいて、第１ゲート電極８１は、複数の第１ゲート電極櫛歯部８１１とつながっている第１ゲート電極櫛骨部８１２を有している。第１ゲート電極櫛骨部８１２は、規定方向に長い長尺状（直線状）である。したがって、双方向スイッチ１では、第１ゲート電極櫛骨部８１２と複数の第１ゲート電極櫛歯部８１１とを有する第１ゲート電極８１の形状が櫛形状である。第１ゲート電極櫛骨部８１２は、双方向スイッチ１の厚さ方向からの平面視で第１ソース電極パッドＳ１に隣接している。第１ゲート電極櫛骨部８１２は、双方向スイッチ１の厚さ方向において複数の第１ソース電極櫛歯部７１１とは異なるレイヤーに位置しており、複数の第１ソース電極櫛歯部７１１とは接触していない。要するに、双方向スイッチ１の厚さ方向において第１ゲート電極櫛骨部８１２と複数の第１ソース電極櫛歯部７１１との間には電気絶縁性を有する絶縁層（例えば、層間絶縁膜等）が介在している。
第１ゲート電極パッドＧ１は、第１ゲート電極パッドＧ１から第１ソース電極パッドＳ１に近づく向きに延びている配線部８１３と第１ゲート電極櫛骨部８１２とを介して複数の第１ゲート電極櫛歯部８１１に電気的に接続されている。第１ゲート電極パッドＧ１は、平面視で、例えば、正方形状であるが、これに限らず、長方形状であってもよい。規定方向における第１ゲート電極パッドＧ１の長さは、第１ソース電極パッドＳ１の長さよりも短い。
第２ソース電極パッドＳ２は、複数の第２ソース電極櫛歯部７２１に電気的に接続されている。第２ソース電極パッドＳ２は、規定方向に長い長尺状（直線状）である。第２ソース電極パッドＳ２は、その短手方向（幅方向）の一端において複数の第２ソース電極櫛歯部７２１とつながっている。したがって、双方向スイッチ１では、第２ソース電極パッドＳ２と複数の第２ソース電極櫛歯部７２１とを合わせた形状が櫛形状である。第２ソース電極パッドＳ２の短手方向は、双方向スイッチ１の平面視で規定方向に直交する方向である。第２ソース電極パッドＳ２は、長手方向の第１端１２１及び第２端１２２を有する。
第２ゲート電極パッドＧ２は、規定方向に直交する方向において、第２ソース電極パッドＳ２の第１端１２１に対向している。
第２ゲート電極パッドＧ２は、第２ゲート電極８２の複数の第２ゲート電極櫛歯部８２１に電気的に接続されている。ここにおいて、第２ゲート電極８２は、複数の第２ゲート電極櫛歯部８２１とつながっている第２ゲート電極櫛骨部８２２を有している。第２ゲート電極櫛骨部８２２は、規定方向に長い長尺状（直線状）である。したがって、双方向スイッチ１では、第２ゲート電極櫛骨部８２２と複数の第２ゲート電極櫛歯部８２１とを有する第２ゲート電極８２の形状が櫛形状である。第２ゲート電極櫛骨部８２２は、双方向スイッチ１の厚さ方向からの平面視で第２ソース電極パッドＳ２に隣接している。第２ゲート電極櫛骨部８２２は、双方向スイッチ１の厚さ方向において複数の第２ソース電極櫛歯部７２１とは異なるレイヤーに位置しており、複数の第２ソース電極櫛歯部７２１とは接触していない。要するに、双方向スイッチ１の厚さ方向において第２ゲート電極櫛骨部８２２と複数の第２ソース電極櫛歯部７２１との間には電気絶縁性を有する絶縁層（例えば、層間絶縁膜等）が介在している。
第２ゲート電極パッドＧ２は、第２ゲート電極パッドＧ２から第２ソース電極パッドＳ１に近づく向きに延びている配線部８２３と第２ゲート電極櫛骨部８２２とを介して複数の第２ゲート電極櫛歯部８２１に電気的に接続されている。第２ゲート電極パッドＧ２は、平面視で、例えば、正方形状であるが、これに限らず、長方形状であってもよい。規定方向における第２ゲート電極パッドＧ２の長さは、第２ソース電極パッドＳ２の長さよりも短い。
双方向スイッチ１は、パッシベーション膜９（図１参照）を更に備えている。パッシベーション膜９は、第２窒化物半導体層５の表面５１側において第１ソース電極７１、第１ゲート電極８１、第２ゲート電極８２及び第２ソース電極７２等を覆っている。また、パッシベーション膜９は、図１に示すように、第１ソース電極パッドＳ１、第１ゲート電極パッドＧ１、第２ゲート電極パッドＧ２及び第２ソース電極パッドＳ２を一対一に露出させる複数（ここでは、４つ）の開口部９１～９４を有する。
双方向スイッチ１の厚さ方向からの平面視における双方向スイッチ１の外周形状は、基板２の外周形状と略同じである。双方向スイッチ１の外周形状は、例えば、正方形状であるが、これに限らず、例えば、長方形状であってもよい。
双方向スイッチ１は、図２に示すように、平面視で互いに平行な第１辺１１及び第２辺１２と、平面視で互いに平行な第３辺１３及び第４辺１４と、を有する。第１辺１１及び第２辺１２と第３辺１３及び第４辺１４とのなす角度は、９０度である。双方向スイッチ１では、その平面視におけるパッシベーション膜９の外周線又は積層体１０の外周線又は基板２の外周線が、第１辺１１～第４辺１４を含む。
第１ソース電極パッドＳ１は、第１辺１１に沿って配置されている。第２ソース電極パッドＳ２は、第２辺１２に沿って配置されている。第１ゲート電極パッドＧ１と第２ゲート電極パッドＧ２とは、第３辺１３に沿って配置されている。第３辺１３に沿った方向において、第１ソース電極パッドＳ１（の第１端１１１）、第１ゲート電極パッドＧ１、第２ゲート電極パッドＧ２及び第２ソース電極パッドＳ２（の第１端１２１）が、この順に並んでいる。双方向スイッチ１では、平面視における四隅に、第１ソース電極パッドＳ１の第１端１１１、第１ソース電極パッドＳ１の第２端１１２、第２ソース電極パッドＳ２の第１端１２１、及び第２ソース電極パッドＳ２の第２端１２２が、１つずつ位置している。
（２．１．２）双方向スイッチの動作
以下では、説明の便宜上、第１ゲート電極８１と第１ソース電極７１との間に第１閾値（例えば、１．３Ｖ）電圧以上の電圧が印加されていない状態を、第１ゲート電極８１がオフ状態ともいう。また、第１ゲート電極８１と第１ソース電極７１との間に第１ゲート電極８１を高電位側として第１閾値電圧以上の電圧が印加されている状態を、第１ゲート電極８１がオン状態ともいう。また、第２ゲート電極８２と第２ソース電極７２との間に第２閾値電圧（例えば、１．３Ｖ）以上の電圧が印加されていない状態を、第２ゲート電極８２がオフ状態ともいう。また、第２ゲート電極８２と第２ソース電極７２との間に第２ゲート電極８２を高電位側として第２閾値電圧以上の電圧が印加されている状態を、第２ゲート電極がオン状態ともいう。
双方向スイッチ１は、上述の第１ｐ型層６１及び第２ｐ型層６２を備えることにより、ノーマリオフ型のトランジスタを実現している。ここにおいて、トランジスタは、横型トランジスタである。第１ｐ型層６１は、第１ゲート電極８１がオフ状態のときに、第１ｐ型層６１直下において第２窒化物半導体層５と第１窒化物半導体層４とに空乏層を形成する。第２ｐ型層６２は、第２ゲート電極８２がオフ状態のときに、第２ｐ型層６２直下において第２窒化物半導体層５と第１窒化物半導体層４とに空乏層を形成する。双方向スイッチ１では、第１ゲート電極８１がオン状態のときには、第１ゲート電極櫛歯部８１１と第１ソース電極櫛歯部７１１との間を２次元電子ガス層でつなげることができる。言い換えれば、双方向スイッチ１では、第１ゲート電極８１がオン状態のときには、第１ゲート電極櫛歯部８１１と第１ソース電極櫛歯部７１１との間で２次元電子ガス層が空乏層により遮られなくなる。また、双方向スイッチ１では、第２ゲート電極８２がオン状態のときには、第２ゲート電極櫛歯部８２１と第２ソース電極櫛歯部７２１との間を２次元電子ガス層でつなげることができる。言い換えれば、双方向スイッチ１では、第２ゲート電極８２がオン状態のときには、第２ゲート電極櫛歯部８２１と第２ソース電極櫛歯部７２１との間で２次元電子ガス層が空乏層により遮られなくなる。
双方向スイッチ１では、第１ゲート電極８１がオフ状態で、かつ第２ゲート電極８２がオフ状態である場合（第１動作モードの場合）、第１ソース電極７１と第２ソース電極７２との間において、いずれの方向にも電流を流すことができない。より詳細には、第１動作モードの場合、第１ソース電極７１が第２ソース電極７２よりも高電位のときに第１ソース電極７１から第２ソース電極７２へ流れる電流が遮断され、かつ、第２ソース電極７２が第１ソース電極７１よりも高電位のときに第２ソース電極７２から第１ソース電極７１へ流れる電流が遮断される。
双方向スイッチ１では、第１ゲート電極８１がオン状態で、かつ第２ゲート電極８２がオン状態である場合（第２動作モードの場合）、第１ソース電極７１と第２ソース電極７２との間において、双方向に電流を流すことができる。より詳細には、第２動作モードの場合、第１ソース電極７１が第２ソース電極７２よりも高電位のときに第１ソース電極７１から第２ソース電極７２へ電流が流れ、かつ、第２ソース電極７２が第１ソース電極７１よりも高電位のときに第２ソース電極７２から第１ソース電極７１へ電流が流れる。
双方向スイッチ１では、第１ゲート電極８１がオン状態で、かつ第２ゲート電極８２がオフ状態である場合（第３動作モードの場合）、ダイオードとして機能する。より詳細には、第３動作モードの場合、第１ソース電極７１が第２ソース電極７２よりも高電位のときには第１ソース電極７１から第２ソース電極７２へ流れる電流が遮断され、かつ、第２ソース電極７２が第１ソース電極７１よりも第２閾値電圧以上、高電位のときには第２ソース電極７２から第１ソース電極７１へ電流が流れる。
双方向スイッチ１では、第１ゲート電極８１がオフ状態で、かつ第２ゲート電極８２がオン状態である場合（第４動作モードの場合）、ダイオードとして機能する。より詳細には、第４動作モードの場合、第２ソース電極７２が第１ソース電極７１よりも高電位のときには第２ソース電極７２から第１ソース電極７１へ流れる電流が遮断され、かつ、第１ソース電極７１が第２ソース電極７２よりも第１閾値電圧以上、高電位のときには第１ソース電極７１から第２ソース電極７２へ電流が流れる。
双方向スイッチ１では、第１閾値電圧と第２閾値電圧とが同じ値であるが、互いに異なる値であってもよい。第１閾値電圧は、第１ゲート電極８１の第１ゲート電極櫛歯部８１１の下側において２次元電子ガス層を遮るように広がっている空乏層が縮小し２次元電子ガス層に電流を流すことができるようになる閾値電圧である。第２閾値電圧は、第２ゲート電極８２の第２ゲート電極櫛歯部８２１の下側において２次元電子ガス層を遮るように広がっている空乏層が縮小し２次元電子ガス層に電流を流すことができるようになる閾値電圧である。
（２．２）実装基板
実装基板２００は、図１に示すように、絶縁性基板２０１と、第１ソース配線部ＳＳ１と、第１ゲート配線部ＧＧ１と、第２ゲート配線部ＧＧ２と、第２ソース配線部ＳＳ２と、を有する。
絶縁性基板２０１は、例えば、窒化アルミニウム基板、アルミナ基板、窒化ケイ素基板のようなセラミック基板であるが、これに限らない。絶縁性基板２０１の厚さ方向から見た絶縁性基板２０１の外周形状は、例えば、長方形状であるが、これに限らない。
第１ソース配線部ＳＳ１、第１ゲート配線部ＧＧ１、第２ゲート配線部ＧＧ２及び第２ソース配線部ＳＳ２は、絶縁性基板２０１上に配置されており、複数の双方向スイッチ１の並んでいる方向に沿って延びている。第１ソース配線部ＳＳ１、第１ゲート配線部ＧＧ１、第２ゲート配線部ＧＧ２及び第２ソース配線部ＳＳ２の各々は、長尺状（直線状）である。第１ソース配線部ＳＳ１、第１ゲート配線部ＧＧ１、第２ゲート配線部ＧＧ２及び第２ソース配線部ＳＳ２の各々は、その長手方向を複数の双方向スイッチ１の並ぶ方向と揃えるように配置されている。第１ソース配線部ＳＳ１及び第２ソース配線部ＳＳ２の各々の線幅は、第１ゲート配線部ＧＧ１及び第２ゲート配線部ＧＧ２の各々の線幅よりも広いことが好ましい。
実装基板２００では、その平面視において、第１ソース配線部ＳＳ１、第１ゲート配線部ＧＧ１、第２ゲート配線部ＧＧ２及び第２ソース配線部ＳＳ２が、この順に並んでいる。ここにおいて、複数の双方向スイッチ１は、第１ゲート配線部ＧＧ１と第２ゲート配線部ＧＧ２との間において第１ゲート配線部ＧＧ１及び第２ゲート配線部ＧＧ２から離れて位置している。
また、実装基板２００は、複数（例えば、３つ）の第１ゲート配線延長部ＧＧ１１と、複数（例えば、３つ）の第２ゲート配線延長部ＧＧ２１と、を更に有する。
複数の第１ゲート配線延長部ＧＧ１１は、第１ゲート配線部ＧＧ１から第２ゲート配線部ＧＧ２に近づく向きに延びている。複数の第１ゲート配線延長部ＧＧ１１の各々の長さは、第１ゲート配線部ＧＧ１と第２ゲート配線部ＧＧ２との距離の２分の１の長さよりも短い。
複数の第２ゲート配線延長部ＧＧ２１は、第２ゲート配線部ＧＧ２から第１ゲート配線部ＧＧ１に近づく向きに延びている。複数の第２ゲート配線延長部ＧＧ２１の各々の長さは、第１ゲート配線部ＧＧ１と第２ゲート配線部ＧＧ２との距離の２分の１の長さよりも短い。
複数の第１ゲート配線延長部ＧＧ１１は、複数の双方向スイッチ１に一対一に対応し対応する双方向スイッチ１（の第３辺１３）に隣接している。ここにおいて、一対一に対応する第１ゲート配線延長部ＧＧ１１と双方向スイッチ１とでは、第１ゲート配線延長部ＧＧ１１が接続部（第１ゲートワイヤＷＧ１）を介して双方向スイッチ１の第１ゲート電極パッドＧ１と電気的に接続される。
複数の第２ゲート配線延長部ＧＧ２１は、複数の双方向スイッチ１に一対一に対応し対応する双方向スイッチ１（の第３辺１３）に隣接している。ここにおいて、一対一に対応する第２ゲート配線延長部ＧＧ２１と双方向スイッチ１とでは、第２ゲート配線延長部ＧＧ２１が接続部（第２ゲートワイヤＷＧ２）を介して双方向スイッチ１の第２ゲート電極パッドＧ２と電気的に接続される。
実装基板２００では、複数の第１ゲート配線延長部ＧＧ１１と複数の第２ゲート配線延長部ＧＧ２１とが一対一に対応し、対応する第１ゲート配線延長部ＧＧ１１と第２ゲート配線延長部ＧＧ２１との先端同士が対向している。
実装基板２００では、平面視において長手方向に沿った中心線を基準として、第１ゲート配線部ＧＧ１と第２ゲート配線部ＧＧ２とが線対称になるように配置され、第１ソース配線部ＳＳ１と第２ソース配線部ＳＳ２とが線対称になるように配置されている。また、実装基板２００では、平面視において上記中心線を基準として、複数の第１ゲート配線延長部ＧＧ１１と複数の第２ゲート配線延長部ＧＧ２１とが線対称になるように配置されている。
（２．３）双方向スイッチモジュールの他の構成要素
双方向スイッチモジュール１００は、第１ソースワイヤＷＳ１と、第１ゲートワイヤＷＧ１と、第２ゲートワイヤＷＧ２と、第２ソースワイヤＷＳ２と、を更に備える。
第１ソースワイヤＷＳ１、第１ゲートワイヤＷＧ１、第２ゲートワイヤＷＧ２及び第２ソースワイヤＷＳ２の各々は、ボンディングワイヤである。
第１ソースワイヤＷＳ１は、双方向スイッチ１の第１ソース電極７１と実装基板２００の第１ソース配線部ＳＳ１とを電気的に接続している。より詳細には、第１ソースワイヤＷＳ１は、第１ソース電極７１に接続された第１ソース電極パッドＳ１と第１ソース配線部ＳＳ１とを電気的に接続している。双方向スイッチモジュール１００は、双方向スイッチ１毎に、双方向スイッチ１の第１ソース電極パッドＳ１と第１ソース配線部ＳＳ１とを接続する第１ソースワイヤＷＳ１を複数（図示例では、１１本）備えている。複数の第１ソースワイヤＷＳ１の長さは、略同じである。
第１ゲートワイヤＷＧ１は、双方向スイッチ１の第１ゲート電極８１と第１ゲート配線部ＧＧ１とを電気的に接続している。より詳細には、第１ゲートワイヤＷＧ１は、第１ゲート電極８１に接続された第１ゲート電極パッドＧ１と第１ゲート配線部ＧＧ１から延びた第１ゲート配線延長部ＧＧ１１とを電気的に接続している。双方向スイッチモジュール１００は、双方向スイッチ１毎に、双方向スイッチ１の第１ゲート電極パッドＧ１と第１ゲート配線延長部ＧＧ１１とを接続する第１ゲートワイヤＷＧ１を１つ備えている。第１ゲートワイヤＷＧ１の長さは、第１ソースワイヤＷＳ１の長さよりも短い。
第２ゲートワイヤＷＧ２は、双方向スイッチ１の第２ゲート電極８２と第２ゲート配線部ＧＧ２とを電気的に接続している。より詳細には、第２ゲートワイヤＷＧ２は、第２ゲート電極８２に接続された第２ゲート電極パッドＧ２と第２ゲート配線部ＧＧ２から延びた第２ゲート配線延長部ＧＧ２１とを電気的に接続している。双方向スイッチモジュール１００は、双方向スイッチ１毎に、双方向スイッチ１の第２ゲート電極パッドＧ２と第２ゲート配線延長部ＧＧ２１とを接続する第２ゲートワイヤＷＧ２を１つ備えている。第２ゲートワイヤＷＧ２の長さは、第１ゲートワイヤＷＧ１の長さと略同じである。
第２ソースワイヤＷＳ２は、双方向スイッチ１の第２ソース電極７２と実装基板２００の第２ソース配線部ＳＳ２とを電気的に接続している。より詳細には、第２ソースワイヤＷＳ２は、第２ソース電極７２に接続された第２ソース電極パッドＳ２と第２ソース配線部ＳＳ２とを電気的に接続している。双方向スイッチモジュール１００は、双方向スイッチ１毎に、双方向スイッチ１の第２ソース電極パッドＳ２と第２ソース配線部ＳＳ２とを接続する第２ソースワイヤＷＳ２を複数（図示例では、１１本）備えている。複数の第２ソースワイヤＷＳ２の長さは、略同じである。第２ソースワイヤＷＳ２の長さは、第１ソースワイヤＷＳ１の長さと略同じである。
双方向スイッチモジュール１００は、実装基板２００上の複数の双方向スイッチ１を封止する樹脂層を更に備えていてもよい。ここにおいて、樹脂層は、電気絶縁性を有する。樹脂層は、例えば、黒色顔料を含むエポキシ樹脂等によって形成されており、遮光性を有する。また、実装基板２００は、複数の双方向スイッチ１を収納するパッケージの一部であってもよい。
（３）利点
実施形態１に係る双方向スイッチモジュール１００は、複数の双方向スイッチ１と、実装基板２００と、を備える。複数の双方向スイッチ１の各々は、第１ソース電極７１、第１ゲート電極８１、第２ゲート電極８２及び第２ソース電極７２を有する。実装基板２００には、複数の双方向スイッチ１が実装されている。双方向スイッチモジュール１００では、複数の双方向スイッチ１が並列接続されている。
この構成によれば、実施形態１に係る双方向スイッチモジュール１００は、並列接続された複数の双方向スイッチ１を備えることにより、より大きな電流を流せるので、大電流化を図ることが可能となる。
また、実施形態１に係る双方向スイッチモジュール１００では、複数の双方向スイッチ１がベアチップのままで１つの実装基板２００に実装されているので、小型化を図りつつ大電流化を図ることが可能となる。
また、実施形態１に係る双方向スイッチモジュール１００では、第１ゲートワイヤＷＧ１の長さと第２ゲートワイヤＷＧ２の長さとを略同じにすることができるので、双方向スイッチ１の第１ゲート電極パッドＧ１に入力される第１ゲート信号と第２ゲート電極パッドＧ２に入力される第２ゲート信号との一方が他方に対して遅延するのを抑制でき、スイッチング速度の高速化を図ることが可能となる。
また、実施形態１に係る双方向スイッチモジュール１００では、実装基板２００の平面視において、第１ソース配線部ＳＳ１、第１ゲート配線部ＧＧ１、第２ゲート配線部ＧＧ２及び第２ソース配線部ＳＳ２が、この順に並んでおり、複数の双方向スイッチ１が、第１ゲート配線部ＧＧ１と第２ゲート配線部ＧＧ２との間に位置している。これにより、実施形態１に係る双方向スイッチモジュール１００では、第１ゲートワイヤＷＧ１及び第２ゲートワイヤＷＧ２の長さを短くしやすく、第１ゲートワイヤＷＧ１及び第２ゲートワイヤＷＧ２の寄生インダクタンスを低減できる。
また、実施形態１に係る双方向スイッチモジュール１００では、実装基板２００が、複数の第１ゲート配線延長部ＧＧ１１と、複数の第２ゲート配線延長部ＧＧ２１と、を更に有している。これにより、実施形態１に係る双方向スイッチモジュール１００では、第１ゲートワイヤＷＧ１及び第２ゲートワイヤＷＧ２の長さを、より短くしやすく、第１ゲートワイヤＷＧ１及び第２ゲートワイヤＷＧ２の寄生インダクタンスを、より低減できる。
（実施形態１の変形例１）
以下、変形例１に係る双方向スイッチモジュール１００Ａについて図４に基づいて説明する。
変形例１に係る双方向スイッチモジュール１００Ａは、実施形態１に係る双方向スイッチモジュール１００の実装基板２００の代わりに、実装基板２００Ａを備える点で、実施形態１に係る双方向スイッチモジュール１００と相違する。なお、変形例１に係る双方向スイッチモジュール１００Ａに関し、実施形態１に係る双方向スイッチモジュール１００と同様の構成要素には同一の符号を付して説明を適宜省略する。
実装基板２００Ａは、導体部２０３を有する。導体部２０３には、複数の双方向スイッチ１の基板２が電気的に接続される。導体部２０３は、複数のダイパッド部２０４を含む。複数のダイパッド部２０４は、複数の双方向スイッチ１に一対一に対応し対応する双方向スイッチ１が搭載されることで、対応する双方向スイッチ１と電気的かつ機械的に接続される。なお、基板２とダイパッド部２０４とを接合している接合部は、例えば、金属粒子を含む導電性を有する樹脂ペースト、特に銀粒子を分散させて得られる銀ペーストを用いて形成されており、より好適には焼結銀により形成されているが、これに限らず、はんだにより形成されていてもよい。焼結銀は、銀粒子同士が焼結により結合された焼結体である。焼結銀は、多孔質銀である。また、基板２とダイパッド部２０４とは、共晶接合、表面活性化接合等によって接合されていてもよい。
導体部２０３は、絶縁性基板２０１上において、第１ゲート配線部ＧＧ１と第２ゲート配線部ＧＧ２との間に位置し、第１ゲート配線部ＧＧ１及び第２ゲート配線部ＧＧ２から離れている。導体部２０３は、第１ゲート配線部ＧＧ１及び第２ゲート配線部ＧＧ２と電気的に絶縁されている。第１ゲート配線部ＧＧ１と第２ゲート配線部ＧＧ２との並ぶ方向における導体部２０３の幅に関して、第１ゲート配線延長部ＧＧ１１と第２ゲート配線延長部ＧＧ２１との間に位置する配線部分の幅は、ダイパッド部２０４の幅よりも狭い。配線部分は、第１ゲート配線延長部ＧＧ１１及び第２ゲート配線延長部ＧＧ２１から離れており、第１ゲート配線延長部ＧＧ１１及び第２ゲート配線延長部ＧＧ２１と電気的に絶縁されている。
変形例１に係る双方向スイッチモジュール１００Ａでは、例えば、複数の双方向スイッチ１の各々の基板２を、導体部２０３を介して定電位点に接続することが可能となる。これにより、変形例１に係る双方向スイッチモジュール１００Ａでは、例えば、実施形態１に係る双方向スイッチモジュール１００において、基板２の電位をフローティング電位とした場合と比べて、電流コラプスを抑制することが可能となる。定電位点は、電位が完全に一定になる電位点に限らず、双方向スイッチモジュール１００Ａのオン期間において略定電位とみなせる電位点でもよい。双方向スイッチモジュール１００Ａのオン期間は、双方向スイッチ１のオン期間と略同じである。定電位点は、例えば、ダイオードブリッジを含む整流平滑回路におけるダイオードブリッジの一対の出力端のうち低電位側の出力端であってもよい。定電位点の電位はグランドを基準として正の電位でも負の電位でもよいが、負の電位の場合、負の電位の絶対値が所定値（例えば、１５０Ｖ）以下であれば、電流コラプスを抑制することが可能となる。なお、所定値については、双方向スイッチ１の基板２の厚さ、積層体１０（図３参照）の厚さ、積層体１０の結晶構造、積層体１０の結晶性等の違いによって変わることもある。
変形例１に係る双方向スイッチモジュール１００Ａでは、実施形態１に係る双方向スイッチモジュール１００と同様、複数の双方向スイッチ１が並列接続されているので、大電流化を図ることが可能となる。
（実施形態１の変形例２）
以下、変形例２に係る双方向スイッチモジュール１００Ｂについて図５に基づいて説明する。
変形例２に係る双方向スイッチモジュール１００Ｂは、図５に示すように、実施形態１に係る双方向スイッチモジュール１００の実装基板２００の代わりに、実装基板２００Ｂを備える点で、実施形態１に係る双方向スイッチモジュール１００と相違する。なお、変形例２に係る双方向スイッチモジュール１００Ｂに関し、実施形態１に係る双方向スイッチモジュール１００と同様の構成要素には同一の符号を付して説明を適宜省略する。
実装基板２００Ｂでは、平面視において、第１ゲート配線部ＧＧ１、第１ソース配線部ＳＳ１、第２ソース配線部ＳＳ２及び第２ゲート配線部ＧＧ２が、この順に並んでいる。
また、変形例２に係る双方向スイッチモジュール１００Ｂでは、実施形態１に係る双方向スイッチモジュール１００における３つの双方向スイッチ１のうち２つの双方向スイッチ１の代わりに、２つの双方向スイッチ１Ａを備えている。２つの双方向スイッチ１Ａの各々は、双方向スイッチ１とは、平面視において第１ソース電極パッドＳ１、第１ゲート電極パッドＧ１、第２ゲート電極パッドＧ２及び第２ソース電極パッドＳ２の並ぶ方向が逆となっている点で相違する。２つの双方向スイッチ１Ａの各々は、双方向スイッチ１とは、図２に示した第１ソース電極７１、第１ゲート電極８１、第２ゲート電極８２及び第２ソース電極７２の並ぶ方向も逆になっている。
複数の双方向スイッチ１Ａ，１，１Ａは、実装基板２００Ｂの複数のダイパッド部２０５のうち対応するダイパッド部２０５に搭載されている。複数のダイパッド部２０５及び複数の双方向スイッチ１Ａ，１，１Ａは、第１ソース配線部ＳＳ１と第２ソース配線部ＳＳ２との間において第１ソース配線部ＳＳ１及び第２ソース配線部ＳＳ２から離れて位置している。
また、変形例２に係る双方向スイッチモジュール１００Ｂでは、実装基板２００Ｂは、複数（例えば、２つ）の第１ソース配線延長部ＳＳ１１と、複数（例えば、２つ）の第２ソース配線延長部ＳＳ２１と、を更に有する。
複数の第１ソース配線延長部ＳＳ１１は、第１ソース配線部ＳＳ１から第２ソース配線部ＳＳ２に近づく向きに延びている。
複数の第２ソース配線延長部ＳＳ２１は、第２ソース配線部ＳＳ２から第１ソース配線部ＳＳ１に近づく向きに延びている。
実装基板２００Ｂでは、複数の第１ソース配線延長部ＳＳ１１と複数の第２ソース配線延長部ＳＳ２１とが１つずつ交互に並んでいる。
変形例２に係る双方向スイッチモジュール１００Ｂでは、複数の第１ソース配線延長部ＳＳ１１と複数の第２ソース配線延長部ＳＳ２１とのうち隣り合う第１ソース配線延長部ＳＳ１１と第２ソース配線延長部ＳＳ２１との間に、複数の双方向スイッチ１Ａ，１，１Ａのうち１つの双方向スイッチが位置している。図５の例では、左側から、第２ソース配線延長部ＳＳ２１、双方向スイッチ１Ａ、第１ソース配線延長部ＳＳ１１、双方向スイッチ１、第２ソース配線延長部ＳＳ２１、双方向スイッチ１Ａ及び第１ソース配線延長部ＳＳ１１の順に並んでいる。
複数の双方向スイッチ１Ａ、１，１Ａは、第１ソース配線部ＳＳ１と第２ソース配線部ＳＳ２との並んでいる方向において第１ソース配線部ＳＳ１及び第２ソース配線部ＳＳ２から離れている。また、複数の双方向スイッチ１Ａ、１，１Ａの各々は、複数の双方向スイッチ１Ａ，１，１Ａの並んでいる方向において、その隣の第１ソース配線延長部ＳＳ１１及び第２ソース配線延長部ＳＳ２１から離れている。
変形例２に係る双方向スイッチモジュール１００Ｂでは、複数の双方向スイッチ１Ａ，１，１Ａの各々の第１ゲート電極パッドＧ１と実装基板２００Ｂの第１ゲート配線部ＧＧ１とが第１ゲートワイヤＷＧ１によって電気的に接続されている。
また、変形例２に係る双方向スイッチモジュール１００Ｂでは、複数の双方向スイッチ１Ａ，１，１Ａの各々の第２ゲート電極パッドＧ２と実装基板２００Ｂの第２ゲート配線部ＧＧ２とが第２ゲートワイヤＷＧ２によって電気的に接続されている。
また、変形例２に係る双方向スイッチモジュール１００Ｂでは、複数の双方向スイッチ１Ａ，１，１Ａの各々の第１ソース電極パッドＳ１と実装基板２００Ｂの第１ソース配線延長部ＳＳ１１とが複数の第１ソースワイヤＷＳ１によって電気的に接続されている。
また、変形例２に係る双方向スイッチモジュール１００Ｂでは、複数の双方向スイッチ１Ａ，１，１Ａの各々の第２ソース電極パッドＳ２と実装基板２００Ｂの第２ソース配線延長部ＳＳ２１とが複数の第２ソースワイヤＷＳ２によって電気的に接続されている。
変形例２に係る双方向スイッチモジュール１００Ｂでは、複数の双方向スイッチ１Ａ，１，１Ａが並列接続されているので、実施形態１に係る双方向スイッチモジュール１００と同様、大電流化を図ることが可能となる。
（実施形態１の変形例３）
以下、変形例３に係る双方向スイッチモジュール１００Ｃについて図６に基づいて説明する。
変形例３に係る双方向スイッチモジュール１００Ｃは、実施形態１の変形例２に係る双方向スイッチモジュール１００Ｂにおける実装基板２００Ｂの代わりに、実装基板２００Ｃを備える点で、双方向スイッチモジュール１００Ｂと相違する。なお、変形例３に係る双方向スイッチモジュール１００Ｃに関し、実施形態１の変形例２に係る双方向スイッチモジュール１００Ｂと同様の構成要素には同一の符号を付して説明を適宜省略する。
実装基板２００Ｃでは、平面視において、第２ゲート配線部ＧＧ２と第１ゲート配線部ＧＧ１とが並んでおり、第１ソース配線部ＳＳ１と第２ソース配線部ＳＳ２とが並んでいる。第２ゲート配線部ＧＧ２と第１ゲート配線部ＧＧ１との距離は、所定の絶縁距離を確保できるように設定されており、第１ゲート配線部ＧＧ１と第１ソース配線部ＳＳ１との距離よりも長い。ここにおいて、実装基板２００Ｃでは、第２ゲート配線部ＧＧ２、第１ゲート配線部ＧＧ１、第１ソース配線部ＳＳ１及び第２ソース配線部ＳＳ２の順に並んでいるが、この順に限らない。例えば、第１ゲート配線部ＧＧ１、第１ゲート配線部ＧＧ２、第１ソース配線部ＳＳ１及び第２ソース配線部ＳＳ２の順に並んでいてもよいし、第２ゲート配線部ＧＧ２、第１ゲート配線部ＧＧ１、第２ソース配線部ＳＳ２及び第１ソース配線部ＳＳ１の順に並んでいてもよい。
複数の双方向スイッチ１Ａ，１，１Ａは、実装基板２００Ｃの複数のダイパッド部２０６のうち対応するダイパッド部２０６に搭載されている。複数のダイパッド部２０６及び複数の双方向スイッチ１Ａ，１，１Ａは、第１ソース配線部ＳＳ１と第２ソース配線部ＳＳ２との間において第１ソース配線部ＳＳ１及び第２ソース配線部ＳＳ２から離れて位置している。
変形例３に係る双方向スイッチモジュール１００Ｃでは、実施形態１の変形例２に係る双方向スイッチモジュール１００Ｂと同様、複数の双方向スイッチ１Ａ，１，１Ａが並列接続されているので、大電流化を図ることが可能となる。
（実施形態２）
以下、実施形態２に係る双方向スイッチモジュール１００Ｄについて、図７及び８に基づいて説明する。
実施形態２に係る双方向スイッチモジュール１００Ｄは、実施形態１に係る双方向スイッチモジュール１００における複数の双方向スイッチ１の代わりに複数の双方向スイッチ１Ｂを備える点で、双方向スイッチモジュール１００と相違する。また、実施形態２に係る双方向スイッチモジュール１００Ｄは、実施形態１に係る双方向スイッチモジュール１００における実装基板２００の代わりに実装基板２００Ｄを備える点で、双方向スイッチモジュール１００と相違する。なお、実施形態２に係る双方向スイッチモジュール１００Ｄに関し、実施形態１に係る双方向スイッチモジュール１００と同様の構成要素には同一の符号を付して説明を適宜省略する。
実装基板２００Ｄは、図１に示した実装基板２００における第１ゲート配線延長部ＧＧ１１及び第２ゲート配線延長部ＧＧ２１を備えていない。
双方向スイッチ１Ｂは、双方向スイッチ１とは第１ゲート電極パッドＧ１、第２ゲート電極パッドＧ２、第１ソース電極パッドＳ１及び第２ソース電極パッドＳ２のレイアウトの点で相違する。
双方向スイッチ１Ｂでは、図８に示すように、第１ソース電極パッドＳ１及び第１ゲート電極パッドＧ１は、第１辺１１に沿って配置されている。第１ソース電極パッドＳ１と第１ゲート電極パッドＧ１とは一直線上に並んでいる。第１辺１１に沿った方向において、第１ソース電極パッドＳ１の長さが、第１ゲート電極パッドＧ１の長さよりも長い。
第２ソース電極パッドＳ２及び第２ゲート電極パッドＧ２は、第２辺１２に沿って配置されている。第２ソース電極パッドＳ２と第２ゲート電極パッドＧ２とは一直線上に並んでいる。第２辺１２に沿った方向において、第２ソース電極パッドＳ２の長さが、第２ゲート電極パッドＧ２の長さよりも長い。
実施形態２に係る双方向スイッチモジュール１００Ｄでは、複数の双方向スイッチ１Ｂは、実装基板２００Ｄの複数のダイパッド部２０７のうち対応するダイパッド部２０７に搭載されている。双方向スイッチモジュール１００Ｄでは、複数の双方向スイッチ１Ｂの各々の第１ゲート電極パッドＧ１と実装基板２００Ｄの第１ゲート配線部ＧＧ１とが第１ゲートワイヤＷＧ１によって電気的に接続されている。
また、双方向スイッチモジュール１００Ｄでは、複数の双方向スイッチ１Ｂの各々の第２ゲート電極パッドＧ２と実装基板２００Ｄの第２ゲート配線部ＧＧ２とが第２ゲートワイヤＷＧ２によって電気的に接続されている。
また、双方向スイッチモジュール１００Ｄでは、複数の双方向スイッチ１Ｂの各々の第１ソース電極パッドＳ１と実装基板２００Ｄの第1ソース配線部ＳＳ１とが複数の第１ソースワイヤＷＳ１によって電気的に接続されている。
また、双方向スイッチモジュール１００Ｄでは、複数の双方向スイッチ１Ｂの各々の第２ソース電極パッドＳ２と実装基板２００Ｄの第２ソース配線部ＳＳ２とが複数の第２ソースワイヤＷＳ２によって電気的に接続されている。ここにおいて、実装基板２００Ｄでは、第１ソース配線部ＳＳ１、第１ゲート配線部ＧＧ１、第２ゲート配線部ＧＧ２及び第２ソース配線部ＳＳ２が、この順に並んでいるが、この順には限らない。例えば、第１ゲート配線部ＧＧ１、第１ソース配線部ＳＳ１、第２ソース配線部ＳＳ２及び第２ゲート配線部ＧＧ２が、この順に並んでいてもよい。
実施形態２に係る双方向スイッチモジュール１００Ｄでは、複数の双方向スイッチ１Ｂが並列接続されているので、実施形態１に係る双方向スイッチモジュール１００と同様、大電流化を図ることが可能となる。
（実施形態３）
以下、実施形態３に係る双方向スイッチモジュール１００Ｅについて、図９、１０Ａ及び１０Ｂに基づいて説明する。
実施形態３に係る双方向スイッチモジュール１００Ｅは、実施形態１の変形例２に係る双方向スイッチモジュール１００Ｂ（図５参照）における複数の双方向スイッチ１Ａ，１，１Ａの代わりに複数の双方向スイッチ１Ｄ，１Ｃ，１Ｄを備える点で、実施形態１の変形例２に係る双方向スイッチモジュール１００Ｂと相違する。なお、実施形態３に係る双方向スイッチモジュール１００Ｅに関し、実施形態１の変形例２に係る双方向スイッチモジュール１００Ｂと同様の構成要素には同一の符号を付して説明を適宜省略する。
双方向スイッチ１Ｃでは、図１０Ａに示すように、第１ソース電極パッドＳ１は、第１辺１１に沿って配置されている。第２ソース電極パッドＳ２は、第２辺１２に沿って配置されている。第１ゲート電極パッドＧ１は、第３辺１３に沿って配置されている。第２ゲート電極パッドＧ２は、第４辺１４に沿って配置されている。
双方向スイッチ１Ｃでは、第１ゲート電極パッドＧ１と第１ソース電極パッドＳ１との距離が、第１ゲート電極パッドＧ１と第２ソース電極パッドＳ２との距離よりも短い。第２ゲート電極パッドＧ２と第２ソース電極パッドＳ２との距離が、第２ゲート電極パッドＧ２と第１ソース電極パッドＳ１との距離よりも短い。
双方向スイッチ１Ｄでは、双方向スイッチ１Ｃとは第１辺１１及び第２辺１２を入れ替えた場合、図１０Ｂに示すように、第１ソース電極パッドＳ１は、第１辺１１に沿って配置されている。第２ソース電極パッドＳ２は、第２辺１２に沿って配置されている。第１ゲート電極パッドＧ１は、第３辺１３に沿って配置されている。第２ゲート電極パッドＧ２は、第４辺１４に沿って配置されている。
また、双方向スイッチ１Ｄでは、第１ゲート電極パッドＧ１と第１ソース電極パッドＳ１との距離が、第１ゲート電極パッドＧ１と第２ソース電極パッドＳ２との距離よりも短い。
また、双方向スイッチ１Ｄでは、第２ゲート電極パッドＧ２と第２ソース電極パッドＳ２との距離が、第２ゲート電極パッドＧ２と第１ソース電極パッドＳ１との距離よりも短い。
双方向スイッチ１Ｃと双方向スイッチ１Ｄとは、平面視において鏡像の関係にある。
双方向スイッチモジュール１００Ｅでは、３つの双方向スイッチ１Ｄ，１Ｃ，１Ｄが、図９の左側から双方向スイッチ１Ｄ、双方向スイッチ１Ｃ及び双方向スイッチ１Ｄの順に並んでいる。双方向スイッチモジュール１００Ｅでは、双方向スイッチ１Ｄ、双方向スイッチ１Ｃ及び双方向スイッチ１Ｄが、実装基板２００Ｂの複数（３つ）のダイパッド部２０５のうち対応するダイパッド部２０５に搭載されている。
双方向スイッチモジュール１００Ｅでは、複数の双方向スイッチ１Ｄ，１Ｃ，１Ｄが並列接続されているので、実施形態１の変形例２に係る双方向スイッチモジュール１００Ｂと同様、大電流化を図ることが可能となる。
また、双方向スイッチモジュール１００Ｅでは、双方向スイッチモジュール１００Ｂ（図５参照）における複数の双方向スイッチ１Ａ，１，１Ａの代わりに複数の双方向スイッチ１Ｄ，１Ｃ，１Ｄを備えることにより、第１ゲートワイヤＷＧ１の長さと第２ゲートワイヤＷＧ２の長さとを略同じにすることができる。これにより、双方向スイッチモジュール１００Ｅでは、第１ゲートワイヤＷＧ１の寄生インダクタンスと第２ゲートワイヤＷ２の寄生インダクタンスとの差を低減できる。
（実施形態４）
以下、実施形態４に係る双方向スイッチモジュール１００Ｆについて、図１１及び１２に基づいて説明する。
実施形態４に係る双方向スイッチモジュール１００Ｆは、実施形態３に係る双方向スイッチモジュール１００Ｅにおける複数の双方向スイッチ１Ｄ，１Ｃ，１Ｄの代わりに複数の双方向スイッチ１Ｅを備える点で、実施形態３に係る双方向スイッチモジュール１００Ｅと相違する。なお、実施形態４に係る双方向スイッチモジュール１００Ｆに関し、実施形態３に係る双方向スイッチモジュール１００Ｅと同様の構成要素には同一の符号を付して説明を適宜省略する。
双方向スイッチ１Ｅは、図１２に示すように、第１ソース電極パッドＳ１と、２つの第１ゲート電極パッドＧ１と、２つの第２ゲート電極パッドＧ２と、第２ソース電極パッドＳ２と、を備える。
第１ソース電極パッドＳ１は、複数の第１ソース電極櫛歯部７１１に電気的に接続されている。
２つの第１ゲート電極パッドＧ１は、複数の第１ゲート電極櫛歯部８１１に電気的に接続されている。
２つの第２ゲート電極パッドＧ２は、複数の第２ゲート電極櫛歯部８２１に電気的に接続されている。
第２ソース電極パッドＳ２は、複数の第２ソース電極櫛歯部７２１に電気的に接続されている。
双方向スイッチ１Ｅは、平面視で互いに平行な第１辺１１及び第２辺１２と、平面視で互いに平行な第３辺１３及び第４辺１４と、を有する。
第１ソース電極パッドＳ１は、第１辺１１に沿って配置されている。第２ソース電極パッドＳ２は、第２辺１２に沿って配置されている。
２つの第１ゲート電極パッドＧ１のうち１つの第１ゲート電極パッドＧ１と２つの第２ゲート電極パッドＧ２のうち１つの第２ゲート電極パッドＧ２とは、第３辺１３に沿って配置されている。第１ソース電極パッドＳ１（の第１端１１１）と第２ソース電極パッドＳ２（の第１端１２１）との間において、１つの第１ゲート電極パッドＧ１が第１ソース電極パッドＳ１側に位置し、１つの第２ゲート電極パッドＧ２が第２ソース電極パッドＳ２側に位置している。
２つの第１ゲート電極パッドＧ１のうち残りの１つの第１ゲート電極パッドＧ１と２つの第２ゲート電極パッドＧ２のうち残りの１つの第２ゲート電極パッドＧ２とは、第４辺１４に沿って配置されている。第１ソース電極パッドＳ１（の第２端１１２）と第２ソース電極パッドＳ２（の第２端１２２）との間において、残りの１つの第１ゲート電極パッドＧ１が第１ソース電極パッドＳ１側に位置し、残りの１つの第２ゲート電極パッドＧ２が第２ソース電極パッドＳ２側に位置している。
実施形態４に係る双方向スイッチモジュール１００Ｆでは、複数の双方向スイッチ１Ｅの各々の第１ソース電極パッドＳ１及び第２ソース電極パッドＳ２と、実装基板２００Ｂにおいて第１ソース電極パッドＳ１及び第２ソース電極パッドＳ２に対応する第１ソース配線延長部ＳＳ１１及び第２ソース配線延長部ＳＳ２１とが隣り合うように、複数の双方向スイッチ１Ｅの各々を配置してある。ここにおいて、複数の双方向スイッチ１Ｅは、実装基板２００Ｂの複数のダイパッド部２０５のうち対応するダイパッド部２０５に搭載されている。これにより、図１１の例では、左端の双方向スイッチ１Ｅ及び右端の双方向スイッチ１Ｅでは、第４辺１４が第１ゲート配線部ＧＧ１側、第３辺１３が第２ゲート配線部ＧＧ２側に位置している。また、図１１の例では、真ん中の双方向スイッチ１Ｅでは、第３辺１３が第１ゲート配線部ＧＧ１側、第４辺１４が第２ゲート配線部ＧＧ２側に位置している。
双方向スイッチモジュール１００Ｆでは、複数の双方向スイッチ１Ｅが並列接続されているので、実施形態３に係る双方向スイッチモジュール１００Ｅと同様、大電流化を図ることが可能となる。
また、双方向スイッチモジュール１００Ｆでは、複数の双方向スイッチ１Ｅの各々が２つの第１ゲート電極パッドＧ１及び２つの第２ゲート電極パッドＧ２を備えることにより、第１ゲートワイヤＷＧ１の長さと第２ゲートワイヤＷＧ２の長さとを略同じにすることができる。
また、双方向スイッチモジュール１００Ｆでは、複数の双方向スイッチ１Ｅとして同じ構造のチップを用いることができるので、低コスト化を図ることができる。
（実施形態５）
以下、実施形態５に係る双方向スイッチモジュール１００Ｇについて、図１３に基づいて説明する。
実施形態５に係る双方向スイッチモジュール１００Ｇは、実施形態１に係る双方向スイッチモジュール１００において一列に並んでいる３つの双方向スイッチ１のうち真ん中の双方向スイッチ１の代わりに双方向スイッチ１Ｇを備える点で、実施形態１に係る双方向スイッチモジュール１００と相違する。また、実施形態５に係る双方向スイッチモジュール１００Ｇは、実施形態１に係る双方向スイッチモジュール１００における実装基板２００の代わりに、実装基板２００Ｇを備える点で、実施形態１に係る双方向スイッチモジュール１００と相違する。なお、実施形態５に係る双方向スイッチモジュール１００Ｇに関し、実施形態１に係る双方向スイッチモジュール１００と同様の構成要素には同一の符号を付して説明を適宜省略する。
双方向スイッチ１Ｇは双方向スイッチ１と略同じ構成であり、双方向スイッチ１Ｇと双方向スイッチ１とは、平面視において鏡像の関係にある。
双方向スイッチ１では、第３辺と第４辺とのうち第３辺の近くで第３辺１３に沿って、第１ソース電極パッドＳ１、第１ゲート電極パッドＧ１、第２ゲート電極パッドＧ２及び第２ソース電極パッドＳ２が並んでいるのに対し、双方向スイッチ１Ｇでは、第４辺１４に沿って、第１ソース電極パッドＳ１、第１ゲート電極パッドＧ１、第２ゲート電極パッドＧ２及び第２ソース電極パッドＳ２が並んでいる。なお、双方向スイッチ１Ｇは、双方向スイッチ１の第１ソース電極パッドＳ１、第１ゲート電極パッドＧ１、第２ゲート電極パッドＧ２及び第２ソース電極パッドＳ２を、それぞれ、第２ソース電極パッドＳ２、第２ゲート電極パッドＧ２、第１ゲート電極パッドＧ１及び第１ソース電極パッドＳ１として利用することで、双方向スイッチ１と同じチップを使用することもできる。
また、双方向スイッチモジュール１００Ｇでは、３つの双方向スイッチ１，１Ｇ，１のうち左側の双方向スイッチ１の第１ゲート電極パッドＧ１と真ん中の双方向スイッチ１Ｇの第１ゲート電極パッドＧ１とが、同じ第１ゲート配線延長部ＧＧ１１に接続されている。また、双方向スイッチモジュール１００Ｇでは、３つの双方向スイッチ１，１Ｇ，１のうち左側の双方向スイッチ１の第２ゲート電極パッドＧ２と真ん中の双方向スイッチ１Ｇの第２ゲート電極パッドＧ２とが同じ第２ゲート配線延長部ＧＧ２１に接続されている。
また、双方向スイッチモジュール１００Ｇでは、３つの双方向スイッチ１，１Ｇ，１のうち真ん中の双方向スイッチ１Ｇと右側の双方向スイッチ１との間には、第１ゲート電極配線延長部ＧＧ１１及び第２ゲート配線延長部ＧＧ２１は配置されていない。よって、実施形態５に係る双方向スイッチモジュール１００Ｇは、実施形態１に係る双方向スイッチモジュール１００と比べて、実装密度を大きくすることが可能となる。
また、実施形態５に係る双方向スイッチモジュール１００Ｇでは、複数の双方向スイッチ１，１Ｇ，１が並列接続されているので、実施形態１に係る双方向スイッチモジュール１００と同様、大電流化を図ることが可能となる。
（変形例）
上記の実施形態は、本開示の様々な実施形態の一つに過ぎない。上記の実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。
例えば、実施形態１に係る双方向スイッチモジュール１００における双方向スイッチ１の数は、３つに限らず、２つでもよいし、４つ以上であってもよく、実施形態１の変形例１～３、実施形態２～５においても同様である。
また、実施形態１に係る双方向スイッチモジュール１００では、複数の双方向スイッチ１が一列に並んでいる場合に限らず、例えば、複数列（例えば、２列）に並んでいてもよいし、Ｌ字状に並んでいてもよく、複数の双方向スイッチ１の配置に応じて第１ソース配線部ＳＳ１、第１ゲート配線部ＧＧ１、第２ゲート配線部ＧＧ２及び第２ソース配線部ＳＳ２のパターンを適宜変更すればよい。この場合において、第１ソース配線部ＳＳ１、第１ゲート配線部ＧＧ１、第２ゲート配線部ＧＧ２及び第２ソース配線部ＳＳ２の各々は、１つである場合に限らず、複数であってもよい。実施形態１の変形例１～３、実施形態２～５についても同様に複数の双方向スイッチが複数列に並んでいてもよい。
また、実施形態１に係る双方向スイッチモジュール１００における複数の双方向スイッチ１の各々の代わりに、実施形態１の変形例２に係る双方向スイッチモジュール１００Ｂにおける双方向スイッチ１Ａ、又は、実施形態２に係る双方向スイッチモジュール１００Ｄにおける双方向スイッチ１Ｂを適用してもよい。
また、実施形態１の変形例１に係る双方向スイッチモジュール１００Ａにおける導体部２０３は、実施形態１の変形例２～３、実施形態２～４にも適用可能である。
また、双方向スイッチ１～１Ｇは、バッファ層３と第１窒化物半導体層４との間に、１層以上の窒化物半導体層を含んでいてもよい。また、バッファ層３は、単層構造に限らず、例えば、超格子構造を有していてもよい。
また、双方向スイッチ１～１Ｇは、第１ｐ型層６１及び第２ｐ型層６２を有しているが、これに限らず、第１ｐ型層６１及び第２ｐ型層６２を有していない構成であってもよい。
また、基板２は、シリコン基板に限らず、例えば、ＧａＮ基板、ＳｉＣ基板等であってもよい。
また、双方向スイッチ１は、横型トランジスタに限らず、縦型トランジスタであってもよい。
また、第１ゲート電極パッドＧ１及び第２ゲート電極パッドＧ２は、平面視で、正方形状に限らず、例えば、円形状、長方形状等であってもよい。
また、双方向スイッチ１～１Ｅ、１Ｇは、平面視で正方形状であるが、これに限らず、例えば、長方形状であってもよい。長方形状の場合、例えば、正方形状の場合と比べて、第３辺１３及び第４辺１４の長さを正方形状の一辺の長さよりも短くし、第１辺１１及び第２辺１２の長さを正方形状の一辺の長さよりも長くするのが好ましい。ここにおいて、第１ソース電極櫛歯部７１１、第１ゲート電極櫛歯部８１１、第２ゲート電極櫛歯部８２１及び第２ソース電極櫛歯部７２１の各々の長さを短くすることにより、低オン抵抗化を図れる。また、第１ソース電極櫛歯部７１１、第１ゲート電極櫛歯部８１１、第２ゲート電極櫛歯部８２１及び第２ソース電極櫛歯部７２１の各々の数を増やすことにより、大電流化を図れる。
また、実装基板２００～２００Ｄ、２００Ｇは、多層基板（例えば、多層セラミック基板等）であってもよい。また、実装基板２００～２００Ｄ、２００Ｇでは、第１ソース配線部ＳＳ１、第１ゲート配線部ＧＧ１、第２ゲート配線部ＧＧ２及び第２ソース配線部ＳＳ２の各々が単層構造であってもよいし、多層構造であってもよい。
また、双方向スイッチ１の第１ソース電極パッドＳ１、第１ゲート電極パッドＧ１、第２ゲート電極パッドＧ２及び第２ソース電極パッドＳ２と、実装基板２００の第１ソース配線部ＳＳ１、第１ゲート配線部ＧＧ１、第２ゲート配線部ＧＧ２及び第２ソース配線部ＳＳ２とは、第１ソースワイヤＷＳ１、第１ゲートワイヤＷＧ１、第２ゲートワイヤＷＧ２及び第２ソースワイヤＷＳ２により接続される場合に限らず、例えば、リボン状の導電部材で接続されてもよいし、フリップチップボンディング技術によって接続されてもよい。
双方向スイッチモジュール１００～１００Ｇは、例えば、マルチレベルインバータ、調光器、交流－交流電力変換を行うマトリクスコンバータ等の電気装置に適用できる。
（態様）
以上説明した実施形態等から本明細書には以下の態様が開示されている。
第１の態様に係る双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）は、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）と、実装基板（２００；２００Ａ；２００Ｃ；２００Ｄ；２００Ｇ）と、を備える。複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々は、第１ソース電極（７１）、第１ゲート電極（８１）、第２ゲート電極（８２）及び第２ソース電極（７２）を有する。実装基板（２００；２００Ａ；２００Ｃ；２００Ｄ；２００Ｇ）には、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）が実装されている。双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）では、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）が並列接続されている。
第１の態様に係る双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）では、大電流化を図ることが可能となる。
第２の態様に係る双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）では、第１の態様において、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々は、横型トランジスタである。
第２の態様に係る双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）では、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々が縦型トランジスタである場合と比べて、スイッチング速度の高速化を図ることが可能となる。
第３の態様に係る双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）では、第２の態様において、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々は、基板（２）と、第１窒化物半導体層（４）と、第２窒化物半導体層（５）と、を有する。第１窒化物半導体層（４）は、基板（２）上に形成されている。第２窒化物半導体層（５）は、第１窒化物半導体層（４）上に形成されている。第２窒化物半導体層（５）のバンドギャップは、第１窒化物半導体層（４）のバンドギャップよりも大きい。複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ）の各々では、第１ソース電極（７１）、第１ゲート電極（８１）、第２ゲート電極（８２）、及び第２ソース電極（７２）が第２窒化物半導体層（５）上に形成されている。
第３の態様に係る双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）では、低抵抗化を図ることが可能となる。
第４の態様に係る双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）では、第３の態様において、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々は、第１ｐ型層（６１）と、第２ｐ型層（６２）と、を更に有する。第１ｐ型層（６１）は、第１ゲート電極（８１）と第２窒化物半導体層（５）との間に介在している。第２ｐ型層（６２）は、第２ゲート電極（８２）と第２窒化物半導体層（５）との間に介在している。
第４の態様に係る双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）では、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々をノーマリオフ型のトランジスタとすることができる。
第５の態様に係る双方向スイッチモジュール（１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ）は、第４の態様に基づく。複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々では、基板（２）が導電性を有する。基板（２）は、第１ソース電極（７１）、第２ソース電極（７２）、第１ゲート電極（８１）及び第２ゲート電極（８２）の全てに対して電気的に絶縁されている。実装基板（２００；２００Ａ；２００Ｃ；２００Ｄ；２００Ｇ）は、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の基板（２）が電気的に接続される導体部（２０３）を有する。導体部（２０３）は、複数のダイパッド部（２０４）を含む。複数のダイパッド部（２０４）は、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）に一対一に対応し対応する双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）が搭載される。
第５の態様に係る双方向スイッチモジュール（１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）では、例えば、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々の基板（２）を、導体部（２０３）を介して定電位点に接続することが可能となり、電流コラプスを抑制することが可能となる。
第６の態様に係る双方向スイッチモジュール（１００；１００Ａ）は、第１～５の態様のいずれか一つに基づく。複数の双方向スイッチ（１；１Ａ）の各々では、第１ソース電極（７１）は、複数の第１ソース電極櫛歯部（７１１）を有する。第１ゲート電極（８１）は、複数の第１ゲート電極櫛歯部（８１１）を有する。第２ゲート電極（８２）は、複数の第２ゲート電極櫛歯部（８２１）を有する。第２ソース電極（７２）は、複数の第２ソース電極櫛歯部（７２１）を有する。複数の第１ソース電極櫛歯部（７１１）と複数の第２ソース電極櫛歯部（７２１）とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部（７１１）と第２ソース電極櫛歯部（７２１）との間において第１ソース電極櫛歯部（７１１）側から順に複数の第１ゲート電極櫛歯部（８１１）のうちの１つの第１ゲート電極櫛歯部（８１１）及び複数の第２ゲート電極櫛歯部（８２１）のうちの１つの第２ゲート電極櫛歯部（８２１）が並んでいる。複数の双方向スイッチ（１；１Ａ）の各々は、第１ソース電極パッド（Ｓ１）と、第１ゲート電極パッド（Ｇ１）と、第２ゲート電極パッド（Ｇ２）と、第２ソース電極パッド（Ｓ２）と、を更に有する。第１ソース電極パッド（Ｓ１）は、複数の第１ソース電極櫛歯部（７１１）に電気的に接続されている。第１ゲート電極パッド（Ｇ１）は、複数の第１ゲート電極櫛歯部（８１１）に電気的に接続されている。第２ゲート電極パッド（Ｇ２）は、複数の第２ゲート電極櫛歯部（８２１）に電気的に接続されている。第２ソース電極パッド（Ｓ２）は、複数の第２ソース電極櫛歯部（７２１）に電気的に接続されている。複数の双方向スイッチ（１；１Ａ）の各々は、平面視で互いに平行な第１辺（１１）及び第２辺（１２）と、平面視で互いに平行な第３辺（１３）及び第４辺（１４）と、を有する。第１ソース電極パッド（Ｓ１）は、第１辺（１１）に沿って配置されている。第２ソース電極パッド（Ｓ２）は、第２辺（１２）に沿って配置されている。第１ゲート電極パッド（Ｇ１）と第２ゲート電極パッド（Ｇ２）とは、第３辺（１３）に沿って配置されている。第３辺（１３）に沿った方向において、第１ソース電極パッド（Ｓ１）、第１ゲート電極パッド（Ｇ１）、第２ゲート電極パッド（Ｇ２）及び第２ソース電極パッド（Ｓ２）が、この順に並んでいる。
第６の態様に係る双方向スイッチモジュール（１００；１００Ａ）では、第１ソース電極櫛歯部（７１１）、第１ゲート電極櫛歯部（８１１）、第２ゲート電極櫛歯部（８２１）及び第２ソース電極櫛歯部（７２１）の各々の数を増やすことが可能となり、大電流化を図ることが可能となる。
第７の態様に係る双方向スイッチモジュール（１００Ｄ）は、第１～５の態様のいずれか一つに基づく。複数の双方向スイッチ（１Ｂ）の各々では、第１ソース電極（７１）は、複数の第１ソース電極櫛歯部（７１１）を有する。第１ゲート電極（８１）は、複数の第１ゲート電極櫛歯部（８１１）を有する。第２ゲート電極（８２）は、複数の第２ゲート電極櫛歯部（８２１）を有する。第２ソース電極（７２）は、複数の第２ソース電極櫛歯部（７２１）を有する。複数の第１ソース電極櫛歯部（７１１）と複数の第２ソース電極櫛歯部（７２１）とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部（７１１）と第２ソース電極櫛歯部（７２１）との間において第１ソース電極櫛歯部（７１１）側から順に複数の第１ゲート電極櫛歯部（８１１）のうちの１つの第１ゲート電極櫛歯部（８１１）及び複数の第２ゲート電極櫛歯部（８２１）のうちの１つの第２ゲート電極櫛歯部（８２１）が並んでいる。複数の双方向スイッチ（１Ｂ）の各々は、第１ソース電極パッド（Ｓ１）と、第１ゲート電極パッド（Ｇ１）と、第２ゲート電極パッド（Ｇ２）と、第２ソース電極パッド（Ｓ２）と、を更に有する。第１ソース電極パッド（Ｓ１）は、複数の第１ソース電極櫛歯部（７１１）に電気的に接続されている。第１ゲート電極パッド（Ｇ１）は、複数の第１ゲート電極櫛歯部（８１１）に電気的に接続されている。第２ゲート電極パッド（Ｇ２）は、複数の第２ゲート電極櫛歯部（８２１）に電気的に接続されている。第２ソース電極パッド（Ｓ２）は、複数の第２ソース電極櫛歯部（７２１）に電気的に接続されている。複数の双方向スイッチ（１Ｂ）の各々は、平面視で互いに平行な第１辺（１１）及び第２辺（１２）と、平面視で互いに平行な第３辺（１３）及び第４辺（１４）と、を有する。第１ソース電極パッド（Ｓ１）及び第１ゲート電極パッド（Ｇ１）は、第１辺（１１）に沿って配置されている。第１辺（１１）に沿った方向において、第１ソース電極パッド（Ｓ１）の長さが、第１ゲート電極パッド（Ｇ１）の長さよりも長い。第２ソース電極パッド（Ｓ２）及び第２ゲート電極パッド（Ｇ２）は、第２辺（１２）に沿って配置されている。第２辺（１２）に沿った方向において、第２ソース電極パッド（Ｓ２）の長さが、第２ゲート電極パッド（Ｇ２）の長さよりも長い。
第７の態様に係る双方向スイッチモジュール（１００Ｄ）では、複数の双方向スイッチ（１Ｂ）の並列接続のために、実装基板（２００Ｄ）の配線部（第１ゲート配線部ＧＧ１及び第２ゲート配線部ＧＧ２）を用いることで第１ゲート電極パッド（Ｇ１）に入力される第１ゲート信号及び第２ゲート電極パッド（Ｇ２）に入力される第２ゲート信号それぞれに対する寄生インダクタンスを抑制することが可能となる。
第８の態様に係る双方向スイッチモジュール（１００Ｅ）は、第１～５の態様のいずれか一つに基づく。複数の双方向スイッチ（１Ｃ；１Ｄ）の各々では、第１ソース電極（７１）は、複数の第１ソース電極櫛歯部（７１１）を有する。第１ゲート電極（８１）は、複数の第１ゲート電極櫛歯部（８１１）を有する。第２ゲート電極（８２）は、複数の第２ゲート電極櫛歯部（８２１）を有する。第２ソース電極（７２）は、複数の第２ソース電極櫛歯部（７２１）を有する。複数の第１ソース電極櫛歯部（７１１）と複数の第２ソース電極櫛歯部（７２１）とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部（７１１）と第２ソース電極櫛歯部（７２１）との間において第１ソース電極櫛歯部（７１１）側から順に複数の第１ゲート電極櫛歯部（８１１）のうちの１つの第１ゲート電極櫛歯部（８１１）及び複数の第２ゲート電極櫛歯部（８２１）のうちの１つの第２ゲート電極櫛歯部（８２１）が並んでいる。複数の双方向スイッチ（１Ｃ；１Ｄ）の各々は、第１ソースパッド電極（Ｓ１）と、第１ゲート電極パッド（Ｇ１）と、第２ゲート電極パッド（Ｇ２）と、第２ソース電極パッド（Ｓ２）と、を更に有する。第１ソース電極パッド（Ｓ１）は、複数の第１ソース電極櫛歯部（７１１）に電気的に接続されている。第１ゲート電極パッド（Ｇ１）は、複数の第１ゲート電極櫛歯部（８１１）に電気的に接続されている。第２ゲート電極パッド（Ｇ２）は、複数の第２ゲート電極櫛歯部（８２１）に電気的に接続されている。第２ソース電極パッド（Ｓ２）は、複数の第２ソース電極櫛歯部（７２１）に電気的に接続されている。複数の双方向スイッチ（１Ｃ；１Ｄ）の各々は、平面視で互いに平行な第１辺（１１）及び第２辺（１２）と、平面視で互いに平行な第３辺（１３）及び第４辺（１４）と、を有する。第１ソース電極パッド（Ｓ１）は、第１辺（１１）に沿って配置されている。第２ソース電極パッド（Ｓ２）は、第２辺（１２）に沿って配置されている。第１ゲート電極パッド（Ｓ１）は、第３辺（１３）に沿って配置されている。第２ゲート電極パッド（Ｇ２）は、第４辺（１４）に沿って配置されている。第１ゲート電極パッド（Ｇ１）と第１ソース電極パッド（Ｓ１）との距離が、第１ゲート電極パッド（Ｇ１）と第２ソース電極パッド（Ｓ２）との距離よりも短い。第２ゲート電極パッド（Ｇ２）と第２ソース電極パッド（Ｓ２）との距離が、第２ゲート電極パッド（Ｇ２）と第１ソース電極パッド（Ｓ１）との距離よりも短い。
第８の態様に係る双方向スイッチモジュール（１００Ｅ）では、複数の双方向スイッチ（１Ｃ；１Ｄ）の並列接続のために、実装基板（２００Ｂ）の配線部（第１ゲート配線部ＧＧ１及び第２ゲート配線部ＧＧ２）を利用することにより、第１ゲートワイヤ（ＷＧ１）と第２ゲートワイヤ（ＷＧ２）の長さをほぼ同等な長さで、より短く形成することができる。
第９の態様に係る双方向スイッチモジュール（１００Ｆ）は、第１～５の態様のいずれか一つに基づく。複数の双方向スイッチ（１Ｅ）の各々では、第１ソース電極（７１）は、複数の第１ソース電極櫛歯部（７１１）を有する。第１ゲート電極（８１）は、複数の第１ゲート電極櫛歯部（８１１）を有する。第２ゲート電極（８２）は、複数の第２ゲート電極櫛歯部（８２１）を有する。第２ソース電極（７２）は、複数の第２ソース電極櫛歯部（７２１）を有する。複数の第１ソース電極櫛歯部（７１１）と複数の第２ソース電極櫛歯部（７２１）とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部（７１１）と第２ソース電極櫛歯部（７２１）との間において第１ソース電極櫛歯部（７１１）側から順に複数の第１ゲート電極櫛歯部（８１１）のうちの１つの第１ゲート電極櫛歯部（８１１）及び複数の第２ゲート電極櫛歯部（８２１）のうちの１つの第２ゲート電極櫛歯部（８２１）が並んでいる。複数の双方向スイッチ（１Ｅ）の各々は、第１ソース電極パッド（Ｓ１）と、２つの第１ゲート電極パッド（Ｇ１）と、２つの第２ゲート電極パッド（Ｇ２）と、第２ソース電極パッド（Ｓ２）と、を更に有する。第１ソース電極パッド（Ｓ１）は、複数の第１ソース電極櫛歯部（７１１）に電気的に接続されている。第１ゲート電極パッドは、複数の第１ゲート電極櫛歯部（８１１）に電気的に接続されている。第２ゲート電極パッド（Ｇ２）は、複数の第２ゲート電極櫛歯部（８２１）に電気的に接続されている。第２ソース電極パッド（Ｓ２）は、複数の第２ソース電極櫛歯部（７２１）に電気的に接続されている。複数の双方向スイッチ（１Ｅ）の各々は、平面視で互いに平行な第１辺（１１）及び第２辺（１２）と、平面視で互いに平行な第３辺（１３）及び第４辺（１４）と、を有する。第１ソース電極パッド（Ｓ１）は、第１辺（１１）に沿って配置されている。第２ソース電極パッド（Ｓ２）は、第２辺（１２）に沿って配置されている。２つの第１ゲート電極パッド（Ｇ１）のうち１つの第１ゲート電極パッド（Ｇ１）と２つの第２ゲート電極パッド（Ｇ２）のうち１つの第２ゲート電極パッド（Ｇ２）とは、第３辺（１３）に沿って配置されており、第１ソース電極パッド（Ｓ１）と第２ソース電極パッド（Ｓ２）との間において、１つの第１ゲート電極パッド（Ｇ１）が第１ソース電極パッド（Ｓ１）側に位置し、１つの第２ゲート電極パッド（Ｇ２）が第２ソース電極パッド（Ｓ２）側に位置している。２つの第１ゲート電極パッド（Ｇ２）のうち残りの１つの第１ゲート電極パッド（Ｇ１）と２つの第２ゲート電極パッド（Ｇ２）のうち残りの１つの第２ゲート電極パッド（Ｇ２）とは、第４辺（１４）に沿って配置されており、第１ソース電極パッド（Ｓ１）と第２ソース電極パッド（Ｓ２）との間において、残りの１つの第１ゲート電極パッド（Ｇ１）が第１ソース電極パッド（Ｓ１）側に位置し、残りの１つの第２ゲート電極パッド（Ｇ２）が第２ソース電極パッド（Ｓ２）側に位置している。
第９の態様に係る双方向スイッチモジュール（１００Ｆ）では、複数の双方向スイッチ（１Ｅ）として同じ構造のチップを用いることができる。
第１０の態様に係る双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）では、第６～９の態様のいずれか一つにおいて、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々は、平面視で長方形状である。
第１０の態様に係る双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）では、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々の低オン抵抗化を図りつつ、大電流化を図ることが可能となる。
第１１の態様に係る双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）では、第６～１０の態様のいずれか一つにおいて、実装基板（２００；２００Ａ；２００Ｃ；２００Ｄ；２００Ｇ）は、絶縁性基板（２０１）と、第１ソース配線部（ＳＳ１）、第１ゲート配線部（ＧＧ１）、第２ゲート配線部（ＧＧ２）及び第２ソース配線部（ＳＳ２）と、を有する。第１ソース配線部（ＳＳ１）、第１ゲート配線部（ＧＧ１）、第２ゲート配線部（ＧＧ２）及び第２ソース配線部（ＳＳ２）は、絶縁性基板（２０１）上に配置されている。双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）は、第１ソースワイヤ（ＷＳ１）と、第１ゲートワイヤ（ＷＧ１）と、第２ゲートワイヤ（ＷＧ２）と、第２ソースワイヤ（ＷＳ２）と、を更に備える。第１ソースワイヤ（ＷＳ１）は、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々の第１ソース電極（７１）と第１ソース配線部（ＳＳ１）とを電気的に接続している。第１ゲートワイヤ（ＷＧ１）は、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々の第１ゲート電極（８１）と第１ゲート配線部（ＧＧ１）とを電気的に接続している。第２ゲートワイヤ（ＷＧ２）は、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々の第２ゲート電極（８２）と第２ゲート配線部（ＧＧ２）とを電気的に接続している。第２ソースワイヤ（ＷＳ２）は、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）の各々の第２ソース電極（７２）と第２ソース配線部（ＳＳ２）とを電気的に接続している。
第１１の態様に係る双方向スイッチモジュール（１００；１００Ａ；１００Ｂ；１００Ｃ；１００Ｄ；１００Ｅ；１００Ｆ；１００Ｇ）では、複数の双方向スイッチ（１；１Ａ；１Ｂ；１Ｃ；１Ｄ；１Ｅ；１Ｇ）を電気的に並列接続させることができる。
第１２の態様に係る双方向スイッチモジュール（１００）は、第１１の態様に基づく。実装基板（２００）では、平面視において、第１ソース配線部（ＳＳ１）、第１ゲート配線部（ＧＧ１）、第２ゲート配線部（ＧＧ２）及び第２ソース配線部（ＳＳ２）が、この順に並んでいる。複数の双方向スイッチ（１）は、第１ゲート配線部（ＧＧ１）と第２ゲート配線部（ＧＧ２）との間において第１ゲート配線部（ＧＧ１）及び第２ゲート配線部（ＧＧ２）から離れて位置している。
第１２の態様に係る双方向スイッチモジュール（１００）では、第１ゲートワイヤ（ＷＧ１）及び第２ゲートワイヤ（ＷＧ２）の長さを短くすることが可能となり、また、第１ゲートワイヤ（ＷＧ１）の長さと第２ゲートワイヤ（ＷＧ２）の長さとを略同じとすることが可能となる。
第１３の態様に係る双方向スイッチモジュール（１００Ｂ）は、第１１の態様に基づく。実装基板（２００）では、平面視において、第１ゲート配線部（ＧＧ１）、第１ソース配線部（ＳＳ１）、第２ソース配線部（ＳＳ２）及び第２ゲート配線部（ＧＧ２）が、この順に並んでいる。複数の双方向スイッチ（１）は、第１ソース配線部（ＳＳ１）と第２ソース配線部（ＳＳ２）との間において第１ソース配線部（ＳＳ１）及び第２ソース配線部（ＳＳ２）から離れて位置している。
第１３の態様に係る双方向スイッチモジュール（１００Ｂ）では、第１ソースワイヤ（ＷＳ１）及び第２ソースワイヤ（ＷＳ２）の長さを短くすることが可能となる。
第１４の態様に係る双方向スイッチモジュール（１００Ｃ）は、第１１の態様に基づく。実装基板（２００Ｃ）では、平面視において、第１ゲート配線部（ＧＧ１）、第２ゲート配線部（ＧＧ２）、第１ソース配線部（ＳＳ１）及び第２ソース配線部（ＳＳ２）が、この順に並んでいる。複数の双方向スイッチ（１）は、第１ソース配線部（ＳＳ１）と第２ソース配線部（ＳＳ２）との間において第１ソース配線部（ＳＳ１）及び第２ソース配線部（ＳＳ２）から離れて位置している。
第１４の態様に係る双方向スイッチモジュール（１００Ｃ）では、第１ソースワイヤ（ＷＳ１）及び第２ソースワイヤ（ＷＳ２）の長さを短くすることが可能となる。
第１５の態様に係る双方向スイッチモジュール（１００；１００Ａ）では、第１２の態様において、実装基板（２００）は、複数の第１ゲート配線延長部（ＧＧ１１）と、複数の第２ゲート配線延長部（ＧＧ２１）と、を更に有する。複数の第１ゲート配線延長部（ＧＧ１１）は、第１ゲート配線部（ＧＧ１）から第２ゲート配線部（ＧＧ２）に近づく向きに延びている。複数の第２ゲート配線延長部（ＧＧ２１）は、第２ゲート配線部（ＧＧ２）から第１ゲート配線部（ＧＧ１）に近づく向きに延びている。複数の第１ゲート配線延長部（ＧＧ１１）は、複数の双方向スイッチ（１）に一対一に対応し対応する双方向スイッチ（１）に隣接している。複数の第２ゲート配線延長部（ＧＧ２１）は、複数の双方向スイッチ（１）に一対一に対応し対応する双方向スイッチ（１）に隣接している。実装基板（２００）では、複数の第１ゲート配線延長部（ＧＧ１１）と複数の第２ゲート配線延長部（ＧＧ２１）とが一対一に対応し対応する第１ゲート配線延長部（ＧＧ１１）と第２ゲート配線延長部（ＧＧ２１）との先端同士が対向している。
第１５の態様に係る双方向スイッチモジュール（１００；１００Ａ）では、双方向スイッチ（１）の第１ゲート電極パッド（Ｇ１）と実装基板（２００）の第１ゲート配線延長部（ＧＧ１１）とを第１ゲートワイヤ（ＷＧ１）によって電気的に接続することにより、第１ゲート電極（８１）と第１ゲート配線部（ＧＧ１）とを電気的に接続することができ、第１ゲートワイヤ（ＷＧ１）の長さを短くできる。また、第１５の態様に係る双方向スイッチモジュール（１００；１００Ａ）では、双方向スイッチ（１）の第２ゲート電極パッド（Ｇ２）と実装基板（２００）の第２ゲート配線延長部（ＧＧ２１）とを第２ゲートワイヤ（ＷＧ２）によって電気的に接続することにより、第２ゲート電極（８２）と第２ゲート配線部（ＧＧ２）とを電気的に接続することができ、第２ゲートワイヤ（ＷＧ２）の長さを短くできる。
第１６の態様に係る双方向スイッチモジュール（１００Ｂ）では、第１３の態様において、実装基板（２００Ｂ）は、複数の第１ソース配線延長部（ＳＳ１１）と、複数の第２ソース配線延長部（ＳＳ２１）と、を更に有する。複数の第１ソース配線延長部（ＳＳ１１）は、第１ソース配線部（ＳＳ１）から第２ソース配線部（ＳＳ２）に近づく向きに延びている。複数の第２ソース配線延長部（ＳＳ２１）は、第２ソース配線部（ＳＳ２）から第１ソース配線部（ＳＳ１）に近づく向きに延びている。複数の第１ソース配線延長部（ＳＳ１１）と複数の第２ソース配線延長部（ＳＳ２１）とが１つずつ交互に並んでいる。複数の第１ソース配線延長部（ＳＳ１１）と複数の第２ソース配線延長部（ＳＳ２１）とのうち隣り合う第１ソース配線延長部（ＳＳ１１）と第２ソース配線延長部（ＳＳ２１）との間に、複数の双方向スイッチ（１；１Ａ；１Ｃ；１Ｄ；１Ｅ）のうち１つの双方向スイッチ（１；１Ａ；１Ｃ；１Ｄ；１Ｅ）が位置している。
第１６の態様に係る双方向スイッチモジュール（１００Ｂ；１００Ｅ；１００Ｆ）では、双方向スイッチ（１；１Ａ；１Ｃ；１Ｄ；１Ｅ）の第１ソース電極パッド（Ｓ１）と実装基板（２００Ｂ）の第１ソース配線延長部（ＳＳ１１）とを第１ソースワイヤ（ＷＳ１）によって電気的でき、第１ソースワイヤ（ＷＳ１）の数を増やすことにより、大電流化を図れる。また、第１６の態様に係る双方向スイッチモジュール（１００Ｂ；１００Ｅ；１００Ｆ）では、双方向スイッチ（１；１Ａ；１Ｃ；１Ｄ；１Ｅ）の第２ソース電極パッド（Ｓ２）と実装基板（２００Ｂ）の第２ソース配線延長部（ＳＳ２１）とを第２ソースワイヤ（ＷＳ２）によって電気的でき、第２ソースワイヤ（ＷＳ２）の数を増やすことにより、大電流化を図れる。
第１７の態様に係る双方向スイッチ（１Ｃ；１Ｄ）は、第１ソース電極（７１）、第１ゲート電極（８１）、第２ゲート電極（８２）及び第２ソース電極（７２）を備える。第１ソース電極（７１）は、複数の第１ソース電極櫛歯部（７１１）を有する。第１ゲート電極（８１）は、複数の第１ゲート電極櫛歯部（８１１）を有する。第２ゲート電極（８２）は、複数の第２ゲート電極櫛歯部（８２１）を有する。前記第２ソース電極は、複数の第２ソース電極櫛歯部を有する。複数の第１ソース電極櫛歯部（７１１）と複数の第２ソース電極櫛歯部（７２１）とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部（７１１）と第２ソース電極櫛歯部（７２１）との間において第１ソース電極櫛歯部（７１１）側から順に複数の第１ゲート電極櫛歯部（８１１）のうちの１つの第１ゲート電極櫛歯部（８１１）及び複数の第２ゲート電極櫛歯部（８２１）のうちの１つの第２ゲート電極櫛歯部（８２１）が並んでいる。双方向スイッチ（１Ｃ；１Ｄ）は、第１ソース電極パッド（Ｓ１）と、第１ゲート電極パッド（Ｇ１）と、第２ゲート電極パッド（Ｇ２）と、第２ソース電極パッド（Ｓ２）と、を更に備える。第１ソース電極パッド（Ｓ１）は、複数の第１ソース電極櫛歯部（７１１）に電気的に接続されている。第１ゲート電極パッド（Ｇ１）は、複数の第１ゲート電極櫛歯部（８１１）に電気的に接続されている。第２ゲート電極パッド（Ｇ２）は、複数の第２ゲート電極櫛歯部（８２１）に電気的に接続されている。第２ソース電極パッド（Ｓ２）は、複数の第２ソース電極櫛歯部（７２１）に電気的に接続されている。双方向スイッチ（１Ｃ；１Ｄ）は、平面視で互いに平行な第１辺（１１）及び第２辺（１２）と、平面視で互いに平行な第３辺（１３）及び第４辺（１４）と、を有する。第１ソース電極パッド（Ｓ１）は、第１辺（１１）に沿って配置されている。第２ソース電極パッド（Ｓ２）は、第２辺（１２）に沿って配置されている。第１ゲート電極パッド（Ｇ１）は、第３辺（１３）に沿って配置されている。第２ゲート電極パッド（Ｇ２）は、第４辺（１４）に沿って配置されている。第１ゲート電極パッド（Ｇ１）と第１ソース電極パッド（Ｓ１）との距離が、第１ゲート電極パッド（Ｇ１）と第２ソース電極パッド（Ｓ２）との距離よりも短い。第２ゲート電極パッド（Ｇ２）と第２ソース電極パッド（Ｓ２）との距離が、第２ゲート電極パッド（Ｇ２）と第１ソース電極パッド（Ｓ１）との距離よりも短い。
第１７の態様に係る双方向スイッチ（１Ｃ；１Ｄ）では、例えば、実装基板（２００Ｂ）に実装することで第1ゲートワイヤ（ＷＧ１）と第２ゲートワイヤ（ＷＧ２）を同等の長さで形成することができ、複数の双方向スイッチ（１Ｃ；１Ｄ）を並列接続することで大電流化を図ることが可能となる。
第１８の態様に係る双方向スイッチ（１Ｅ）は、第１ソース電極（７１）、第１ゲート電極（８１）、第２ゲート電極（８２）及び第２ソース電極（７２）を備える。第１ソース電極（７１）は、複数の第１ソース電極櫛歯部（７１１）を有する。第１ゲート電極（８１）は、複数の第１ゲート電極櫛歯部（８１１）を有する。第２ゲート電極（８２）は、複数の第２ゲート電極櫛歯部（８２１）を有する。第２ソース電極（７２）は、複数の第２ソース電極櫛歯部（７２１）を有する。複数の第１ソース電極櫛歯部（７１１）と複数の第２ソース電極櫛歯部（７２１）とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部（７１１）と第２ソース電極櫛歯部（７２１）との間において第１ソース電極櫛歯部（７１１）側から順に複数の第１ゲート電極櫛歯部（８１１）のうちの１つの第１ゲート電極櫛歯部（８１１）及び複数の第２ゲート電極櫛歯部（８２１）のうちの１つの第２ゲート電極櫛歯部（８２１）が並んでいる。双方向スイッチ（１Ｅ）は、第１ソース電極パッド（Ｓ１）と、２つの第１ゲート電極パッド（Ｇ１）と、２つの第２ゲート電極パッド（Ｇ２）と、第２ソース電極パッド（Ｓ２）と、を更に備える。第１ソース電極パッド（Ｓ１）は、複数の第１ソース電極櫛歯部（７１１）に電気的に接続されている。２つの第１ゲート電極パッド（Ｇ１）は、複数の第１ゲート電極櫛歯部（８１１）に電気的に接続されている。２つの第２ゲート電極パッド（Ｇ２）は、複数の第２ゲート電極櫛歯部（８２１）に電気的に接続されている。第２ソース電極パッド（Ｓ２）は、複数の第２ソース電極櫛歯部（７２１）に電気的に接続されている。双方向スイッチ（１Ｅ）は、平面視で互いに平行な第１辺（１１）及び第２辺（１２）と、平面視で互いに平行な第３辺（１３）及び第４辺（１４）と、を有する。第１ソース電極パッド（Ｓ１）は、第１辺（１１）に沿って配置されている。第２ソース電極パッド（Ｓ２）は、第２辺（１２）に沿って配置されている。２つの第１ゲート電極パッド（Ｇ１）のうち１つの第１ゲート電極パッド（Ｇ１）と２つの第２ゲート電極パッド（Ｇ２）のうち１つの第２ゲート電極パッド（Ｇ２）とは、第１ソース電極パッド（Ｓ１）と第２ソース電極パッド（Ｓ２）との間において、１つの第１ゲート電極パッド（Ｇ１）が第１ソース電極パッド（Ｓ１）側に位置し、１つの第２ゲート電極パッド（Ｇ２）が第２ソース電極パッド（Ｓ２）側に位置している。２つの第１ゲート電極パッド（Ｇ１）のうち残りの１つの第１ゲート電極パッド（Ｇ１）と２つの第２ゲート電極パッド（Ｇ２）のうち残りの１つの第２ゲート電極パッド（Ｇ２）とは、第１ソース電極パッド（Ｓ１）と第２ソース電極パッド（Ｓ２）との間において、残りの１つの第１ゲート電極パッド（Ｇ１）が第１ソース電極パッド（Ｓ１）側に位置し、残りの１つの第２ゲート電極パッド（Ｇ２）が第２ソース電極パッド（Ｓ２）側に位置している。
第１８の態様に係る双方向スイッチ（１Ｅ）では、例えば、実装基板（２００Ｂ）に実装する複数の双方向スイッチとして同一の双方向スイッチ（１Ｅ）を使用することができ、複数の双方向スイッチ（１Ｅ）を実装基板（２００Ｂ）に実装することで複数の双方向スイッチ（１Ｅ）を並列接続することによって大電流化を図ることが可能となる。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｇ 双方向スイッチ
１１ 第１辺
１２ 第２辺
１３ 第３辺
１４ 第４辺
２ 基板
３ バッファ層
４ 第１窒化物半導体層
５ 第２窒化物半導体層
６１ 第１ｐ型層
６２ 第２ｐ型層
７１ 第１ソース電極
７１１ 第１ソース電極櫛歯部
７２ 第２ソース電極
７２１ 第２ソース電極櫛歯部
８１ 第１ゲート電極
８１１ 第１ゲート電極櫛歯部
８２ 第２ゲート電極
８２１ 第２ゲート電極櫛歯部
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ、１００Ｇ 双方向スイッチモジュール
２００、２００Ａ、２００Ｂ、２００Ｃ、２００Ｄ、２００Ｇ 実装基板
２０１ 絶縁性基板
２０３ 導体部
２０２、２０４、２０５、２０６、２０７ ダイパッド部
Ｇ１ 第１ゲート電極パッド
Ｇ２ 第２ゲート電極パッド
ＧＧ１ 第１ゲート配線部
ＧＧ１１ 第１ゲート配線延長部
ＧＧ２ 第２ゲート配線部
ＧＧ２１ 第２ゲート配線延長部
Ｓ１ 第１ソース電極パッド
Ｓ２ 第２ソース電極パッド
ＳＳ１ 第１ソース配線部
ＳＳ１１ 第１ソース配線延長部
ＳＳ２ 第２ソース配線部
ＳＳ２１ 第２ソース配線延長部
ＷＧ１ 第１ゲートワイヤ
ＷＧ２ 第２ゲートワイヤ
ＷＳ１ 第１ソースワイヤ
ＷＳ２ 第２ソースワイヤ

Claims (21)

  1. 各々が第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極を有する複数の双方向スイッチと、
    前記複数の双方向スイッチが実装された実装基板と、を備え、
    前記複数の双方向スイッチが並列接続されており、
    前記複数の双方向スイッチの各々では、
    前記第１ソース電極は、複数の第１ソース電極櫛歯部を有し、
    前記第１ゲート電極は、複数の第１ゲート電極櫛歯部を有し、
    前記第２ゲート電極は、複数の第２ゲート電極櫛歯部を有し、
    前記第２ソース電極は、複数の第２ソース電極櫛歯部を有し、
    前記複数の第１ソース電極櫛歯部と複数の第２ソース電極櫛歯部とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部と第２ソース電極櫛歯部との間において第１ソース電極櫛歯部側から順に前記複数の第１ゲート電極櫛歯部のうちの１つの第１ゲート電極櫛歯部及び前記複数の第２ゲート電極櫛歯部のうちの１つの第２ゲート電極櫛歯部が並んでおり、
    前記複数の双方向スイッチの各々は、
    前記複数の第１ソース電極櫛歯部に電気的に接続された第１ソース電極パッドと、
    前記複数の第１ゲート電極櫛歯部に電気的に接続された第１ゲート電極パッドと、
    前記複数の第２ゲート電極櫛歯部に電気的に接続された第２ゲート電極パッドと、
    前記複数の第２ソース電極櫛歯部に電気的に接続された第２ソース電極パッドと、を更に有し、
    前記複数の双方向スイッチの各々は、
    平面視で互いに平行な第１辺及び第２辺と、
    平面視で互いに平行な第３辺及び第４辺と、を有し、
    前記第１ソース電極パッドは、前記第１辺に沿って配置されており、
    前記第２ソース電極パッドは、前記第２辺に沿って配置されており、
    前記第１ゲート電極パッドは、前記第３辺に沿って配置されており、
    前記第２ゲート電極パッドは、前記第４辺に沿って配置されており、
    前記第１ゲート電極パッドと前記第１ソース電極パッドとの距離が、前記第１ゲート電極パッドと前記第２ソース電極パッドとの距離よりも短く、
    前記第２ゲート電極パッドと前記第２ソース電極パッドとの距離が、前記第２ゲート電極パッドと前記第１ソース電極パッドとの距離よりも短い、
    双方向スイッチモジュール。
  2. 各々が第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極を有する複数の双方向スイッチと、
    前記複数の双方向スイッチが実装された実装基板と、を備え、
    前記複数の双方向スイッチが並列接続されており、
    前記複数の双方向スイッチの各々では、
    前記第１ソース電極は、複数の第１ソース電極櫛歯部を有し、
    前記第１ゲート電極は、複数の第１ゲート電極櫛歯部を有し、
    前記第２ゲート電極は、複数の第２ゲート電極櫛歯部を有し、
    前記第２ソース電極は、複数の第２ソース電極櫛歯部を有し、
    前記複数の第１ソース電極櫛歯部と複数の第２ソース電極櫛歯部とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部と第２ソース電極櫛歯部との間において第１ソース電極櫛歯部側から順に前記複数の第１ゲート電極櫛歯部のうちの１つの第１ゲート電極櫛歯部及び前記複数の第２ゲート電極櫛歯部のうちの１つの第２ゲート電極櫛歯部が並んでおり、
    前記複数の双方向スイッチの各々は、
    前記複数の第１ソース電極櫛歯部に電気的に接続された第１ソース電極パッドと、
    前記複数の第１ゲート電極櫛歯部に電気的に接続された２つの第１ゲート電極パッドと、
    前記複数の第２ゲート電極櫛歯部に電気的に接続された２つの第２ゲート電極パッドと、
    前記複数の第２ソース電極櫛歯部に電気的に接続された第２ソース電極パッドと、を更に有し、
    前記複数の双方向スイッチの各々は、
    平面視で互いに平行な第１辺及び第２辺と、
    平面視で互いに平行な第３辺及び第４辺と、を有し、
    前記第１ソース電極パッドは、前記第１辺に沿って配置されており、
    前記第２ソース電極パッドは、前記第２辺に沿って配置されており、
    前記２つの第１ゲート電極パッドのうち１つの第１ゲート電極パッドと前記２つの第２ゲート電極パッドのうち１つの第２ゲート電極パッドとは、
    前記第３辺に沿って配置されており、
    前記第１ソース電極パッドと前記第２ソース電極パッドとの間において、前記１つの第１ゲート電極パッドが前記第１ソース電極パッド側に位置し、前記１つの第２ゲート電極パッドが前記第２ソース電極パッド側に位置しており、
    前記２つの第１ゲート電極パッドのうち残りの１つの第１ゲート電極パッドと前記２つの第２ゲート電極パッドのうち残りの１つの第２ゲート電極パッドとは、
    前記第４辺に沿って配置されており、
    前記第１ソース電極パッドと前記第２ソース電極パッドとの間において、前記残りの１つの第１ゲート電極パッドが前記第１ソース電極パッド側に位置し、前記残りの１つの第２ゲート電極パッドが前記第２ソース電極パッド側に位置している、
    双方向スイッチモジュール。
  3. 前記複数の双方向スイッチの各々は、
    横型トランジスタである、
    請求項１又は２に記載の双方向スイッチモジュール。
  4. 前記複数の双方向スイッチの各々は、
    基板と、
    前記基板上に形成された第１窒化物半導体層と、
    前記第１窒化物半導体層上に形成されており、前記第１窒化物半導体層よりもバンドギャップの大きな第２窒化物半導体層と、を有し、
    前記複数の双方向スイッチの各々では、
    前記第１ソース電極、前記第１ゲート電極、前記第２ゲート電極、及び前記第２ソース電極が前記第２窒化物半導体層上に形成されている、
    請求項３に記載の双方向スイッチモジュール。
  5. 前記複数の双方向スイッチの各々は、
    前記第１ゲート電極と前記第２窒化物半導体層との間に介在している第１ｐ型層と、
    前記第２ゲート電極と前記第２窒化物半導体層との間に介在している第２ｐ型層と、を更に有する、
    請求項４に記載の双方向スイッチモジュール。
  6. 前記複数の双方向スイッチの各々では、
    前記基板が導電性を有し、
    前記基板は、前記第１ソース電極、前記第２ソース電極、前記第１ゲート電極及び前記第２ゲート電極の全てに対して電気的に絶縁されており、
    前記実装基板は、
    前記複数の双方向スイッチの前記基板が電気的に接続される導体部を有し、
    前記導体部は、前記複数の双方向スイッチに一対一に対応し対応する双方向スイッチが搭載される複数のダイパッド部を含む、
    請求項５に記載の双方向スイッチモジュール。
  7. 前記複数の双方向スイッチの各々は、平面視で長方形状である、
    請求項１～６のいずれか一項に記載の双方向スイッチモジュール。
  8. 前記実装基板は、
    絶縁性基板と、
    前記絶縁性基板上に配置されている第１ソース配線部、第１ゲート配線部、第２ゲート配線部及び第２ソース配線部と、を有し、
    前記複数の双方向スイッチの各々の前記第１ソース電極と前記第１ソース配線部とを電気的に接続している第１ソースワイヤと、
    前記複数の双方向スイッチの各々の前記第１ゲート電極と前記第１ゲート配線部とを電気的に接続している第１ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ゲート電極と前記第２ゲート配線部とを電気的に接続している第２ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ソース電極と前記第２ソース配線部とを電気的に接続している第２ソースワイヤと、を更に備える、
    請求項１～７のいずれか一項に記載の双方向スイッチモジュール。
  9. 前記実装基板では、
    平面視において、前記第１ソース配線部、前記第１ゲート配線部、前記第２ゲート配線部及び前記第２ソース配線部が、この順に並んでおり、
    前記複数の双方向スイッチは、前記第１ゲート配線部と前記第２ゲート配線部との間において前記第１ゲート配線部及び前記第２ゲート配線部から離れて位置している、
    請求項８記載の双方向スイッチモジュール。
  10. 各々が第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極を有する複数の双方向スイッチと、
    前記複数の双方向スイッチが実装された実装基板と、を備え、
    前記複数の双方向スイッチが並列接続されており、
    前記複数の双方向スイッチの各々では、
    前記第１ソース電極は、複数の第１ソース電極櫛歯部を有し、
    前記第１ゲート電極は、複数の第１ゲート電極櫛歯部を有し、
    前記第２ゲート電極は、複数の第２ゲート電極櫛歯部を有し、
    前記第２ソース電極は、複数の第２ソース電極櫛歯部を有し、
    前記複数の第１ソース電極櫛歯部と複数の第２ソース電極櫛歯部とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部と第２ソース電極櫛歯部との間において第１ソース電極櫛歯部側から順に前記複数の第１ゲート電極櫛歯部のうちの１つの第１ゲート電極櫛歯部及び前記複数の第２ゲート電極櫛歯部のうちの１つの第２ゲート電極櫛歯部が並んでおり、
    前記複数の双方向スイッチの各々は、
    前記複数の第１ソース電極櫛歯部に電気的に接続された第１ソース電極パッドと、
    前記複数の第１ゲート電極櫛歯部に電気的に接続された第１ゲート電極パッドと、
    前記複数の第２ゲート電極櫛歯部に電気的に接続された第２ゲート電極パッドと、
    前記複数の第２ソース電極櫛歯部に電気的に接続された第２ソース電極パッドと、を更に有し、
    前記複数の双方向スイッチの各々は、
    平面視で互いに平行な第１辺及び第２辺と、
    平面視で互いに平行な第３辺及び第４辺と、を有し、
    前記第１ソース電極パッドは、前記第１辺に沿って配置されており、
    前記第２ソース電極パッドは、前記第２辺に沿って配置されており、
    前記第１ゲート電極パッドと前記第２ゲート電極パッドとは、前記第３辺に沿って配置されており、
    前記第３辺に沿った方向において、前記第１ソース電極パッド、前記第１ゲート電極パッド、前記第２ゲート電極パッド及び前記第２ソース電極パッドが、この順に並んでおり、
    前記実装基板は、
    絶縁性基板と、
    前記絶縁性基板上に配置されている第１ソース配線部、第１ゲート配線部、第２ゲート配線部及び第２ソース配線部と、を有し、
    前記複数の双方向スイッチの各々の前記第１ソース電極と前記第１ソース配線部とを電気的に接続している第１ソースワイヤと、
    前記複数の双方向スイッチの各々の前記第１ゲート電極と前記第１ゲート配線部とを電気的に接続している第１ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ゲート電極と前記第２ゲート配線部とを電気的に接続している第２ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ソース電極と前記第２ソース配線部とを電気的に接続している第２ソースワイヤと、を更に備え、
    前記実装基板では、
    平面視において、前記第１ソース配線部、前記第１ゲート配線部、前記第２ゲート配線部及び前記第２ソース配線部が、この順に並んでおり、
    前記複数の双方向スイッチは、前記第１ゲート配線部と前記第２ゲート配線部との間において前記第１ゲート配線部及び前記第２ゲート配線部から離れて位置している、
    双方向スイッチモジュール。
  11. 各々が第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極を有する複数の双方向スイッチと、
    前記複数の双方向スイッチが実装された実装基板と、を備え、
    前記複数の双方向スイッチが並列接続されており、
    前記複数の双方向スイッチの各々では、
    前記第１ソース電極は、複数の第１ソース電極櫛歯部を有し、
    前記第１ゲート電極は、複数の第１ゲート電極櫛歯部を有し、
    前記第２ゲート電極は、複数の第２ゲート電極櫛歯部を有し、
    前記第２ソース電極は、複数の第２ソース電極櫛歯部を有し、
    前記複数の第１ソース電極櫛歯部と複数の第２ソース電極櫛歯部とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部と第２ソース電極櫛歯部との間において第１ソース電極櫛歯部側から順に前記複数の第１ゲート電極櫛歯部のうちの１つの第１ゲート電極櫛歯部及び前記複数の第２ゲート電極櫛歯部のうちの１つの第２ゲート電極櫛歯部が並んでおり、
    前記複数の双方向スイッチの各々は、
    前記複数の第１ソース電極櫛歯部に電気的に接続された第１ソース電極パッドと、
    前記複数の第１ゲート電極櫛歯部に電気的に接続された第１ゲート電極パッドと、
    前記複数の第２ゲート電極櫛歯部に電気的に接続された第２ゲート電極パッドと、
    前記複数の第２ソース電極櫛歯部に電気的に接続された第２ソース電極パッドと、を更に有し、
    前記複数の双方向スイッチの各々は、
    平面視で互いに平行な第１辺及び第２辺と、
    平面視で互いに平行な第３辺及び第４辺と、を有し、
    前記第１ソース電極パッド及び前記第１ゲート電極パッドは、前記第１辺に沿って配置されており、
    前記第１辺に沿った方向において、前記第１ソース電極パッドの長さが、前記第１ゲート電極パッドの長さよりも長く、
    前記第２ソース電極パッド及び前記第２ゲート電極パッドは、前記第２辺に沿って配置されており、
    前記第２辺に沿った方向において、前記第２ソース電極パッドの長さが、前記第２ゲート電極パッドの長さよりも長く、
    前記実装基板は、
    絶縁性基板と、
    前記絶縁性基板上に配置されている第１ソース配線部、第１ゲート配線部、第２ゲート配線部及び第２ソース配線部と、を有し、
    前記複数の双方向スイッチの各々の前記第１ソース電極と前記第１ソース配線部とを電気的に接続している第１ソースワイヤと、
    前記複数の双方向スイッチの各々の前記第１ゲート電極と前記第１ゲート配線部とを電気的に接続している第１ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ゲート電極と前記第２ゲート配線部とを電気的に接続している第２ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ソース電極と前記第２ソース配線部とを電気的に接続している第２ソースワイヤと、を更に備え、
    前記実装基板では、
    平面視において、前記第１ソース配線部、前記第１ゲート配線部、前記第２ゲート配線部及び前記第２ソース配線部が、この順に並んでおり、
    前記複数の双方向スイッチは、前記第１ゲート配線部と前記第２ゲート配線部との間において前記第１ゲート配線部及び前記第２ゲート配線部から離れて位置している、
    双方向スイッチモジュール。
  12. 前記実装基板では、
    平面視において、前記第１ゲート配線部、前記第１ソース配線部、前記第２ソース配線部及び前記第２ゲート配線部が、この順に並んでおり、
    前記複数の双方向スイッチは、前記第１ソース配線部と前記第２ソース配線部との間において前記第１ソース配線部及び前記第２ソース配線部から離れて位置している、
    請求項８に記載の双方向スイッチモジュール。
  13. 各々が第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極を有する複数の双方向スイッチと、
    前記複数の双方向スイッチが実装された実装基板と、を備え、
    前記複数の双方向スイッチが並列接続されており、
    前記複数の双方向スイッチの各々では、
    前記第１ソース電極は、複数の第１ソース電極櫛歯部を有し、
    前記第１ゲート電極は、複数の第１ゲート電極櫛歯部を有し、
    前記第２ゲート電極は、複数の第２ゲート電極櫛歯部を有し、
    前記第２ソース電極は、複数の第２ソース電極櫛歯部を有し、
    前記複数の第１ソース電極櫛歯部と複数の第２ソース電極櫛歯部とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部と第２ソース電極櫛歯部との間において第１ソース電極櫛歯部側から順に前記複数の第１ゲート電極櫛歯部のうちの１つの第１ゲート電極櫛歯部及び前記複数の第２ゲート電極櫛歯部のうちの１つの第２ゲート電極櫛歯部が並んでおり、
    前記複数の双方向スイッチの各々は、
    前記複数の第１ソース電極櫛歯部に電気的に接続された第１ソース電極パッドと、
    前記複数の第１ゲート電極櫛歯部に電気的に接続された第１ゲート電極パッドと、
    前記複数の第２ゲート電極櫛歯部に電気的に接続された第２ゲート電極パッドと、
    前記複数の第２ソース電極櫛歯部に電気的に接続された第２ソース電極パッドと、を更に有し、
    前記複数の双方向スイッチの各々は、
    平面視で互いに平行な第１辺及び第２辺と、
    平面視で互いに平行な第３辺及び第４辺と、を有し、
    前記第１ソース電極パッドは、前記第１辺に沿って配置されており、
    前記第２ソース電極パッドは、前記第２辺に沿って配置されており、
    前記第１ゲート電極パッドと前記第２ゲート電極パッドとは、前記第３辺に沿って配置されており、
    前記第３辺に沿った方向において、前記第１ソース電極パッド、前記第１ゲート電極パッド、前記第２ゲート電極パッド及び前記第２ソース電極パッドが、この順に並んでおり、
    前記実装基板は、
    絶縁性基板と、
    前記絶縁性基板上に配置されている第１ソース配線部、第１ゲート配線部、第２ゲート配線部及び第２ソース配線部と、を有し、
    前記複数の双方向スイッチの各々の前記第１ソース電極と前記第１ソース配線部とを電気的に接続している第１ソースワイヤと、
    前記複数の双方向スイッチの各々の前記第１ゲート電極と前記第１ゲート配線部とを電気的に接続している第１ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ゲート電極と前記第２ゲート配線部とを電気的に接続している第２ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ソース電極と前記第２ソース配線部とを電気的に接続している第２ソースワイヤと、を更に備え、
    前記実装基板では、
    平面視において、前記第１ゲート配線部、前記第１ソース配線部、前記第２ソース配線部及び前記第２ゲート配線部が、この順に並んでおり、
    前記複数の双方向スイッチは、前記第１ソース配線部と前記第２ソース配線部との間において前記第１ソース配線部及び前記第２ソース配線部から離れて位置している、
    双方向スイッチモジュール。
  14. 各々が第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極を有する複数の双方向スイッチと、
    前記複数の双方向スイッチが実装された実装基板と、を備え、
    前記複数の双方向スイッチが並列接続されており、
    前記複数の双方向スイッチの各々では、
    前記第１ソース電極は、複数の第１ソース電極櫛歯部を有し、
    前記第１ゲート電極は、複数の第１ゲート電極櫛歯部を有し、
    前記第２ゲート電極は、複数の第２ゲート電極櫛歯部を有し、
    前記第２ソース電極は、複数の第２ソース電極櫛歯部を有し、
    前記複数の第１ソース電極櫛歯部と複数の第２ソース電極櫛歯部とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部と第２ソース電極櫛歯部との間において第１ソース電極櫛歯部側から順に前記複数の第１ゲート電極櫛歯部のうちの１つの第１ゲート電極櫛歯部及び前記複数の第２ゲート電極櫛歯部のうちの１つの第２ゲート電極櫛歯部が並んでおり、
    前記複数の双方向スイッチの各々は、
    前記複数の第１ソース電極櫛歯部に電気的に接続された第１ソース電極パッドと、
    前記複数の第１ゲート電極櫛歯部に電気的に接続された第１ゲート電極パッドと、
    前記複数の第２ゲート電極櫛歯部に電気的に接続された第２ゲート電極パッドと、
    前記複数の第２ソース電極櫛歯部に電気的に接続された第２ソース電極パッドと、を更に有し、
    前記複数の双方向スイッチの各々は、
    平面視で互いに平行な第１辺及び第２辺と、
    平面視で互いに平行な第３辺及び第４辺と、を有し、
    前記第１ソース電極パッド及び前記第１ゲート電極パッドは、前記第１辺に沿って配置されており、
    前記第１辺に沿った方向において、前記第１ソース電極パッドの長さが、前記第１ゲート電極パッドの長さよりも長く、
    前記第２ソース電極パッド及び前記第２ゲート電極パッドは、前記第２辺に沿って配置されており、
    前記第２辺に沿った方向において、前記第２ソース電極パッドの長さが、前記第２ゲート電極パッドの長さよりも長く、
    前記実装基板は、
    絶縁性基板と、
    前記絶縁性基板上に配置されている第１ソース配線部、第１ゲート配線部、第２ゲート配線部及び第２ソース配線部と、を有し、
    前記複数の双方向スイッチの各々の前記第１ソース電極と前記第１ソース配線部とを電気的に接続している第１ソースワイヤと、
    前記複数の双方向スイッチの各々の前記第１ゲート電極と前記第１ゲート配線部とを電気的に接続している第１ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ゲート電極と前記第２ゲート配線部とを電気的に接続している第２ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ソース電極と前記第２ソース配線部とを電気的に接続している第２ソースワイヤと、を更に備え、
    前記実装基板では、
    平面視において、前記第１ゲート配線部、前記第１ソース配線部、前記第２ソース配線部及び前記第２ゲート配線部が、この順に並んでおり、
    前記複数の双方向スイッチは、前記第１ソース配線部と前記第２ソース配線部との間において前記第１ソース配線部及び前記第２ソース配線部から離れて位置している、
    双方向スイッチモジュール。
  15. 前記実装基板では、
    平面視において、前記第１ゲート配線部、前記第２ゲート配線部、前記第１ソース配線部及び前記第２ソース配線部が、この順に並んでおり、
    前記複数の双方向スイッチは、前記第１ソース配線部と前記第２ソース配線部との間において前記第１ソース配線部及び前記第２ソース配線部から離れて位置している、
    請求項８記載の双方向スイッチモジュール。
  16. 各々が第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極を有する複数の双方向スイッチと、
    前記複数の双方向スイッチが実装された実装基板と、を備え、
    前記複数の双方向スイッチが並列接続されており、
    前記複数の双方向スイッチの各々では、
    前記第１ソース電極は、複数の第１ソース電極櫛歯部を有し、
    前記第１ゲート電極は、複数の第１ゲート電極櫛歯部を有し、
    前記第２ゲート電極は、複数の第２ゲート電極櫛歯部を有し、
    前記第２ソース電極は、複数の第２ソース電極櫛歯部を有し、
    前記複数の第１ソース電極櫛歯部と複数の第２ソース電極櫛歯部とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部と第２ソース電極櫛歯部との間において第１ソース電極櫛歯部側から順に前記複数の第１ゲート電極櫛歯部のうちの１つの第１ゲート電極櫛歯部及び前記複数の第２ゲート電極櫛歯部のうちの１つの第２ゲート電極櫛歯部が並んでおり、
    前記複数の双方向スイッチの各々は、
    前記複数の第１ソース電極櫛歯部に電気的に接続された第１ソース電極パッドと、
    前記複数の第１ゲート電極櫛歯部に電気的に接続された第１ゲート電極パッドと、
    前記複数の第２ゲート電極櫛歯部に電気的に接続された第２ゲート電極パッドと、
    前記複数の第２ソース電極櫛歯部に電気的に接続された第２ソース電極パッドと、を更に有し、
    前記複数の双方向スイッチの各々は、
    平面視で互いに平行な第１辺及び第２辺と、
    平面視で互いに平行な第３辺及び第４辺と、を有し、
    前記第１ソース電極パッドは、前記第１辺に沿って配置されており、
    前記第２ソース電極パッドは、前記第２辺に沿って配置されており、
    前記第１ゲート電極パッドと前記第２ゲート電極パッドとは、前記第３辺に沿って配置されており、
    前記第３辺に沿った方向において、前記第１ソース電極パッド、前記第１ゲート電極パッド、前記第２ゲート電極パッド及び前記第２ソース電極パッドが、この順に並んでおり、
    前記実装基板は、
    絶縁性基板と、
    前記絶縁性基板上に配置されている第１ソース配線部、第１ゲート配線部、第２ゲート配線部及び第２ソース配線部と、を有し、
    前記複数の双方向スイッチの各々の前記第１ソース電極と前記第１ソース配線部とを電気的に接続している第１ソースワイヤと、
    前記複数の双方向スイッチの各々の前記第１ゲート電極と前記第１ゲート配線部とを電気的に接続している第１ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ゲート電極と前記第２ゲート配線部とを電気的に接続している第２ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ソース電極と前記第２ソース配線部とを電気的に接続している第２ソースワイヤと、を更に備え、
    前記実装基板では、
    平面視において、前記第１ゲート配線部、前記第２ゲート配線部、前記第１ソース配線部及び前記第２ソース配線部が、この順に並んでおり、
    前記複数の双方向スイッチは、前記第１ソース配線部と前記第２ソース配線部との間において前記第１ソース配線部及び前記第２ソース配線部から離れて位置している、
    双方向スイッチモジュール。
  17. 各々が第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極を有する複数の双方向スイッチと、
    前記複数の双方向スイッチが実装された実装基板と、を備え、
    前記複数の双方向スイッチが並列接続されており、
    前記複数の双方向スイッチの各々では、
    前記第１ソース電極は、複数の第１ソース電極櫛歯部を有し、
    前記第１ゲート電極は、複数の第１ゲート電極櫛歯部を有し、
    前記第２ゲート電極は、複数の第２ゲート電極櫛歯部を有し、
    前記第２ソース電極は、複数の第２ソース電極櫛歯部を有し、
    前記複数の第１ソース電極櫛歯部と複数の第２ソース電極櫛歯部とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部と第２ソース電極櫛歯部との間において第１ソース電極櫛歯部側から順に前記複数の第１ゲート電極櫛歯部のうちの１つの第１ゲート電極櫛歯部及び前記複数の第２ゲート電極櫛歯部のうちの１つの第２ゲート電極櫛歯部が並んでおり、
    前記複数の双方向スイッチの各々は、
    前記複数の第１ソース電極櫛歯部に電気的に接続された第１ソース電極パッドと、
    前記複数の第１ゲート電極櫛歯部に電気的に接続された第１ゲート電極パッドと、
    前記複数の第２ゲート電極櫛歯部に電気的に接続された第２ゲート電極パッドと、
    前記複数の第２ソース電極櫛歯部に電気的に接続された第２ソース電極パッドと、を更に有し、
    前記複数の双方向スイッチの各々は、
    平面視で互いに平行な第１辺及び第２辺と、
    平面視で互いに平行な第３辺及び第４辺と、を有し、
    前記第１ソース電極パッド及び前記第１ゲート電極パッドは、前記第１辺に沿って配置されており、
    前記第１辺に沿った方向において、前記第１ソース電極パッドの長さが、前記第１ゲート電極パッドの長さよりも長く、
    前記第２ソース電極パッド及び前記第２ゲート電極パッドは、前記第２辺に沿って配置されており、
    前記第２辺に沿った方向において、前記第２ソース電極パッドの長さが、前記第２ゲート電極パッドの長さよりも長く、
    前記実装基板は、
    絶縁性基板と、
    前記絶縁性基板上に配置されている第１ソース配線部、第１ゲート配線部、第２ゲート配線部及び第２ソース配線部と、を有し、
    前記複数の双方向スイッチの各々の前記第１ソース電極と前記第１ソース配線部とを電気的に接続している第１ソースワイヤと、
    前記複数の双方向スイッチの各々の前記第１ゲート電極と前記第１ゲート配線部とを電気的に接続している第１ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ゲート電極と前記第２ゲート配線部とを電気的に接続している第２ゲートワイヤと、
    前記複数の双方向スイッチの各々の前記第２ソース電極と前記第２ソース配線部とを電気的に接続している第２ソースワイヤと、を更に備え、
    前記実装基板では、
    平面視において、前記第１ゲート配線部、前記第２ゲート配線部、前記第１ソース配線部及び前記第２ソース配線部が、この順に並んでおり、
    前記複数の双方向スイッチは、前記第１ソース配線部と前記第２ソース配線部との間において前記第１ソース配線部及び前記第２ソース配線部から離れて位置している、
    双方向スイッチモジュール。
  18. 前記実装基板は、
    前記第１ゲート配線部から前記第２ゲート配線部に近づく向きに延びている複数の第１ゲート配線延長部と、
    前記第２ゲート配線部から前記第１ゲート配線部に近づく向きに延びている複数の第２ゲート配線延長部と、を更に有し、
    前記複数の第１ゲート配線延長部は、前記複数の双方向スイッチに一対一に対応し対応する双方向スイッチに隣接しており、
    前記複数の第２ゲート配線延長部は、前記複数の双方向スイッチに一対一に対応し対応する双方向スイッチに隣接しており、
    前記実装基板では、
    前記複数の第１ゲート配線延長部と前記複数の第２ゲート配線延長部とが一対一に対応し対応する第１ゲート配線延長部と第２ゲート配線延長部との先端同士が対向している、
    請求項９～１１のいずれか一項に記載の双方向スイッチモジュール。
  19. 前記実装基板は、
    前記第１ソース配線部から前記第２ソース配線部に近づく向きに延びている複数の第１ソース配線延長部と、
    前記第２ソース配線部から前記第１ソース配線部に近づく向きに延びている複数の第２ソース配線延長部と、を更に有し、
    前記複数の第１ソース配線延長部と前記複数の第２ソース配線延長部とが１つずつ交互に並んでおり、
    前記複数の第１ソース配線延長部と前記複数の第２ソース配線延長部とのうち隣り合う第１ソース配線延長部と第２ソース配線延長部との間に、前記複数の双方向スイッチのうち１つの双方向スイッチが位置している、
    請求項１２に記載の双方向スイッチモジュール。
  20. 第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極を備える双方向スイッチであって、
    前記第１ソース電極は、複数の第１ソース電極櫛歯部を有し、
    前記第１ゲート電極は、複数の第１ゲート電極櫛歯部を有し、
    前記第２ゲート電極は、複数の第２ゲート電極櫛歯部を有し、
    前記第２ソース電極は、複数の第２ソース電極櫛歯部を有し、
    前記複数の第１ソース電極櫛歯部と複数の第２ソース電極櫛歯部とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部と第２ソース電極櫛歯部との間において第１ソース電極櫛歯部側から順に前記複数の第１ゲート電極櫛歯部のうちの１つの第１ゲート電極櫛歯部及び前記複数の第２ゲート電極櫛歯部のうちの１つの第２ゲート電極櫛歯部が並んでおり、
    前記双方向スイッチは、
    前記複数の第１ソース電極櫛歯部に電気的に接続された第１ソース電極パッドと、
    前記複数の第１ゲート電極櫛歯部に電気的に接続された第１ゲート電極パッドと、
    前記複数の第２ゲート電極櫛歯部に電気的に接続された第２ゲート電極パッドと、
    前記複数の第２ソース電極櫛歯部に電気的に接続された第２ソース電極パッドと、を更に備え、
    前記双方向スイッチは、
    平面視で互いに平行な第１辺及び第２辺と、
    平面視で互いに平行な第３辺及び第４辺と、を有し、
    前記第１ソース電極パッドは、前記第１辺に沿って配置されており、
    前記第２ソース電極パッドは、前記第２辺に沿って配置されており、
    前記第１ゲート電極パッドは、前記第３辺に沿って配置されており、
    前記第２ゲート電極パッドは、前記第４辺に沿って配置されており、
    前記第１ゲート電極パッドと前記第１ソース電極パッドとの距離が、前記第１ゲート電極パッドと前記第２ソース電極パッドとの距離よりも短く、
    前記第２ゲート電極パッドと前記第２ソース電極パッドとの距離が、前記第２ゲート電極パッドと前記第１ソース電極パッドとの距離よりも短い、
    双方向スイッチ。
  21. 第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極を備える双方向スイッチであって、
    前記第１ソース電極は、複数の第１ソース電極櫛歯部を有し、
    前記第１ゲート電極は、複数の第１ゲート電極櫛歯部を有し、
    前記第２ゲート電極は、複数の第２ゲート電極櫛歯部を有し、
    前記第２ソース電極は、複数の第２ソース電極櫛歯部を有し、
    前記複数の第１ソース電極櫛歯部と複数の第２ソース電極櫛歯部とが、１つずつ交互に並んでおり、隣り合う第１ソース電極櫛歯部と第２ソース電極櫛歯部との間において第１ソース電極櫛歯部側から順に前記複数の第１ゲート電極櫛歯部のうちの１つの第１ゲート電極櫛歯部及び前記複数の第２ゲート電極櫛歯部のうちの１つの第２ゲート電極櫛歯部が並んでおり、
    前記双方向スイッチは、
    前記複数の第１ソース電極櫛歯部に電気的に接続された第１ソース電極パッドと、
    前記複数の第１ゲート電極櫛歯部に電気的に接続された２つの第１ゲート電極パッドと、
    前記複数の第２ゲート電極櫛歯部に電気的に接続された２つの第２ゲート電極パッドと、
    前記複数の第２ソース電極櫛歯部に電気的に接続された第２ソース電極パッドと、を更に備え、
    前記双方向スイッチは、
    平面視で互いに平行な第１辺及び第２辺と、
    平面視で互いに平行な第３辺及び第４辺と、を有し、
    前記第１ソース電極パッドは、前記第１辺に沿って配置されており、
    前記第２ソース電極パッドは、前記第２辺に沿って配置されており、
    前記２つの第１ゲート電極パッドのうち１つの第１ゲート電極パッドと前記２つの第２ゲート電極パッドのうち１つの第２ゲート電極パッドとは、
    前記第３辺に沿って配置されており、
    前記第１ソース電極パッドと前記第２ソース電極パッドとの間において、前記１つの第１ゲート電極パッドが前記第１ソース電極パッド側に位置し、前記１つの第２ゲート電極パッドが前記第２ソース電極パッド側に位置しており、
    前記２つの第１ゲート電極パッドのうち残りの１つの第１ゲート電極パッドと前記２つの第２ゲート電極パッドのうち残りの１つの第２ゲート電極パッドとは、
    前記第４辺に沿って配置されており、
    前記第１ソース電極パッドと前記第２ソース電極パッドとの間において、前記残りの１つの第１ゲート電極パッドが前記第１ソース電極パッド側に位置し、前記残りの１つの第２ゲート電極パッドが前記第２ソース電極パッド側に位置している、
    双方向スイッチ。
JP2021520737A 2019-05-21 2020-05-14 双方向スイッチモジュール及び双方向スイッチ Active JP7570061B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019095446 2019-05-21
JP2019095446 2019-05-21
PCT/JP2020/019191 WO2020235429A1 (ja) 2019-05-21 2020-05-14 双方向スイッチモジュール及び双方向スイッチ

Publications (2)

Publication Number Publication Date
JPWO2020235429A1 JPWO2020235429A1 (ja) 2020-11-26
JP7570061B2 true JP7570061B2 (ja) 2024-10-21

Family

ID=73458813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021520737A Active JP7570061B2 (ja) 2019-05-21 2020-05-14 双方向スイッチモジュール及び双方向スイッチ

Country Status (4)

Country Link
US (1) US12125904B2 (ja)
JP (1) JP7570061B2 (ja)
CN (1) CN113841254A (ja)
WO (1) WO2020235429A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001045772A (ja) 1999-08-03 2001-02-16 Yaskawa Electric Corp ３レベルインバータまたはｐｗｍサイクロコンバータ
JP2002141506A (ja) 2000-10-31 2002-05-17 Sanyo Electric Co Ltd 双方向スイッチの実装構造と双方向スイッチを備える保護回路
JP2005237138A (ja) 2004-02-20 2005-09-02 Hitachi Ltd 電力変換装置
WO2011064955A1 (ja) 2009-11-30 2011-06-03 パナソニック株式会社 双方向スイッチ
JP2012023074A (ja) 2010-07-12 2012-02-02 Panasonic Corp 窒化物半導体装置
WO2016203764A1 (ja) 2015-06-17 2016-12-22 パナソニックＩｐマネジメント株式会社 半導体装置及びモジュール部品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5433214B2 (ja) * 2007-12-07 2014-03-05 パナソニック株式会社 モータ駆動回路
JP2011165749A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 半導体装置
JP5555206B2 (ja) * 2011-07-11 2014-07-23 株式会社 日立パワーデバイス 半導体パワーモジュール
US8901639B2 (en) * 2012-07-26 2014-12-02 Cree, Inc. Monolithic bidirectional silicon carbide switching devices
DE112015006984B4 (de) * 2015-09-29 2020-12-17 Mitsubishi Electric Corporation Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist
US11862630B2 (en) * 2018-04-23 2024-01-02 Infineon Technologies Austria Ag Semiconductor device having a bidirectional switch and discharge circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001045772A (ja) 1999-08-03 2001-02-16 Yaskawa Electric Corp ３レベルインバータまたはｐｗｍサイクロコンバータ
JP2002141506A (ja) 2000-10-31 2002-05-17 Sanyo Electric Co Ltd 双方向スイッチの実装構造と双方向スイッチを備える保護回路
JP2005237138A (ja) 2004-02-20 2005-09-02 Hitachi Ltd 電力変換装置
WO2011064955A1 (ja) 2009-11-30 2011-06-03 パナソニック株式会社 双方向スイッチ
JP2012023074A (ja) 2010-07-12 2012-02-02 Panasonic Corp 窒化物半導体装置
WO2016203764A1 (ja) 2015-06-17 2016-12-22 パナソニックＩｐマネジメント株式会社 半導体装置及びモジュール部品

Also Published As

Publication number Publication date
WO2020235429A1 (ja) 2020-11-26
JPWO2020235429A1 (ja) 2020-11-26
CN113841254A (zh) 2021-12-24
US20220310835A1 (en) 2022-09-29
US12125904B2 (en) 2024-10-22

Similar Documents

Publication Publication Date Title
US7547964B2 (en) Device packages having a III-nitride based power semiconductor device
CN103229284B (zh) 氮化物半导体装置
JP7213469B2 (ja) 半導体装置及びその製造方法
JP5692377B2 (ja) 半導体ユニットおよび半導体装置
JP4645313B2 (ja) 半導体装置
JP7137558B2 (ja) 半導体装置
JP7428018B2 (ja) 半導体モジュール
JP6744610B2 (ja) 半導体パッケージ、モジュールおよび電気機器
JP2005302951A (ja) 電力用半導体装置パッケージ
JP7491043B2 (ja) 半導体モジュール
US11062981B2 (en) Bidirectional switch and bidirectional switch device including the switch
JP6468984B2 (ja) 半導体装置
JP7570061B2 (ja) 双方向スイッチモジュール及び双方向スイッチ
CN103597588A (zh) 氮化物半导体装置
CN108807369B (zh) 具有可控半导体元件的半导体装置
JP7209615B2 (ja) 半導体装置
US10290583B2 (en) Semiconductor device
CN114365281A (zh) 电气回路和半导体模块
JP7407684B2 (ja) 半導体装置
JP7434750B2 (ja) 半導体装置
WO2022153806A1 (ja) 半導体装置
WO2024166718A1 (ja) トランスチップ
JP2024135948A (ja) 半導体装置及び半導体モジュール
CN118591889A (zh) 半导体装置和半导体模块
TW202447963A (zh) 對四象限三族氮化物開關的配置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240927

R150 Certificate of patent or registration of utility model

Ref document number: 7570061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150