[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2014041731A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2014041731A1
WO2014041731A1 PCT/JP2013/004093 JP2013004093W WO2014041731A1 WO 2014041731 A1 WO2014041731 A1 WO 2014041731A1 JP 2013004093 W JP2013004093 W JP 2013004093W WO 2014041731 A1 WO2014041731 A1 WO 2014041731A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
electrode
semiconductor device
layer
gate electrode
Prior art date
Application number
PCT/JP2013/004093
Other languages
English (en)
French (fr)
Inventor
英和 梅田
一裕 海原
田村　聡之
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2014535353A priority Critical patent/JP6240898B2/ja
Priority to CN201380047535.8A priority patent/CN104620366B/zh
Publication of WO2014041731A1 publication Critical patent/WO2014041731A1/ja
Priority to US14/636,149 priority patent/US9911843B2/en
Priority to US15/873,438 priority patent/US10868167B2/en
Priority to US17/091,302 priority patent/US11699751B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Definitions

  • the present invention relates to a semiconductor device made of a nitride semiconductor that can be applied to, for example, a power switching element used in a power circuit of a consumer device.
  • Group III nitride semiconductors typified by gallium nitride (GaN) are wide gap semiconductors in which, for example, the band gaps of gallium nitride (GaN) and aluminum nitride (AlN) are as large as 3.4 eV and 6.2 eV, respectively, at room temperature.
  • the dielectric breakdown electric field is large, and the electron saturation speed is higher than that of a compound semiconductor such as gallium arsenide (GaAs) or silicon (Si). Therefore, research and development of field effect transistors (Field Effect Transistors: FETs) using GaN-based compound semiconductor materials are being actively conducted as high-frequency electronic devices or high-power electronic devices.
  • FETs Field Effect Transistors
  • nitride semiconductor materials such as GaN can obtain various mixed crystals with AlN or indium nitride (InN)
  • a heterojunction can be formed in the same manner as conventional arsenic semiconductor materials such as GaAs.
  • a heterojunction made of a nitride semiconductor, for example, an AlGaN / GaN heterostructure, has a feature that high-concentration and high-mobility carriers generated by spontaneous polarization and piezo-polarization are generated at the interface even when impurities are not doped. Therefore, high speed operation is possible when a transistor is manufactured using a nitride semiconductor.
  • AlGaN represents AlxGa1-xN (where x is 0 ⁇ x ⁇ 1)
  • InGaN is InyGa1-yN (where y is 0 ⁇ y ⁇ 1).
  • AlInN represents AlzIn1-zN (where z is 0 ⁇ z ⁇ 1)
  • InAlGaN is InyAlxGa1-xyN (where x and y are 0 ⁇ x ⁇ 1, 0 ⁇ Y ⁇ 1, 0 ⁇ x + y ⁇ 1). This notation also applies to the following.
  • Patent Document 1 As a semiconductor device made of a nitride semiconductor in which a gate electrode is formed in a finger shape, that is, a nitride semiconductor device, one described in Patent Document 1 below is known.
  • the nitride semiconductor device described in Patent Document 1 includes a nitride semiconductor layer having conductivity immediately below the electrode wiring, parasitic capacitance is generated by the electrode wiring, and the source electrode, the drain electrode, the gate electrode, There is a problem that a leakage current occurs between the two.
  • the problem to be solved by the present invention is to reduce the parasitic capacitance and leakage current of the nitride semiconductor device.
  • a semiconductor device of the present invention includes a substrate, a nitride semiconductor layer formed on the substrate, a source electrode, a drain electrode, and a gate electrode formed on the nitride semiconductor layer, And a gate wiring layer formed on the nitride semiconductor layer and connected to the gate electrode, wherein the nitride semiconductor layer has a high resistance at a position immediately below the gate wiring layer and away from the end on the gate electrode side. A region is provided.
  • the nitride semiconductor layer has a high resistance region immediately below the gate wiring layer and at a position away from the end on the gate electrode side. An increase in gate current can be suppressed.
  • the source electrode or the drain electrode is preferably surrounded by a gate electrode and a gate wiring layer. According to this preferable configuration, electrons flowing out from the source electrode always pass under the gate electrode or the gate wiring layer, and the pinch-off characteristic of the gate is improved.
  • the gate electrode is further branched from the wiring layer.
  • the semiconductor device of the present invention preferably further includes a plurality of source electrodes, drain electrodes, and gate electrodes, and the gate electrode is preferably disposed between the source electrode and the drain electrode.
  • the source electrode and the drain electrode are further arranged in this order along the gate wiring layer.
  • the semiconductor device of the present invention further includes a plurality of wiring layers, and the source electrode, the drain electrode, and the gate electrode are sandwiched between adjacent two of the plurality of wiring layers.
  • the semiconductor device of the present invention preferably further includes a source electrode, a drain electrode, and a gate electrode on both sides of the wiring layer.
  • the high resistance region preferably surrounds the source electrode, the drain electrode, and the gate electrode.
  • a source electrode and a drain electrode are further arranged with a wiring layer interposed therebetween.
  • the source electrode, the drain electrode, and the gate electrode has a rounded end. According to this preferable configuration, electric field concentration can be suppressed in the vicinity of the electrode by rounding the electrode end.
  • the high resistance region preferably has a rounded inner end. According to this preferred configuration, electric field concentration can be suppressed in the vicinity of the high resistance region by rounding the inner end portion of the high resistance region.
  • a groove is formed in the nitride semiconductor layer immediately below the gate electrode.
  • a groove is formed in the nitride semiconductor layer immediately below the wiring layer and in the vicinity of the high resistance region.
  • the groove portion surrounds the source electrode or the drain electrode.
  • the groove portion directly below the gate electrode is provided to be branched from the groove portion immediately below the wiring layer.
  • the end of the groove is preferably rounded. According to this preferable configuration, since the end of the groove is rounded, electric field concentration can be suppressed in the vicinity of the end of the groove.
  • the semiconductor device of the present invention further includes a source electrode, a drain electrode, and a gate electrode on both sides of the wiring layer, and a groove is formed in the nitride semiconductor layer immediately below the wiring layer and in the vicinity of both sides of the high resistance region. preferable.
  • the semiconductor device of the present invention further includes a pad formed on the nitride semiconductor layer, and the gate wiring layer is connected to the pad.
  • the semiconductor device of the present invention further includes a plurality of gate electrodes and gate wiring layers, two of the plurality of gate electrodes being sandwiched between the source electrode and the drain electrode, and sandwiched between the source electrode and the drain electrode.
  • the two gate electrodes are preferably connected to two different gate wiring layers.
  • one of the two gate electrodes and the two gate wiring layers surrounds the source electrode, and the other gate electrode and the gate wiring layer surrounds the drain electrode. It is preferable.
  • the two gate wiring layers further face each other with the source electrode and the drain electrode interposed therebetween, and the source electrode and the drain electrode are alternately arranged along the two gate wiring layers. It is preferable to arrange
  • a groove is formed in the nitride semiconductor layer immediately below the gate electrode.
  • a p-type semiconductor layer is further formed between the gate electrode and gate wiring layer and the first nitride semiconductor layer.
  • the p-type semiconductor layer is preferably formed immediately below the gate electrode and the wiring layer and in the vicinity of the high resistance region, and the gate electrode and the wiring layer preferably cover the p-type semiconductor layer.
  • an insulating layer is further formed between the gate electrode and the gate wiring layer and the first nitride semiconductor layer.
  • the high resistance region is preferably formed by ion implantation into the nitride semiconductor layer.
  • the nitride semiconductor layer preferably has two layers having different compositions and in contact with each other, and the high resistance region is preferably formed by etching until reaching the interface between the two layers.
  • the nitride semiconductor according to the present invention it is possible to suppress the parasitic capacitance and leakage current in the gate wiring while improving the pinch-off characteristics of the transistor.
  • FIG. 1 is a plan view of a nitride semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the nitride semiconductor device according to Example 1-1 of the first embodiment of the present invention.
  • FIG. 3 is a diagram showing Ids-Vds characteristics of the nitride semiconductor device.
  • FIG. 4 is a plan view of a nitride semiconductor device according to Modification 1-1 of the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of the nitride semiconductor device according to Example 1-2.
  • FIG. 6 is a cross-sectional view of the nitride semiconductor device according to Example 1-3.
  • FIG. 7 is a plan view of a nitride semiconductor device according to the second embodiment of the present invention.
  • FIG. 8 is a cross-sectional view of the nitride semiconductor device.
  • FIG. 9 is a plan view of a nitride semiconductor device according to Modification 2-1 of the second embodiment of the present invention.
  • FIG. 10 is a plan view of the nitride semiconductor device according to Modification 2-2.
  • FIG. 11 is a plan view of the nitride semiconductor device according to Modification 2-3.
  • FIG. 12 is a plan view of a nitride semiconductor device according to the third embodiment of the present invention.
  • FIG. 13 is a cross-sectional view of the nitride semiconductor device according to Example 3-1 of the third embodiment of the present invention.
  • FIG. 14 is a plan view of the nitride semiconductor device according to Modification 3-1.
  • FIG. 15 is a cross-sectional view of the nitride semiconductor device according to Example 3-2.
  • FIG. 16 is a cross-sectional view of the nitride semiconductor device according to Example 3-3.
  • FIG. 17 is a plan view of the nitride semiconductor device according to Modification 3-2.
  • FIG. 18 is a plan view of a nitride semiconductor device according to the fourth embodiment of the present invention.
  • FIG. 19 is a cross-sectional view of the nitride semiconductor device according to Example 4-1 of the fourth embodiment of the present invention.
  • FIG. 20 is a cross-sectional view of the nitride semiconductor device according to Example 4-2.
  • FIG. 21 is a cross-sectional view of the nitride semiconductor device according to Example 4-3.
  • FIG. 22 is a plan view of the nitride semiconductor device according to Modification 4-1.
  • FIG. 23 is a plan view of the nitride semiconductor device according to Modification 4-2.
  • FIG. 24 is a plan view of the nitride semiconductor device according to Modification 4-3.
  • FIG. 25 is a plan view of the nitride semiconductor device according to Modification 4-4.
  • FIG. 26 is a plan view of the nitride semiconductor device according to Modification 4-5.
  • FIG. 27 is a plan view of the nitride semiconductor device according to Modification 4-6.
  • FIG. 28 is a plan view of a nitride semiconductor device according to the fifth embodiment of the present invention.
  • FIG. 29 is a cross-sectional view of the nitride semiconductor device.
  • FIG. 30 is a plan view of the nitride semiconductor device according to Modification 5-1.
  • FIG. 31 is a plan view of a nitride semiconductor device according to the sixth embodiment of the present invention.
  • FIG. 32 is a plan view of a nitride semiconductor device according to another embodiment of the present invention.
  • FIG. 1 is a plan view showing a structure of a semiconductor device made of a nitride semiconductor, that is, a nitride semiconductor device, according to the first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing the structure of the nitride semiconductor device taken along broken line AA ′ shown in FIG.
  • hatching is abbreviate
  • the nitride semiconductor device includes, for example, a buffer layer 102 made of AlN having a thickness of 100 nm, for example, on a substrate 101 made of silicon having a thickness of 600 ⁇ m, and a thickness of 2 ⁇ m.
  • An undoped GaN layer 103 and an undoped AlGaN layer 104 having an Al composition ratio of 20% with a thickness of 20 nm are epitaxially grown in this order.
  • a source electrode 107 made of a laminated structure of Ti and Al and a laminated structure of Ti and Al.
  • a drain electrode 108 is formed so as to be in ohmic contact with the undoped AlGaN layer 104.
  • a gate electrode 106 made of Ni and a gate wiring 110 made of Au are formed in contact with the undoped AlGaN layer 104 so as to make Schottky contact. Further, the gate wiring 110 is electrically connected to the gate electrode 106 and is formed so as to form 90 ° with the gate electrode 106, the source electrode 107, and the drain electrode 108.
  • the gate electrode 106 and the gate wiring 110 may be made of the same electrode material or may be formed at the same time.
  • the electrode material of the gate electrode 106 and the gate wiring 110 may be Ni, and may be formed by vapor deposition, sputtering, or the like by performing photolithography at the same time.
  • the source electrode 107 is disposed so as to be surrounded by the gate electrode 106 and the gate wiring 110. Further, in the undoped GaN layer 103 and the undoped AlGaN layer 104 immediately below the gate wiring 110, a high resistance region 112 having a high resistance by, for example, Ar ion implantation is formed, and the high resistance region 112 and the element are directly below the gate wiring. The boundary with the region 113 is located.
  • the resistance value of the high resistance region 112 is a value equal to or greater than a measurement limit value in normal resistance measurement. That is, the high resistance region 112 exhibits a semi-insulating property or an insulating property.
  • a gate pad 119 made of Au is provided at the end of the gate wiring 110.
  • the length of the source electrode 107 and the drain electrode 108 in the direction along the broken line AA ′ is 200 ⁇ m
  • the width of the source electrode 107 and the drain electrode 108 (the width in the direction perpendicular to the broken line AA ′). Is 5 ⁇ m.
  • the width of the gate electrode 106 is 1.5 ⁇ m.
  • the distance between the source electrode 107 and the gate electrode 106, that is, the distance between the electrodes is 1.5 ⁇ m
  • the distance between the gate electrode 106 and the drain electrode 108 is 10 ⁇ m.
  • the inter-electrode distance refers to the distance between the opposite ends of the two electrodes.
  • the source electrode 107 and the drain electrode 108 are provided at a position separated from the end of the gate wiring 110 by 10 ⁇ m.
  • the width of the gate wiring 110 (the width in the direction along the broken line AA ′) is 40 ⁇ m, and the high resistance region 112 formed by ion implantation except for the 2 ⁇ m region from the end of the gate wiring 110 on the gate electrode side is formed. Is formed.
  • the high resistance region 112 is formed in a depth direction (a direction perpendicular to the substrate) from the undoped AlGaN layer 104 to the inside of the undoped GaN layer 103.
  • the depth direction is formed to a depth of 0.5 ⁇ m from the surface of the undoped AlGaN layer 104.
  • the gate pad 119 is a square having a length of 100 ⁇ m on one side.
  • an insulating layer is formed over the gate electrode 106, the source electrode 107, and the drain electrode 108 with respect to the source electrode 107 and the drain electrode 108, and the source electrode 107 and the drain electrode are formed with respect to the insulating layer. Holes (via holes) reaching 108 are formed, and a source pad connected to the source electrode 107 and a drain pad connected to the drain electrode 108 through each via hole are formed. That is, pad-on element mounting is performed.
  • a high-concentration two-dimensional electron gas is formed at the interface between the undoped GaN layer 103 and the undoped AlGaN layer 104, and a large current and low on-resistance operation is possible.
  • the width of the gate wiring 110 is sufficiently wide as 40 ⁇ m. Since the high resistance region 112 is formed immediately below the gate wiring 110, the two-dimensional electron gas immediately below the gate wiring 110 is inactivated. As a result, even if the gate wiring 110 is formed widely, it is possible to suppress an increase in parasitic capacitance and gate current around the gate.
  • the high resistance region 112 was formed by applying the nitride semiconductor device of the present invention according to the present embodiment and Ar ion implantation to the extent that it protrudes outside the gate wiring 110 (that is, the high resistance region 112 is The relationship between the gate-source voltage Vgs and the drain-source current Ids was examined for the nitride semiconductor device (comparative example) that protruded outside the gate wiring 110. The result is shown in FIG.
  • the nitride semiconductor device is grounded in both the present invention and the comparative example.
  • the vertical axis is Ids (unit is A / mm)
  • the horizontal axis is Vgs (unit is V)
  • the value increases in the direction of the arrow on the vertical axis
  • the value is positive in the direction of the arrow on the horizontal axis.
  • Takes the value of The vertical axis is a logarithmic graph.
  • a solid line is a graph relating to the semiconductor device of the present invention, and a broken line is a graph relating to the semiconductor device of the comparative example.
  • Ids is 10 ⁇ 6 A / mm when Vgs is 0 V for the semiconductor device of the comparative example, whereas Ids is 10 ⁇ 9 A when Vgs is 0 V for the semiconductor device of the present invention. / Mm. That is, when Vgs is 0 V, the Ids of the semiconductor device of the present invention is 10-3 times that of the semiconductor device of the comparative example, and the pinch-off characteristic of the semiconductor device of the present invention is the same as that of the semiconductor device of the comparative example. It turned out to be superior. This is considered to be because in the present invention, electrons flowing out from the source electrode 107 always pass under the gate electrode 106 formed on the element region 113.
  • the off-leakage current was compared when the drain voltage was 600V.
  • the results are shown in [Table 3]. Note that a comparison was made in two cases, a case where the ambient temperature (environment temperature) of the semiconductor device was 25 ° C. and a case where the temperature was 150 ° C.
  • the semiconductor device of the present invention has a difference of 1.7 ⁇ A and the comparative semiconductor device of 1.6 ⁇ A, but when the environmental temperature is 150 ° C.
  • the semiconductor device of the present invention is 31 ⁇ A
  • the semiconductor device of the comparative example is 120 ⁇ A
  • the semiconductor device of the present invention has a smaller off-leakage current. This indicates that the semiconductor device of the present invention has a smaller leakage current particularly at high temperature operation than the semiconductor device of the comparative example. This shows that the semiconductor device of the present invention is particularly useful for power applications.
  • the source electrode 107 is surrounded by the gate electrode 106 and the gate wiring 110, but the drain electrode 108 may be surrounded.
  • the length along the broken line A-A ′ from the end of the gate wiring 110 of the gate electrode 106 is more preferably 100 ⁇ m to 800 ⁇ m.
  • the length of the gate electrode is shorter than 100 ⁇ m, the area of the wiring portion becomes relatively large when transistors are integrated, which is not preferable.
  • the gate resistance increases, which adversely affects the switching characteristics and is not preferable.
  • the length along the broken line A-A ′ of the source electrode 107 and the drain electrode 108 may be changed as appropriate.
  • the nitride semiconductor device according to this modification is obtained by rounding the ends of the gate electrode 106, the source electrode 107, and the drain electrode 108 with respect to the nitride semiconductor device shown in the plan view of FIG. Is shown in FIG.
  • the composition and thickness of the undoped AlGaN layer 104 from the substrate 101, and the metal composition, length, and width of the gate electrode 106, the source electrode 107 and the drain electrode 108, the wiring layer 110, and the electrode pad 119 are as described in the first embodiment.
  • the ends of the gate electrode 106, the source electrode 107, and the drain electrode 108 are formed in an arc shape. Thereby, electric field concentration can be suppressed.
  • the sectional view of the nitride semiconductor device is the same as that shown in FIG.
  • Example 1-2 The nitride semiconductor device according to the second embodiment of the present invention is the same as the plan view of the first embodiment and FIG. 1, and is different only in the cross-sectional structure taken along the broken line AA ′ shown in FIG. .
  • the p-type semiconductor layer 105 is formed on the undoped AlGaN layer 104, and the gate electrode 106 and the gate wiring 110 are in contact with the p-type semiconductor layer 105. Is formed.
  • the p-type semiconductor layer 105 an Mg-doped p-type GaN layer having a thickness of 200 nm is used.
  • the gate electrode 106 and the gate wiring 110 may be in ohmic contact with the p-type semiconductor layer 105 or may be in Schottky contact.
  • Ni or Pd may be used as the gate electrode 106 in ohmic contact
  • Ti or W for example, may be used as the gate electrode 106 in Schottky contact.
  • the source electrode 107 is disposed so as to be surrounded by the gate electrode 106, the gate wiring 110 and the p-type semiconductor layer 105. Further, in the undoped GaN layer 103, the undoped AlGaN layer 104, and the p-type semiconductor layer 105 immediately below the gate wiring 110, a high resistance region 112 that has been increased in resistance by, for example, Ar ion implantation is formed. The boundary between the high resistance region 112 and the element region 113 is located in the region.
  • composition and thickness of the undoped AlGaN layer 104 from the substrate 101 the metal composition, length and width, and the high resistance region 112 and element relating to the gate electrode 106, source electrode 107 and drain electrode 108, wiring layer 110, and electrode pad 119.
  • the position of the region 113 is the same as the value described in the first embodiment.
  • a high-concentration two-dimensional electron gas is formed at the interface between the undoped GaN layer 103 and the undoped AlGaN layer 104, and a large current and low on-resistance operation is possible.
  • the connection of the p-type semiconductor layer 105 increases the potential at the interface between the undoped GaN layer 103 and the undoped AlGaN layer 104. For this reason, when the gate voltage is 0 V, a two-dimensional electron gas is not generated and a drain current does not flow, so-called normally-off operation is possible. Thereby, it is possible to ensure the safety of the power supply device and the like.
  • the width of the gate wiring 110 is sufficiently wide in order to reduce the gate resistance of the transistor.
  • the high resistance region 112 is formed immediately below the gate wiring 110, the two-dimensional electron gas immediately below the gate wiring 110 is inactivated. Thereby, even if the gate wiring 110 is formed widely, it is possible to suppress an increase in parasitic capacitance and gate current around the gate. In addition, since the boundary between the high resistance region 112 and the element region 113 is located immediately below the gate wiring 110, electrons flowing out from the source electrode 107 must always be below the gate electrode 106 formed on the element region 113. Therefore, the pinch-off characteristic of the gate is improved.
  • a p-type GaN layer is used as the p-type semiconductor layer, but p-type AlGaN, p-type InGaN, p-type nickel oxide (NiO), or the like may be used.
  • the source electrode 107 is surrounded by the gate electrode 106 and the gate wiring 110.
  • the drain electrode 108 may be surrounded.
  • the ion implantation may be performed only on the undoped GaN layer 103 and the undoped AlGaN layer 104, and the ion implantation may not be performed on the p-type semiconductor layer 105 immediately below the gate wiring 110. . With such a configuration, the leakage current near the high resistance region 112 can be reduced.
  • an insulating gate structure may be formed by providing an insulating film between the p-type semiconductor layer 105 and the gate electrode 106 and between the p-type semiconductor layer 105 and the gate wiring 110. With such a configuration, it is possible to further reduce the leakage current.
  • Example 1-3 The nitride semiconductor device according to this example has the same plan view as in Example 1 and FIG. 1, and only the cross-sectional structure taken along the broken line AA ′ shown in FIG.
  • the insulating film 111 is sandwiched between the undoped AlGaN layer 104 and the gate electrode 105 and between the undoped AlGaN layer 104 and the gate wiring 110 as compared with the first embodiment.
  • the difference is that an insulated gate is configured.
  • the insulating film 111 for example, a 50 nm thick SiO2 film or SiN film can be used.
  • the gate current can be greatly reduced compared to a gate using Schottky contact.
  • the thickness of the insulating film 111 in the high resistance region 112 and the element region 113 is the same is shown, but the thickness of the insulating film 111 may be increased only above the high resistance region 112. Good. As a result, the parasitic capacitance and the leakage current in the high resistance region 112 can be further reduced.
  • the high resistance region 112 may be formed by etching. If the undoped AlGaN layer 104 is removed, the two-dimensional electron gas disappears and the high resistance region 112 can be formed. Further, the high resistance region 112 may be formed by selectively thermally oxidizing the undoped AlGaN layer 104 and the undoped GaN layer 103.
  • FIG. 8 is a cross-sectional view taken along broken line BB ′ in FIG. As shown in FIG. 8, the boundary between the high resistance region 112 and the element region 113 is located immediately below the gate wiring 110.
  • composition and layer thickness of the undoped AlGaN layer 104 from the substrate 101 the composition and layer thickness of the p-type semiconductor layer 105, and the metal composition, length, and width of the gate electrode 106, source electrode 107, drain electrode 108, and electrode pad 119.
  • the values are the same as those described in the first embodiment.
  • the width of the gate wiring 110 is 80 ⁇ m, and Ar ions are implanted in a region exceeding 2 ⁇ m inside from both ends on the gate electrode 106 side of the gate wiring 110 to form a high resistance region 112, thereby increasing the resistance.
  • the outside of the region 112 is an element region 113.
  • transistors can be efficiently integrated.
  • the source electrode 107 is surrounded by the gate electrode 106 and the gate wiring 110, but the drain electrode 108 may be surrounded.
  • the source electrode 107 is surrounded by the gate electrode 106 and the gate wiring 110, but the drain electrode 108 may be surrounded.
  • the length from the end of the gate line 110 of the gate electrode 106 to the end of the opposite gate line 110 is more preferably 100 ⁇ m to 800 ⁇ m.
  • the length of the gate electrode is shorter than 100 ⁇ m, it is not preferable because the area of the wiring portion becomes relatively large when transistors are integrated.
  • the length is longer than 800 ⁇ m, the gate resistance increases, which adversely affects the switching characteristics.
  • the length along the broken line A-A ′ between the source electrode 107 and the drain electrode 108 may be changed as appropriate.
  • the nitride semiconductor device according to this embodiment is different from Modification 2-1 in that gate wirings 110 are provided above and below in parallel with the gate electrode 106 in the second embodiment. Different from form.
  • the source electrode 107 is disposed so as to be surrounded by the gate electrode 106 and the gate wiring 110. Further, as shown in FIG. 10, the boundary between the high resistance region 112 and the element region 113 is located immediately below the gate wiring 110.
  • the source electrode 107 is surrounded by the gate electrode 106 and the gate wiring 110, but the drain electrode 108 may be surrounded.
  • the nitride semiconductor device according to this modification is obtained by rounding the ends of the gate electrode 106, the source electrode 107, and the drain electrode 108 with respect to the nitride semiconductor device shown in the plan view of FIG. Is shown in FIG.
  • the composition and layer thickness of the undoped AlGaN layer 104 from the substrate 101, and the metal composition, length, and width of the gate electrode 106, source electrode 107, drain electrode 108, wiring layer 110, and electrode pad 119 are as in Modification 2-2. It is.
  • the ends of the gate electrode 106, the source electrode 107, and the drain electrode 108 are formed in an arc shape. Thereby, electric field concentration can be suppressed.
  • the sectional view of the nitride semiconductor device is the same as that shown in FIG.
  • the source electrode 107 is surrounded by the gate electrode 106 and the gate wiring 110, but the drain electrode 108 may be surrounded.
  • the high resistance region 112 may be formed by etching. If the undoped AlGaN layer 104 is removed, the two-dimensional electron gas disappears and the high resistance region 112 can be formed. Further, the high resistance region 112 may be formed by selectively thermally oxidizing the undoped AlGaN layer 104 and the undoped GaN layer 103.
  • FIG. 12 is a plan view showing the structure of a nitride semiconductor device according to the third embodiment of the present invention.
  • FIG. 13 is a cross-sectional view showing the structure of the nitride semiconductor device taken along broken line CC ′ shown in FIG.
  • a recessed gate recess region 114 is formed in the undoped AlGaN layer 104 immediately below the gate electrode 106 and the gate wiring 110, and the gate recess region 114 is embedded.
  • the gate electrode 106 and the gate wiring 110 are formed.
  • a side wall of the gate recess region 114 of the undoped AlGaN layer 104 is located immediately below the gate wiring 110.
  • a high resistance region 112 having a high resistance is formed in the undoped GaN layer 103 and the undoped AlGaN layer 104 by, for example, ion implantation of Ar ions.
  • the boundary between the high resistance region 112 and the element region 113 is located immediately below the wiring.
  • the film thickness of the undoped AlGaN layer 104 is 50 nm
  • the width of the gate recess region 114 immediately below the gate electrode 106 is 0.5 ⁇ m
  • the depth is 30 nm. That is, the remaining thickness of the undoped AlGaN layer 104 in the gate recess region 114 is 20 nm.
  • the gate recess region 114 immediately below the gate wiring 110 is formed with a recess from a region 1 ⁇ m inside from the end on the gate electrode 106 side of the gate wiring 110, and the gate recess just below the gate electrode 106 is formed. It is equivalent to the region 114.
  • composition and thickness of the undoped GaN layer 103 from the substrate 101 Regarding the composition and thickness of the p-type semiconductor layer 105, and the metal composition, length, and width of the gate electrode 106, source electrode 107, drain electrode 108, and electrode pad 119.
  • the values are the same as those described in the first embodiment.
  • the width of the gate wiring 110 is 40 ⁇ m, and Ar ions are implanted into a region exceeding 2 ⁇ m inside from the end of the gate wiring 110 on the gate electrode 106 side, thereby forming a high resistance region 112.
  • the outside of the region 112 is an element region 113.
  • the threshold voltage of the transistor is determined by the film thickness of the undoped AlGaN layer 104 in the gate recess region 114, the film thickness of the undoped AlGaN layer other than the gate recess region 114 can be increased. As a result, it is possible to reduce the on-resistance and increase the current by increasing the two-dimensional electron gas concentration. Furthermore, since the distance from the surface to the two-dimensional electron gas is increased by increasing the thickness of the undoped AlGaN layer other than the gate recess region 114, it is possible to suppress deterioration of transient response such as current collapse.
  • the nitride semiconductor device according to this modification is obtained by rounding the ends of the gate electrode 106, the source electrode 107, and the drain electrode 108 with respect to the nitride semiconductor device shown in the plan view of FIG. Is shown in FIG.
  • the composition and thickness of the undoped AlGaN layer 104 from the substrate 101, the metal composition, length and width of the gate electrode 106, the source electrode 107, the drain electrode 108, the wiring layer 110 and the electrode pad 119, and the width of the gate recess region 114 were implemented. It is as Example 3-1.
  • the ends of the gate electrode 106, the source electrode 107, and the drain electrode 108 are formed in an arc shape. Thereby, electric field concentration can be suppressed.
  • the sectional view of the nitride semiconductor device is the same as that of FIG.
  • the threshold voltage of the transistor is determined by the film thickness of the undoped AlGaN layer 104 in the gate recess region 114, the film thickness of the undoped AlGaN layer other than the gate recess region 114 can be increased. As a result, it is possible to reduce the on-resistance and increase the current by increasing the two-dimensional electron gas concentration. Furthermore, since the distance from the surface to the two-dimensional electron gas is increased by increasing the film thickness of the undoped AlGaN layer other than the gate recess region 114, it is possible to suppress deterioration of transient response such as current collapse.
  • Example 3-2 The nitride semiconductor device according to this example has the same plan view of Example 3-1 and FIG. 12, and only the cross-sectional structure taken along the broken line CC ′ shown in FIG.
  • a p-type semiconductor layer 105 is formed so as to fill the recessed region of the undoped AlGaN layer 104, and the gate electrode 106 and the gate wiring 110 are formed as a p-type semiconductor layer. It is formed so as to contact 105.
  • the side wall of the gate recess region 114 of the undoped AlGaN layer is located immediately below the gate wiring 110.
  • a high resistance region 112 that has been increased in resistance by ion implantation of, for example, Ar ions is formed.
  • the boundary between the high resistance region 112 and the element region 113 is located in the region.
  • the p-type semiconductor layer 105 Mg-doped p-type GaN is used.
  • a high-concentration two-dimensional electron gas is formed at the interface between the undoped GaN layer 103 and the undoped AlGaN layer 104, and a large current and low on-resistance operation is possible. Further, since the potential of the interface between the undoped GaN layer 103 and the undoped AlGaN layer 104 is increased by the connection of the p-type semiconductor layer 105, a so-called normally-off operation in which two-dimensional electron gas is not generated when the gate voltage is 0V. This makes it possible to ensure the safety of power supply devices. Further, since the undoped AlGaN layer 104 can be made thicker than the gate recess region 114, the on-resistance and the current can be reduced.
  • the ion implantation may be performed only on the undoped GaN layer 103 and the undoped AlGaN layer 104, and the ion implantation may not be performed on the p-type semiconductor layer 105 immediately below the gate wiring 110. With such a configuration, the leakage current near the high resistance region 112 can be reduced.
  • a p-type GaN layer is used as the p-type semiconductor layer, but p-type AlGaN, p-type InGaN, p-type nickel oxide (NiO), or the like may be used.
  • Example 3-3 The nitride semiconductor device according to the present example has the same plan view of Example 3-1 and FIG. 12, and only the cross-sectional structure taken along the broken line CC ′ shown in FIG. .
  • the nitride semiconductor device has an insulating film 111 between the undoped AlGaN layer 104 and the gate electrode 105 and between the undoped AlGaN layer 104 and the gate wiring 110, as compared with the third embodiment. Is different in that an insulated gate is configured.
  • the insulating film 111 for example, a 50 nm thick SiO2 film or SiN film can be used.
  • the gate current can be greatly reduced compared to a gate using Schottky contact. Further, in this embodiment, the case where the thickness of the insulating film 111 in the high resistance region 112 and the element region 113 is the same is shown, but the thickness of the insulating film 111 may be increased only above the high resistance region 112. Good. Thereby, the parasitic capacitance and the leakage current in the high resistance region 112 can be further reduced.
  • the nitride semiconductor device according to this example is different from the nitride semiconductor device according to Example 3-1 in that the gate recess region 114 of the undoped AlGaN layer 104 surrounds only the periphery of the source electrode 107. Is formed. Even in such a configuration, it is possible to obtain the same effect as in the embodiment 3-1.
  • the source electrode 107 is surrounded by the gate electrode 106 and the gate wiring 110 is shown, but the drain electrode 108 may be surrounded. It is also possible to form a p-type semiconductor layer or an insulating gate.
  • the high resistance region 112 may be formed by etching. If the undoped AlGaN layer 104 is removed, the two-dimensional electron gas disappears and the high resistance region 112 can be formed. Alternatively, the high resistance region 112 may be formed by selectively thermally oxidizing the undoped AlGaN layer 104 and the undoped GaN layer 103.
  • FIG. 18 is a plan view showing the structure of a nitride semiconductor device according to the fourth embodiment of the present invention.
  • FIG. 19 is a cross-sectional view showing the structure of the nitride semiconductor device taken along broken line DD ′ shown in FIG.
  • the nitride semiconductor device according to this embodiment is different from the third embodiment in that the gate recess region 114 is formed only in the element region 113 directly below the gate wiring 110. .
  • a recess having a width of 0.5 ⁇ m is formed from a region of the gate wiring 110 that is 1 ⁇ m inside from the end on the gate electrode 106 side.
  • composition and thickness of the undoped AlGaN layer 104 from the substrate 101, and the metal composition, length, and width of the gate electrode 106, source electrode 107, drain electrode 108, and electrode pad 119 are the values described in the third embodiment. It is the same.
  • the width of the gate wiring 110 is 40 ⁇ m, and Ar ions are implanted into a region exceeding 2 ⁇ m inside from the end of the gate wiring 110 on the gate electrode 106 side, thereby forming a high resistance region 112.
  • the outside of the region 112 is an element region 113.
  • the gate wiring 110 is formed so as to embed the gate recess region 114. With such a configuration, the influence of the unevenness can be reduced by reducing the area of the gate recess area 114.
  • the source electrode 107 is surrounded by the gate electrode 106 and the gate wiring 110 is shown, but the drain electrode 108 may be surrounded.
  • Example 4-2 As shown in FIG. 20, the nitride semiconductor device according to the present embodiment is different from Example 3-2 in that the gate recess region 114 is formed only in the element region 113 immediately below the gate wiring 110. .
  • a recess having a width of 0.5 ⁇ m is formed from a region of the gate wiring 110 that is 1 ⁇ m inside from the end on the gate electrode 106 side.
  • the p-type semiconductor layer 105 is formed so as to embed the gate recess region 114. With such a configuration, the influence of the unevenness can be reduced by reducing the area of the gate recess area 114.
  • the source electrode 107 is surrounded by the gate electrode 106 and the gate wiring 110 is shown, but the drain electrode 108 may be surrounded.
  • Example 4-3 As shown in FIG. 21, the nitride semiconductor device according to this example is different from Example 3-3 in that the gate recess region 114 is formed only in the element region 113 immediately below the gate wiring 110. . An insulator 111 and a gate wiring 110 are formed so as to bury the gate recess region 114.
  • the insulating film 111 for example, a 50 nm thick SiO2 film or SiN film can be used.
  • a concave portion having a width of 0.5 ⁇ m is formed from a region of the gate wiring 110 that is 1 ⁇ m inside from the end on the gate electrode 106 side.
  • the source electrode 107 is surrounded by the gate electrode 106 and the gate wiring 110 is shown, but the drain electrode 108 may be surrounded.
  • the nitride semiconductor device according to this modification is different from the nitride semiconductor device according to Example 4-1, in that the gate recess region 114 of the undoped AlGaN layer 104 surrounds only the periphery of the source electrode 107. Is formed. Even in such a configuration, it is possible to obtain the same effect as in the embodiment 4-1.
  • the source electrode 107 is surrounded by the gate electrode 106 and the gate wiring 110, but the drain electrode 108 may be surrounded.
  • a Schottky gate, a p-type semiconductor layer, and an insulating gate can be formed as the gate.
  • the source electrode 107 is surrounded by the gate electrode 106 and the gate wiring 110, but the drain electrode 108 may be surrounded.
  • a Schottky gate, a p-type semiconductor layer, and an insulating gate can be configured as the gate.
  • the nitride semiconductor device according to this example is different from Modification 4-2 in that gate wirings 110 are provided above and below in parallel to the gate electrode 106.
  • the source electrode 107 and the drain electrode 108 are disposed so as to be surrounded by the gate electrode 106 and the gate wiring 110. Further, as shown in FIG. 24, the boundary between the high resistance region 112 and the element region 113 is located immediately below the gate wiring 110.
  • a Schottky gate, a p-type semiconductor layer, and an insulating gate can be configured as the gate.
  • the nitride semiconductor device according to this modification has rounded ends of the gate electrode 106, the source electrode 107, the drain electrode 108, and the gate recess region 114 in the nitride semiconductor device shown in the plan view of FIG.
  • the plan view is shown in FIG.
  • the composition and thickness of the undoped AlGaN layer 104 from the substrate 101, the metal composition, length and width of the gate electrode 106, the source electrode 107, the drain electrode 108, the wiring layer 110 and the electrode pad 119, and the width of the gate recess region 114 were implemented. It is as Example 3-1.
  • the ends of the gate electrode 106, the source electrode 107, and the drain electrode 108 are formed in an arc shape. Thereby, electric field concentration can be suppressed.
  • the sectional view of the nitride semiconductor device is the same as that of FIG.
  • the nitride semiconductor device according to this modification is formed so that the gate recess region 114 of the undoped AlGaN layer 104 surrounds only the periphery of the source electrode 107, as compared with Modification 4-3. Is different. In such a configuration, it is possible to obtain the same effect as that of the modified example 4-4.
  • the source electrode 107 is surrounded by the gate recess region 114, but the drain electrode 108 may be surrounded.
  • a Schottky gate, a p-type semiconductor layer, and an insulating gate can be configured as the gate.
  • Modification 4-6 As shown in FIG. 27, in the nitride semiconductor device according to this modification, the source electrode 107 and the drain electrode 108 face each other with the central gate wiring 110 interposed therebetween, as compared with the modification 4-5. Is different. That is, in FIG. 27, the arrangement of the source electrode 107 and the drain electrode 108 is different on the left and right of the gate wiring 110 in the center of the drawing. Even in such a configuration, it is possible to obtain the same effects as those of Modification 4-5.
  • the source electrode 107 is surrounded by the gate recess region 114, but the drain electrode 108 may be surrounded.
  • a Schottky gate, a p-type semiconductor layer, and an insulating gate can be configured as the gate.
  • the high resistance region 112 may be formed by etching. If the undoped AlGaN layer 104 is removed, the two-dimensional electron gas disappears and the high resistance region 112 can be formed.
  • the high resistance region 112 may be formed by selectively thermally oxidizing the undoped AlGaN layer 104 and the undoped GaN layer 103.
  • the first gate electrode 115 is formed so as to surround the source electrode 107 and is electrically connected to the first gate wiring 117.
  • a second gate electrode 116 is formed so as to surround the drain electrode 108 and is electrically connected to the second gate wiring 118.
  • the first gate electrode 115 and the second gate electrode 116 can be controlled independently.
  • the first gate wiring 117 is connected to the first electrode pad 120, and the second gate wiring 118 is connected to the second electrode pad 121.
  • the width of the first gate line 117 and the second gate line 118 are both 40 ⁇ m, and the first electrode pad 120 and the second electrode pad 121 are squares having a side of 100 ⁇ m.
  • the arrangement relationship between the first gate wiring 117 and the second gate wiring 118 and the high resistance region 112 formed inside the first gate wiring 117 and the second gate wiring 118 is such that the first gate wiring 117 and the second gate wiring 118 are on the first gate electrode 115 side or second.
  • the distance from the end on the gate electrode 116 side is 2 ⁇ m.
  • the nitride semiconductor device according to FIG. 29 includes, for example, a buffer layer 102 made of AlN having a thickness of 100 nm, an undoped GaN layer 103 having a thickness of 2 ⁇ m, and the like on a substrate 101 made of silicon having a thickness of 600 ⁇ m.
  • An undoped AlGaN layer 104 having an Al composition ratio of 20% with a thickness of 20 nm is epitaxially grown in this order.
  • a source electrode 107 having a laminated structure of Ti and Al and a drain electrode 108 having a laminated structure of Ti and Al are formed.
  • the undoped AlGaN layer 104 is formed to be in ohmic contact.
  • a first gate electrode 115 is formed on the undoped AlGaN layer 104 so as to surround the source electrode 107, and a second gate electrode 116 is formed so as to surround the drain electrode 108. That is, the first gate electrode 115 and the second gate electrode 116 are formed between the source electrode 107 and the drain electrode 108.
  • the first gate electrode 115 and the second gate electrode 116 are made of, for example, Ni, and are in Schottky contact with the undoped AlGaN layer 104.
  • the first gate wiring 117 and the second gate wiring 118 are made of, for example, Au, and are in Schottky contact with the undoped AlGaN layer 104.
  • the first gate electrode 115, the second gate electrode 116, the first gate wiring 117, and the second gate wiring 118 may be made of the same electrode material or may be formed at the same time.
  • the electrode material of the first gate electrode 115, the second gate electrode 116, the first gate wiring 117, and the second gate wiring 118 may be Ni, and simultaneously formed by photolithography, vapor deposition, sputtering, or the like. That is, the nitride semiconductor device according to FIG. 29 is a so-called double gate FET.
  • a Schottky gate, a p-type semiconductor layer, and an insulated gate can be similarly configured as the gate.
  • the high resistance region 112 may be formed not only by ion implantation but also by etching. If the undoped AlGaN layer 104 is removed, the two-dimensional electron gas disappears and the high resistance region 112 is formed. be able to.
  • a nitride semiconductor device according to Modification 5-1 shown in FIG. 30 is obtained by modifying the nitride semiconductor device according to FIG. 28 as follows. That is, in the nitride semiconductor device according to Modification 5-1, a plurality of first gate wirings 117 branch from the first electrode pad 120, and a plurality of second gate wirings 118 branch from the second electrode pad 121. Lines are arranged alternately. Further, a first gate electrode 115 and a second gate electrode 116 are disposed between the source electrode 107 and the drain electrode 108. A first gate electrode 115 is formed so as to surround the source electrode 107, and a second gate electrode 116 is formed so as to surround the drain electrode 108. Note that the first gate electrode 115 and the second gate electrode 116 can be controlled independently.
  • the high resistance region 112 may be formed by etching. If the undoped AlGaN layer 104 is removed, the two-dimensional electron gas disappears and the high resistance region 112 can be formed. Further, the high resistance region 112 may be formed by selectively thermally oxidizing the undoped AlGaN layer 104 and the undoped GaN layer 103.
  • a first gate electrode 115 is formed so as to surround the source electrode 107, and is electrically connected to the first gate wiring 117.
  • a second gate electrode 116 is formed so as to surround the drain electrode 108 and is electrically connected to the second gate wiring 118.
  • the first gate electrode 115 and the second gate electrode 116 can be controlled independently.
  • a gate recess region 114 is formed immediately below the first gate electrode 115 and the second gate electrode 116. In the present embodiment, as an example, the gate recess region 114 is provided only in the element region 113 immediately below the first gate wiring 117 and the second gate wiring 118.
  • the formation form of the gate recess region 114 is not limited to this, and can take the form described so far.
  • the arrangement relationship between the first gate wiring 117 and the second gate wiring 118 and the high resistance region 112 formed inside the first gate wiring 117 and the second gate wiring 118 is such that the first gate wiring 117 and the second gate wiring 118 are on the first gate electrode 115 side or second.
  • the distance from the end on the gate electrode 116 side is 2 ⁇ m.
  • the first gate wiring 117 is connected to the first electrode pad 120, and the second gate wiring 118 is connected to the second electrode pad 121.
  • the width of the first gate wiring and the width of the second gate wiring are both 40 ⁇ m, and the first electrode pad 120 and the second electrode pad 121 are squares having a side size of 100 ⁇ m.
  • the threshold voltage of the gate is determined by the thickness of the undoped AlGaN layer 104 in the gate recess region 114, the thickness of the undoped AlGaN layer other than the gate recess region 114 can be increased, and the low on-resistance due to the increase in the two-dimensional electron gas concentration And current increase. Furthermore, since the distance from the surface to the two-dimensional electron gas is increased by increasing the film thickness of the undoped AlGaN layer other than the gate recess region 114, it is possible to suppress deterioration of transient response such as current collapse.
  • a Schottky gate, a p-type semiconductor layer, and an insulated gate can be similarly configured as the gate.
  • the high resistance region 112 may be formed by etching. If the undoped AlGaN layer 104 is removed, the two-dimensional electron gas disappears and the high resistance region 112 can be formed. Further, the high resistance region 112 may be formed by selectively thermally oxidizing the undoped AlGaN layer 104 and the undoped GaN layer 103.
  • the substrate 101 is not limited to a silicon substrate, and a sapphire substrate, SiC substrate, GaN substrate, spinel substrate, hafnium substrate, or the like may be used.
  • the composition and thickness of the buffer layer 102, the undoped GaN layer 103, and the undoped AlGaN layer 104, and the composition and thickness of the p-type semiconductor layer 105 are limited to the above.
  • the composition and the film thickness can be appropriately selected according to desired device characteristics.
  • the impurity concentration of the p-type semiconductor layer 105 can be appropriately selected according to desired device characteristics.
  • the metal composition, length, width, thickness, and size of the pad 120 and the second electrode pad 121 are not limited to the above, and can be set as appropriate according to desired device characteristics.
  • the arrangement relationship between the gate electrode 106 and the gate wiring 110 and the high resistance region 112 formed inside thereof is 2 ⁇ m from the end of the gate electrode 106 and the gate wiring 110.
  • the value is not limited to this value, and can be set as appropriate within a range in which the pinch-off characteristics are good.
  • the arrangement of the first gate wiring 117 and the second gate wiring 118 and the high resistance region 112 formed inside thereof is the first gate wiring 117 and the second gate wiring 118.
  • it is 2 ⁇ m from the end of the gate wiring 118 on the first gate electrode 115 side or the second gate electrode 116 side, it is not limited to this value, and can be set as appropriate within a range where the pinch-off characteristics are good.
  • the shapes of the electrode pad 119, the first electrode pad 120, and the second electrode pad 121 are not limited to a square, but are a rectangle, a rectangle, a regular hexagon, a circle, or an ellipse. Etc. can be selected.
  • the distance between the source electrode 107 and the gate electrode 106 is 1.5 ⁇ m, and the distance between the gate electrode 106 and the drain electrode 108 is 10 ⁇ m.
  • the value is not limited to this value.
  • the intervals between the source electrode 107, the first gate electrode 115, the second gate electrode, and the drain electrode 108 are appropriately set according to desired device characteristics. Can do.
  • the pad on element mounting is adopted, but the mounting is not limited to the pad on element mounting.
  • the source electrode 107 may be surrounded by the gate electrode 106 and the gate electrode 106 may be connected to the gate wiring layer 110 as shown in FIG. By doing so, the pinch-off characteristic of the semiconductor device can be improved. Further, the drain electrode 108 may be surrounded by the gate electrode 106. The same applies to the second to sixth embodiments.
  • the present invention is useful for a semiconductor device, and is useful as a transistor used in a power circuit of a consumer device.

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　半導体装置の寄生容量およびリーク電流を低減する。例えばシリコンからなる基板上に、例えば厚さ１００ｎｍのＡｌＮからなるバッファ層と、厚さ２μｍのアンドープＧａＮ層と、厚さ２０ｎｍのＡｌ組成比２０％であるアンドープＡｌＧａＮがこの順にエピタキシャル成長され、ソース電極およびドレイン電極がアンドープＡｌＧａＮ層にオーミック接触するように形成されている。さらに、ゲート配線の直下のアンドープＧａＮ層とアンドープＡｌＧａＮ層において、例えばＡｒなどのイオン注入により高抵抗化された高抵抗領域が形成され、ゲート配線直下に高抵抗領域と素子領域との境界が位置している。

Description

半導体装置
　本発明は、例えば民生機器の電源回路等に用いられるパワースイッチング素子に適用できる窒化物半導体よりなる半導体装置に関する。
　窒化ガリウム（ＧａＮ）に代表されるIII族窒化物半導体は、例えば窒化ガリウム（ＧａＮ）及び窒化アルミニウム（ＡｌＮ）の禁止帯幅が室温でそれぞれ３．４ｅＶ及び６．２ｅＶと大きいワイドギャップ半導体であり、絶縁破壊電界が大きく且つ電子飽和速度が砒化ガリウム（ＧａＡｓ）等の化合物半導体やシリコン（Ｓｉ）等と比べて大きいという特徴を有している。そこで、高周波用電子デバイス又は高出力電子デバイスとして、ＧａＮ系の化合物半導体材料を用いた電界効果トランジスタ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）の研究開発が活発に行われている。
　ＧａＮ等の窒化物半導体材料は、ＡｌＮ又は窒化インジウム（ＩｎＮ）と種々の混晶を得られるため、従来のＧａＡｓ等の砒素系半導体材料と同様にヘテロ接合を形成することが可能である。窒化物半導体によるヘテロ接合、例えばＡｌＧａＮ／ＧａＮヘテロ構造においては、その界面に自発分極及びピエゾ分極によって生じる高濃度且つ高移動度のキャリアが不純物をドーピングしない状態でも発生するという特徴を有する。このため、窒化物半導体を用いてトランジスタを作製すると高速動作が可能となる。
　なお、ここで、ＡｌＧａＮは、ＡｌｘＧａ１－ｘＮ（但し、ｘは、０＜ｘ＜１である。）を表し、ＩｎＧａＮは、ＩｎｙＧａ１－ｙＮ（但し、ｙは、０＜ｙ＜１である。）を表し、ＡｌＩｎＮは、ＡｌｚＩｎ１－ｚＮ（但し、ｚは、０＜ｚ＜１である。）を表し、ＩｎＡｌＧａＮは、ＩｎｙＡｌｘＧａ１－ｘ－ｙＮ（但し、ｘ、ｙは、０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１である。）を表す。この表記は、以下についても同様である。
　従来、フィンガー状にゲート電極を形成した窒化物半導体よりなる半導体装置、すなわち窒化物半導体装置として、以下の特許文献１に記載されているものが知られている。
特開２０１２－０２３０７４号公報
　上記特許文献１に記載された窒化物半導体装置は、電極配線直下において導電性を持つ窒化物半導体層を有しているため、電極配線による寄生容量が生じるとともにソース電極およびドレイン電極とゲート電極との間においてリーク電流が生じるという課題がある。
　本発明が解決しようとする課題は、窒化物半導体装置の寄生容量およびリーク電流を低減することである。
　上記課題を解決するために本発明の半導体装置は、基板と、基板の上に形成された窒化物半導体層と、窒化物半導体層の上に形成されたソース電極、ドレイン電極およびゲート電極と、窒化物半導体層の上に形成され、且つゲート電極に接続されたゲート配線層と、を備え、窒化物半導体層は、ゲート配線層の直下且つゲート電極側の端部から離れた位置において高抵抗領域を備えるものである。
　この構成により、窒化物半導体層がゲート配線層の直下且つゲート電極側の端部から離れた位置において高抵抗領域を備えているので、ゲート配線層を幅広く形成してもゲート周辺の寄生容量やゲート電流の増大を抑制することができる。
　本発明の半導体装置は、さらにソース電極またはドレイン電極は、ゲート電極とゲート配線層とで囲まれていることが好ましい。この好ましい構成によれば、ソース電極から流れ出た電子は必ずゲート電極またはゲート配線層の下を通過することになり、ゲートのピンチオフ特性が向上する。
　本発明の半導体装置は、さらにゲート電極は、配線層から分岐して設けられていることが好ましい。
　本発明の半導体装置は、さらにソース電極、ドレイン電極およびゲート電極はそれぞれ複数有し、ソース電極とドレイン電極との間にゲート電極が配置されていることが好ましい。
　本発明の半導体装置は、さらにソース電極およびドレイン電極はこの順に、ゲート配線層に沿って配置されていることが好ましい。
　本発明の半導体装置は、さらに配線層を複数有し、ソース電極、ドレイン電極およびゲート電極が複数の配線層のうち隣接する２つに挟まれたことが好ましい。
　本発明の半導体装置は、さらに配線層の両側にソース電極、ドレイン電極およびゲート電極を備えたことが好ましい。
　本発明の半導体装置は、さらに高抵抗領域は、ソース電極、ドレイン電極およびゲート電極を囲むことが好ましい。
　本発明の半導体装置は、さらにソース電極とドレイン電極とが配線層を挟んで配置されていることが好ましい。
　本発明の半導体装置は、さらにソース電極、ドレイン電極およびゲート電極のうち少なくとも１つは、端部に丸みを有するこが好ましい。この好ましい構成によれば、電極端部に丸みを有することで電極近傍において電界集中を抑制することができる。
　本発明の半導体装置は、さらに高抵抗領域は、その内端部に丸みを有することが好ましい。この好ましい構成によれば、高抵抗領域の内端部に丸みを有することで高抵抗領域近傍において電界集中を抑制することができる。
　本発明の半導体装置は、さらにゲート電極直下における窒化物半導体層には溝部が形成されていることが好ましい。
　本発明の半導体装置は、さらに配線層直下且つ高抵抗領域の近傍における窒化物半導体層には溝部が形成されていることが好ましい。
　本発明の半導体装置は、さらに溝部はソース電極またはドレイン電極を囲んでいることが好ましい。
　本発明の半導体装置は、さらにゲート電極直下における溝部は、配線層直下における溝部から分岐して設けられていることが好ましい。
　本発明の半導体装置は、さらに溝部の端部が丸み有することが好ましい。この好ましい構成によれば、溝部の端部が丸み有することでその溝部の端部近傍において電界集中を抑制することができる。
　本発明の半導体装置は、さらに配線層の両側にソース電極、ドレイン電極およびゲート電極を備え、且つ配線層直下且つ高抵抗領域の両側近傍における窒化物半導体層には溝部が形成されていることが好ましい。
　本発明の半導体装置は、さらに窒化物半導体層の上に形成されたパッドを有し、ゲート配線層は、パッドに接続されていることが好ましい。
　本発明の半導体装置は、さらにゲート電極およびゲート配線層を複数有し、複数のゲート電極のうち２つがソース電極とドレイン電極との間に挟まれ、且つソース電極とドレイン電極との間に挟まれた２つのゲート電極はゲート配線層のうち相異なる２つに接続されていることが好ましい。
　本発明の半導体装置は、さらに２つのゲート電極と２つのゲート配線層のうち一方のゲート電極とゲート配線層とがソース電極を囲み、もう一方のゲート電極とゲート配線層とがドレイン電極を囲むことが好ましい。
　本発明の半導体装置は、さらに２つのゲート配線層はソース電極およびドレイン電極を挟んで対向し、ソース電極およびドレイン電極を複数有し、ソース電極およびドレイン電極は２つのゲート配線層に沿って交互に配置されていることが好ましい。
　本発明の半導体装置は、さらにゲート電極直下における窒化物半導体層には溝部が形成されていることが好ましい。
　本発明の半導体装置は、さらにゲート電極およびゲート配線層と第窒化物半導体層との間には、ｐ型半導体層が形成されていることが好ましい。
　本発明の半導体装置は、さらにｐ型半導体層は、ゲート電極直下および配線層直下且つ高抵抗領域の近傍に形成されており、ゲート電極および配線層は、ｐ型半導体層を覆うことが好ましい。
　本発明の半導体装置は、さらにゲート電極およびゲート配線層と第窒化物半導体層との間には、絶縁層が形成されていることが好ましい。
　本発明の半導体装置は、さらに高抵抗領域は、窒化物半導体層へのイオン注入により形成されていることが好ましい。
　本発明の半導体装置は、さらに窒化物半導体層は、組成が異なり且つ互いに接する２層を有し、高抵抗領域は２層の界面に達するまでエッチングにより形成されることが好ましい。
　本発明に係る窒化物半導体によれば、トランジスタのピンチオフ特性を向上しつつ、ゲート配線における寄生容量とリーク電流を抑制することが可能となる。
図１は、本発明の第１の実施形態に係る窒化物半導体装置の平面図である。 図２は、本発明の第１の実施形態の実施例１－１に係る窒化物半導体装置の断面図である。 図３は、同窒化物半導体装置のＩｄｓ－Ｖｄｓ特性を示す図である。 図４は、本発明の第１の実施形態の変形例１－１に係る窒化物半導体装置の平面図である。 図５は、同実施例１－２に係る窒化物半導体装置の断面図である。 図６は、同実施例１－３に係る窒化物半導体装置の断面図である。 図７は、本発明の第２の実施形態に係る窒化物半導体装置の平面図である。 図８は、同窒化物半導体装置の断面図である。 図９は、本発明の第２の実施形態の変形例２－１に係る窒化物半導体装置の平面図である。 図１０は、同変形例２－２に係る窒化物半導体装置の平面図である。 図１１は、同変形例２－３に係る窒化物半導体装置の平面図である。 図１２は、本発明の第３の実施形態に係る窒化物半導体装置の平面図である。 図１３は、本発明の第３の実施形態の実施例３－１に係る窒化物半導体装置の断面図である。 図１４は、同変形例３－１に係る窒化物半導体装置の平面図である。 図１５は、同実施例３－２に係る窒化物半導体装置の断面図である。 図１６は、同実施例３－３に係る窒化物半導体装置の断面図である。 図１７は、同変形例３－２に係る窒化物半導体装置の平面図である。 図１８は、本発明の第４の実施形態に係る窒化物半導体装置の平面図である。 図１９は、本発明の第４の実施形態の実施例４－１に係る窒化物半導体装置の断面図である。 図２０は、同実施例４－２に係る窒化物半導体装置の断面図である。 図２１は、同実施例４－３に係る窒化物半導体装置の断面図である。 図２２は、同変形例４－１に係る窒化物半導体装置の平面図である。 図２３は、同変形例４－２に係る窒化物半導体装置の平面図である。 図２４は、同変形例４－３に係る窒化物半導体装置の平面図である。 図２５は、同変形例４－４に係る窒化物半導体装置の平面図である。 図２６は、同変形例４－５に係る窒化物半導体装置の平面図である。 図２７は、同変形例４－６に係る窒化物半導体装置の平面図である。 図２８は、本発明の第５の実施形態に係る窒化物半導体装置の平面図である。 図２９は、同窒化物半導体装置の断面図である。 図３０は、同変形例５－１に係る窒化物半導体装置の平面図である。 図３１は、本発明の第６の実施形態に係る窒化物半導体装置の平面図である。 図３２は、本発明の他の実施形態に係る窒化物半導体装置の平面図である。
　本発明の実施形態について図面を用いて説明する。
　（第１の実施形態）
　図１は本発明の第１の実施形態に係る、窒化物半導体よりなる半導体装置すなわち窒化物半導体装置の構造を示す平面図である。
　（実施例１－１）
　図２は図１に示した破線Ａ－Ａ’における該窒化物半導体装置の構造を示す断面図である。なお、本願に関し、断面図においては煩雑さを避けるため、適宜ハッチングを省略している。
　本実施形態の実施例１に係る窒化物半導体装置は、例えば厚さが６００μｍよりなるシリコンからなる基板１０１の上に、例えば厚さが１００ｎｍのＡｌＮからなるバッファ層１０２と、厚さが２μｍのアンドープＧａＮ層１０３と、厚さが２０ｎｍのＡｌ組成比２０％であるアンドープＡｌＧａＮ層１０４とがこの順にエピタキシャル成長され、例えばＴｉとＡｌとの積層構造よりなるソース電極１０７およびＴｉとＡｌとの積層構造よりなるドレイン電極１０８がアンドープＡｌＧａＮ層１０４にオーミック接触するように形成されている。アンドープＡｌＧａＮ層１０４と接するように、例えばＮｉからなるゲート電極１０６およびＡｕからなるゲート配線１１０がショットキー接触するように形成されている。また、ゲート配線１１０がゲート電極１０６と電気的に接続され、ゲート電極１０６、ソース電極１０７およびドレイン電極１０８と９０°をなすように形成されている。ゲート電極１０６とゲート配線１１０とは同一の電極材料にしてもよく、同時に形成してもよい。例えば、ゲート電極１０６とゲート配線１１０との電極材料をＮｉとし、同時にフォトリソグラフィを行い、蒸着やスパッタ等で形成してもよい。ソース電極１０７は、ゲート電極１０６およびゲート配線１１０で囲まれるように配置されている。さらに、ゲート配線１１０の直下のアンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４とにおいて、例えばＡｒのイオン注入により高抵抗化された高抵抗領域１１２が形成され、ゲート配線の直下に高抵抗領域１１２と素子領域１１３との境界が位置している。ここで高抵抗領域１１２の抵抗値は、通常の抵抗測定における測定限界値以上の値である。すなわち、高抵抗領域１１２は、半絶縁性または絶縁性を示す。
　上記に説明した各層の組成や層厚のパラメータを［表１］に示し、電極の材料を［表２］に示す。なお、［表２］において、例えばＴｉ／Ａｌとは、ＴｉとＡｌとの積層構造を示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　また、ゲート配線１１０の端にはＡｕよりなるゲートパッド１１９が設けられている。
　ここで、ソース電極１０７およびドレイン電極１０８の破線Ａ－Ａ’に沿う方向の長さは、２００μｍであり、ソース電極１０７およびドレイン電極１０８の幅（破線Ａ－Ａ’に垂直な方向の幅）は５μｍである。また、ゲート電極１０６の幅は１．５μｍである。また、ソース電極１０７とゲート電極１０６との間の距離すなわち電極間距離は１．５μｍであり、ゲート電極１０６とドレイン電極１０８との電極間距離は１０μｍである。なお、ここで電極間距離とは、２つの電極の互いに対向する両端間の距離のことをいう。
　また、ソース電極１０７およびドレイン電極１０８は、ゲート配線１１０の端部から１０μｍだけ離れた位置に設けられている。
　また、ゲート配線１１０の幅（破線Ａ－Ａ’に沿う方向の幅）は４０μｍであり、ゲート配線１１０のゲート電極側の端から２μｍの領域を除いてイオン注入されてなる高抵抗領域１１２が形成されている。この高抵抗領域１１２は、深さ方向（基板に垂直な方向）としてはアンドープＡｌＧａＮ層１０４からアンドープＧａＮ層１０３の内部に至る程度に形成されている。例えば、深さ方向としてアンドープＡｌＧａＮ層１０４の表面から０．５μｍの深さにまで形成されている。
　また、ゲートパッド１１９は一辺が１００μｍの長さを有する正方形である。
　なお、ソース電極１０７およびドレイン電極１０８に対しては、図示しないがゲート電極１０６、ソース電極１０７、およびドレイン電極１０８の上に絶縁層を形成し、その絶縁層に対し、ソース電極１０７およびドレイン電極１０８に到達する穴（ビアホール）をそれぞれ形成し、それぞれのビアホールを介してソース電極１０７に接続するソースパッド、およびドレイン電極１０８に接続するドレインパッドを形成する。すなわち、パッドオンエレメント実装を行う。
　本実施例の半導体装置では、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４の界面に高濃度の２次元電子ガスが形成され、大電流且つ低オン抵抗の動作が可能である。また、トランジスタのゲート抵抗を下げるため、ゲート配線１１０の幅は４０μｍと十分広くなっている。ゲート配線１１０の直下には高抵抗領域１１２が形成されているため、ゲート配線１１０直下の２次元電子ガスは不活性化されている。これにより、ゲート配線１１０を幅広く形成しても、ゲート周辺の寄生容量やゲート電流の増大を抑制することが可能となる。また、高抵抗領域１１２と素子領域１１３との境界がゲート配線１１０の直下に位置しているため、ソース電極１０７から流れ出た電子は、必ず素子領域１１３の上に形成されたゲート電極１０６の下を通過することになる。これにより、ゲートのピンチオフ特性が向上する。このことを確かめるため、本実施例に係る本発明の窒化物半導体装置と、Ａｒイオン注入をゲート配線１１０の外側にはみ出す程度に施して高抵抗領域１１２を形成した（すなわち、高抵抗領域１１２がゲート配線１１０の外側にはみ出した）窒化物半導体装置（比較例）とについて、ゲート・ソース間電圧Ｖｇｓとドレイン・ソース間電流Ｉｄｓとの関係を調べた。その結果を図３に示す。なお、窒化物半導体装置は本発明および比較例ともにドレイン接地である。図３においては縦軸がＩｄｓ（単位はＡ／ｍｍ）、横軸がＶｇｓ（単位はＶ）であり、縦軸については矢印の方向に値が大きくなり、横軸については矢印の方向に正の値をとる。なお、縦軸は対数グラフである。実線は本発明の半導体装置に関するグラフ、破線は比較例の半導体装置に関するグラフである。
　図３のグラフより、比較例の半導体装置についてＶｇｓが０Ｖのとき、Ｉｄｓが１０－６Ａ／ｍｍであるのに対し、本発明の半導体装置については、Ｖｇｓが０Ｖのとき、Ｉｄｓが１０－９Ａ／ｍｍであった。すなわち、Ｖｇｓが０Ｖのとき、本発明の半導体装置のＩｄｓが比較例の半導体装置のＩｄｓと比べて１０－３倍となっており、本発明の半導体装置のピンチオフ特性が比較例の半導体装置と比べて優れていることが分かった。これは、本発明においては、ソース電極１０７から流れ出た電子は、必ず素子領域１１３の上に形成されたゲート電極１０６の下を通過することになるためであると考えられる。
　また、本発明の半導体装置と比較例の半導体装置とにおいて、ドレイン電圧を６００Ｖとしたときのオフリーク電流の比較を行った。その結果を［表３］に示す。なお、半導体装置の周囲の温度（環境温度）が２５℃の場合と１５０℃の場合との２つの場合において比較を行った。
Figure JPOXMLDOC01-appb-T000003
　［表３］の結果によると、環境温度が２５℃のとき本発明の半導体装置が１．７μＡ、比較例の半導体装置が１．６μＡとほとんど差がなかったが、環境温度が１５０℃のときは、本発明の半導体装置が３１μＡ、比較例の半導体装置が１２０μＡと、本発明の半導体装置のほうがオフリーク電流が小さくなることが分かった。これは、本発明の半導体装置が比較例の半導体装置と比べ、特に高温動作時でのリーク電流が小さいことを示している。このことから、本発明の半導体装置は、特にパワー用途において有用であることが分かる。
　なお、本実施例では、ソース電極１０７がゲート電極１０６およびゲート配線１１０で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。
　また、ゲート電極１０６のゲート配線１１０端から破線Ａ－Ａ’に沿った長さは１００μｍから８００μｍがより好ましい。ゲート電極の長さが１００μｍより短くなるとトランジスタの集積に際し、配線部の面積が相対的に大きくなり、好ましくない。また、８００μｍより長くなるとゲート抵抗が増大し、スイッチング特性に悪影響を及ぼし好ましくない。またゲート電極１０６の長さを変更するときは、ソース電極１０７とドレイン電極１０８の破線Ａ－Ａ’に沿った長さを適宜変更すればよい。
　（変形例１－１）
　本変形例に係る窒化物半導体装置は、図１の平面図に示す窒化物半導体装置について、ゲート電極１０６、ソース電極１０７およびドレイン電極１０８の端に丸みを持たせたものであり、その平面図を図４に示す。基板１０１からアンドープＡｌＧａＮ層１０４の組成や層厚、ゲート電極１０６、ソース電極１０７およびドレイン電極１０８、配線層１１０、電極パッド１１９に関する金属組成や長さ、幅については実施例１の通りである。また、ゲート電極１０６、ソース電極１０７およびドレイン電極１０８の端は円弧状に形成されている。これにより、電界集中を抑制することが可能となる。なお、この窒化物半導体装置の断面図については、図２と同様である。
　本変形例に係る窒化物半導体装置について検討したところ、図３に示すように半導体装置のピンチオフ特性が比較例の半導体装置と比べて優れていることが分かった。
　（実施例１－２）
　本発明の実施例２に係る窒化物半導体装置は、実施例１と図１の平面図は同じであり、図５に示すように図１に示した破線Ａ－Ａ’における断面構造のみが異なる。
　図５に示すように、本実施例に係る窒化物半導体装置は、アンドープＡｌＧａＮ層１０４の上にｐ型半導体層１０５が形成され、ゲート電極１０６およびゲート配線１１０がｐ型半導体層１０５に接するように形成されている。ｐ型半導体層１０５としては層厚が２００ｎｍのＭｇドープｐ型ＧａＮ層を用いる。ここで、ゲート電極１０６およびゲート配線１１０はｐ型半導体層１０５とオーミック接触していてもよく、またショットキー接触していてもよい。オーミック接触するゲート電極１０６として、例えばＮｉやＰｄなどを用いるとよく、ショットキー接触するゲート電極１０６として、例えばＴｉやＷなどを用いることができる。
　ソース電極１０７は、ゲート電極１０６、ゲート配線１１０およびｐ型半導体層１０５で囲まれるように配置されている。さらに、ゲート配線１１０の直下のアンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４およびｐ型半導体層１０５とにおいて、例えばＡｒのイオン注入により高抵抗化された高抵抗領域１１２が形成され、ゲート配線１１０の直下に高抵抗領域１１２と素子領域１１３の境界が位置している。
　なお、基板１０１からアンドープＡｌＧａＮ層１０４の組成や層厚、ゲート電極１０６、ソース電極１０７およびドレイン電極１０８、配線層１１０、電極パッド１１９に関する金属組成、長さおよび幅、並びに高抵抗領域１１２および素子領域１１３の位置等については実施例１に記載された値と同様である。
　本実施例の半導体装置では、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４との界面に高濃度の２次元電子ガスが形成され、大電流且つ低オン抵抗の動作が可能である。また、ｐ型半導体層１０５の接続により、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４との界面のポテンシャルが上昇する。このため、ゲート電圧が０Ｖの状態において、２次元電子ガスが発生せず、ドレイン電流が流れなくなる、いわゆるノーマリオフ動作が可能となる。これにより、電源機器などの安全性の確保が可能となる。また、トランジスタのゲート抵抗を下げるため、ゲート配線１１０の幅は十分に広くなっている。ゲート配線１１０の直下には高抵抗領域１１２が形成されているため、ゲート配線１１０直下の２次元電子ガスは不活性化されている。これにより、ゲート配線１１０を幅広く形成してもゲート周辺の寄生容量やゲート電流の増大を抑制することが可能となる。また、高抵抗領域１１２と素子領域１１３との境界がゲート配線１１０の直下に位置しているため、ソース電極１０７から流れ出た電子は、必ず素子領域１１３の上に形成されたゲート電極１０６の下を通過することになるため、ゲートのピンチオフ特性が向上する。
　なお、本実施例においては、ｐ型半導体層としてはｐ型ＧａＮ層を用いたが、ｐ型ＡｌＧａＮ、ｐ型ＩｎＧａＮ又はｐ型酸化ニッケル（ＮｉＯ）などを用いてもよい。
　また、本実施例では、ソース電極１０７がゲート電極１０６およびゲート配線１１０で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。また、高抵抗領域１１２を形成する際は、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４とにのみイオン注入を行い、ゲート配線１１０の直下のｐ型半導体層１０５にイオン注入を行わない構成としてもよい。このような構成とすることにより、高抵抗領域１１２付近のリーク電流を低減することが可能となる。
　また、ｐ型半導体層１０５とゲート電極１０６との間およびｐ型半導体層１０５とゲート配線１１０との間に絶縁膜を設けて絶縁型ゲート構造にしてもよい。このような構成とすることにより、リーク電流をより一層低減することが可能となる。
　（実施例１－３）
　本実施例に係る窒化物半導体装置は、実施例１と図１の平面図は同一であり、図６に示すように、図１に示した破線Ａ－Ａ’における断面構造のみが異なる。
　また、本実施例に係る窒化物半導体装置は、実施例１と比較して、アンドープＡｌＧａＮ層１０４とゲート電極１０５との間およびアンドープＡｌＧａＮ層１０４とゲート配線１１０との間に絶縁膜１１１が挟まれていることにより、絶縁型ゲートが構成されている点が異なる。
　なお、絶縁膜１１１としては、例えば厚さ５０ｎｍのＳｉＯ２膜やＳｉＮ膜を用いることができる。
　絶縁型ゲートを構成することにより、ショットキー接触を用いたゲートと比較して、ゲート電流を大幅に低減可能となる。また、本実施形態では、高抵抗領域１１２と素子領域１１３とにおける絶縁膜１１１の厚さが同一の場合を示したが、高抵抗領域１１２の上方のみ絶縁膜１１１の膜厚を厚くしてもよい。これにより、高抵抗領域１１２における寄生容量とリーク電流とをより一層低減が可能となる。
　なお、第１の実施形態において、高抵抗領域１１２の形成には、Ａｒイオンのイオン注入だけでなく、他のイオン、例えばホウ素（Ｂ）イオンや窒素（Ｎ）イオン等を用いることができる。また、高抵抗領域１１２をエッチングで形成してもよく、アンドープＡｌＧａＮ層１０４を除去すれば、２次元電子ガスが消失し、高抵抗領域１１２を形成することができる。また、高抵抗領域１１２を、アンドープＡｌＧａＮ層１０４およびアンドープＧａＮ層１０３に対して選択的に熱酸化して形成してもよい。
　（第２の実施形態）
　図１に示した第１の実施形態に係る窒化物半導体装置では、ゲート配線１１０の片側にゲート電極１０６が接続されている例を示した。図７に示すように、本実施形態に係る窒化物半導体装置は、ゲート配線１１０の両側にゲート電極が接続されている。ソース電極１０７がゲート電極１０６およびゲート配線１１０に囲まれるように配置されている。また、図８は図７の破線Ｂ－Ｂ’における断面図である。図８に示すようにゲート配線１１０の直下に高抵抗領域１１２と素子領域１１３の境界が位置している。
　なお、基板１０１からアンドープＡｌＧａＮ層１０４の組成や層厚、ｐ型半導体層１０５の組成や層厚、ゲート電極１０６、ソース電極１０７、ドレイン電極１０８および電極パッド１１９に関する金属組成や長さや幅については、第１の実施形態に記載された値と同様である。
　また、ゲート配線１１０の幅は８０μｍであり、ゲート配線１１０のゲート電極１０６側の両端部から２μｍ内側を超える領域には、Ａｒイオンのイオン注入を施して高抵抗領域１１２を形成し、高抵抗領域１１２の外側を素子領域１１３としている。
　このような構成とすることにより、効率良くトランジスタを集積することが可能となる。
　なお、本実施形態では、ソース電極１０７がゲート電極１０６およびゲート配線１１０で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。
　（変形例２－１）
　図９に示すように、本実施形態の変形例２－１係る窒化物半導体装置は、中心のゲート配線１１０の両側にゲート電極が接続され、さらに、それぞれのゲート電極１０６の両端にゲート配線１１０が配置されている。
　このような構成とすることにより、ゲート抵抗をさらに低減しつつ、効率良くトランジスタを集積することが可能となる。本実施例では、ソース電極１０７がゲート電極１０６およびゲート配線１１０で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。また、ゲート電極１０６のゲート配線１１０端から対向するゲート配線１１０の端部までの長さは、１００μｍから８００μｍがより好ましい。ゲート電極の長さが１００μｍよりも短くなると、トランジスタを集積するに際し、配線部の面積が相対的に大きくなるため、好ましくない。また、８００μｍよりも長くなるとゲート抵抗が増大し、スイッチング特性に悪影響を及ぼすため、好ましくない。また、ゲート電極１０６の長さを変更するときは、ソース電極１０７とドレイン電極１０８との破線Ａ－Ａ’に沿った長さを適宜変更すればよい。
　（変形例２－２）
　図１０に示すように、本実施形態に係る窒化物半導体装置は、変形例２－１と比較して、ゲート電極１０６に平行にゲート配線１１０が上下に設けられている点が第２の実施形態と異なる。ソース電極１０７がゲート電極１０６およびゲート配線１１０に囲まれるように配置されている。また、図１０に示すように、ゲート配線１１０の直下に高抵抗領域１１２と素子領域１１３との境界が位置している。
　このような構成とすることにより、ゲート抵抗を低減しつつ、効率良くトランジスタを集積することが可能となる。本実施例では、ソース電極１０７がゲート電極１０６およびゲート配線１１０で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。
　（変形例２－３）
　本変形例に係る窒化物半導体装置は、図１０の平面図に示す窒化物半導体装置について、ゲート電極１０６、ソース電極１０７およびドレイン電極１０８の端に丸みを持たせたものであり、その平面図を図１１に示す。基板１０１からアンドープＡｌＧａＮ層１０４の組成や層厚、並びにゲート電極１０６、ソース電極１０７、ドレイン電極１０８、配線層１１０および電極パッド１１９に関する金属組成や長さ、幅については変形例２－２の通りである。また、ゲート電極１０６、ソース電極１０７およびドレイン電極１０８の端は円弧状に形成されている。これにより、電界集中を抑制することが可能となる。なお、この窒化物半導体装置の断面図については、図８と同様である。
　このような構成とすることにより、ゲート抵抗を低減しつつ、効率良くトランジスタを集積することが可能となる。本実施例では、ソース電極１０７がゲート電極１０６およびゲート配線１１０で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。
　なお、上記変形例２－１、２－２、２－３を含む第２の実施形態において、ゲート電極１０６にショットキー電極を用いた場合だけでなく、ｐ型半導体層や絶縁型ゲートを構成することも、同様に可能である。
　また、第２の実施形態において、高抵抗領域１１２の形成にはＡｒイオンのイオン注入だけでなく、他のイオン、例えばホウ素イオンや窒素イオン等を用いることができる。また、高抵抗領域１１２をエッチングで形成してもよく、アンドープＡｌＧａＮ層１０４を除去すれば、２次元電子ガスが消失し、高抵抗領域１１２を形成することができる。また、高抵抗領域１１２を、アンドープＡｌＧａＮ層１０４およびアンドープＧａＮ層１０３に対して選択的に熱酸化して形成してもよい。
　（第３の実施形態）
　図１２は本発明の第３の実施形態に係る窒化物半導体装置の構造を示す平面図である。
　（実施例３－１）
　図１３は図１２に示した破線Ｃ－Ｃ’における該窒化物半導体装置の構造を示す断面図である。
　図１２および図１３に示すように、本実施例に係る窒化物半導体装置は、ゲート電極１０６およびゲート配線１１０の直下のアンドープＡｌＧａＮ層１０４に凹部のゲートリセス領域１１４が形成され、ゲートリセス領域１１４を埋め込むようにゲート電極１０６およびゲート配線１１０が形成されている。ゲート配線１１０の直下にアンドープＡｌＧａＮ層１０４のゲートリセス領域１１４の側壁が位置している。さらに、ゲート配線１１０の直下のアンドープＡｌＧａＮ層１０４の凹部領域において、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４とに、例えばＡｒイオンのイオン注入により高抵抗化された高抵抗領域１１２が形成され、ゲート配線の直下に高抵抗領域１１２と素子領域１１３との境界が位置している。
　なお、アンドープＡｌＧａＮ層１０４の膜厚は５０ｎｍであり、ゲート電極１０６直下のゲートリセス領域１１４の幅は０．５μｍであり、深さは３０ｎｍである。すなわち、ゲートリセス領域１１４におけるアンドープＡｌＧａＮ層１０４の残し厚みは、２０ｎｍである。
　また、ゲート配線１１０の直下のゲートリセス領域１１４については、ゲート配線１１０の、ゲート電極１０６側の端部から１μｍだけ内側に入った領域から、凹部が形成されており、そのゲート電極１０６直下のゲートリセス領域１１４と同等である。
　なお、基板１０１からアンドープＧａＮ層１０３の組成や層厚、ｐ型半導体層１０５の組成や層厚、ゲート電極１０６、ソース電極１０７、ドレイン電極１０８および電極パッド１１９に関する金属組成や長さや幅については、第１の実施形態に記載された値と同様である。
　また、ゲート配線１１０の幅は４０μｍであり、ゲート配線１１０のゲート電極１０６側の端部から２μｍ内側を超える領域には、Ａｒイオンのイオン注入を施して高抵抗領域１１２を形成し、高抵抗領域１１２の外側を素子領域１１３としている。
　このような構成とすることにより、トランジスタの閾値電圧がゲートリセス領域１１４におけるアンドープＡｌＧａＮ層１０４の膜厚で決まるため、ゲートリセス領域１１４以外のアンドープＡｌＧａＮ層の膜厚を厚くすることが可能となる。その結果、２次元電子ガス濃度の増大による低オン抵抗化および大電流化が可能となる。さらに、ゲートリセス領域１１４以外のアンドープＡｌＧａＮ層の層厚を厚くすることにより、表面から２次元電子ガスまでの距離が長くなるので、電流コラプスなどの過渡応答の悪化を抑制することが可能となる。
　（変形例３－１）
　本変形例に係る窒化物半導体装置は、図１２の平面図に示す窒化物半導体装置について、ゲート電極１０６、ソース電極１０７およびドレイン電極１０８の端に丸みを持たせたものであり、その平面図を図１４に示す。基板１０１からアンドープＡｌＧａＮ層１０４の組成や層厚、ゲート電極１０６、ソース電極１０７、ドレイン電極１０８、配線層１１０および電極パッド１１９に関する金属組成や長さや幅、並びにゲートリセス領域１１４の幅については、実施例３－１の通りである。また、ゲート電極１０６、ソース電極１０７およびドレイン電極１０８の端は円弧状に形成されている。これにより、電界集中を抑制することが可能となる。なお、この窒化物半導体装置の断面図については、図１３と同様である。
　このような構成とすることにより、トランジスタの閾値電圧がゲートリセス領域１１４におけるアンドープＡｌＧａＮ層１０４の膜厚で決まるため、ゲートリセス領域１１４以外のアンドープＡｌＧａＮ層の膜厚を厚くすることが可能となる。その結果、２次元電子ガス濃度の増大による低オン抵抗化および大電流化が可能となる。さらに、ゲートリセス領域１１４以外のアンドープＡｌＧａＮ層の膜厚を厚くすることにより、表面から２次元電子ガスまでの距離が長くなるので、電流コラプスなどの過渡応答の悪化を抑制することが可能となる。
　（実施例３－２）
　本実施例に係る窒化物半導体装置は、実施例３－１と図１２の平面図は同じであり、図１５に示すように図１３に示した破線Ｃ－Ｃ’における断面構造のみが異なる。
　図１５に示すように、本実施形態に係る窒化物半導体装置は、アンドープＡｌＧａＮ層１０４の凹部領域を埋め込むようにｐ型半導体層１０５が形成され、ゲート電極１０６およびゲート配線１１０がｐ型半導体層１０５に接するように形成されている。アンドープＡｌＧａＮ層のゲートリセス領域１１４の側壁がゲート配線１１０の直下に位置している。さらに、ゲート配線１１０の直下のアンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４およびｐ型半導体層１０５とにおいて、例えばＡｒイオンなどのイオン注入により高抵抗化された高抵抗領域１１２が形成され、ゲート配線直下に高抵抗領域１１２と素子領域１１３との境界が位置している。
　なお、ｐ型半導体層１０５として、Ｍｇドープのｐ型ＧａＮを用いる。
　本実施例の半導体装置では、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４との界面に高濃度の２次元電子ガスが形成され、大電流且つ低オン抵抗の動作が可能である。また、ｐ型半導体層１０５の接続により、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４との界面のポテンシャルが上昇するため、ゲート電圧が０Ｖの状態において、２次元電子ガスが発生しなくなる、いわゆるノーマリオフ動作が可能となり、電源機器などの安全性が確保可能となる。また、アンドープＡｌＧａＮ層１０４は、ゲートリセス領域１１４以外の膜厚を厚くすることが可能になるため、低オン抵抗化および大電流化が可能となる。
　また、高抵抗領域１１２を形成する際は、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４にのみイオン注入を行い、ゲート配線１１０直下のｐ型半導体層１０５にイオン注入を行わない構成としてもよい。このような構成とすることにより、高抵抗領域１１２付近のリーク電流を低減することが可能となる。
　なお、本実施例においてはｐ型半導体層としてはｐ型ＧａＮ層を用いたが、ｐ型ＡｌＧａＮ、ｐ型ＩｎＧａＮ又はｐ型酸化ニッケル（ＮｉＯ）などを用いてもよい。
　（実施例３－３）
　本実施例に係る窒化物半導体装置は、実施例３－１と図１２の平面図は同一であり、図１６に示すように、図１２に示した破線Ｃ－Ｃ’における断面構造のみが異なる。
　また、本実施形態に係る窒化物半導体装置は、第３の実施形態と比較して、アンドープＡｌＧａＮ層１０４とゲート電極１０５との間およびアンドープＡｌＧａＮ層１０４とゲート配線１１０との間に絶縁膜１１１が挟まれていることにより、絶縁型ゲートが構成されている点が異なる。
　なお、絶縁膜１１１としては、例えば厚さ５０ｎｍのＳｉＯ２膜やＳｉＮ膜を用いることができる。
　絶縁型ゲートを構成することにより、ショットキー接触を用いたゲートと比較して、ゲート電流を大幅に低減可能となる。また、本実施例では、高抵抗領域１１２と素子領域１１３とにおける絶縁膜１１１の厚さが同一の場合を示したが、高抵抗領域１１２の上方のみ絶縁膜１１１の膜厚を厚くしてもよい。これにより、高抵抗領域１１２における寄生容量とリーク電流とが、より一層低減可能となる。
　（変形例３－２）
　図１７に示すように、本実施例に係る窒化物半導体装置は、実施例３－１に係る窒化物半導体装置に対し、アンドープＡｌＧａＮ層１０４のゲートリセス領域１１４がソース電極１０７の周囲のみを囲むように形成されている。このような構成においても、実施例３－１と同様の効果を得ることが可能となる。
　本実施例では、ソース電極１０７がゲート電極１０６およびゲート配線１１０で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。また、ｐ型半導体層や絶縁型ゲートを構成することも同様に可能である。
　なお、上記第３の実施形態において、高抵抗領域１１２の形成には、Ａｒイオンのイオン注入だけでなく、他のイオン、例えばホウ素イオンや窒素イオン等を用いることができる。また、高抵抗領域１１２をエッチングで形成してもよく、アンドープＡｌＧａＮ層１０４を除去すれば、２次元電子ガスが消失し、高抵抗領域１１２を形成することができる。また、高抵抗領域１１２をアンドープＡｌＧａＮ層１０４およびアンドープＧａＮ層１０３を選択的に熱酸化して形成してもよい。
　（第４の実施形態）
　図１８は本発明の第４の実施形態に係る窒化物半導体装置の構造を示す平面図である。
　（実施例４－１）
　図１９は図１８に示した破線Ｄ－Ｄ’における該窒化物半導体装置の構造を示す断面図である。
　図１８に示すように、本実施形態に係る窒化物半導体装置は、第３の実施形態と比較して、ゲートリセス領域１１４がゲート配線１１０の直下の素子領域１１３にのみ形成されている点が異なる。
　なお、ゲート配線１１０の直下のゲートリセス領域１１４については、ゲート配線１１０の、ゲート電極１０６側の端部から１μｍだけ内側に入った領域から、幅が０．５μｍの凹部が形成されている。
　なお、基板１０１からアンドープＡｌＧａＮ層１０４の組成や層厚、ゲート電極１０６、ソース電極１０７、ドレイン電極１０８および電極パッド１１９に関する金属組成や長さや幅については、第３の実施形態に記載された値と同様である。
　また、ゲート配線１１０の幅は４０μｍであり、ゲート配線１１０のゲート電極１０６側の端部から２μｍ内側を超える領域には、Ａｒイオンのイオン注入を施して高抵抗領域１１２を形成し、高抵抗領域１１２の外側を素子領域１１３としている。
　ゲート配線１１０がゲートリセス領域１１４を埋め込むように形成されている。このような構成とすることにより、ゲートリセス領域１１４の領域を少なくすることで、凹凸の影響を小さくすることが可能である。
　本実施例では、ソース電極１０７がゲート電極１０６およびゲート配線１１０で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。
　（実施例４－２）
　図２０に示すように、本実施形態に係る窒化物半導体装置は、実施例３－２と比較して、ゲートリセス領域１１４がゲート配線１１０の直下の素子領域１１３にのみ形成されている点が異なる。
　なお、ゲート配線１１０の直下のゲートリセス領域１１４については、ゲート配線１１０の、ゲート電極１０６側の端部から１μｍだけ内側に入った領域から、幅が０．５μｍの凹部が形成されている。
　ｐ型半導体層１０５がゲートリセス領域１１４を埋め込むように形成されている。このような構成とすることにより、ゲートリセス領域１１４の領域を少なくすることで、凹凸の影響を小さくすることが可能である。
　本実施例では、ソース電極１０７がゲート電極１０６およびゲート配線１１０で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。
　（実施例４－３）
　図２１に示すように、本実施例に係る窒化物半導体装置は、実施例３－３と比較して、ゲートリセス領域１１４がゲート配線１１０の直下の素子領域１１３にのみ形成されている点が異なる。絶縁体１１１とゲート配線１１０とがゲートリセス領域１１４を埋め込むように形成されている。
　なお、絶縁膜１１１としては、例えば厚さ５０ｎｍのＳｉＯ２膜やＳｉＮ膜を用いることができる。
　また、ゲート配線１１０の直下のゲートリセス領域１１４については、ゲート配線１１０の、ゲート電極１０６側の端部から１μｍだけ内側に入った領域から、幅が０．５μｍの凹部が形成されている。
　このような構成とすることにより、ゲートリセス領域１１４の領域を少なくすることで、凹凸の影響を小さくすることが可能である。
　本実施例では、ソース電極１０７がゲート電極１０６およびゲート配線１１０で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。
　（変形例４－１）
　図２２に示すように、本変形例に係る窒化物半導体装置は、実施例４－１に係る窒化物半導体装置に対し、アンドープＡｌＧａＮ層１０４のゲートリセス領域１１４がソース電極１０７の周囲のみを囲むように形成されている。このような構成においても、実施例４－１と同様の効果を得ることが可能となる。
　本変形例では、ソース電極１０７がゲート電極１０６およびゲート配線１１０で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。また、ゲートにはショットキーゲート、ｐ型半導体層および絶縁型ゲートを構成することも同様に可能である。
　（変形例４－２）
　図２３に示すように、本実施例に係る窒化物半導体装置は、実施例４－１と比較して、中心のゲート配線１１０の両側にゲート電極が接続され、さらにそれぞれのゲート電極１０６の両端にゲート配線１１０が配置されている点が異なる。
　このような構成とすることにより、ゲート抵抗をさらに低減しつつ、効率良くトランジスタを集積することが可能となる。本実施例では、ソース電極１０７がゲート電極１０６およびゲート配線１１０で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。また、ゲートには、ショットキーゲート、ｐ型半導体層および絶縁型ゲートを構成することも同様に可能である。
　（変形例４－３）
　図２４に示すように、本実施例に係る窒化物半導体装置は、変形例４－２と比較して、ゲート電極１０６に平行にゲート配線１１０が上下に設けられている点が異なる。ソース電極１０７およびドレイン電極１０８がゲート電極１０６およびゲート配線１１０に囲まれるように配置されている。また、図２４に示すようにゲート配線１１０の直下に高抵抗領域１１２と素子領域１１３の境界が位置している。
　このような構成とすることにより、ゲート抵抗を低減しつつ、効率良くトランジスタを集積することが可能となる。また、ゲートには、ショットキーゲート、ｐ型半導体層および絶縁型ゲートを構成することも同様に可能である。
　（変形例４－４）
　本変形例に係る窒化物半導体装置は、図２４の平面図に示す窒化物半導体装置について、ゲート電極１０６、ソース電極１０７、ドレイン電極１０８およびゲートリセス領域１１４の部端に丸みを持たせており、その平面図を図２５に示す。基板１０１からアンドープＡｌＧａＮ層１０４の組成や層厚、ゲート電極１０６、ソース電極１０７、ドレイン電極１０８、配線層１１０および電極パッド１１９に関する金属組成や長さや幅、並びにゲートリセス領域１１４の幅については、実施例３－１の通りである。また、ゲート電極１０６、ソース電極１０７およびドレイン電極１０８の端部は円弧状に形成されている。これにより、電界集中を抑制することが可能となる。なお、この窒化物半導体装置の断面図については、図１９と同様である。
　このような構成とすることにより、ゲート抵抗を低減しつつ、効率良くトランジスタを集積することが可能となる。
　（変形例４－５）
　図２６に示すように、本変形例に係る窒化物半導体装置は、変形例４－３と比較して、アンドープＡｌＧａＮ層１０４のゲートリセス領域１１４がソース電極１０７の周囲のみを囲むように形成されている点が異なる。このような構成において、変形例４－４と同様の効果を得ることが可能となる。
　本変形例では、ソース電極１０７がゲートリセス領域１１４で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。また、ゲートには、ショットキーゲート、ｐ型半導体層および絶縁型ゲートを構成することも同様に可能である。
　（変形例４－６）
　図２７に示すように、本変形例に係る窒化物半導体装置は、変形例４－５と比較して、ソース電極１０７とドレイン電極１０８とが中心のゲート配線１１０を挟むようにして対面している点が異なる。すなわち、図２７においては、図面中央のゲート配線１１０の左右において、ソース電極１０７およびドレイン電極１０８の配列が異なる。このような構成においても、変形例４－５と同様の効果を得ることが可能となる。
　本変形例では、ソース電極１０７がゲートリセス領域１１４で囲まれた例を示したが、ドレイン電極１０８が囲まれていてもよい。また、ゲートには、ショットキーゲート、ｐ型半導体層および絶縁型ゲートを構成することも同様に可能である。
　なお、第４の実施形態において、高抵抗領域１１２の形成には、Ａｒイオンのイオン注入だけでなく、他のイオン、例えばホウ素イオンや窒素イオン等を用いることができる。また、高抵抗領域１１２をエッチングで形成してもよく、アンドープＡｌＧａＮ層１０４を除去すれば、２次元電子ガスが消失して、高抵抗領域１１２を形成することができる。
　また、高抵抗領域１１２を、アンドープＡｌＧａＮ層１０４およびアンドープＧａＮ層１０３に対して選択的に熱酸化して形成してもよい。
　（第５の実施形態）
　図２８に示すように、本実施形態に係る窒化物半導体装置は、ソース電極１０７を囲むように第１ゲート電極１１５が形成され、第１ゲート配線１１７と電気的に接続されている。また、ドレイン電極１０８を囲むように第２ゲート電極１１６が形成され、第２ゲート配線１１８と電気的に接続されている。第１ゲート電極１１５と第２ゲート電極１１６とは、独立に制御が可能である。
　第１ゲート配線１１７は、第１電極パッド１２０に接続され、第２ゲート配線１１８は、第２電極パッド１２１に接続されている。また、第１ゲート配線１１７の幅および第２ゲート配線１１８は、共に４０μｍであり、第１電極パッド１２０および第２電極パッド１２１は、一辺の大きさが１００μｍの正方形である。
　第１ゲート配線１１７および第２ゲート配線１１８とその内側に形成される高抵抗領域１１２との配置関係は、第１ゲート配線１１７および第２ゲート配線１１８の、第１ゲート電極１１５側または第２ゲート電極１１６側の端部から２μｍとしている。
　図２８において、線分Ｅ－Ｅ’での断面図を図２９に示す。図２９に係る窒化物半導体装置は、例えば厚さが６００μｍよりなるシリコンからなる基板１０１の上に、例えば厚さが１００ｎｍのＡｌＮからなるバッファ層１０２と、厚さが２μｍのアンドープＧａＮ層１０３と、厚さが２０ｎｍのＡｌ組成比２０％であるアンドープＡｌＧａＮ層１０４がこの順にエピタキシャル成長され、例えばＴｉとＡｌとの積層構造よりなるソース電極１０７およびＴｉとＡｌとの積層構造よりなるドレイン電極１０８がアンドープＡｌＧａＮ層１０４にオーミック接触するように形成されている。アンドープＡｌＧａＮ層１０４の上に、ソース電極１０７を囲むように第１ゲート電極１１５が形成され、ドレイン電極１０８を囲むように第２ゲート電極１１６が形成されている。すなわち、ソース電極１０７とドレイン電極１０８との間には、第１ゲート電極１１５および第２ゲート電極１１６が形成されている。なお、第１ゲート電極１１５および第２ゲート電極１１６は、例えばＮｉからなり、アンドープＡｌＧａＮ層１０４とはショットキー接触をする。また、第１ゲート配線１１７および第２ゲート配線１１８は、例えばＡｕからなり、アンドープＡｌＧａＮ層１０４とショットキー接触する。第１ゲート電極１１５、第２ゲート電極１１６、第１ゲート配線１１７および第２ゲート配線１１８は、同一の電極材料にしてもよく、同時に形成してもよい。例えば、第１ゲート電極１１５、第２ゲート電極１１６、第１ゲート配線１１７および第２ゲート配線１１８の電極材料をＮｉとし、同時にフォトリソグラフィを行い、蒸着やスパッタ等で形成してもよい。すなわち、図２９に係る窒化物半導体装置は、いわゆるダブルゲート型ＦＥＴである。
　このような構成とすることにより、第１ゲート配線１１７と第２ゲート配線１１８との寄生容量を低減することが可能となり、高速な双方向スイッチング動作が可能となる。
　第５の実施形態において、ゲートには、ショットキーゲート、ｐ型半導体層および絶縁型ゲートを構成することも同様に可能である。また、高抵抗領域１１２の形成には、イオン注入だけでなく、エッチングで形成してもよく、アンドープＡｌＧａＮ層１０４を除去すれば、２次元電子ガスが消失して、高抵抗領域１１２を形成することができる。
　（変形例５－１）
　図３０に示す、変形例５－１に係る窒化物半導体装置は、図２８に係る窒化物半導体装置について以下のように変形したものである。すなわち、変形例５－１に係る窒化物半導体装置は、第１電極パッド１２０から第１ゲート配線１１７が複数分岐し、第２電極パッド１２１から第２ゲート配線１１８が複数分岐し、それぞれの分岐線が交互に配置される。さらに、ソース電極１０７とドレイン電極１０８との間に、第１ゲート電極１１５および第２ゲート電極１１６が配置される。また、ソース電極１０７を囲むように第１ゲート電極１１５が形成され、ドレイン電極１０８を囲むように第２ゲート電極１１６が形成されている。なお、第１ゲート電極１１５と第２ゲート電極１１６とは、独立に制御可能である。
　このような構成とすることにより、第１ゲート配線１１７と第２ゲート配線１１８との寄生容量を低減することが可能となり、高速な双方向スイッチング動作が可能となる。
　変形例５－１を含む第５の実施形態において、ゲートには、ショットキーゲート、ｐ型半導体層および絶縁型ゲートを構成することも同様に可能である。
　また、第５の実施形態において、高抵抗領域１１２の形成には、Ａｒイオンのイオン注入だけでなく、他のイオン、例えばホウ素イオンや窒素イオン等を用いることができる。また、高抵抗領域１１２をエッチングで形成してもよく、アンドープＡｌＧａＮ層１０４を除去すれば、２次元電子ガスが消失して、高抵抗領域１１２を形成することができる。また、高抵抗領域１１２を、アンドープＡｌＧａＮ層１０４およびアンドープＧａＮ層１０３に対して選択的に熱酸化して形成してもよい。
　（第６の実施形態）
　図３１に示すように、本実施形態に係る窒化物半導体装置は、ソース電極１０７を囲むように第１ゲート電極１１５が形成され、第１ゲート配線１１７と電気的に接続されている。また、ドレイン電極１０８を囲むように第２ゲート電極１１６が形成され、第２ゲート配線１１８と電気的に接続されている。第１ゲート電極１１５と第２ゲート電極１１６とは、独立に制御可能である。さらに、第１ゲート電極１１５および第２ゲート電極１１６の直下にゲートリセス領域１１４が形成されている。本実施形態では、一例として、第１ゲート配線１１７および第２ゲート配線１１８の直下の素子領域１１３にのみゲートリセス領域１１４を設けている。ゲートリセス領域１１４の形成形態はこれだけに限定されず、これまでに述べてきた形態をとることが可能なる。
　第１ゲート配線１１７および第２ゲート配線１１８とその内側に形成される高抵抗領域１１２との配置関係は、第１ゲート配線１１７および第２ゲート配線１１８の、第１ゲート電極１１５側または第２ゲート電極１１６側の端部から２μｍとしている。
　第１ゲート配線１１７は、第１電極パッド１２０に接続され、第２ゲート配線１１８は第２電極パッド１２１に接続されている。また、第１のゲート配線の幅および第２のゲート配線の幅は、共に４０μｍであり、第１電極パッド１２０および第２電極パッド１２１は、一辺の大きさが１００μｍの正方形である。
　このような構成とすることにより、第１ゲート配線１１７と第２ゲート配線１１８との寄生容量を低減することが可能となり、高速な双方向スイッチング動作が可能となる。ゲートの閾値電圧がゲートリセス領域１１４におけるアンドープＡｌＧａＮ層１０４の膜厚で決まるため、ゲートリセス領域１１４以外のアンドープＡｌＧａＮ層の膜厚を厚くすることが可能となり、２次元電子ガス濃度の増大による低オン抵抗化および大電流化が可能となる。さらに、ゲートリセス領域１１４以外のアンドープＡｌＧａＮ層の膜厚を厚くすることにより、表面から２次元電子ガスまでの距離が長くなるので、電流コラプスなどの過渡応答の悪化を抑制することが可能となる。
　第６の実施形態において、ゲートには、ショットキーゲート、ｐ型半導体層および絶縁型ゲートを構成することも同様に可能である。
　また、第６の実施形態において、高抵抗領域１１２の形成には、Ａｒイオンのイオン注入だけでなく、他のイオン、例えばホウ素イオンや窒素イオン等を用いることができる。また、高抵抗領域１１２をエッチングで形成してもよく、アンドープＡｌＧａＮ層１０４を除去すれば、２次元電子ガスが消失して、高抵抗領域１１２を形成することができる。また、高抵抗領域１１２を、アンドープＡｌＧａＮ層１０４およびアンドープＧａＮ層１０３に対して選択的に熱酸化して形成してもよい。
　（他の実施形態について）
　なお、上記の第１～第６の実施形態において、基板１０１はシリコン基板に限定されず、サファイア基板、ＳｉＣ基板、ＧａＮ基板、スピネル基板又はハフニウム基板等を用いてもよい。
　また、上記の第１～第６の実施形態において、バッファ層１０２、アンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４の組成や層厚、並びにｐ型半導体層１０５の組成や膜厚は、上記に限定されず、所望のデバイス特性に応じて適宜組成や膜厚を選択することができる。また、ｐ型半導体層１０５の不純物濃度についても所望のデバイス特性に応じて適宜選択することができる。
　また、上記の第１～第６の実施形態において、ゲート電極１０６、ソース電極１０７、ドレイン電極１０８、配線層１１０、第１ゲート配線１１７、第２ゲート配線１１８、電極パッド１１９、第１の電極パッド１２０および第２の電極パッド１２１に関する金属組成や長さや幅、厚さや大きさは、上記に限られず、所望のデバイス特性に応じて適宜設定することができる。
　また、上記の第１～第４の実施形態において、ゲート電極１０６やゲート配線１１０とその内側に形成される高抵抗領域１１２との配置関係は、ゲート電極１０６やゲート配線１１０の端部から２μｍとしたが、その値に限られず、ピンチオフ特性を良好とする範囲において適宜設定することができる。
　また、第５の実施形態および第６の実施形態において、第１ゲート配線１１７および第２ゲート配線１１８とその内側に形成される高抵抗領域１１２との配置は、第１ゲート配線１１７および第２ゲート配線１１８の、第１ゲート電極１１５側または第２ゲート電極１１６側の端部から２μｍとしたが、その値に限られず、ピンチオフ特性を良好とする範囲において適宜設定することができる。
　また、上記の第１～第６の実施形態において、電極パッド１１９、第１の電極パッド１２０および第２の電極パッド１２１の形状は、正方形に限られず、長方形、矩形、正六角形、円又は楕円等を選択することができる。
　また、上記の第１～第４の実施形態において、ソース電極１０７とゲート電極１０６との電極間の距離を１．５μｍとし、ゲート電極１０６とドレイン電極１０８との電極間の距離は１０μｍとしたが、この値に限られないことはいうまでもない。また、上記の第５の実施形態および第６の実施形態において、ソース電極１０７、第１ゲート電極１１５、第２ゲート電極およびドレイン電極１０８の間隔は、所望のデバイス特性に応じて適宜設定することができる。
　また、上記の第１の実施形態において、パッドオンエレメント実装を採用したが、実装については、パッドオンエレメント実装に限定されない。このことは他の実施形態に係る半導体装置に対して採用する実装方法においても同様である。
　また、第１の実施形態において、図３２に示すように、ソース電極１０７がゲート電極１０６に囲まれ、ゲート電極１０６がゲート配線層１１０に接続されていてもよい。このようにすることで、半導体装置のピンチオフ特性を向上させることができる。また、ドレイン電極１０８がゲート電極１０６に囲まれていてもよい。これらのことは、第２～第６の実施形態についても同様である。
　本発明は、半導体装置に有用であり、民生機器の電源回路等で用いられるトランジスタなどとして有用である。
１０１　　基板
１０２　　バッファ層
１０３　　アンドープＧａＮ層
１０４　　アンドープＡｌＧａＮ層
１０５　　ｐ型半導体層
１０６　　ゲート電極
１０７　　ソース電極
１０８　　ドレイン電極
１１０　　ゲート配線
１１１　　絶縁膜
１１２　　高抵抗領域
１１３　　素子領域
１１４　　ゲートリセス領域
１１５　　第１ゲート電極
１１６　　第２ゲート電極
１１７　　第１ゲート配線
１１８　　第２ゲート配線
１１９　　電極パッド
１２０　　第１電極パッド
１２１　　第２電極パッド

Claims (27)

  1. 　基板と、
    　前記基板の上に形成された窒化物半導体層と、
    　前記窒化物半導体層の上に形成されたソース電極、ドレイン電極およびゲート電極と、
    　前記窒化物半導体層の上に形成され、且つ前記ゲート電極に接続されたゲート配線層と、を備え、
    　前記窒化物半導体層は、前記ゲート配線層の直下且つ前記ゲート電極側の端部から離れた位置において高抵抗領域を備えることを特徴とする半導体装置。
  2. 　前記ソース電極または前記ドレイン電極は、前記ゲート電極と前記ゲート配線層とで囲まれていることを特徴とする請求項１に記載の半導体装置。
  3. 　前記ゲート電極は、前記配線層から分岐して設けられていることを特徴とする請求項１または２に記載の半導体装置。
  4. 　前記ソース電極、前記ドレイン電極および前記ゲート電極はそれぞれ複数有し、前記ソース電極と前記ドレイン電極との間に前記ゲート電極が配置されていることを特徴とする請求項１～３のいずれか１項に記載の半導体装置。
  5. 　前記ソース電極および前記ドレイン電極はこの順に、前記ゲート配線層に沿って配置されていることを特徴とする請求項４に記載の半導体装置。
  6. 　前記配線層を複数有し、前記ソース電極、前記ドレイン電極および前記ゲート電極が前記複数の配線層のうち隣接する２つに挟まれたことを特徴とする請求項１～５のいずれか１項に記載の半導体装置。
  7. 　前記配線層の両側に前記ソース電極、前記ドレイン電極および前記ゲート電極を備えたことを特徴とする請求項１～６のいずれか１項に記載の半導体装置。
  8. 　前記高抵抗領域は、前記ソース電極、前記ドレイン電極および前記ゲート電極を囲むことを特徴とする請求項６または７に記載の半導体装置。
  9. 　前記ソース電極と前記ドレイン電極とが前記配線層を挟んで配置されていることを特徴とする請求項７または８に記載の半導体装置。
  10. 　前記ソース電極、前記ドレイン電極および前記ゲート電極のうち少なくとも１つは、端部に丸みを有することを特徴とする請求項１～９のいずれか１項に記載の半導体装置。
  11. 　前記高抵抗領域は、その内端部に丸みを有することを特徴とする請求項１０に記載の半導体装置。
  12. 　前記ゲート電極直下における前記窒化物半導体層には、溝部が形成されていることを特徴とする請求項１～１１のいずれか１項に記載の半導体装置。
  13. 　前記配線層直下且つ前記高抵抗領域の近傍における前記窒化物半導体層には、溝部が形成されていることを特徴とする請求項１２に記載の半導体装置。
  14. 　前記溝部は、前記ソース電極または前記ドレイン電極を囲んでいることを特徴とする請求項１２または１３に記載の半導体装置。
  15. 　前記ゲート電極直下における前記溝部は、前記配線層直下における前記溝部から分岐して設けられていることを特徴とする請求項１３または１４に記載の半導体装置。
  16. 　前記配線層の両側に前記ソース電極、前記ドレイン電極および前記ゲート電極を備え、且つ前記配線層直下且つ前記高抵抗領域の両側近傍における前記窒化物半導体層には、溝部が形成されていることを特徴とする請求項１３～１５のいずれか１項に記載の半導体装置。
  17. 　前記溝部の端部が丸み有することを特徴とする請求項１２～１６のいずれか１項に記載の半導体装置。
  18. 　前記窒化物半導体層の上に形成されたパッドを有し、
    　前記ゲート配線層は、前記パッドに接続されていることを特徴とする請求項１～１７のいずれか１項に記載の半導体装置。
  19. 　前記ゲート電極および前記ゲート配線層を複数有し、前記複数のゲート電極のうち２つが前記ソース電極と前記ドレイン電極との間に挟まれ、且つ前記ソース電極と前記ドレイン電極との間に挟まれた２つのゲート電極は、前記ゲート配線層のうち相異なる２つに接続されていることを特徴とする請求項１に記載の半導体装置。
  20. 　前記２つのゲート電極と前記２つのゲート配線層のうち一方のゲート電極とゲート配線層とがソース電極を囲み、他方のゲート電極とゲート配線層とがドレイン電極を囲むことを特徴とする請求項１９に記載の半導体装置。
  21. 　前記２つのゲート配線層は、前記ソース電極および前記ドレイン電極を挟んで対向し、前記ソース電極および前記ドレイン電極を複数有し、前記ソース電極および前記ドレイン電極は、前記２つのゲート配線層に沿って交互に配置されていることを特徴とする請求項２０に記載の半導体装置。
  22. 　前記ゲート電極直下における前記窒化物半導体層には、溝部が形成されていることを特徴とする請求項１９～２１のいずれか１項に記載の半導体装置。
  23. 　前記ゲート電極および前記ゲート配線層と前記第窒化物半導体層との間には、ｐ型不純物を含む半導体層が形成されていることを特徴とする請求項１～２２のいずれか１項に記載の半導体装置。
  24. 　前記ｐ型不純物を含む半導体層は、前記ゲート電極直下および前記配線層直下且つ前記高抵抗領域の近傍に形成されており、前記ゲート電極および前記配線層は、前記ｐ型不純物を含む半導体層を覆うことを特徴とする請求項２３に記載の半導体装置。
  25. 　前記ゲート電極および前記ゲート配線層と前記第窒化物半導体層との間には、絶縁層が形成されていることを特徴とする請求項１～２４のいずれか１項に記載の半導体装置。
  26. 　前記高抵抗領域は、前記窒化物半導体層へのイオン注入により形成されていることを特徴とする請求項１～２５のいずれか１項に記載の半導体装置。
  27. 　前記窒化物半導体層は、組成が異なり且つ互いに接する２層を有し、前記高抵抗領域は前記２層の界面に達するまでエッチングにより形成されることを特徴とする請求項１～２５のいずれか１項に記載の半導体装置。
PCT/JP2013/004093 2012-09-12 2013-07-02 半導体装置 WO2014041731A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014535353A JP6240898B2 (ja) 2012-09-12 2013-07-02 半導体装置
CN201380047535.8A CN104620366B (zh) 2012-09-12 2013-07-02 半导体装置
US14/636,149 US9911843B2 (en) 2012-09-12 2015-03-02 Semiconductor device
US15/873,438 US10868167B2 (en) 2012-09-12 2018-01-17 Semiconductor device
US17/091,302 US11699751B2 (en) 2012-09-12 2020-11-06 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-200613 2012-09-12
JP2012200613 2012-09-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/636,149 Continuation US9911843B2 (en) 2012-09-12 2015-03-02 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2014041731A1 true WO2014041731A1 (ja) 2014-03-20

Family

ID=50277878

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/004093 WO2014041731A1 (ja) 2012-09-12 2013-07-02 半導体装置

Country Status (4)

Country Link
US (3) US9911843B2 (ja)
JP (1) JP6240898B2 (ja)
CN (2) CN107359196B (ja)
WO (1) WO2014041731A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047720A (zh) * 2015-08-11 2015-11-11 上海华虹宏力半导体制造有限公司 绝缘体上硅射频开关器件结构
JP6237845B1 (ja) * 2016-08-24 2017-11-29 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
JP2021533556A (ja) * 2018-08-06 2021-12-02 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
WO2022172625A1 (ja) * 2021-02-15 2022-08-18 パナソニックＩｐマネジメント株式会社 半導体装置
US11658235B2 (en) 2017-09-20 2023-05-23 Kabushiki Kaisha Toshiba Semiconductor device
WO2024084652A1 (ja) * 2022-10-20 2024-04-25 日本電信電話株式会社 電界効果型トランジスタ

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056637A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
JPWO2016002180A1 (ja) * 2014-07-04 2017-04-27 パナソニックＩｐマネジメント株式会社 半導体装置
WO2017087197A1 (en) * 2015-11-19 2017-05-26 Hrl Laboratories, Llc Iii-nitride field-effect transistor with dual gates
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
US10707341B2 (en) * 2016-08-25 2020-07-07 Mitsubishi Electric Corporation Semiconductor device
US11621328B2 (en) * 2017-11-16 2023-04-04 Panasonic Holdings Corporation Nitride semiconductor device
CN107799590B (zh) * 2017-11-21 2024-05-24 华南理工大学 一种大栅宽的GaN基微波功率器件及其制造方法
US10403718B2 (en) * 2017-12-28 2019-09-03 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
US10355085B1 (en) 2017-12-28 2019-07-16 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
CN110137280B (zh) * 2019-05-30 2020-12-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
EP3780115A1 (en) 2019-08-13 2021-02-17 Infineon Technologies Austria AG Enhancement mode group iii nitride-based transistor device
US11791388B2 (en) * 2020-02-27 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Source leakage current suppression by source surrounding gate structure
DE102020112069B4 (de) * 2020-02-27 2022-03-03 Taiwan Semiconductor Manufacturing Co. Ltd. Source-leckstromunterdrückung durch source-umgebende gate-struktur und verfahren zur herstellung der gate-struktur
WO2022178750A1 (en) * 2021-02-25 2022-09-01 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and fabrication method thereof
KR102547803B1 (ko) * 2021-05-18 2023-06-26 삼성전자주식회사 고 전자 이동도 트랜지스터
US20230020140A1 (en) * 2021-07-16 2023-01-19 Changxin Memory Technologies, Inc. Semiconductor test structure and method for manufacturing same
US12218202B2 (en) * 2021-09-16 2025-02-04 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
CN114267756B (zh) * 2021-12-20 2024-09-10 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343440A (ja) * 1991-05-21 1992-11-30 Nec Corp 半導体装置
JP2006310512A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100495738C (zh) * 2004-02-12 2009-06-03 国际整流器公司 集成ⅲ族氮化物功率器件
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP2005340549A (ja) * 2004-05-28 2005-12-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
WO2010084727A1 (ja) * 2009-01-22 2010-07-29 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5457046B2 (ja) * 2009-02-13 2014-04-02 パナソニック株式会社 半導体装置
WO2011024367A1 (ja) * 2009-08-27 2011-03-03 パナソニック株式会社 窒化物半導体装置
JP5457292B2 (ja) 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
JP5620767B2 (ja) * 2010-09-17 2014-11-05 パナソニック株式会社 半導体装置
JP2012104568A (ja) * 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5810518B2 (ja) * 2010-12-03 2015-11-11 富士通株式会社 化合物半導体装置及びその製造方法
JP5720000B2 (ja) * 2011-02-23 2015-05-20 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
JP2013077630A (ja) * 2011-09-29 2013-04-25 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343440A (ja) * 1991-05-21 1992-11-30 Nec Corp 半導体装置
JP2006310512A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047720A (zh) * 2015-08-11 2015-11-11 上海华虹宏力半导体制造有限公司 绝缘体上硅射频开关器件结构
JP6237845B1 (ja) * 2016-08-24 2017-11-29 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
JP2018032741A (ja) * 2016-08-24 2018-03-01 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
US12009390B2 (en) 2016-08-24 2024-06-11 Fuji Electric Co., Ltd. Vertical MOSFET having a high resistance region
US11658235B2 (en) 2017-09-20 2023-05-23 Kabushiki Kaisha Toshiba Semiconductor device
JP2021533556A (ja) * 2018-08-06 2021-12-02 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
US11961888B2 (en) 2018-08-06 2024-04-16 Macom Technology Solutions Holdings, Inc. Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
JP7509746B2 (ja) 2018-08-06 2024-07-02 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
WO2022172625A1 (ja) * 2021-02-15 2022-08-18 パナソニックＩｐマネジメント株式会社 半導体装置
WO2024084652A1 (ja) * 2022-10-20 2024-04-25 日本電信電話株式会社 電界効果型トランジスタ

Also Published As

Publication number Publication date
US11699751B2 (en) 2023-07-11
JPWO2014041731A1 (ja) 2016-08-12
US9911843B2 (en) 2018-03-06
CN104620366A (zh) 2015-05-13
CN107359196B (zh) 2020-07-14
CN107359196A (zh) 2017-11-17
US20180145166A1 (en) 2018-05-24
US20210057564A1 (en) 2021-02-25
JP6240898B2 (ja) 2017-12-06
CN104620366B (zh) 2017-09-26
US10868167B2 (en) 2020-12-15
US20150179741A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
US11699751B2 (en) Semiconductor device
US10950524B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
US9754932B2 (en) Semiconductor device
CN104347698B (zh) 半导体装置
JP6083548B2 (ja) 窒化物半導体装置
US20160268410A1 (en) Semiconductor device
US20160218189A1 (en) Semiconductor device
US9502548B1 (en) Semiconductor device
US9793390B2 (en) Low miller factor semiconductor device
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
CN110785836A (zh) 半导体装置
WO2016098391A1 (ja) 電界効果トランジスタ
JP2016167499A (ja) 半導体装置
JP2007180143A (ja) 窒化物半導体素子
US20160064376A1 (en) Semiconductor apparatus
JP5553997B2 (ja) トランジスタおよびその製造方法
US10475802B2 (en) Semiconductor device
WO2014174863A1 (ja) 電界効果トランジスタ
CN106328699B (zh) 半导体装置
WO2024204534A1 (ja) 半導体装置および半導体装置の製造方法
JP2009044035A (ja) 電界効果半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13837364

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014535353

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13837364

Country of ref document: EP

Kind code of ref document: A1