JP6326781B2

JP6326781B2 - 電界効果トランジスタ

Info

Publication number: JP6326781B2
Application number: JP2013240850A
Authority: JP
Inventors: 俊介湊
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2013-11-21
Filing date: 2013-11-21
Publication date: 2018-05-23
Anticipated expiration: 2033-11-21
Also published as: JP2015103549A

Description

本発明は、電界効果トランジスタに関する。

電界効果トランジスタは、ソース電極、ドレイン電極、ゲート電極を含んで構成される。この電極構造の一例として、特許文献１には、フィンガー状の電極構造が開示されている。特許文献１に開示された電極構造では、半導体層の上に、それぞれフィンガー状のソース電極とドレイン電極が、互いに所定の間隔を隔てて交互に形成され、ソース電極とドレイン電極の間にゲート電極が形成されている。以下、本明細書において、ソース電極とドレイン電極が所定の間隔を隔てて対向している領域を動作領域という。特許文献１の電界効果トランジスタでは、動作領域の上に絶縁膜を形成して、その絶縁膜の上にソースパッド電極、ドレインパッド電極及びゲートパッド電極を分離して形成し、ソース電極とソースパッド電極間、ドレイン電極とドレインパッド電極間及びゲート電極とゲートパッド電極間とがそれぞれ、ソース電極、ドレイン電極及びゲート電極の上の絶縁膜に形成された開口部を介して接続されている。また、本明細書において、ソース電極、ドレイン電極及びゲート電極の種類を特定する必要がなく、パッド電極と区別する必要があるときは、ソース電極、ドレイン電極及びゲート電極を単に電極といい、ソースパッド電極、ドレインパッド電極及びゲートパッド電極を単にパッド電極という。

特開２０１２−２３０７４号公報

しかしながら、ソース電極、ドレイン電極及びゲート電極の直上に形成された開口部を介して当該電極とパッド電極とを接続する構造では、例えば、開口部の側面が傾斜面となった場合など、その傾斜面に沿って形成されたパッド電極（例えば、ドレインパッド電極）と隣接する電極（例えば、ゲート電極）との間の距離が隣接する電極間の距離（例えば、ドレイン電極とゲート電極間の距離）より小さくなる場合があり、絶縁破壊が起こりやすくなるという問題があった。かかる問題を解決するためには、開口部の側面の傾斜を小さく、すなわち、傾斜面を垂直に近づける等、対応が容易でなく、ひいては製造コストの上昇を招くことになる。

そこで、本発明は、電極とパッド電極間の絶縁破壊対策が容易な電界効果トランジスタを提供することを目的とする。

以上の目的を達成するために、本発明に係る電界効果トランジスタは、
半導体層の上に、
複数のソースフィンガー部を含むソース電極と、
複数のドレインフィンガー部を含み、前記ソースフィンガー部と前記ドレインフィンガー部とが交互に配列されるように設けられたドレイン電極と、
それぞれ前記ソースフィンガー部と前記ドレインフィンガー部の間に設けられた複数のゲートフィンガー部を含むゲート電極と、
前記ソース電極と前記ドレイン電極と前記ゲート電極とを覆う絶縁膜と、
該絶縁膜上に互いに分離して設けられたソースパッド電極とドレインパッド電極とゲートパッド電極と、
を含み、
前記ドレイン電極と前記ドレインパッド電極とを電気的に接続するドレインパッド電極接続部と、前記ゲート電極と前記ゲートパッド電極とを電気的に接続するゲートパッド電極接続部とが、前記ソースフィンガー部と前記ドレインフィンガー部とが前記ソースフィンガー部及び前記ドレインフィンガー部の長手方向と直交する方向に対して所定の間隔をあけて対向する動作領域の外側の接続領域に位置することを特徴とする。

以上のように構成された本発明に係る電界効果トランジスタは、ドレインパッド電極接続部とゲートパッド電極接続部とを、前記動作領域の外側の接続領域に設けているので、パッド電極と電極間の必要な間隔を容易に確保できる。
したがって、本発明によれば、電極とパッド電極間の絶縁破壊対策が容易な電界効果トランジスタを提供することが可能になる。
ここで、パッド電極と電極間の必要な間隔とは、

（ｉ）ソースパッド電極とドレイン電極間の間隔及びドレインパッド電極とソース電極間の間隔については、動作領域におけるソース電極とドレイン電極間の間隔より大きいことであり、
（ｉｉ）ドレインパッド電極とゲート電極間の間隔及びゲートパッド電極とドレイン電極間の間隔については、動作領域におけるドレイン電極とゲート電極間の間隔より大きくすることである。

本発明に係る実施形態の電界効果トランジスタの電極構成を示す平面図である。図１のＡ部を拡大して示す平面図である。図１のＢ部を拡大して示す平面図である。図２のＳ１に沿った縦断面を示す断面図である。図３のＳ２に沿った縦断面を示す断面図である。図３のＳ３に沿った縦断面を示す断面図である。

以下、図面を参照しながら本発明に係る実施形態の電界効果トランジスタについて説明する。実施形態の電界効果トランジスタは、本発明に係る電極構造をＧａＮ系ＨＥＭＴに適用した例を示している。ＧａＮ系ＨＥＭＴは、例えば、図４〜図６に示すように、基板６０と、基板６０の上に形成されたアンドープＧａＮ層５２、アンドープＧａＮ層５２の上に形成されたアンドープＡｌＧａＮ層５１とを含む。実施形態の電界効果トランジスタは、アンドープＡｌＧａＮ層の表面に本発明に係る電極構造を形成することにより構成される。尚、ＧａＮ系ＨＥＭＴは、アンドープＧａＮ層とアンドープＡｌＧａＮ層の界面近傍に形成される２次元電子ガス層（チャネル）を利用するものである。
以下、本発明に係る電極構造について詳細に説明する。

図１は、本発明に係る実施形態の電界効果トランジスタの電極構成を示す平面図である。図２は、図１のＡ部を拡大して示す平面図であり、図３は、図１のＢ部を拡大して示す平面図である。図２及び図３は、ゲート電極、ソース電極２０及びドレイン電極３０の構成を示すための図であり、ゲート、ソース及びドレインの各パッド電極及び絶縁膜等は省いて描いている。

図１〜図３に示すように、ソース電極２０は、複数のソースフィンガー部２４と、ソースフィンガー部２４の一端がそれぞれ連結されたソース連結部２３とを含み、ソースフィンガー部２４が櫛の歯に相当する櫛形形状を有する。
ドレイン電極３０は、複数のドレインフィンガー部３４と、ドレインフィンガー部３４の一端がそれぞれ連結されたドレイン連結部３３とを含み、ドレインフィンガー部３４が櫛の歯に相当する櫛形形状を有する。

本実施形態において、ソース電極２０とドレイン電極３０とは、ソースフィンガー部２４とドレインフィンガー部３４とが交互に配列されるように配置される。ソースフィンガー部２４とドレインフィンガー部３４は、ほぼ同じ長さを有しており、ソースフィンガー部２４の先端とドレイン連結部３３との間の最短距離と、ドレインフィンガー部３４の先端とソース連結部２３との間の最短距離とは、ソースフィンガー部２４とドレインフィンガー部３４間の間隔と同程度に設定される。

ここで、本明細書において、複数のソースフィンガー部２４の先端を通る直線と、ドレインフィンガー部３４の先端を通る直線に挟まれた領域を動作領域３という。また、ソースフィンガー部２４のうちの動作領域３内に位置する部分をソース動作部２１といい、ドレインフィンガー部３４のうちの動作領域３内に位置する部分をドレイン動作部３１という。ソース動作部２１とドレイン動作部３１とは所定の一定の間隔で対向し、交互に配置される。

また、ソースフィンガー部２４のうちのソース動作部２１の一端からそれぞれ延伸され、ソース連結部２３に至る部分をソース延伸部２２といい、ドレインフィンガー部３４のうちのドレイン動作部３１の一端からそれぞれ延伸され、ドレイン連結部３３に至る部分をドレイン延伸部３２という。

また、ソース電極２０及びドレイン電極３０において、複数のソース延伸部２２とソース連結部２３とからなる部分をソース接続部といい、ドレイン延伸部３２とドレイン連結部３３とからなる部分をドレイン接続部という。

以上のように構成された実施形態の電界効果トランジスタは、動作領域３の両側に接続領域を有し、その一方の接続領域（第１接続領域１）に、ソース接続部が配置され、他方の接続領域（第２接続領域２）に、ドレイン接続部が配置される。

実施形態の電界効果トランジスタにおいて、ソース電極２０は、ソース連結部２３に設けられたソースパッド電極接続部２９を介してソースパッド電極２６に接続される。また、ドレイン電極３０は、ドレイン連結部３３に設けられたドレインパッド電極接続部３９を介してドレインパッド電極３６に接続される。ここで、ソースパッド電極接続部２９は、絶縁膜４２に形成された開口部２８の内周面及び底面に設けられたソースパッド電極２６からなり、開口部２８の底面でソース電極２０に接続されている。また、ドレインパッド電極接続部３９は、絶縁膜４２に形成された開口部３８の内周面及び底面に設けられたドレインパッド電極３６からなり、開口部３８の底面においてドレイン電極３０に接続されている。

ゲート電極１０は、複数のゲートフィンガー部１４と、ゲートフィンガー部１４の一端がそれぞれ連結されるゲート連結部１３とからなり、ゲート連結部１３に設けられたゲートパッド電極接続部１９を介してゲートパッド電極１６に接続される。ここで、ゲートパッド電極接続部１９は、絶縁膜４２に形成された開口部の内周面及び底面に設けられたゲートパッド電極１６からなり、開口部の底面においてゲート電極１０に接続されている。ゲート電極１０についても、ゲートフィンガー部１４のうちの動作領域３内に位置する部分をゲート動作部１１といい、ゲート動作部１１の一端とゲート連結部１３とを繋ぐ部分をゲート延伸部１２という。また、ゲート延伸部１２とゲート連結部１３とからなる部分をゲート接続部といい、ゲート接続部は、第１接続領域１又は第２接続領域、好ましくは図２に示すように第１接続領域１に配置される。すなわち、ソース・ゲート間の電位差はドレイン・ゲート間の電位差よりはるかに小さいので、第１接続領域にゲート接続部を設けることにより、保護膜を介して交差するゲートフィンガー部１４とソース連結部間の短絡の防止が容易となる。
また、ソースパッド接続部は、図２に示すように、ゲートパッド接続部より動作領域に近い位置に配置されることが好ましい。このように配置して、動作領域からソースパッド接続部までの距離を短くすると、ソースパッド接続部から動作領域までのソース配線の配線抵抗を小さくできる。これに対して、ゲート電極及びゲートパッド接続部には、電流がほとんど流れないので、ゲートパッド接続が動作領域から離れて配置されても配線抵抗の影響は少ない。

ゲート電極１０において、ゲートフィンガー部１４は１つのソースフィンガー部２４に対して、２つのゲートフィンガー部１４が対応するように設けられている。具体的には、２つのゲートフィンガー部１４が対応するソースフィンガー部２４の両側に沿って延びており、そのソースフィンガー部２４の先端で互いに接続される。

以上、主として各電極の平面形状について説明したが、本実施形態において、各電極は立体的には以下のように構成されている。

ソース電極２０は、図５に示すように、半導体層５０に接して設けられたソースコンタクト電極２７とソース電極配線２５とによって構成される。具体的には、ソース動作部２１は、ソースコンタクト電極２７と、ソースコンタクト電極２７上に設けられたソース電極配線２５とによって構成される。ソース接続部は、図２及び図４に示すように、半導体層５０の表面に形成された保護膜４１上に形成されたソース電極配線２５によって構成されている。
ここで、保護膜４１は、図４〜６に示すように、半導体層５０において、ゲート電極１０とソースコンタクト電極２７とドレインコンタクト電極３７とが形成されていない表面に形成されて、半導体層５０の表面を保護している。

また、ドレイン電極３０は、半導体層５０に接して設けられたドレインコンタクト電極３７とドレイン電極配線３５とによって構成される。具体的には、ドレイン動作部３１は、ドレインコンタクト電極３７と、ドレインコンタクト電極３７上に設けられたドレイン電極配線３５とによって構成される。ドレイン接続部は、半導体層５０の表面に形成された保護膜４１上に形成されたドレイン電極配線３５によって構成されている。

以上のように構成されたゲート電極１０、ソース電極２０及びドレイン電極３０はそれぞれ、絶縁膜４２の上に形成されたゲートパッド電極１６、ソースパッド電極２６及びドレインパッド電極３６に以下のようにして接続される。

ゲート電極１０は、絶縁膜４２に形成された開口部を介してゲートパッド電極１６と接続される。実施形態の電界効果トランジスタにおいて、開口部は、ゲート連結部１３の上に設けられ、ゲート連結部１３とゲートパッド電極１６とが接続される。以上のように、実施形態の電界効果トランジスタでは、開口部がゲート連結部１３の上に設けられ、ゲート連結部１３とゲートパッド電極１６とが接続されるので、ゲートパッド電極１６とソース電極２０間の最も短い距離が、ゲート動作部１１とソース動作部２１間の間隔より狭くなることがない。以上の実施形態では、開口部をゲート連結部１３の上に設けてゲート連結部１３とゲートパッド電極１６とを接続するようにした。しかしながら、本発明において開口部の位置はゲート連結部１３の上に限定されるものではなく、ゲート接続部において、開口部の側面の傾斜を考慮して、ゲートパッド電極１６とソース電極２０間の最短距離が、ゲート動作部１１とソース動作部２１間の間隔より大きくなるような位置に開口部を形成するようにしても良い。また、ゲート接続部において開口部の位置を設定する際、半導体層５０の上面を投影面として半導体層５０に直交する方向から平面視したときに、上記投影面において、ゲートパッド電極接続部１９とソース電極２０間の最短距離が、ゲート動作部１１とソース動作部２１間の間隔より大きくなるような位置に開口部の位置を設定してもよい。

ソース電極２０は、図４に示すように、絶縁膜４２に形成された開口部２８を介してソースパッド電極２６と接続される。実施形態の電界効果トランジスタにおいて、開口部２８は、図４に示すように、ソース連結部２３の上に設けられ、ソース連結部２３とソースパッド電極２６とが接続される。以上のように、実施形態の電界効果トランジスタでは、開口部２８がソース連結部２３の上に設けられ、ソース連結部２３とソースパッド電極２６とが接続されるので、ソースパッド電極２６とゲート電極１０又はドレイン電極３０間の最短距離が、ソース動作部２１とゲート動作部１１間及びソース動作部２１とドレイン動作部３１の間隔より狭くなることがない。以上の実施形態では、開口部２８をソース連結部２３の上に設けてソース連結部２３とソースパッド電極２６とを接続するようにした。しかしながら、本発明において開口部２８の位置はソース連結部２３の上に限定されるものではなく、ソース接続部において、開口部２８の側面の傾斜を考慮して、ソースパッド電極２６とゲート電極１０間の最短距離及びソースパッド電極２６とドレイン電極３０間の最短距離が、ソース動作部２１とゲート動作部１１間及びソース動作部２１とドレイン動作部３１の間隔より大きくなるような位置に開口部２８を形成するようにすればよい。さらに、開口部２８の側面の傾斜を考慮して、ソースパッド電極２６とゲート電極１０間の最短距離及びソースパッド電極２６とドレイン電極３０間の最短距離が、ソース動作部２１とゲート動作部１１間及びソース動作部２１とドレイン動作部３１の間隔より大きくなるような位置に開口部２８を形成する限り、ソース動作部２１上に設けてもよい。
また、ソース接続部において、開口部２８の位置を設定する際、半導体層５０の上面を投影面として半導体層５０に直交する方向から平面視したときに、上記投影面において、ソースパッド電極接続部２９とゲート電極１０間の最短距離及びソースパッド電極接続部２９とドレイン電極３０間の最短距離が、ソース動作部２１とゲート動作部１１間及びソース動作部２１とドレイン動作部３１の間隔より大きくなるような位置に開口部２８の位置を設定してもよい。

ドレイン電極３０は、図５に示すように、絶縁膜４２に形成された開口部３８を介してドレインパッド電極３６と接続される。実施形態の電界効果トランジスタにおいて、開口部３８は、図５に示すように、ドレイン連結部３３の上に設けられ、ドレイン連結部３３とドレインパッド電極３６とが接続される。以上のように、実施形態の電界効果トランジスタでは、開口部３８がドレイン連結部３３の上に設けられ、ドレイン連結部３３とドレインパッド電極３６とが接続されるので、ドレインパッド電極３６とゲート電極１０又はソース電極２０間の最短距離が、ドレイン動作部３１とゲート動作部１１間及びドレイン動作部３１とソース動作部２１の間隔より狭くなることがない。以上の実施形態では、開口部３８をドレイン連結部３３の上に設けてドレイン連結部３３とドレインパッド電極３６とを接続するようにした。しかしながら、本発明において開口部３８の位置はドレイン連結部３３の上に限定されるものではなく、ドレイン接続部において、開口部３８の側面の傾斜を考慮して、ドレインパッド電極３６とゲート電極１０間の最短距離及びドレインパッド電極３６とソース電極２０間の最短距離がそれぞれ、ドレイン動作部３１とゲート動作部１１間及びドレイン動作部３１とソース動作部２１の間隔より大きくなるような位置に開口部３８を形成するようにすればよい。
また、ドレイン接続部において、開口部３８の位置を設定する際、半導体層５０の上面を投影面として半導体層５０に直交する方向から平面視したときに、上記投影面において、ドレインパッド電極接続部３９とゲート電極１０間の最短距離及びドレインパッド電極接続部３９とソース電極２０間の最短距離がそれぞれ、ドレイン動作部３１とゲート動作部１１間及びドレイン動作部３１とソース動作部２１の間隔より大きくなるような位置に開口部３８の位置を設定するようにしてもよい。

以上のように構成された実施形態の電界効果トランジスタでは、ソースパッド電極接続部とドレインパッド電極接続部とゲートパッド電極接続部とを、動作領域３の外側の第１及び第２の接続領域１，２に設けているので、パッド電極と電極間の必要な間隔を容易に確保できる。
したがって、実施形態の電界効果トランジスタによれば、電極とパッド電極間の絶縁破壊対策が容易な電界効果トランジスタを提供することが可能になる。
ここで、パッド電極と電極間の必要な間隔とは、
（ｉ）ソースパッド電極２６とドレイン電極３０間の間隔及びドレインパッド電極３６とソース電極２０間の間隔については、動作領域３におけるソース電極２０とドレイン電極３０間の間隔より大きいことであり、
（ｉｉ）ドレインパッド電極３６とゲート電極２０間の間隔及びゲートパッド電極１６とドレイン電極３０間の間隔については、動作領域３におけるドレイン電極３０とゲート電極１０間の間隔より大きくことである。

以上のように構成された実施形態の電界効果トランジスタでは、ソース電極１０は、動作領域３において半導体層に接して形成されたソースコンタクト電極２７とソースコンタクト電極２７の上に形成されたソース電極配線２５を含んでいるので、ソース電極１０の抵抗を低くできる。
また、ドレイン電極３０は、動作領域３において半導体層に接して形成されたドレインコンタクト電極３７とドレインコンタクト電極３７の上に形成されたドレイン電極配線３５を含んでいるので、ドレイン電極３０の抵抗を低くできる。

以上のように構成された実施形態の電界効果トランジスタでは、ソースコンタクト電極２７及びドレインコンタクト電極３７が形成された表面を除いて半導体層の表面を覆う保護膜４１を有し、ソース電極配線２５とドレイン電極配線３５をそれぞれソースコンタクト電極２７上及びドレインコンタクト電極３７上から保護膜４１上に連続して形成され、保護膜４１上に形成されたソース電極配線２５とドレイン電極配線３５とによってそれぞれ第１及び第２の接続領域１，２のソース電極２０とドレイン電極３０とが構成されている。
以上のような構成にすることにより、ソースコンタクト電極２７及びドレインコンタクト電極３７として半導体層と良好なオーミック接触が得られる材料を選択し、ソース電極配線２５とドレイン電極配線３５として抵抗の小さい材料を選択することができる。
このように、オーミック用の電極と配線用の電極を分けることで、それぞれの機能に応じて適した材料を選択することが可能になり、良好なオーミック特性と低い抵抗の配線を両立できる。尚、本実施形態では、オーミック用の電極と配線用の電極を分けたが、本発明はこれに限定されるものではなく、ソース電極配線２５とドレイン電極配線３５をそれぞれソースコンタクト電極２７上及びドレインコンタクト電極３７と一体化して一種類の材料で構成するようにしてもよい。

以上のように構成された実施形態の電界効果トランジスタでは、ソースフィンガー部２４は、第１接続領域１に位置するソース延伸部２２を含み、該ソース延伸部２２の一端がソース連結部２３に接続され、
ドレインフィンガー部３４は、第２接続領域２に位置するドレイン延伸部３２を含み、該ドレイン延伸部３２の一端がドレイン連結部３３に接続され、
ゲートフィンガー部１４は、第１接続領域１に位置するゲート延伸部１２を含み、該ゲート延伸部１２の一端がゲート連結部１３に接続されている。
以上の構成により、パッド電極と電極間の必要な間隔をより容易に確保できる。

以上の実施形態の電界効果トランジスタにおいては、ソースパッド電極接続部２９をソース連結部２３上のソースフィンガー部２４が連結された部分の近傍にそれぞれ分割して設け、ドレインパッド電極接続部３９をドレイン連結部３３上のドレインフィンガー部３４が連結された部分の近傍にそれぞれ分割して設け、さらにゲートパッド電極接続部１９をゲート連結部１３上のゲートフィンガー部１４が連結された部分の近傍にそれぞれ分割して設けた。これにより、各パッド電極接続部とフィンガー部の先端の距離を大きくできるので、電極間の上記必要な間隔をより容易に確保できる。

以上の実施形態の電界効果トランジスタでは、ソースフィンガー部２４とドレインフィンガー部３４とを全体にわたって規則的に交互に配列し、ソースフィンガー部２４とドレインフィンガー部３４の各間にそれぞれゲートフィンガー部１４を配置した。
しかしながら、本発明はこれに限定されるものではなく、必ずしも素子全体にわたって規則的に電極が配置されている必要はない。
すなわち、電極配置の一部において、ソースフィンガー部２４とソースフィンガー部２４、ドレインフィンガー部３４とドレインフィンガー部３４及びゲートフィンガー部１４とゲートフィンガー部１４とが他のフィンガー部を挟むことなく隣接していてもよいし、ソースフィンガー部２４とソースフィンガー部２４の間又はドレインフィンガー部３４とドレインフィンガー部３４の間にゲートフィンガー部１４が設けられた電極配置となる部分が一部に含まれていてもよい。

以上の実施形態の電界効果トランジスタにおいては、ソースパッド電極接続部２９をソース連結部２３上のソースフィンガー部２４が連結された部分の近傍にそれぞれ分割して設けた。しかしながら、本発明はこれに限定されるものではなく、例えば、複数に分割することなくソース連結部２３の上にライン状に一体化したソースパッド電極接続部を形成するようにしてもよい。
また、同様に、ドレインパッド電極接続部３９及びゲートパッド電極接続部１９についても、ドレイン連結部２３上及びゲート連結部１３上においてそれぞれ、複数に分割することなくライン状に一体化したドレインパッド電極接続部及びゲートパッド電極接続部を形成するようにしてもよい。このようにすると、図２等に示したパッド電極接続部をそれぞれ分割して形成する実施形態として示した構成に比較すると必要な最短距離を確保するために小型化は制限されるが、パッド電極接続部における接続抵抗を低くできるという利点がある。

以上の実施形態の電界効果トランジスタにおいては、ソースパッド電極接続部２９、ドレインパッド電極接続部３９及びゲートパッド電極接続部１９をそれぞれソース連結部２３上、ドレイン連結部３３上及びゲート連結部１３上に形成するようにしたが、本発明はこれに限定されるものではなく、パッド電極接続部がそれぞれ連結部から各延伸部に延在して形成されていてもよい。

１第１接続領域
２第２接続領域
３動作領域
１０ゲート電極
１１ゲート動作部
１２ゲート延伸部
１３ゲート連結部
１４ゲートフィンガー部
１６ゲートパッド電極
１８開口部
１９ゲートパッド電極接続部
２０ソース電極
２１ソース動作部
２２ソース延伸部
２３ソース連結部
２４ソースフィンガー部
２５ソース電極配線
２６ソースパッド電極
２７ソースコンタクト電極
２８開口部
２９ソースパッド電極接続部
３０ドレイン電極
３１ドレイン動作部
３２ドレイン延伸部
３３ドレイン連結部
３４ドレインフィンガー部
３５ドレイン電極配線
３６ドレインパッド電極
３７ドレインコンタクト電極
３８開口部
３９ドレインパッド電極接続部
４１保護膜
４２絶縁膜

Claims

半導体層の上に、
複数のソースフィンガー部を含むソース電極と、
複数のドレインフィンガー部を含み、前記ソースフィンガー部と前記ドレインフィンガー部とが交互に配列されるように設けられたドレイン電極と、
それぞれ前記ソースフィンガー部と前記ドレインフィンガー部の間に設けられた複数のゲートフィンガー部を含むゲート電極と、
前記ソース電極と前記ドレイン電極と前記ゲート電極とを覆う絶縁膜と、
該絶縁膜上に互いに分離して設けられたソースパッド電極とドレインパッド電極とゲートパッド電極と、
を含み、
前記ドレイン電極と前記ドレインパッド電極とを電気的に接続するドレインパッド電極接続部と、前記ゲート電極と前記ゲートパッド電極とを電気的に接続するゲートパッド電極接続部とが、前記ソースフィンガー部と前記ドレインフィンガー部とが所定の間隔をあけて対向する動作領域の外側の接続領域に位置し、
前記ドレインパッド電極接続部は、前記絶縁膜に形成された開口部の内周面と底面に設けられた前記ドレインパッド電極の一部からなり、該底面で前記ドレイン電極に接続されており、
前記内周面は、前記ドレイン電極の表面から離れるにしたがって拡がるように傾斜し、
前記内周面に設けられた前記ドレインパッド電極と前記ゲート電極とを結ぶ距離のうち最短となる距離が、前記動作領域におけるドレインフィンガー部とゲートフィンガー部間の距離より大きい電界効果トランジスタ。
前記ソースフィンガー部は、前記動作領域から前記接続領域に延伸するソース延伸部を含んでなり、前記ソース電極は、前記複数のソース延伸部の終端を連結するソース連結部をさらに含み、
前記ドレインフィンガー部は、前記動作領域から前記接続領域に延伸するドレイン延伸部を含んでなり、前記ドレイン電極は、前記複数のドレイン延伸部の終端を連結するドレイン連結部をさらに含み、
前記ゲートフィンガー部は、前記動作領域から前記接続領域に延伸するゲート延伸部を含んでなり、前記ゲート電極は、前記複数のゲート延伸部の終端を連結するゲート連結部をさらに含み、
前記ソース電極と前記ソースパッド電極とを電気的に接続するソースパッド電極接続部、前記ドレインパッド電極接続部及び前記ゲートパッド電極接続部がそれぞれ、前記ソース連結部、前記ドレイン連結部及び前記ゲート連結部に設けられている請求項１に記載の電界効果トランジスタ。
半導体層の上に、
複数のソースフィンガー部を含むソース電極と、
複数のドレインフィンガー部を含み、前記ソースフィンガー部と前記ドレインフィンガー部とが交互に配列されるように設けられたドレイン電極と、
それぞれ前記ソースフィンガー部と前記ドレインフィンガー部の間に設けられた複数のゲートフィンガー部を含むゲート電極と、
前記ソース電極と前記ドレイン電極と前記ゲート電極とを覆う絶縁膜と、
該絶縁膜上に互いに分離して設けられたソースパッド電極とドレインパッド電極とゲートパッド電極と、
を含み、
それぞれ前記ドレイン電極と前記ドレインパッド電極とを電気的に接続する複数のドレインパッド電極接続部と、それぞれ前記ゲート電極と前記ゲートパッド電極とを電気的に接続する複数のゲートパッド電極接続部とが、前記ソースフィンガー部と前記ドレインフィンガー部とが所定の間隔をあけて対向する動作領域の外側の接続領域に位置し、
前記ドレインパッド電極接続部は、前記絶縁膜に形成された開口部の内周面と底面に設けられた前記ドレインパッド電極の一部からなり、該底面で前記ドレイン電極に接続されており、
前記半導体層の上面を投影面として前記半導体層に直交する方向から平面視したときに、前記投影面上における前記ドレインパッド電極接続部と前記ゲート電極間の最短となる距離が前記動作領域におけるドレインフィンガー部とゲートフィンガー部間の距離より大きく、
前記ソースフィンガー部は、前記動作領域から前記接続領域に延伸するソース延伸部を含んでなり、前記ソース電極は、前記複数のソース延伸部の終端を連結するソース連結部をさらに含み、
前記ドレインフィンガー部は、前記動作領域から前記接続領域に延伸するドレイン延伸部を含んでなり、前記ドレイン電極は、前記複数のドレイン延伸部の終端を連結するドレイン連結部をさらに含み、
前記ゲートフィンガー部は、前記動作領域から前記接続領域に延伸するゲート延伸部を含んでなり、前記ゲート電極は、前記複数のゲート延伸部の終端を連結するゲート連結部をさらに含み、
それぞれ前記ソース電極と前記ソースパッド電極とを電気的に接続する複数のソースパッド電極接続部、前記ドレインパッド電極接続部及び前記ゲートパッド電極接続部がそれぞれ、前記ソース連結部、前記ドレイン連結部及び前記ゲート連結部に設けられ、

前記複数のソースパッド電極接続部は、前記ソース連結部上において前記ソース延伸部の終端近傍にそれぞれ設けられ、
前記複数のドレインパッド電極接続部は、前記ドレイン連結部上において前記ドレイン延伸部の終端近傍にそれぞれ設けられ、
前記複数のゲートパッド電極接続部は、前記ゲート連結部上において前記ゲート延伸部の終端近傍にそれぞれ設けられている電界効果トランジスタ。
前記ソース電極は、前記動作領域において前記半導体層に接して形成されたソースコンタクト電極と該ソースコンタクト電極の上に形成されたソース電極配線を含み、
前記ドレイン電極は、前記動作領域において前記半導体層に接して形成されたドレインコンタクト電極と該ドレインコンタクト電極の上に形成されたドレイン電極配線を含む請求項１〜３のうちのいずれか１つに記載の電界効果トランジスタ。
前記ソースコンタクト電極及び前記ドレインコンタクト電極が形成された表面を除いて前記半導体層の表面を覆う保護膜を有し、前記ソース電極配線と前記ドレイン電極配線はそれぞれ前記ソースコンタクト電極上及び前記ドレインコンタクト電極上から前記保護膜上に連続して形成されており、前記保護膜上に形成された前記ソース電極配線と前記ドレイン電極配線とによってそれぞれ前記接続領域のソース電極とドレイン電極とが構成されている請求項４に記載の電界効果トランジスタ。