[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013182992A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013182992A
JP2013182992A JP2012045366A JP2012045366A JP2013182992A JP 2013182992 A JP2013182992 A JP 2013182992A JP 2012045366 A JP2012045366 A JP 2012045366A JP 2012045366 A JP2012045366 A JP 2012045366A JP 2013182992 A JP2013182992 A JP 2013182992A
Authority
JP
Japan
Prior art keywords
electrode
substrate
semiconductor device
gate
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012045366A
Other languages
English (en)
Inventor
Takuji Yamamura
拓嗣 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012045366A priority Critical patent/JP2013182992A/ja
Priority to EP13156854.5A priority patent/EP2634810A3/en
Priority to US13/776,927 priority patent/US20130228788A1/en
Publication of JP2013182992A publication Critical patent/JP2013182992A/ja
Priority to US14/320,211 priority patent/US20150028427A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高利得の半導体装置を提供することにある。
【解決手段】ドレイン電極近傍にソース電極に短絡されたシールドプレート電極を配置することでドレイン・ゲート間を電気的にシールドし、ゲート・ドレイン間キャパシタＣgdを低減するとともにゲート・ソース間キャパシタＣgsの増加を抑制する。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
電界効果トランジスタ（ＦＥＴ:Field Effect Transistor）の電界緩和技術として、ソースフィールドプレートが知られている。ソースフィールドプレートは、ゲート・ドレイン間に配置することで、ゲート電極付近の電界集中を緩和し、その結果、ＦＥＴの耐圧を向上することができる。電界緩和を効果的にするために、ソースフィールドプレートの配置はゲート電極近傍あるいはゲート電極に重なる。
特表２００７−５３７５９３号公報
ケイ・アサノ（K. Asano）他、"ドレイン電圧３５Ｖ動作フィールド変調プレートを備える新しい大電力ＡｌＧａＡｓ／ＧａＡｓへテロ接合ＦＥＴ（Novel High Power AlGaAs/GaAs HFET with a Field-Modulating Plate Operated at 35V Drain Voltage）," テクニカルダイジェスト、１９９８年国際電子デバイス会議、米国電気電子協会、５９−６２ページ、（1998 IEEE IEDM Technical Digest, December 1998, pp. 59-62）. ワイ・−エフ・ウー（Y.-F. Wu）他、"フィールドプレート最適化３０Ｗ/ｍｍＧａＮへテロ接合高電子移動度トランジスタ（30-W/mm GaN HEMTs by Field Plate Optimization）,"エレクトロンデバイスレターズ、米国電気電子協会、第２５巻、２００４年３月、１１７−１１９ページ（IEEE EDL, vol. 25, March 2004, pp. 117-119）. エイチ・ジン（H. Xing）他、"マルチフィールドプレートにより実現された高耐圧ＡｌＧａＮ−ＧａＮ高電子移動度トランジスタ（High Breakdown Voltage AlGaN-GaN HEMTs Achieved by Multiple Field Plates）," エレクトロンデバイスレターズ、米国電気電子協会、第２５巻、２００４年４月、１６１−１６３ページ（IEEE EDL, vol. 25, April 2004, pp. 161-163）.
ミリ波帯など高周波で動作するＦＥＴは、マイクロ波帯などの比較的低い周波数で動作する場合、高い利得が期待できる。一方，帰還が大きくなるので、発振抑制が困難である。ソースフィールドプレートを配置した場合、発振抑制には効果があるものの、ゲート近傍にソースに短絡されたソースフィールドプレートが配置されるため、ゲート・ソース間キャパシタＣgsが増加する。この結果、ＦＥＴの利得が低下する。
本実施の形態が解決しようとする課題は、高利得の半導体装置を提供することにある。
ドレイン電極近傍にソース電極に短絡されたシールドプレート電極を配置することでドレイン・ゲート間を電気的にシールドし、ゲート・ドレイン間キャパシタＣgdを低減するとともに、ゲート・ソース間キャパシタＣgsの増加を抑制する。
第１の実施の形態に係る半導体装置の模式的平面パターン構成図。 第１の実施の形態に係る半導体装置において、単位トランジスタ部分の詳細な模式的平面パターン構成図。 図２のＩＩ−ＩＩ線に沿う模式的断面構造図。 図１のＩ−Ｉ線に沿う模式的断面構造図（ＦＥＴセルの構造例１）。 図１のＩ−Ｉ線に沿う模式的断面構造図（ＦＥＴセルの構造例２）。 図１のＩ−Ｉ線に沿う模式的断面構造図（ＦＥＴセルの構造例３）。 図１のＩ−Ｉ線に沿う模式的断面構造図（ＦＥＴセルの構造例４）。 第１の実施の形態の変形例１に係る高周波半導体装置の模式的平面パターン構成図。 第１の実施の形態の変形例２に係る高周波半導体装置の模式的平面パターン構成図。 図９のＩＩＩ−ＩＩＩ線に沿う模式的断面構成図。 図９のＩＩＩ−ＩＩＩ線に沿う別の模式的断面構成図。 第２の実施の形態に係る半導体装置の単位トランジスタ部分の詳細な模式的平面パターン構成図。 図１２のＩＶ−ＩＶ線に沿う模式的断面構成図。 第２の実施の形態の変形例１に係る高周波半導体装置の模式的平面パターン構成図。 第２の実施の形態の変形例２に係る高周波半導体装置の模式的平面パターン構成図。 図１５のＶ−Ｖ線に沿う模式的断面構成図。 図１５のＶ−Ｖ線に沿う別の模式的断面構成図。
次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（半導体装置）
第１の実施の形態に係る半導体装置２５の模式的平面パターン構成は、図１に示すように表される。また、第１の実施の形態に係る半導体装置２５において、単位トランジスタ部分の詳細な模式的平面パターン構成は、図２に示すように表され、図２のＩＩ−ＩＩ線に沿う模式的断面構造は、図３に示すように表される。尚、図１においても、図２に示すようなシールドプレート電極３０およびシールドプレート短絡電極３２が各単位トランジスタ部分に図２と同様に配置されるが、煩雑さを避けるため、図示を省略している。尚、図１のＩ−Ｉ線に沿う模式的断面構造は、図４〜図７に示すように表される。図４〜図７においては、シールドプレート電極３０は、各図中に示されている。
第１の実施の形態に係る半導体装置２５は、図１〜図３に示すように、基板１０と、ゲート電極２４と、ソース電極２０と、ドレイン電極２２と、絶縁層３４と、シールドプレート電極３０とを備える。
ゲート電極２４は、基板１０の第１表面上に配置され、複数のフィンガーを有する。ソース電極２０は、基板１０の第１表面上に配置され、複数のフィンガーを有し、ゲート電極２４に隣接して配置される。ドレイン電極２２は、複数のフィンガーを有し、ゲート電極２４を挟んでソース電極２０に対向して配置される。
絶縁層３４は、図３に示すように、ゲート電極２４、ゲート電極２４とソース電極２０およびドレイン電極２２間の基板１０、およびソース電極２０およびドレイン電極２２の少なくとも一部を被覆して配置される。
シールドプレート電極３０は、図３に示すように、ゲート電極２４とドレイン電極２２間の基板１０の第１表面上およびドレイン電極２２上に、絶縁層３４を介して配置され、ソース電極２０と短絡され、ゲート電極２４とドレイン電極２２間を電気的にシールドする。
また、シールドプレート電極３０は、図３に示すように、ゲート電極２４から少なくとも絶縁層の厚さｔ１よりも長い距離ＷSGだけ離隔して配置される。このように構成することによって、ドレイン・ゲート間の電気的シールド効果を増大し、ゲート・ドレイン間キャパシタＣgdを低減するとともにゲート・ソース間キャパシタＣgsの増加を抑制することができる。ここで、シールドプレート電極３０の配置は、ゲート電極２４から少なくとも絶縁層の厚さｔ１よりも長い距離ＷSGだけ離隔していれば良い。ここで、ＷSG＞０であれば良い。
また、シールドプレート電極３０は、図２および図３に示すように、ドレイン電極２２の上部の少なくとも一部を絶縁層３４を挟んで被覆する。
シールドプレート電極３０によるゲート・ドレイン間の電気的シールド効果は、絶縁層３４の厚さｔ１が薄いほど効果が期待できる。絶縁層３４の厚さｔ１が相対的の厚い場合には、ゲート電極２４とドレイン電極２２間の絶縁層３４内を走る電気力線の数が多くなり、ゲート電極２４とドレイン電極２２間の電気的なシールド効果が薄れる。一方、絶縁層３４の厚さｔ１が相対的の薄い場合には、ゲート電極２４とドレイン電極２２間の絶縁層３４内を走る電気力線の数がその分だけ少なくなり、ゲート電極２４とドレイン電極２２間の電気的なシールド効果が高まるからである。
また、図３に示すように、ドレイン電極２２上にはドレインパッド電極２２Ｐが配置され、ソース電極２０上にはソースパッド電極２０Ｐが配置されていても良い。ドレインパッド電極２２Ｐおよびソースパッド電極２０Ｐによって、それぞれフィンガー構造を有するドレイン電極２２およびソース電極２０の抵抗成分を低減することができる。
また、第１の実施の形態に係る半導体装置２５は、図２に示すように、基板１０上に配置され、シールドプレート電極３０とソース電極２０とを短絡する配線構造のシールドプレート短絡電極３２を備える。
また、図３に示すように、第１の実施の形態に係る半導体装置２５において、基板１０の第１表面から測ったシールドプレート電極３０の上端は、ゲート電極２４の上端よりも、高さＨSGだけ高い。このように構成することによって、ドレイン・ゲート間の電気的シールド効果を高めることができる。
第１の実施の形態に係る半導体装置２５においては、ドレイン電極２２近傍にソース電極に短絡されたシールドプレート電極３０を配置することでドレイン・ゲート間を電気的にシールドし、ゲート・ドレイン間キャパシタＣgdを低減するとともにゲート・ソース間キャパシタＣgsの増加を抑制することができる。このため、高周波特性を劣化させることなく、ゲート・ドレイン間の電界集中を緩和することができる。
また第１の実施の形態に係る半導体装置２５においては、ゲート・ドレイン間キャパシタＣgdを低減することができることから、この結果、ＳパラメータＳ12を低減することができ、高利得の半導体装置を得ることができる。
また、第１の実施の形態に係る半導体装置２５において、複数のＦＥＴセル４０は、図１に示すように、半絶縁性基板１０と、半絶縁性基板１０の第１表面に配置され、それぞれ複数のフィンガーを有するゲート電極２４、ソース電極２０およびドレイン電極２２と、半絶縁性基板１０の第１表面に配置され、ゲート電極２４、ソース電極２０およびドレイン電極２２ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極Ｇ１，Ｇ２，…，Ｇ４、複数のソース端子電極Ｓ１，Ｓ２，…，Ｓ５よびドレイン端子電極Ｄ１，Ｄ２，…，Ｄ４と、ソース端子電極Ｓ１，Ｓ２，…，Ｓ５の下部に配置されたＶＩＡホールＳＣ１，ＳＣ２，…，ＳＣ５と、半絶縁性基板１０の第１表面と反対側の第２表面に配置され、ソース端子電極Ｓ１，Ｓ２，…，Ｓ５に対してＶＩＡホールＳＣ１，ＳＣ２，…，ＳＣ５を介して接続された接地電極（図示省略）とを備える。
ＦＥＴセル４０において、複数のゲート電極２４は、ゲートバスライン２４ａに接続され、ゲートバスライン２４ａは、ゲートバスライン２４ｂを介して、ゲート端子電極Ｇ１〜Ｇ４に接続されている。
ゲート端子電極Ｇ１，Ｇ２，…，Ｇ４には、入力ボンディングワイヤが接続され、ドレイン端子電極Ｄ１，Ｄ２，…，Ｄ４には、出力ボンディングワイヤが接続される。
ＶＩＡホールＳＣ１，ＳＣ２，…，ＳＣ５の内壁に形成されたバリア金属層（図示省略）およびバリア金属層上に形成され、ＶＩＡホールを充填する充填金属層（図示省略）を介してソース端子電極Ｓ１，Ｓ２，…，Ｓ５は、接地電極（図示省略）に接続される。
半絶縁性基板１０は、ＧａＡｓ基板、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。
また、第１の実施の形態に係る半導体装置２５において、半導体装置は、ＧａＡｓ系ＨＥＭＴ、ＧａＡｓＭＥＳＦＥＴ、ＧａＮ系ＨＥＭＴのいずれかを備える。すなわち、第１の実施の形態に係る半導体装置２５において、半導体装置は、特にＧａＮ、ＧａＡｓなど高周波動作に適した半導体材料を用いる。
図１の構成例において、各部の寸法は、例えば、セル幅Ｗ１は約１２０μｍ、Ｗ２は約８０μｍ、セル長Ｗ３は約１００μｍ、Ｗ４は約１２０μｍであり、ゲート幅は全体として１００μｍ×６本×４セル＝２．４０ｍｍ程度である。
一方、ソース端子電極Ｓ１〜Ｓ５の下部にＶＩＡホールＳＣ１〜ＳＣ５を特に配置しない構造もある。この場合には、例えば、ソース端子電極Ｓ１〜Ｓ５に対して、接地電位を与えるために、基板１０の側面に側面電極を配置して、ソース端子電極Ｓ１〜Ｓ５と基板１０の第２表面に配置された接地導体とを接続する構成を採用しても良い。或いは、ソース端子電極Ｓ１〜Ｓ５に対して、ワイヤボンディングにより接地電位を与えることも可能である。あるいは、ソース端子電極Ｓ１〜Ｓ５を設ける代わりに、ソース電極２０そのものにスロットＶＩＡと呼ばれるＶＩＡホールを形成しても良い。
また、第１の実施の形態に係る半導体装置２５において、図１に示すように、ゲートバスライン２４ａ・２４ｂは、ソース電極２０およびソース端子電極Ｓ１〜Ｓ５の接続電極の下側に配置されているが、反対に、ゲートバスライン２４ａ・２４ｂが、ソース電極２０およびソース端子電極Ｓ１〜Ｓ５の接続電極の上側に配置されていても良い。
また、第１の実施の形態に係る半導体装置２５において、図１に示すように、ソース端子電極Ｓ１〜Ｓ５は、ゲート端子電極Ｇ１〜Ｇ４の近傍に配置されているが、反対に、ドレイン端子電極Ｄ１〜Ｄ４の近傍に配置されていても良い。
（ＦＥＴセルの構造）
（構造例１）
図１のＩ−Ｉ線に沿う模式的断面構成として、ＦＥＴセル４０の構成例１は、図４に示すように、基板１０と、基板１０上に配置されたエピタキシャル成長層１２と、エピタキシャル成長層１２上に配置された電子供給層１８と、電子供給層１８上に配置されたソース電極２０，ゲート電極２４およびドレイン電極２２と、ゲート電極２４、ゲート電極２４とソース電極２０およびドレイン電極２２間の基板１０、およびソース電極２０およびドレイン電極２２の少なくとも一部を被覆して配置された絶縁層３４と、ゲート電極２４とドレイン電極２２間の基板１０の第１表面上およびドレイン電極２２上に、絶縁層３４を介して配置され、ソース電極２０と短絡され、ゲート電極２４とドレイン電極２２間を電気的にシールドするシールドプレート電極３０とを備える。エピタキシャル成長層１２と電子供給層１８との界面には、２次元電子ガス（２ＤＥＧ：Two Dimensional Electron Gas）層１６が形成されている。図４に示す構成例１では、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が示されている。
具体的な材料としては、ＧａＡｓ系ＨＥＭＴの場合には、基板１０はＧａＡｓ基板で形成され、エピタキシャル成長層１２は、ＧａＡｓ層で形成され、電子供給層１８は、例えば、アルミニウムガリウム砒素層（ＡｌyＧａ1-yＡｓ）（０．１≦ｙ≦１）で形成される。ＧａＮ系ＨＥＭＴの場合には、基板１０はＧａＮ基板若しくは、ＳｉＣ基板などで形成され、エピタキシャル成長層１２は、ＧａＮ層で形成され、電子供給層１８は、例えば、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）で形成される。
（構造例２）
図１のＩ−Ｉ線に沿う模式的断面構成として、ＦＥＴセル４０の構成例２は、図５に示すように、基板１０と、基板１０上に配置されたエピタキシャル成長層１２と、エピタキシャル成長層１２上に配置されたソース領域２６およびドレイン領域２８と、ソース領域２６上に配置されたソース電極２０，エピタキシャル成長層１２上に配置されたゲート電極２４およびドレイン領域２８上に配置されたドレイン電極２２と、ゲート電極２４、ゲート電極２４とソース電極２０およびドレイン電極２２間の基板１０、およびソース電極２０およびドレイン電極２２の少なくとも一部を被覆して配置された絶縁層３４と、ゲート電極２４とドレイン電極２２間の基板１０の第１表面上およびドレイン電極２２上に、絶縁層３４を介して配置され、ソース電極２０と短絡され、ゲート電極２４とドレイン電極２２間を電気的にシールドするシールドプレート電極３０とを備える。エピタキシャル成長層１２とゲート電極２４との界面には、ショットキーコンタクト（Schottky Contact）が形成されている。図５に示す構成例２では、金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ：Metal Semiconductor Field Effect Transistor）が示されている。例えば、ＧａＡｓＭＥＳＦＥＴの場合には、基板１０はＧａＡｓ基板で形成され、エピタキシャル成長層１２は、エピタキシャル成長されたＧａＡｓ層で形成される。ソース領域２６およびドレイン領域２８は、Ｓｉイオンなどのイオン注入などによって形成することができる。
（構造例３）
図１のＩ−Ｉ線に沿う模式的断面構成として、ＦＥＴセル４０の構成例３は、図６に示すように、基板１０と、基板１０上に配置されたエピタキシャル成長層１２と、エピタキシャル成長層１２上に配置された電子供給層１８と、電子供給層１８上に配置されたソース電極２０およびドレイン電極２２と、電子供給層１８上のリセス部に配置されたゲート電極２４と、ゲート電極２４、ゲート電極２４とソース電極２０およびドレイン電極２２間の基板１０、およびソース電極２０およびドレイン電極２２の少なくとも一部を被覆して配置された絶縁層３４と、ゲート電極２４とドレイン電極２２間の基板１０の第１表面上およびドレイン電極２２上に、絶縁層３４を介して配置され、ソース電極２０と短絡され、ゲート電極２４とドレイン電極２２間を電気的にシールドするシールドプレート電極３０とを備える。エピタキシャル成長層１２と電子供給層１８との界面には、２ＤＥＧ層１６が形成されている。図６に示す構成例３では、ＨＥＭＴが示されている。
具体的な材料としては、ＧａＡｓ系ＨＥＭＴの場合には、基板１０はＧａＡｓ基板で形成され、エピタキシャル成長層１２は、ＧａＡｓ層で形成され、電子供給層１８は、例えば、アルミニウムガリウム砒素層（ＡｌyＧａ1-yＡｓ）（０．１≦ｙ≦１）で形成される。また、ＧａＡｓ系ＨＥＭＴの場合には、ゲート電極２４直下の電子供給層１８には、Ｓｉイオンなどのイオン注入などによって能動層を形成しても良い。
ＧａＮ系ＨＥＭＴの場合には、基板１０はＧａＮ基板若しくは、ＳｉＣ基板などで形成され、エピタキシャル成長層１２は、ＧａＮ層で形成され、電子供給層１８は、例えば、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）で形成される。
（構造例４）
図１のＩ−Ｉ線に沿う模式的断面構成として、ＦＥＴセル４０の構成例４は、図７に示すように、基板１０と、基板１０上に配置されたエピタキシャル成長層１２と、エピタキシャル成長層１２上に配置された電子供給層１８と、電子供給層１８上に配置されたソース電極２０およびドレイン電極２２と、電子供給層１８上の２段リセス部に配置されたゲート電極２４と、ゲート電極２４、ゲート電極２４とソース電極２０およびドレイン電極２２間の基板１０、およびソース電極２０およびドレイン電極２２の少なくとも一部を被覆して配置された絶縁層３４と、ゲート電極２４とドレイン電極２２間の基板１０の第１表面上およびドレイン電極２２上に、絶縁層３４を介して配置され、ソース電極２０と短絡され、ゲート電極２４とドレイン電極２２間を電気的にシールドするシールドプレート電極３０とを備える。エピタキシャル成長層１２と電子供給層１８との界面には、２ＤＥＧ層１６が形成されている。図７に示す構成例４では、ＨＥＭＴが示されている。
具体的な材料としては、ＧａＡｓ系ＨＥＭＴの場合には、基板１０はＧａＡｓ基板で形成され、エピタキシャル成長層１２は、ＧａＡｓ層で形成され、電子供給層１８は、例えば、アルミニウムガリウム砒素層（ＡｌyＧａ1-yＡｓ）（０．１≦ｙ≦１）で形成される。また、ＧａＡｓ系ＨＥＭＴの場合には、ゲート電極２４直下の電子供給層１８には、Ｓｉイオンなどのイオン注入などによって能動層を形成しても良い。
ＧａＮ系ＨＥＭＴの場合には、基板１０はＧａＮ基板若しくは、ＳｉＣ基板などで形成され、エピタキシャル成長層１２は、ＧａＮ層で形成され、電子供給層１８は、例えば、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）で形成される。
また、第１の実施の形態に係る半導体装置２５において、ゲート電極２４は、ソース・ドレイン方向のチャネル方向に沿う断面構造がＴ字型構造を備え、ゲート電極２４周辺の電界を緩和する構成を備えていても良い。
（変形例１）
第１の実施の形態の変形例１に係る半導体装置の模式的平面パターン構成は、図８に示すように表される。第１の実施の形態の変形例１に係る半導体装置においては、シールドプレート電極３０がドレイン電極２２の一部分と重なって配置されている。すなわち、活性領域ＡＡに接するドレイン電極２２の長さＬ０に対して、活性領域ＡＡ上でシールドプレート電極３０の配置される長さＬ１は、Ｌ１＜Ｌ０の関係にある。ここで、活性領域ＡＡとは、基板１０上でソース電極２０とドレイン電極２２間の有効電流導通領域に対応する。活性領域ＡＡには、基板１０上でゲート電極２４・ソース電極２０・ドレイン電極２２の下部も含まれる。また、基板１０上でゲート電極２４・ソース電極２０間およびゲート電極２４・ドレイン電極２２の領域も含まれる。
図８において、ＩＩ−ＩＩ線に沿う模式的断面構造は、図３と同様である。
第１の実施の形態の変形例１に係る半導体装置においては、シールドプレート電極３０がドレイン電極２２の一部分と重なって配置されているため、ドレイン・ゲート間を電気的にシールドし、ゲート・ドレイン間キャパシタＣgdを低減するとともに、ゲート・ソース間キャパシタＣgsの増加を抑制することができる。この結果、第１の実施の形態の変形例１に係る半導体装置２５においては、高利得の半導体装置を得ることができる。その他の構成は、第１の実施の形態と同様である。
（変形例２）
第１の実施の形態の変形例２に係る高周波半導体装置の模式的平面パターン構成は、図９に示すように表される。また、図９のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図１０に示すように表され、図９のＩＩＩ−ＩＩＩ線に沿う別の模式的断面構造は、図１１に示すように表される。
第１の実施の形態の変形例２に係る半導体装置においては、シールドプレート短絡電極３２ａ・３２ｂ・３２ｃ・３２ｄが、ゲート電極２４に重なって配置される。
図１０の例では、シールドプレート短絡電極３２ｃは、ゲート電極２４上にエアギャップＧＡＰを介して配置される。また、図１１の例では、シールドプレート短絡電極３２ｃは、ゲート電極２４上に絶縁層３４を介して配置される。その他の構成は、第１の実施の形態と同様である。
図２および図８に示す第１の実施の形態およびその変形例１の構成では、ゲート電極２４のストライプが長くなると、ソース電極２０およびシールドプレート短絡電極３２の延伸方向の長さが長くなるため、ソース電極２０・シールドプレート電極３０間の短絡に伴う配線が長くなり、ＦＥＴセルのソースに接続される寄生インダクタンスの値が増大する。
これに対して、第１の実施の形態の変形例２に係る半導体装置においては、シールドプレート短絡電極３２ａ・３２ｂ・３２ｃ・３２ｄが、エアギャップＧＡＰ若しくは絶縁層３４を介してゲート電極２４に重なって配置されるため、ソース電極２０とシールドプレート電極３０との配線距離を短くすることができる。このため、ソース電極２０・シールドプレート電極３０間の短絡配線を短くでき、ＦＥＴセルのソースに接続される寄生インダクタンスを低減し、各ＦＥＴセルのフィードバックインピーダンスを低減することができる。
第１の実施の形態の変形例２に係る半導体装置においては、ドレイン・ゲート間を電気的にシールドし、ゲート・ドレイン間キャパシタＣgdを低減するとともに、ゲート・ソース間キャパシタＣgsの増加を抑制することができる。このため、高周波特性を劣化させることなく、ゲート・ドレイン間の電界集中を緩和することができる。
また第１の実施の形態の変形例２に係る半導体装置２５においては、ゲート・ドレイン間キャパシタＣgdを低減することができることから、ＳパラメータＳ12を低減することができ、高利得の半導体装置を得ることができる。
[第２の実施の形態]
第２の実施の形態に係る半導体装置２５の模式的平面パターン構成は、図１と同様に表される。また、第２の実施の形態に係る半導体装置の単位トランジスタ部分の詳細な模式的平面パターン構成は、図１２に示すように表され、図１２のＩＶ−ＩＶ線に沿う模式的断面構成は、図１３に示すように表される。
また、第２の実施の形態に係る半導体装置２５においても、図４〜図７と同様のＦＥＴセル構造を構成可能である。この場合、図１２および図１３に示すように、シールドプレート電極３０を構成する。
第２の実施の形態に係る半導体装置２５は、図１２〜図１３に示すように、基板１０と、ゲート電極２４と、ソース電極２０と、ドレイン電極２２と、絶縁層３４と、シールドプレート電極３０とを備える。
ゲート電極２４は、基板１０の第１表面上に配置され、複数のフィンガーを有する。ソース電極２０は、基板１０の第１表面上に配置され、複数のフィンガーを有し、ゲート電極２４に隣接して配置される。ドレイン電極２２は、複数のフィンガーを有し、ゲート電極２４を挟んでソース電極２０に対向して配置される。
絶縁層３４は、図１３に示すように、ゲート電極２４、ドレイン電極２２、ゲート電極２４とソース電極２０およびドレイン電極２２間の基板１０、およびソース電極２０の少なくとも一部を被覆して配置される。
シールドプレート電極３０は、図１３に示すように、ゲート電極２４とドレイン電極２２間の基板１０の第１表面上およびドレイン電極２２上に、絶縁層３４を介して配置され、ソース電極２０と短絡され、ゲート電極２４とドレイン電極２２間を電気的にシールドする。第２の実施の形態に係る半導体装置２５では、シールドプレート電極３０は、図１３に示すように、ドレイン電極２２上に、絶縁層３４を介して配置されるため、第１の実施の形態に比べて、更にゲート電極２４とドレイン電極２２間の電気的にシールド効果が増大している。
また、シールドプレート電極３０は、図１３に示すように、ゲート電極２４から少なくとも絶縁層の厚さｔ１よりも長い距離ＷSGだけ離隔して配置される。このように構成することによって、ドレイン・ゲート間の電気的シールド効果を増大し、ゲート・ドレイン間キャパシタＣgdを低減するとともにゲート・ソース間キャパシタＣgsの増加を抑制することができる。ここで、シールドプレート電極３０の配置は、ゲート電極２４から少なくとも絶縁層の厚さｔ１よりも長い距離ＷSGだけ離隔していれば良い。ここで、ＷSG＞０であれば良い。
また、シールドプレート電極３０は、図１２および図１３に示すように、ドレイン電極２２の上部を絶縁層３４を挟んで被覆する。シールドプレート電極３０によるゲート・ドレイン間の電気的シールド効果は、絶縁層３４の厚さｔ１が薄いほど効果が高い。絶縁層３４の厚さｔ１が相対的の厚い場合には、ゲート電極２４とドレイン電極２２間の絶縁層３４内を走る電気力線の数が多くなり、ゲート電極２４とドレイン電極２２間の電気的なシールド効果が薄れる。一方、絶縁層３４の厚さｔ１が相対的の薄い場合には、ゲート電極２４とドレイン電極２２間の絶縁層３４内を走る電気力線の数が少なくなり、ゲート電極２４とドレイン電極２２間の電気的なシールド効果が高まるからである。
また、図１３に示すように、ソース電極２０上にはソースパッド電極２０Ｐが配置されていても良い。ソースパッド電極２０Ｐによって、フィンガー構造を有するソース電極２０の抵抗成分を低減することができる。
また、第２の実施の形態に係る半導体装置２５は、図１２に示すように、基板１０上に配置され、シールドプレート電極３０とソース電極２０とを短絡する配線構造のシールドプレート短絡電極３２を備える。
第２の実施の形態に係る半導体装置２５においては、ドレイン電極２２近傍にソース電極に短絡されたシールドプレート電極３０を配置することでドレイン・ゲート間を電気的にシールドし、ゲート・ドレイン間キャパシタＣgdを低減するとともにゲート・ソース間キャパシタＣgsの増加を抑制することができる。このため、高周波特性を劣化させることなく、ゲート・ドレイン間の電界集中を緩和することができる。
また第２の実施の形態に係る半導体装置２５においては、ゲート・ドレイン間キャパシタＣgdを低減することができることから、この結果、ＳパラメータＳ12を低減することができ、高利得の半導体装置を得ることができる。
その他の構成は、第１の実施の形態と同様であるため重複説明は省略する。
（変形例１）
第２の実施の形態の変形例１に係る半導体装置の模式的平面パターン構成は、図１４に示すように表される。第２の実施の形態の変形例１に係る半導体装置においては、シールドプレート電極３０がドレイン電極２２の一部分と重なって配置されている。すなわち、活性領域ＡＡに接するドレイン電極２２の長さＬ０に対して、活性領域ＡＡ上でシールドプレート電極３０の配置される長さＬ１は、Ｌ１＜Ｌ０の関係にある。
図１４において、ＩＶ−ＩＶ線に沿う模式的断面構造は、図１３と同様である。
第２の実施の形態の変形例１に係る半導体装置においては、シールドプレート電極３０がドレイン電極２２の一部分と重なって配置されているため、ドレイン・ゲート間を電気的にシールドし、ゲート・ドレイン間キャパシタＣgdを低減するとともに、ゲート・ソース間キャパシタＣgsの増加を抑制することができる。この結果、第２の実施の形態の変形例１に係る半導体装置２５においては、高利得の半導体装置を得ることができる。その他の構成は、第２の実施の形態と同様である。
（変形例２）
第２の実施の形態の変形例２に係る高周波半導体装置の模式的平面パターン構成は、図１５に示すように表される。また、図１５のＶ−Ｖ線に沿う模式的断面構造は、図１６に示すように表され、図１５のＶ−Ｖ線に沿う別の模式的断面構造は、図１７に示すように表される。
第２の実施の形態の変形例２に係る半導体装置においては、シールドプレート短絡電極３２ａ・３２ｂ・３２ｃ・３２ｄが、ゲート電極２４に重なって配置される。
図１６の例では、シールドプレート短絡電極３２ｃは、ゲート電極２４上にエアギャップＧＡＰを介して配置される。また、図１７の例では、シールドプレート短絡電極３２ｃは、ゲート電極２４上に絶縁層３４を介して配置される。その他の構成は、第２の実施の形態と同様である。
図１２および図１４に示す第２の実施の形態およびその変形例１の構成では、ゲート電極２４のストライプが長くなると、ソース電極２０およびシールドプレート短絡電極３２の延伸方向の長さが長くなるため、ソース電極２０・シールドプレート電極３０間の短絡に伴う配線が長くなり、ＦＥＴセルのソースに接続される寄生インダクタンスの値が増大する。
これに対して、第２の実施の形態の変形例２に係る半導体装置においては、シールドプレート短絡電極３２ａ・３２ｂ・３２ｃ・３２ｄが、エアギャップＧＡＰ若しくは絶縁層３４を介してゲート電極２４に重なって配置されるため、ソース電極２０とシールドプレート電極３０との配線距離を短くすることができる。このため、ソース電極２０・シールドプレート電極３０間の短絡配線を短くでき、ＦＥＴセルのソースに接続される寄生インダクタンスを低減し、各ＦＥＴセルのフィードバックインピーダンスを低減することができる。
第２の実施の形態の変形例２に係る半導体装置においては、ドレイン・ゲート間を電気的にシールドし、ゲート・ドレイン間キャパシタＣgdを低減するとともに、ゲート・ソース間キャパシタＣgsの増加を抑制することができる。このため、高周波特性を劣化させることなく、ゲート・ドレイン間の電界集中を緩和することができる。
また第２の実施の形態の変形例２に係る半導体装置２５においては、ゲート・ドレイン間キャパシタＣgdを低減することができることから、ＳパラメータＳ12を低減することができ、高利得の半導体装置を得ることができる。
以上説明したように、本実施の形態によれば、高利得の半導体装置を提供することができる。
[その他の実施の形態]
本実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
なお、実施の形態に係る半導体装置に搭載される半導体チップとしては、ＦＥＴ、ＨＥＭＴに限らず、ＬＤＭＯＳ（Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor）やヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）などの増幅素子なども適用できることは言うまでもない。
このように、ここでは記載していない様々な実施の形態などを含む。
１０…基板
１２…エピタキシャル成長層
１６…２次元電子ガス（２ＤＥＧ）層
１８…電子供給層
２０…ソース電極
２０Ｐ…ソースパッド電極
２２…ドレイン電極
２２Ｐ…ドレインパッド電極
２４…ゲート電極
２４ａ、２４ｂ…ゲートバスライン
２５…半導体装置
２６…ソース領域
２８…ドレイン領域
３０…シールドプレート電極
３２、３２ａ、３２ｂ、３２ｃ、３２ｄ…シールドプレート短絡電極
３４…絶縁層
４０…ＦＥＴセル
Ｇ１，Ｇ２，…，Ｇ４…ゲート端子電極
Ｓ１，Ｓ２，…，Ｓ５…ソース端子電極
Ｄ，Ｄ１，Ｄ２，…，Ｄ４…ドレイン端子電極
ＳＣ１〜ＳＣ５…ＶＩＡホール
ＡＡ…活性領域

Claims (11)

  1. 基板と、
    前記基板の第１表面上に配置され、それぞれ複数のフィンガーを有するゲート電極、前記ゲート電極に隣接して配置されたソース電極、および前記ゲート電極を挟んで前記ソース電極に対向して配置されたドレイン電極と、
    前記ゲート電極、前記ゲート電極と前記ソース電極および前記ドレイン電極間の前記基板、および前記ソース電極および前記ドレイン電極の少なくとも一部を被覆して配置された絶縁層と、
    前記ゲート電極と前記ドレイン電極間の前記基板の第１表面上および前記ドレイン電極上に、前記絶縁層を介して配置され、前記ソース電極と短絡され、前記ゲート電極と前記ドレイン電極間を電気的にシールドするシールドプレート電極と
    を備えることを特徴とする半導体装置。
  2. 前記シールドプレート電極は、前記ゲート電極から少なくとも前記絶縁層の厚さよりも長い距離だけ離隔して配置されたことを特徴とする請求項１に記載の半導体装置。
  3. 前記シールドプレート電極は、前記ドレイン電極の上部の少なくとも一部を前記絶縁層を挟んで被覆することを特徴とする請求項１または２に記載の半導体装置。
  4. 前記基板上に配置され、前記シールドプレート電極と前記ソース電極とを短絡するシールドプレート短絡電極を備えることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記シールドプレート短絡電極は、前記ゲート電極に重なって配置されることを特徴とする請求項４に記載の半導体装置。
  6. 前記シールドプレート短絡電極は、前記ゲート電極上に絶縁層を介して配置されることを特徴とする請求項４に記載の半導体装置。
  7. 前記シールドプレート短絡電極は、前記ゲート電極上にエアギャップを介して配置されることを特徴とする請求項４に記載の半導体装置。
  8. 前記基板の第１表面から測った前記シールドプレート電極の上端は、前記ゲート電極の上端よりも高いことを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記基板の第１表面に配置され、前記ゲート電極、前記ソース電極および前記ドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極と、
    前記ソース端子電極の下部に配置されたＶＩＡホールと、
    前記基板の第１表面と反対側の第２表面に配置され、前記ソース端子電極に対して前記ＶＩＡホールを介して接続された接地電極と
    を備えることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
  10. 前記基板は、ＧａＡｓ基板、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかであることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
  11. 前記半導体装置は、ＧａＡｓ系ＨＥＭＴ、ＧａＡｓＭＥＳＦＥＴ、ＧａＮ系ＨＥＭＴのいずれかを備えることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
JP2012045366A 2012-03-01 2012-03-01 半導体装置 Pending JP2013182992A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012045366A JP2013182992A (ja) 2012-03-01 2012-03-01 半導体装置
EP13156854.5A EP2634810A3 (en) 2012-03-01 2013-02-26 Field effect transistor
US13/776,927 US20130228788A1 (en) 2012-03-01 2013-02-26 Semiconductor device
US14/320,211 US20150028427A1 (en) 2012-03-01 2014-06-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012045366A JP2013182992A (ja) 2012-03-01 2012-03-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2013182992A true JP2013182992A (ja) 2013-09-12

Family

ID=47750527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012045366A Pending JP2013182992A (ja) 2012-03-01 2012-03-01 半導体装置

Country Status (3)

Country Link
US (2) US20130228788A1 (ja)
EP (1) EP2634810A3 (ja)
JP (1) JP2013182992A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009005412B4 (de) * 2009-12-03 2021-09-16 Snaptrack, Inc. Transistor mit seitlichem Emitter und Kollektor und Herstellungsverfahren
KR102038626B1 (ko) * 2013-03-27 2019-10-30 삼성전자주식회사 파워소자 칩 및 그 제조방법
JP2014209522A (ja) * 2013-04-16 2014-11-06 富士通株式会社 半導体装置及びその製造方法
WO2014174550A1 (ja) * 2013-04-23 2014-10-30 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
US10566429B2 (en) * 2013-08-01 2020-02-18 Dynax Semiconductor, Inc. Semiconductor device and method of manufacturing the same
WO2015097581A1 (en) * 2013-12-23 2015-07-02 Hkg Technologies Limited Power semiconductor devices having semi-insulating field plate
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
EP2988334A3 (en) * 2014-08-22 2016-03-30 Kabushiki Kaisha Toshiba Field effect transistor and semiconductor device
US10056478B2 (en) * 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
US10014401B2 (en) * 2016-01-25 2018-07-03 Electronics And Telecommunications Research Institute Semiconductor device with passivation layer for control of leakage current
US10069002B2 (en) 2016-07-20 2018-09-04 Semiconductor Components Industries, Llc Bond-over-active circuity gallium nitride devices
US9882041B1 (en) 2016-11-17 2018-01-30 Texas Instruments Incorporated HEMT having conduction barrier between drain fingertip and source
US20230352572A1 (en) * 2022-04-28 2023-11-02 Qorvo Us, Inc. Shielded gate transistor
CN118173606B (zh) * 2024-05-13 2024-07-26 合肥晶合集成电路股份有限公司 高压mos晶体管及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168099A (ja) * 1997-12-04 1999-06-22 Fujitsu Quantum Device Kk 半導体装置
JP2006286952A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法
WO2006132418A1 (ja) * 2005-06-10 2006-12-14 Nec Corporation 電界効果トランジスタ
JP2007537593A (ja) * 2004-05-11 2007-12-20 クリー　インコーポレイテッド ソース接続フィールドプレートを備えるワイドバンドギャップｈｅｍｔ
JP2010027703A (ja) * 2008-07-16 2010-02-04 Toshiba Corp 半導体装置およびその製造方法
JP2012018972A (ja) * 2010-07-06 2012-01-26 Sanken Electric Co Ltd 半導体装置
JP2012028579A (ja) * 2010-07-23 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1184723B (it) * 1985-01-28 1987-10-28 Telettra Lab Telefon Transistore mesfet con strato d'aria tra le connessioni dell'elettrodo di gate al supporto e relativo procedimento difabbricazione
US5252848A (en) * 1992-02-03 1993-10-12 Motorola, Inc. Low on resistance field effect transistor
JPH09232827A (ja) * 1996-02-21 1997-09-05 Oki Electric Ind Co Ltd 半導体装置及び送受信切り替え型アンテナスイッチ回路
US6001710A (en) * 1998-03-30 1999-12-14 Spectrian, Inc. MOSFET device having recessed gate-drain shield and method
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4417677B2 (ja) * 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP4810072B2 (ja) * 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
JP4968068B2 (ja) * 2005-06-10 2012-07-04 日本電気株式会社 電界効果トランジスタ
JP4316597B2 (ja) * 2006-09-15 2009-08-19 株式会社東芝 半導体装置
JP5134378B2 (ja) * 2008-01-07 2013-01-30 シャープ株式会社 電界効果トランジスタ
EP2161754A3 (en) * 2008-09-03 2010-06-16 Kabushiki Kaisha Toshiba A semiconductor device and fabrication method for the same
JP2010278280A (ja) * 2009-05-29 2010-12-09 Toshiba Corp 高周波半導体装置
US9029866B2 (en) * 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
JP5457292B2 (ja) * 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
JP5649347B2 (ja) * 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168099A (ja) * 1997-12-04 1999-06-22 Fujitsu Quantum Device Kk 半導体装置
JP2007537593A (ja) * 2004-05-11 2007-12-20 クリー　インコーポレイテッド ソース接続フィールドプレートを備えるワイドバンドギャップｈｅｍｔ
JP2006286952A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法
WO2006132418A1 (ja) * 2005-06-10 2006-12-14 Nec Corporation 電界効果トランジスタ
JP2010027703A (ja) * 2008-07-16 2010-02-04 Toshiba Corp 半導体装置およびその製造方法
JP2012018972A (ja) * 2010-07-06 2012-01-26 Sanken Electric Co Ltd 半導体装置
JP2012028579A (ja) * 2010-07-23 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置

Also Published As

Publication number Publication date
EP2634810A3 (en) 2014-08-06
US20150028427A1 (en) 2015-01-29
EP2634810A2 (en) 2013-09-04
US20130228788A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
JP2013182992A (ja) 半導体装置
JP2013183062A (ja) 半導体装置
JP2013183061A (ja) 半導体装置
JP2013183060A (ja) 半導体装置
US11699751B2 (en) Semiconductor device
US8928039B2 (en) Semiconductor device including heterojunction field effect transistor and Schottky barrier diode
US8017978B2 (en) Hybrid semiconductor device
US8546852B2 (en) Semiconductor device
US8106503B2 (en) High frequency semiconductor device
EP3432362A1 (en) Wide bandgap hemts with source connected field plates
US11749726B2 (en) Field effect transistor with source-connected field plate
US20220376098A1 (en) Field effect transistor with selective modified access regions
US20220376105A1 (en) Field effect transistor with selective channel layer doping
JP2013182993A (ja) 半導体装置
US11869964B2 (en) Field effect transistors with modified access regions
JP2013182994A (ja) 半導体装置
US12113114B2 (en) Transistor with ohmic contacts
US20230352424A1 (en) Transistor including a discontinuous barrier layer
US20240304678A1 (en) Methods of forming high electron mobility transistors with controlled gate length and high electron mobility transistors with controlled gate length
KR20240005063A (ko) 소스 접속된 필드 플레이트를 갖는 전계 효과 트랜지스터
KR20240005070A (ko) 변형된 액세스 영역들을 갖는 전계 효과 트랜지스터
CN118281062A (zh) 一种半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140819