[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7177660B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7177660B2
JP7177660B2 JP2018201521A JP2018201521A JP7177660B2 JP 7177660 B2 JP7177660 B2 JP 7177660B2 JP 2018201521 A JP2018201521 A JP 2018201521A JP 2018201521 A JP2018201521 A JP 2018201521A JP 7177660 B2 JP7177660 B2 JP 7177660B2
Authority
JP
Japan
Prior art keywords
drain
conductive
semiconductor
along
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018201521A
Other languages
English (en)
Other versions
JP2020068343A (ja
Inventor
瑛祐 梶原
彩 新留
雅彦 蔵口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018201521A priority Critical patent/JP7177660B2/ja
Priority to US16/565,687 priority patent/US10937875B2/en
Publication of JP2020068343A publication Critical patent/JP2020068343A/ja
Application granted granted Critical
Publication of JP7177660B2 publication Critical patent/JP7177660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
例えば窒化物半導体を用いた半導体装置がある。半導体装置において、損失の抑制が望まれる。
特開２０１０－２４５３５１号公報
本発明の実施形態は、損失を抑制できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、半導体部材、複数のドレイン電極、ドレイン配線部、及び、ドレイン導電部を含む。前記半導体部材は、第１半導体領域及び第２半導体領域を含む。前記複数のドレイン電極は、前記第１半導体領域に設けられ、第１方向に沿って延びる。前記複数のドレイン電極は、前記第１方向と交差する第２方向に並ぶ。前記第１半導体領域から前記第２半導体領域への方向は、前記第１方向に沿う。前記ドレイン配線部は、前記複数のドレイン電極と電気的に接続され前記第２方向に沿って延びる。前記ドレイン導電部は、前記ドレイン配線部と電気的に接続される。前記ドレイン導電部は、第１導電領域及び第２導電領域を含む。前記第１方向及び前記第２方向を含む平面と交差する第３方向において、前記ドレイン配線部の一部は、前記第１導電領域と前記第１半導体領域との間にある。前記第２半導体領域から前記第２導電領域への方向は、前記第３方向に沿う。
図１（ａ）～図１（ｃ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置を例示する模式的平面図である。 図３は、第１実施形態に係る半導体装置を例示する模式的平面図である。 図４は、第１実施形態に係る半導体装置を例示する透過側面図である。 図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図７（ａ）～図７（ｃ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図８は、第２実施形態に係る半導体装置を例示する模式的平面図である。 図９は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図１０（ａ）～図１０（ｄ）は、第２実施形態に係る半導体装置を例示する模式的平面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）～図１（ｃ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図２は、第１実施形態に係る半導体装置を例示する模式的平面図である。
図１（ａ）は、図２のＡ１－Ａ２線断面図である。図１（ｂ）は、図２のＢ１－Ｂ２線断面図である。図１（ｃ）は、半導体装置の透過側面図である。
図１（ａ）及び図２に示すように、第１実施形態に係る半導体装置１１０は、半導体部材１０、複数のドレイン電極２１、ドレイン配線部２１Ｌ、及び、ドレイン導電部２１Ｃを含む。この他、半導体装置１１０は、複数のゲート電極２２、ゲート配線部２２Ｌ、複数のソース電極２３、及び、ソース配線部２３Ｌを含む。
半導体部材１０は、第１半導体領域Ｒ１及び第２半導体領域Ｒ２を含む。
複数のドレイン電極２１は、第１半導体領域Ｒ１に設けられる。複数のドレイン電極２１は、第１方向に沿って延びる。複数のドレイン電極２１は、第２方向に並ぶ。第２方向は、第１方向と交差する。複数のドレイン電極２１は、実質的に互い平行である。
第１方向をＹ軸方向とする。第２方向は、例えば、Ｘ軸方向である。第１方向及び第２方向を含む平面と交差する方向を第３方向とする。第３方向は、例えば、Ｚ軸方向である。
図２に示すように、第１半導体領域Ｒ１から第２半導体領域Ｒ２への方向は、第１方向（Ｙ軸方向）に沿う。
この例では、半導体部材１０は、第３半導体領域Ｒ３をさらに含む。第３半導体領域Ｒ３と第２半導体領域Ｒ２との間に、第１半導体領域Ｒ１が設けられる。
第１半導体領域Ｒ１は、素子領域である。第２半導体領域Ｒ２は、ドレイン側の周辺領域（または接続領域）である。第３半導体領域Ｒ３は、例えば、ソース側またはゲート側の周辺領域（または接続領域）である。
図１（ａ）に示すように、例えば、半導体部材１０は、基体１０ｓの上に設けられる。基体１０ｓは、例えば、シリコン基板である。基体１０ｓは、例えば、サファイア基板でも良い。
半導体部材１０は、例えばガリウム及び窒素を含む。１つの例において、半導体部材１０は、第１半導体層１１及び第２半導体層１２を含む。第１半導体層１１と複数のドレイン電極２１との間に、第２半導体層１２の少なくとも一部が設けられる。
第１半導体層１１は、例えば、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。組成比ｘ１は、例えば、０以上０．２以下でも良い。第１半導体層１１は、例えば、ＧａＮ層でも良い。
第２半導体層１２は、例えば、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。組成比ｘ１は、例えば、０．１５以上０．３５以下でも良い。第２半導体層１２は、例えば、ＡｌＧａＮ層である。
このような半導体部材１０の上に、複数のドレイン電極２１が設けられる。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。
図２に示すように、複数のゲート電極２２も、第１半導体領域Ｒ１に設けられる。複数のゲート電極２２も、第１方向（Ｙ軸方向）に沿って延びる。複数のゲート電極２２は、実質的に互い平行である。
複数のソース電極２３も、第１半導体領域Ｒ１に設けられる。複数のソース電極２３も、第１方向（Ｙ軸方向）に沿って延びる。複数のソース電極２３は、実質的に互い平行である。
例えば、複数のゲート電極２２の１つは、複数のドレイン電極２１の１つと、複数のドレイン電極２１の別の１つと、の間にある。
例えば、複数のソース電極２３の１つは、複数のドレイン電極２１の１つと、複数のドレイン電極２１の別の１つと、の間にある。
例えば、複数のゲート電極２２の１つは、複数のソース電極２３の１つと、複数のドレイン電極２１の１つと、の間にある。
図２に示すように、ゲート配線部２２Ｌは、複数のゲート電極２２と電気的に接続される。ゲート配線部２２Ｌは、第２方向（例えばＸ軸方向）に沿って延びる。第３半導体領域Ｒ３からゲート配線部２２Ｌへの方向は、Ｚ軸方向（例えば、第３方向）に沿う。例えば、第３半導体領域Ｒ３の上方に、ゲート配線部２２Ｌが設けられる。
図２に示すように、ソース配線部２３Ｌは、複数のソース電極２３と電気的に接続される。ソース配線部２３Ｌは、第２方向（例えばＸ軸方向）に沿って延びる。第３半導体領域Ｒ３からソース配線部２３Ｌへの方向は、Ｚ軸方向（例えば、第３方向）に沿う。例えば、第３半導体領域Ｒ３の上方に、ソース配線部２３Ｌが設けられる。
図２に示すように、ゲート配線部２２Ｌ及びソース配線部２３Ｌは、Ｘ軸方向に沿って延びるストライプ状である。
半導体装置１１０において、例えば、ゲート配線部２２Ｌと繋がるゲート用パッド電極が設けられても良い。例えば、ソース配線部２３Ｌと繋がるソース用パッド電極が設けられても良い。
図２に示すように、ドレイン配線部２１Ｌは、複数のドレイン電極２１と電気的に接続される。ドレイン配線部２１Ｌは、第２方向（例えばＸ軸方向）に沿って延びる。ドレイン配線部２１Ｌは、例えば、第２方向に沿って延びるストライプ状である。
ドレイン導電部２１Ｃは、ドレイン配線部２１Ｌと電気的に接続される。
図１（ａ）に示すように、ドレイン導電部２１Ｃは、第１導電領域２１ｐ及び第２導電領域２１ｑを含む。第２導電領域２１ｑは、第１導電領域２１ｐと連続する。この例では、ドレイン導電部２１Ｃは、第３導電領域２１ｒをさらに含む。第３導電領域２１ｒは、第１導電領域２１ｐと連続する。
第３方向（第１方向及び第２方向を含む平面と交差する方向であり、例えばＺ軸方向）において、ドレイン配線部２１Ｌの一部は、第１導電領域２１ｐと第１半導体領域Ｒ１との間にある。
一方、第２半導体領域Ｒ２から第２導電領域２１ｑへの方向は、第３方向（例えばＺ軸方向）に沿う。ドレイン配線部２１Ｌは、第３方向（例えばＺ軸方向）において、第２半導体領域Ｒ２と第２導電領域２１ｑとの間には設けられない。
図１（ａ）及び図２に示すように、ドレイン導電部２１Ｃは、第３方向（例えばＺ軸方向）において、ドレイン配線部２１Ｌの一部と重なる。
ドレイン導電部２１Ｃの第３導電領域２１ｒは、第１導電領域２１ｐとドレイン配線部２１Ｌとの間に設けられる。第３導電領域２１ｒは、第１導電領域２１ｐをドレイン配線部２１Ｌと電気的に接続する。第３導電領域２１ｒは、例えば、ビア導電部である。
図１（ｃ）は、半導体装置１１０を第１方向（Ｙ軸方向、（図１（ａ）の右側、図２の上側））から見た透過側面図である。図１（ａ）及び図１（ｃ）に示すように、例えば、ドレイン配線部２１Ｌは、第２方向延在部２１Ｌａ及び接続部２１ｎを含む。第２方向延在部２１Ｌａは、第２方向（Ｘ軸方向）に沿って延びる。接続部２１ｎは、第２方向延在部２１Ｌａと、複数のドレイン電極の１つと、を電気的に接続する。接続部２１ｎは、例えば、Ｚ軸方向に沿って延びる。接続部２１ｎは、例えば、ビア導電部である。
ドレイン配線部２１Ｌは、例えば、複数のドレイン電極２１を電気的に接続する接続配線である。一方、ドレイン導電部２１Ｃは、例えば、パッド電極である。
パッド電極として機能するために、ドレイン導電部２１ＣのＹ軸方向の長さ（幅）が、ある程度以上に設定される。このとき、ドレイン配線部２１Ｌに沿ってドレイン配線部２１Ｌの全体にドレイン導電部２１Ｃが設けられる参考例が考えられる。この参考例においては、ドレイン導電部２１Ｃと、第２半導体領域Ｒ２と、の間の静電容量が大きくなる。この静電容量は、例えば、ドレイン－ソース間容量Ｃｄｓである。ドレイン－ソース間容量Ｃｄｓが大きいと、スイッチング損失が大きくなる。
これに対して、実施形態においては、ドレイン導電部２１Ｃは、ドレイン配線部２１Ｌの一部に設けられる。このため、ドレイン－ソース間容量Ｃｄｓが小さい。これにより、例えば、スイッチング損失を抑制できる。実施形態によれば、損失を抑制できる半導体装置を提供できる。
図２に示すように、ドレイン導電部２１Ｃの第２方向（例えば、Ｘ軸方向）に沿う長さ２１Ｃｘは、ドレイン配線部２１Ｌの第２方向に沿う長さ２１Ｌｘよりも短い。
図２に示すように、複数のドレイン導電部２１Ｃが設けられても良い。複数のドレイン導電部２１Ｃの１つの第２方向（例えばＸ軸方向）に沿う長さは、長さ２１Ｃｘである。複数のドレイン導電部２１Ｃに関しての、長さ２１Ｃｘの合計（複数のドレイン導電部２１Ｃの数Ｎと、長さ２１Ｃｘと、の積）は、ドレイン配線部２１Ｌの第２方向に沿う長さ２１Ｌｘよりも短い。長さ２１Ｃｘの合計は、例えば、長さ２１Ｌｘの１／２以下でも良い。長さ２１Ｃｘは、例えば、長さ２１Ｌｘの１／５以下でも良い。ドレイン導電部２１Ｃが小さいことで、ドレイン－ソース間容量Ｃｄｓを小さくできる。長さ２１Ｃｘは、０よりも大きい。
図１（ａ）に示すように、半導体部材１０と第２導電領域２１ｑとの間の第３方向（例えばＺ軸方向）に沿う距離をｄＣｚとする。一方、半導体部材１０と第２方向延在部２１Ｌａとの間の第３方向に沿う距離を距離ｄＬｚとする。距離ｄＣｚは、距離ｄＬｚよりも長い。距離ｄＣｚが長いことで、ドレイン－ソース間容量Ｃｄｓを小さくできる。
距離ｄＣｚは、半導体部材１０と複数のドレイン電極２１との間の第３方向に沿う距離（例えば実質的に０でも良い）よりも、長い。
図１（ａ）に示すように、複数のドレイン電極２１の端部２１ｅは、第３方向（例えばＺ軸方向）において、ドレイン配線部２１Ｌと第１半導体領域Ｒ１との間にあっても良い。
図１（ａ）に示すように、半導体装置１１０は、絶縁部４０をさらに含んでも良い。この例では、絶縁部４０は、絶縁領域４０ａ、４０ｂ及び４０ｃを含む。これらの絶縁領域の境界は不明確でも良い。絶縁部４０は、絶縁領域４１を含む。絶縁領域４１は、第３方向（Ｚ軸方向）において、第２半導体領域Ｒ２と第２導電領域２１ｑとの間にある。絶縁領域４１は、第２半導体領域Ｒ２及び第２導電領域２１ｑと接する。上記の距離ｄＣｚは、絶縁領域４１のＺ軸方向に沿う厚さに対応する。
図１（ｂ）に示すように、半導体部材１０と第２導電領域２１ｑとの間の第３方向（例えばＺ軸方向）に沿う距離ｄＣｚは、半導体部材１０とゲート配線部２２Ｌとの間の第３方向に沿う距離ｄＬｇｚよりも長い。例えば、半導体部材１０を規準にした第２導電領域２１ｑの高さは、半導体部材１０を規準にしたゲート配線部２２Ｌの高さよりも高い。
この例では、ゲート配線部２２Ｌ及びドレイン配線部２１Ｌは、実質的に同層である。例えば、ゲート配線部２２Ｌからドレイン配線部２１Ｌへの方向は、第１方向（Ｙ軸方向）に沿う。ソース配線部２３Ｌ及びドレイン導電部２１Ｃは、実質的に同層である。例えば、ソース配線部２３Ｌからドレイン導電部２１Ｃへの方向は、第１方向（Ｙ軸方向）に沿う。
後述するように、ソース配線部２３Ｌ及びドレイン配線部２１Ｌが、同層でも良い。
図２に示すように、ドレイン導電部２１Ｃは、複数設けられても良い。複数のドレイン導電部２１Ｃの数を数Ｎとする。複数のドレイン電極２１の数を数ｎとする。数ｎは、数Ｎよりも大きい。例えば、数ｎは、数Ｎの４倍以上２０倍以下である。
図１（ａ）に示すように、ドレイン導電部２１Ｃの第２導電領域２１ｑの第３方向（例えばＺ軸方向）に沿う長さを長さ２１Ｃｚとする。長さ２１Ｃｚは、第２導電領域２１ｑの厚さに対応する。１つの例において、長さ２１Ｃｚは、例えば、５００ｎｍ以上３０００ｎｍ以下である。
複数のドレイン電極２１の１つの第３方向（例えばＺ軸方向）に沿う長さを長さ２１ｚとする。長さ２１ｚは、複数のドレイン電極２１の１つの厚さに対応する。１つの例において、長さ２１ｚは、例えば、２００ｎｍ以上５００ｎｍ以下である。
図３は、第１実施形態に係る半導体装置を例示する模式的平面図である。
図３に示すように、複数のドレイン電極２１の１つの第２方向（例えばＸ軸方向）に沿う長さを長さ２１ｘとする。長さ２１ｘは、複数のドレイン電極２１の１つの幅に対応する。複数のドレイン電極２１の１つの第１方向（例えばＹ軸方向）に沿う長さを長さ２１ｙとする。長さ２１ｙは、長さ２１ｘよりも長い。
ドレイン配線部２１Ｌの第１方向（Ｙ軸方向）に沿う長さを長さ２１Ｌｙとする。長さ２１Ｌｙは、ドレイン配線部２１Ｌの幅に対応する。長さ２１Ｌｙは、長さ２１ｘ（複数のドレイン電極２１の１つの第２方向（Ｘ軸方向）に沿う長さ）よりも長い。
長さ２１Ｌｙは、例えば、実質的に、長さ２１ｘと比（ｎ／Ｎ）との積でも良い。例えば、長さ２１Ｌｙは、例えば、長さ２１ｘと比（ｎ／Ｎ）との積の０．５倍以上２倍以下でも良い。
例えば、ドレイン配線部２１Ｌにおける電流密度は、ドレイン電極２１における電流密度と実質的に同じになる。局所的に電流密度が高くなることが抑制される。例えば、温度上昇が抑制できる。例えば、より高い信頼性が得やすくなる。
複数のドレイン導電部２１Ｃの数（数Ｎ）と、第２導電領域２１ｑの第３方向（例えばＺ軸方向）に沿う長さ２１Ｃｚ（厚さ、図１（ａ）参照）と、複数のドレイン導電部２１Ｃの１つの第２方向（例えばＸ軸方向）に沿う長さ２１Ｃｘ（幅、図３参照）と、の積を第１積とする。複数のドレイン電極２１の数ｎと、複数のドレイン電極２１の１つの第３方向に沿う長さ２１ｚ（厚さ、図１（ａ）参照）と、複数のドレイン電極２１の１つの第２方向（例えばＸ軸方向）に沿う長さ２１ｘ（幅、図３参照）と、の積を第２積とする。第１積は、第２積と実質的に同じである。例えば、第１積は、第２積の０．５倍以上２倍以下でも良い。
例えば、複数のドレイン導電部２１Ｃにおける電流密度は、ドレイン電極２１における電流密度と実質的に同じになる。局所的に電流密度が高くなることが抑制される。例えば、温度上昇が抑制できる。例えば、より高い信頼性が得やすくなる。
図１（ａ）及び図１（ｃ）に示すように、半導体装置１１０においては、複数のドレイン電極２１の１つは、Ｚ軸方向において、ドレイン導電部２１Ｃの第３導電領域２１ｒと、半導体部材１０と、の間にある。
図４は、第１実施形態に係る半導体装置を例示する透過側面図である。
図４に示すように、半導体装置１１１も、半導体部材１０、複数のドレイン電極２１、ドレイン配線部２１Ｌ、及び、ドレイン導電部２１Ｃを含む。半導体装置１１１も、複数のゲート電極２２、ゲート配線部２２Ｌ、複数のソース電極２３、及び、ソース配線部２３Ｌなど（図４では描かれていない）を含んでも良い。半導体装置１１１における複数のドレイン電極２１の位置と、ドレイン導電部２１Ｃの第３導電領域２１ｒの位置と、の関係が、半導体装置１１０におけるそれとは異なる。これを除いた半導体装置１１１の構成は、半導体装置１１０の構成と同様である。
半導体装置１１１においては、複数のドレイン電極２１の１つは、Ｚ軸方向において、ドレイン導電部２１Ｃの第３導電領域２１ｒと、半導体部材１０と、の間にない。複数のドレイン電極２１の１つは、Ｚ軸方向において、ドレイン配線部２１Ｌと、半導体部材１０と、の間にある。半導体装置１１１において、複数のドレイン電極２１の１つは、Ｚ軸方向において、ドレイン導電部２１Ｃの一部と重なっても良い。
半導体装置１１１においても、ドレイン－ソース間容量Ｃｄｓが小さくできる。これにより、例えば、スイッチング損失を抑制できる。例えば、損失を抑制できる半導体装置を提供できる。
図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図５は、図１（ｂ）に対応する模式的断面図である。図５に示すように、半導体装置１１２においては、ソース配線部２３Ｌの高さと、ゲート配線部２２Ｌの高さと、の関係が、半導体装置１１０（図１（ｂ）参照）におけるそれとは、異なる。これを除いた半導体装置１１２の構成は、半導体装置１１０の構成と同様である。
半導体装置１１２において、ソース配線部２３Ｌが設けられる。既に説明したように、ソース配線部２３Ｌは、複数のソース電極２３と電気的に接続され、第２方向（例えばＸ軸方向）に沿って延びる（図２参照）。既に説明したように、複数のソース電極２３は、第１半導体領域Ｒ１に設けられ、第１方向（Ｙ軸方向）に沿って延びる。複数のソース電極２３の１つは、複数のドレイン電極２１の１つと、複数のドレイン電極２１の別の１つと、の間にある。
図５に示すように、例えば、半導体部材１０を規準にした第２導電領域２１ｑの高さは、半導体部材１０を規準にしたソース配線部２３Ｌの高さよりも高い。
例えば、既に説明したように、半導体部材１０と第２導電領域２１ｑとの間の第３方向（例えばＺ軸方向）に沿う距離は、距離ｄＣｚである。半導体部材１０とソース配線部２３Ｌとの間の第３方向に沿う距離を距離ｄＬｓｚとする。距離ｄＣｚは、距離ｄＬｓｚよりも長い。ドレイン－ソース間容量Ｃｄｓが小さくできる。
この例では、ソース配線部２３Ｌ及びドレイン配線部２１Ｌは、同層である。例えば、ソース配線部２３Ｌからドレイン配線部２１Ｌへの方向は、第１方向（Ｙ軸方向）に沿う。この例では、ゲート配線部２２Ｌ及びドレイン導電部２１Ｃは、同層である。例えば、ゲート配線部２２Ｌからドレイン導電部２１Ｃへの方向は、第１方向（Ｙ軸方向）に沿う。
図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、半導体装置１１３においては、ゲート導電部材２２ＦＰがさらに設けられる。半導体装置１１３においては、ソース導電部材２３ＦＰがさらに設けられている。これらを除いた半導体装置１１３の構成は、半導体装置１１０の構成と同様である。
以下、ゲート導電部材２２ＦＰ及びソース導電部材２３ＦＰの例について、説明する。
半導体装置１１３においても、複数のドレイン電極２１、ドレイン配線部２１Ｌ、ドレイン導電部２１Ｃ、複数のソース電極２３、ソース配線部２３Ｌ、複数のゲート電極２２、及び、ゲート配線部２２Ｌが設けられる（図２参照）。既に説明したように、複数のソース電極２３は、第１半導体領域Ｒ１に設けられ、第１方向（Ｙ軸方向）に沿って延びる。ソース配線部２３Ｌは、複数のソース電極２３と電気的に接続され、第２方向（例えばＸ軸方向）に沿って延びる。複数のゲート電極２２は、第１半導体領域Ｒ１に設けられ、第１方向に沿って延びる。ゲート配線部２２Ｌは、複数のゲート電極２２と電気的に接続され、第２方向に沿って延びる。
図６に示すように、ゲート導電部材２２ＦＰは、複数のゲート電極２２の１つと電気的に接続される。図６においては、ゲート導電部材２２ＦＰと、複数のゲート電極２２の１つ、との電気的な接続が、破線２２Ｃ（導電部材）により示されている。この導電部材は、図６の断面図では表示されない。実施形態において、ゲート導電部材２２ＦＰは、複数のゲート電極２２の１つと電気的に接続されず、複数のソース電極２３の１つと電気的に接続されていても良い。
図６に示すように、複数のゲート電極２２の１つは、複数のソース電極２３の１つと、複数のドレイン電極２１の１つと、の間にある。
ゲート導電部材２２ＦＰの端部２２ＦＰｅの第２方向（Ｘ軸方向）における位置は、複数のゲート電極２２の上記の１つの第２方向（Ｘ軸方向）における位置と、複数のドレイン電極２１の上記の１つの第２方向（Ｘ軸方向）における位置と、の間にある。ゲート導電部材２２ＦＰは、例えば、ゲート用フィールドプレートである。
既に説明したように、半導体部材１０とドレイン配線部２１Ｌとの間の第３方向（例えばＺ軸方向）に沿う距離を距離ｄＬｚとする（図１（ａ）及び図６参照）。半導体部材１０とゲート導電部材２２ＦＰとの間の第３方向に沿う距離を距離ｄＦｇｚとする（図６参照）。距離ｄＬｚは、距離ｄＦｇｚと実質的に同じである。例えば、ドレイン配線部２１Ｌ及びゲート導電部材２２ＦＰは、実質的に同層である。
例えば、ドレイン配線部２１Ｌの材料は、ゲート導電部材２２ＦＰの材料と同じでも良い。
図６に示すように、ソース導電部材２３ＦＰは、複数のソース電極２３の１つと電気的に接続される。例えば、複数のドレイン導電部２１Ｃは、Ｘ軸方向において、ソース導電部材２３ＦＰと重ならない。
例えば、ソース導電部材２３ＦＰの端部２３ＦＰｅの第２方向（Ｘ軸方向）における位置は、複数のゲート電極２２の上記の１つの第２方向における位置と、複数のドレイン電極２１の上記の１つの第２方向における位置と、の間にある。ソース導電部材２３ＦＰは、例えば、ソース用フィールドプレートである。
既に説明したように、半導体部材１０と第２導電領域２１ｑとの間の第３方向（例えばＺ軸方向）に沿う距離を距離ｄＣｚとする（図１（ａ）及び図６参照）。半導体部材１０とソース導電部材２３ＦＰとの間の第３方向に沿う距離を距離ｄＦｓｚとする（図６参照）。距離ｄＣｚは、距離ｄＦｓｚと実質的に同じである。例えば、第２導電領域２１ｑ及びソース導電部材２３ＦＰは、実質的に同層である。
実施形態において、例えば、第２導電領域２１ｑ（ドレイン導電部２１Ｃ）の材料は、ソース導電部材２３ＦＰの材料と同じでも良い。
図６に示すように、この例では、絶縁膜４０ａａ及び４０ａｂが設けられている。絶縁膜４０ａａは、例えば保護膜である。絶縁膜４０ａｂは、例えばゲート絶縁膜である。絶縁膜４０ａａは、例えば、シリコン及び窒素を含む。絶縁膜４０ａｂは、例えば、シリコン及び酸素を含む。
（第２実施形態）
図７（ａ）～図７（ｃ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図８は、第２実施形態に係る半導体装置を例示する模式的平面図である。
図７（ａ）は、図８のＡ１－Ａ２線断面図である。図７（ｂ）は、図８のＢ１－Ｂ２線断面図である。図７（ｃ）は、半導体装置の透過側面図である。
図７（ａ）及び図８に示すように、第２実施形態に係る半導体装置１２０は、半導体部材１０、複数のドレイン電極２１、及び、ドレイン導電部材２１Ｍを含む。この他、半導体装置１２０は、複数のゲート電極２２、ゲート配線部２２Ｌ、複数のソース電極２３、及び、ソース配線部２３Ｌを含む。半導体装置１２０における、半導体部材１０、複数のゲート電極２２、ゲート配線部２２Ｌ、複数のソース電極２３、及び、ソース配線部２３Ｌは、半導体装置１１０におけるそれらと同様であるので、説明を省略する。
半導体装置１２０においても、半導体部材１０は、第１半導体領域Ｒ１及び第２半導体領域Ｒ２を含む。この例では、半導体部材１０は、第３半導体領域Ｒ３をさらに含む。
図８に示すように、半導体装置１２０においても、複数のドレイン電極２１は、第１半導体領域Ｒ１に設けられる。複数のドレイン電極２１は、第１方向（Ｙ軸方向）に沿って延びる。複数のドレイン電極２１は、第１方向と交差する第２方向（例えばＸ軸方向）に並ぶ。既に説明したように、第１半導体領域Ｒ１から第２半導体領域Ｒ２への方向は、第１方向に沿う。
ドレイン導電部材２１Ｍは、複数のドレイン電極２１と電気的に接続される。ドレイン導電部材２１Ｍは、ドレイン配線部２１Ｌ及びドレイン導電部２１Ｃを含む。
ドレイン配線部２１Ｌは、複数のドレイン電極２１と電気的に接続される。ドレイン配線部２１Ｌは、第２方向（例えばＸ軸方向）に沿って延びる。
複数のドレイン電極２１の一部（例えば端部２１ｅ）からドレイン配線部２１Ｌへの方向は、第３方向に沿う。第３方向は、第１方向及び第２方向を含む平面と交差する。第３方向は、例えば、Ｚ軸方向である。
ドレイン導電部２１Ｃは、ドレイン配線部２１Ｌと連続する。第２半導体領域Ｒ２からドレイン導電部２１Ｃへの方向は、第３方向（例えばＺ軸方向）に沿う。
この例では、ドレイン導電部材２１Ｍは、接続部２１ｎを含む。接続部２１ｎは、ドレイン配線部２１Ｌを複数のドレイン電極２１のそれぞれと電気的に接続する。接続部２１ｎは、例えば、ビア導電部である。
例えば、ドレイン配線部２１Ｌからドレイン導電部２１Ｃへの方向は、第１方向（Ｙ軸方向）に沿う。ドレイン導電部２１Ｃは、ドレイン配線部２１Ｌの一部に設けられる。
半導体装置１２０においても、ドレイン導電部２１Ｃと半導体部材１０との間の距離（距離ｄＣｚ１、図７（ａ）参照）は、長い。ドレイン－ソース間容量Ｃｄｓが小さくできる。これにより、例えば、スイッチング損失を抑制できる。実施形態によれば、損失を抑制できる半導体装置を提供できる。
図８に示すように、ドレイン導電部２１Ｃの第２方向（例えば、Ｘ軸方向）に沿う長さ２１Ｃｘは、ドレイン配線部２１Ｌの第２方向に沿う長さ２１Ｌｘよりも短い。
図８に示すように、複数のドレイン導電部２１Ｃが設けられても良い。複数のドレイン導電部２１Ｃの１つの第２方向（Ｘ軸方向）に沿う長さは、長さ２１Ｃｘである。複数のドレイン導電部２１Ｃに関しての、長さ２１Ｃｘの合計（複数のドレイン導電部２１Ｃの数Ｎと、長さ２１Ｃｘと、の積）は、ドレイン配線部２１Ｌの第２方向に沿う長さ２１Ｌｘよりも短い。ドレイン導電部２１Ｃのサイズが小さいことにより、ドレイン－ソース間容量Ｃｄｓが小さくでき、スイッチング損失を抑制できる。
１つの例において、複数のドレイン導電部２１Ｃの数Ｎと、長さ２１Ｃｘと、の積は、例えば、長さ２１Ｌｘの１／２以下である。この積は、例えば、長さ２１Ｌｘの１／５以下でも良い。
ドレイン導電部２１Ｃの第２方向（Ｘ軸方向）に沿う長さ２１Ｃｘは、Ｙ軸方向において変化しても良い。この場合、長さ２１Ｃｘとして、例えば、変化する長さの平均値を用いることができる。
ドレイン導電部材２１Ｍにおいて、ドレイン配線部２１ＬのＹ軸方向の幅は、実質的に一定である。例えば、ドレイン導電部材２１ＭにおいてＹ軸方向の幅が急激に変化する位置（変曲点）を、ドレイン配線部２１Ｌとドレイン導電部２１Ｃとの境界と定義できる。
半導体装置１２０に係る１つの例において、ドレイン導電部２１Ｃの第１方向（Ｙ軸方向）に沿う長さ２１Ｃｙは、ドレイン配線部２１Ｌの第１方向（Ｙ軸方向）に沿う長さ２１Ｌｙよりも長い（図８参照）。長さ２１Ｃｙ（幅）が、長さ２１Ｌｙ（幅）よりも長いことで、例えば、ドレイン導電部２１Ｃをパッド電極で用いる際に、電気的な接続が容易になる。一方、長さ２１Ｌｙが短いことで、ドレイン－ソース間容量Ｃｄｓを小さくできる。
図７（ａ）に示すように、半導体装置１２０は、絶縁部４０を含む。絶縁部４０は、絶縁領域４１を含む。絶縁領域４１は、第３方向（例えば、Ｚ軸方向）において、第２半導体領域Ｒ２とドレイン導電部２１Ｃとの間に設けられる。絶縁領域４１は、第２半導体領域Ｒ２及びドレイン導電部２１Ｃと接する。
図７（ｂ）に示すように、半導体部材１０とドレイン導電部２１Ｃとの間の第３方向（例えばＺ軸方向）に沿う距離ｄＣｚ１は、半導体部材１０とゲート配線部２２Ｌとの間の第３方向に沿う距離ｄＬｇｚよりも長くても良い。例えば、半導体部材１０を規準にしたドレイン導電部２１Ｃの高さは、半導体部材１０を規準にしたゲート配線部２２Ｌの高さよりも高い。
図７（ｂ）に示すように、この例では、ソース配線部２３Ｌ及びドレイン配線部２１Ｌ（またはドレイン導電部２１Ｃ）は、実質的に同層である。例えば、ソース配線部２３Ｌからドレイン配線部２１Ｌ（またはドレイン導電部２１Ｃ）への方向は、第１方向（Ｙ軸方向）に沿う。ゲート配線部２２Ｌ及びドレイン配線部２１Ｌ（またはドレイン導電部２１Ｃ）が、同層でも良い（例えば、図５参照）。
図７（ｃ）に示すように、半導体装置１２０においては、複数のドレイン電極２１の１つは、Ｚ軸方向において、ドレイン導電部２１Ｃと、半導体部材１０と、の間にある。複数のドレイン電極２１の１つは、Ｚ軸方向において、ドレイン導電部２１Ｃと半導体部材１０との間になくても良い。複数のドレイン電極２１の１つは、Ｚ軸方向において、ドレイン配線部２１Ｌと、半導体部材１０と、の間にある。
図８に示すように、ドレイン導電部２１Ｃは、複数設けられても良い。例えば、複数のドレイン電極２１の数ｎは、複数のドレイン導電部２１Ｃの数Ｎの４倍以上２０倍以下である。
例えば、複数のドレイン導電部２１Ｃの数（数Ｎ）と、第２導電領域２１ｑの第３方向（例えばＺ軸方向）に沿う長さ２１Ｃｚ（厚さ、図７（ａ）参照）と、複数のドレイン導電部２１Ｃの１つの第２方向（例えばＸ軸方向）に沿う長さ２１Ｃｘ（幅、図３参照）と、の積を第１積とする。複数のドレイン電極２１の数ｎと、複数のドレイン電極２１の１つの第３方向に沿う長さ２１ｚ（厚さ、図７（ａ）参照）と、複数のドレイン電極２１の１つの第２方向（例えばＸ軸方向）に沿う長さ２１ｘ（幅、図３参照）と、の積を第２積とする。第１積は、第２積と実質的に同じである。例えば、第１積は、第２積の０．５倍以上２倍以下でも良い。局所的に電流密度が高くなることが抑制される。例えば、温度上昇が抑制できる。例えば、より高い信頼性が得やすくなる。
図８に示すように、複数のドレイン電極２１の１つの第２方向（Ｘ軸方向）に沿う長さを長さ２１ｘとする。一方、ドレイン配線部２１Ｌの第１方向（Ｙ軸方向）に沿う長さを長さ２１Ｌｙとする。長さ２１Ｌｙは、ドレイン配線部２１Ｌの幅に対応する。長さ２１Ｌｙは、長さ２１ｘよりも長い。例えば、ドレイン配線部２１Ｌにおける電流密度は、ドレイン電極２１における電流密度と実質的に同じになる。局所的に電流密度が高くなることが抑制される。例えば、温度上昇が抑制できる。例えば、より高い信頼性が得やすくなる。
図９は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図９は、図７（ｂ）に対応する模式的断面図である。図９に示すように、半導体装置１２１においては、ソース配線部２３Ｌの高さと、ゲート配線部２２Ｌの高さと、の関係が、半導体装置１２０（図７（ｂ）参照）におけるそれとは、異なる。これを除いた半導体装置１２１の構成は、半導体装置１１０の構成と同様である。
半導体部材１０とドレイン導電部２１Ｃとの間の第３方向（例えばＺ軸方向）に沿う距離は、距離ｄＣｚ１である。半導体部材１０とソース配線部２３Ｌとの間の第３方向に沿う距離を距離ｄＬｓｚとする。距離ｄＣｚ１は、距離ｄＬｓｚよりも長い。ドレイン－ソース間容量Ｃｄｓが小さくできる。
この例では、ゲート配線部２２Ｌ及びドレイン配線部２１Ｌ（またはドレイン導電部２１Ｃ）は、同層である。例えば、ゲート配線部２２Ｌからドレイン配線部２１Ｌ（またはドレイン導電部２１Ｃ）への方向は、第１方向（Ｙ軸方向）に沿う。
図１０（ａ）～図１０（ｄ）は、第２実施形態に係る半導体装置を例示する模式的平面図である。
これらの図は、ドレイン導電部２１Ｃの平面形状を例示している。
図１０（ａ）に例示する半導体装置１２２ａにおいては、ドレイン導電部２１Ｃの平面形状は、実質的に矩形である。
図１０（ｂ）に例示する半導体装置１２２ｂにおいては、ドレイン導電部２１Ｃの平面形状は、実質的に台形である。
図１０（ｃ）に例示する半導体装置１２２ｃにおいては、ドレイン導電部２１Ｃの平面形状は、実質的に扁平円の一部である。
図１０（ｄ）に例示する半導体装置１２２ｄにおいては、ドレイン導電部２１Ｃの平面形状は、矩形及び台形の組み合わせである。
例えば、図１０（ｂ）に示すように、ドレイン導電部２１Ｃは、第１部分２１Ｃｅと、第２部分２１Ｃｆと、を含む。第２部分２１Ｃｆは、第１方向（Ｙ軸方向）において、第１部分２１Ｃｅとドレイン配線部２１Ｌとの間にある。第１部分２１Ｃｅは、端部である。
ドレイン導電部２１Ｃの第２方向（例えばＸ軸方向）に沿う長さｗｘ（幅）は、第１部分２１Ｃｅからドレイン配線部２１Ｌへの向きにおいて増大する。
例えば、第２部分２１Ｃｆの第２方向（例えばＸ軸方向）に沿う長さｗ２（幅）は、第１部分２１Ｃｅの第２方向に沿う長さｗ１（幅）よりも長い。第２部分２１Ｃｆの幅が広いことで、電流の集中が抑制できる。例えば、温度上昇が抑制できる。例えば、端部での破壊が生じ難くなる。例えば、より高い信頼性が得やすくなる。
ドレイン導電部２１ＣのＸ軸方向の長さは、５０μｍ以上であることが好ましい。ドレイン導電部２１ＣのＹ軸方向の長さは、５０μｍ以上であることが好ましい。ドレイン導電部２１Ｃのサイズが大きいことで、ドレイン導電部２１Ｃをパッド電極として用いたときに、接続が容易になる。ドレイン導電部２１ＣのＸ軸方向の長さは、１５０μｍ以下であることが好ましい。ドレイン導電部２１ＣのＹ軸方向の長さは、１５０μｍ以下であることが好ましい。ドレイン導電部２１Ｃのサイズが小さいことで、例えば、ドレイン－ソース間容量Ｃｄｓを小さくできる。
実施形態によれば、損失を抑制できる半導体装置が提供できる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体部材、電極、配線部、導電部、絶縁部及び基板などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体部材、 １０ｓ…基体、 １１…第１半導体層、 １２…第２半導体層、 ２１…ドレイン電極、 ２１Ｃ…ドレイン導電部、 ２１Ｃｅ、２１Ｃｆ…第１、第２部分、 ２１Ｃｘ、２１Ｃｙ、２１Ｃｚ…長さ、 ２１Ｌ…ドレイン配線部、 ２１Ｌａ…第２方向延在部、 ２１Ｌｘ、２１Ｌｙ…長さ、 ２１Ｍ…ドレイン導電部材、 ２１ｅ…端部、 ２１ｎ…接続部、 ２１ｐ…第１導電領域、 ２１ｑ…第２導電領域、 ２１ｒ…第３導電領域、 ２１ｘ、２１ｙ、２１ｚ…長さ、 ２２…ゲート電極、 ２２Ｃ…破線、 ２２ＦＰ…ゲート導電部材、 ２２ＦＰｅ…端部、 ２２Ｌ…ゲート配線部、 ２３…ソース電極、 ２３ＦＰ…ソース導電部材、 ２３ＦＰｅ…端部、 ２３Ｌ…ソース配線部、 ４０…絶縁部、 ４０ａ、４０ｂ、４０ｃ…絶縁領域、 ４０ａａ、４０ａｂ…絶縁膜、 ４１…絶縁領域、 １１０～１１３、１２０、１２１、１２２ａ～１２２ｄ…半導体装置、 Ｒ１～Ｒ３…第１～第３半導体領域、 ｄＣｚ、ｄＣｚ１、ｄＦｇｚ、ｄＦｓｚ、ｄＬｇｚ、ｄＬｓｚ、ｄＬｚ…距離、 ｗ１、ｗ２、ｗｘ…長さ

Claims (18)

  1. 第１半導体領域及び第２半導体領域を含む半導体部材と、
    前記第１半導体領域に設けられ、第１方向に沿って延びる複数のドレイン電極であって、前記複数のドレイン電極は、前記第１方向と交差する第２方向に並び、前記第１半導体領域から前記第２半導体領域への方向は、前記第１方向に沿う、前記複数のドレイン電極と、
    前記複数のドレイン電極と電気的に接続され前記第２方向に沿って延びるドレイン配線部と、
    前記ドレイン配線部と電気的に接続されたドレイン導電部であって、前記ドレイン導電部は、第１導電領域及び第２導電領域を含み、前記第１方向及び前記第２方向を含む平面と交差する第３方向において、前記ドレイン配線部の一部は、前記第１導電領域と前記第１半導体領域との間にあり、前記第２半導体領域から前記第２導電領域への方向は、前記第３方向に沿う、前記ドレイン導電部と、
    を備え、
    前記ドレイン導電部の前記第２方向に沿う長さは、前記ドレイン配線部の前記第２方向に沿う長さよりも短い、半導体装置。
  2. 複数の前記ドレイン導電部が設けられ、
    複数の前記ドレイン導電部のそれぞれ前記第２方向に沿う長さの合計は、前記ドレイン配線部の前記第２方向に沿う前記長さよりも短い、請求項１に記載の半導体装置。
  3. 前記複数のドレイン電極の端部は、前記第３方向において、前記ドレイン配線部と前記第１半導体領域との間にある、請求項１または２に記載の半導体装置。
  4. 前記第３方向において前記第２半導体領域と前記第２導電領域との間に設けられた絶縁領域を含む絶縁部をさらに備え、
    前記絶縁領域は、前記第２半導体領域及び前記第２導電領域と接する、請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記ドレイン導電部は、第３導電領域をさらに含み、
    前記第３導電領域は、前記第１導電領域と前記ドレイン配線部との間に設けられ、前記第１導電領域を前記ドレイン配線部と電気的に接続する、請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記第１半導体領域に設けられ前記第１方向に沿って延びる複数のソース電極をさらに備え、
    前記ドレイン導電部は、前記第３方向において、前記複数のソース電極と重ならない、請求項１～５のいずれか１つに記載の半導体装置。
  7. 前記ドレイン配線部は、
    前記第２方向に沿って延びる第２方向延在部と、
    前記第２方向延在部と、前記複数のドレイン電極の１つと、を電気的に接続する接続部と、
    を含む、請求項１～４のいずれか１つに記載の半導体装置。
  8. 前記半導体部材と前記第２導電領域との間の前記第３方向に沿う距離は、前記半導体部材と前記第２方向延在部との間の前記第３方向に沿う距離よりも長い、請求項７記載の半導体装置。
  9. 前記第１半導体領域に設けられ前記第１方向に沿って延びる複数のソース電極と、
    前記複数のソース電極と電気的に接続され前記第２方向に沿って延びるソース配線部と、
    複数のゲート電極の１つと電気的に接続されたゲート導電部材と、
    をさらに備え、
    前記複数のゲート電極の前記１つは、前記複数のソース電極の１つと、前記複数のドレイン電極の前記１つと、の間にあり、
    前記ゲート導電部材の端部の前記第２方向における位置は、前記複数のゲート電極の前記１つの前記第２方向における位置と、前記複数のドレイン電極の前記１つの前記第２方向における位置と、の間にあり、
    前記半導体部材と前記ドレイン配線部との間の前記第３方向に沿う距離は、前記半導体部材と前記ゲート導電部材との間の前記第３方向に沿う距離と実質的に同じである、請求項７または８に記載の半導体装置。
  10. 前記第１半導体領域に設けられ前記第１方向に沿って延びる複数のゲート電極と、
    前記複数のゲート電極と電気的に接続され前記第２方向に沿って延びるゲート配線部と、
    をさらに備え、
    前記複数のゲート電極の１つは、前記複数のドレイン電極の１つと、前記複数のドレイン電極の別の１つと、の間にあり、
    前記半導体部材と前記第２導電領域との間の前記第３方向に沿う距離は、前記半導体部材と前記ゲート配線部との間の前記第３方向に沿う距離よりも長い、請求項１～４のいずれか１つに記載の半導体装置。
  11. 前記半導体部材は、第３半導体領域をさらに含み、
    前記第３半導体領域と前記第２半導体領域との間に前記第１半導体領域が設けられ、
    前記第３半導体領域から前記ゲート配線部への方向は、前記第３方向に沿う、請求項１０記載の半導体装置。
  12. 前記第１半導体領域に設けられ前記第１方向に沿って延びる複数のソース電極と、
    前記複数のソース電極と電気的に接続され前記第２方向に沿って延びるソース配線部と、
    をさらに備え、
    前記複数のゲート電極の前記１つは、前記複数のソース電極の１つと、前記複数のドレイン電極の前記１つと、の間にあり、
    前記ソース配線部から前記ドレイン導電部への方向は、前記第１方向に沿う、請求項１０または１１に記載の半導体装置。
  13. 前記第１半導体領域に設けられ前記第１方向に沿って延びる複数のソース電極と、
    前記複数のソース電極と電気的に接続され前記第２方向に沿って延びるソース配線部と、
    をさらに備え、
    前記複数のソース電極の１つは、前記複数のドレイン電極の１つと、前記複数のドレイン電極の別の１つと、の間にあり、
    前記半導体部材と前記第２導電領域との間の前記第３方向に沿う距離は、前記半導体部材と前記ソース配線部との間の前記第３方向に沿う距離よりも長い、請求項１～４のいずれか１つに記載の半導体装置。
  14. 前記半導体部材は、第３半導体領域をさらに含み、
    前記第３半導体領域と前記第２半導体領域との間に前記第１半導体領域が設けられ、
    前記第３半導体領域から前記ソース配線部への方向は、前記第３方向に沿う、請求項１３記載の半導体装置。
  15. 第１半導体領域及び第２半導体領域を含む半導体部材と、
    前記第１半導体領域に設けられ、第１方向に沿って延びる複数のドレイン電極であって、前記複数のドレイン電極は、前記第１方向と交差する第２方向に並び、前記第１半導体領域から前記第２半導体領域への方向は、前記第１方向に沿う、前記複数のドレイン電極と、
    ドレイン配線部及びドレイン導電部を含むドレイン導電部材であって、前記ドレイン配線部は、前記複数のドレイン電極と電気的に接続され前記第２方向に沿って延び、前記複数のドレイン電極の一部から前記ドレイン配線部への方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿い、前記ドレイン導電部は、前記ドレイン配線部と連続し、前記第２半導体領域から前記ドレイン導電部への方向は、前記第３方向に沿う、前記ドレイン導電部材と、
    を備え、
    前記ドレイン導電部の前記第２方向に沿う長さは、前記ドレイン配線部の前記第２方向に沿う長さよりも短い、半導体装置。
  16. 複数の前記ドレイン導電部が設けられ、
    複数の前記ドレイン導電部のそれぞれ前記第２方向に沿う長さの合計は、前記ドレイン配線部の前記第２方向に沿う前記長さよりも短い、請求項１５に記載の半導体装置。
  17. 前記ドレイン導電部は、第１部分と、第２部分と、を含み、
    前記第２部分は、前記第１方向において、前記第１部分と前記ドレイン配線部との間にあり、
    前記第２部分の前記第２方向に沿う長さは、前記第１部分の前記第２方向に沿う長さよりも長い、請求項１５または１６に記載の半導体装置。
  18. 前記ドレイン導電部は、第１部分と、第２部分と、を含み、
    前記第２部分は、前記第１方向において、前記第１部分と前記ドレイン配線部との間にあり、
    前記ドレイン導電部の前記第２方向に沿う長さは、前記第１部分から前記ドレイン配線部への向きにおいて増大する、請求項１５～１７のいずれか１つに記載の半導体装置。
JP2018201521A 2018-10-26 2018-10-26 半導体装置 Active JP7177660B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018201521A JP7177660B2 (ja) 2018-10-26 2018-10-26 半導体装置
US16/565,687 US10937875B2 (en) 2018-10-26 2019-09-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018201521A JP7177660B2 (ja) 2018-10-26 2018-10-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2020068343A JP2020068343A (ja) 2020-04-30
JP7177660B2 true JP7177660B2 (ja) 2022-11-24

Family

ID=70327344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018201521A Active JP7177660B2 (ja) 2018-10-26 2018-10-26 半導体装置

Country Status (2)

Country Link
US (1) US10937875B2 (ja)
JP (1) JP7177660B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230361179A1 (en) * 2020-10-16 2023-11-09 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device
CN117438458B (zh) * 2023-12-20 2024-04-09 合肥艾创微电子科技有限公司 一种氮化镓器件结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278280A (ja) 2009-05-29 2010-12-09 Toshiba Corp 高周波半導体装置
US20150035080A1 (en) 2013-07-31 2015-02-05 Renesas Electronics Corporation Semiconductor Device
US20160087052A1 (en) 2014-09-19 2016-03-24 Kabushiki Kaisha Toshiba Semiconductor device
US20160218189A1 (en) 2015-01-28 2016-07-28 Kabushiki Kaisha Toshiba Semiconductor device
WO2019142529A1 (ja) 2018-01-19 2019-07-25 ローム株式会社 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793321B2 (ja) 1985-08-13 1995-10-09 松下電子工業株式会社 半導体装置
DE60132855T2 (de) * 2000-07-27 2009-02-26 Texas Instruments Inc., Dallas Kontaktierungsstruktur einer integrierten Leistungsschaltung
JP2003258001A (ja) 2002-03-05 2003-09-12 Murata Mfg Co Ltd 高周波半導体装置
KR100553935B1 (ko) * 2003-08-20 2006-02-24 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2007142243A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ及びその製造方法
JP4800084B2 (ja) * 2006-03-31 2011-10-26 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法
JP5054359B2 (ja) * 2006-12-01 2012-10-24 パナソニック株式会社 半導体集積回路及びその製造方法
JP2010245351A (ja) 2009-04-07 2010-10-28 Toshiba Corp 半導体装置
JP5457292B2 (ja) * 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
JP5848680B2 (ja) * 2011-11-22 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6468886B2 (ja) * 2015-03-02 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6584987B2 (ja) * 2016-03-23 2019-10-02 株式会社東芝 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278280A (ja) 2009-05-29 2010-12-09 Toshiba Corp 高周波半導体装置
US20150035080A1 (en) 2013-07-31 2015-02-05 Renesas Electronics Corporation Semiconductor Device
JP2015032600A (ja) 2013-07-31 2015-02-16 ルネサスエレクトロニクス株式会社 半導体装置
US20160087052A1 (en) 2014-09-19 2016-03-24 Kabushiki Kaisha Toshiba Semiconductor device
JP2016063167A (ja) 2014-09-19 2016-04-25 株式会社東芝 半導体装置
US20160218189A1 (en) 2015-01-28 2016-07-28 Kabushiki Kaisha Toshiba Semiconductor device
JP2016139718A (ja) 2015-01-28 2016-08-04 株式会社東芝 半導体装置
WO2019142529A1 (ja) 2018-01-19 2019-07-25 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2020068343A (ja) 2020-04-30
US10937875B2 (en) 2021-03-02
US20200135870A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
JP6827776B2 (ja) 半導体デバイス
US11664390B2 (en) Flexible electronic device
JP7227048B2 (ja) 半導体装置
JP6811737B2 (ja) 半導体装置
JP7177660B2 (ja) 半導体装置
US10074723B1 (en) Field plate trench FET and a semiconductor component
JP2015032600A (ja) 半導体装置
JP7448314B2 (ja) 半導体装置
US20210098617A1 (en) Semiconductor device
US11810974B2 (en) Semiconductor structure with trench junction barrier schottky (TJBS) diode
JP7438071B2 (ja) 半導体装置
US20150249151A1 (en) Circuit arrangement
WO2013157300A1 (ja) 半導体装置のデバイス実装構造
JP2012109366A (ja) 窒化物半導体装置
US20170062576A1 (en) High frequency semiconductor device
JP7280206B2 (ja) 半導体装置
KR20130077477A (ko) 파워 반도체 소자 및 그 제조 방법
JP6733462B2 (ja) 電界効果トランジスタ
KR20090039064A (ko) 트랜지스터 및 그 동작방법
JP2013251513A (ja) 半導体装置
JP2022046240A (ja) 半導体装置
KR101995177B1 (ko) 크랙 가이딩 구조체를 갖는 박막 트랜지스터
JP6704699B2 (ja) 半導体発光素子及びその製造方法
US20210234012A1 (en) Semiconductor device
KR20210023482A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221111

R150 Certificate of patent or registration of utility model

Ref document number: 7177660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150