[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6338832B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6338832B2
JP6338832B2 JP2013158833A JP2013158833A JP6338832B2 JP 6338832 B2 JP6338832 B2 JP 6338832B2 JP 2013158833 A JP2013158833 A JP 2013158833A JP 2013158833 A JP2013158833 A JP 2013158833A JP 6338832 B2 JP6338832 B2 JP 6338832B2
Authority
JP
Japan
Prior art keywords
wiring
transistor unit
upper layer
conductive pattern
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013158833A
Other languages
English (en)
Other versions
JP2015032600A (ja
Inventor
松本　明
明 松本
喜直 三浦
喜直 三浦
中柴　康隆
康隆 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013158833A priority Critical patent/JP6338832B2/ja
Priority to US14/339,013 priority patent/US9054073B2/en
Priority to CN201410374171.0A priority patent/CN104347579A/zh
Publication of JP2015032600A publication Critical patent/JP2015032600A/ja
Priority to US14/727,446 priority patent/US9496203B2/en
Priority to US15/341,332 priority patent/US9793196B2/en
Application granted granted Critical
Publication of JP6338832B2 publication Critical patent/JP6338832B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30101—Resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置に関し、例えばトランジスタ及び配線を有する半導体装置に適用可能な技術である。
半導体装置の一つに、電力制御用のトランジスタを有するものがある。このような半導体装置としては、例えば特許文献１に記載のものがある。特許文献１には、複数のトランジスタセルを互いに並列に配置することが記載されている。詳細には、各トランジスタセルには、複数のトランジスタが並列に設けられている。そして各トランジスタから、ドレイン配線及びソース配線が互いに逆の方向に引き出されている。そしてトランジスタセルの間には、ソース配線に接続する部材及びドレイン配線に接続する部材の双方が配置されている。
一方、近年は、化合物半導体層をチャネルとして用いたトランジスタの開発も進められている。このトランジスタは、オン抵抗が低い、という特徴を有している。
特開２００１−７７２０６号公報
トランジスタを有する半導体装置において、オン抵抗を低くすることが求められている。このオン抵抗には、トランジスタに起因する成分と、配線に起因する成分がある。本発明者は、この配線に起因した抵抗成分を低くすることを検討した。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、第１トランジスタユニット、第２トランジスタユニット、及び第３トランジスタユニットを備えている。これらトランジスタユニットは、第１の方向にこの順に並んで配置されており、いずれも、ゲート電極が第１の方向に延在している複数のトランジスタを有している。第１トランジスタユニットと第２トランジスタユニットの間には第１配線が延在しており、第１トランジスタユニットを介して第１配線とは逆側には第２配線が延在しており、第２トランジスタユニットと第３トランジスタユニットの間には第３配線が延在おり、第３トランジスタユニットを介して第３配線とは逆側には第４配線が延在している。第１配線は、第１トランジスタユニットの複数のトランジスタのソース電極、及び第２トランジスタユニットの複数のトランジスタのソース電極に接続している。第２配線は、第１トランジスタユニットの複数のトランジスタのドレイン電極に接続している。第３配線は、第２トランジスタユニットの複数のトランジスタのドレイン電極、及び第３トランジスタユニットの複数のトランジスタのドレイン電極に接続している。第４配線は、第２の方向に延在しており、第３トランジスタユニットの複数のトランジスタのソース電極に接続している。
前記一実施の形態によれば、トランジスタを有する半導体装置において、配線に起因した抵抗成分を小さくすることができる。
第１の実施形態に係る半導体装置の構成を示す平面図である。 トランジスタユニットの構成を示す平面図である。 図２のＡ−Ａ´断面の第１例を示す図である。 図２のＡ−Ａ´断面の第２例を示す図である。 図２のＡ−Ａ´断面の第３例を示す図である。 図２のＡ−Ａ´断面の第４例を示す図である。 図２のＢ−Ｂ´断面図である。 第２の実施形態に係る半導体装置の構成を示す平面図である。 図８に示した半導体装置の断面図である。 図８の変形例を示す図である。 図８の変形例を示す図である。 半導体装置ＳＤを有する電子機器の構成を示す図である。 第３の実施形態に係る半導体装置の構成を示す図である。
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置ＳＤの構成を示す平面図である。本図に示す半導体装置ＳＤは、複数のトランジスタユニットＴＲＵ（第１トランジスタユニット（ＴＲＵ１）、第２トランジスタユニット（ＴＲＵ２）、および第３トランジスタユニット（ＴＲＵ３））、複数のドレイン配線ＤＲＩ（第２配線及び第３配線）、及び複数のソース配線ＳＯＩ（第１配線及び第４配線）を備えている。
複数のトランジスタユニットＴＲＵは、第１の方向（図中Ｙ方向）に並んで配置されており、いずれも複数のトランジスタＴＲ（後述）を有している。トランジスタＴＲは、例えば電力制御用のトランジスタであり、ゲート電極ＧＥ（図２を用いて後述）が第１の方向に延在している。
ドレイン配線ＤＲＩとソース配線ＳＯＩは、トランジスタユニットＴＲＵの間に交互に位置しており、第１の方向に交わる方向（第２の方向：図中Ｘ方向）、例えば第１の方向に直交する方向に延在している。言いかえると、トランジスタユニットＴＲＵの間には一つおきにドレイン配線ＤＲＩが形成されており、かつ、トランジスタユニットＴＲＵの間のうちのコリの部分にはソース配線ＳＯＩが形成されている。さらに言い換えると、第１のトランジスタユニットＴＲＵ１と第２のトランジスタユニットＴＲＵ２の間を第１のソース配線ＳＯＩ１（第１配線）が延在しており、第２のトランジスタユニットＴＲＵ２と第３のトランジスタユニットＴＲＵ３の間を第１のドレイン配線ＤＲＩ（第３配線）が延在している。そして、第１のソース配線ＳＯＩ１を介して第１のトランジスタユニットＴＲＵ１とは逆側には第２のドレイン配線ＤＲＩ２（第２配線）が延在しており、第２のドレイン配線ＤＲＩ２を介して第３のトランジスタユニットＴＲＵ３とは逆側には第２のソース配線ＳＯＩ２（第４配線）が延在している。
第１のソース配線ＳＯＩ１には、第１のトランジスタユニットＴＲＵ１が有するトランジスタＴＲのソース電極ＳＯＥおよび第２のトランジスタユニットＴＲＵ２が有するトランジスタＴＲのソース電極ＳＯＥのそれぞれが接続している。第１のドレイン配線ＤＲＩ１には、第１のトランジスタユニットＴＲＵ１が有するトランジスタＴＲのドレイン電極ＤＲＥが接続している。第２のドレイン配線ＤＲＩ２には、第２のトランジスタユニットＴＲＵ２が有するトランジスタＴＲのドレイン電極ＤＲＥおよび第３のトランジスタユニットＴＲＵ２が有するトランジスタＴＲのドレイン電極ＤＲＥのそれぞれが接続している。第２のソース配線ＳＯＩ２には、第３のトランジスタユニットＴＲＵ１が有するトランジスタＴＲのソース電極ＳＯＥが接続している。
なお、本図に示す例では、半導体装置ＳＤはトランジスタユニットＴＲＵを３つのみ有しているが、さらに多くのトランジスタユニットＴＲＵを有していても良い。この場合、第１のドレイン配線ＤＲＩ１には、さらに第１のトランジスタユニットＴＲＵ１の隣に位置するトランジスタユニットＴＲＵ（図示省略）が有するトランジスタＴＲのドレイン電極が接続している。また、第２のソース配線ＳＯＩ２には、さらに第３のトランジスタユニットＴＲＵ３のとなりに位置するトランジスタユニットＴＲＵ（図示省略）が有するトランジスタＴＲのソース電極が接続している。
図２は、トランジスタユニットＴＲＵの構成を示す平面図である。半導体装置ＳＤは基板ＳＵＢを用いて形成されている。基板ＳＵＢには、素子分離領域ＥＩが形成されている。素子分離領域ＥＩは、複数のトランジスタＴＲが形成される領域（以下、素子形成領域と記載）を他の領域から分離している。素子分離領域ＥＩは、例えばバリア層ＢＡＲ（図３を用いて後述）及びチャネル層ＣＮＬ（図３を用いて後述）に、高濃度のＢを導入して高抵抗化した領域である。素子分離領域ＥＩの下端は、バッファ層ＢＵＦの表層に位置している。
素子形成領域は、トランジスタユニットＴＲＵそれぞれに設けられている。素子形成領域には、複数のトランジスタＴＲが形成されている。複数のトランジスタＴＲは、第２の方向（Ｘ方向）に並んでいる。複数のトランジスタＴＲは、それぞれゲート電極ＧＥを有している。これら複数のゲート電極ＧＥは、互いに平行に第１の方向（Ｙ方向）に延在している。具体的には、素子形成領域は長方形である。ゲート電極ＧＥは、素子形成領域の短辺に平行に延在している。ゲート電極ＧＥは、例えばＡｕ又はＡｌを含む金属により形成されている。
ゲート電極ＧＥの両端は、素子分離領域ＥＩ上に位置している。そしてゲート電極ＧＥの一方の端部は、ゲート配線ＧＥＩを介してゲートプレートＧＥＰに接続している。ゲート配線ＧＥＩは、素子分離領域ＥＩ上に形成されており、第２方向（Ｘ方向）に延在している。すなわちゲート電極ＧＥは、櫛歯状になっている。
そして、ゲート電極ＧＥの間には、ソース電極ＳＯＥ及びドレイン電極ＤＲＥが交互に設けられている。言い換えると、素子形成領域には、第２の方向（Ｘ方向）に沿って、ソース電極ＳＯＥ、ゲート電極ＧＥ、ドレイン電極ＤＲＥ、及びゲート電極ＧＥが、この順に繰り返し配置されている。そして複数のソース電極ＳＯＥは、ソース配線ＳＯＩを介して互いに並列に接続されており、複数のドレイン電極ＤＲＥは、ドレイン配線ＤＲＩを介して互いに接続している。
ソース配線ＳＯＩはソース電極ＳＯＥと一体であるため、ソース電極ＳＯＥの一部ともいえる。同様に、ドレイン配線ＤＲＩはドレイン電極ＤＲＥと一体であるため、ドレイン電極ＤＲＥの一部ともいえる。すなわち本実施形態では、ソース電極ＳＯＥ及びドレイン電極ＤＲＥは、いずれも櫛歯形状を有している。なお、ソース電極ＳＯＥ及びドレイン電極ＤＲＥは、例えばＡｌである。
なお、ソース配線ＳＯＩが延在する方向（図中Ｘ方向）において、互いに隣り合うトランジスタユニットＴＲＵが有するソース配線ＳＯＩは互い違いに配置されており、また、互いに隣り合うトランジスタユニットＴＲＵが有するドレイン配線ＤＲＩも互い違いに配置されている。
図３は、図２のＡ−Ａ´断面の第１例を示す図である。基板ＳＵＢは、基板ＳＵＢ２上にバッファ層ＢＵＦ、チャネル層ＣＮＬ、及びバリア層ＢＡＲをこの順にエピタキシャル成長させた構成を有している。基板ＳＵＢ２は、例えばｐ＋型のバルクのシリコン基板である。バッファ層ＢＵＦは、チャネル層ＣＮＬと基板ＳＵＢとのバッファである。バッファ層ＢＵＦは、化合物半導体層、例えばＡｌＮ／ＧａＮを繰り返し積層した窒化物半導体層である。チャネル層ＣＮＬは、バッファ層ＢＵＦ上にエピタキシャル成長した層である。チャネル層ＣＮＬは、例えばＧａＮであるが、ＡｌＧａＮなどの他の窒化物半導体層であってもよい。バリア層ＢＡＲは、チャネル層ＣＮＬとは格子定数が異なる材料により形成されている。バリア層ＢＡＲは、例えばＡｌＧａＮである。バリア層ＢＡＲが形成されることにより、チャネル層ＣＮＬには、キャリアとなる２次元電子ガスが生成する。
そして、バリア層ＢＡＲ上にはドレイン電極ＤＲＥ及びソース電極ＳＯＥが形成されている。さらに、バリア層ＢＡＲのうちドレイン電極ＤＲＥとソース電極ＳＯＥの間の領域の上には、絶縁膜ＩＮＳ２及びゲート電極ＧＥが形成されている。本図に示す例において、絶縁膜ＩＮＳ２はゲート絶縁膜を兼ねている。本図に示す例において、絶縁膜ＩＮＳ２は、例えば、アモルファス状態のＡｌ２Ｏ３又はＳｉＯ２である。本図に示す例では、ゲート電極ＧＥからドレイン電極ＤＲＥまでの距離は、ゲート−ドレイン間の耐圧を持たせるために、ゲート電極ＧＥからソース電極ＳＯＥまでの距離よりも長くなっている。
図４は、図２のＡ−Ａ´断面の第２例を示す図である。本図に示す例において、トランジスタＴＲはＭＩＳ−ＨＪ−ＦＥＴ（Metal- Insulator-Semiconductor Hetero-Junction Field-Effect Transistor）である。具体的には、ゲート電極ＧＥの一部は絶縁膜ＩＮＳ２に埋め込まれており、絶縁膜ＩＮＳ１を介してバリア層ＢＡＲに接続している。絶縁膜ＩＮＳ１は、絶縁膜ＩＮＳ２上、および絶縁膜ＩＮＳ２とゲート電極ＧＥの間にも形成されている。本図に示す例において、絶縁膜ＩＮＳ１はゲート絶縁膜を兼ねている。本図に示す例において、絶縁膜ＩＮＳ２は、例えばＳｉＮ膜である。そして絶縁膜ＩＮＳ１は、例えば、アモルファス状態のＡｌ２Ｏ３又はＳｉＯ２である。このような構造において、チャネル層ＣＮＬに形成された２次元電子ガスは、ゲート電極ＧＥの下に位置する部分で途切れる。このため、ゲート電極ＧＥに閾値よりも小さい電圧が印加されている状態では、チャネル層ＣＮＬには電流が流れる。そしてゲート電極ＧＥに電圧が印加されると、チャネル層ＣＮＬに電流が流れなくなる。
図５は、図２のＡ−Ａ´断面の第３例を示す図である。本図に示す例において、トランジスタＴＲはＭＩＳ−ＦＥＴ（Metal-Insulator- Semiconductor Field-Effect Transistor）であり、ノーマリーオフ型のトランジスタである。具体的には、ゲート電極ＧＥの一部は、絶縁膜ＩＮＳ２、及びバリア層ＢＡＲを貫通して、チャネル層ＣＮＬに達している。絶縁膜ＩＮＳ２、バリア層ＢＡＲ、及びチャネル層ＣＮＬと、ゲート電極ＧＥとの間には、絶縁膜ＩＮＳ１が形成されている。絶縁膜ＩＮＳ１，ＩＮＳ２の構成は、図６に示した第２例と同様である。そして、絶縁膜ＩＮＳ１はゲート絶縁膜を兼ねている。チャネル層ＣＮＬに形成された２次元電子ガスは、ゲート電極ＧＥによって分断される。このため、ゲート電極ＧＥに電圧が印加されていない状態では、チャネル層ＣＮＬには電流が流れない。そしてゲート電極ＧＥに電圧が印加されると、チャネル層ＣＮＬに電流が流れる。
図６は、図２のＡ−Ａ´断面の第４例を示す図である。本図に示す例において、トランジスタＴＲは、Ｊ−ＦＥＴ（Junction Field-Effect Transistor）であり、ノーマリーオフ型のトランジスタである。具体的には、バリア層ＢＡＲとゲート電極ＧＥの間には、第１導電型層ＳＥＭが形成されている。第１導電型層ＳＥＭは、例えばＡｌＧａＮである。
図７は、図２のＢ−Ｂ´断面図である。絶縁膜ＩＮＳ２は、素子分離領域ＥＩの上にも形成されている。そしてゲート配線ＧＥＩは、絶縁膜ＩＮＳ２の上に位置している。絶縁膜ＩＮＳ２上及びゲート配線ＧＥＩ上には、層間絶縁膜ＩＮＳＬ１が形成されている。層間絶縁膜ＩＮＳＬ１は、例えばＳｉＮ膜により形成されている。層間絶縁膜ＩＮＳＬ１は、素子形成領域の上には形成されていない。そして、ソース配線ＳＯＩ及びドレイン配線ＤＲＩは、層間絶縁膜ＩＮＳＬ１上に形成されている。
次に、半導体装置ＳＤの製造方法の一例を説明する。まず、基板ＳＵＢ２上に、エバッファ層ＢＵＦ、チャネル層ＣＮＬ、及びバリア層ＢＡＲをこの順にエピタキシャル成長させる。次いで、バリア層ＢＡＲ及びチャネル層ＣＮＬに、素子分離領域ＥＩを形成する。
次いで、バリア層ＢＡＲ及び素子分離領域ＥＩ上に、絶縁膜ＩＮＳ２を、例えばＣＶＤ法を用いて形成する。次いで、絶縁膜ＩＮＳ２上にゲート電極ＧＥ、ゲート配線ＧＥＩ、及びゲートプレートＧＥＰとなる膜をスパッタリング法により形成する。次いで、この膜を選択的に除去する。これにより、ゲート電極ＧＥ、ゲート配線ＧＥＩ、及びゲートプレートＧＥＰが形成される。次いで、ゲート電極ＧＥ上および絶縁膜ＩＮＳ２上に、層間絶縁膜ＩＮＳＬ１をＣＶＤ法により形成する。
次いで、層間絶縁膜ＩＮＳＬ１上にマスクパターンを形成し、マスクパターンをマスクとして層間絶縁膜ＩＮＳＬ１をエッチングする。これにより、層間絶縁膜ＩＮＳＬ１のうち素子形成領域に位置する部分が除去される。その後、マスクパターンを除去する。
次いで、層間絶縁膜ＩＮＳＬ１上、及び素子形成領域内に位置するバリア層ＢＡＲ上に、ソース電極ＳＯＥ、ソース配線ＳＯＩ、ドレイン電極ＤＲＥ、及びドレイン配線ＤＲＩとなる金属膜を、例えばスパッタリング法により形成する。ついで、この金属膜を選択的に除去する。これにより、ソース電極ＳＯＥ、ソース配線ＳＯＩ、ドレイン電極ＤＲＥ、及びドレイン配線ＤＲＩが形成される。
次に、本実施形態の効果について説明する。本実施形態によれば、第１のソース配線ＳＯＩは、第１のトランジスタユニットＴＲＵ１が有するソース電極ＳＯＥ及び第２のトランジスタユニットＴＲＵ２が有するソース電極ＳＯＥに接続している。また、第１のドレイン配線ＤＲＩは、第２のトランジスタユニットＴＲＵ２が有するドレイン電極ＤＲＥ及び第３のトランジスタユニットＴＲＵ３が有するドレイン電極ＤＲＥに接続している。このため、隣り合うトランジスタユニットＴＲＵの間には、ドレイン配線ＤＲＩ及びソース配線ＳＯＩのいずれか一方のみを設ければよい。従って、隣り合うトランジスタユニットＴＲＵの間にドレイン配線ＤＲＩ及びソース配線ＳＯＩの双方を配置した場合と比較して、隣り合うドレイン配線ＤＲＩとソース配線ＳＯＩの間隔を空けなくて良い分、配線の幅を広くすることができる。従って、半導体装置ＳＤが有する寄生抵抗のうち、配線に起因した抵抗成分を低くすることができる。
特に本実施形態では、トランジスタＴＲのチャネルはチャネル層ＣＮＬに形成される。チャネル層ＣＮＬは化合物半導体層であり、シリコンと比較して低抵抗である。この場合、トランジスタＴＲの寄生抵抗を小さくしても、配線抵抗が大きいままでは、化合物半導体層を用いた意味が小さくなってしまう。本実施形態では、配線に起因した抵抗成分を低くすることができるため、トランジスタＴＲのチャネル層に化合物半導体層を用いることの効果が大きくなる。
（第２の実施形態）
図８は、第２の実施形態に係る半導体装置ＳＤの構成を示す平面図であり、図９は図８に示した半導体装置ＳＤの断面図である。図８は第１の実施形態における図１に対応しており、図９は第１の実施形態における図７に対応している。本実施形態に係る半導体装置ＳＤは、複数のドレインパッド電極ＤＲＰ（第２上層導電パターン及び第３上層導体パターン）、複数のドレインコンタクトＤＲＣ（第２接続部材及び第３接続部材）、複数のソースパッド電極ＳＯＰ（第１上層導電パターン及び第４上層導体パターン）、及び複数のソースコンタクトＳＯＣ（第１接続部材及び第４接続部材）を備えている。
ソースパッド電極ＳＯＰ及びドレインパッド電極ＤＲＰは、いずれもドレイン配線ＤＲＩ及びソース配線ＳＯＩよりも上層に設けられており、ドレイン配線ＤＲＩ及びソース配線ＳＯＩよりも幅広である。そしてソースパッド電極ＳＯＰ及びドレインパッド電極ＤＲＰは、第２の方向（図中Ｘ方向）に延在している。
図８に示すように、ソースパッド電極ＳＯＰの少なくとも一部はソース配線ＳＯＩと重なっており、ドレインパッド電極ＤＲＰの少なくとも一部はドレイン配線ＤＲＩと重なっている。そして、ソースパッド電極ＳＯＰとソース配線ＳＯＩとが重なっている領域には、複数のソースコンタクトＳＯＣが位置している。また、ドレインパッド電極ＤＲＰとドレイン配線ＤＲＩとが重なっている領域には、複数のドレインコンタクトＤＲＣが位置している。ソースコンタクトＳＯＣはソース配線ＳＯＩをソースパッド電極ＳＯＰに接続しており、ドレインコンタクトＤＲＣはドレイン配線ＤＲＩをドレインパッド電極ＤＲＰに接続している。ソースパッド電極ＳＯＰは、ソース配線ＳＯＩの見かけ上の抵抗を低くするために設けられており、ドレインパッド電極ＤＲＰはドレイン配線ＤＲＩの見かけ上の抵抗を低くするために設けられている。
図９に示すように、ソース配線ＳＯＩ、ドレイン配線ＤＲＩ、及び層間絶縁膜ＩＮＳＬ１の上には、層間絶縁膜ＩＮＳＬ２が形成されている。層間絶縁膜ＩＮＳＬ２は、例えば酸化シリコン膜である。そして、ソースパッド電極ＳＯＰ及びドレインパッド電極ＤＲＰは、層間絶縁膜ＩＮＳＬ２の上に形成されており、ソースコンタクトＳＯＣ及びドレインコンタクトＤＲＣは、層間絶縁膜ＩＮＳＬ２の中に埋め込まれている。ソースコンタクトＳＯＣはソースパッド電極ＳＯＰと一体に形成されていても良い。同様に、ドレインコンタクトＤＲＣはドレインパッド電極ＤＲＰと一体に形成されていても良い。ソースパッド電極ＳＯＰ及びドレインパッド電極ＤＲＰは、例えばＡｌなどの金属によって形成されている。
また、図８に示すように、平面視において、第１のドレイン配線ＤＲＩ１に接続しているドレインパッド電極ＤＲＰ（第１のドレインパッド電極ＤＲＰ１）の一部は、第１のトランジスタユニットＴＲＵ１と重なっている。また、第１のソース配線ＳＯＩ１に接続しているソースパッド電極ＳＯＰ（第１のソースパッド電極ＳＯＰ１）の一部は、第１のトランジスタユニットＴＲＵ１及び第２のトランジスタユニットＴＲＵ２の少なくとも一方に重なっている。また、第２のドレイン配線ＤＲＩ２に接続している第２のドレインパッド電極ＤＲＰ２の一部は、第２のトランジスタユニットＴＲＵ２及び第３のトランジスタユニットＴＲＵ３の少なくとも一方に重なっている。さらに、第２のソース配線ＳＯＩ２に接続している第２のソースパッド電極ＳＯＰ２の一部は、第３のトランジスタユニットＴＲＵ１と重なっている。このようにすると、半導体装置ＳＤの平面形状を大きくしなくても、ドレインパッド電極ＤＲＰ及びソースパッド電極ＳＯＰの平面形状を大きくして、ソース電極ＳＯＥの見かけ上の抵抗およびドレイン電極ＤＲＥの見かけ上の抵抗をさらに小さくすることができる。
本図に示す例では、第１のソースパッド電極ＳＯＰの一部は第１のトランジスタユニットＴＲＵ１に重なっており、第１のソースパッド電極ＳＯＰの他の一部は第２のトランジスタユニットＴＲＵ２に重なっている。そして、第１のソースパッド電極ＳＯＰ１のうち第１のトランジスタユニットＴＲＵ１に重なっている部分の幅と、第１のソースパッド電極ＳＯＰ１のうち第２のトランジスタユニットＴＲＵ２に重なっている部分の幅はほぼ等しい。また、第２のドレインパッド電極ＤＲＰ２の一部は第２のトランジスタユニットＴＲＵ２に重なっており、第２のドレインパッド電極ＤＲＰ２の他の一部は第３のトランジスタユニットＴＲＵ３の少なくとも一方に重なっている。そして、第２のドレインパッド電極ＤＲＰ２のうち第２のトランジスタユニットＴＲＵ２に重なっている部分の幅と、第２のドレインパッド電極ＤＲＰ２のうち第３のトランジスタユニットＴＲＵ３に重なっている部分の幅はほぼ等しい。
ただし、図１０に示すように、第１のソースパッド電極ＳＯＰ１のうち第１のトランジスタユニットＴＲＵ１に重なっている部分の幅と、第１のソースパッド電極ＳＯＰ１のうち第２のトランジスタユニットＴＲＵ２に重なっている部分の幅は、互いに異なっていても良い。また、第２のドレインパッド電極ＤＲＰ２のうち第２のトランジスタユニットＴＲＵ２に重なっている部分の幅と、第２のドレインパッド電極ＤＲＰ２のうち第３のトランジスタユニットＴＲＵ３に重なっている部分の幅も、互いに異なっていても良い。
さらに、図１１に示すように、第１のドレインパッド電極ＤＲＰ１は第２のトランジスタユニットＴＲＵ２のみに重なっていても良いし、第２のソースパッド電極ＳＯＰ２は第３のトランジスタユニットＴＲＵ３のみに重なっていても良い。
また、図９に示すように、ソースパッド電極ＳＯＰ及びドレインパッド電極ＤＲＰと同層には、ゲートパッド極ＧＥＰが形成されている。ゲートパッド電極ＧＥＰ２は、層間絶縁膜ＩＮＳＬ２に埋め込まれたゲートコンタクトＧＥＣを介してゲートプレートＧＥＰに接続している。
図１２は、本実施形態に係る半導体装置ＳＤを有する電子機器ＥＤの構成を示す図である。本図に示す例において、半導体装置ＳＤは、保持部材ＨＬＤの上に実装されている。保持部材ＨＬＤは、例えば半導体パッケージのリードフレームであり、ゲート端子ＧＥＴ、ソース端子ＳＯＴ、及びドレイン端子ＤＲＴを有している。ゲート端子ＧＥＴは、ボンディングワイヤＷＩＲ２を介してゲートパッド電極ＧＥＰ２に接続している。そして、ソース端子ＳＯＴは、ボンディングワイヤＷＩＲ１（第１ボンディング部材及び第４ボンディング部材）を介してソースパッド電極ＳＯＰに接続しており、ドレイン端子ＤＲＴは、ボンディングワイヤＷＩＲ３（第２ボンディング部材及び第３ボンディング部材）を介してドレインパッド電極ＤＲＰに接続している。このようにすると、ボンディングワイヤＷＩＲ１、ＷＩＲ３を接続するパッドをソースパッド電極ＳＯＰ及びドレインパッド電極ＤＲＰとは別に設ける必要がなくなるため、半導体装置ＳＤが大きくなることを抑制できる。また、ボンディングワイヤＷＩＲ１はソースパッド電極ＳＯＰに複数の点で接合しており、ボンディングワイヤＷＩＲ３はドレインパッド電極ＤＲＰに複数の点で接合している。このため、複数の箇所からソースパッド電極ＳＯＰやドレインパッド電極ＤＲＰに電圧を供給することができる。一般的に、ソースパッド電極ＳＯＰ及びドレインパッド電極ＤＲＰの抵抗は、ボンディングワイヤＷＩＲ１，ＷＩＲ３の抵抗よりも高い。このため、上記した構成とすることで、電流経路のうちソースパッド電極ＳＯＰ及びドレインパッド電極ＤＲＰが占める割合が小さくなり、その結果、電流経路における抵抗を小さくすることができる。
なお、ソースパッド電極ＳＯＰ及びドレインパッド電極ＤＲＰは幅広であるため、ボンディングワイヤＷＩＲ１，ＷＩＲ３として、リボン状のボンディングワイヤ（ボンディングリボン）を用いることができる。この場合、ボンディングワイヤＷＩＲ１，ＷＩＲ３に起因した抵抗成分も小さくすることができる。また、ボンディングワイヤＷＩＲ１とソースパッド電極ＳＯＰの接触面積を広くすることもでき、かつ、ボンディングワイヤＷＩＲ３とドレインパッド電極ＤＲＰの接触面積も広くすることができるため、これらの間の接続抵抗も小さくできる。
以上、本実施形態によっても、第１の実施形態と同様の効果が得られる。また、ソースパッド電極ＳＯＰ及びドレインパッド電極ＤＲＰが設けられているため、ソース電極ＳＯＥの見かけ上の抵抗及びドレイン電極ＤＲＥの見かけ上の抵抗を低くすることができる。
（第３の実施形態）
図１３は、第３の実施形態に係る半導体装置ＳＤの構成を示す図である。本実施形態に係る半導体装置ＳＤは、以下の点を除いて、第２の実施形態に係る半導体装置ＳＤと同様の構成である。
まず、ドレインパッド電極ＤＲＰ及びソースパッド電極ＳＯＰは、ソース配線ＳＯＩと交差する方向（すなわち第２の方向）に沿って延在している。そしてドレインパッド電極ＤＲＰと各ドレイン配線ＤＲＩの交点には、それぞれドレインコンタクトＤＲＣが設けられており、ソースパッド電極ＳＯＰと各ソース配線ＳＯＩの交点には、それぞれソースコンタクトＳＯＣが設けられている。言い換えると、複数のドレイン電極ＤＲＥは、互いに異なるドレインコンタクトＤＲＣを介して同一のドレインパッド電極ＤＲＰに接続しており、複数のソース電極ＳＯＥは、互いに異なるソースコンタクトＳＯＣを介して同一のソースパッド電極ＳＯＰに接続している。
本実施形態によっても、第２の実施形態と同様の効果が得られる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＢＡＲ バリア層
ＢＵＦ バッファ層
ＣＮＬ チャネル層
ＤＲＣ ドレインコンタクト
ＤＲＥ ドレイン電極
ＤＲＩ ドレイン配線
ＤＲＰ ドレインパッド電極
ＤＲＴ ドレイン端子
ＥＤ 電子機器
ＥＩ 素子分離領域
ＧＥ ゲート電極
ＧＥＣ ゲートコンタクト
ＧＥＩ ゲート配線
ＧＥＰ ゲートプレート
ＧＥＰ２ ゲートパッド電極
ＧＥＴ ゲート端子
ＨＬＤ 保持部材
ＳＤ 半導体装置
ＳＥＭ 第１導電型層
ＳＯＣ ソースコンタクト
ＳＯＥ ソース電極
ＳＯＩ ソース配線
ＳＯＰ ソースパッド電極
ＳＯＴ ソース端子
ＳＵＢ 基板
ＴＲ トランジスタ
ＴＲＵ トランジスタユニット

Claims (4)

  1. 第１の方向にこの順に並んで配置されている第１トランジスタユニット、第２トランジスタユニット、及び第３トランジスタユニットを備え、
    前記第１トランジスタユニット、前記第２トランジスタユニット、及び前記第３トランジスタユニットは、いずれも、ゲート電極が第１の方向に延在している複数のトランジスタを有しており、
    さらに、
    前記第１トランジスタユニットと前記第２トランジスタユニットの間を前記第１の方向と交わる第２の方向に延在しており、前記第１トランジスタユニットの前記複数のトランジスタのソース電極、及び前記第２トランジスタユニットの前記複数のトランジスタのソース電極に接続している第１配線と、
    前記第１トランジスタユニットを介して前記第１配線とは逆側に位置しており、前記第２の方向に延在しており、前記第１トランジスタユニットの前記複数のトランジスタのドレイン電極に接続している第２配線と、
    前記第２トランジスタユニットと前記第３トランジスタユニットの間を前記第２の方向に延在しており、前記第２トランジスタユニットの前記複数のトランジスタのドレイン電極、及び前記第３トランジスタユニットの前記複数のトランジスタのドレイン電極に接続している第３配線と、
    前記第３トランジスタユニットを介して前記第３配線とは逆側に位置しており、前記第２の方向に延在しており、前記第３トランジスタユニットの前記複数のトランジスタのソース電極に接続している第４配線と、
    前記第１配線より上層に設けられ、前記第１配線より幅広であり、前記第２の方向に延在する第１上層導電パターンと、
    前記第１配線を前記第１上層導電パターンに接続し、前記第２の方向に並ぶ複数の第１接続部材と、
    前記第２配線より上層に設けられ、前記第２配線より幅広であり、前記第２の方向に延在する第２上層導電パターンと、
    前記第２配線を前記第２上層導電パターンに接続し、前記第２の方向に並ぶ複数の第２続部材と、
    前記第３配線より上層に設けられ、前記第３配線より幅広であり、前記第２の方向に延在する第３上層導体パターンと、
    前記第３配線を前記第３上層導体パターンに接続し、前記第２の方向に並ぶ複数の第３接続部材と、
    前記第４配線より上層に設けられ、前記第４配線より幅広であり、前記第２の方向に延在する第４上層導体パターンと、
    前記第４配線を前記第４上層導体パターンに接続し、前記第２の方向に並ぶ複数の第４接続部材と、
    前記第１上層導電パターンを第１外部端子に接続する第１ボンディング部材と、
    前記第２上層導電パターンを第２外部端子に接続する第２ボンディング部材と、
    前記第３上層導体パターンを前記第２外部端子に接続する第３ボンディング部材と、
    前記第４上層導体パターンを前記第１外部端子に接続する第４ボンディング部材と、
    を備え、
    前記第１ボンディング部材は、平面視において、前記第１上層導電パターンと重なる領域において、前記第２の方向に延在しており、複数の箇所で前記第１上層導電パターンと接合しており、
    前記第２ボンディング部材は、平面視において、前記第２上層導電パターンと重なる領域において、前記第２の方向に延在しており、複数の箇所で前記第２上層導電パターンと接合しており、
    前記第３ボンディング部材は、平面視において、前記第３上層導体パターンと重なる領域において、前記第２の方向に延在しており、複数の箇所で前記第３上層導体パターンと接合しており、
    前記第４ボンディング部材は、平面視において、前記第４上層導体パターンと重なる領域において、前記第２の方向に延在しており、複数の箇所で前記第４上層導体パターンと接合している半導体装置。
  2. 第１の方向にこの順に並んで配置されている第１トランジスタユニット、第２トランジスタユニット、及び第３トランジスタユニットを備え、
    前記第１トランジスタユニット、前記第２トランジスタユニット、及び前記第３トランジスタユニットは、いずれも、ゲート電極が第１の方向に延在している複数のトランジスタを有しており、
    さらに、
    前記第１トランジスタユニットと前記第２トランジスタユニットの間を前記第１の方向と交わる第２の方向に延在しており、前記第１トランジスタユニットの前記複数のトランジスタのソース電極、及び前記第２トランジスタユニットの前記複数のトランジスタのソース電極に接続している第１配線と、
    前記第１トランジスタユニットを介して前記第１配線とは逆側に位置しており、前記第２の方向に延在しており、前記第１トランジスタユニットの前記複数のトランジスタのドレイン電極に接続している第２配線と、
    前記第２トランジスタユニットと前記第３トランジスタユニットの間を前記第２の方向に延在しており、前記第２トランジスタユニットの前記複数のトランジスタのドレイン電極、及び前記第３トランジスタユニットの前記複数のトランジスタのドレイン電極に接続している第３配線と、
    前記第３トランジスタユニットを介して前記第３配線とは逆側に位置しており、前記第２の方向に延在しており、前記第３トランジスタユニットの前記複数のトランジスタのソース電極に接続している第４配線と、
    前記第１配線より上層に設けられ、前記第１配線、前記第２配線、前記第３配線、および前記第４配線より幅広であり、前記第１の方向に延在していて平面視で前記第１トランジスタユニット、前記第２トランジスタユニット、及び前記第３トランジスタユニットと重なる第１上層導電パターン及び第２上層導電パターンと、
    前記第１配線を前記第１上層導電パターンに接続する第１接続部材と、
    前記第２配線を前記第２上層導電パターンに接続する第２接続部材と、
    前記第３配線を前記第２上層導電パターンに接続する第３接続部材と、
    前記第４配線を前記第１上層導電パターンに接続する第４接続部材と、
    平面視で前記第１上層導電パターンと重なり、前記第１上層導電パターンに接続し、前記第１上層導電パターンの外側で第１外部端子に接続する第１ボンディング部材と、
    平面視で前記第２上層導電パターンと重なり、前記第２上層導電パターンに接続し、前記第２上層導電パターンの外側で第２外部端子に接続する第２ボンディング部材と、
    を備える半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記複数のトランジスタは電力制御用のトランジスタである半導体装置。
  4. 請求項１から３までのいずれか一項に記載の半導体装置において、
    前記複数のトランジスタのチャネルは、化合物半導体層に形成される半導体装置。
JP2013158833A 2013-07-31 2013-07-31 半導体装置 Expired - Fee Related JP6338832B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013158833A JP6338832B2 (ja) 2013-07-31 2013-07-31 半導体装置
US14/339,013 US9054073B2 (en) 2013-07-31 2014-07-23 Semiconductor device
CN201410374171.0A CN104347579A (zh) 2013-07-31 2014-07-31 半导体装置
US14/727,446 US9496203B2 (en) 2013-07-31 2015-06-01 Semiconductor device
US15/341,332 US9793196B2 (en) 2013-07-31 2016-11-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013158833A JP6338832B2 (ja) 2013-07-31 2013-07-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2015032600A JP2015032600A (ja) 2015-02-16
JP6338832B2 true JP6338832B2 (ja) 2018-06-06

Family

ID=52426903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013158833A Expired - Fee Related JP6338832B2 (ja) 2013-07-31 2013-07-31 半導体装置

Country Status (3)

Country Link
US (3) US9054073B2 (ja)
JP (1) JP6338832B2 (ja)
CN (1) CN104347579A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014175668A1 (ko) * 2013-04-27 2014-10-30 인텔렉추얼디스커버리 주식회사 오디오 신호 처리 방법
JP6935479B2 (ja) * 2015-08-10 2021-09-15 ローム株式会社 窒化物半導体デバイス
JP6663763B2 (ja) * 2016-03-24 2020-03-13 ルネサスエレクトロニクス株式会社 半導体装置
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
US10388743B2 (en) * 2016-10-17 2019-08-20 Zhanming LI Power electronic and optoelectronic devices with interdigitated electrodes
JP6812764B2 (ja) * 2016-11-29 2021-01-13 日亜化学工業株式会社 電界効果トランジスタ
JP6991776B2 (ja) * 2017-08-02 2022-01-13 ローム株式会社 半導体装置
US10529802B2 (en) * 2017-09-14 2020-01-07 Gan Systems Inc. Scalable circuit-under-pad device topologies for lateral GaN power transistors
CN107799590B (zh) * 2017-11-21 2024-05-24 华南理工大学 一种大栅宽的GaN基微波功率器件及其制造方法
JP7178184B2 (ja) * 2018-06-07 2022-11-25 ローム株式会社 半導体装置
JP7177660B2 (ja) * 2018-10-26 2022-11-24 株式会社東芝 半導体装置
US11706852B2 (en) * 2018-11-19 2023-07-18 Illinois Tool Works Inc. Ribbon bond solution for reducing thermal stress on an intermittently operable chipset controlling RF application for cooking
JP7312604B2 (ja) * 2019-05-13 2023-07-21 ローム株式会社 半導体装置
EP4002445A1 (en) * 2020-11-18 2022-05-25 Infineon Technologies Austria AG Device package having a lateral power transistor with segmented chip pad

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152717A (en) * 1975-07-18 1979-05-01 Tokyo Shibaura Electric Co., Ltd. Complementary MOSFET device
US4949139A (en) * 1988-09-09 1990-08-14 Atmel Corporation Transistor construction for low noise output driver
KR0164496B1 (ko) * 1995-12-02 1998-12-15 김광호 정전기보호소자
JP2001077206A (ja) 1999-09-08 2001-03-23 Rohm Co Ltd パワーｍｏｓトランジスタ
US6274896B1 (en) * 2000-01-14 2001-08-14 Lexmark International, Inc. Drive transistor with fold gate
JP3712111B2 (ja) * 2001-03-30 2005-11-02 ユーディナデバイス株式会社 電力増幅用半導体装置
US6803680B2 (en) * 2002-09-13 2004-10-12 Mia-Com, Inc. Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage
JP4128091B2 (ja) * 2003-02-20 2008-07-30 三洋電機株式会社 スイッチ回路装置
US7649215B2 (en) * 2003-12-05 2010-01-19 International Rectifier Corporation III-nitride device passivation and method
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
DE102005047104B3 (de) * 2005-09-30 2007-05-31 Infineon Technologies Ag Halbleiterbauelement mit miteinander verschalteten Zellstreifen
CN101405868A (zh) * 2005-11-29 2009-04-08 香港科技大学 增强型和耗尽型AlGaN/GaN HFET的单片集成
JP2007243018A (ja) * 2006-03-10 2007-09-20 Toshiba Corp 半導体装置のセル配置方法
JP4725418B2 (ja) * 2006-05-31 2011-07-13 株式会社デンソー 時間計測回路
US7888794B2 (en) * 2008-02-18 2011-02-15 Infineon Technologies Ag Semiconductor device and method
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
CN102315262B (zh) * 2010-07-06 2013-11-20 西安能讯微电子有限公司 半导体器件及其制造方法
CN102315261B (zh) * 2010-07-06 2015-07-01 西安能讯微电子有限公司 半导体器件及其制造方法
JP5457292B2 (ja) * 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
CN101924079B (zh) * 2010-07-22 2012-10-31 西安能讯微电子有限公司 一种半导体芯片封装结构
WO2012043334A1 (ja) * 2010-10-01 2012-04-05 シャープ株式会社 窒化物半導体装置
JP5815976B2 (ja) * 2011-04-21 2015-11-17 トランスフォーム・ジャパン株式会社 半導体装置
JP2013008715A (ja) * 2011-06-22 2013-01-10 Semiconductor Components Industries Llc 半導体装置
WO2013008382A1 (ja) * 2011-07-12 2013-01-17 パナソニック株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
US20170077013A1 (en) 2017-03-16
US9054073B2 (en) 2015-06-09
CN104347579A (zh) 2015-02-11
US20150035080A1 (en) 2015-02-05
US9793196B2 (en) 2017-10-17
US9496203B2 (en) 2016-11-15
JP2015032600A (ja) 2015-02-16
US20150263002A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP6338832B2 (ja) 半導体装置
JP6211867B2 (ja) 半導体装置
US10950524B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
JP6347685B2 (ja) 半導体装置
JP6348703B2 (ja) 半導体装置及びその製造方法
JP5728258B2 (ja) 半導体装置
US10833185B2 (en) Heterojunction semiconductor device having source and drain pads with improved current crowding
US10741653B2 (en) Bond-over-active circuity gallium nitride devices
JP2014036115A (ja) 半導体装置
US20080093638A1 (en) Semiconductor Device
JP6134119B2 (ja) 半導体装置
JP2017201722A (ja) 半導体装置
US9893015B2 (en) Semiconductor device
JP6663763B2 (ja) 半導体装置
TWI660506B (zh) 半導體裝置
CN106558579B (zh) 半导体装置
JP2004335866A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180322

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180509

R150 Certificate of patent or registration of utility model

Ref document number: 6338832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees