[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6584987B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6584987B2
JP6584987B2 JP2016058494A JP2016058494A JP6584987B2 JP 6584987 B2 JP6584987 B2 JP 6584987B2 JP 2016058494 A JP2016058494 A JP 2016058494A JP 2016058494 A JP2016058494 A JP 2016058494A JP 6584987 B2 JP6584987 B2 JP 6584987B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor layer
semiconductor device
nitride semiconductor
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016058494A
Other languages
English (en)
Other versions
JP2017174937A (ja
Inventor
瑛祐 梶原
瑛祐 梶原
健太郎 池田
健太郎 池田
尚史 齋藤
尚史 齋藤
雅彦 蔵口
雅彦 蔵口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016058494A priority Critical patent/JP6584987B2/ja
Priority to US15/392,210 priority patent/US10109715B2/en
Publication of JP2017174937A publication Critical patent/JP2017174937A/ja
Application granted granted Critical
Publication of JP6584987B2 publication Critical patent/JP6584987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施の形態は、半導体装置に関する。
窒化物系半導体材料は高い破壊電界強度と高い電子移動度を有するため、パワーエレクトロニクス用半導体装置や高周波パワー半導体装置などへの応用が期待されている。
横型パワーエレクトロニクス用半導体装置においては、大電流で駆動させるためにゲート幅を大きくすることが望ましい。このときに、マルチフィンガ−構造が好ましく用いられる。ここで、マルチフィンガ−構造を有する横型パワーエレクトロニクス用半導体装置は、ゲート幅が大きくなり大型化するため、小型化が望まれている。
特開２００９−１２４００２号公報
小型化された半導体装置を提供する。
実施形態の半導体装置は、第１の面と、第１の面の反対側に設けられた第２の面と、を有する基板と、第１の面上に設けられた第１の窒化物半導体層と、第１の窒化物半導体層上に設けられた複数のソース電極と、第１の窒化物半導体層上の、複数のソース電極の間のそれぞれに設けられた複数のドレイン電極と、第１の窒化物半導体層上の、複数のソース電極と複数のドレイン電極の間のそれぞれに設けられた複数のゲート電極と、第２の面に接して設けられ、複数のソース電極に電気的に接続された第１の配線と、複数のドレイン電極に電気的に接続された、アクティブ領域上に設けられた第２の配線と、第２の面に接して設けられ、複数のゲート電極に電気的に接続された第３の配線と、第１の窒化物半導体層と第２の配線の間に設けられた層間絶縁膜と、複数のゲート電極と第３の配線の間に設けられた、複数のゲート電極のそれぞれと第３の配線を電気的に接続する複数の第３の連結部と、を備える。
第１の実施形態の半導体装置１００の模式上面図である。 第１の実施形態の半導体装置１００の要部の模式断面図である。 第１の実施形態の半導体装置１００の第１の連結部２２と第３の連結部２４を示す模式上面図である。 第１の実施形態の半導体装置１００を用いた半導体パッケージ１０００の模式上面図である。 第１の実施形態の比較となる半導体装置８００の要部の模式断面図である。 第１の実施形態の比較となる半導体装置８００を用いた半導体パッケージ８０００の模式上面図である。 第２の実施形態の半導体装置２００の要部の模式断面図である。 第３の実施形態の半導体装置３００の要部の模式断面図である。 第４の実施形態の半導体装置４００の要部の模式断面図である。
以下、図面を用いて本発明の実施の形態を説明する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
本実施形態の半導体装置は、第１の面と、第１の面の反対側に設けられた第２の面と、を有する基板と、第１の面上に設けられた第１の窒化物半導体層と、第１の窒化物半導体層上に設けられた複数のソース電極と、第１の窒化物半導体層上の、複数のソース電極の間のそれぞれに設けられた複数のドレイン電極と、第１の窒化物半導体層上の、複数のソース電極と複数のドレイン電極の間のそれぞれに設けられた複数のゲート電極と、第２の面に接して設けられ、複数のソース電極に電気的に接続された第１の配線と、複数のドレイン電極に電気的に接続された、アクティブ領域上に設けられた第２の配線と、第２の面に接して設けられ、複数のゲート電極に電気的に接続された第３の配線と、第１の窒化物半導体層と第２の配線の間に設けられた層間絶縁膜と、を備える。
図１は、本実施形態の半導体装置１００の模式上面図である。図１（ａ）は、本実施形態の半導体装置１００の基板１０と第１の配線２４と第２の配線３４と第３の配線４４の位置関係を示す模式上面図である。図１（ｂ）は、本実施形態の半導体装置１００の電極構造を示す模式図である。図２は、本実施形態の半導体装置１００の要部の模式断面図である。
本実施形態の半導体装置は、たとえばＧａＮ（窒化ガリウム）、ＡｌＧａＮ（窒化アルミニウムガリウム）、ＩｎＧａＮ（窒化インジウムガリウム）といった窒化物半導体を用いた、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。また、本実施形態の半導体装置１００の電極構造は、マルチフィンガー構造である。
半導体装置１００は、第１の窒化物半導体層６と、第２の窒化物半導体層４と、ゲート絶縁膜８と、基板１０と、ソース電極２０と、第１の連結部２２と、第１の配線２４と、ドレイン電極３０と、第２の連結部３２と、第２の配線３４と、ゲート電極４０と、第３の連結部４２と、第３の配線４４と、層間絶縁膜６０と、素子分離領域６２と、絶縁層６６と、アクティブ領域６８と、を備える。
基板１０は、第１の面１２と、第１の面の反対側に設けられた第２の面１４と、を有する。例えば、Ｓｉ（シリコン）基板である。Ｓｉ基板以外にも、例えば、サファイヤ基板や、炭化珪素（ＳｉＣ）基板を用いることが可能である。
第１の窒化物半導体層６は、第１の面１２上に設けられている。第１の窒化物半導体層６は、第１の半導体層６ａと、第１の半導体層６ａ上に設けられている第２の半導体層６ｂと、を有する。第２の半導体層６ｂのバンドギャップは、第１の半導体層６ａのバンドギャップよりも大きい。
第１の半導体層６ａは、例えば、アンドープのＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。より具体的には、アンドープのＧａＮである。第１の半導体層６ａの膜厚は、例えば、０．５μｍ以上３μｍ以下である。第２の半導体層６ｂは、例えば、アンドープのＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。より具体的には、アンドープのＡｌ０．２Ｇａ０．８Ｎである。第２の半導体層６ｂの膜厚は、例えば、１５ｎｍ以上５０ｎｍ以下である。
第１の半導体層６ａと第２の半導体層６ｂの間にはヘテロ接合界面が形成される。半導体装置１００のオン動作時は、ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されキャリアとなる。
第２の窒化物半導体層（バッファ層）４は、基板１０と第１の窒化物半導体層６の間に設けられている。第２の窒化物半導体層４を設けることにより、基板１０と第１の窒化物半導体層６の間の格子不整合が緩和され、結晶性の高い第１の窒化物半導体層６が形成される。これにより、高性能な半導体装置が実現される。第２の窒化物半導体層４は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１−ＷＮ（０＜Ｗ＜１））の多層構造である。
半導体装置１００は、第１の窒化物半導体層６（第２の半導体層６ｂ）上に設けられた複数のソース電極２０と、第１の窒化物半導体層６上に設けられた複数のドレイン電極３０と、第１の窒化物半導体層６上に設けられた複数のゲート電極４０と、を備える。複数のドレイン電極３０は、複数のソース電極２０の間のそれぞれに設けられている。また、複数のゲート電極４０は、複数のソース電極２０と複数のドレイン電極３０の間のそれぞれに設けられている。
電圧印加時の電界集中の緩和及び電流コラプスの抑制のため、複数のソース電極２０は、基板１０に電気的に接続されることにより、基板２と同電位になっていることが好ましい。
第１の配線２４は、第２の面１４に接して設けられている。第１の配線２４は、複数のソース電極２０と電気的に接続されている。なお、本実施形態の半導体装置１００において、例えば「第１の配線２４は、第２の面１４に接して設けられている」という場合は、第１の配線２４と第２の面１４が直接接している場合と、第１の配線２４と第２の面１４の間に中間層等が設けられていることにより第１の配線２４と第２の面１４が間接的に接している場合と、を含む。
図３は、第１の実施形態の半導体装置１００の、第１の連結部２２と第３の連結部２４を示す模式上面図である。
第１の連結部２２は、第１の配線２４と複数のソース電極２０の間に設けられている。第１の連結部２２は、第１の配線２４と複数のソース電極２０を電気的に接続する。ここで、複数のソース電極２０と電気的に接続される配線が複数設けられている場合は、第１の窒化物半導体層６に平行な面内においてもっとも大きな内接円を描くことができる配線を第１の配線２４とする。そして、その他の配線を第１の連結部２２とする。
複数の第１の連結部２２は、複数のソース電極２０と第１の配線２４の間に、離間してそれぞれ設けられていてもよい。なお、第１の連結部２２は、複数のソース電極２０と第１の配線２４の間に１個設けられていてもよい。
第２の配線３４は、アクティブ領域６８上に設けられている。第２の配線３４は、複数のドレイン電極３０と電気的に接続されている。アクティブ領域６８とは、トランジスタが形成されている領域をいう。具体的には、アクティブ領域とは、ソース電極２０、ドレイン電極３０又はゲート電極４０が配置されたトランジスタ動作する領域をいう。
第２の配線３４をアクティブ領域６８の全体の上ではなく一部の上に設けることにより、第２の配線３４を小型にしても良い。第２の配線３４を小型にすることにより、窒化物半導体層と第２の配線３４の間に生じる寄生容量を小さくすることができる。なお、第２の配線３４は、アクティブ領域６８全体の上に設けられていてもよい。
第２の連結部３２は、第２の配線３４と複数のドレイン電極３０の間に設けられている。第２の連結部３２は、第２の配線３４と複数のドレイン電極３０を電気的に接続する。ここで、複数のドレイン電極３０と電気的に接続される配線が複数設けられている場合は、第１の窒化物半導体層６に平行な面内においてもっとも大きな内接円を描くことができる配線を第２の配線３４とする。そして、その他の配線を第２の連結部３２とする。
複数の第２の連結部３２は、複数のドレイン電極３０と第２の配線３４の間に、離間してそれぞれ設けられていてもよい。なお、第２の連結部３２は、複数のドレイン電極３０と第２の配線３４の間に１個設けられていてもよい。
第３の配線４４は、第２の面１４に接して設けられている。第３の配線４４は、複数のゲート電極４０と電気的に接続されている。
第３の連結部４２は、第３の配線４４と複数のゲート電極４０の間に設けられている。第３の連結部４２は、第３の配線４４と複数のゲート電極４０を電気的に接続する。ここで、複数のゲート電極４０と電気的に接続される配線が複数設けられている場合は、第１の窒化物半導体層６に平行な面内においてもっとも大きな内接円を描くことができる配線を第３の配線４４とする。そして、その他の配線を第３の連結部４２とする。
複数の第３の連結部４２は、複数のゲート電極４０と第３の配線４４の間に、離間してそれぞれ設けられていてもよい。なお、第３の連結部４２は、複数のゲート電極４０と第３の配線４４の間に１個設けられていてもよい。
複数のソース電極２０と複数のドレイン電極３０は、たとえば、Ｔｉ（チタン）とＡｌ（アルミニウム）の積層構造を含むことが好ましい。複数のゲート電極４０は、たとえば、ＴｉＮ（窒化チタン）、ＭｏＮ(窒化モリブデン)、ＷＮ（窒化タングステン）、ＴａＮ（窒化タンタル）Ｎｉ（ニッケル）が好ましく用いられる。第１の連結部２２、第２の連結部３２および第３の連結部４２は、たとえば、ＴｉとＡｌの積層構造からなることが好ましい。また、第１の配線２４、第２の配線３４および第３の配線４４は、たとえば、Ａｌ、Ｃｕ（銅）、またはＡｕ（金）からなることが好ましい。
層間絶縁膜６０は、第１の窒化物半導体層６と、複数のソース電極２０と、第１の連結部２２と、第１の配線２４と、複数のドレイン電極３０と、第２の連結部３２と、第２の配線３４と、複数のゲート電極４０と、第３の連結部４２と、第３の配線４４と、の周囲に設けられている。または、層間絶縁膜６０は、第１の窒化物半導体層６と第２の配線３４の間に設けられている。層間絶縁膜６０は、ポリイミド膜やＢＣＢ（ベンゾシクロブテン）膜からなることが、比誘電率が小さく基板−ソース電極間の寄生容量を小さくすることが出来るため好ましい。
絶縁層６６は、第３の連結部４２と基板１０の間に設けられている。絶縁層６６は、第３の連結部４２（第３の配線）と基板１０を絶縁する。絶縁層６６の材料としては、例えば、ＳｉＮ（窒化シリコン）、ＡｌＮ（窒化アルミニウム）、ＳｉＯ２（酸化シリコン）またはＡｌ２Ｏ３（酸化アルミニウム）が好ましく用いられる。
ゲート絶縁膜８は、複数のゲート電極４０と第１の窒化物半導体層６の間に設けられている。ゲート絶縁膜８の材料としては、例えば、ＳｉＮ（窒化シリコン）、ＡｌＮ（窒化アルミニウム）、ＳｉＯ２（酸化シリコン）またはＡｌ２Ｏ３（酸化アルミニウム）が好ましく用いられる。なお、ゲート絶縁膜８は、なくてもよい。
半導体装置１００には、素子分離境界６４が設けられていてもよい。このとき、素子分離境界６４の外側の窒化物半導体層上には、素子分離領域６２が設けられる。素子分離領域６２は、たとえば窒化物半導体層へのＡｒイオン注入により作製される。あるいは素子分離領域６２は、比誘電率の低いポリイミド膜やＢＣＢ（ベンゾシクロブテン）膜などの絶縁体材料を窒化物半導体層に埋め込むことにより作製されてもよい。素子分離境界６４の内側には、アクティブ領域６８が設けられている。
第１の配線２４の膜厚ｔ１は、第２の配線３４の膜厚ｔ２より大きいことが好ましい。
第１の窒化物半導体層６の比誘電率をεｆ、膜厚をｄｆ、層間絶縁膜６０の比誘電率をεｄ、膜厚をｄｄとしたとき、εｆとｄｆの比はεｄとｄｄの比より大きい、言い換えると（εｆ／ｄｆ）＞（εｄ／ｄｄ）であることが好ましい。また、本実施形態の場合は、第２の窒化物半導体層４の比誘電率をεａ、膜厚をｄａ、第１の半導体層６ａの比誘電率をεｂ、膜厚をｄｂ、第２の半導体層の比誘電率をεｃ、膜厚をｄｃとしたときに、（εａεｂεｃ／（ｄａεｂεｃ＋ｄｂεａεｃ＋ｄｃεａεｂ））＞（εｄ／ｄｄ）であることが好ましい。
図４は、本実施形態の半導体装置１００を用いた半導体パッケージ１０００の模式上面図である。
半導体パッケージ１０００は、半導体装置１００と、ソース端子（第１の端子）７０と、ドレイン端子（第２の端子）７２と、ゲート端子（第３の端子）７４と、第１のボンディングワイヤ７６と、第２のボンディングワイヤ７８と、パッケージ基板８２と、を備える。ソース端子７０とドレイン端子７２とゲート端子７４は、パッケージ基板８２上に設けられる。
半導体装置１００は、第２の配線３４がドレイン端子７２と接触して電気的に接続されるように、パッケージ基板８２上に配置される。これにより、半導体パッケージ１０００の上面には第１の配線２４と第３の配線４４が配置される。なお第２の配線３４とドレイン端子７２の間に導電ペースト等が設けられていてもよい。第１の配線２４とソース端子７０は、第１のボンディングワイヤ７６により電気的に接続される。第３の配線４４とゲート端子７４は、第２のボンディングワイヤ７８により電気的に接続される。なお、第１の配線２４とソース端子７０又は第３の配線４４とゲート端子７４を電気的に接続する手段は、ボンディングワイヤに限定されない。
次に、本実施形態の作用効果について記載する。
図５は、本実施形態の比較となる半導体装置８００の要部の模式断面図である。図６は、本実施形態の比較となる、半導体装置８００を用いた半導体パッケージ８０００の模式上面図である。
半導体装置８００においては、第２の配線３４と第３の配線４４がアクティブ領域６８上に、また第１の配線２４が第２の面に接して設けられている。そのため、図６のような半導体パッケージ８０００においては、ドレイン端子７４と第２の配線３４が半導体パッケージ８０００の上面で第３のボンディングワイヤ８０により接続される。半導体装置の駆動中、ドレイン電極には大きな電圧が加えられる。そのため、半導体パッケージを作製する場合には、ドレイン電極と電気的に接続される第２の配線３４と、第１の配線２４及び第３の配線４４の絶縁性を保たなければならない。
本実施形態の半導体装置１００においては、第２の配線３４がアクティブ領域６８上に、第１の配線２４と第３の配線３４が第２の面１４に接して設けられている。すなわち、第１の配線２４と第３の配線３４が第２の配線と異なる面上に設けられているため、第２の配線３４と、第１の配線２４及び第３の配線４４の絶縁性が保たれやすく、安全性の高い半導体装置１００が提供される。
また、第２の配線３４はアクティブ領域６８上に設けられているため、素子分離領域６２上に第２の配線３４が配置されている場合に比べて小型化された半導体装置１００が提供される。
ソース電極２０は好ましくは基板１０と同電位であるため、マルチフィンガ−構造を有する横型パワーエレクトロニクス半導体装置の大きなソースードレイン間容量は、複数のドレイン電極３０、第２の連結部３２および第２の配線３４と、基板１０との間の寄生容量に、主に起因するものであった。特に第２の配線３４は大きな面積を有するため、寄生容量への寄与が大きなものであった。
半導体装置は高周波パワー半導体装置などへの応用が期待されている。しかし、高周波動作においては、上記の寄生容量への充放電によるスイッチング損失が大きくなり、高い破壊電界強度と高い電子移動度を生かした半導体装置を提供することができないという問題があった。
本実施形態の半導体装置１００においては、第２の配線３４は基板１０の間に層間絶縁膜６０が挟まれて設けられている。そのため、第２の配線３４と基板１０の間に生じる寄生容量が低減される。
なお、これにより第１の窒化物半導体層６と第２の配線３４の距離ｄ２が長くなり、その結果、第２の結合部３２が長くなるためドレイン抵抗は高くなる。しかし、半導体装置１００においては、高速動作のため、ドレイン抵抗を低減させることよりも、第２の配線３４と基板１０の間の寄生容量を低減させることが好ましい。
一方、大電流で半導体装置を駆動するためには、ソース抵抗の低減が好ましい。第１の配線２４の膜厚ｔ１を、第２の配線３４の膜厚ｔ２より大きくすることにより、ソース抵抗を低減することができる。
（εｆ／ｄｆ）＞（εｄ／ｄｄ）であることは、第２の配線３４と基板１０との間の寄生容量の寄与が、窒化物半導体層に起因する容量の寄与より小さいことを示すため、好ましい。
本実施形態の半導体装置によれば、小型化された半導体装置が提供される。
（第２の実施形態）
本実施形態の半導体装置は、第１の面と、第１の面の反対側に設けられた第２の面と、を有する基板と、第１の面上に設けられた第１の窒化物半導体層と、第１の窒化物半導体層上に設けられた複数のソース電極と、第１の窒化物半導体層上の、複数のソース電極の間のそれぞれに設けられた複数のドレイン電極と、第１の窒化物半導体層上の、複数のソース電極と複数のドレイン電極の間のそれぞれに設けられた複数のゲート電極と、第２の面に接して設けられ、複数のソース電極に電気的に接続された第１の配線と、複数のドレイン電極に電気的に接続された、アクティブ領域上に設けられた第２の配線と、第１の窒化物半導体層の第２の配線と反対側に設けられ、第１の窒化物半導体層に接し、複数のゲート電極に電気的に接続された第３の配線と、第１の窒化物半導体層と第２の配線の間に設けられた層間絶縁膜と、を備える。
本実施形態の半導体装置は、第３の配線４４近傍の基板１０がなく、第３の配線４４が直接窒化物半導体層と接している点で、第１の実施形態の半導体装置１００と異なっている。ここで、第１の実施形態と重複する点については、記載を省略する。
図７は、本実施形態の半導体装置２００の要部の模式断面図である。
本実施形態の半導体装置２００のように、第３の配線４４近傍の基板１０がない構成とすることによっても、第３の連結部４２（第３の配線）と基板１０を絶縁することができる。
本実施形態の半導体装置２００によれば、小型化された半導体装置が提供される。
（第３の実施形態）
本実施形態の半導体装置は、層間絶縁膜６０が複数の絶縁膜を有する点で、第１及び第２の実施形態と異なっている。ここで、第１及び第２の実施形態と重複する点については、記載を省略する。
図８は、本実施形態の半導体装置３００の模式断面図である。
本実施形態の半導体装置３００においては、層間絶縁膜６０は、第１の窒化物半導体層６と第２の配線３４の間の第１の絶縁膜６０ａと、第１の絶縁膜６０ａと第２の配線３４の間に設けられた第２の絶縁膜６０ｂと、第２の絶縁膜６０ｂと第２の配線３４の間に設けられた第３の絶縁膜６０ｃと、を有する。
本実施形態の半導体装置３００によれば、層間絶縁膜を複数のプロセスに分けて形成することが出来るため、半導体装置３００の、特に電極や連結部等の製造が容易になる。
本実施形態の半導体装置３００によれば、小型化され、製造が容易な半導体装置が提供される。
（第４の実施形態）
本実施形態の半導体装置４００は、一端はゲート電極４０と電気的に接続され、他端はゲート電極４０とドレイン電極３０の間に配置され、第１の窒化物半導体層６と離間して設けられたゲートフィールドプレート電極９０と、ゲートフィールドプレート電極９０の上方に、一端はソース電極２０と電気的に接続され、他端は第１の窒化物半導体層６と離間してソース電極２０とドレイン電極３０の間に設けられたソースフィールドプレート電極９２をさらに備える点で、第１ないし第３の実施形態と異なっている。ここで、第１ないし第３の実施形態と重複する点については、記載を省略する。
図９は、本実施形態の半導体装置４００の模式断面図である。
ゲートフィールドプレート電極９０及びソースフィールドプレート電極９２は、それぞれから発生する電界により、半導体装置１００内部の電界集中を緩和して電流コラプスを抑制するために用いられる。
本実施形態の半導体装置４００によれば、小型化され、電流コラプスが抑制された半導体装置が提供される。
以上述べた少なくとも一つの実施形態の半導体装置によれば、第１の面と、第１の面の反対側に設けられた第２の面と、を有する基板と、第１の面上に設けられた第１の窒化物半導体層と、第１の窒化物半導体層上に設けられた複数のソース電極と、第１の窒化物半導体層上の、複数のソース電極の間のそれぞれに設けられた複数のドレイン電極と、第１の窒化物半導体層上の、複数のソース電極と複数のドレイン電極の間のそれぞれに設けられた複数のゲート電極と、第２の面に接して設けられ、複数のソース電極に電気的に接続された第１の配線と、複数のドレイン電極に電気的に接続された、アクティブ領域上に設けられた第２の配線と、第２の面に接して設けられ、複数のゲート電極に電気的に接続された第３の配線と、第１の窒化物半導体層と第２の配線の間に設けられた層間絶縁膜と、を備えることにより、寄生容量の小さい半導体装置の提供が可能となる。
本発明のいくつかの実施形態および実施例を説明したが、これらの実施形態および実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
４ 第２の窒化物半導体層（バッファ層）
６ 第１の窒化物半導体層
６ａ 第１の半導体層
６ｂ 第２の半導体層
８ ゲート絶縁膜
１０ 基板
１２ 第１の面
１４ 第２の面
２０ ソース電極
２２ 第１の連結部
２４ 第１の配線
３０ ドレイン電極
３２ 第２の連結部
３４ 第２の配線
４０ ゲート電極
４２ 第３の連結部
４４ 第３の配線
６０ 層間絶縁膜
６２ 素子分離領域
６４ 素子分離境界
６６ 絶縁層
６８ アクティブ領域
７０ ソース端子（第１の端子）
７２ ゲート端子（第２の端子）
７４ ドレイン端子（第３の端子）
７６ 第１のボンディングワイヤ
７８ 第２のボンディングワイヤ
８０ 第３のボンディングワイヤ
８２ パッケージ基板
９０ ゲートフィールドプレート電極
９２ ソースフィールドプレート電極
１００ 半導体装置
２００ 半導体装置
３００ 半導体装置
４００ 半導体装置
１０００ 半導体パッケージ
８０００ 半導体パッケージ

Claims (21)

  1. 第１の面と、前記第１の面の反対側に設けられた第２の面と、を有する基板と、
    前記第１の面上に設けられた第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に設けられた複数のソース電極と、
    前記第１の窒化物半導体層上の、前記複数のソース電極の間のそれぞれに設けられた複数のドレイン電極と、
    前記第１の窒化物半導体層上の、前記複数のソース電極と前記複数のドレイン電極の間のそれぞれに設けられた複数のゲート電極と、
    前記第２の面に接して設けられ、前記複数のソース電極に電気的に接続された第１の配線と、
    前記複数のドレイン電極に電気的に接続された、アクティブ領域上に設けられた第２の配線と、
    前記第２の面に接して設けられ、前記複数のゲート電極に電気的に接続された第３の配線と、
    前記第１の窒化物半導体層と前記第２の配線の間に設けられた層間絶縁膜と、
    前記複数のゲート電極と前記第３の配線の間に設けられた、前記複数のゲート電極のそれぞれと前記第３の配線を電気的に接続する複数の第３の連結部と、
    を備える半導体装置。
  2. 前記第１の配線の膜厚は前記第２の配線の膜厚より大きい請求項１記載の半導体装置。
  3. 前記第１の窒化物半導体層の比誘電率と前記第１の窒化物半導体層の膜厚の比は前記層間絶縁膜の比誘電率と前記層間絶縁膜の膜厚の比より大きい請求項１又は請求項２いずれか一項記載の半導体装置。
  4. 前記複数のソース電極と前記第１の配線の間に設けられた、前記複数のソース電極と前記第１の配線を電気的に接続する第１の連結部をさらに備える請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 複数の前記第１の連結部をさらに備え、前記複数の第１の連結部は前記複数のソース電極のそれぞれに電気的に接続されている請求項４記載の半導体装置。
  6. 前記複数のドレイン電極と前記第２の配線の間に設けられた、前記複数のドレイン電極と前記第２の配線に電気的に接続されている第２の連結部をさらに備える請求項１乃至請求項５いずれか一項記載の半導体装置。
  7. 前記基板と前記第３の連結部の間に設けられた絶縁体をさらに備える請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 前記第１の窒化物半導体層は、
    第１の半導体層と、
    前記第１の半導体層上に設けられた、前記第１の半導体層よりバンドギャップの大きい第２の半導体層と、
    を有する請求項１乃至請求項７いずれか一項記載の半導体装置。
  9. 前記基板と前記第１の窒化物半導体層の間に設けられた第２の窒化物半導体層をさらに備える請求項１乃至請求項８いずれか一項記載の半導体装置。
  10. 前記層間絶縁膜は複数の絶縁膜を有する請求項１乃至請求項９いずれか一項記載の半導体装置。
  11. 第１の面と、前記第１の面の反対側に設けられた第２の面と、を有する基板と、
    前記第１の面上に設けられた第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に設けられた複数のソース電極と、
    前記第１の窒化物半導体層上の、前記複数のソース電極の間のそれぞれに設けられた複数のドレイン電極と、
    前記第１の窒化物半導体層上の、前記複数のソース電極と前記複数のドレイン電極の間のそれぞれに設けられた複数のゲート電極と、
    前記第２の面に接して設けられ、前記複数のソース電極に電気的に接続された第１の配線と、
    前記複数のドレイン電極に電気的に接続された、アクティブ領域上に設けられた第２の配線と、
    前記第１の窒化物半導体層の前記第２の配線と反対側に設けられ、前記第１の窒化物半導体層に接し、前記複数のゲート電極に電気的に接続された第３の配線と、
    前記第１の窒化物半導体層と前記第２の配線の間に設けられた層間絶縁膜と、
    を備える半導体装置。
  12. 前記第１の配線の膜厚は前記第２の配線の膜厚より大きい請求項１１記載の半導体装置。
  13. 前記第１の窒化物半導体層の比誘電率と前記第１の窒化物半導体層の膜厚の比は前記層間絶縁膜の比誘電率と前記層間絶縁膜の膜厚の比より大きい請求項１１又は請求項１２いずれか一項記載の半導体装置。
  14. 前記複数のソース電極と前記第１の配線の間に設けられた、前記複数のソース電極と前記第１の配線を電気的に接続する第１の連結部をさらに備える請求項１１乃至請求項１３いずれか一項記載の半導体装置。
  15. 複数の前記第１の連結部をさらに備え、前記複数の第１の連結部は前記複数のソース電極のそれぞれに電気的に接続されている請求項１４記載の半導体装置。
  16. 前記複数のドレイン電極と前記第２の配線の間に設けられた、前記複数のドレイン電極と前記第２の配線に電気的に接続されている第２の連結部をさらに備える請求項１１乃至請求項１５いずれか一項記載の半導体装置。
  17. 前記複数のゲート電極と前記第３の配線の間に設けられた、前記複数のゲート電極と前記第３の配線を電気的に接続する第３の連結部をさらに備える請求項１１乃至請求項１６いずれか一項記載の半導体装置。
  18. 複数の前記第３の連結部をさらに備え、前記複数の第３の連結部は前記複数のゲート電極のそれぞれに電気的に接続されている請求項１７記載の半導体装置。
  19. 前記第１の窒化物半導体層は、
    第１の半導体層と、
    前記第１の半導体層上に設けられた、前記第１の半導体層よりバンドギャップの大きい第２の半導体層と、
    を有する請求項１１乃至請求項１８いずれか一項記載の半導体装置。
  20. 前記基板と前記第１の窒化物半導体層の間に設けられた第２の窒化物半導体層をさらに備える請求項１１乃至請求項１９いずれか一項記載の半導体装置。
  21. 前記層間絶縁膜は複数の絶縁膜を有する請求項１１乃至請求項２０いずれか一項記載の半導体装置。
JP2016058494A 2016-03-23 2016-03-23 半導体装置 Active JP6584987B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016058494A JP6584987B2 (ja) 2016-03-23 2016-03-23 半導体装置
US15/392,210 US10109715B2 (en) 2016-03-23 2016-12-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016058494A JP6584987B2 (ja) 2016-03-23 2016-03-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2017174937A JP2017174937A (ja) 2017-09-28
JP6584987B2 true JP6584987B2 (ja) 2019-10-02

Family

ID=59896509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016058494A Active JP6584987B2 (ja) 2016-03-23 2016-03-23 半導体装置

Country Status (2)

Country Link
US (1) US10109715B2 (ja)
JP (1) JP6584987B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671773B (zh) * 2017-10-16 2020-05-05 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN111373513B (zh) * 2017-11-20 2023-10-13 罗姆股份有限公司 半导体装置
JP7082508B2 (ja) * 2018-03-22 2022-06-08 ローム株式会社 窒化物半導体装置
JP7177660B2 (ja) * 2018-10-26 2022-11-24 株式会社東芝 半導体装置
JP7366576B2 (ja) 2019-04-15 2023-10-23 株式会社東芝 半導体装置
US11398546B2 (en) * 2019-08-06 2022-07-26 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065758B2 (ja) * 1986-04-24 1994-01-19 日本電信電話株式会社 半導体装置
GB2335076B (en) * 1998-03-04 2003-07-16 Fujitsu Ltd Electrostatic discharge protection in semiconductor devices
JP2003045875A (ja) * 2001-07-30 2003-02-14 Nec Kagobutsu Device Kk 半導体装置およびその製造方法
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
US7595649B2 (en) * 2007-09-25 2009-09-29 Texas Instruments Incorporated Method to accurately estimate the source and drain resistance of a MOSFET
JP4748532B2 (ja) 2007-11-16 2011-08-17 古河電気工業株式会社 ＧａＮ系半導体装置の製造方法
US8304809B2 (en) 2007-11-16 2012-11-06 Furukawa Electric Co., Ltd. GaN-based semiconductor device and method of manufacturing the same
JP5433175B2 (ja) * 2008-07-02 2014-03-05 シャープ株式会社 半導体装置
US7816218B2 (en) * 2008-08-14 2010-10-19 Intel Corporation Selective deposition of amorphous silicon films on metal gates
GB2466313A (en) * 2008-12-22 2010-06-23 Cambridge Silicon Radio Ltd Radio Frequency CMOS Transistor
JP2010182741A (ja) 2009-02-03 2010-08-19 Panasonic Corp 半導体装置
JP2011066188A (ja) * 2009-09-17 2011-03-31 Toshiba Corp 半導体装置及びその製造方法
JP5457292B2 (ja) * 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
JP2012038885A (ja) * 2010-08-06 2012-02-23 Panasonic Corp 半導体装置及びその製造方法
WO2012023556A1 (ja) 2010-08-20 2012-02-23 シャープ株式会社 インバータ
WO2012043334A1 (ja) 2010-10-01 2012-04-05 シャープ株式会社 窒化物半導体装置
US9263533B2 (en) * 2011-09-19 2016-02-16 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor including a channel with a plurality of adjacent sections
JP5848680B2 (ja) * 2011-11-22 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR101920715B1 (ko) * 2012-03-06 2018-11-21 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
US9362267B2 (en) * 2012-03-15 2016-06-07 Infineon Technologies Americas Corp. Group III-V and group IV composite switch
US20130313653A1 (en) * 2012-05-25 2013-11-28 Infineon Technologies Austria Ag MOS Transistor with Multi-finger Gate Electrode
JP2014072379A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR102036349B1 (ko) * 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP2016063167A (ja) 2014-09-19 2016-04-25 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2017174937A (ja) 2017-09-28
US10109715B2 (en) 2018-10-23
US20170278934A1 (en) 2017-09-28

Similar Documents

Publication Publication Date Title
JP6584987B2 (ja) 半導体装置
US10868167B2 (en) Semiconductor device
JP5649347B2 (ja) 半導体装置
JP6083548B2 (ja) 窒化物半導体装置
WO2016098390A1 (ja) 電界効果トランジスタ
US11043452B2 (en) Semiconductor device
US9484421B2 (en) Semiconductor device
WO2016098391A1 (ja) 電界効果トランジスタ
US9722067B2 (en) Semiconductor device
US9461158B2 (en) Heterojunction field effect transistor
US10672876B2 (en) Field-effect transistor having a bypass electrode connected to the gate electrode connection section
JP6331471B2 (ja) 窒化物半導体装置
US20240047533A1 (en) Nitride semiconductor device with element isolation area
JP6487021B2 (ja) 半導体装置
JP7472064B2 (ja) 半導体装置
JP7379301B2 (ja) 半導体装置
JP7387567B2 (ja) 半導体装置
CN113270487B (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190904

R151 Written notification of patent or utility model registration

Ref document number: 6584987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151