[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4810072B2 - 窒素化合物含有半導体装置 - Google Patents

窒素化合物含有半導体装置 Download PDF

Info

Publication number
JP4810072B2
JP4810072B2 JP2004177151A JP2004177151A JP4810072B2 JP 4810072 B2 JP4810072 B2 JP 4810072B2 JP 2004177151 A JP2004177151 A JP 2004177151A JP 2004177151 A JP2004177151 A JP 2004177151A JP 4810072 B2 JP4810072 B2 JP 4810072B2
Authority
JP
Japan
Prior art keywords
gallium nitride
aluminum gallium
layer
nitride layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004177151A
Other languages
English (en)
Other versions
JP2006005005A (ja
Inventor
藤 渉 齋
村 一 郎 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004177151A priority Critical patent/JP4810072B2/ja
Priority to US10/961,033 priority patent/US7250641B2/en
Publication of JP2006005005A publication Critical patent/JP2006005005A/ja
Application granted granted Critical
Publication of JP4810072B2 publication Critical patent/JP4810072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

本発明は、電力制御に用いられる半導体装置に係り、特に、窒化物半導体を含有する電界効果トランジスタ、ショットキーバリアダイオード等の窒素化合物含有半導体装置に関する。
窒化ガリウム（ＧａＮ）を材料の一部として用いた窒化物含有半導体装置は、窒化ガリウムを含有せずシリコン（Ｓｉ）を主要材料として用いた半導体装置に比較して大きいバンドギャップを有し、高臨界電界を有するため、装置の小型化及び高耐圧化を実現することが容易である。これにより、電力制御用半導体装置としても、低オン抵抗かつ低損失な半導体装置を実現することができる。
なかでも、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ構造を用いた電界効果トランジスタ（ＨＦＥＴ）は、単純な素子構造により良好な特性を期待することができる。
窒化アルミニウムガリウム／窒化ガリウムヘテロ構造は、窒化ガリウム単体での基板を製造することが困難であることから、通常、サファイア基板、シリコンカーバイド（ＳｉＣ）基板等の基板上に結晶成長することにより形成される。サファイア、シリコンカーバイド等の材料は、窒化アルミニウムガリウム／窒化ガリウムヘテロ構造と比較的近い格子定数を有するため、クラックを発生させることなく、サファイア基板又はシリコンカーバイド基板上に数μｍ程度の厚さの窒化ガリウム結晶膜を成長させることが可能である。
しかし、サファイア基板は、熱抵抗が大きいため、基板上に形成された素子からの放熱が困難であるという問題点があることに加え、大口径の基板は製造が困難であり、２インチ乃至３インチ程度の小口径の基板でも高価なものとなってしまうという問題点もある。
一方、シリコンカーバイド基板は、熱抵抗は小さいので、基板上に形成された素子からの放熱については問題無いが、サファイア基板と同様に大口径の基板は製造が困難であり、小口径の基板でも高価であるという問題点がある。
そこで、大口径の基板を安価に製造することができ、熱抵抗も比較的小さいシリコン基板を用いて、窒化アルミニウムガリウム／窒化ガリウムヘテロ構造を形成し、素子を作製することが、総合的に判断して有力な方策となる。
しかし、シリコンと窒化アルミニウムガリウム／窒化ガリウムヘテロ構造とは、格子定数が大きく異なるために、歪みによるクラックが発生し易く、クラックの発生を回避するには、１μｍ乃至２μｍ程度の厚さの窒化ガリウム層しか結晶成長させることができない。
そして、シリコン基板上の窒化ガリウム層含有素子の耐圧は、窒化ガリウム層の厚さによって上限が決定されるため、現状では２００Ｖ程度の耐圧を確保するのが限界であり、６００Ｖ，１２００Ｖ又はそれ以上の高耐圧の窒化物含有半導体装置の実現は困難である。
尚、基板と熱膨張係数の異なる半導体層を形成した場合において、基板の反りを抑制し得る半導体層の形成方法がこれまでに提案され、公知となっている（例えば、特許文献１参照）。但し、この特許文献１に係る方法では、半導体層上に反り抑制層を形成するため、半導体装置に構造上の制約が課されることとなる。
従って、大口径の半導体基板上に格子定数又は熱膨張係数が大きく異なる半導体層を形成すると、基板にクラックや反りが発生し易いという技術的な問題は、依然として根本的には解決していない。
特開２００３−１７４０９号公報
本発明の目的は、シリコン基板上に形成された窒素化合物含有半導体層を含むヘテロ構造を備え、数百Ｖ以上の高耐圧を有する電界効果トランジスタ等の窒素化合物含有半導体装置を提供することである。
本発明の一態様では、シリコン基板と、
前記シリコン基板上に島状に形成されたチャネル層としての第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層と、
前記第１の窒化アルミニウムガリウム層上に形成された第１導電型又はｉ型のバリア層としての第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層と、
前記第２の窒化アルミニウムガリウム層上に形成されたゲート電極と、
前記第２の窒化アルミニウムガリウム層に電気的に接続されたドレイン電極と、
前記第２の窒化アルミニウムガリウム層に電気的に接続され、前記ゲート電極及び前記ドレイン電極を包囲するように前記第２の窒化アルミニウムガリウム層の周縁部側でかつ周縁部の端部よりも内側に形成された環状のソース電極と、を備え、
島状の前記第１の窒化アルミニウムガリウム層及び前記第２の窒化アルミニウムガリウム層により一つの半導体素子が形成され、
前記ソース電極は、前記シリコン基板に電気的に接続されていることを特徴とする窒素化合物含有半導体装置が提供される。
また、本発明の一態様では、シリコン基板と、
前記シリコン基板上に島状に形成されたチャネル層としての第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層と、
前記第１の窒化アルミニウムガリウム層上に形成された第１導電型又はｉ型のバリア層としての第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層と、
前記第２の窒化アルミニウムガリウム層上に形成されたゲート電極と、
前記第２の窒化アルミニウムガリウム層に電気的に接続されたドレイン電極と、
前記第２の窒化アルミニウムガリウム層に電気的に接続され、前記ゲート電極及び前記ドレイン電極を包囲するように前記第２の窒化アルミニウムガリウム層の周縁部側でかつ周縁部の端部よりも内側に形成された環状のソース電極と、を備え、
島状の前記第１の窒化アルミニウムガリウム層及び前記第２の窒化アルミニウムガリウム層により一つの半導体素子が形成され、
島状の前記第１の窒化アルミニウムガリウム層及び前記第２の窒化アルミニウムガリウム層により形成される前記半導体素子が複数個並列接続され、
前記ソース電極は、前記シリコン基板に電気的に接続されていることを特徴とする窒素化合物含有半導体装置が提供される。
本発明の実施の一形態に係る窒素化合物含有半導体装置は、上記構成により、シリコン基板上に形成された窒素化合物含有半導体層を含むヘテロ構造を備え、数百Ｖ以上の高耐圧を有する電界効果トランジスタ等の窒素化合物含有半導体装置を提供することができる。
以下、本発明に係る窒素化合物含有半導体装置の実施の形態について、図面を参照しながら説明する。尚、図面中の同一又は類似の構成要素には、同一の符号を付している。また、下記説明においては、第１導電型をｎ型、第２導電型をｐ型として説明している。
図１は、本発明の第１の実施の形態に係る窒素化合物含有半導体装置の構成を模式的に示す斜視図である。
本発明の第１の実施の形態に係る窒素化合物含有半導体装置は、シリコン（Ｓｉ）基板１と、シリコン基板１上に島状に形成された第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層としての窒化ガリウム（ＧａＮ）層２と、窒化ガリウム層２上に形成された第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層３と、を備えている。
窒化ガリウム層２は、チャネル層として機能する半導体層であり、ｉ（intrinsic）型窒化ガリウム層として形成するとよい。
また、窒化アルミニウムガリウム層３は、チャネル層に電子を供給するバリア層として機能する半導体層であり、ｎ型又はｉ型窒化アルミニウムガリウム層として形成するとよい。
さらに、本発明の第１の実施の形態に係る窒素化合物含有半導体装置は、窒化アルミニウムガリウム層３上の中央部に形成されたドレイン電極６と、窒化アルミニウムガリウム層３上のドレイン電極６周囲に形成された環状のゲート電極５と、窒化アルミニウムガリウム層３上のゲート電極５周囲に形成された環状のソース電極４と、を備えている。
ソース電極４及びドレイン電極６は、バリア層としての窒化アルミニウムガリウム層３とそれぞれ接続されており、具体的には、窒化アルミニウムガリウム層３との間にそれぞれオーミックコンタクトを形成している。
従って、電子は、ソース電極４から窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ界面に形成される二次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）チャネルを介してドレイン電極６へと流れる。
また、ゲート電極５も、窒化アルミニウムガリウム層３と接続されており、具体的には、窒化アルミニウムガリウム層３との間にショットキー接合を形成している。
尚、ソース電極４、ゲート電極５及びドレイン電極６は、チタン、アルミニウム等により形成することができる。
以上の構造から分かるように、本発明の第１の実施の形態に係る窒素化合物含有半導体装置は、窒化アルミニウムガリウム／窒化ガリウムヘテロ構造を備えた電界効果トランジスタ（ＨＦＥＴ）である。
シリコン基板１は、窒化ガリウム等のワイドバンドギャップ半導体材料からなる基板と異なり、絶縁性を得ることはできず、導電性基板となる。通常は、基板の電位を接地電位に設定する等、一定の電位に固定することによって、シリコン基板１上に形成される半導体素子の安定した動作を実現する。従って、本発明の第１の実施の形態に係る窒素化合物含有半導体装置におけるシリコン基板１は、ソース電極４と電気的に接続される。
電界効果トランジスタ（ＦＥＴ）においては、ゲート電極／ドレイン電極間の電界及び基板／ドレイン電極間の電界が臨界電圧に達する電圧が素子の耐圧となる。このため、ゲート電極／ドレイン電極間距離が充分に長くとも、チャネル層としての窒化ガリウム層が薄い場合は基板／ドレイン電極間距離が短くなり、基板／ドレイン電極間の電界が大きくなり易く、素子の高耐圧を実現することができなくなる。
シリコン基板上全面に窒化ガリウム層を結晶成長させる場合、シリコン基板と窒化ガリウム層との間の格子不整合に起因するクラックや歪みを発生させることなく形成することができる窒化ガリウム層の厚さは、１μｍ乃至２μｍ程度である。
窒化ガリウムの臨界電界は３．３ＭＶ／ｃｍ程度であるから、厚さ１μｍ乃至２μｍ程度の窒化ガリウム層をチャネル層として備える素子の最大耐圧は３３０Ｖ乃至６６０Ｖということなる。
従って、シリコン基板上全面に窒化ガリウム層を結晶成長させる構造では、電源等に使用する６００Ｖ乃至１２００Ｖ耐圧の高耐圧素子を実現することは困難である。
しかしながら、シリコン基板は、熱抵抗が比較的小さく、サファイア基板又はシリコンカーバイド基板と比較して大口径の基板を安価に製造することができるので、窒化アルミニウムガリウム／窒化ガリウムヘテロ構造の形成に使用する基板として、依然として利用価値がある。
そこで、本発明の第１の実施の形態に係る窒素化合物含有半導体装置においては、歪み及びクラックの発生を回避しながら、高耐圧素子を実現するに充分な厚さの窒化ガリウム層をシリコン基板上に形成すべく、チャネル層としての窒化ガリウム層２をシリコン基板１上に島状に結晶成長させて形成する構造を新規に採用している。
シリコン基板上全面に均一な膜として窒化ガリウム層を結晶成長させる構造では、熱膨張率の格差や格子不整合によって歪みやクラックが発生し易いが、本発明の第１の実施の形態に係る窒素化合物含有半導体装置の構造のように、窒化ガリウム層２をシリコン基板１上に島状に形成することにより、熱膨張率の格差や格子不整合に起因する応力を小さく抑制すると共に周囲に逃がすことが可能となり、シリコン基板でも、例えば厚さ１０μｍ程度の厚い窒化ガリウム層を結晶成長させて形成することが可能となる。
即ち、形成する窒化ガリウム層２の厚さに応じて、６００Ｖ乃至１２００Ｖ耐圧の高耐圧素子を実現することができる。
島状の窒化ガリウム層を結晶成長させる具体的な方法としては、公知文献（例えば、H. Naoi et al. J of Crystal Growth vol.248, P.573-577, 2003）にも記載されているように、窒化シリコン（ＳｉＮ）膜や二酸化シリコン（ＳｉＯ２）をマスクとして使用する選択的エピタキシャル成長技術を用いることが可能である。
また、本発明の第１の実施の形態に係る窒素化合物含有半導体装置においては、図１に示すように、島状の窒化ガリウム層２上に形成された窒化アルミニウムガリウム層３上の周縁部側に環状のソース電極４を形成し、かつ、シリコン基板１とソース電極４とを電気的に接続しておくことにより、ドレイン電極６に高電圧が印加されても、島状の窒化ガリウム層２及び窒化アルミニウムガリウム層３の側壁には電圧が印加されることはなく、側壁リーク電流を防止することができる。
以上のように、本発明の第１の実施の形態に係る窒素化合物含有半導体装置によれば、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））／窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））ヘテロ構造電界効果トランジスタを構成するチャネル層としての窒素化合物含有半導体層をシリコン基板上に島状に形成する構造を採用することにより、熱膨張率の格差や格子不整合に起因する基板の歪みを軽減しながら、充分な厚さの窒素化合物含有半導体層をシリコン基板上に形成して、電源等の用途への使用にも耐え得る高耐圧素子を実現することができる。
図２は、本発明の第２の実施の形態に係る窒素化合物含有半導体装置の構成を模式的に示す平面図であり、具体的には、シリコン基板上に形成された島状の窒素化合物含有半導体層の部分を上方から見た平面図である。
図１に示す本発明の第１の実施の形態に係る窒素化合物含有半導体装置においては、窒化アルミニウムガリウム層３上の中央部にドレイン電極６、ドレイン電極６の周囲に環状のゲート電極５、ゲート電極５の周囲に環状のソース電極４がそれぞれ形成された構成となっているのに対し、図２に示す本発明の第２の実施の形態に係る窒素化合物含有半導体装置においては、ソース電極４、ゲート電極５及びドレイン電極６が環状ではなく帯状に形成された構成となっている。
本発明の第２の実施の形態に係る窒素化合物含有半導体装置も、各電極の形状及び配置を除くと、本発明の第１の実施の形態に係る窒素化合物含有半導体装置と同様の構造を有する窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））／窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）である。
図２に示すように、各電極を帯状に形成して配置することにより、ゲート幅を拡大することができ、素子の通電能力を向上させることが可能となる。
図３は、図２に示す本発明の第２の実施の形態に係る窒素化合物含有半導体装置の適用例を模式的に示す平面図である。
図３に示す適用例は、ソース端子７が引き出されたリードフレームと、ドレイン端子８が引き出されたドレイン電極配線と、ゲート端子９が引き出されたゲート電極配線と、本発明の第２の実施の形態に係る窒素化合物含有半導体装置が島状に２個形成され、リードフレーム上に搭載された半導体チップ１２と、２個の窒素化合物含有半導体装置上に形成されたソース電極、ドレイン電極及びゲート電極とリードフレーム、ドレイン電極配線及びゲート電極配線とをそれぞれ接続することにより２個の窒素化合物含有半導体装置を並列接続するボンディングワイヤ１１と、ソース端子７、ドレイン端子８及びゲート端子９を露出させた状態でリードフレーム、ドレイン電極配線及びゲート電極配線並びに半導体チップ１２が封入されたパッケージ１０と、を備えている。
半導体チップ１２に形成されている２個の窒素化合物含有半導体装置は、図３では本発明の第２の実施の形態に係る窒素化合物含有半導体装置として示されているが、本発明の第１の実施の形態に係る窒素化合物含有半導体装置であってもよいし、後述する本発明の各実施の形態に係る窒素化合物含有半導体装置であってもよい。
また、半導体チップ１２に形成する窒素化合物含有半導体装置の個数は、３個以上であってもよい。
このように、本発明の各実施の形態に係る窒素化合物含有半導体装置を複数個並列接続することにより、素子の面積を拡大したのと同様の効果が得られ、パッケージ全体としての定格電流を増大させることができる。
尚、図３に示す適用例では、２個の窒素化合物含有半導体装置上に形成されたソース電極、ドレイン電極及びゲート電極とリードフレーム、ドレイン電極配線及びゲート電極配線との各接続を、ボンディングワイヤ１１によって形成しているが、２個の窒素化合物含有半導体装置上に形成されたソース電極、ドレイン電極及びゲート電極上にハンダバンプを形成して、リードフレーム、ドレイン電極配線及びゲート電極配線とそれぞれ接続してもよい。
また、半導体チップ１２に形成されている複数個の窒素化合物含有半導体装置は、必ずしも同一の電極パターンを有している必要はなく、それぞれ異なった電極パターンを有していてもよい。
図４は、本発明の第３の実施の形態に係る窒素化合物含有半導体装置の構造を示す断面図である。
本発明の第３の実施の形態に係る窒素化合物含有半導体装置は、図１に示す本発明の第１の実施の形態に係る窒素化合物含有半導体装置に付加的構成要素を追加したものであり、シリコン（Ｓｉ）基板１と、シリコン基板１上に島状に形成された第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層としての窒化ガリウム（ＧａＮ）層２と、窒化ガリウム層２上に形成された第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層３と、窒化アルミニウムガリウム層３上の中央部に形成されたドレイン電極６と、窒化アルミニウムガリウム層３上のドレイン電極６周囲に形成された環状のゲート電極５と、窒化アルミニウムガリウム層３上のゲート電極５周囲に形成された環状のソース電極４と、窒化アルミニウムガリウム層３、ゲート電極５及びドレイン電極６を被覆する絶縁膜１３と、絶縁膜１３を介してゲート電極５周辺領域を被覆すると共にソース電極４に接続されたフィールドプレート電極１４と、を備えている。
即ち、本発明の第３の実施の形態に係る窒素化合物含有半導体装置は、図１に示す本発明の第１の実施の形態に係る窒素化合物含有半導体装置に対して、さらに、窒化アルミニウムガリウム層３、ゲート電極５及びドレイン電極６を被覆する絶縁膜１３と、絶縁膜１３を介してゲート電極５周辺領域を被覆すると共にソース電極４に接続されたフィールドプレート電極１４と、を付加した構成となっている。
本発明の第３の実施の形態に係る窒素化合物含有半導体装置によれば、例えば接地電位等の一定の電位に設定されたソース電極４に接続されたフィールドプレート電極１４がシールドとして機能することにより、ゲート電極５のドレイン側端部の電界が緩和されて、素子のさらなる高耐圧を実現することができる。
図５は、本発明の第３の実施の形態に係る窒素化合物含有半導体装置の変形例の構造を示す断面図である。
図５に示す変形例は、図４に示す本発明の第３の実施の形態に係る窒素化合物含有半導体装置の構成を一部改変したものであり、シリコン（Ｓｉ）基板１と、シリコン基板１上に島状に形成された第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層としての窒化ガリウム（ＧａＮ）層２と、窒化ガリウム層２上に形成された第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層３と、窒化アルミニウムガリウム層３上の中央部に形成されたドレイン電極６と、窒化アルミニウムガリウム層３上のドレイン電極６周囲に形成された環状のゲート電極５と、窒化アルミニウムガリウム層３上のゲート電極５周囲に形成された環状のソース電極４と、窒化アルミニウムガリウム層３及びゲート電極５を被覆すると共にドレイン電極６上に開口部が設けられた絶縁膜１３と、絶縁膜１３を介してゲート電極５周辺領域を被覆すると共にソース電極４に接続されたフィールドプレート電極１４と、絶縁膜１３を介してドレイン電極６周辺領域を被覆すると共にドレイン電極６に接続された第２のフィールドプレート電極１５と、を備えている。
即ち、この変形例は、図４に示す本発明の第３の実施の形態に係る窒素化合物含有半導体装置に対して、絶縁膜１３のドレイン電極６上の部分に開口部を設け、さらに、絶縁膜１３を介してドレイン電極６周辺領域を被覆すると共にドレイン電極６に接続された第２のフィールドプレート電極１５を付加した構成となっている。
本発明の第３の実施の形態に係る窒素化合物含有半導体装置の変形例によれば、第２のフィールドプレート電極１５を絶縁膜１３上のドレイン電極６周辺領域にも設けることにより、ドレイン電極端部の電界も緩和することが可能となり、図４に示す本発明の第３の実施の形態に係る窒素化合物含有半導体装置よりもさらに素子の高耐圧化を図ることができる。
図６は、本発明の第４の実施の形態に係る窒素化合物含有半導体装置の構造を示す断面図である。
本発明の第４の実施の形態に係る窒素化合物含有半導体装置は、シリコン（Ｓｉ）基板１と、シリコン基板１上に島状に形成された第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層としての窒化ガリウム（ＧａＮ）層２と、窒化ガリウム層２上に形成された第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層３と、窒化アルミニウムガリウム層３上の中央部に形成されたカソード電極１７と、窒化アルミニウムガリウム層３上の周縁部近傍に形成された環状のアノード電極１６と、窒化アルミニウムガリウム層３及びカソード電極１７を被覆する絶縁膜１３と、アノード電極１６／カソード電極１７間領域のアノード電極１６側の一部を絶縁膜１３を介して被覆すると共にアノード電極１６に接続されたフィールドプレート電極１４と、を備えている。
本発明の第４の実施の形態に係る窒素化合物含有半導体装置は、図４に示す本発明の第３の実施の形態に係る窒素化合物含有半導体装置と構造的に類似しているが、ソース電極４の代わりにアノード電極１６が形成され、ドレイン電極６の代わりにカソード電極１７が形成され、ゲート電極５に相当するものが形成されていないことから分かるように、本発明の第４の実施の形態に係る窒素化合物含有半導体装置は、窒化アルミニウムガリウム／窒化ガリウムヘテロ構造を備えたショットキーバリアダイオード（ＳＢＤ）である。
図４に示す本発明の第３の実施の形態に係る窒素化合物含有半導体装置は、窒化アルミニウムガリウム／窒化ガリウムヘテロ構造電界効果トランジスタ（ＨＦＥＴ）であるが、図４におけるゲート電極５は、バリア層としての窒化アルミニウムガリウム層３とショットキー接合を形成しているので、ゲート電極５／ドレイン電極６間領域には、ショットキーバリアダイオードが形成されていることになる。
従って、図４に示す本発明の第３の実施の形態に係る窒素化合物含有半導体装置と類似の構造により図６に示す本発明の第４の実施の形態に係る窒素化合物含有半導体装置を構成することによって、高耐圧ショットキーバリアダイオードを実現することができる。
即ち、図６に示す構造においては、バリア層としての窒化アルミニウムガリウム層３との間にショットキー接合を形成するアノード電極１６に接続されたフィールドプレート電極１４を設けて、アノード電極１６／カソード電極１７間領域のアノード電極１６側の一部を絶縁膜１３を介して被覆することにより、ショットキーバリアダイオードの高耐圧化を図ることができる。
図７は、本発明の第４の実施の形態に係る窒素化合物含有半導体装置の変形例の構造を示す断面図である。
図７に示す変形例は、図６に示す本発明の第４の実施の形態に係る窒素化合物含有半導体装置の構成を一部改変したものであり、シリコン（Ｓｉ）基板１と、シリコン基板１上に島状に形成された第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層としての窒化ガリウム（ＧａＮ）層２と、窒化ガリウム層２上に形成された第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層３と、窒化アルミニウムガリウム層３上の中央部に形成されたカソード電極１７と、窒化アルミニウムガリウム層３上の周縁部近傍に形成された環状のアノード電極１６と、窒化アルミニウムガリウム層３を被覆すると共にカソード電極１７上に開口部が設けられた絶縁膜１３と、アノード電極１６／カソード電極１７間領域のアノード電極１６側の一部を絶縁膜１３を介して被覆すると共にアノード電極１６に接続されたフィールドプレート電極１４と、絶縁膜１３を介してカソード電極１７周辺領域を被覆すると共にカソード電極１７に接続された第２のフィールドプレート電極１５と、を備えている。
即ち、この変形例は、図６に示す本発明の第４の実施の形態に係る窒素化合物含有半導体装置に対して、絶縁膜１３のカソード電極１７上の部分に開口部を設け、さらに、絶縁膜１３を介してカソード電極１７周辺領域を被覆すると共にカソード電極１７に接続された第２のフィールドプレート電極１５を付加した構成となっている。
本発明の第４の実施の形態に係る窒素化合物含有半導体装置の変形例によれば、第２のフィールドプレート電極１５を絶縁膜１３上のカソード電極１７周辺領域にも設けることにより、カソード電極端部の電界も緩和することが可能となり、図６に示す本発明の第４の実施の形態に係る窒素化合物含有半導体装置よりもさらに素子の高耐圧化を図ることができる。
図８は、本発明の第５の実施の形態に係る窒素化合物含有半導体装置の構造を示す断面図である。
本発明の第５の実施の形態に係る窒素化合物含有半導体装置は、図４に示す本発明の第３の実施の形態に係る窒素化合物含有半導体装置に付加的構成要素を追加したものであり、シリコン（Ｓｉ）基板１と、シリコン基板１上に島状に形成された第３の窒化アルミニウムガリウム（ＡｌｚＧａ１−ｚＮ（０≦ｚ≦１））層としてのｐ型窒化ガリウム（ＧａＮ）層１８と、ｐ型窒化ガリウム層１８上に形成された第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層としての窒化ガリウム（ＧａＮ）層２と、窒化ガリウム層２上に形成された第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層３と、窒化アルミニウムガリウム層３上の中央部に形成されたドレイン電極６と、窒化アルミニウムガリウム層３上のドレイン電極６周囲に形成された環状のゲート電極５と、窒化アルミニウムガリウム層３上のゲート電極５周囲に形成された環状のソース電極４と、窒化アルミニウムガリウム層３、ゲート電極５及びドレイン電極６を被覆する絶縁膜１３と、絶縁膜１３を介してゲート電極５周辺領域を被覆すると共にソース電極４に接続されたフィールドプレート電極１４と、を備えている。
即ち、本発明の第５の実施の形態に係る窒素化合物含有半導体装置は、図４に示す本発明の第３の実施の形態に係る窒素化合物含有半導体装置に対して、さらに、シリコン基板１上に島状に形成されたｐ型窒化ガリウム層１８を備え、その上に、窒化ガリウム層２、窒化アルミニウムガリウム層３、ドレイン電極６、ゲート電極５、ソース電極４、絶縁膜１３及びフィールドプレート電極１４を同様に備えた構成となっている。
換言すると、本発明の第５の実施の形態に係る窒素化合物含有半導体装置は、チャネル層を、窒化ガリウム層２だけではなく、ｐ型窒化ガリウム層１８及び窒化ガリウム層２によって形成している。
本発明の第５の実施の形態に係る窒素化合物含有半導体装置においては、シリコン基板１と窒化ガリウム層２との間にｐ型窒化ガリウム層１８を形成することによって、シリコン基板１とドレイン電極６との間にｐｉｎダイオードが形成されている。
従って、ドレイン電極６に高電圧が印加されてアバランシェ降伏が起きたときには、発生した正孔は、速やかにｐ型窒化ガリウム層１８を通過してシリコン基板１に排出されるため、高いアバランシェ耐量が実現され、素子の破壊や損傷を防止することができる。
この場合、シリコン基板１もｐ型窒化ガリウム層１８と同一導電型のｐ型であることが望ましい。
また、シリコン基板１とｐ型窒化ガリウム層１８との間のバンド不連続を小さくするために、シリコン基板１とｐ型窒化ガリウム層１８との間に、さらに窒化インジウムガリウム（ＩｎＧａＮ）層を形成してもよい。
図９は、本発明の第５の実施の形態に係る窒素化合物含有半導体装置の変形例の構造を示す断面図である。
図９に示す変形例は、図８に示す本発明の第５の実施の形態に係る窒素化合物含有半導体装置の構成を一部改変したものであり、シリコン（Ｓｉ）基板１と、シリコン基板１上に島状に形成された第３の窒化アルミニウムガリウム（ＡｌｚＧａ１−ｚＮ（０≦ｚ≦１））層としてのｐ型窒化ガリウム（ＧａＮ）層１８と、ｐ型窒化ガリウム層１８上に形成された第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層３と、窒化アルミニウムガリウム層３上の中央部に形成されたドレイン電極６と、窒化アルミニウムガリウム層３上のドレイン電極６周囲に形成された環状のゲート電極５と、窒化アルミニウムガリウム層３上のゲート電極５周囲に形成されると共にｐ型窒化ガリウム層１８に接続された環状のソース電極４と、窒化アルミニウムガリウム層３、ゲート電極５及びドレイン電極６を被覆する絶縁膜１３と、絶縁膜１３を介してゲート電極５周辺領域を被覆すると共にソース電極４に接続されたフィールドプレート電極１４と、を備えている。
即ち、この変形例は、図８に示す本発明の第５の実施の形態に係る窒素化合物含有半導体装置においてはｐ型窒化ガリウム層１８及び窒化ガリウム層２により形成されていたチャネル層全体をｐ型窒化ガリウム層１８のみによって形成すると共に、ｐ型窒化ガリウム層１８をソース電極４と接続している。
この変形例の構成においても、ドレイン電極６に高電圧が印加されてアバランシェ降伏が起きたときには、発生した正孔は、速やかにｐ型窒化ガリウム層１８を通過してシリコン基板１に排出されるため、高いアバランシェ耐量が実現され、素子の破壊や損傷を防止することができる。
図１０は、本発明の第６の実施の形態に係る窒素化合物含有半導体装置の構造を示す断面図である。
本発明の第６の実施の形態に係る窒素化合物含有半導体装置は、シリコン（Ｓｉ）基板１と、シリコン基板１上に島状に形成された第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層としての窒化ガリウム（ＧａＮ）層２と、窒化ガリウム層２上に形成された第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層３と、窒化アルミニウムガリウム層３上の中央部に形成されたドレイン電極６と、窒化アルミニウムガリウム層３上のドレイン電極６周囲に形成された環状のゲート電極５と、窒化アルミニウムガリウム層３上のゲート電極５周囲に形成された環状のソース電極４と、島状に形成された窒化ガリウム層２及び窒化アルミニウムガリウム層３の周囲に形成された溝状素子分離領域内面に形成されたパッシベーション膜１９と、パッシベーション膜１９が形成された溝状素子分離領域に埋め込まれた絶縁部材としてのコロイダルシリカ２０と、コロイダルシリカ２０が埋め込まれた溝状素子分離領域を被覆する絶縁膜２１と、を備えている。
即ち、本発明の第６の実施の形態に係る窒素化合物含有半導体装置は、島状に形成された素子領域間の溝状素子分離領域内面にパッシベーション膜１９を形成してからコロイダルシリカ２０を埋め込み、絶縁膜２１を溝状素子分離領域の蓋状部材として形成した構造を有している。
本発明の各実施の形態に係る窒素化合物含有半導体装置の製造工程においては、窒化ガリウム層２及び窒化アルミニウムガリウム層３を島状に結晶成長させて形成した後、電極パターンを形成するときにリソグラフィ工程を行う。このとき、島状の素子領域間に溝状素子分離領域が残存していると、レジストが溝に入り込んでリソグラフィ工程後も残存し、汚染源となってしまう。
そこで、本発明の第６の実施の形態に係る窒素化合物含有半導体装置においては、窒化ガリウム層２及び窒化アルミニウムガリウム層３を島状に結晶成長させて形成した後、島状の素子領域間の溝状素子分離領域内面にパッシベーション膜１９を堆積させて形成してからコロイダルシリカ２０を埋め込んで平坦化し、キャップ層として絶縁膜２１を堆積させて形成している。
以上のような構造を採用することにより、シリコン基板１上に存在していた島状の結晶膜厚に相当する段差を１μｍ以下に軽減して平坦化することにより、溝状素子分離領域に汚染源となる物質が入り込むのを防止することができ、また、溝状素子分離領域を絶縁部材によって埋め込むことにより、島状の素子領域の側壁を安定化させて、縦型素子を実現することができる。
図１１は、本発明の第６の実施の形態に係る窒素化合物含有半導体装置の変形例の構造を示す断面図である。
図１１に示す変形例は、図１０に示す本発明の第６の実施の形態に係る窒素化合物含有半導体装置に付加的構成要素を追加したものであり、シリコン（Ｓｉ）基板１と、シリコン基板１上に島状に形成された第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層としての窒化ガリウム（ＧａＮ）層２と、窒化ガリウム層２上に形成された第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層３と、窒化アルミニウムガリウム層３上の中央部に形成されたドレイン電極６と、窒化アルミニウムガリウム層３上のドレイン電極６周囲に形成された環状のゲート電極５と、窒化アルミニウムガリウム層３上のゲート電極５周囲に形成された環状のソース電極４と、島状に形成された窒化ガリウム層２及び窒化アルミニウムガリウム層３の周囲に形成された溝状素子分離領域内面に形成されたパッシベーション膜１９と、パッシベーション膜１９が形成された溝状素子分離領域に埋め込まれた絶縁部材としてのコロイダルシリカ２０と、コロイダルシリカ２０が埋め込まれた溝状素子分離領域を被覆する絶縁膜２１と、窒化アルミニウムガリウム層３、ソース電極４、ゲート電極５及びドレイン電極６を被覆する絶縁膜１３と、ソース電極４上の絶縁膜１３に設けられた開口部を介して一の素子のソース電極４と他の素子のソース電極４とを接続するソース電極配線２４と、ソース電極配線２４を被覆する絶縁膜２３と、ドレイン電極６上の絶縁膜１３及び絶縁膜２３に設けられた開口部を介して一の素子のドレイン電極６と他の素子のドレイン電極６とを接続するドレイン電極配線２６と、ゲート電極５上の絶縁膜１３及び絶縁膜２３に設けられた開口部を介して一の素子のゲート電極５と他の素子のゲート電極５とを接続するゲート電極配線（図示せず）と、を備えている。
即ち、本発明の第６の実施の形態に係る窒素化合物含有半導体装置の変形例は、一の素子と他の素子のソース電極４同士、ゲート電極５同士、ドレイン電極６同士をそれぞれ接続するソース電極配線２４、ゲート電極配線、ドレイン電極配線２６を付加的構成要素として備えたものである。
この変形例の構造によって、シリコン基板１上に形成された複数の素子が並列接続されたこととなり、素子面積を拡大したのと同様の効果を得ることができる。
図１０及び図１１に示す本発明の第６の実施の形態に係る窒素化合物含有半導体装置及びその変形例においては、溝状素子分離領域に埋め込まれる絶縁部材としてコロイダルシリカを用いて説明したが、他の顆粒状絶縁部材を用いてもよいし、スピンオングラス（ＳＯＧ）により液状ガラス材をスピンコートしてガラス層を形成してもよいし、ＢＰＳＧ（Boro-Phospho Silicate Glass）膜を形成してもよい。
また、素子は、窒化アルミニウムガリウム／窒化ガリウムヘテロ構造電界効果トランジスタ（ＨＦＥＴ）であるものとして説明したが、ショットキーバリアダイオード（ＳＢＤ）であってもよい。
尚、シリコン基板１とソース電極４とを電気的に接続した横型素子においては、島状の窒化ガリウム層２及び窒化アルミニウムガリウム層３の側壁部分には電圧が印加されないので、溝状素子分離領域に絶縁部材を埋め込まなくても、素子の動作性能上の問題が発生することはない。従って、この場合、溝状素子分離領域には、ポリシリコン等の半導体層を埋め込んでもよいし、電極配線と同様の金属材料を埋め込んでもよい。
以上、本発明に係る窒素化合物含有半導体装置について、第１乃至第６の実施の形態及びそれらの変形例を例示して説明したが、本発明は、例示した実施の形態に限定されるものではなく、当業者が容易に想到し得る変形例は、総て本発明と均等（等価）であると考えられる。
例えば、チャネル層としての第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層は、上記各実施の形態では窒化ガリウム（ＧａＮ）層２として説明したが、バリア層としての第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層３よりもアルミニウム組成比の小さい窒化アルミニウムガリウム（ＡｌＧａＮ）層として形成しても、実施可能である。
また、窒化アルミニウムガリウム層３の厚さは、必ずしも均一でなくてもよく、局所的に厚さが異なっていてもよいし、窒化アルミニウムガリウム層３上の一部にｎ型窒化ガリウム（ＧａＮ）層を形成する等のリセス構造が採用されていてもよい。
さらに、ヘテロ構造電界効果トランジスタのゲート閾値電圧は、通常、負の値であり、ノーマリオン型の素子であるが、本発明の構成は、ゲート閾値電圧に拘わらず、ノーマリオフ型の素子にも適用可能である。
加えて、素子の高耐圧化を図った例として、一段ソースフィールドプレート構造を用いて説明したが、これに限らず、ドレインフィールドプレート構造、多段フィールドプレート構造、リサーフ構造等の他の高耐圧化構造を用いても実施可能である。
また、島状の窒化アルミニウムガリウム層／窒化ガリウム層ヘテロ構造を含む窒素化合物含有半導体装置として、ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）を例に挙げて説明したが、ゲート構造をＭＩＳ構造としたＭＩＳ−ＨＦＥＴ、ｐ型窒化アルミニウムガリウム（ＡｌＧａＮ）層を含むｐｎダイオード、窒化ガリウム層のみを含むＪＦＥＴ等の素子においても、本発明の構成は適用可能である。
島状の窒化ガリウム層を結晶成長させる方法として、窒化シリコン（ＳｉＮ）膜や二酸化シリコン（ＳｉＯ２）をマスクとして選択的エピタキシャル成長技術を用いる方法を挙げたが、本発明は、島状に素子を形成することにより効果が得られるため、製造方法は結晶成長法に限定されるものではない。
また、シリコン基板上に窒化ガリウム層を結晶成長させる際に、低温で成長させた窒化ガリウム層、窒化アルミニウム層、窒化ガリウム層と窒化アルミニウム層との超格子構造等をバッファ層として用いるが、このバッファ層の種類によっても限定されるものではない。
本発明の第１の実施の形態に係る窒素化合物含有半導体装置の構成を模式的に示す斜視図である。 本発明の第２の実施の形態に係る窒素化合物含有半導体装置の構成を模式的に示す平面図である。 図２に示す本発明の第２の実施の形態に係る窒素化合物含有半導体装置の適用例を模式的に示す平面図である。 本発明の第３の実施の形態に係る窒素化合物含有半導体装置の構造を示す断面図である。 本発明の第３の実施の形態に係る窒素化合物含有半導体装置の変形例の構造を示す断面図である。 本発明の第４の実施の形態に係る窒素化合物含有半導体装置の構造を示す断面図である。 本発明の第４の実施の形態に係る窒素化合物含有半導体装置の変形例の構造を示す断面図である。 本発明の第５の実施の形態に係る窒素化合物含有半導体装置の構造を示す断面図である。 本発明の第５の実施の形態に係る窒素化合物含有半導体装置の変形例の構造を示す断面図である。 本発明の第６の実施の形態に係る窒素化合物含有半導体装置の構造を示す断面図である。 本発明の第６の実施の形態に係る窒素化合物含有半導体装置の変形例の構造を示す断面図である。
符号の説明
１ シリコン（Ｓｉ）基板
２ 窒化ガリウム（ＧａＮ）層（チャネル層）
３ 窒化アルミニウムガリウム（ＡｌＧａＮ）層（バリア層）
４ ソース電極
５ ゲート電極
６ ドレイン電極
７ ソース端子
８ ドレイン端子
９ ゲート端子
１０ パッケージ
１１ ボンディングワイヤ
１２ 半導体チップ
１３ 絶縁膜
１４ フィールドプレート電極
１５ 第２のフィールドプレート電極
１６ アノード電極
１７ カソード電極
１８ ｐ型窒化ガリウム（ＧａＮ）層
１９ パッシベーション膜
２０ コロイダルシリカ
２１ 絶縁膜
２３ 絶縁膜
２４ ソース電極配線
２６ ドレイン電極配線

Claims (3)

  1. シリコン基板と、
    前記シリコン基板上に島状に形成されたチャネル層としての第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層と、
    前記第１の窒化アルミニウムガリウム層上に形成された第１導電型又はｉ型のバリア層としての第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層と、
    前記第２の窒化アルミニウムガリウム層上に形成されたゲート電極と、
    前記第２の窒化アルミニウムガリウム層に電気的に接続されたドレイン電極と、
    前記第２の窒化アルミニウムガリウム層に電気的に接続され、前記ゲート電極及び前記ドレイン電極を包囲するように前記第２の窒化アルミニウムガリウム層の周縁部側でかつ周縁部の端部よりも内側に形成された環状のソース電極と、を備え、
    島状の前記第１の窒化アルミニウムガリウム層及び前記第２の窒化アルミニウムガリウム層により一つの半導体素子が形成され、
    前記ソース電極は、前記シリコン基板に電気的に接続されていることを特徴とする窒素化合物含有半導体装置。
  2. シリコン基板と、
    前記シリコン基板上に島状に形成されたチャネル層としての第１の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１））層と、
    前記第１の窒化アルミニウムガリウム層上に形成された第１導電型又はｉ型のバリア層としての第２の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ＜ｙ））層と、
    前記第２の窒化アルミニウムガリウム層上に形成されたゲート電極と、
    前記第２の窒化アルミニウムガリウム層に電気的に接続されたドレイン電極と、
    前記第２の窒化アルミニウムガリウム層に電気的に接続され、前記ゲート電極及び前記ドレイン電極を包囲するように前記第２の窒化アルミニウムガリウム層の周縁部側でかつ周縁部の端部よりも内側に形成された環状のソース電極と、を備え、
    島状の前記第１の窒化アルミニウムガリウム層及び前記第２の窒化アルミニウムガリウム層により一つの半導体素子が形成され、
    島状の前記第１の窒化アルミニウムガリウム層及び前記第２の窒化アルミニウムガリウム層により形成される前記半導体素子が複数個並列接続され、
    前記ソース電極は、前記シリコン基板に電気的に接続されていることを特徴とする窒素化合物含有半導体装置。
  3. 前記半導体素子は、
    前記ゲート電極上に形成された絶縁膜と、
    前記ゲート電極を被覆するように前記絶縁膜上に形成され、前記ソース電極に電気的に接続されたフィールドプレート電極と、をさらに備えることを特徴とする請求項１または２に記載の窒素化合物含有半導体装置。
JP2004177151A 2004-06-15 2004-06-15 窒素化合物含有半導体装置 Expired - Fee Related JP4810072B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004177151A JP4810072B2 (ja) 2004-06-15 2004-06-15 窒素化合物含有半導体装置
US10/961,033 US7250641B2 (en) 2004-06-15 2004-10-12 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004177151A JP4810072B2 (ja) 2004-06-15 2004-06-15 窒素化合物含有半導体装置

Publications (2)

Publication Number Publication Date
JP2006005005A JP2006005005A (ja) 2006-01-05
JP4810072B2 true JP4810072B2 (ja) 2011-11-09

Family

ID=35459598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004177151A Expired - Fee Related JP4810072B2 (ja) 2004-06-15 2004-06-15 窒素化合物含有半導体装置

Country Status (2)

Country Link
US (1) US7250641B2 (ja)
JP (1) JP4810072B2 (ja)

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005527102A (ja) 2001-07-24 2005-09-08 クリー　インコーポレイテッド 高電子移動度トランジスタ及びその製造方法
JP4810072B2 (ja) 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4637553B2 (ja) * 2004-11-22 2011-02-23 パナソニック株式会社 ショットキーバリアダイオード及びそれを用いた集積回路
US9640649B2 (en) * 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
JP4902131B2 (ja) * 2005-03-31 2012-03-21 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法
US20060226442A1 (en) * 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
JP2007059595A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
US8809907B2 (en) * 2006-03-14 2014-08-19 Northrop Grumman Systems Corporation Leakage barrier for GaN based HEMT active device
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
JP2007294769A (ja) * 2006-04-26 2007-11-08 Toshiba Corp 窒化物半導体素子
JP4999065B2 (ja) * 2006-11-09 2012-08-15 古河電気工業株式会社 パワー半導体素子
JP5074742B2 (ja) * 2006-11-10 2012-11-14 古河電気工業株式会社 ショットキーバリアダイオード
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US7674666B2 (en) * 2007-02-23 2010-03-09 Sensor Electronic Technology, Inc. Fabrication of semiconductor device having composite contact
US7655962B2 (en) * 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
US8212290B2 (en) 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
JP5242068B2 (ja) * 2007-03-23 2013-07-24 古河電気工業株式会社 ＧａＮ系半導体デバイスおよびその製造方法
JP4478175B2 (ja) * 2007-06-26 2010-06-09 株式会社東芝 半導体装置
WO2009007943A1 (en) * 2007-07-09 2009-01-15 Freescale Semiconductor, Inc. Hetero-structure field effect transistor, integrated circuit including a hetero-structure field effect transistor and method for manufacturing a hetero-structure field effect transistor
JP5526470B2 (ja) * 2007-09-03 2014-06-18 サンケン電気株式会社 窒化物系化合物半導体装置
EP2188842B1 (en) * 2007-09-12 2015-02-18 Transphorm Inc. Iii-nitride bidirectional switches
US8791503B2 (en) 2007-09-18 2014-07-29 International Rectifier Corporation III-nitride semiconductor device with reduced electric field between gate and drain and process for its manufacture
US20090140293A1 (en) * 2007-11-29 2009-06-04 General Electric Company Heterostructure device and associated method
JP5504561B2 (ja) * 2007-11-29 2014-05-28 日亜化学工業株式会社 定電流ダイオード及び定電流ダイオード付き発光装置
JP5369434B2 (ja) * 2007-12-21 2013-12-18 サンケン電気株式会社 双方向スイッチ
US8378387B2 (en) * 2008-03-04 2013-02-19 Nec Corporation Field effect transistor and method of manufacturing the same
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP2010010412A (ja) * 2008-06-27 2010-01-14 Furukawa Electric Co Ltd:The 半導体素子及びその製造方法
JPWO2010021099A1 (ja) * 2008-08-22 2012-01-26 パナソニック株式会社 電界効果トランジスタ
JP5608322B2 (ja) 2008-10-21 2014-10-15 パナソニック株式会社 双方向スイッチ
US8338871B2 (en) * 2008-12-23 2012-12-25 Sensor Electronic Technology, Inc. Field effect transistor with electric field and space-charge control contact
US8395392B2 (en) * 2008-12-23 2013-03-12 Sensor Electronic Technology, Inc. Parameter extraction using radio frequency signals
DE102009018054B4 (de) * 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
AU2010281317A1 (en) 2009-08-04 2012-02-23 Gan Systems Inc. Island matrixed gallium nitride microwave and power switching transistors
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9029866B2 (en) * 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
JP2011040676A (ja) * 2009-08-18 2011-02-24 Sanken Electric Co Ltd 半導体装置及びその製造方法
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5609055B2 (ja) * 2009-10-02 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
JP2011124385A (ja) 2009-12-10 2011-06-23 Sanken Electric Co Ltd 化合物半導体装置及びその製造方法
JP2011142182A (ja) * 2010-01-06 2011-07-21 Sharp Corp 電界効果トランジスタ
JP2011182591A (ja) * 2010-03-02 2011-09-15 Panasonic Corp 半導体装置
JP2011192882A (ja) * 2010-03-16 2011-09-29 Nec Corp 半導体構造及び半導体装置及びその製造方法
JP5604147B2 (ja) * 2010-03-25 2014-10-08 パナソニック株式会社 トランジスタ及びその製造方法
CN102893392B (zh) 2010-04-13 2015-08-05 Gan系统公司 采用孤岛拓扑结构的高密度氮化镓器件
JP5688556B2 (ja) * 2010-05-25 2015-03-25 パナソニックＩｐマネジメント株式会社 電界効果トランジスタ
JP2011249728A (ja) * 2010-05-31 2011-12-08 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5457292B2 (ja) * 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
CN102097492A (zh) * 2010-12-24 2011-06-15 中山大学 异质结构场效应二极管及制造方法
USD701843S1 (en) * 2010-12-28 2014-04-01 Sumitomo Electric Industries, Ltd. Semiconductor device
JP5758132B2 (ja) 2011-01-26 2015-08-05 株式会社東芝 半導体素子
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5923242B2 (ja) * 2011-02-09 2016-05-24 サンケン電気株式会社 化合物半導体装置及び化合物半導体装置の製造方法
US8586997B2 (en) 2011-02-15 2013-11-19 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
JP2012190936A (ja) * 2011-03-09 2012-10-04 Sharp Corp 半導体装置のデバイス実装構造
CN103582939B (zh) 2011-06-24 2016-03-09 松下知识产权经营株式会社 氮化物半导体装置
JP2012004573A (ja) * 2011-07-15 2012-01-05 Sharp Corp 電界効果トランジスタ
JP2013026342A (ja) * 2011-07-19 2013-02-04 Sanken Electric Co Ltd 窒化物半導体装置
KR20130014849A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 쇼트키 배리어 다이오드 및 이의 제조방법
US20130056753A1 (en) 2011-09-06 2013-03-07 Grigory Simin Semiconductor Device with Low-Conducting Field-controlling Element
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US9748362B2 (en) 2011-09-19 2017-08-29 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor with channel having multiple adjacent sections
US9263533B2 (en) 2011-09-19 2016-02-16 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor including a channel with a plurality of adjacent sections
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8994035B2 (en) 2011-11-21 2015-03-31 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US9673285B2 (en) 2011-11-21 2017-06-06 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP2013182992A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体装置
JP2013183062A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP2013183061A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
US8941148B2 (en) 2012-03-06 2015-01-27 Infineon Technologies Austria Ag Semiconductor device and method
JP5659182B2 (ja) * 2012-03-23 2015-01-28 株式会社東芝 窒化物半導体素子
JP2012160746A (ja) * 2012-03-26 2012-08-23 Furukawa Electric Co Ltd:The パワー半導体素子
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
JP2013222781A (ja) * 2012-04-16 2013-10-28 Sharp Corp 半導体装置のデバイス実装構造
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
DE102012207501B4 (de) 2012-05-07 2017-03-02 Forschungsverbund Berlin E.V. Halbleiterschichtenstruktur
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9917080B2 (en) * 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9129889B2 (en) * 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
EP3063792B1 (en) * 2013-10-29 2019-06-12 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
JP6261291B2 (ja) * 2013-11-07 2018-01-17 シャープ株式会社 ＧａＮ系電界効果トランジスタおよび窒化物半導体装置
JP6135487B2 (ja) 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP6287669B2 (ja) * 2014-07-31 2018-03-07 日亜化学工業株式会社 電界効果トランジスタ
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
JP2016171197A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体装置
US9871067B2 (en) * 2015-11-17 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Infrared image sensor component
JP6261553B2 (ja) * 2015-11-27 2018-01-17 株式会社豊田中央研究所 窒化物半導体装置及びその製造方法
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
US9899481B2 (en) 2016-01-18 2018-02-20 Infineon Technologies Austria Ag Electronic component and switch circuit
TWI813243B (zh) 2016-05-31 2023-08-21 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
US9881862B1 (en) 2016-09-20 2018-01-30 Infineon Technologies Austria Ag Top side cooling for GaN power device
US9899484B1 (en) 2016-12-30 2018-02-20 Texas Instruments Incorporated Transistor with source field plates under gate runner layers
CN107068740B (zh) * 2017-03-29 2019-12-03 西安电子科技大学 源阶梯场板垂直型功率晶体管
JP7316757B2 (ja) 2018-02-23 2023-07-28 ローム株式会社 半導体装置
US11424330B2 (en) * 2018-10-03 2022-08-23 Mitsubishi Electric Corporation Field-effect transistor
FR3088485B1 (fr) * 2018-11-13 2021-04-30 Commissariat Energie Atomique Dispositif semi-conducteur a plaque de champ
WO2021189182A1 (zh) 2020-03-23 2021-09-30 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
US11769807B2 (en) * 2020-08-03 2023-09-26 Semiconductor Components Industries, Llc Lateral transistor with extended source finger contact
US11145579B1 (en) * 2020-09-11 2021-10-12 Navitas Semiconductor Limited Thermally enhanced electronic packages for GaN power integrated circuits
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437267Y2 (ja) * 1973-07-12 1979-11-08
JPH0239573A (ja) * 1988-07-29 1990-02-08 Hitachi Ltd ゲートバイアホール型半導体素子
JPH04262577A (ja) * 1991-02-15 1992-09-17 Toshiba Corp 縦型電界効果トランジスタ
JP3135939B2 (ja) * 1991-06-20 2001-02-19 富士通株式会社 Ｈｅｍｔ型半導体装置
JPH06209015A (ja) * 1992-10-26 1994-07-26 Kobe Steel Ltd ダイヤモンド接合型電界効果トランジスタ及びその製造方法
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
JPH11307552A (ja) * 1998-04-17 1999-11-05 Sanken Electric Co Ltd 半導体素子
US6100549A (en) * 1998-08-12 2000-08-08 Motorola, Inc. High breakdown voltage resurf HFET
JP4285928B2 (ja) 2001-07-02 2009-06-24 三洋電機株式会社 半導体層の形成方法
JP2003257997A (ja) * 2002-02-28 2003-09-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体装置を製造する方法
JP4810072B2 (ja) 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置

Also Published As

Publication number Publication date
JP2006005005A (ja) 2006-01-05
US20050274977A1 (en) 2005-12-15
US7250641B2 (en) 2007-07-31

Similar Documents

Publication Publication Date Title
JP4810072B2 (ja) 窒素化合物含有半導体装置
JP4478175B2 (ja) 半導体装置
TWI567930B (zh) 半導體裝置
US20070254431A1 (en) Nitride semiconductor device
TW202213770A (zh) 半導體裝置
JP5597581B2 (ja) 窒化物半導体装置及びその製造方法
CN111883588A (zh) 用于hemt器件的侧壁钝化
KR20160057343A (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
JP2009117820A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
US10249725B2 (en) Transistor with a gate metal layer having varying width
JP6834546B2 (ja) 半導体装置及びその製造方法
WO2012160757A1 (ja) ショットキーダイオード
JP2007180143A (ja) 窒化物半導体素子
US20240038886A1 (en) Semiconductor device and method for manufacturing the same
CN116504759B (zh) 一种半导体器件及其制备方法
US20220359669A1 (en) Nitride semiconductor device and method of manufacturing the same
US11916139B2 (en) Semiconductor device
CN111613666B (zh) 半导体组件及其制造方法
JP7313197B2 (ja) 半導体装置
JP7231824B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2011142182A (ja) 電界効果トランジスタ
KR20220006402A (ko) 고전자 이동도 트랜지스터
CN115863401B (zh) 常闭型晶体管及其制备方法
WO2024087005A1 (en) Nitride-based semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees