JP2004014716A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004014716A JP2004014716A JP2002164856A JP2002164856A JP2004014716A JP 2004014716 A JP2004014716 A JP 2004014716A JP 2002164856 A JP2002164856 A JP 2002164856A JP 2002164856 A JP2002164856 A JP 2002164856A JP 2004014716 A JP2004014716 A JP 2004014716A
- Authority
- JP
- Japan
- Prior art keywords
- gallium nitride
- mesfet
- schottky
- copper
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/061—Manufacture or treatment of FETs having Schottky gates
- H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
- H10D30/0614—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made after the completion of the source and drain regions, e.g. gate-last processes using dummy gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6738—Schottky barrier electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】優れたショットキー特性と高い密着性とを兼ね備えたショットキー電極を有する窒化ガリウム系化合物半導体を提供する。
【解決手段】サファイア基板１０上に、バッファ層１１、ノンドープの窒化ガリウム層１２及びｎ型窒化ガリウム活性層１３を形成する。当該ｎ型窒化ガリウム活性層１３上には、ソース電極及びドレイン電極としてのオーミック電極１４ａ、１４ｂと、ゲート電極としてのショットキー電極１５とを形成する。ここで、ショットキー電極１５はパラジウム銅という銅合金であって、銅の重量含有率は５％である。
【選択図】 図１
【解決手段】サファイア基板１０上に、バッファ層１１、ノンドープの窒化ガリウム層１２及びｎ型窒化ガリウム活性層１３を形成する。当該ｎ型窒化ガリウム活性層１３上には、ソース電極及びドレイン電極としてのオーミック電極１４ａ、１４ｂと、ゲート電極としてのショットキー電極１５とを形成する。ここで、ショットキー電極１５はパラジウム銅という銅合金であって、銅の重量含有率は５％である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、窒化ガリウム系化合物半導体層を備える半導体装置に関し、特に、窒化ガリウム系化合物半導体層を備える半導体装置において用いられるショットキー電極の材質の改善に関する。
【０００２】
【従来の技術】
近年、無線通信の広帯域化等に伴ってより高い周波数で動作することができる高周波回路に対する要望が高まっている。斯かる高周波回路を構成する半導体素子も、当然、高周波に対応したものでなければならない。このような要請に応えることができる高周波のパワーデバイス材料として、窒化ガリウム系化合物半導体素子が有望視されている。窒化ガリウム系化合物半導体とは、窒化ガリウム（ＧａＮ）、窒化ガリウム・アルミニウム（ＡｌＧａＮ）、窒化ガリウム・インジウム（ＩｎＧａＮ）、窒化ガリウム・インジウム・アルミニウム（ＩｎＡｌＧａＮ）等の化合物半導体をいい、一般に、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）と表される。
【０００３】
窒化ガリウム系化合物半導体は、高い絶縁破壊電界強度、高い熱伝導率、高い電子飽和速度を有している。殊に、ＡｌＧａＮ／ＧａＮヘテロ接合構造の窒化ガリウム系化合物半導体は、電界強度が１×１０５Ｖ／ｃｍであり、ＧａＡｓの２倍以上の電子速度を有することを特徴としている。このため、窒化ガリウム系化合物半導体素子を微細化すれば、優れた高周波動作が実現されるのではないかと期待されている。
【０００４】
このような窒化ガリウム系化合物半導体を用いた回路素子としてＭＥＳＦＥＴ（ｍｅｔａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）がある。ＭＥＳＦＥＴは、シリコンやゲルマニウム等のｎ型ドーパントをドープされてｎ型特性を示す窒化ガリウム系化合物半導体に、ゲート電極としてショットキー電極を配設した構成を備えている電界効果トランジスタである。ソース電極並びにドレイン電極には、オーミック電極が用いられる。
【０００５】
【発明が解決しようとする課題】
このような電界効果トランジスタをより高い周波数で動作させるためには、ゲート電極のゲート長を縮小して、ゲート電極自体の容量を低減しなければならない。特に、良好な高周波特性が要求されるデバイスでは、ゲート長がサブハーフミクロン以下であるような微細ゲートが不可欠である。
【０００６】
しかしながら、ゲート長を縮小すると、ゲート電極と窒化ガリウム系化合物半導体との密着性が低下し、半導体プロセス中にショットキー電極が剥離したり、或いは、基板から浮いたりするために、加工歩留まりが低下するという問題がある。
また、一般に、窒化ガリウム系化合物半導体を用いた電界効果トランジスタにおいては、金、白金、パラジウム、ニッケル等の金属がショットキー電極として用いられ、バリアハイトや理想因子ｎ値といったショットキー特性が良い金属材料ほど剥離し易い傾向にある。このため高周波でより良いショットキー特性を実現することが大きな技術課題となっている。
【０００７】
なお、バリアハイトΦｂと理想因子ｎ値の定義については下記を参照されたい。（ＤｉｅｔｅｒＫ．Ｓｃｈｒｏｄｅｒ，“ＳｅｍｉｃｏｎｄｕｃｔｏｒＭａｔｅｒｉａｌａｎｄＤｅｖｉｃｅＣｈａｒａｃｔｅｒｉｚａｔｉｏｎ，ＳｅｃｏｎｄＥｄｉｔｉｏｎ”，Ｊｏｈｎ Ｗｉｌｅｙ＆Ｓｏｎｓ，Ｌｔｄ．，ｐｐ．１６８−１７３，Ｊｕｌｙ１９９８．）
本発明は、以上のような問題点に鑑みてなされたものであって、優れたショットキー特性と高い密着性とを兼ね備えたショットキー電極を有する窒化ガリウム系化合物半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る半導体装置は、窒化ガリウム系化合物半導体層と、前記窒化ガリウム系化合物半導体層上に形成されたショットキー電極とを備えている半導体装置であって、前記ショットキー電極は銅合金から成っていることを特徴とする。このようにすれば、高い密着性を備えたショットキー電極を有する窒化ガリウム系化合物半導体装置を得ることができる。
【０００９】
前記銅合金はパラジウム、金、白金、或いはニッケルを含有することを特徴とする。このようにすれば、優れたショットキー特性と高い密着性とを併せもつ窒化ガリウム化合物半導体装置を得ることができる。
また、前記銅合金中における、銅の重量含有率は、２０％以下であることを特徴とする。このようにすれば、特に、優良なショットキー特性を達成することができる。
【００１０】
【発明の実施の形態】
以下、本発明に係る半導体装置の実施の形態について、ＭＥＳＦＥＴを例に取り、図面を参照しながら説明する。
［１］ 第１の実施の形態
［１−１］ 第１の実施の形態に係るＭＥＳＦＥＴの構成
以下、第１の実施の形態に係るＭＥＳＦＥＴについて説明する。図１は、本実施の形態に係るＭＥＳＦＥＴの断面を示す断面図である。図１に示すように、ＭＥＳＦＥＴ１においては、サファイア基板１０上にバッファ層１１が形成され、更に、当該バッファ層１１上に窒化ガリウム層１２が形成されている。窒化ガリウム層１２は、ノンドープの窒化ガリウム層である。
【００１１】
窒化ガリウム層１２上には、シリコンをドープされてｎ型とされた窒化ガリウム活性層１３が形成されている。当該ｎ型窒化ガリウム活性層１３のキャリア濃度は、７×１０１７ｃｍ−３である。ｎ型窒化ガリウム活性層１３上には３つの電極が形成されている。すなわち、オーミック電極１４ａ、１４ｂと、これらオーミック電極１４ａ、１４ｂの間に挟まれたショットキー電極１５である。
【００１２】
オーミック電極１４ａ、１４ｂは、それぞれＭＥＳＦＥＴ１のソース電極とドレイン電極となっている。また、ショットキー電極１５は、ＭＥＳＦＥＴ１のゲート電極である。また、当該ショットキー電極１５の材質は、パラジウム銅（以下、「ＰｄＣｕ」という。）という銅合金である。当該銅合金ＰｄＣｕにおける銅の重量含有率は概ね５％である。
【００１３】
［１−２］ 第１の実施の形態に係るＭＥＳＦＥＴの製造方法
次に、このような構成を有するＭＥＳＦＥＴ１の製造方法について説明する。図２は、ＭＥＳＦＥＴ１の製造方法であって、特に、ショットキー電極１５の形成に関連する各工程を示す製造工程図である。図２（ａ）に示すように、サファイア基板１０上には、前述のように、バッファ層１１、窒化ガリウム層１２、ｎ型窒化ガリウム活性層１３が形成されており、ｎ型窒化ガリウム活性層上には、既に、オーミック電極１４ａ、１４ｂが形成されている。
【００１４】
このような状態にまで製造されたＭＥＳＦＥＴ１上に、電子線に対して感応性をもつレジストを塗布する。そして、当該レジストにおけるショットキー電極１５に相当する位置に電子線を照射し、現像すると、前記ｎ型窒化ガリウム活性層１３が露出するような開口部を有するフォトレジストパターン１６ａ、１６ｂが形成される（図２（ａ））。
【００１５】
そして、真空蒸着等によって、ＭＥＳＦＥＴ１上に銅合金ＰｄＣｕを成膜する。図２（ｂ）は、銅合金ＰｄＣｕを成膜した後のＭＥＳＦＥＴ１の様子を示す図である。図２（ｂ）から分かるように、フォトレジストパターン１６ａ、１６ｂ及びｎ型窒化ガリウム活性層１３の上にそれぞれ銅合金ＰｄＣｕが成膜されている。
【００１６】
最後に、レジスト除去液（例えば、アセトン等の有機溶剤が用いられる。）を用いてフォトレジストパターン１６ａ、１６ｂを除去する。すると、ｎ型窒化ガリウム活性層１３上に付着した銅合金ＰｄＣｕが残されて、前述の図１のようなＭＥＳＦＥＴ１が得られる（リフトオフ工程）。
尚、ここで、レジストやレジスト上に付着した銅合金ＰｄＣｕを除去する際には、超音波によってこれらを除去する超音波処理や、高圧スプレーに用いる高圧スプレー処理を併用するのが一般的である。
【００１７】
［１−３］ 第１の実施の形態に係るＭＥＳＦＥＴの評価
（１） 加工歩留まり
本実施の形態に係るＭＥＳＦＥＴ１のショットキー電極１５とｎ型窒化ガリウム活性層１３との密着性を評価するにあたって、先ず、ゲート長を変化させ、それぞれについて加工歩留まりを求めた。図３は、本実施の形態に係るＭＥＳＦＥＴ１と、ショットキー電極の材質がパラジウムである従来型のＭＥＳＦＥＴとについてゲート長と加工歩留まりの関係を示すグラフである。
【００１８】
図３において、グラフＡは、本実施の形態に係るＭＥＳＦＥＴ１についてのゲート長と加工歩留まりとの関係を示している。また、グラフＢはショットキー電極の材質がパラジウムである従来型のＭＥＳＦＥＴについてのゲート長と加工歩留まりとの関係を示している。
グラフＢが示すように、従来型のＭＥＳＦＥＴでは、ゲート長に依存して加工歩留まりが大きく変化する。すなわち、ゲート長が１μｍのときは加工歩留まりが概ね６０％であるのに対して、ゲート長が０．３μｍのときには加工歩留まりが約２０％と、ゲート長が１μｍのときの３分の１にまで低下している。
このように、従来型のＭＥＳＦＥＴでは、ゲート長が小さくなるに従って加工歩留まりが著しく低下する。
【００１９】
これに対して、本実施の形態に係るＭＥＳＦＥＴ１では、グラフＡが示すように、ゲート長にかかわらず、加工歩留まりはほぼ一定となっており、常に、ほぼ１００％を維持している。このように、本実施の形態に係るＭＥＳＦＥＴ１においては、ショットキー電極１５とｎ型窒化ガリウム活性層とが優れた密着性を示すことが分かる。
【００２０】
なお、従来型のＭＥＳＦＥＴにおける、ショットキー電極とｎ型窒化ガリウム活性層との剥離は、専らリフトオフ工程における超音波処理や高圧スプレー処理によって発生する。これに対して、超音波のパワーを下げたり、高圧スプレーの圧力を下げたりすれば、ショットキー電極の剥離を減少させることは不可能ではない。
【００２１】
しかしながら、斯かる措置をとれば、フォトレジストパターン上に金属膜が残存してしまうので、やはり加工歩留まりが低下する。この意味においても、従来型のＭＥＳＦＥＴでは加工歩留まりを向上させることが困難である。
これに対して、本実施の形態に係るＭＥＳＦＥＴ１においては、リフトオフ工程における超音波処理や高圧スプレー処理に起因するショットキー電極の剥離はまったく発生しない。従って、超音波のパワーを下げる等の対策をする必要がないので、フォトレジストパターン上に金属幕が残存することに起因する加工歩留まりの低下も発生しない。このように、本実施の形態によれば、ほぼ１００％の加工歩留まりを達成できる。
【００２２】
（２） 順方向Ｉ−Ｖ特性と逆耐圧特性
次に、本実施の形態に係るＭＥＳＦＥＴ１のショットキー特性を評価するために、ＭＥＳＦＥＴ１と同条件で形成したショットキーダイオードの順方向Ｉ−Ｖ特性と逆耐圧特性を計測した。ここで、当該ショットキーダイオードの面積は、概ね１００μｍ２である。
【００２３】
図４は、ＭＥＳＦＥＴ１と同一の条件で形成したショットキーダイオード（以下、「本実施の形態に係るショットキーダイオード」という。）と従来型のショットキーダイオードとについて、それぞれ順方向Ｉ−Ｖ特性を示すグラフである。ここで、従来型のショットキーダイオードのショットキー電極の材質はパラジウムのみとした。
【００２４】
図４において、グラフＣは本実施の形態に係るショットキーダイオードの順方向Ｉ−Ｖ特性を示すグラフである。また、グラフＤは従来型のショットキーダイオードの順方向Ｉ−Ｖ特性を示すグラフである。
図４に示すように、本実施の形態に係るショットキーダイオードは、従来型のショットキーダイオードとほぼ同様の順方向Ｉ−Ｖ特性を示すことが分かった。逆耐圧特性についても、図４から分かるように、本実施の形態に係るショットキーダイオードでは、電圧値が１００Ｖのときに電流量が−１００ｐＡとなっている。また、従来型のショットキーダイオードでは、電圧値が１００Ｖのときに電流量が−１５０ｐＡとなっており、いずれもほぼ同等の逆耐圧特性を示している。
【００２５】
（３） バリアハイトと理想因子
上記以外のショットキー特性としてバリアハイト（障壁高さ）と理想因子ｎ値についても計測を行なった。本実施の形態に係るショットキーダイオードのバリアハイトは０．９５ｅＶである、理想因子ｎ値は１．２５である。一方、従来型のショットキーダイオードのバリアハイトは０．９４ｅｖであり、理想因子ｎ値は１．２７となっており、いずれもほぼ同等のショットキー特性を示している。
【００２６】
図５は、面積が１００μｍ２であるショットキー電極について、銅合金ＰｄＣｕに占める銅の重量含有率とショットキー特性の関係を示すグラフであって、図５（ａ）は、銅の重量含有率とバリアハイトΦｂの関係を示し、図５（ｂ）は、銅の重量含有率と理想因子ｎ値の関係を示している。また、図５（ａ）、（ｂ）には、エイジング後のショットキー特性も併記されている。
【００２７】
さて、図５（ａ）におけるグラフｅはエイジング前のバリアハイトを示し、グラフｆはエイジング後のバリアハイトを示している。図５（ａ）に示されるように、銅の重量含有率が概ね２０％以下の場合には、本実施の形態に係る銅合金ＰｄＣｕは、単体のパラジウムを用いたショットキー電極と同等のバリアハイトを達成できており、また、このバリアハイトはエイジングによっても殆ど劣化しない。
【００２８】
また、銅の重量含有率が２０％を超えるとバリアハイトは徐々に低下し、かつ、エイジングによる劣化の程度も大きくなることが分かる。これは、銅の重量含有率が大きいほど、エイジングによって銅が酸化されることによる影響が大きく現われているものと考えられる。この銅が酸化されることによる影響とは、例えば、銅合金ＰｄＣｕの電気抵抗が高くなる等である。
【００２９】
図５（ｂ）におけるグラフｇはエイジング前の理想因子ｎ値を示し、グラフｈはエイジング後の理想因子ｎ値を示している。図５（ｂ）に示されるように、銅の重量含有率が概ね２０％以下の場合には、本実施の形態に係る銅合金ＰｄＣｕは、単体のパラジウムを用いたショットキー電極と同等の理想因子ｎ値を達成できている。
【００３０】
また、銅の重量含有率が２０％以下の場合には、本実施の形態に係る銅合金ＰｄＣｕの理想因子ｎ値は、エイジングによっても殆ど劣化しない。また、銅の重量含有率が２０％を超えると理想因子ｎ値は徐々に増加し、理想値である１から離れる。また、銅の重量含有率が２０％よりも高いほど、エイジングによる劣化の程度が大きくなることが分かる。
【００３１】
［２］ 第２の実施の形態
次に、本発明の第２の実施の形態について、上記第１の実施の形態と同様にＭＥＳＦＥＴを例にとって、図面を参照しながら説明する。
［２−１］ 第２の実施の形態に係るＭＥＳＦＥＴの構成
図６は、本実施の形態に係るＭＥＳＦＥＴの断面を示す断面図である。図６に示すように、ＭＥＳＦＥＴ２においては、サファイア基板２０上には、サファイア基板２０に近い方から順にバッファ層２１、ノンドープの窒化ガリウム層２２、及びｎ型窒化ガリウム活性層２３が形成されている。バッファ層２１は窒化ガリウムからなっており、その膜厚は約２０ｎｍである。窒化ガリウム層２２の膜厚は約２μｍである。
【００３２】
ｎ型窒化ガリウム活性層２３はシリコンをドープされており、そのキャリア濃度は７×１０１７ｃｍ−３である。また、ｎ型窒化ガリウム活性層２３の膜厚は約１００ｎｍである。ｎ型窒化ガリウム活性層２３上には３つの電極が形成されている。本実施の形態に係るＭＥＳＦＥＴ２は、これら３つの電極の構成において、前記第１の実施の形態に係るＭＥＳＦＥＴ１の対応する各電極の構成と相違している。
【００３３】
すなわち、ＭＥＳＦＥＴ２が有する３つの電極のうち、ソース電極とドレイン電極はオーミック電極２４ａ、２４ｂであって、ｎ型窒化ガリウム活性層２３に近い方からチタン層、アルミニウム層の順に形成された２層構造となっている。各オーミック電極２４ａ、２４ｂを構成するチタン層の膜厚は約２０ｎｍであり、アルミニウム層の膜厚は約２００ｎｍである。
【００３４】
ＭＥＳＦＥＴ２のゲート電極はショットキー電極２５であって、当該ショットキー電極２５のｎ型窒化ガリウム活性層２３と反対側には金属層２６が形成されている。ショットキー電極２５は、前記第１の実施の形態に係るＭＥＳＦＥＴ１のショットキー電極１５と同様に銅合金ＰｄＣｕからなっており、銅の重量含有率は５％である。
【００３５】
また、金属層２６は、ｎ型窒化ガリウム活性層２３に近い方からチタン層、白金層、金層の順に形成されている。ここで、前記ショットキー電極２５の膜厚は約５０ｎｍであり、チタン層、白金層、金層の膜厚はそれぞれ約５０ｎｍ、約５０ｎｍ、及び約２００ｎｍである。このように、ショットキー電極２５上に金属層２６することによって、ＭＥＳＦＥＴ２のゲート電極の電気抵抗を低減することができる。
【００３６】
［２−２］ 第２の実施の形態に係るＭＥＳＦＥＴの製造方法
次に、ＭＥＳＦＥＴ２の製造方法について説明する。図７は、ＭＥＳＦＥＴ２の製造方法の各工程を示す製造工程図である。図７（ａ）に示すように、サファイア基板２０上に、ＭＯＣＶＤ（Ｍｅｔａｌ−ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって、バッファ層２１、窒化ガリウム層２２、ｎ型窒化ガリウム活性層２３を形成する。
【００３７】
次に、メサエッチングによって、ｎ型窒化ガリウム活性層２３を、その一部を台状に残して、除去する。この台状の部分にＭＥＳＦＥＴが形成される。続いて、当該台状のｎ型窒化ガリウム活性層２３上にオーミック電極２４ａ、２４ｂを形成する。これらオーミック電極２４ａ、２４ｂは、リフトオフ工程によって、先ずチタン層２４ａ２、２４ｂ２を蒸着し、次いでアルミニウム層２４ａ１、２４ｂ１を蒸着することによって形成される。そして、当該リフトオフ工程を経た後、６００℃で１分間アニーリング処理を施す。
【００３８】
このようにしてオーミック電極２４ａ、２４ｂが形成された後、ショットキー電極２５と金属層２６が、これもリフトオフ工程によって形成される。すなわち、ＭＥＳＦＥＴ２にレジストが塗布された後、ショットキー電極２５に相当する位置に開口部が設けられる。そして、銅合金ＰｄＣｕ、チタン、白金、金の順に金属が蒸着された後、レジストを除去することによってＭＥＳＦＥＴ２が完成される。
【００３９】
［２−３］ 性能評価
次に、本実施の形態に係るＭＥＳＦＥＴ２の性能測定を実施したので、その測定結果について説明する。図８は、ＭＥＳＦＥＴ２の静特性を示すグラフである。図８から分かるように、ＭＥＳＦＥＴ２は高い電流駆動能力を有している。例えば、ゲート電圧を０Ｖから１Ｖへ増加させると、電流量が約２００ｍＡも増加することが分かる。また、前記第１の実施の形態における図４と同様に、逆耐圧特性に優れているので、ドレイン電圧が５０Ｖ程度としても、良好なＦＥＴ特性が得られている。
【００４０】
また、加工歩留まりについても、第１の実施の形態に係るＭＥＳＦＥＴ１と同様に、ほぼ１００％であり、ショットキー電極２５の浮きや剥がれ等の加工不良はみられなかった。実際、ＭＥＳＦＥＴ２のショットキー電極２５は、その上部に金属層２６が積層されているため、前記第１の実施の形態に係るＭＥＳＦＥＴ１のショットキー電極１５と比較して、超音波処理や高圧スプレー処理の際により大きい力を受けるにも関わらず、高い加工歩留まりを達成できていることは、本発明の著しい有効性を示すものである。
【００４１】
以上、本発明を実施の形態に基づいて説明してきたが、本発明は、上述の実施の形態に限定されないのは勿論であり、以下のような変形例を実施することができる。
（変形例）
（１） 上記実施の形態においては、ショットキー電極の材料として銅合金ＰｄＣｕを用いる場合について説明したが、これに代えて、金や白金、ニッケルと銅との合金を用いるとしても良い。すなわち、ショットキー金属としてＡｕＣｕやＰｔＣｕ、或いはＮｉＣｕを用いても、ショットキー電極の剥離を抑えながら、金等の金属が、合金ではなくて、単体で使用された場合のショットキー特性を実現することができる。
【００４２】
（２） 窒化ガリウム系化合物半導体を用いたＦＥＴを高周波デバイスに応用する場合には、ゲート抵抗を低減することが重要となる。上述した銅合金ＰｄＣｕの電気抵抗はパラジウム単体の電気抵抗よりも高く、この事情は銅合金ＡｕＣｕやＰｔＣｕ、或いはＮｉＣｕにおいても同様である。特に、パラジウムや白金、ニッケルの単体の電気抵抗は、金やアルミニウムと比較しても高いため、ゲート電極に適用する場合には、電気抵抗を低減する工夫が不可欠である。
【００４３】
このため、上記第２の実施の形態においては、比較的電気抵抗が高い銅合金ＰｔＣｕからなるショットキー電極２５上に、より電気抵抗が低い金属であるチタン、白金、及び金を積層した金属層２６を形成することによって、ゲート抵抗が低減されている。この金属層２６を構成する金属は、当該実施の形態に述べた組み合わせに限定されず、他の組み合わせを用いてもゲート抵抗を低減することができる。
【００４４】
例えば、チタンに代えてクロムを用いたり、金に代えて銅を用いたり、或いは、電気抵抗が低い他の金属を用いても良い。この場合において、クロムや銅等といった加熱処理によって相互拡散等の構造変化を起こし難い金属を適用すると有効である。また、使用する金属の種類は３種類に限定されず、３種類より多くても少なくても良い。
【００４５】
また、ゲート電極は厚膜化することによっても、電気抵抗を低減することができる。上記の銅合金のうちＡｕＣｕは２，０００ｎｍと厚膜化することができるため、ゲート電極の電気抵抗を低減するのに適している。下表は、各銅合金について目安となる最大膜厚を示すものである。
【００４６】
【表１】
各銅合金について、上記の膜厚を超える金属膜を蒸着等によって形成すると、金属膜の剥がれ等が発生し、加工歩留まりが低下することがある。このような場合には、上述したように、電気抵抗の低い金属を積層して厚膜化し、電気抵抗を低減すれば良い。
【００４７】
（２） 上記実施の形態においては、銅合金ＰｄＣｕにおける銅の重量含有率を５％ととしたが、銅合金ＰｄＣｕにおける銅の重量含有率は５％に限られず、他の値をとるとしても良い。
この場合において、前述の図５に示されるように、銅の重量含有率が概ね２０％以下の場合にはパラジウム単体でショットキー電極を形成した場合と同等のショットキー特性を得ると同時に、良好な密着性能を実現することができる。また、銅の重量含有率が２０％を超える場合であっても、従来技術のようにニッケル単体でショットキー電極を形成した場合よりも良好なショットキー特性を実現できていることが分かる。
【００４８】
同様に、銅合金ＰｔＣｕについても、銅の重量含有率が概ね２０％以下であれば、白金単体の場合と同等のショットキー特性を実現し、かつ、優れた密着性能を達成することができる。ＮｉＣｕ、ＡｕＣｕについても同様の効果を得ることができる。
（３） 上記実施の形態においては、ｎ型窒化ガリウム活性層を備えたＭＥＳＦＥＴを例にとって説明したが、これに代えて、ＡｌＧａＮ／ＧａＮヘテロ構造を有するＨＦＥＴ（ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）等において、ショットキー電極を銅合金とするとしても本発明の効果を得ることができる。この他、ショットキー電極を備えた窒化ガリウム系化合物半導体装置であれば、本発明を適用してその効果を得ることができる。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、窒化ガリウム系化合物半導体層に形成されるショットキー電極の材質を銅合金とするので、当該銅合金に含まれる銅以外の金属が有するショットキー特性を保ちつつ、優れた密着性を実現することができる。
【００５０】
ＦＥＴの特性であるドレイン耐圧や、ゲート電圧に正電圧を印加したときの電流特性は、ゲート電極のショットキー特性に依存する。従って、パラジウムや白金等、優れたショットキー特性を備えた金属を銅合金とすれば、優れた特性を有するＦＥＴを高い加工歩留まりで製造することができる。また、斯かるＦＥＴは、窒化ガリウム系化合物半導体とすることにより良好な高周波特性やパワー特性を有するものとすることが可能となる。
【図面の簡単な説明】
【図１】第１の実施の形態に係るＭＥＳＦＥＴの断面を示す断面図である。
【図２】第１の実施の形態に係るＭＥＳＦＥＴの製造方法について、特に、ショットキー電極１５の形成に関連する各工程を示す製造工程図である。
【図３】第１の実施の形態に係るＭＥＳＦＥＴ（グラフＡ）と、ショットキー電極の材質がパラジウムである従来型のＭＥＳＦＥＴ（グラフＢ）とについてゲート長と加工歩留まりの関係を示すグラフである。
【図４】第１の実施の形態に係るＭＥＳＦＥＴ１と同一の条件で形成したショットキーダイオード（グラフＣ）と、従来型のショットキーダイオードとについて、それぞれ順方向Ｉ−Ｖ特性を示すグラフである。
【図５】銅合金ＰｄＣｕに占める銅の重量含有率とショットキー特性の関係を示すグラフであって、図５（ａ）は銅の重量含有率とバリアハイトΦｂの関係を、また、図５（ｂ）は銅の重量含有率と理想因子ｎ値の関係を、それぞれエイジング前とエイジング後の両方について示している。
【図６】第２の実施の形態に係るＭＥＳＦＥＴの断面を示す断面図である。
【図７】第２の実施の形態に係るＭＥＳＦＥＴの製造方法の各工程を示す製造工程図である。
【図８】第２の実施の形態に係るＭＥＳＦＥＴの静特性を示すグラフである。
【符号の説明】
１、２…………………………………ＭＥＳＦＥＴ
１０、２０……………………………サファイア基板
１１、２１……………………………バッファ層
１２、２２……………………………窒化ガリウム層
１３、２３……………………………ｎ型窒化ガリウム活性層
１４ａ、１４ｂ、２４ａ、２４ｂ…オーミック電極
１５、２５……………………………ショットキー電極
１６ａ、１６ｂ………………………フォトレジストパターン
２６……………………………………金属層
【発明の属する技術分野】
本発明は、窒化ガリウム系化合物半導体層を備える半導体装置に関し、特に、窒化ガリウム系化合物半導体層を備える半導体装置において用いられるショットキー電極の材質の改善に関する。
【０００２】
【従来の技術】
近年、無線通信の広帯域化等に伴ってより高い周波数で動作することができる高周波回路に対する要望が高まっている。斯かる高周波回路を構成する半導体素子も、当然、高周波に対応したものでなければならない。このような要請に応えることができる高周波のパワーデバイス材料として、窒化ガリウム系化合物半導体素子が有望視されている。窒化ガリウム系化合物半導体とは、窒化ガリウム（ＧａＮ）、窒化ガリウム・アルミニウム（ＡｌＧａＮ）、窒化ガリウム・インジウム（ＩｎＧａＮ）、窒化ガリウム・インジウム・アルミニウム（ＩｎＡｌＧａＮ）等の化合物半導体をいい、一般に、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）と表される。
【０００３】
窒化ガリウム系化合物半導体は、高い絶縁破壊電界強度、高い熱伝導率、高い電子飽和速度を有している。殊に、ＡｌＧａＮ／ＧａＮヘテロ接合構造の窒化ガリウム系化合物半導体は、電界強度が１×１０５Ｖ／ｃｍであり、ＧａＡｓの２倍以上の電子速度を有することを特徴としている。このため、窒化ガリウム系化合物半導体素子を微細化すれば、優れた高周波動作が実現されるのではないかと期待されている。
【０００４】
このような窒化ガリウム系化合物半導体を用いた回路素子としてＭＥＳＦＥＴ（ｍｅｔａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）がある。ＭＥＳＦＥＴは、シリコンやゲルマニウム等のｎ型ドーパントをドープされてｎ型特性を示す窒化ガリウム系化合物半導体に、ゲート電極としてショットキー電極を配設した構成を備えている電界効果トランジスタである。ソース電極並びにドレイン電極には、オーミック電極が用いられる。
【０００５】
【発明が解決しようとする課題】
このような電界効果トランジスタをより高い周波数で動作させるためには、ゲート電極のゲート長を縮小して、ゲート電極自体の容量を低減しなければならない。特に、良好な高周波特性が要求されるデバイスでは、ゲート長がサブハーフミクロン以下であるような微細ゲートが不可欠である。
【０００６】
しかしながら、ゲート長を縮小すると、ゲート電極と窒化ガリウム系化合物半導体との密着性が低下し、半導体プロセス中にショットキー電極が剥離したり、或いは、基板から浮いたりするために、加工歩留まりが低下するという問題がある。
また、一般に、窒化ガリウム系化合物半導体を用いた電界効果トランジスタにおいては、金、白金、パラジウム、ニッケル等の金属がショットキー電極として用いられ、バリアハイトや理想因子ｎ値といったショットキー特性が良い金属材料ほど剥離し易い傾向にある。このため高周波でより良いショットキー特性を実現することが大きな技術課題となっている。
【０００７】
なお、バリアハイトΦｂと理想因子ｎ値の定義については下記を参照されたい。（ＤｉｅｔｅｒＫ．Ｓｃｈｒｏｄｅｒ，“ＳｅｍｉｃｏｎｄｕｃｔｏｒＭａｔｅｒｉａｌａｎｄＤｅｖｉｃｅＣｈａｒａｃｔｅｒｉｚａｔｉｏｎ，ＳｅｃｏｎｄＥｄｉｔｉｏｎ”，Ｊｏｈｎ Ｗｉｌｅｙ＆Ｓｏｎｓ，Ｌｔｄ．，ｐｐ．１６８−１７３，Ｊｕｌｙ１９９８．）
本発明は、以上のような問題点に鑑みてなされたものであって、優れたショットキー特性と高い密着性とを兼ね備えたショットキー電極を有する窒化ガリウム系化合物半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る半導体装置は、窒化ガリウム系化合物半導体層と、前記窒化ガリウム系化合物半導体層上に形成されたショットキー電極とを備えている半導体装置であって、前記ショットキー電極は銅合金から成っていることを特徴とする。このようにすれば、高い密着性を備えたショットキー電極を有する窒化ガリウム系化合物半導体装置を得ることができる。
【０００９】
前記銅合金はパラジウム、金、白金、或いはニッケルを含有することを特徴とする。このようにすれば、優れたショットキー特性と高い密着性とを併せもつ窒化ガリウム化合物半導体装置を得ることができる。
また、前記銅合金中における、銅の重量含有率は、２０％以下であることを特徴とする。このようにすれば、特に、優良なショットキー特性を達成することができる。
【００１０】
【発明の実施の形態】
以下、本発明に係る半導体装置の実施の形態について、ＭＥＳＦＥＴを例に取り、図面を参照しながら説明する。
［１］ 第１の実施の形態
［１−１］ 第１の実施の形態に係るＭＥＳＦＥＴの構成
以下、第１の実施の形態に係るＭＥＳＦＥＴについて説明する。図１は、本実施の形態に係るＭＥＳＦＥＴの断面を示す断面図である。図１に示すように、ＭＥＳＦＥＴ１においては、サファイア基板１０上にバッファ層１１が形成され、更に、当該バッファ層１１上に窒化ガリウム層１２が形成されている。窒化ガリウム層１２は、ノンドープの窒化ガリウム層である。
【００１１】
窒化ガリウム層１２上には、シリコンをドープされてｎ型とされた窒化ガリウム活性層１３が形成されている。当該ｎ型窒化ガリウム活性層１３のキャリア濃度は、７×１０１７ｃｍ−３である。ｎ型窒化ガリウム活性層１３上には３つの電極が形成されている。すなわち、オーミック電極１４ａ、１４ｂと、これらオーミック電極１４ａ、１４ｂの間に挟まれたショットキー電極１５である。
【００１２】
オーミック電極１４ａ、１４ｂは、それぞれＭＥＳＦＥＴ１のソース電極とドレイン電極となっている。また、ショットキー電極１５は、ＭＥＳＦＥＴ１のゲート電極である。また、当該ショットキー電極１５の材質は、パラジウム銅（以下、「ＰｄＣｕ」という。）という銅合金である。当該銅合金ＰｄＣｕにおける銅の重量含有率は概ね５％である。
【００１３】
［１−２］ 第１の実施の形態に係るＭＥＳＦＥＴの製造方法
次に、このような構成を有するＭＥＳＦＥＴ１の製造方法について説明する。図２は、ＭＥＳＦＥＴ１の製造方法であって、特に、ショットキー電極１５の形成に関連する各工程を示す製造工程図である。図２（ａ）に示すように、サファイア基板１０上には、前述のように、バッファ層１１、窒化ガリウム層１２、ｎ型窒化ガリウム活性層１３が形成されており、ｎ型窒化ガリウム活性層上には、既に、オーミック電極１４ａ、１４ｂが形成されている。
【００１４】
このような状態にまで製造されたＭＥＳＦＥＴ１上に、電子線に対して感応性をもつレジストを塗布する。そして、当該レジストにおけるショットキー電極１５に相当する位置に電子線を照射し、現像すると、前記ｎ型窒化ガリウム活性層１３が露出するような開口部を有するフォトレジストパターン１６ａ、１６ｂが形成される（図２（ａ））。
【００１５】
そして、真空蒸着等によって、ＭＥＳＦＥＴ１上に銅合金ＰｄＣｕを成膜する。図２（ｂ）は、銅合金ＰｄＣｕを成膜した後のＭＥＳＦＥＴ１の様子を示す図である。図２（ｂ）から分かるように、フォトレジストパターン１６ａ、１６ｂ及びｎ型窒化ガリウム活性層１３の上にそれぞれ銅合金ＰｄＣｕが成膜されている。
【００１６】
最後に、レジスト除去液（例えば、アセトン等の有機溶剤が用いられる。）を用いてフォトレジストパターン１６ａ、１６ｂを除去する。すると、ｎ型窒化ガリウム活性層１３上に付着した銅合金ＰｄＣｕが残されて、前述の図１のようなＭＥＳＦＥＴ１が得られる（リフトオフ工程）。
尚、ここで、レジストやレジスト上に付着した銅合金ＰｄＣｕを除去する際には、超音波によってこれらを除去する超音波処理や、高圧スプレーに用いる高圧スプレー処理を併用するのが一般的である。
【００１７】
［１−３］ 第１の実施の形態に係るＭＥＳＦＥＴの評価
（１） 加工歩留まり
本実施の形態に係るＭＥＳＦＥＴ１のショットキー電極１５とｎ型窒化ガリウム活性層１３との密着性を評価するにあたって、先ず、ゲート長を変化させ、それぞれについて加工歩留まりを求めた。図３は、本実施の形態に係るＭＥＳＦＥＴ１と、ショットキー電極の材質がパラジウムである従来型のＭＥＳＦＥＴとについてゲート長と加工歩留まりの関係を示すグラフである。
【００１８】
図３において、グラフＡは、本実施の形態に係るＭＥＳＦＥＴ１についてのゲート長と加工歩留まりとの関係を示している。また、グラフＢはショットキー電極の材質がパラジウムである従来型のＭＥＳＦＥＴについてのゲート長と加工歩留まりとの関係を示している。
グラフＢが示すように、従来型のＭＥＳＦＥＴでは、ゲート長に依存して加工歩留まりが大きく変化する。すなわち、ゲート長が１μｍのときは加工歩留まりが概ね６０％であるのに対して、ゲート長が０．３μｍのときには加工歩留まりが約２０％と、ゲート長が１μｍのときの３分の１にまで低下している。
このように、従来型のＭＥＳＦＥＴでは、ゲート長が小さくなるに従って加工歩留まりが著しく低下する。
【００１９】
これに対して、本実施の形態に係るＭＥＳＦＥＴ１では、グラフＡが示すように、ゲート長にかかわらず、加工歩留まりはほぼ一定となっており、常に、ほぼ１００％を維持している。このように、本実施の形態に係るＭＥＳＦＥＴ１においては、ショットキー電極１５とｎ型窒化ガリウム活性層とが優れた密着性を示すことが分かる。
【００２０】
なお、従来型のＭＥＳＦＥＴにおける、ショットキー電極とｎ型窒化ガリウム活性層との剥離は、専らリフトオフ工程における超音波処理や高圧スプレー処理によって発生する。これに対して、超音波のパワーを下げたり、高圧スプレーの圧力を下げたりすれば、ショットキー電極の剥離を減少させることは不可能ではない。
【００２１】
しかしながら、斯かる措置をとれば、フォトレジストパターン上に金属膜が残存してしまうので、やはり加工歩留まりが低下する。この意味においても、従来型のＭＥＳＦＥＴでは加工歩留まりを向上させることが困難である。
これに対して、本実施の形態に係るＭＥＳＦＥＴ１においては、リフトオフ工程における超音波処理や高圧スプレー処理に起因するショットキー電極の剥離はまったく発生しない。従って、超音波のパワーを下げる等の対策をする必要がないので、フォトレジストパターン上に金属幕が残存することに起因する加工歩留まりの低下も発生しない。このように、本実施の形態によれば、ほぼ１００％の加工歩留まりを達成できる。
【００２２】
（２） 順方向Ｉ−Ｖ特性と逆耐圧特性
次に、本実施の形態に係るＭＥＳＦＥＴ１のショットキー特性を評価するために、ＭＥＳＦＥＴ１と同条件で形成したショットキーダイオードの順方向Ｉ−Ｖ特性と逆耐圧特性を計測した。ここで、当該ショットキーダイオードの面積は、概ね１００μｍ２である。
【００２３】
図４は、ＭＥＳＦＥＴ１と同一の条件で形成したショットキーダイオード（以下、「本実施の形態に係るショットキーダイオード」という。）と従来型のショットキーダイオードとについて、それぞれ順方向Ｉ−Ｖ特性を示すグラフである。ここで、従来型のショットキーダイオードのショットキー電極の材質はパラジウムのみとした。
【００２４】
図４において、グラフＣは本実施の形態に係るショットキーダイオードの順方向Ｉ−Ｖ特性を示すグラフである。また、グラフＤは従来型のショットキーダイオードの順方向Ｉ−Ｖ特性を示すグラフである。
図４に示すように、本実施の形態に係るショットキーダイオードは、従来型のショットキーダイオードとほぼ同様の順方向Ｉ−Ｖ特性を示すことが分かった。逆耐圧特性についても、図４から分かるように、本実施の形態に係るショットキーダイオードでは、電圧値が１００Ｖのときに電流量が−１００ｐＡとなっている。また、従来型のショットキーダイオードでは、電圧値が１００Ｖのときに電流量が−１５０ｐＡとなっており、いずれもほぼ同等の逆耐圧特性を示している。
【００２５】
（３） バリアハイトと理想因子
上記以外のショットキー特性としてバリアハイト（障壁高さ）と理想因子ｎ値についても計測を行なった。本実施の形態に係るショットキーダイオードのバリアハイトは０．９５ｅＶである、理想因子ｎ値は１．２５である。一方、従来型のショットキーダイオードのバリアハイトは０．９４ｅｖであり、理想因子ｎ値は１．２７となっており、いずれもほぼ同等のショットキー特性を示している。
【００２６】
図５は、面積が１００μｍ２であるショットキー電極について、銅合金ＰｄＣｕに占める銅の重量含有率とショットキー特性の関係を示すグラフであって、図５（ａ）は、銅の重量含有率とバリアハイトΦｂの関係を示し、図５（ｂ）は、銅の重量含有率と理想因子ｎ値の関係を示している。また、図５（ａ）、（ｂ）には、エイジング後のショットキー特性も併記されている。
【００２７】
さて、図５（ａ）におけるグラフｅはエイジング前のバリアハイトを示し、グラフｆはエイジング後のバリアハイトを示している。図５（ａ）に示されるように、銅の重量含有率が概ね２０％以下の場合には、本実施の形態に係る銅合金ＰｄＣｕは、単体のパラジウムを用いたショットキー電極と同等のバリアハイトを達成できており、また、このバリアハイトはエイジングによっても殆ど劣化しない。
【００２８】
また、銅の重量含有率が２０％を超えるとバリアハイトは徐々に低下し、かつ、エイジングによる劣化の程度も大きくなることが分かる。これは、銅の重量含有率が大きいほど、エイジングによって銅が酸化されることによる影響が大きく現われているものと考えられる。この銅が酸化されることによる影響とは、例えば、銅合金ＰｄＣｕの電気抵抗が高くなる等である。
【００２９】
図５（ｂ）におけるグラフｇはエイジング前の理想因子ｎ値を示し、グラフｈはエイジング後の理想因子ｎ値を示している。図５（ｂ）に示されるように、銅の重量含有率が概ね２０％以下の場合には、本実施の形態に係る銅合金ＰｄＣｕは、単体のパラジウムを用いたショットキー電極と同等の理想因子ｎ値を達成できている。
【００３０】
また、銅の重量含有率が２０％以下の場合には、本実施の形態に係る銅合金ＰｄＣｕの理想因子ｎ値は、エイジングによっても殆ど劣化しない。また、銅の重量含有率が２０％を超えると理想因子ｎ値は徐々に増加し、理想値である１から離れる。また、銅の重量含有率が２０％よりも高いほど、エイジングによる劣化の程度が大きくなることが分かる。
【００３１】
［２］ 第２の実施の形態
次に、本発明の第２の実施の形態について、上記第１の実施の形態と同様にＭＥＳＦＥＴを例にとって、図面を参照しながら説明する。
［２−１］ 第２の実施の形態に係るＭＥＳＦＥＴの構成
図６は、本実施の形態に係るＭＥＳＦＥＴの断面を示す断面図である。図６に示すように、ＭＥＳＦＥＴ２においては、サファイア基板２０上には、サファイア基板２０に近い方から順にバッファ層２１、ノンドープの窒化ガリウム層２２、及びｎ型窒化ガリウム活性層２３が形成されている。バッファ層２１は窒化ガリウムからなっており、その膜厚は約２０ｎｍである。窒化ガリウム層２２の膜厚は約２μｍである。
【００３２】
ｎ型窒化ガリウム活性層２３はシリコンをドープされており、そのキャリア濃度は７×１０１７ｃｍ−３である。また、ｎ型窒化ガリウム活性層２３の膜厚は約１００ｎｍである。ｎ型窒化ガリウム活性層２３上には３つの電極が形成されている。本実施の形態に係るＭＥＳＦＥＴ２は、これら３つの電極の構成において、前記第１の実施の形態に係るＭＥＳＦＥＴ１の対応する各電極の構成と相違している。
【００３３】
すなわち、ＭＥＳＦＥＴ２が有する３つの電極のうち、ソース電極とドレイン電極はオーミック電極２４ａ、２４ｂであって、ｎ型窒化ガリウム活性層２３に近い方からチタン層、アルミニウム層の順に形成された２層構造となっている。各オーミック電極２４ａ、２４ｂを構成するチタン層の膜厚は約２０ｎｍであり、アルミニウム層の膜厚は約２００ｎｍである。
【００３４】
ＭＥＳＦＥＴ２のゲート電極はショットキー電極２５であって、当該ショットキー電極２５のｎ型窒化ガリウム活性層２３と反対側には金属層２６が形成されている。ショットキー電極２５は、前記第１の実施の形態に係るＭＥＳＦＥＴ１のショットキー電極１５と同様に銅合金ＰｄＣｕからなっており、銅の重量含有率は５％である。
【００３５】
また、金属層２６は、ｎ型窒化ガリウム活性層２３に近い方からチタン層、白金層、金層の順に形成されている。ここで、前記ショットキー電極２５の膜厚は約５０ｎｍであり、チタン層、白金層、金層の膜厚はそれぞれ約５０ｎｍ、約５０ｎｍ、及び約２００ｎｍである。このように、ショットキー電極２５上に金属層２６することによって、ＭＥＳＦＥＴ２のゲート電極の電気抵抗を低減することができる。
【００３６】
［２−２］ 第２の実施の形態に係るＭＥＳＦＥＴの製造方法
次に、ＭＥＳＦＥＴ２の製造方法について説明する。図７は、ＭＥＳＦＥＴ２の製造方法の各工程を示す製造工程図である。図７（ａ）に示すように、サファイア基板２０上に、ＭＯＣＶＤ（Ｍｅｔａｌ−ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって、バッファ層２１、窒化ガリウム層２２、ｎ型窒化ガリウム活性層２３を形成する。
【００３７】
次に、メサエッチングによって、ｎ型窒化ガリウム活性層２３を、その一部を台状に残して、除去する。この台状の部分にＭＥＳＦＥＴが形成される。続いて、当該台状のｎ型窒化ガリウム活性層２３上にオーミック電極２４ａ、２４ｂを形成する。これらオーミック電極２４ａ、２４ｂは、リフトオフ工程によって、先ずチタン層２４ａ２、２４ｂ２を蒸着し、次いでアルミニウム層２４ａ１、２４ｂ１を蒸着することによって形成される。そして、当該リフトオフ工程を経た後、６００℃で１分間アニーリング処理を施す。
【００３８】
このようにしてオーミック電極２４ａ、２４ｂが形成された後、ショットキー電極２５と金属層２６が、これもリフトオフ工程によって形成される。すなわち、ＭＥＳＦＥＴ２にレジストが塗布された後、ショットキー電極２５に相当する位置に開口部が設けられる。そして、銅合金ＰｄＣｕ、チタン、白金、金の順に金属が蒸着された後、レジストを除去することによってＭＥＳＦＥＴ２が完成される。
【００３９】
［２−３］ 性能評価
次に、本実施の形態に係るＭＥＳＦＥＴ２の性能測定を実施したので、その測定結果について説明する。図８は、ＭＥＳＦＥＴ２の静特性を示すグラフである。図８から分かるように、ＭＥＳＦＥＴ２は高い電流駆動能力を有している。例えば、ゲート電圧を０Ｖから１Ｖへ増加させると、電流量が約２００ｍＡも増加することが分かる。また、前記第１の実施の形態における図４と同様に、逆耐圧特性に優れているので、ドレイン電圧が５０Ｖ程度としても、良好なＦＥＴ特性が得られている。
【００４０】
また、加工歩留まりについても、第１の実施の形態に係るＭＥＳＦＥＴ１と同様に、ほぼ１００％であり、ショットキー電極２５の浮きや剥がれ等の加工不良はみられなかった。実際、ＭＥＳＦＥＴ２のショットキー電極２５は、その上部に金属層２６が積層されているため、前記第１の実施の形態に係るＭＥＳＦＥＴ１のショットキー電極１５と比較して、超音波処理や高圧スプレー処理の際により大きい力を受けるにも関わらず、高い加工歩留まりを達成できていることは、本発明の著しい有効性を示すものである。
【００４１】
以上、本発明を実施の形態に基づいて説明してきたが、本発明は、上述の実施の形態に限定されないのは勿論であり、以下のような変形例を実施することができる。
（変形例）
（１） 上記実施の形態においては、ショットキー電極の材料として銅合金ＰｄＣｕを用いる場合について説明したが、これに代えて、金や白金、ニッケルと銅との合金を用いるとしても良い。すなわち、ショットキー金属としてＡｕＣｕやＰｔＣｕ、或いはＮｉＣｕを用いても、ショットキー電極の剥離を抑えながら、金等の金属が、合金ではなくて、単体で使用された場合のショットキー特性を実現することができる。
【００４２】
（２） 窒化ガリウム系化合物半導体を用いたＦＥＴを高周波デバイスに応用する場合には、ゲート抵抗を低減することが重要となる。上述した銅合金ＰｄＣｕの電気抵抗はパラジウム単体の電気抵抗よりも高く、この事情は銅合金ＡｕＣｕやＰｔＣｕ、或いはＮｉＣｕにおいても同様である。特に、パラジウムや白金、ニッケルの単体の電気抵抗は、金やアルミニウムと比較しても高いため、ゲート電極に適用する場合には、電気抵抗を低減する工夫が不可欠である。
【００４３】
このため、上記第２の実施の形態においては、比較的電気抵抗が高い銅合金ＰｔＣｕからなるショットキー電極２５上に、より電気抵抗が低い金属であるチタン、白金、及び金を積層した金属層２６を形成することによって、ゲート抵抗が低減されている。この金属層２６を構成する金属は、当該実施の形態に述べた組み合わせに限定されず、他の組み合わせを用いてもゲート抵抗を低減することができる。
【００４４】
例えば、チタンに代えてクロムを用いたり、金に代えて銅を用いたり、或いは、電気抵抗が低い他の金属を用いても良い。この場合において、クロムや銅等といった加熱処理によって相互拡散等の構造変化を起こし難い金属を適用すると有効である。また、使用する金属の種類は３種類に限定されず、３種類より多くても少なくても良い。
【００４５】
また、ゲート電極は厚膜化することによっても、電気抵抗を低減することができる。上記の銅合金のうちＡｕＣｕは２，０００ｎｍと厚膜化することができるため、ゲート電極の電気抵抗を低減するのに適している。下表は、各銅合金について目安となる最大膜厚を示すものである。
【００４６】
【表１】
【００４７】
（２） 上記実施の形態においては、銅合金ＰｄＣｕにおける銅の重量含有率を５％ととしたが、銅合金ＰｄＣｕにおける銅の重量含有率は５％に限られず、他の値をとるとしても良い。
この場合において、前述の図５に示されるように、銅の重量含有率が概ね２０％以下の場合にはパラジウム単体でショットキー電極を形成した場合と同等のショットキー特性を得ると同時に、良好な密着性能を実現することができる。また、銅の重量含有率が２０％を超える場合であっても、従来技術のようにニッケル単体でショットキー電極を形成した場合よりも良好なショットキー特性を実現できていることが分かる。
【００４８】
同様に、銅合金ＰｔＣｕについても、銅の重量含有率が概ね２０％以下であれば、白金単体の場合と同等のショットキー特性を実現し、かつ、優れた密着性能を達成することができる。ＮｉＣｕ、ＡｕＣｕについても同様の効果を得ることができる。
（３） 上記実施の形態においては、ｎ型窒化ガリウム活性層を備えたＭＥＳＦＥＴを例にとって説明したが、これに代えて、ＡｌＧａＮ／ＧａＮヘテロ構造を有するＨＦＥＴ（ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）等において、ショットキー電極を銅合金とするとしても本発明の効果を得ることができる。この他、ショットキー電極を備えた窒化ガリウム系化合物半導体装置であれば、本発明を適用してその効果を得ることができる。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、窒化ガリウム系化合物半導体層に形成されるショットキー電極の材質を銅合金とするので、当該銅合金に含まれる銅以外の金属が有するショットキー特性を保ちつつ、優れた密着性を実現することができる。
【００５０】
ＦＥＴの特性であるドレイン耐圧や、ゲート電圧に正電圧を印加したときの電流特性は、ゲート電極のショットキー特性に依存する。従って、パラジウムや白金等、優れたショットキー特性を備えた金属を銅合金とすれば、優れた特性を有するＦＥＴを高い加工歩留まりで製造することができる。また、斯かるＦＥＴは、窒化ガリウム系化合物半導体とすることにより良好な高周波特性やパワー特性を有するものとすることが可能となる。
【図面の簡単な説明】
【図１】第１の実施の形態に係るＭＥＳＦＥＴの断面を示す断面図である。
【図２】第１の実施の形態に係るＭＥＳＦＥＴの製造方法について、特に、ショットキー電極１５の形成に関連する各工程を示す製造工程図である。
【図３】第１の実施の形態に係るＭＥＳＦＥＴ（グラフＡ）と、ショットキー電極の材質がパラジウムである従来型のＭＥＳＦＥＴ（グラフＢ）とについてゲート長と加工歩留まりの関係を示すグラフである。
【図４】第１の実施の形態に係るＭＥＳＦＥＴ１と同一の条件で形成したショットキーダイオード（グラフＣ）と、従来型のショットキーダイオードとについて、それぞれ順方向Ｉ−Ｖ特性を示すグラフである。
【図５】銅合金ＰｄＣｕに占める銅の重量含有率とショットキー特性の関係を示すグラフであって、図５（ａ）は銅の重量含有率とバリアハイトΦｂの関係を、また、図５（ｂ）は銅の重量含有率と理想因子ｎ値の関係を、それぞれエイジング前とエイジング後の両方について示している。
【図６】第２の実施の形態に係るＭＥＳＦＥＴの断面を示す断面図である。
【図７】第２の実施の形態に係るＭＥＳＦＥＴの製造方法の各工程を示す製造工程図である。
【図８】第２の実施の形態に係るＭＥＳＦＥＴの静特性を示すグラフである。
【符号の説明】
１、２…………………………………ＭＥＳＦＥＴ
１０、２０……………………………サファイア基板
１１、２１……………………………バッファ層
１２、２２……………………………窒化ガリウム層
１３、２３……………………………ｎ型窒化ガリウム活性層
１４ａ、１４ｂ、２４ａ、２４ｂ…オーミック電極
１５、２５……………………………ショットキー電極
１６ａ、１６ｂ………………………フォトレジストパターン
２６……………………………………金属層
Claims (6)
- 窒化ガリウム系化合物半導体層と、前記窒化ガリウム系化合物半導体層上に形成されたショットキー電極とを備えている半導体装置であって、
前記ショットキー電極は銅合金から成っている
ことを特徴とする半導体装置。 - 前記銅合金はパラジウムを含有する
ことを特徴とする請求項１に記載の半導体装置。 - 前記銅合金は金を含有する
ことを特徴とする請求項１に記載の半導体装置。 - 前記銅合金は白金を含有する
ことを特徴とする請求項１に記載の半導体装置。 - 前記銅合金はニッケルを含有する
ことを特徴とする請求項１に記載の半導体装置。 - 前記銅合金中における、銅の重量含有率は、２０％以下であることを特徴とする請求項１から請求項５に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164856A JP2004014716A (ja) | 2002-06-05 | 2002-06-05 | 半導体装置 |
| US10/453,045 US7105907B2 (en) | 2002-06-05 | 2003-06-03 | Gallium nitride compound semiconductor device having schottky contact |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164856A JP2004014716A (ja) | 2002-06-05 | 2002-06-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004014716A true JP2004014716A (ja) | 2004-01-15 |
Family
ID=30432891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002164856A Pending JP2004014716A (ja) | 2002-06-05 | 2002-06-05 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7105907B2 (ja) |
| JP (1) | JP2004014716A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006006529A1 (ja) * | 2004-07-08 | 2008-04-24 | 日本電気株式会社 | 窒化物半導体装置のショットキー電極及びその製造方法 |
| JP2010182960A (ja) * | 2009-02-06 | 2010-08-19 | Mitsubishi Chemicals Corp | ショットキーダイオード |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115896B2 (en) * | 2002-12-04 | 2006-10-03 | Emcore Corporation | Semiconductor structures for gallium nitride-based devices |
| JP4637553B2 (ja) * | 2004-11-22 | 2011-02-23 | パナソニック株式会社 | ショットキーバリアダイオード及びそれを用いた集積回路 |
| JP4841844B2 (ja) * | 2005-01-05 | 2011-12-21 | 三菱電機株式会社 | 半導体素子 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705830A (en) * | 1996-09-05 | 1998-01-06 | Northrop Grumman Corporation | Static induction transistors |
| TW365071B (en) * | 1996-09-09 | 1999-07-21 | Toshiba Corp | Semiconductor light emitting diode and method for manufacturing the same |
| US6774449B1 (en) * | 1999-09-16 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7254986B2 (en) * | 2002-12-13 | 2007-08-14 | General Electric Company | Sensor device for detection of dissolved hydrocarbon gases in oil filled high-voltage electrical equipment |
-
2002
- 2002-06-05 JP JP2002164856A patent/JP2004014716A/ja active Pending
-
2003
- 2003-06-03 US US10/453,045 patent/US7105907B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006006529A1 (ja) * | 2004-07-08 | 2008-04-24 | 日本電気株式会社 | 窒化物半導体装置のショットキー電極及びその製造方法 |
| JP4977466B2 (ja) * | 2004-07-08 | 2012-07-18 | 日本電気株式会社 | 窒化物半導体装置のショットキー電極及びその製造方法 |
| JP2010182960A (ja) * | 2009-02-06 | 2010-08-19 | Mitsubishi Chemicals Corp | ショットキーダイオード |
Also Published As
| Publication number | Publication date |
|---|---|
| US7105907B2 (en) | 2006-09-12 |
| US20040061194A1 (en) | 2004-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1659622B1 (en) | Field effect transistor and method of manufacturing the same | |
| US9653592B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| JP5231719B2 (ja) | 電界効果トランジスタの製造方法 | |
| US7875538B2 (en) | Semiconductor device having schottky junction and method for manufacturing the same | |
| CN103582939B (zh) | 氮化物半导体装置 | |
| JP5526470B2 (ja) | 窒化物系化合物半導体装置 | |
| JP5202897B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2009059912A (ja) | ショットキーバリアダイオード | |
| CN111527610A (zh) | 半导体装置及其制造方法 | |
| US6774449B1 (en) | Semiconductor device and method for fabricating the same | |
| JP2010157617A (ja) | 化合物半導体装置及びその製造方法 | |
| US9564504B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2010199481A (ja) | 電界効果半導体装置及びその製造方法 | |
| JP2008147294A (ja) | 電子デバイス | |
| JP3344416B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004014716A (ja) | 半導体装置 | |
| JP2012064663A (ja) | 窒化物半導体装置およびその製造方法 | |
| JP5666992B2 (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP2009060065A (ja) | 窒化物半導体装置 | |
| KR100985470B1 (ko) | 고 전자 이동도 트랜지스터 및 그 제조방법 | |
| JPH1187368A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP2010192558A (ja) | 電子デバイス及びオーミック電極形成方法 | |
| JPS6165480A (ja) | 半導体装置の製造方法 | |
| JP2011187685A (ja) | 電子デバイス及びオーミック電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |