JP2001284992A - 高周波増幅器及び高周波半導体装置 - Google Patents
高周波増幅器及び高周波半導体装置Info
- Publication number
- JP2001284992A JP2001284992A JP2000089801A JP2000089801A JP2001284992A JP 2001284992 A JP2001284992 A JP 2001284992A JP 2000089801 A JP2000089801 A JP 2000089801A JP 2000089801 A JP2000089801 A JP 2000089801A JP 2001284992 A JP2001284992 A JP 2001284992A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- grounding
- electrode
- ground
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 高周波トランジスタの接地電極と真のグラウ
ンドとの間のインピーダンスを小さし、高周波特性を高
性能化する。 【解決手段】 高周波トランジスタＱ１のソース電極に
は、接地用ボンディング・ワイヤＬ８及び接地用キャパ
シタＣ８とからなる第１のＬＣ直列回路及び接地用ボン
ディング・ワイヤＬ９及び接地用キャパシタＣ９とから
なる第２のＬＣ直列回路とが並列接続されている。高周
波トランジスタＱ２のソース電極には、接地用ボンディ
ング・ワイヤＬ１０及び接地用キャパシタＣ１０とから
なる第３のＬＣ直列回路、接地用ボンディング・ワイヤ
Ｌ１１及び接地用キャパシタＣ１１とからなる第４のＬ
Ｃ直列回路、・・・・・、及び接地用ボンディング・ワイヤ
Ｌ１３及び接地用キャパシタＣ１３とからなる第６のＬ
Ｃ直列回路とが並列接続され、それぞれ接地されてい
る。
ンドとの間のインピーダンスを小さし、高周波特性を高
性能化する。 【解決手段】 高周波トランジスタＱ１のソース電極に
は、接地用ボンディング・ワイヤＬ８及び接地用キャパ
シタＣ８とからなる第１のＬＣ直列回路及び接地用ボン
ディング・ワイヤＬ９及び接地用キャパシタＣ９とから
なる第２のＬＣ直列回路とが並列接続されている。高周
波トランジスタＱ２のソース電極には、接地用ボンディ
ング・ワイヤＬ１０及び接地用キャパシタＣ１０とから
なる第３のＬＣ直列回路、接地用ボンディング・ワイヤ
Ｌ１１及び接地用キャパシタＣ１１とからなる第４のＬ
Ｃ直列回路、・・・・・、及び接地用ボンディング・ワイヤ
Ｌ１３及び接地用キャパシタＣ１３とからなる第６のＬ
Ｃ直列回路とが並列接続され、それぞれ接地されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は高周波半導体装置の
実装構造に係わり、特にハイブリッド・マイクロ波集積
回路（ＨＭＩＣ）等のマイクロ波帯で動作する高周波半
導体装置の高周波特性を改善出来る実装構造、及びこれ
を用いた高周波増幅器に関する。
実装構造に係わり、特にハイブリッド・マイクロ波集積
回路（ＨＭＩＣ）等のマイクロ波帯で動作する高周波半
導体装置の高周波特性を改善出来る実装構造、及びこれ
を用いた高周波増幅器に関する。
【０００２】
【従来の技術】近年の情報通信分野における急速な需要
の伸びにより、通信回線数を増やすことが急務となって
きている。このため、従来あまり使用されていなかった
マイクロ波・ミリ波帯を使用するシステムの実用化が急
ピッチで進められている。高周波帯無線通信器のＲＦ部
は一般的に発振器、シンセサイザ、変調器、電力増幅
器、低雑音増幅器、復調器、アンテナで構成されてい
る。各構成要素は独立した高周波部品の形をとってい
る。これら高周波部品の形体は、ＨＭＩＣ型モジュール
やパッケージ、或いはモノリシック・マイクロ波集積回
路（ＭＭＩＣ）型モジュールやパッケージ等が多く用い
られている。
の伸びにより、通信回線数を増やすことが急務となって
きている。このため、従来あまり使用されていなかった
マイクロ波・ミリ波帯を使用するシステムの実用化が急
ピッチで進められている。高周波帯無線通信器のＲＦ部
は一般的に発振器、シンセサイザ、変調器、電力増幅
器、低雑音増幅器、復調器、アンテナで構成されてい
る。各構成要素は独立した高周波部品の形をとってい
る。これら高周波部品の形体は、ＨＭＩＣ型モジュール
やパッケージ、或いはモノリシック・マイクロ波集積回
路（ＭＭＩＣ）型モジュールやパッケージ等が多く用い
られている。
【０００３】半導体集積化技術の飛躍的な発展に伴って
半導体チップ上の回路の集積化が進み、一つの半導体チ
ップ内に形成される回路は、従来の単体高周波トランジ
スタから機器の一つの回路機能を果たす機能回路ブロッ
クへ、更に、複数の機能回路ブロックへと集積化度が高
くなってきている。半導体チップに形成される高周波能
動素子とは、高電子移動度トランジスタ（ＨＥＭＴ）、
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、ショッ
トキーゲート型電界効果トランジスタ（ＭＥＳＦＥＴ）
等が知られている。
半導体チップ上の回路の集積化が進み、一つの半導体チ
ップ内に形成される回路は、従来の単体高周波トランジ
スタから機器の一つの回路機能を果たす機能回路ブロッ
クへ、更に、複数の機能回路ブロックへと集積化度が高
くなってきている。半導体チップに形成される高周波能
動素子とは、高電子移動度トランジスタ（ＨＥＭＴ）、
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、ショッ
トキーゲート型電界効果トランジスタ（ＭＥＳＦＥＴ）
等が知られている。
【０００４】従来の高周波半導体装置の上面図を図１４
に示す。半導体チップ２は、実装基板（以下において
「基板」という。）１へ実装されている。詳細な構造の
図示は省略するが、半導体チップ２には、高周波トラン
ジスタＱ１及びＱ２とからなる２段増幅回路が形成され
ている。高周波トランジスタＱ１及びＱ２のそれぞれの
接地電極は、半導体チップ２上のチップ側ボンディング
パッドＰ１１１，Ｐ１１２，Ｐ１１３，・・・・・，Ｐ１３
０に接続され、半導体チップ２上のチップ側ボンディン
グパッドＰ１１１，Ｐ１１２，Ｐ１１３，・・・・・，Ｐ１
３０は、基板１の接地配線（接地メタルパターン）５５
に設けられた基板側ボンディングパッドＳＰ１１１，Ｓ
Ｐ１１２，ＳＰ１１３，・・・・・，ＳＰ１３０と接地用ボ
ンディング・ワイヤＬ１１１，Ｌ１１２，Ｌ１１３，・・
・・・，Ｌ１３０により電気的に接続されている。接地用
ボンディング・ワイヤＬ１１１，Ｌ１１２，Ｌ１１３，
・・・・・，Ｌ１３０は、直径２０μｍ〜３００μｍの金
（Ａｕ）線、アルミニウム（Ａｌ）線である。この様な
１本の接地用ボンディング・ワイヤは、１ｎＨ程度のイ
ンダクタンス値を有するので、１ＧＨｚ程度以上の高周
波においては、大きな寄生インピーダンスを有すること
になる。
に示す。半導体チップ２は、実装基板（以下において
「基板」という。）１へ実装されている。詳細な構造の
図示は省略するが、半導体チップ２には、高周波トラン
ジスタＱ１及びＱ２とからなる２段増幅回路が形成され
ている。高周波トランジスタＱ１及びＱ２のそれぞれの
接地電極は、半導体チップ２上のチップ側ボンディング
パッドＰ１１１，Ｐ１１２，Ｐ１１３，・・・・・，Ｐ１３
０に接続され、半導体チップ２上のチップ側ボンディン
グパッドＰ１１１，Ｐ１１２，Ｐ１１３，・・・・・，Ｐ１
３０は、基板１の接地配線（接地メタルパターン）５５
に設けられた基板側ボンディングパッドＳＰ１１１，Ｓ
Ｐ１１２，ＳＰ１１３，・・・・・，ＳＰ１３０と接地用ボ
ンディング・ワイヤＬ１１１，Ｌ１１２，Ｌ１１３，・・
・・・，Ｌ１３０により電気的に接続されている。接地用
ボンディング・ワイヤＬ１１１，Ｌ１１２，Ｌ１１３，
・・・・・，Ｌ１３０は、直径２０μｍ〜３００μｍの金
（Ａｕ）線、アルミニウム（Ａｌ）線である。この様な
１本の接地用ボンディング・ワイヤは、１ｎＨ程度のイ
ンダクタンス値を有するので、１ＧＨｚ程度以上の高周
波においては、大きな寄生インピーダンスを有すること
になる。
【０００５】
【発明が解決しようとする課題】この様に、マイクロ波
帯での高周波動作においては、浮遊インピーダンス（寄
生インピーダンス）の効果が高周波特性に大きな影響を
与えるようになる。特に、動作周波数が１ＧＨｚ程度以
上においては、１本の接地用ボンディング・ワイヤが有
する寄生インダクタンス（寄生インピーダンス）値が、
高周波特性に大きな影響を与えるようになる。即ち、寄
生インダクタンスが大きくなるに従って、高周波トラン
ジスタの高周波特性を示す重要な項目である最大安定利
得ＭＳＧ或いは最大有能利得ＭＡＧが小さくなる。
帯での高周波動作においては、浮遊インピーダンス（寄
生インピーダンス）の効果が高周波特性に大きな影響を
与えるようになる。特に、動作周波数が１ＧＨｚ程度以
上においては、１本の接地用ボンディング・ワイヤが有
する寄生インダクタンス（寄生インピーダンス）値が、
高周波特性に大きな影響を与えるようになる。即ち、寄
生インダクタンスが大きくなるに従って、高周波トラン
ジスタの高周波特性を示す重要な項目である最大安定利
得ＭＳＧ或いは最大有能利得ＭＡＧが小さくなる。
【０００６】この結果、半導体チップレベルの（真性
な）高周波利得の高い高周波トランジスタであっても、
実装技術の問題から、本来の性能が発揮出来なくなり、
見かけ上、高周波トランジスタとしての性能が劣化して
しまう。従って、高周波増幅回路の場合、接地用ボンデ
ィング・ワイヤが有する寄生インダクタンス値を低減す
ることが出来る実装技術を採用することが極めて重要に
なる。
な）高周波利得の高い高周波トランジスタであっても、
実装技術の問題から、本来の性能が発揮出来なくなり、
見かけ上、高周波トランジスタとしての性能が劣化して
しまう。従って、高周波増幅回路の場合、接地用ボンデ
ィング・ワイヤが有する寄生インダクタンス値を低減す
ることが出来る実装技術を採用することが極めて重要に
なる。
【０００７】この問題を解決する方法として、半導体チ
ップ２上の高周波トランジスタＱ１及びＱ２の接地電極
から基板１上の基板側ボンディングパッドＳＰ１１１，
ＳＰ１１２，ＳＰ１１３，・・・・・，ＳＰ１３０までの距
離を出来る限り近づけることが考えられるが、基板１や
半導体チップ２の寸法からくる制約と、アセンブリ工程
に基づくレイアウトのルールからくる制約により、限界
が有る。
ップ２上の高周波トランジスタＱ１及びＱ２の接地電極
から基板１上の基板側ボンディングパッドＳＰ１１１，
ＳＰ１１２，ＳＰ１１３，・・・・・，ＳＰ１３０までの距
離を出来る限り近づけることが考えられるが、基板１や
半導体チップ２の寸法からくる制約と、アセンブリ工程
に基づくレイアウトのルールからくる制約により、限界
が有る。
【０００８】この問題を解決する別の方法として、接地
用ボンディング・ワイヤＬ１１１，Ｌ１１２，Ｌ１１
３，・・・・・，Ｌ１３０の本数を増やすことにより、イン
ピーダンスを下げることが考えられるが、半導体チップ
２の大きさや半導体チップ２上のレイアウトによって接
地用ボンディング・ワイヤＬ１１１，Ｌ１１２，Ｌ１１
３，・・・・・，Ｌ１３０を接地配線５５に接続することが
可能な最大の数が決まってしまい、それ以上は寄生イン
ピーダンスを下げることが出来なかった。
用ボンディング・ワイヤＬ１１１，Ｌ１１２，Ｌ１１
３，・・・・・，Ｌ１３０の本数を増やすことにより、イン
ピーダンスを下げることが考えられるが、半導体チップ
２の大きさや半導体チップ２上のレイアウトによって接
地用ボンディング・ワイヤＬ１１１，Ｌ１１２，Ｌ１１
３，・・・・・，Ｌ１３０を接地配線５５に接続することが
可能な最大の数が決まってしまい、それ以上は寄生イン
ピーダンスを下げることが出来なかった。
【０００９】本発明は上記事情を考慮してなされたもの
で、その目的とするところは、マイクロ波帯以上の高周
波動作において、高周波能動素子の接地電極と基板の
（真の）グラウンドとの間の寄生インピーダンスの影響
を小さく出来る高周波半導体装置を提供することに有
る。
で、その目的とするところは、マイクロ波帯以上の高周
波動作において、高周波能動素子の接地電極と基板の
（真の）グラウンドとの間の寄生インピーダンスの影響
を小さく出来る高周波半導体装置を提供することに有
る。
【００１０】本発明の他の目的は、接地電極と基板の
（真の）グラウンドとの間の寄生インピーダンスを小さ
くし、高周波半導体装置の高周波特性を改善することで
ある。
（真の）グラウンドとの間の寄生インピーダンスを小さ
くし、高周波半導体装置の高周波特性を改善することで
ある。
【００１１】本発明の更に他の目的は、広帯域で高周波
特性を高性能化した高周波半導体装置を提供することで
ある。
特性を高性能化した高周波半導体装置を提供することで
ある。
【００１２】本発明の更に他の目的は、増幅器を構成し
ている高周波能動素子の接地電極と基板上の接地配線と
の間の寄生インピーダンスを小さくし、高周波特性を高
性能化した高周波増幅器を提供することである。
ている高周波能動素子の接地電極と基板上の接地配線と
の間の寄生インピーダンスを小さくし、高周波特性を高
性能化した高周波増幅器を提供することである。
【００１３】本発明の更に他の目的は、より広帯域にお
いて、高周波特性を高性能化した高周波増幅器を提供す
ることである。
いて、高周波特性を高性能化した高周波増幅器を提供す
ることである。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第１の特徴は、第１のインピーダンス整
合回路と、この第１のインピーダンス整合回路に第１の
入力信号電極を接続し、更に第１の出力信号電極及び第
１の接地電極とを有する第１の高周波能動素子と、第１
の接地電極に接続されたＬＣ直列回路を含む第１の接地
回路と、第１の出力信号電極に接続された第２のインピ
ーダンス整合回路とから少なくとも構成された高周波増
幅器であることである。第１のインピーダンス整合回路
は入力インピーダンス整合回路、第２のインピーダンス
整合回路は段間インピーダンス整合回路でも、出力イン
ピーダンス整合回路に対応させて考えてもかまわない。
或いは、第１のインピーダンス整合回路を段間インピー
ダンス整合回路に対応させて考えてもかまわない。
めに、本発明の第１の特徴は、第１のインピーダンス整
合回路と、この第１のインピーダンス整合回路に第１の
入力信号電極を接続し、更に第１の出力信号電極及び第
１の接地電極とを有する第１の高周波能動素子と、第１
の接地電極に接続されたＬＣ直列回路を含む第１の接地
回路と、第１の出力信号電極に接続された第２のインピ
ーダンス整合回路とから少なくとも構成された高周波増
幅器であることである。第１のインピーダンス整合回路
は入力インピーダンス整合回路、第２のインピーダンス
整合回路は段間インピーダンス整合回路でも、出力イン
ピーダンス整合回路に対応させて考えてもかまわない。
或いは、第１のインピーダンス整合回路を段間インピー
ダンス整合回路に対応させて考えてもかまわない。
【００１５】本発明の第１の特徴に係る高周波増幅器に
用いる第１の高周波能動素子として、マイクロ波帯で動
作するＨＥＭＴ、ＨＢＴ、ＭＥＳＦＥＴ、絶縁ゲート型
ＦＥＴ、静電誘導トランジスタ（ＳＩＴ）等種々の半導
体能動素子が使用出来る。
用いる第１の高周波能動素子として、マイクロ波帯で動
作するＨＥＭＴ、ＨＢＴ、ＭＥＳＦＥＴ、絶縁ゲート型
ＦＥＴ、静電誘導トランジスタ（ＳＩＴ）等種々の半導
体能動素子が使用出来る。
【００１６】ＨＥＭＴ、ＭＥＳＦＥＴ、絶縁ゲート型Ｆ
ＥＴ、ＳＩＴにおいては、接地モードとして、ソース接
地、ドレイン接地、又はゲート接地のいずれかのモード
が使用出来る。又、ＨＢＴの接地モードとしては、エミ
ッタ接地、コレクタ接地、又はベース接地のいずれかの
モードが使用出来る。従って、本発明の高周波増幅器に
用いる第１の高周波能動素子の「接地電極」とは、ＨＥ
ＭＴ、ＭＥＳＦＥＴ、絶縁ゲート型ＦＥＴ、ＳＩＴにお
いては、ソース電極、ドレイン電極、又はゲート電極の
いずれかの電極の意である。同様に、ＨＢＴにおいて
は、エミッタ電極、コレクタ電極、又はベース電極のい
ずれかの電極の意である。そして、例えば、ソース接地
モードにおいては、ゲート電極を「入力信号電極」、ド
レイン電極を「出力信号電極」とすることが可能であ
る。又、エミッタ接地モードにおいては、ベース電極を
「入力信号電極」、コレクタ電極を「出力信号電極」と
することが可能である。これらの接地モードは、対象と
する高周波増幅器の使用目的や、特性仕様等に応じて選
択すれば良い。
ＥＴ、ＳＩＴにおいては、接地モードとして、ソース接
地、ドレイン接地、又はゲート接地のいずれかのモード
が使用出来る。又、ＨＢＴの接地モードとしては、エミ
ッタ接地、コレクタ接地、又はベース接地のいずれかの
モードが使用出来る。従って、本発明の高周波増幅器に
用いる第１の高周波能動素子の「接地電極」とは、ＨＥ
ＭＴ、ＭＥＳＦＥＴ、絶縁ゲート型ＦＥＴ、ＳＩＴにお
いては、ソース電極、ドレイン電極、又はゲート電極の
いずれかの電極の意である。同様に、ＨＢＴにおいて
は、エミッタ電極、コレクタ電極、又はベース電極のい
ずれかの電極の意である。そして、例えば、ソース接地
モードにおいては、ゲート電極を「入力信号電極」、ド
レイン電極を「出力信号電極」とすることが可能であ
る。又、エミッタ接地モードにおいては、ベース電極を
「入力信号電極」、コレクタ電極を「出力信号電極」と
することが可能である。これらの接地モードは、対象と
する高周波増幅器の使用目的や、特性仕様等に応じて選
択すれば良い。
【００１７】本発明の第１の特徴に係る高周波増幅器の
ＬＣ直列回路は、接地用インダクタと接地用キャパシタ
とで構成すれば良い。接地用キャパシタは、第１及び第
２電極、及びこの第１及び第２電極に挟まれた誘電体層
から構成される。この接地用キャパシタの第１電極を、
第１の特徴に係る高周波増幅器が搭載された基板の接地
配線に接続し、第２電極を接地用インダクタを介して、
接地電極に電気的により接続すれば良い。このＬＣ直列
回路のインダクタンス値と容量値を動作周波数で直列共
振するような値に選ぶことにより、第１の特徴に係る高
周波増幅器において、動作周波数での高周波能動素子の
接地電極と基板の（真の）グラウンドとの間のインピー
ダンスを小さく出来、高周波増幅器の高周波特性を高性
能化することが可能になる。
ＬＣ直列回路は、接地用インダクタと接地用キャパシタ
とで構成すれば良い。接地用キャパシタは、第１及び第
２電極、及びこの第１及び第２電極に挟まれた誘電体層
から構成される。この接地用キャパシタの第１電極を、
第１の特徴に係る高周波増幅器が搭載された基板の接地
配線に接続し、第２電極を接地用インダクタを介して、
接地電極に電気的により接続すれば良い。このＬＣ直列
回路のインダクタンス値と容量値を動作周波数で直列共
振するような値に選ぶことにより、第１の特徴に係る高
周波増幅器において、動作周波数での高周波能動素子の
接地電極と基板の（真の）グラウンドとの間のインピー
ダンスを小さく出来、高周波増幅器の高周波特性を高性
能化することが可能になる。
【００１８】本発明の第１の特徴に係る高周波増幅器に
おいて、第１の高周波能動素子は同一の半導体チップ
に、他の回路素子と共にモノリシックに集積化されてい
ても良く、独立した個別素子として、半導体チップに搭
載されていてもかまわない。又、接地用インダクタを、
半田ボール等のバンプで構成し、半導体チップをフリッ
プチップ配置で、基板上に搭載しても良い。バンプを用
いた場合の方が、接地用インダクタとして接地用ボンデ
ィング・ワイヤを用いた場合よりも製造公差の少ないイ
ンダクタンス値を実現出来、且つインダクタンス値を、
小さく出来る。従って、より動作周波数の高い高周波増
幅器に適用出来る。
おいて、第１の高周波能動素子は同一の半導体チップ
に、他の回路素子と共にモノリシックに集積化されてい
ても良く、独立した個別素子として、半導体チップに搭
載されていてもかまわない。又、接地用インダクタを、
半田ボール等のバンプで構成し、半導体チップをフリッ
プチップ配置で、基板上に搭載しても良い。バンプを用
いた場合の方が、接地用インダクタとして接地用ボンデ
ィング・ワイヤを用いた場合よりも製造公差の少ないイ
ンダクタンス値を実現出来、且つインダクタンス値を、
小さく出来る。従って、より動作周波数の高い高周波増
幅器に適用出来る。
【００１９】本発明の第２の特徴は、第１のインピーダ
ンス整合回路と、この第１のインピーダンス整合回路に
第１の入力信号電極を接続し、更に第１の出力信号電極
及び第１の接地電極とを有する第１の高周波能動素子
と、第１の接地電極に電気的に並列接続された複数のＬ
Ｃ直列回路からなる第１の接地回路と、第１の出力信号
電極に接続された結合用キャパシタと、この結合用キャ
パシタに接続された第２のインピーダンス整合回路と、
この第２のインピーダンス整合回路に第２の入力信号電
極を接続し、更に第２の出力信号電極及び第２の接地電
極とを有する第２の高周波能動素子と、第２の接地電極
に電気的に並列接続された複数のＬＣ直列回路からなる
第２の接地回路と、第２の出力信号電極に接続された第
３のインピーダンス整合回路とから少なくとも構成され
た高周波増幅器であることである。単純化した２段の高
周波能動素子からなる高周波増幅器であれば、第１のイ
ンピーダンス整合回路は入力インピーダンス整合回路、
第２のインピーダンス整合回路は段間インピーダンス整
合回路、第３のインピーダンス整合回路は出力インピー
ダンス整合回路に対応させて考えることが出来る。第１
の特徴で述べたように、第１及び第２の高周波能動素子
として、マイクロ波帯で動作するＨＥＭＴ、ＨＢＴ、Ｍ
ＥＳＦＥＴ、絶縁ゲート型ＦＥＴ、ＳＩＴ等種々の半導
体能動素子が使用出来る。そして、ＨＥＭＴ、ＭＥＳＦ
ＥＴ等においては、接地モードとして、ソース接地、ド
レイン接地、又はゲート接地のいずれかのモードが使用
出来る。又、ＨＢＴの接地モードとしては、エミッタ接
地、コレクタ接地、又はベース接地のいずれかのモード
が使用出来る。従って、「接地電極」として、ＨＥＭ
Ｔ、ＭＥＳＦＥＴ等においては、ソース電極、ドレイン
電極、又はゲート電極のいずれかの電極、ＨＢＴにおい
ては、エミッタ電極、コレクタ電極、又はベース電極の
いずれかの電極を選択出来る。
ンス整合回路と、この第１のインピーダンス整合回路に
第１の入力信号電極を接続し、更に第１の出力信号電極
及び第１の接地電極とを有する第１の高周波能動素子
と、第１の接地電極に電気的に並列接続された複数のＬ
Ｃ直列回路からなる第１の接地回路と、第１の出力信号
電極に接続された結合用キャパシタと、この結合用キャ
パシタに接続された第２のインピーダンス整合回路と、
この第２のインピーダンス整合回路に第２の入力信号電
極を接続し、更に第２の出力信号電極及び第２の接地電
極とを有する第２の高周波能動素子と、第２の接地電極
に電気的に並列接続された複数のＬＣ直列回路からなる
第２の接地回路と、第２の出力信号電極に接続された第
３のインピーダンス整合回路とから少なくとも構成され
た高周波増幅器であることである。単純化した２段の高
周波能動素子からなる高周波増幅器であれば、第１のイ
ンピーダンス整合回路は入力インピーダンス整合回路、
第２のインピーダンス整合回路は段間インピーダンス整
合回路、第３のインピーダンス整合回路は出力インピー
ダンス整合回路に対応させて考えることが出来る。第１
の特徴で述べたように、第１及び第２の高周波能動素子
として、マイクロ波帯で動作するＨＥＭＴ、ＨＢＴ、Ｍ
ＥＳＦＥＴ、絶縁ゲート型ＦＥＴ、ＳＩＴ等種々の半導
体能動素子が使用出来る。そして、ＨＥＭＴ、ＭＥＳＦ
ＥＴ等においては、接地モードとして、ソース接地、ド
レイン接地、又はゲート接地のいずれかのモードが使用
出来る。又、ＨＢＴの接地モードとしては、エミッタ接
地、コレクタ接地、又はベース接地のいずれかのモード
が使用出来る。従って、「接地電極」として、ＨＥＭ
Ｔ、ＭＥＳＦＥＴ等においては、ソース電極、ドレイン
電極、又はゲート電極のいずれかの電極、ＨＢＴにおい
ては、エミッタ電極、コレクタ電極、又はベース電極の
いずれかの電極を選択出来る。
【００２０】本発明の第２の特徴に係る高周波増幅器の
ＬＣ直列回路は、第１の特徴と同様に、接地用インダク
タと接地用キャパシタとで構成すれば良い。接地用キャ
パシタは、第１及び第２電極、及びこの第１及び第２電
極に挟まれた誘電体層から構成される。この接地用キャ
パシタの第１電極を、第２の特徴に係る高周波増幅器が
搭載された基板の接地配線に接続し、第２電極を接地用
インダクタを介して、接地電極に電気的により接続すれ
ば良い。このＬＣ直列回路のインダクタンス値と容量値
を動作周波数で直列共振するような値に選ぶことによ
り、第２の特徴に係る高周波増幅器において、動作周波
数での高周波能動素子の接地電極と基板の（真の）グラ
ウンドとの間のインピーダンスを小さく出来、高周波増
幅器の高周波特性を高性能化することが可能になる。
ＬＣ直列回路は、第１の特徴と同様に、接地用インダク
タと接地用キャパシタとで構成すれば良い。接地用キャ
パシタは、第１及び第２電極、及びこの第１及び第２電
極に挟まれた誘電体層から構成される。この接地用キャ
パシタの第１電極を、第２の特徴に係る高周波増幅器が
搭載された基板の接地配線に接続し、第２電極を接地用
インダクタを介して、接地電極に電気的により接続すれ
ば良い。このＬＣ直列回路のインダクタンス値と容量値
を動作周波数で直列共振するような値に選ぶことによ
り、第２の特徴に係る高周波増幅器において、動作周波
数での高周波能動素子の接地電極と基板の（真の）グラ
ウンドとの間のインピーダンスを小さく出来、高周波増
幅器の高周波特性を高性能化することが可能になる。
【００２１】更に、複数のＬＣ直列回路の電気的並列接
続において、複数のＬＣ直列回路を、互いに異なる共振
周波数を有する少なくとも２以上のＬＣ直列回路を含む
ように構成すれば、より広帯域に渡り、高周波トランジ
スタの接地電極と基板の（真の）グラウンドとの間のイ
ンピーダンスを小さく出来る。この結果、より広帯域で
高周波増幅器の高周波特性を高性能化することが可能に
なる。従って、複数の接地用キャパシタは、互いに異な
る容量値を有する少なくとも２以上の接地用キャパシタ
を含むように構成することが好ましい。或いは、複数の
接地用インダクタが、互いに異なるインダクタンス値を
有する少なくとも２以上の接地用インダクタを含むよう
に構成しても、直列共振周波数とを異なるようにするこ
とが可能である。
続において、複数のＬＣ直列回路を、互いに異なる共振
周波数を有する少なくとも２以上のＬＣ直列回路を含む
ように構成すれば、より広帯域に渡り、高周波トランジ
スタの接地電極と基板の（真の）グラウンドとの間のイ
ンピーダンスを小さく出来る。この結果、より広帯域で
高周波増幅器の高周波特性を高性能化することが可能に
なる。従って、複数の接地用キャパシタは、互いに異な
る容量値を有する少なくとも２以上の接地用キャパシタ
を含むように構成することが好ましい。或いは、複数の
接地用インダクタが、互いに異なるインダクタンス値を
有する少なくとも２以上の接地用インダクタを含むよう
に構成しても、直列共振周波数とを異なるようにするこ
とが可能である。
【００２２】本発明の第２の特徴に係る高周波増幅器に
おいて、第１及び第２の高周波能動素子は同一の半導体
チップにモノリシックに集積化されていても良く、それ
ぞれ独立した半導体チップに搭載されていてもかまわな
い。又、複数の接地用インダクタを、半田ボール等のバ
ンプで構成し、半導体チップをフリップチップ配置で、
基板上に搭載しても良い。バンプを用いた場合の方が、
接地用インダクタとして接地用ボンディング・ワイヤを
用いた場合よりも製造公差の少ないインダクタンス値を
実現出来、且つインダクタンス値を、小さく出来る。従
って、より動作周波数の高い高周波増幅器に適用出来
る。
おいて、第１及び第２の高周波能動素子は同一の半導体
チップにモノリシックに集積化されていても良く、それ
ぞれ独立した半導体チップに搭載されていてもかまわな
い。又、複数の接地用インダクタを、半田ボール等のバ
ンプで構成し、半導体チップをフリップチップ配置で、
基板上に搭載しても良い。バンプを用いた場合の方が、
接地用インダクタとして接地用ボンディング・ワイヤを
用いた場合よりも製造公差の少ないインダクタンス値を
実現出来、且つインダクタンス値を、小さく出来る。従
って、より動作周波数の高い高周波増幅器に適用出来
る。
【００２３】本発明の第３の特徴は、接地配線を持つ基
板と、この基板上に搭載された半導体チップと、この半
導体チップに配置され、入力信号電極、出力信号電極及
び接地電極とを有する高周波能動素子と、基板におい
て、接地配線に、それぞれ電気的に接続した複数の接地
用キャパシタと、この複数の接地用キャパシタのそれぞ
れと、接地電極間を接続する複数の接地用インダクタと
から少なくとも構成された高周波半導体装置であること
である。この高周波半導体装置は、接地電極と接地配線
間に、複数の接地用キャパシタ及び複数の接地用インダ
クタとから構成される複数のＬＣ直列回路を電気的に並
列接続している。
板と、この基板上に搭載された半導体チップと、この半
導体チップに配置され、入力信号電極、出力信号電極及
び接地電極とを有する高周波能動素子と、基板におい
て、接地配線に、それぞれ電気的に接続した複数の接地
用キャパシタと、この複数の接地用キャパシタのそれぞ
れと、接地電極間を接続する複数の接地用インダクタと
から少なくとも構成された高周波半導体装置であること
である。この高周波半導体装置は、接地電極と接地配線
間に、複数の接地用キャパシタ及び複数の接地用インダ
クタとから構成される複数のＬＣ直列回路を電気的に並
列接続している。
【００２４】第１の特徴で述べたように、本発明の第３
の特徴に係る高周波能動素子として、マイクロ波帯で動
作するＨＥＭＴ、ＨＢＴ、ＭＥＳＦＥＴ、絶縁ゲート型
ＦＥＴ、ＳＩＴ等種々の半導体能動素子が使用出来る。
そして、ＨＥＭＴ、ＭＥＳＦＥＴ等においては、接地モ
ードとして、ソース接地、ドレイン接地、又はゲート接
地のいずれかのモードが使用出来る。又、ＨＢＴの接地
モードとしては、エミッタ接地、コレクタ接地、又はベ
ース接地のいずれかのモードが使用出来る。従って、
「接地電極」として、ＨＥＭＴ、ＭＥＳＦＥＴ等におい
ては、ソース電極、ドレイン電極、又はゲート電極のい
ずれかの電極、ＨＢＴにおいては、エミッタ電極、コレ
クタ電極、又はベース電極のいずれかの電極を選択出来
る。
の特徴に係る高周波能動素子として、マイクロ波帯で動
作するＨＥＭＴ、ＨＢＴ、ＭＥＳＦＥＴ、絶縁ゲート型
ＦＥＴ、ＳＩＴ等種々の半導体能動素子が使用出来る。
そして、ＨＥＭＴ、ＭＥＳＦＥＴ等においては、接地モ
ードとして、ソース接地、ドレイン接地、又はゲート接
地のいずれかのモードが使用出来る。又、ＨＢＴの接地
モードとしては、エミッタ接地、コレクタ接地、又はベ
ース接地のいずれかのモードが使用出来る。従って、
「接地電極」として、ＨＥＭＴ、ＭＥＳＦＥＴ等におい
ては、ソース電極、ドレイン電極、又はゲート電極のい
ずれかの電極、ＨＢＴにおいては、エミッタ電極、コレ
クタ電極、又はベース電極のいずれかの電極を選択出来
る。
【００２５】複数の接地用キャパシタのそれぞれは、第
１及び第２電極、及びこの第１及び第２電極に挟まれた
誘電体層から構成される。例えば、平行平板型キャパシ
タであれば、第１及び第２電極は、それぞれ上部電極又
は下部電極のいずれかとすることが可能である。接地用
キャパシタが円筒型キャパシタであれば、第１及び第２
電極は、それぞれ内部電極又は外周電極のいずれかとす
ることが可能である。そして、本発明の第３の特徴に係
る高周波半導体装置においては、この接地用キャパシタ
の第１電極は接地配線に接続され、第２電極は、接地電
極に接地用インダクタを介して電気的により接続され
る。この結果、接地用インダクタと接地用キャパシタと
からなるＬＣ直列回路が構成される。そして、本発明の
第３の特徴に係る高周波半導体装置においては、高周波
能動素子の接地電極と、理想的なグラウンドとなる基板
の接地配線間に、少なくとも２本以上のＬＣ直列回路が
電気的に並列接続される。このＬＣ直列回路のインダク
タンス値と容量値を、高周波半導体装置の動作周波数帯
で直列共振するような値に選ぶことにより、高周波半導
体装置において、動作周波数での高周波能動素子の接地
電極と基板の（真の）グラウンドとの間のインピーダン
スを小さく出来、高周波能動素子の高周波特性を高性能
化することが可能になる。
１及び第２電極、及びこの第１及び第２電極に挟まれた
誘電体層から構成される。例えば、平行平板型キャパシ
タであれば、第１及び第２電極は、それぞれ上部電極又
は下部電極のいずれかとすることが可能である。接地用
キャパシタが円筒型キャパシタであれば、第１及び第２
電極は、それぞれ内部電極又は外周電極のいずれかとす
ることが可能である。そして、本発明の第３の特徴に係
る高周波半導体装置においては、この接地用キャパシタ
の第１電極は接地配線に接続され、第２電極は、接地電
極に接地用インダクタを介して電気的により接続され
る。この結果、接地用インダクタと接地用キャパシタと
からなるＬＣ直列回路が構成される。そして、本発明の
第３の特徴に係る高周波半導体装置においては、高周波
能動素子の接地電極と、理想的なグラウンドとなる基板
の接地配線間に、少なくとも２本以上のＬＣ直列回路が
電気的に並列接続される。このＬＣ直列回路のインダク
タンス値と容量値を、高周波半導体装置の動作周波数帯
で直列共振するような値に選ぶことにより、高周波半導
体装置において、動作周波数での高周波能動素子の接地
電極と基板の（真の）グラウンドとの間のインピーダン
スを小さく出来、高周波能動素子の高周波特性を高性能
化することが可能になる。
【００２６】更に、複数のＬＣ直列回路は、高周波半導
体装置の動作周波数帯で直列共振するように構成するの
が好ましい。そして、複数のＬＣ直列回路の電気的並列
接続において、ある一つのＬＣ直列回路の直列共振周波
数と別のＬＣ直列回路の直列共振周波数とを異なるよう
に構成すれば、より広帯域に渡り、動作周波数での高周
波トランジスタの接地電極と基板の（真の）グラウンド
との間のインピーダンスを小さく出来る。この結果、よ
り広帯域で高周波能動素子の高周波特性を高性能化する
ことが可能になる。従って、複数の接地用キャパシタ
は、互いに異なる容量値を有する少なくとも２以上の接
地用キャパシタを含むように構成することが好ましい。
或いは、複数の接地用インダクタが、互いに異なるイン
ダクタンス値を有する少なくとも２以上の接地用インダ
クタを含むように構成しても、直列共振周波数とを異な
るようにすることが可能である。
体装置の動作周波数帯で直列共振するように構成するの
が好ましい。そして、複数のＬＣ直列回路の電気的並列
接続において、ある一つのＬＣ直列回路の直列共振周波
数と別のＬＣ直列回路の直列共振周波数とを異なるよう
に構成すれば、より広帯域に渡り、動作周波数での高周
波トランジスタの接地電極と基板の（真の）グラウンド
との間のインピーダンスを小さく出来る。この結果、よ
り広帯域で高周波能動素子の高周波特性を高性能化する
ことが可能になる。従って、複数の接地用キャパシタ
は、互いに異なる容量値を有する少なくとも２以上の接
地用キャパシタを含むように構成することが好ましい。
或いは、複数の接地用インダクタが、互いに異なるイン
ダクタンス値を有する少なくとも２以上の接地用インダ
クタを含むように構成しても、直列共振周波数とを異な
るようにすることが可能である。
【００２７】本発明の第３の特徴に係る高周波半導体装
置において、複数の接地用インダクタは、接地用ボンデ
ィング・ワイヤで構成しても良く、半田ボール等のバン
プで構成しても良い。ある一定の長さを有する導電体で
有れば、マイクロ波帯の高周波では接地用インダクタと
して機能する。接地用インダクタを、バンプで構成する
場合は、半導体チップをフリップチップ配置で、基板上
に搭載することが出来る。バンプを用いた場合の方が、
接地用ボンディング・ワイヤを用いた場合よりも製造公
差の少ないインダクタンス値を実現出来る。しかも、構
造上、インダクタンス値を、接地用ボンディング・ワイ
ヤを用いた場合より小さく出来るため、より動作周波数
の高い回路に適用出来る。
置において、複数の接地用インダクタは、接地用ボンデ
ィング・ワイヤで構成しても良く、半田ボール等のバン
プで構成しても良い。ある一定の長さを有する導電体で
有れば、マイクロ波帯の高周波では接地用インダクタと
して機能する。接地用インダクタを、バンプで構成する
場合は、半導体チップをフリップチップ配置で、基板上
に搭載することが出来る。バンプを用いた場合の方が、
接地用ボンディング・ワイヤを用いた場合よりも製造公
差の少ないインダクタンス値を実現出来る。しかも、構
造上、インダクタンス値を、接地用ボンディング・ワイ
ヤを用いた場合より小さく出来るため、より動作周波数
の高い回路に適用出来る。
【００２８】
【発明の実施の形態】次に、図面を参照して、本発明の
第１乃至第６の実施の形態を説明する。以下の図面の記
載において、同一又は類似の部分には同一又は類似の符
号を付している。但し、図面は模式的なものであり、厚
みと平面寸法との関係、各層の厚みの比率等は現実のも
のとは異なることに留意すべきである。従って、具体的
な厚みや寸法は以下の説明を参酌して判断すべきもので
ある。又図面相互間においても互いの寸法の関係や比率
が異なる部分が含まれていることは勿論である。
第１乃至第６の実施の形態を説明する。以下の図面の記
載において、同一又は類似の部分には同一又は類似の符
号を付している。但し、図面は模式的なものであり、厚
みと平面寸法との関係、各層の厚みの比率等は現実のも
のとは異なることに留意すべきである。従って、具体的
な厚みや寸法は以下の説明を参酌して判断すべきもので
ある。又図面相互間においても互いの寸法の関係や比率
が異なる部分が含まれていることは勿論である。
【００２９】（第１の実施の形態）図１に示すように、
本発明の第１の実施の形態に係る高周波半導体装置は、
ガリウム砒素（ＧａＡｓ）若しくはインジウム・燐（Ｉ
ｎＰ）等の半絶縁性半導体基板からなる半導体チップ２
の上に設けられた第１の高周波トランジスタ（第１の高
周波能動素子）Ｑ１と第２の高周波トランジスタ（第２
の高周波能動素子）Ｑ２とを有する２段構成の増幅器を
搭載したＨＭＩＣである。
本発明の第１の実施の形態に係る高周波半導体装置は、
ガリウム砒素（ＧａＡｓ）若しくはインジウム・燐（Ｉ
ｎＰ）等の半絶縁性半導体基板からなる半導体チップ２
の上に設けられた第１の高周波トランジスタ（第１の高
周波能動素子）Ｑ１と第２の高周波トランジスタ（第２
の高周波能動素子）Ｑ２とを有する２段構成の増幅器を
搭載したＨＭＩＣである。
【００３０】具体的には、図１に示すように、入力端子
ＲＦｉｎから出力端子ＲＦｏｕｔの間に、結合用キャパ
シタＣ１，第１の高周波トランジスタＱ１、結合用キャ
パシタＣ２、第２の高周波トランジスタＱ２、結合用キ
ャパシタＣ３の経路で、高周波伝送線路が構成されてい
る。そして、ＲＦ信号が入力端子ＲＦｉｎから入力さ
れ、この高周波伝送線路を伝達し、出力端子ＲＦｏｕｔ
から出力される。第１の高周波トランジスタＱ１の第１
の接地電極（ソース電極）は、インダクタＬ８及びキャ
パシタＣ８とからなる第１のＬＣ直列回路及びインダク
タＬ９及びキャパシタＣ９とからなる第２のＬＣ直列回
路との並列回路からなる第１の接地回路により接地され
ている。第１の高周波トランジスタＱ１の第１の入力信
号電極（ゲート電極）と結合用キャパシタＣ１との間に
は、インピーダンス成分Ｚ１及びＺ３の直列回路が接続
されている。インピーダンス成分Ｚ１及びＺ３の直列回
路の接続点には、インピーダンス成分Ｚ２が接続され、
Ｔ型回路（Ｚ１，Ｚ２，Ｚ３）からなる入力インピーダ
ンス整合回路（第１のインピーダンス整合回路）が構成
されている。インピーダンス成分Ｚ２には、直流と高周
波を分離するためのバイパスキャパシタ（デカップリン
グ用キャパシタ）Ｃ４及び抵抗Ｒ４を介して、直流バイ
アス用電極端子からゲート電圧Ｖｇ１が供給出来るよう
に構成されている。第１の高周波トランジスタＱ１の第
１の出力信号電極（ドレイン電極）と結合用キャパシタ
Ｃ２との接続点には、直流と高周波を分離するためのバ
イパスキャパシタＣ５及びインピーダンスＺ４を介し
て、直流バイアス用電極端子からドレイン電圧Ｖｄ１が
供給出来るように構成されている。同様に、第２の高周
波トランジスタＱ２の第２の入力信号電極（ゲート電
極）と結合用キャパシタＣ２との間には、インピーダン
ス成分Ｚ５が接続されている。更に、第２の高周波トラ
ンジスタＱ２のゲート電極とインピーダンス成分Ｚ５と
の接続点には、インピーダンス成分Ｚ５と共にＬ型回路
を構成するインピーダンス成分Ｚ６が接続され、段間イ
ンピーダンス整合回路（第２のインピーダンス整合回
路）を構成している。そして、インピーダンス成分Ｚ６
には、バイパスキャパシタＣ６及び抵抗Ｒ６を介して、
直流バイアス用電極端子からゲート電圧Ｖｇ２が供給さ
れる。第２の高周波トランジスタＱ２の第２の出力信号
電極（ドレイン電極）と結合用キャパシタＣ３との間に
は、インピーダンス成分Ｚ７及びＺ９の直列回路が接続
されている。インピーダンス成分Ｚ７及びＺ９の直列回
路の接続点には、インピーダンス成分Ｚ８が接続され、
Ｔ型回路（Ｚ７，Ｚ８，Ｚ９）からなる出力インピーダ
ンス整合回路（第３のインピーダンス整合回路）が構成
されている。インピーダンス成分Ｚ８には、バイパスキ
ャパシタＣ７を介して、直流バイアス用電極端子からド
レイン電圧Ｖｄ２が供給出来るように構成されている。
第２の高周波トランジスタＱ２の第２の接地電極（ソー
ス電極）は、インダクタＬ１０及びキャパシタＣ１０と
からなる第３のＬＣ直列回路、インダクタＬ１１及びキ
ャパシタＣ１１とからなる第４のＬＣ直列回路、インダ
クタＬ１２及びキャパシタＣ１２とからなる第５のＬＣ
直列回路及びインダクタＬ１３及びキャパシタＣ１３と
からなる第６のＬＣ直列回路とが電気的に並列接続され
第２の接地回路を構成している。そして、この第２の接
地回路により、第２の高周波トランジスタＱ２の第２の
接地電極（ソース電極）は、接地されている。こうし
て、入力端子ＲＦｉｎから入力された高周波信号は結合
用キャパシタＣ１を通して第１の高周波トランジスタＱ
１に入力され、ここで増幅される。増幅された高周波信
号は結合用キャパシタＣ２を通して、第２の高周波トラ
ンジスタＱ２に入力され、ここで増幅され、結合用キャ
パシタＣ３を通し、出力端子ＲＦｏｕｔから外部に出力
される。又、図１中、Ｚ１〜Ｚ９は、配線やボンディン
グワイヤ等で構成されるインピーダンス成分を示してい
る。図１において、破線で示した範囲が、半導体チップ
２に搭載されたＭＭＩＣ構成の部分であり、破線の外部
は基板上の配線や回路素子である。従って、図１は全体
としてはＨＭＩＣの等価回路を示している。
ＲＦｉｎから出力端子ＲＦｏｕｔの間に、結合用キャパ
シタＣ１，第１の高周波トランジスタＱ１、結合用キャ
パシタＣ２、第２の高周波トランジスタＱ２、結合用キ
ャパシタＣ３の経路で、高周波伝送線路が構成されてい
る。そして、ＲＦ信号が入力端子ＲＦｉｎから入力さ
れ、この高周波伝送線路を伝達し、出力端子ＲＦｏｕｔ
から出力される。第１の高周波トランジスタＱ１の第１
の接地電極（ソース電極）は、インダクタＬ８及びキャ
パシタＣ８とからなる第１のＬＣ直列回路及びインダク
タＬ９及びキャパシタＣ９とからなる第２のＬＣ直列回
路との並列回路からなる第１の接地回路により接地され
ている。第１の高周波トランジスタＱ１の第１の入力信
号電極（ゲート電極）と結合用キャパシタＣ１との間に
は、インピーダンス成分Ｚ１及びＺ３の直列回路が接続
されている。インピーダンス成分Ｚ１及びＺ３の直列回
路の接続点には、インピーダンス成分Ｚ２が接続され、
Ｔ型回路（Ｚ１，Ｚ２，Ｚ３）からなる入力インピーダ
ンス整合回路（第１のインピーダンス整合回路）が構成
されている。インピーダンス成分Ｚ２には、直流と高周
波を分離するためのバイパスキャパシタ（デカップリン
グ用キャパシタ）Ｃ４及び抵抗Ｒ４を介して、直流バイ
アス用電極端子からゲート電圧Ｖｇ１が供給出来るよう
に構成されている。第１の高周波トランジスタＱ１の第
１の出力信号電極（ドレイン電極）と結合用キャパシタ
Ｃ２との接続点には、直流と高周波を分離するためのバ
イパスキャパシタＣ５及びインピーダンスＺ４を介し
て、直流バイアス用電極端子からドレイン電圧Ｖｄ１が
供給出来るように構成されている。同様に、第２の高周
波トランジスタＱ２の第２の入力信号電極（ゲート電
極）と結合用キャパシタＣ２との間には、インピーダン
ス成分Ｚ５が接続されている。更に、第２の高周波トラ
ンジスタＱ２のゲート電極とインピーダンス成分Ｚ５と
の接続点には、インピーダンス成分Ｚ５と共にＬ型回路
を構成するインピーダンス成分Ｚ６が接続され、段間イ
ンピーダンス整合回路（第２のインピーダンス整合回
路）を構成している。そして、インピーダンス成分Ｚ６
には、バイパスキャパシタＣ６及び抵抗Ｒ６を介して、
直流バイアス用電極端子からゲート電圧Ｖｇ２が供給さ
れる。第２の高周波トランジスタＱ２の第２の出力信号
電極（ドレイン電極）と結合用キャパシタＣ３との間に
は、インピーダンス成分Ｚ７及びＺ９の直列回路が接続
されている。インピーダンス成分Ｚ７及びＺ９の直列回
路の接続点には、インピーダンス成分Ｚ８が接続され、
Ｔ型回路（Ｚ７，Ｚ８，Ｚ９）からなる出力インピーダ
ンス整合回路（第３のインピーダンス整合回路）が構成
されている。インピーダンス成分Ｚ８には、バイパスキ
ャパシタＣ７を介して、直流バイアス用電極端子からド
レイン電圧Ｖｄ２が供給出来るように構成されている。
第２の高周波トランジスタＱ２の第２の接地電極（ソー
ス電極）は、インダクタＬ１０及びキャパシタＣ１０と
からなる第３のＬＣ直列回路、インダクタＬ１１及びキ
ャパシタＣ１１とからなる第４のＬＣ直列回路、インダ
クタＬ１２及びキャパシタＣ１２とからなる第５のＬＣ
直列回路及びインダクタＬ１３及びキャパシタＣ１３と
からなる第６のＬＣ直列回路とが電気的に並列接続され
第２の接地回路を構成している。そして、この第２の接
地回路により、第２の高周波トランジスタＱ２の第２の
接地電極（ソース電極）は、接地されている。こうし
て、入力端子ＲＦｉｎから入力された高周波信号は結合
用キャパシタＣ１を通して第１の高周波トランジスタＱ
１に入力され、ここで増幅される。増幅された高周波信
号は結合用キャパシタＣ２を通して、第２の高周波トラ
ンジスタＱ２に入力され、ここで増幅され、結合用キャ
パシタＣ３を通し、出力端子ＲＦｏｕｔから外部に出力
される。又、図１中、Ｚ１〜Ｚ９は、配線やボンディン
グワイヤ等で構成されるインピーダンス成分を示してい
る。図１において、破線で示した範囲が、半導体チップ
２に搭載されたＭＭＩＣ構成の部分であり、破線の外部
は基板上の配線や回路素子である。従って、図１は全体
としてはＨＭＩＣの等価回路を示している。
【００３１】図２は、図１の回路構成を具体化した本発
明の第１の実施の形態に係るＨＭＩＣの模式的な平面図
である。基板１の中央部近傍に、半導体チップ２が搭載
されたＨＭＩＣである。基板１としては、アルミナ（Ａ
ｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ベリリア
（ＢｅＯ）等のセラミック基板、樹脂基板、或いはパッ
ケージ用リードフレーム等が使用出来る。樹脂基板とし
ては、ガラス繊維（ｅ−ガラス）で強化したエポキシ樹
脂基板等が使用可能である。このガラス繊維とエポキシ
樹脂との複合基板としては、ＡＮＳＩの定めるＦＲ−４
グレードの基板が代表的である。半導体チップ２の上に
は、第１の高周波トランジスタＱ１、結合用キャパシタ
Ｃ２、チップ側ボンディングパッドＣＰ１，ＣＰ２，Ｃ
Ｐ３，ＣＰ８，ＣＰ９，ＣＰ１０，ＣＰ１１及びマイク
ロストリップ線路構成の金属配線等が搭載されている。
ここでは、第１の高周波トランジスタＱ１及び第２の高
周波トランジスタＱ２は、ＨＥＭＴであるとして説明す
る。第１の高周波トランジスタＱ１及び第２の高周波ト
ランジスタＱ２を構成するＨＥＭＴは、それぞれ、複数
のゲート電極（第１及び第２の入力信号電極）Ｇと複数
のドレイン電極（第１及び第２の出力信号電極）Ｄとが
交差指（インター・ディジタル）状に配置されている。
更に、ゲート電極を挟んで複数のドレイン電極Ｄと対向
するように、複数のソース電極（第１及び第２の接地電
極）が挿入されている。ゲート電極Ｇとドレイン電極Ｄ
の長手方向に直交する方向に、層間絶縁膜を介して、ソ
ース電極配線Ｓが形成されている。複数のソース電極
は、層間絶縁膜中のコンタクトホールを介して、ソース
電極配線に接続されている。第１の高周波トランジスタ
Ｑ１及び第２の高周波トランジスタＱ２は、例えば、Ｈ
ＢＴ若しくはＭＥＳＦＥＴ等で他の高周波能動素子で構
成してもかまわない。第２の高周波トランジスタＱ２の
ドレイン電極Ｄは、チップ側ボンディングパッドとして
も機能している。即ち、第１の高周波トランジスタＱ１
のゲート電極Ｇには、マイクロストリップ線路の信号線
が接続されている。この信号線にはチップ側ボンディン
グパッドＣＰ１が接続されている。第１の高周波トラン
ジスタＱ１のドレイン電極Ｄと第２の高周波トランジス
タＱ２のゲート電極Ｇとは、マイクロストリップ線路の
信号線で接続されている。この信号線の中間には結合用
キャパシタとなるＭＩＭキャパシタＣ２が挿入されてい
る。半導体チップ２の外側の基板１上には、基板側ボン
ディングパッドＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４、及び
接地用キャパシタＣ８，Ｃ９，Ｃ１０，Ｃ１１，Ｃ１
２，Ｃ１３が配置されている。更に、基板１の周辺部に
は、入力端子ＲＦｉｎ、出力端子ＲＦｏｕｔ、直流バイ
アス用電極端子Ｖｇ１，Ｖｇ２，ＶＤ１，Ｖｄ２が配置
されている。
明の第１の実施の形態に係るＨＭＩＣの模式的な平面図
である。基板１の中央部近傍に、半導体チップ２が搭載
されたＨＭＩＣである。基板１としては、アルミナ（Ａ
ｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ベリリア
（ＢｅＯ）等のセラミック基板、樹脂基板、或いはパッ
ケージ用リードフレーム等が使用出来る。樹脂基板とし
ては、ガラス繊維（ｅ−ガラス）で強化したエポキシ樹
脂基板等が使用可能である。このガラス繊維とエポキシ
樹脂との複合基板としては、ＡＮＳＩの定めるＦＲ−４
グレードの基板が代表的である。半導体チップ２の上に
は、第１の高周波トランジスタＱ１、結合用キャパシタ
Ｃ２、チップ側ボンディングパッドＣＰ１，ＣＰ２，Ｃ
Ｐ３，ＣＰ８，ＣＰ９，ＣＰ１０，ＣＰ１１及びマイク
ロストリップ線路構成の金属配線等が搭載されている。
ここでは、第１の高周波トランジスタＱ１及び第２の高
周波トランジスタＱ２は、ＨＥＭＴであるとして説明す
る。第１の高周波トランジスタＱ１及び第２の高周波ト
ランジスタＱ２を構成するＨＥＭＴは、それぞれ、複数
のゲート電極（第１及び第２の入力信号電極）Ｇと複数
のドレイン電極（第１及び第２の出力信号電極）Ｄとが
交差指（インター・ディジタル）状に配置されている。
更に、ゲート電極を挟んで複数のドレイン電極Ｄと対向
するように、複数のソース電極（第１及び第２の接地電
極）が挿入されている。ゲート電極Ｇとドレイン電極Ｄ
の長手方向に直交する方向に、層間絶縁膜を介して、ソ
ース電極配線Ｓが形成されている。複数のソース電極
は、層間絶縁膜中のコンタクトホールを介して、ソース
電極配線に接続されている。第１の高周波トランジスタ
Ｑ１及び第２の高周波トランジスタＱ２は、例えば、Ｈ
ＢＴ若しくはＭＥＳＦＥＴ等で他の高周波能動素子で構
成してもかまわない。第２の高周波トランジスタＱ２の
ドレイン電極Ｄは、チップ側ボンディングパッドとして
も機能している。即ち、第１の高周波トランジスタＱ１
のゲート電極Ｇには、マイクロストリップ線路の信号線
が接続されている。この信号線にはチップ側ボンディン
グパッドＣＰ１が接続されている。第１の高周波トラン
ジスタＱ１のドレイン電極Ｄと第２の高周波トランジス
タＱ２のゲート電極Ｇとは、マイクロストリップ線路の
信号線で接続されている。この信号線の中間には結合用
キャパシタとなるＭＩＭキャパシタＣ２が挿入されてい
る。半導体チップ２の外側の基板１上には、基板側ボン
ディングパッドＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４、及び
接地用キャパシタＣ８，Ｃ９，Ｃ１０，Ｃ１１，Ｃ１
２，Ｃ１３が配置されている。更に、基板１の周辺部に
は、入力端子ＲＦｉｎ、出力端子ＲＦｏｕｔ、直流バイ
アス用電極端子Ｖｇ１，Ｖｇ２，ＶＤ１，Ｖｄ２が配置
されている。
【００３２】入力端子ＲＦｉｎと基板側ボンディングパ
ッドＳＰ１との間には、結合用キャパシタＣ１を介し
て、マイクロストリップ線路を構成する信号線が接続さ
れている。基板側ボンディングパッドＳＰ１とチップ側
ボンディングパッドＣＰ１との間は、ボンディングワイ
ヤＬ３１で接続されている。出力端子ＲＦｏｕｔと基板
側ボンディングパッドＳＰ４との間には、結合用キャパ
シタＣ３を介して、マイクロストリップ線路を構成する
信号線が接続されている。基板側ボンディングパッドと
なる第２の高周波トランジスタＱ２のドレイン電極Ｄと
基板側ボンディングパッドＳＰ４との間は、ボンディン
グワイヤＬ３４，Ｌ３５，Ｌ３６で接続されている。こ
れらのマイクロストリップ線路を構成する信号線は、厚
さ０．１乃至３０μｍの金（Ａｕ）薄膜、銅（Ｃｕ）薄
膜、アルミニウム（Ａｌ）薄膜等で構成される。
ッドＳＰ１との間には、結合用キャパシタＣ１を介し
て、マイクロストリップ線路を構成する信号線が接続さ
れている。基板側ボンディングパッドＳＰ１とチップ側
ボンディングパッドＣＰ１との間は、ボンディングワイ
ヤＬ３１で接続されている。出力端子ＲＦｏｕｔと基板
側ボンディングパッドＳＰ４との間には、結合用キャパ
シタＣ３を介して、マイクロストリップ線路を構成する
信号線が接続されている。基板側ボンディングパッドと
なる第２の高周波トランジスタＱ２のドレイン電極Ｄと
基板側ボンディングパッドＳＰ４との間は、ボンディン
グワイヤＬ３４，Ｌ３５，Ｌ３６で接続されている。こ
れらのマイクロストリップ線路を構成する信号線は、厚
さ０．１乃至３０μｍの金（Ａｕ）薄膜、銅（Ｃｕ）薄
膜、アルミニウム（Ａｌ）薄膜等で構成される。
【００３３】第１の高周波トランジスタＱ１のゲート電
極ＧにボンディングワイヤＬ３１で接続される基板側ボ
ンディングパッドＳＰ１には、信号線、抵抗Ｒ４及び直
流と高周波を分離するためのバイパスキャパシタＣ４を
介して、直流バイアス用電極端子Ｖｇ１からゲート電圧
が供給されている。同様に、第１の高周波トランジスタ
Ｑ１のドレイン電極Ｄにマイクロストリップ線路の信号
線を介して接続されるチップ側ボンディングパッドＣＰ
３と基板側ボンディングパッドＳＰ３とは、ボンディン
グワイヤＬ３３で接続されている。そして、基板側ボン
ディングパッドＳＰ３には、バイパスキャパシタＣ５を
介して、直流バイアス用電極端子ＶＤ１からドレイン電
圧が供給されている。又、第２の高周波トランジスタＱ
２のゲート電極Ｇにマイクロストリップ線路の信号線を
介して接続されるチップ側ボンディングパッドＣＰ２と
基板側ボンディングパッドＳＰ２とは、ボンディングワ
イヤＬ３２で接続されている。そして、基板側ボンディ
ングパッドＳＰ２には、バイパスキャパシタＣ６及び抵
抗Ｒ６を介して、直流バイアス用電極端子Ｖｇ２からゲ
ート電圧が供給されている。更に、第２の高周波トラン
ジスタＱ２のドレイン電極ＤにボンディングワイヤＬ３
４，Ｌ３５，Ｌ３６で接続されている基板側ボンディン
グパッドＳＰ４には、バイパスキャパシタＣ７を介し
て、直流バイアス用電極端子Ｖｄ２からドレイン電圧が
供給されている。第１の高周波トランジスタＱ１のチッ
プ側ボンディングパッドＣＰ８とＣＰ９とは、ソース電
極配線で互いに接続されている。同様に、第２の高周波
トランジスタＱ２のチップ側ボンディングパッドＣＰ１
０とＣＰ１１とは、ソース電極配線で互いに接続されて
いる。
極ＧにボンディングワイヤＬ３１で接続される基板側ボ
ンディングパッドＳＰ１には、信号線、抵抗Ｒ４及び直
流と高周波を分離するためのバイパスキャパシタＣ４を
介して、直流バイアス用電極端子Ｖｇ１からゲート電圧
が供給されている。同様に、第１の高周波トランジスタ
Ｑ１のドレイン電極Ｄにマイクロストリップ線路の信号
線を介して接続されるチップ側ボンディングパッドＣＰ
３と基板側ボンディングパッドＳＰ３とは、ボンディン
グワイヤＬ３３で接続されている。そして、基板側ボン
ディングパッドＳＰ３には、バイパスキャパシタＣ５を
介して、直流バイアス用電極端子ＶＤ１からドレイン電
圧が供給されている。又、第２の高周波トランジスタＱ
２のゲート電極Ｇにマイクロストリップ線路の信号線を
介して接続されるチップ側ボンディングパッドＣＰ２と
基板側ボンディングパッドＳＰ２とは、ボンディングワ
イヤＬ３２で接続されている。そして、基板側ボンディ
ングパッドＳＰ２には、バイパスキャパシタＣ６及び抵
抗Ｒ６を介して、直流バイアス用電極端子Ｖｇ２からゲ
ート電圧が供給されている。更に、第２の高周波トラン
ジスタＱ２のドレイン電極ＤにボンディングワイヤＬ３
４，Ｌ３５，Ｌ３６で接続されている基板側ボンディン
グパッドＳＰ４には、バイパスキャパシタＣ７を介し
て、直流バイアス用電極端子Ｖｄ２からドレイン電圧が
供給されている。第１の高周波トランジスタＱ１のチッ
プ側ボンディングパッドＣＰ８とＣＰ９とは、ソース電
極配線で互いに接続されている。同様に、第２の高周波
トランジスタＱ２のチップ側ボンディングパッドＣＰ１
０とＣＰ１１とは、ソース電極配線で互いに接続されて
いる。
【００３４】そして、チップ側ボンディングパッドＣＰ
８と接地用キャパシタＣ８の上部電極とは、接地用ボン
ディング・ワイヤＬ８で、チップ側ボンディングパッド
ＣＰ９と接地用キャパシタＣ９の上部電極とは、接地用
ボンディング・ワイヤＬ９で接続されている。同様に、
チップ側ボンディングパッドＣＰ１０と接地用キャパシ
タＣ１０，Ｃ１３の上部電極とは、それぞれ接地用ボン
ディング・ワイヤＬ１０，Ｌ１３で接続され、チップ側
ボンディングパッドＣＰ１１と接地用キャパシタＣ１
１，Ｃ１２の上部電極とは、接地用ボンディング・ワイ
ヤＬ１１，Ｌ１２で、それぞれ接続されている。この結
果、第１の高周波トランジスタＱ１のソース電極（第１
の接地電極）には、接地用ボンディング・ワイヤＬ８及
び接地用キャパシタＣ８とからなる第１のＬＣ直列回路
及び接地用ボンディング・ワイヤＬ９及び接地用キャパ
シタＣ９とからなる第２のＬＣ直列回路とが電気的に並
列接続され、第１の接地回路を構成し、それぞれ接地さ
れている。又、第２の高周波トランジスタＱ２のソース
電極（第２の接地電極）には、接地用ボンディング・ワ
イヤＬ１０及び接地用キャパシタＣ１０とからなる第３
のＬＣ直列回路、接地用ボンディング・ワイヤＬ１１及
び接地用キャパシタＣ１１とからなる第４のＬＣ直列回
路、接地用ボンディング・ワイヤＬ１２及び接地用キャ
パシタＣ１２とからなる第５のＬＣ直列回路及び接地用
ボンディング・ワイヤＬ１３及び接地用キャパシタＣ１
３とからなる第６のＬＣ直列回路とが電気的に並列接続
され、第２の接地回路を構成し、それぞれ接地されてい
る。即ち、接地用ボンディング・ワイヤＬ８〜Ｌ１３が
本発明の「接地用インダクタ」として機能する。
８と接地用キャパシタＣ８の上部電極とは、接地用ボン
ディング・ワイヤＬ８で、チップ側ボンディングパッド
ＣＰ９と接地用キャパシタＣ９の上部電極とは、接地用
ボンディング・ワイヤＬ９で接続されている。同様に、
チップ側ボンディングパッドＣＰ１０と接地用キャパシ
タＣ１０，Ｃ１３の上部電極とは、それぞれ接地用ボン
ディング・ワイヤＬ１０，Ｌ１３で接続され、チップ側
ボンディングパッドＣＰ１１と接地用キャパシタＣ１
１，Ｃ１２の上部電極とは、接地用ボンディング・ワイ
ヤＬ１１，Ｌ１２で、それぞれ接続されている。この結
果、第１の高周波トランジスタＱ１のソース電極（第１
の接地電極）には、接地用ボンディング・ワイヤＬ８及
び接地用キャパシタＣ８とからなる第１のＬＣ直列回路
及び接地用ボンディング・ワイヤＬ９及び接地用キャパ
シタＣ９とからなる第２のＬＣ直列回路とが電気的に並
列接続され、第１の接地回路を構成し、それぞれ接地さ
れている。又、第２の高周波トランジスタＱ２のソース
電極（第２の接地電極）には、接地用ボンディング・ワ
イヤＬ１０及び接地用キャパシタＣ１０とからなる第３
のＬＣ直列回路、接地用ボンディング・ワイヤＬ１１及
び接地用キャパシタＣ１１とからなる第４のＬＣ直列回
路、接地用ボンディング・ワイヤＬ１２及び接地用キャ
パシタＣ１２とからなる第５のＬＣ直列回路及び接地用
ボンディング・ワイヤＬ１３及び接地用キャパシタＣ１
３とからなる第６のＬＣ直列回路とが電気的に並列接続
され、第２の接地回路を構成し、それぞれ接地されてい
る。即ち、接地用ボンディング・ワイヤＬ８〜Ｌ１３が
本発明の「接地用インダクタ」として機能する。
【００３５】図２のＡ−Ａ方向に沿った断面図を図３
（ａ）に示す。即ち、図３（ａ）は、第３及び第４のＬ
Ｃ直列回路の具体的構造を示す模式図である。第１、第
２、第４及び第５のＬＣ直列回路の構造も同様であるこ
とは勿論であり、重複した図示は省略する。基板４１の
表面には、厚さ１０乃至３０μｍの銅（Ｃｕ）薄膜、ア
ルミニウム（Ａｌ）薄膜等で構成される表面配線５１，
５２，５３が形成されている。又、基板４１の裏面のほ
ぼ全面には、厚さ１０乃至３０μｍの銅（Ｃｕ）薄膜、
アルミニウム（Ａｌ）薄膜等で構成される接地配線５５
が形成されている。基板４１の厚さは、マイクロストリ
ップ線路のインピーダンスを考慮して決めれば良い。基
板４１を貫通して、表面配線５１，５３と接地配線５５
とを接続する高導電性材料からなるバイア１６１，１６
２が埋め込まれている。表面配線５１，５２，５３及び
接地配線５５の表面にはニッケル（Ｎｉ）メッキ層及
び、このニッケルメッキ層の上に形成された金メッキ層
を設けても良い。表面配線５１の上には、接地用キャパ
シタＣ１０の下部電極（第１電極）６３が半田５により
接続されている。接地用キャパシタＣ１０は、下部電極
６３と、下部電極６３の上の誘電体層６２と、誘電体層
６２の上の上部電極（第２電極）６１とから構成されて
いる。又、表面配線５３の上には、接地用キャパシタＣ
１１の下部電極（第１電極）６６が半田５により接続さ
れている。接地用キャパシタＣ１１は、下部電極６６
と、下部電極６６の上の誘電体層６５と、誘電体層６５
の上の上部電極（第２電極）６４とから構成されてい
る。又、表面配線５２の上には、半導体チップ２が導電
性接着剤等のマウント材４により接続されている。そし
て、図３（ａ）に示すように、チップ側ボンディングパ
ッドＣＰ１０と接地用キャパシタＣ１０の上部電極６１
とが、接地用ボンディング・ワイヤＬ１０で接続され、
チップ側ボンディングパッドＣＰ１０と接地配線５５と
の間に、第３のＬＣ直列回路が構成されている。又、チ
ップ側ボンディングパッドＣＰ１１と接地用キャパシタ
Ｃ１１の上部電極６４とが、接地用ボンディング・ワイ
ヤＬ１１で接続され、チップ側ボンディングパッドＣＰ
１１と接地配線５５との間に、第４のＬＣ直列回路が構
成されている。上部電極６１，６４及び下部電極６３，
６６は金、銅、アルミニウム等の金属薄膜で構成すれば
良い。又、誘電体層６２，６５としては、シリコン酸化
膜（ＳｉＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）、窒化
アルミニウム、アルミナ等が使用出来る。
（ａ）に示す。即ち、図３（ａ）は、第３及び第４のＬ
Ｃ直列回路の具体的構造を示す模式図である。第１、第
２、第４及び第５のＬＣ直列回路の構造も同様であるこ
とは勿論であり、重複した図示は省略する。基板４１の
表面には、厚さ１０乃至３０μｍの銅（Ｃｕ）薄膜、ア
ルミニウム（Ａｌ）薄膜等で構成される表面配線５１，
５２，５３が形成されている。又、基板４１の裏面のほ
ぼ全面には、厚さ１０乃至３０μｍの銅（Ｃｕ）薄膜、
アルミニウム（Ａｌ）薄膜等で構成される接地配線５５
が形成されている。基板４１の厚さは、マイクロストリ
ップ線路のインピーダンスを考慮して決めれば良い。基
板４１を貫通して、表面配線５１，５３と接地配線５５
とを接続する高導電性材料からなるバイア１６１，１６
２が埋め込まれている。表面配線５１，５２，５３及び
接地配線５５の表面にはニッケル（Ｎｉ）メッキ層及
び、このニッケルメッキ層の上に形成された金メッキ層
を設けても良い。表面配線５１の上には、接地用キャパ
シタＣ１０の下部電極（第１電極）６３が半田５により
接続されている。接地用キャパシタＣ１０は、下部電極
６３と、下部電極６３の上の誘電体層６２と、誘電体層
６２の上の上部電極（第２電極）６１とから構成されて
いる。又、表面配線５３の上には、接地用キャパシタＣ
１１の下部電極（第１電極）６６が半田５により接続さ
れている。接地用キャパシタＣ１１は、下部電極６６
と、下部電極６６の上の誘電体層６５と、誘電体層６５
の上の上部電極（第２電極）６４とから構成されてい
る。又、表面配線５２の上には、半導体チップ２が導電
性接着剤等のマウント材４により接続されている。そし
て、図３（ａ）に示すように、チップ側ボンディングパ
ッドＣＰ１０と接地用キャパシタＣ１０の上部電極６１
とが、接地用ボンディング・ワイヤＬ１０で接続され、
チップ側ボンディングパッドＣＰ１０と接地配線５５と
の間に、第３のＬＣ直列回路が構成されている。又、チ
ップ側ボンディングパッドＣＰ１１と接地用キャパシタ
Ｃ１１の上部電極６４とが、接地用ボンディング・ワイ
ヤＬ１１で接続され、チップ側ボンディングパッドＣＰ
１１と接地配線５５との間に、第４のＬＣ直列回路が構
成されている。上部電極６１，６４及び下部電極６３，
６６は金、銅、アルミニウム等の金属薄膜で構成すれば
良い。又、誘電体層６２，６５としては、シリコン酸化
膜（ＳｉＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）、窒化
アルミニウム、アルミナ等が使用出来る。
【００３６】図３（ａ）では、単層の基板４１を図示し
たが、基板としては、図３（ｂ）に示すような第１樹脂
層４４，第２樹脂層４３及び第３樹脂層４２からなる積
層基板１１を用いてもかまわない。第２樹脂層４３と第
３樹脂層４２との間に，接地配線５５が挟まれている。
第１樹脂層４４の表面には、表面配線５１，５２，５３
が形成されている。そして、第３樹脂層４２を貫通し
て、表面配線５１，５３と接地配線５５とを接続する高
導電性材料からなるバイア１６３，１６４が埋め込まれ
ている。第１樹脂層４４と第２樹脂層４３との間には、
信号配線５６ａ，５６ｂ，・・・・・，５６ｅが挟まれてい
る。これらの信号配線５６ａ，５６ｂ，・・・・・，５６ｅ
は、図示を省略した他のバイアにより、第３樹脂層４２
の上の、図示を省略した他の表面配線に接続されてい
る。第１樹脂層４４，第２樹脂層４３及び第３樹脂層４
２としては、ポリイミド樹脂、エポキシ樹脂、ガラス繊
維強化エポキシ樹脂等種々の樹脂が使用可能である。他
は、図３（ａ）の単層の基板４１の場合と同様であるの
で、重複した説明を省略する。
たが、基板としては、図３（ｂ）に示すような第１樹脂
層４４，第２樹脂層４３及び第３樹脂層４２からなる積
層基板１１を用いてもかまわない。第２樹脂層４３と第
３樹脂層４２との間に，接地配線５５が挟まれている。
第１樹脂層４４の表面には、表面配線５１，５２，５３
が形成されている。そして、第３樹脂層４２を貫通し
て、表面配線５１，５３と接地配線５５とを接続する高
導電性材料からなるバイア１６３，１６４が埋め込まれ
ている。第１樹脂層４４と第２樹脂層４３との間には、
信号配線５６ａ，５６ｂ，・・・・・，５６ｅが挟まれてい
る。これらの信号配線５６ａ，５６ｂ，・・・・・，５６ｅ
は、図示を省略した他のバイアにより、第３樹脂層４２
の上の、図示を省略した他の表面配線に接続されてい
る。第１樹脂層４４，第２樹脂層４３及び第３樹脂層４
２としては、ポリイミド樹脂、エポキシ樹脂、ガラス繊
維強化エポキシ樹脂等種々の樹脂が使用可能である。他
は、図３（ａ）の単層の基板４１の場合と同様であるの
で、重複した説明を省略する。
【００３７】第１及び第２の高周波トランジスタＱ１，
Ｑ２のソース電極に接続されたチップ側ボンディングパ
ッドＣＰ８〜ＣＰ１１には、接地用ボンディング・ワイ
ヤ（接地用インダクタ）Ｌ８〜Ｌ１３により、接地用キ
ャパシタＣ８〜Ｃ１３の上部電極若しくは下部電極のい
ずれか一方が接続されれば良い。図４は、第２の高周波
トランジスタＱ２のソース電極に接続されたチップ側ボ
ンディングパッドＣＰ１０，ＣＰ１１が、接地用ボンデ
ィング・ワイヤＬ１０，Ｌ１１により、接地用キャパシ
タＣ１０，Ｃ１１の下部電極６３，６４にそれぞれ接続
された場合を示す。図４（ａ）においては、単層基板４
１の表面には、表面配線５１ａ，５１ｂ，５２，５３
ａ，５３ｂが形成されている。又、基板４１の裏面のほ
ぼ全面には、接地配線５５が形成されている。基板４１
を貫通して、表面配線５１ｂ，５３ｂと接地配線５５と
を接続するバイア１６１，１６２が埋め込まれている。
表面配線５１ａの上には、接地用キャパシタＣ１０の下
部電極６３が、表面配線５３ａの上には、接地用キャパ
シタＣ１１の下部電極６６が、それぞれ半田５により接
続されている。又、表面配線５２の上には、半導体チッ
プ２が導電性接着剤等のマウント材４により接続されて
いる。そして、図４（ａ）に示すように、チップ側ボン
ディングパッドＣＰ１０と表面配線５１ａとが、接地用
ボンディング・ワイヤＬ１０で接続され、チップ側ボン
ディングパッドＣＰ１１と表面配線５３ａとが、接地用
ボンディング・ワイヤＬ１１で接続されている。更に、
接地用キャパシタＣ１０の上部電極６１と表面配線５１
ｂとは、厚さが例えば１０μｍ〜２５μｍのビームリー
ド（接続配線）７１で接続されている。同様に、接地用
キャパシタＣ１１の上部電極６４と表面配線５３ｂと
は、接続配線７２で接続されている。この結果、チップ
側ボンディングパッドＣＰ１０と接地配線５５との間
に、第３のＬＣ直列回路が構成され、チップ側ボンディ
ングパッドＣＰ１１と接地配線５５との間に、第４のＬ
Ｃ直列回路が構成されている。
Ｑ２のソース電極に接続されたチップ側ボンディングパ
ッドＣＰ８〜ＣＰ１１には、接地用ボンディング・ワイ
ヤ（接地用インダクタ）Ｌ８〜Ｌ１３により、接地用キ
ャパシタＣ８〜Ｃ１３の上部電極若しくは下部電極のい
ずれか一方が接続されれば良い。図４は、第２の高周波
トランジスタＱ２のソース電極に接続されたチップ側ボ
ンディングパッドＣＰ１０，ＣＰ１１が、接地用ボンデ
ィング・ワイヤＬ１０，Ｌ１１により、接地用キャパシ
タＣ１０，Ｃ１１の下部電極６３，６４にそれぞれ接続
された場合を示す。図４（ａ）においては、単層基板４
１の表面には、表面配線５１ａ，５１ｂ，５２，５３
ａ，５３ｂが形成されている。又、基板４１の裏面のほ
ぼ全面には、接地配線５５が形成されている。基板４１
を貫通して、表面配線５１ｂ，５３ｂと接地配線５５と
を接続するバイア１６１，１６２が埋め込まれている。
表面配線５１ａの上には、接地用キャパシタＣ１０の下
部電極６３が、表面配線５３ａの上には、接地用キャパ
シタＣ１１の下部電極６６が、それぞれ半田５により接
続されている。又、表面配線５２の上には、半導体チッ
プ２が導電性接着剤等のマウント材４により接続されて
いる。そして、図４（ａ）に示すように、チップ側ボン
ディングパッドＣＰ１０と表面配線５１ａとが、接地用
ボンディング・ワイヤＬ１０で接続され、チップ側ボン
ディングパッドＣＰ１１と表面配線５３ａとが、接地用
ボンディング・ワイヤＬ１１で接続されている。更に、
接地用キャパシタＣ１０の上部電極６１と表面配線５１
ｂとは、厚さが例えば１０μｍ〜２５μｍのビームリー
ド（接続配線）７１で接続されている。同様に、接地用
キャパシタＣ１１の上部電極６４と表面配線５３ｂと
は、接続配線７２で接続されている。この結果、チップ
側ボンディングパッドＣＰ１０と接地配線５５との間
に、第３のＬＣ直列回路が構成され、チップ側ボンディ
ングパッドＣＰ１１と接地配線５５との間に、第４のＬ
Ｃ直列回路が構成されている。
【００３８】図４（ａ）の単層の基板４１の代わりに、
図４（ｂ）に示すような第１樹脂層４４，第２樹脂層４
３及び第３樹脂層４２からなる積層基板１１を用いても
かまわない。第２樹脂層４３と第３樹脂層４２との間
に，接地配線５５が挟まれている。第１樹脂層４４の表
面には、表面配線５１ａ，５１ｂ，５２，５３ａ，５３
ｂが形成されている。そして、第３樹脂層４２を貫通し
て、表面配線５１ｂ，５３ｂと接地配線５５とを接続す
る高導電性材料からなるバイア１６３，１６４が埋め込
まれている。第１樹脂層４４と第２樹脂層４３との間に
は、信号配線５７ａ，５７ｂ，・・・・・，５７ｉが挟まれ
ている。これらの信号配線５７ａ，５７ｂ，・・・・・，５
７ｉは、図示を省略した他のバイアにより、第３樹脂層
４２の上の、図示を省略した他の表面配線に接続されて
いる。他は、図４（ａ）の単層の基板４１の場合と同様
であるので、重複した説明を省略する。
図４（ｂ）に示すような第１樹脂層４４，第２樹脂層４
３及び第３樹脂層４２からなる積層基板１１を用いても
かまわない。第２樹脂層４３と第３樹脂層４２との間
に，接地配線５５が挟まれている。第１樹脂層４４の表
面には、表面配線５１ａ，５１ｂ，５２，５３ａ，５３
ｂが形成されている。そして、第３樹脂層４２を貫通し
て、表面配線５１ｂ，５３ｂと接地配線５５とを接続す
る高導電性材料からなるバイア１６３，１６４が埋め込
まれている。第１樹脂層４４と第２樹脂層４３との間に
は、信号配線５７ａ，５７ｂ，・・・・・，５７ｉが挟まれ
ている。これらの信号配線５７ａ，５７ｂ，・・・・・，５
７ｉは、図示を省略した他のバイアにより、第３樹脂層
４２の上の、図示を省略した他の表面配線に接続されて
いる。他は、図４（ａ）の単層の基板４１の場合と同様
であるので、重複した説明を省略する。
【００３９】図２においては、基板１の中央部近傍に、
第１の高周波トランジスタＱ１、結合用キャパシタＣ２
等が配置されたＭＭＩＣ構成の半導体チップ２が搭載さ
れたＨＭＩＣを説明した。しかし、基板１の表面に単体
の高周波トランジスタのみが形成された半導体チップを
複数個搭載したＨＭＩＣでも良い。図５は、出力段の第
２の高周波トランジスタＱ２のみが形成された半導体チ
ップ２の平面図である。この第２の高周波トランジスタ
Ｑ２は、ＨＥＭＴであるとして説明する。従って、第１
の高周波トランジスタＱ１も、他の半導体チップに形成
されている。この第２の高周波トランジスタＱ２を構成
するＨＥＭＴは、１０本のゲート電極２１５と６本のド
レイン電極２１１とが交差指（インター・ディジタル）
状に配置されている。更に、１０本のゲート電極２１５
を挟んで、６本のドレイン電極２１１のそれぞれと対向
するように、５本のソース電極２１０が挿入されてい
る。ゲート電極２１５とドレイン電極２１１の長手方向
に直交する方向に、層間絶縁膜を介して、ソース電極配
線２１９が形成されている。５本のソース電極２１０
は、層間絶縁膜中のコンタクトホールＣＨ１１，ＣＨ１
２，・・・・・，ＣＨ５１，ＣＨ５２を介して、ソース電極
配線２１９に接続されている（図７（ｂ）は、図５のＢ
−Ｂ方向に沿った断面図である。）。第２の高周波トラ
ンジスタＱ２のドレイン電極２１１は、チップ側ボンデ
ィングパッドとしても機能している。第２の高周波トラ
ンジスタＱ２のゲート電極２１５と基板側ボンディング
パッドＳＰ４１との間は、２本のボンディングワイヤＬ
４０，Ｌ４１で接続されている。第２の高周波トランジ
スタＱ２のドレイン電極２１１と基板側ボンディングパ
ッドＳＰ４３との間は、６本のボンディングワイヤＬ４
２〜Ｌ４８で接続されている。半導体チップ２の近傍の
基板の表面には、接地用キャパシタＣ５１〜Ｃ５８が配
置されている。それぞれの接地用キャパシタＣ５１〜Ｃ
５８の一方の電極からは、基板側ボンディングパッドを
有した表面配線が延長形成されている。それぞれの接地
用キャパシタＣ５１〜Ｃ５８の他方の電極には、バイア
Ｖ５１〜Ｖ５８が接続され、バイアＶ５１〜Ｖ５８は基
板の裏面の接地配線に接続されている。そして、ソース
電極配線２１９と、それぞれの接地用キャパシタＣ５１
〜Ｃ５８の基板側ボンディングパッドとは、接地用ボン
ディング・ワイヤ（接地用インダクタ）Ｌ５１〜Ｌ５８
で接続されている。この結果、第２の高周波トランジス
タＱ２のソース電極２１０には、接地用ボンディング・
ワイヤＬ５１及び接地用キャパシタＣ５１とからなる第
１のＬＣ直列回路、接地用ボンディング・ワイヤＬ５２
及び接地用キャパシタＣ５２とからなる第２のＬＣ直列
回路、・・・・・、接地用ボンディング・ワイヤＬ５８及び
接地用キャパシタＣ５８とからなる第８のＬＣ直列回路
とが電気的に並列接続され、それぞれ接地されている。
第１の高周波トランジスタＱ１、結合用キャパシタＣ２
等が配置されたＭＭＩＣ構成の半導体チップ２が搭載さ
れたＨＭＩＣを説明した。しかし、基板１の表面に単体
の高周波トランジスタのみが形成された半導体チップを
複数個搭載したＨＭＩＣでも良い。図５は、出力段の第
２の高周波トランジスタＱ２のみが形成された半導体チ
ップ２の平面図である。この第２の高周波トランジスタ
Ｑ２は、ＨＥＭＴであるとして説明する。従って、第１
の高周波トランジスタＱ１も、他の半導体チップに形成
されている。この第２の高周波トランジスタＱ２を構成
するＨＥＭＴは、１０本のゲート電極２１５と６本のド
レイン電極２１１とが交差指（インター・ディジタル）
状に配置されている。更に、１０本のゲート電極２１５
を挟んで、６本のドレイン電極２１１のそれぞれと対向
するように、５本のソース電極２１０が挿入されてい
る。ゲート電極２１５とドレイン電極２１１の長手方向
に直交する方向に、層間絶縁膜を介して、ソース電極配
線２１９が形成されている。５本のソース電極２１０
は、層間絶縁膜中のコンタクトホールＣＨ１１，ＣＨ１
２，・・・・・，ＣＨ５１，ＣＨ５２を介して、ソース電極
配線２１９に接続されている（図７（ｂ）は、図５のＢ
−Ｂ方向に沿った断面図である。）。第２の高周波トラ
ンジスタＱ２のドレイン電極２１１は、チップ側ボンデ
ィングパッドとしても機能している。第２の高周波トラ
ンジスタＱ２のゲート電極２１５と基板側ボンディング
パッドＳＰ４１との間は、２本のボンディングワイヤＬ
４０，Ｌ４１で接続されている。第２の高周波トランジ
スタＱ２のドレイン電極２１１と基板側ボンディングパ
ッドＳＰ４３との間は、６本のボンディングワイヤＬ４
２〜Ｌ４８で接続されている。半導体チップ２の近傍の
基板の表面には、接地用キャパシタＣ５１〜Ｃ５８が配
置されている。それぞれの接地用キャパシタＣ５１〜Ｃ
５８の一方の電極からは、基板側ボンディングパッドを
有した表面配線が延長形成されている。それぞれの接地
用キャパシタＣ５１〜Ｃ５８の他方の電極には、バイア
Ｖ５１〜Ｖ５８が接続され、バイアＶ５１〜Ｖ５８は基
板の裏面の接地配線に接続されている。そして、ソース
電極配線２１９と、それぞれの接地用キャパシタＣ５１
〜Ｃ５８の基板側ボンディングパッドとは、接地用ボン
ディング・ワイヤ（接地用インダクタ）Ｌ５１〜Ｌ５８
で接続されている。この結果、第２の高周波トランジス
タＱ２のソース電極２１０には、接地用ボンディング・
ワイヤＬ５１及び接地用キャパシタＣ５１とからなる第
１のＬＣ直列回路、接地用ボンディング・ワイヤＬ５２
及び接地用キャパシタＣ５２とからなる第２のＬＣ直列
回路、・・・・・、接地用ボンディング・ワイヤＬ５８及び
接地用キャパシタＣ５８とからなる第８のＬＣ直列回路
とが電気的に並列接続され、それぞれ接地されている。
【００４０】次に、図面を参照して、本発明の第１の実
施例に係る高周波半導体装置の製造方法を説明する。図
６及び図７は本発明の第１の実施例に係る高周波半導体
装置の製造方法を説明する断面図で、ＨＥＭＴに用いら
れる積層構造ウエハを示したものである。
施例に係る高周波半導体装置の製造方法を説明する。図
６及び図７は本発明の第１の実施例に係る高周波半導体
装置の製造方法を説明する断面図で、ＨＥＭＴに用いら
れる積層構造ウエハを示したものである。
【００４１】（イ）まず、図６（ａ）に示したように半
絶縁性ＧａＡｓ等の半導体基板１の上にｎ型バッファ層
２２、ｎ型チャネル層２３、ｎ−型スペーサ層２４、ｎ
型電子供給層２５、ｎ型ショットキーコンタクト層２
６、ｎ＋型オーミックコンタクト層２７をＭＯＣＶＤ
法、ＭＢＥ法等により連続的に順次エピタキシャル成長
する。ｎ型チャネル層２３は故意には不純物が添加され
ていない、いわゆる「アンドーブ層」である。電子供給
層２５から電子が供給されて、ｎ型チャネル層２３に２
次元電子ガスが形成される。
絶縁性ＧａＡｓ等の半導体基板１の上にｎ型バッファ層
２２、ｎ型チャネル層２３、ｎ−型スペーサ層２４、ｎ
型電子供給層２５、ｎ型ショットキーコンタクト層２
６、ｎ＋型オーミックコンタクト層２７をＭＯＣＶＤ
法、ＭＢＥ法等により連続的に順次エピタキシャル成長
する。ｎ型チャネル層２３は故意には不純物が添加され
ていない、いわゆる「アンドーブ層」である。電子供給
層２５から電子が供給されて、ｎ型チャネル層２３に２
次元電子ガスが形成される。
【００４２】（ロ）そして、シリコン酸化膜（Ｓｉ
Ｏ２）２８を、ｎ＋型オーミックコンタクト層２７の上
全面に堆積する。この後、フォトレジスト膜を酸化膜２
８の上にスピン・コーティングし、所定のマスクを用い
て露光・現像することにより、ｎ ＋型オーミックコンタ
クト層２７の上部の所定の部分のみに開口部を有するの
パタ−ンを形成する。そして、このフォトレジスト膜を
として、酸化膜２８を選択的にエッチングし、ｎ＋型オ
ーミックコンタクト層２７の一部を露出させる。更に、
このフォトレジスト膜／酸化膜からなる複合膜をマスク
下地として、Ａｕ−Ｇｅ／Ｎｉ／Ａｕ等のオーミックコ
ンタクト用メタル材料を蒸着する。その後、このフォト
レジスト膜を剥離する。即ち、いわゆるリフトオフ法に
より、図６（ｂ）のように、ｎ＋型オーミックコンタク
ト層２７にソースオーミック電極２１０及びドレインオ
ーミック電極２１１を形成する。ソースオーミック電極
２１０直下のｎ＋型オーミックコンタクト層２７がソー
ス領域に、ドレインオーミック電極２１１直下のｎ＋型
オーミックコンタクト層２７がドレイン領域になる。
Ｏ２）２８を、ｎ＋型オーミックコンタクト層２７の上
全面に堆積する。この後、フォトレジスト膜を酸化膜２
８の上にスピン・コーティングし、所定のマスクを用い
て露光・現像することにより、ｎ ＋型オーミックコンタ
クト層２７の上部の所定の部分のみに開口部を有するの
パタ−ンを形成する。そして、このフォトレジスト膜を
として、酸化膜２８を選択的にエッチングし、ｎ＋型オ
ーミックコンタクト層２７の一部を露出させる。更に、
このフォトレジスト膜／酸化膜からなる複合膜をマスク
下地として、Ａｕ−Ｇｅ／Ｎｉ／Ａｕ等のオーミックコ
ンタクト用メタル材料を蒸着する。その後、このフォト
レジスト膜を剥離する。即ち、いわゆるリフトオフ法に
より、図６（ｂ）のように、ｎ＋型オーミックコンタク
ト層２７にソースオーミック電極２１０及びドレインオ
ーミック電極２１１を形成する。ソースオーミック電極
２１０直下のｎ＋型オーミックコンタクト層２７がソー
ス領域に、ドレインオーミック電極２１１直下のｎ＋型
オーミックコンタクト層２７がドレイン領域になる。
【００４３】（ハ）続いて、ゲート領域に開口を持つフ
ォトレジスト・パターンを形成し、このフォトレジスト
・パターンを用いてゲート領域のオーミックコンタクト
層２７をエッチングし、ショットキーコンタクト層２６
を露出させる。そして、フォトレジスト膜をスピン・コ
ーティングし、所定のマスクを用いて露光・現像するこ
とにより、露出したショットキーコンタクト層２６の上
部の所定の部分のみに開口部を有するフォトレジスト膜
のパタ−ンを形成する。そして、このフォトレジスト膜
を下地に、Ｔｉ／Ｐｔ／Ａｕ等のゲート電極材料を蒸着
する。その後、このフォトレジスト膜を剥離するリフト
オフ加工をして、図７（ａ）に示すような断面形状がＴ
型のゲート電極２１５を、一定ピッチで１０本形成す
る。
ォトレジスト・パターンを形成し、このフォトレジスト
・パターンを用いてゲート領域のオーミックコンタクト
層２７をエッチングし、ショットキーコンタクト層２６
を露出させる。そして、フォトレジスト膜をスピン・コ
ーティングし、所定のマスクを用いて露光・現像するこ
とにより、露出したショットキーコンタクト層２６の上
部の所定の部分のみに開口部を有するフォトレジスト膜
のパタ−ンを形成する。そして、このフォトレジスト膜
を下地に、Ｔｉ／Ｐｔ／Ａｕ等のゲート電極材料を蒸着
する。その後、このフォトレジスト膜を剥離するリフト
オフ加工をして、図７（ａ）に示すような断面形状がＴ
型のゲート電極２１５を、一定ピッチで１０本形成す
る。
【００４４】（ニ）次に、その後、ＣＶＤ法により、全
面に層間絶縁膜３０１となる酸化膜（ＳｉＯ２膜）／窒
化膜（Ｓｉ３Ｎ４膜）からなる厚さ０．８μｍ〜２μｍ
の複合膜をゲート電極２１５、ソースオーミック電極２
１０及びドレインオーミック電極２１１の上に堆積させ
る。更に、図７（ｂ）に示すようにソースオーミック電
極２１０上の層間絶縁膜３０１の所定の位置に、フォト
リソグラフィー技術及びＲＩＥ法を用いて、コンタクト
ホールＣＨ１２を開ける。このとき、ボンディングパッ
ドとなるゲート電極２１５の上部、及びドレインオーミ
ック電極２１１の上部も、層間絶縁膜３０１を選択的に
除去し、ゲート電極２１５及びドレインオーミック電極
２１１の一部を露出させる。コンタクトホールＣＨ１２
を開口後、タングステン（Ｗ）、チタン（Ｔｉ）、モリ
ブデン（Ｍｏ）等の高融点金属、これらのシリサイド
（ＷＳｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等をＣＶＤ法、
スパッタリング法、或いは真空蒸着法で堆積し、コンタ
クトホールＣＨ１２、及びゲート電極２１５及びドレイ
ンオーミック電極２１１の上部の開口部を埋め込む。こ
の結果、コンタクトホールＣＨ１２はスタブ金属２１８
が埋め込まれる。そして、化学的機械研磨（ＣＭＰ）法
を用いて、表面を平坦化する。
面に層間絶縁膜３０１となる酸化膜（ＳｉＯ２膜）／窒
化膜（Ｓｉ３Ｎ４膜）からなる厚さ０．８μｍ〜２μｍ
の複合膜をゲート電極２１５、ソースオーミック電極２
１０及びドレインオーミック電極２１１の上に堆積させ
る。更に、図７（ｂ）に示すようにソースオーミック電
極２１０上の層間絶縁膜３０１の所定の位置に、フォト
リソグラフィー技術及びＲＩＥ法を用いて、コンタクト
ホールＣＨ１２を開ける。このとき、ボンディングパッ
ドとなるゲート電極２１５の上部、及びドレインオーミ
ック電極２１１の上部も、層間絶縁膜３０１を選択的に
除去し、ゲート電極２１５及びドレインオーミック電極
２１１の一部を露出させる。コンタクトホールＣＨ１２
を開口後、タングステン（Ｗ）、チタン（Ｔｉ）、モリ
ブデン（Ｍｏ）等の高融点金属、これらのシリサイド
（ＷＳｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等をＣＶＤ法、
スパッタリング法、或いは真空蒸着法で堆積し、コンタ
クトホールＣＨ１２、及びゲート電極２１５及びドレイ
ンオーミック電極２１１の上部の開口部を埋め込む。こ
の結果、コンタクトホールＣＨ１２はスタブ金属２１８
が埋め込まれる。そして、化学的機械研磨（ＣＭＰ）法
を用いて、表面を平坦化する。
【００４５】（ホ）更に、平坦化された層間絶縁膜３０
１の上に、厚さ０．５μｍ〜２μｍのアルミニウム薄膜
をスパッタリング法、或いは真空蒸着法で堆積する。そ
して、フォトリソグラフィー技術及びＲＩＥ法を用い
て、図７（ｂ）に示すようにアルミニウム薄膜をパター
ニングし、ソース電極配線２１９を形成する。
１の上に、厚さ０．５μｍ〜２μｍのアルミニウム薄膜
をスパッタリング法、或いは真空蒸着法で堆積する。そ
して、フォトリソグラフィー技術及びＲＩＥ法を用い
て、図７（ｂ）に示すようにアルミニウム薄膜をパター
ニングし、ソース電極配線２１９を形成する。
【００４６】（ヘ）そして、この半導体チップ２を、所
定の表面配線パターン及びバイアが形成された基板１の
上に、マウント材を用いて搭載する。この表面配線パタ
ーンとしては、図５に示す基板側ボンディングパッドＳ
Ｐ４１，ＳＰ４３等が含まれる。又、図５に示すよう
に、接地用キャパシタＣ５１〜Ｃ５８を、基板１の上の
基板側ボンディングパッドが形成された所定の表面配線
パターンの上に搭載する。そして、超音波ボンダー等を
用いて、ソース電極配線２１９と、それぞれの接地用キ
ャパシタＣ５１〜Ｃ５８の一方の電極に接続された基板
側ボンディングパッドとを、接地用ボンディング・ワイ
ヤＬ５１〜Ｌ５８で互いに接続する。又、ゲート電極２
１５と基板側ボンディングパッドＳＰ４１との間を、２
本のボンディングワイヤＬ４０，Ｌ４１で、ドレイン電
極２１１と基板側ボンディングパッドＳＰ４３との間
を、６本のボンディングワイヤＬ４２〜Ｌ４８で接続す
る。
定の表面配線パターン及びバイアが形成された基板１の
上に、マウント材を用いて搭載する。この表面配線パタ
ーンとしては、図５に示す基板側ボンディングパッドＳ
Ｐ４１，ＳＰ４３等が含まれる。又、図５に示すよう
に、接地用キャパシタＣ５１〜Ｃ５８を、基板１の上の
基板側ボンディングパッドが形成された所定の表面配線
パターンの上に搭載する。そして、超音波ボンダー等を
用いて、ソース電極配線２１９と、それぞれの接地用キ
ャパシタＣ５１〜Ｃ５８の一方の電極に接続された基板
側ボンディングパッドとを、接地用ボンディング・ワイ
ヤＬ５１〜Ｌ５８で互いに接続する。又、ゲート電極２
１５と基板側ボンディングパッドＳＰ４１との間を、２
本のボンディングワイヤＬ４０，Ｌ４１で、ドレイン電
極２１１と基板側ボンディングパッドＳＰ４３との間
を、６本のボンディングワイヤＬ４２〜Ｌ４８で接続す
る。
【００４７】以上で、本発明の第１の実施例に係る高周
波半導体装置の製造方法は終了する。
波半導体装置の製造方法は終了する。
【００４８】（第２の実施の形態）本発明の第２の実施
の形態に係る高周波半導体装置の上面図を図８（ａ）に
示す。本発明の第２の実施の形態に係る高周波半導体装
置は、基板１上に、高周波トランジスタＱ１及びＱ２と
からなる２段増幅回路が形成された半導体チップ２が搭
載されたＨＭＩＣである。半導体チップ２の内部の詳細
の図示は省略するが、第１の高周波トランジスタＱ１及
び第２の高周波トランジスタＱ２の他に、図２と同様
に、結合用キャパシタ、段間インピーダンス整合回路、
マイクロストリップ線路構成の信号配線等がモノリシッ
クに集積化されている。更に、半導体チップ２の周辺部
には、直流バイアス用ボンディングパッドＰ１０１，Ｐ
１０２，入力信号用ボンディングパッドＰ１０４，出力
信号用ボンディングパッドＰ１０７，接地用ボンディン
グパッドＰ１１１〜Ｐ１１４，Ｐ１２１〜Ｐ１３０及び
その他のボンディングパッドＰ１０３，Ｐ１０５，Ｐ１
０６，Ｐ１０８が配置されている。接地用ボンディング
パッドＰ１１１〜Ｐ１１４は，第１の高周波トランジス
タＱ１のソース電極に接続されたチップ側ボンディング
パッドであり、接地用ボンディングパッドＰ１２１〜Ｐ
１３０は、第２の高周波トランジスタＱ２のソース電極
に接続されたチップ側ボンディングパッドである。
の形態に係る高周波半導体装置の上面図を図８（ａ）に
示す。本発明の第２の実施の形態に係る高周波半導体装
置は、基板１上に、高周波トランジスタＱ１及びＱ２と
からなる２段増幅回路が形成された半導体チップ２が搭
載されたＨＭＩＣである。半導体チップ２の内部の詳細
の図示は省略するが、第１の高周波トランジスタＱ１及
び第２の高周波トランジスタＱ２の他に、図２と同様
に、結合用キャパシタ、段間インピーダンス整合回路、
マイクロストリップ線路構成の信号配線等がモノリシッ
クに集積化されている。更に、半導体チップ２の周辺部
には、直流バイアス用ボンディングパッドＰ１０１，Ｐ
１０２，入力信号用ボンディングパッドＰ１０４，出力
信号用ボンディングパッドＰ１０７，接地用ボンディン
グパッドＰ１１１〜Ｐ１１４，Ｐ１２１〜Ｐ１３０及び
その他のボンディングパッドＰ１０３，Ｐ１０５，Ｐ１
０６，Ｐ１０８が配置されている。接地用ボンディング
パッドＰ１１１〜Ｐ１１４は，第１の高周波トランジス
タＱ１のソース電極に接続されたチップ側ボンディング
パッドであり、接地用ボンディングパッドＰ１２１〜Ｐ
１３０は、第２の高周波トランジスタＱ２のソース電極
に接続されたチップ側ボンディングパッドである。
【００４９】更に、基板１の上において、半導体チップ
２の近傍には、接地用キャパシタＣ１１１〜Ｃ１１４、
Ｃ１２１〜Ｃ１３０が外付けされている。そして、接地
用ボンディングパッドＰ１１１〜Ｐ１１４は、それぞれ
接地用キャパシタＣ１１１〜Ｃ１１４の一方の電極と接
地用ボンディング・ワイヤ（接地用インダクタ）Ｌ１１
１〜Ｌ１１４で接続されており、接地用ボンディングパ
ッドＰ１２１〜Ｐ１３０は、それぞれ接地用キャパシタ
Ｃ１２１〜Ｃ１３０の一方の電極と接地用ボンディング
・ワイヤ（接地用インダクタ）Ｌ１２１〜Ｌ１３０で接
続されている。接地用キャパシタＣ１１１〜Ｃ１１４，
Ｃ１２１〜Ｃ１３０のもう一方の電極は、基板１の表面
に配置された接地配線５５に接続されている。更に、マ
イクロストリップ線路構成の入力用信号線６ａの端部
と、入力信号用ボンディングパッドＰ１０４とは、ボン
ディング・ワイヤＬ１０４で接続され、マイクロストリ
ップ線路構成の出力用信号線６ｂの端部と、出力信号用
ボンディングパッドＰ１０７とが、ボンディング・ワイ
ヤＬ１０７で接続されている。こうして、マイクロ波の
ＲＦ信号は、入力用信号線６ａから入力信号用ボンディ
ングパッドＰ１０４に入力され、半導体チップ２上の高
周波トランジスタＱ１及びＱ２とからなる２段増幅回路
で増幅され、半導体チップ２上の高周波伝送線路を伝達
する。そして、出力信号用ボンディングパッドＰ１０７
から出力用信号線６ｂへ出力される。
２の近傍には、接地用キャパシタＣ１１１〜Ｃ１１４、
Ｃ１２１〜Ｃ１３０が外付けされている。そして、接地
用ボンディングパッドＰ１１１〜Ｐ１１４は、それぞれ
接地用キャパシタＣ１１１〜Ｃ１１４の一方の電極と接
地用ボンディング・ワイヤ（接地用インダクタ）Ｌ１１
１〜Ｌ１１４で接続されており、接地用ボンディングパ
ッドＰ１２１〜Ｐ１３０は、それぞれ接地用キャパシタ
Ｃ１２１〜Ｃ１３０の一方の電極と接地用ボンディング
・ワイヤ（接地用インダクタ）Ｌ１２１〜Ｌ１３０で接
続されている。接地用キャパシタＣ１１１〜Ｃ１１４，
Ｃ１２１〜Ｃ１３０のもう一方の電極は、基板１の表面
に配置された接地配線５５に接続されている。更に、マ
イクロストリップ線路構成の入力用信号線６ａの端部
と、入力信号用ボンディングパッドＰ１０４とは、ボン
ディング・ワイヤＬ１０４で接続され、マイクロストリ
ップ線路構成の出力用信号線６ｂの端部と、出力信号用
ボンディングパッドＰ１０７とが、ボンディング・ワイ
ヤＬ１０７で接続されている。こうして、マイクロ波の
ＲＦ信号は、入力用信号線６ａから入力信号用ボンディ
ングパッドＰ１０４に入力され、半導体チップ２上の高
周波トランジスタＱ１及びＱ２とからなる２段増幅回路
で増幅され、半導体チップ２上の高周波伝送線路を伝達
する。そして、出力信号用ボンディングパッドＰ１０７
から出力用信号線６ｂへ出力される。
【００５０】図８（ａ）のＣ−Ｃ方向に沿った断面図を
図８（ｂ）に示す。即ち、図８（ｂ）は、接地用キャパ
シタＣ１２７及びＣ１２８の周辺の接続関係を具体的に
示す模式断面図である。他の接地用キャパシタＣ１１１
〜Ｃ１１４，Ｃ１２１〜Ｃ１２６，Ｃ１２９及びＣ１３
０の周辺の接続関係も同様であることは勿論であり、重
複した図示は省略する。基板１の表面には、厚さ１０乃
至３０μｍの銅（Ｃｕ）薄膜、アルミニウム（Ａｌ）薄
膜等で構成される接地配線５５が形成されている。接地
配線５５の表面にはニッケル（Ｎｉ）メッキ層及び、こ
のニッケルメッキ層の上に形成された金メッキ層を設け
ても良い。接地配線５５の上には、接地用キャパシタＣ
１２７の下部電極８３が半田５により接続されている。
接地用キャパシタＣ１２７は、下部電極８３と、下部電
極８３の上の誘電体層８２と、誘電体層８２の上の上部
電極８１とから構成されている。又、接地配線５５の上
には、半導体チップ２が導電性接着剤等のマウント材４
により接続されている。更に、この半導体チップ２を挟
んで、接地用キャパシタＣ１２７と対向する、接地配線
５５の上の他の位置には、接地用キャパシタＣ１２８の
下部電極８６が半田５により接続されている。接地用キ
ャパシタＣ１２８は、下部電極８６と、下部電極８６の
上の誘電体層８５と、誘電体層８５の上の上部電極８４
とから構成されている。そして、図８（ｂ）に示すよう
に、チップ側ボンディングパッドＰ１２７と接地用キャ
パシタＣ１２７の上部電極８１とが、接地用ボンディン
グ・ワイヤＬ１２７で接続され、チップ側ボンディング
パッドＰ１２７と接地配線５５との間に、ＬＣ直列回路
が構成されている。又、チップ側ボンディングパッドＰ
１２８と接地用キャパシタＣ１２８の上部電極８４と
が、接地用ボンディング・ワイヤＬ１２８で接続され、
チップ側ボンディングパッドＰ１２８と接地配線５５と
の間に、ＬＣ直列回路が構成されている。上部電極８
１，８４及び下部電極８３，８６は金、銅、アルミニウ
ム等の金属薄膜で構成すれば良い。又、誘電体層８２、
８５としては、シリコン酸化膜（ＳｉＯ２）、シリコン
窒化膜（Ｓｉ３Ｎ４）、窒化アルミニウム、アルミナ等
が使用出来る。
図８（ｂ）に示す。即ち、図８（ｂ）は、接地用キャパ
シタＣ１２７及びＣ１２８の周辺の接続関係を具体的に
示す模式断面図である。他の接地用キャパシタＣ１１１
〜Ｃ１１４，Ｃ１２１〜Ｃ１２６，Ｃ１２９及びＣ１３
０の周辺の接続関係も同様であることは勿論であり、重
複した図示は省略する。基板１の表面には、厚さ１０乃
至３０μｍの銅（Ｃｕ）薄膜、アルミニウム（Ａｌ）薄
膜等で構成される接地配線５５が形成されている。接地
配線５５の表面にはニッケル（Ｎｉ）メッキ層及び、こ
のニッケルメッキ層の上に形成された金メッキ層を設け
ても良い。接地配線５５の上には、接地用キャパシタＣ
１２７の下部電極８３が半田５により接続されている。
接地用キャパシタＣ１２７は、下部電極８３と、下部電
極８３の上の誘電体層８２と、誘電体層８２の上の上部
電極８１とから構成されている。又、接地配線５５の上
には、半導体チップ２が導電性接着剤等のマウント材４
により接続されている。更に、この半導体チップ２を挟
んで、接地用キャパシタＣ１２７と対向する、接地配線
５５の上の他の位置には、接地用キャパシタＣ１２８の
下部電極８６が半田５により接続されている。接地用キ
ャパシタＣ１２８は、下部電極８６と、下部電極８６の
上の誘電体層８５と、誘電体層８５の上の上部電極８４
とから構成されている。そして、図８（ｂ）に示すよう
に、チップ側ボンディングパッドＰ１２７と接地用キャ
パシタＣ１２７の上部電極８１とが、接地用ボンディン
グ・ワイヤＬ１２７で接続され、チップ側ボンディング
パッドＰ１２７と接地配線５５との間に、ＬＣ直列回路
が構成されている。又、チップ側ボンディングパッドＰ
１２８と接地用キャパシタＣ１２８の上部電極８４と
が、接地用ボンディング・ワイヤＬ１２８で接続され、
チップ側ボンディングパッドＰ１２８と接地配線５５と
の間に、ＬＣ直列回路が構成されている。上部電極８
１，８４及び下部電極８３，８６は金、銅、アルミニウ
ム等の金属薄膜で構成すれば良い。又、誘電体層８２、
８５としては、シリコン酸化膜（ＳｉＯ２）、シリコン
窒化膜（Ｓｉ３Ｎ４）、窒化アルミニウム、アルミナ等
が使用出来る。
【００５１】即ち、本発明の第２の実施の形態に係る高
周波半導体装置においては、第１の高周波トランジスタ
Ｑ１のソース電極（第１の接地電極）には、接地用ボン
ディング・ワイヤＬ１１１と接地用キャパシタＣ１１１
とからなる第１のＬＣ直列回路、接地用ボンディング・
ワイヤＬ１１２と接地用キャパシタＣ１１２とからなる
第２のＬＣ直列回路、接地用ボンディング・ワイヤＬ１
１３と接地用キャパシタＣ１１３とからなる第３のＬＣ
直列回路、及び接地用ボンディング・ワイヤＬ１１４と
接地用キャパシタＣ１１４とからなる第４のＬＣ直列回
路の４本のＬＣ直列回路が電気的に並列接続され、第１
の接地回路を構成し、それぞれ接地配線５５に接続され
ている。又、第２の高周波トランジスタＱ２のソース電
極（第２の接地電極）には、接地用ボンディング・ワイ
ヤＬ１２１と接地用キャパシタＣ１２１とからなる第５
のＬＣ直列回路、接地用ボンディング・ワイヤＬ１２５
と接地用キャパシタＣ１２２とからなる第６のＬＣ直列
回路、・・・・・、及び接地用ボンディング・ワイヤＬ１２
９と接地用キャパシタＣ１２９とからなる第１４のＬＣ
直列回路の１０本のＬＣ直列回路が電気的に並列接続さ
れ、第２の接地回路を構成し、それぞれ接地配線５５に
接続されている。
周波半導体装置においては、第１の高周波トランジスタ
Ｑ１のソース電極（第１の接地電極）には、接地用ボン
ディング・ワイヤＬ１１１と接地用キャパシタＣ１１１
とからなる第１のＬＣ直列回路、接地用ボンディング・
ワイヤＬ１１２と接地用キャパシタＣ１１２とからなる
第２のＬＣ直列回路、接地用ボンディング・ワイヤＬ１
１３と接地用キャパシタＣ１１３とからなる第３のＬＣ
直列回路、及び接地用ボンディング・ワイヤＬ１１４と
接地用キャパシタＣ１１４とからなる第４のＬＣ直列回
路の４本のＬＣ直列回路が電気的に並列接続され、第１
の接地回路を構成し、それぞれ接地配線５５に接続され
ている。又、第２の高周波トランジスタＱ２のソース電
極（第２の接地電極）には、接地用ボンディング・ワイ
ヤＬ１２１と接地用キャパシタＣ１２１とからなる第５
のＬＣ直列回路、接地用ボンディング・ワイヤＬ１２５
と接地用キャパシタＣ１２２とからなる第６のＬＣ直列
回路、・・・・・、及び接地用ボンディング・ワイヤＬ１２
９と接地用キャパシタＣ１２９とからなる第１４のＬＣ
直列回路の１０本のＬＣ直列回路が電気的に並列接続さ
れ、第２の接地回路を構成し、それぞれ接地配線５５に
接続されている。
【００５２】半導体チップ２上の信号線は入力信号用ボ
ンディングパッドＰ１０４と出力信号用ボンディングパ
ッドＰ１０７との間に接続されたマイクロストリップ線
路である。入力信号用ボンディングパッドＰ１０４は、
基板１上に形成されたマイクロストリップ線路である入
力用信号線６ａに、ボンディングワイヤＬ１０４で接続
されている。出力信号用ボンディングパッドＰ１０７
は、基板１上に形成されたマイクロストリップ線路であ
る出力用信号線６ｂに、ボンディングワイヤＬ１０７で
接続されている。
ンディングパッドＰ１０４と出力信号用ボンディングパ
ッドＰ１０７との間に接続されたマイクロストリップ線
路である。入力信号用ボンディングパッドＰ１０４は、
基板１上に形成されたマイクロストリップ線路である入
力用信号線６ａに、ボンディングワイヤＬ１０４で接続
されている。出力信号用ボンディングパッドＰ１０７
は、基板１上に形成されたマイクロストリップ線路であ
る出力用信号線６ｂに、ボンディングワイヤＬ１０７で
接続されている。
【００５３】このＬＣ直列回路の直列共振周波数を回路
の動作周波数に設定することにより、高周波トランジス
タの接地電極（ソース電極）に構造上発生し、回路の性
能を劣化させる原因となっていた浮遊インピーダンス
（寄生インピーダンス）をマイクロ波帯の動作周波数で
低くすることが出来る。更に、ＬＣ直列回路が直列共振
する周波数においても構造上発生する抵抗成分がインピ
ーダンス成分として見える。しかし、本発明の第２の実
施の形態に係る高周波半導体装置の接地構造では、ＬＣ
直列回路を複数本電気的に並列接続することにより、Ｌ
Ｃ直列回路の抵抗部分を低減出来る。即ち、高周波トラ
ンジスタの接地電極に発生する全体としての抵抗成分を
より小さくすることが出来る。
の動作周波数に設定することにより、高周波トランジス
タの接地電極（ソース電極）に構造上発生し、回路の性
能を劣化させる原因となっていた浮遊インピーダンス
（寄生インピーダンス）をマイクロ波帯の動作周波数で
低くすることが出来る。更に、ＬＣ直列回路が直列共振
する周波数においても構造上発生する抵抗成分がインピ
ーダンス成分として見える。しかし、本発明の第２の実
施の形態に係る高周波半導体装置の接地構造では、ＬＣ
直列回路を複数本電気的に並列接続することにより、Ｌ
Ｃ直列回路の抵抗部分を低減出来る。即ち、高周波トラ
ンジスタの接地電極に発生する全体としての抵抗成分を
より小さくすることが出来る。
【００５４】従って、高周波半導体装置において、動作
周波数での高周波トランジスタの接地電極と基板の（真
の）グラウンドとの間のインピーダンスを小さく出来、
高周波トランジスタの高周波特性を高性能化することが
可能になる。
周波数での高周波トランジスタの接地電極と基板の（真
の）グラウンドとの間のインピーダンスを小さく出来、
高周波トランジスタの高周波特性を高性能化することが
可能になる。
【００５５】尚、図８のＣ１０１，Ｃ１０２は、第１の
実施形態のＣ４〜Ｃ７と同様に、直流と高周波を分離す
るためのバイパスキャパシタ（デカップリング用キャパ
シタ）であり、接地用キャパシタＣ１１１〜Ｃ１１４，
Ｃ１２１〜Ｃ１３０と機能が異なる。
実施形態のＣ４〜Ｃ７と同様に、直流と高周波を分離す
るためのバイパスキャパシタ（デカップリング用キャパ
シタ）であり、接地用キャパシタＣ１１１〜Ｃ１１４，
Ｃ１２１〜Ｃ１３０と機能が異なる。
【００５６】本発明の第２の実施の形態に係る高周波半
導体装置として、増幅回路に付いて説明したが、本発明
は、ミキサー及びアクティブフィルタ等の他の高周波半
導体装置に適用可能なことは勿論である。
導体装置として、増幅回路に付いて説明したが、本発明
は、ミキサー及びアクティブフィルタ等の他の高周波半
導体装置に適用可能なことは勿論である。
【００５７】（第３の実施の形態）図９は本発明の第３
の実施の形態に係る高周波半導体装置の上面図である。
第２の実施の形態と同様に、第１の高周波トランジスタ
Ｑ１のソース電極（第１の接地電極）には、接地用ボン
ディング・ワイヤ（接地用インダクタ）Ｌ１１１と接地
用キャパシタＣ２１１とからなる第１のＬＣ直列回路、
接地用ボンディング・ワイヤ（接地用インダクタ）Ｌ１
１２と接地用キャパシタＣ２１２とからなる第２のＬＣ
直列回路、接地用ボンディング・ワイヤ（接地用インダ
クタ）Ｌ１１３と接地用キャパシタＣ２１３とからなる
第３のＬＣ直列回路、及び接地用ボンディング・ワイヤ
（接地用インダクタ）Ｌ１１４と接地用キャパシタＣ２
１４とからなる第４のＬＣ直列回路の４本のＬＣ直列回
路が電気的に並列接続され、第１の接地回路を構成し、
それぞれ接地配線５５に接続されている。又、第２の高
周波トランジスタＱ２のソース電極（第２の接地電極）
には、接地用ボンディング・ワイヤ（接地用インダク
タ）Ｌ１２１と接地用キャパシタＣ２２１とからなる第
５のＬＣ直列回路、接地用ボンディング・ワイヤ（接地
用インダクタ）Ｌ１２５と接地用キャパシタＣ２２２と
からなる第６のＬＣ直列回路、・・・・・、及び接地用ボン
ディング・ワイヤ（接地用インダクタ）Ｌ１２９と接地
用キャパシタＣ２２９とからなる第１４のＬＣ直列回路
の１０本のＬＣ直列回路が電気的に並列接続され、第２
の接地回路を構成し、それぞれ接地配線５５に接続され
ている。
の実施の形態に係る高周波半導体装置の上面図である。
第２の実施の形態と同様に、第１の高周波トランジスタ
Ｑ１のソース電極（第１の接地電極）には、接地用ボン
ディング・ワイヤ（接地用インダクタ）Ｌ１１１と接地
用キャパシタＣ２１１とからなる第１のＬＣ直列回路、
接地用ボンディング・ワイヤ（接地用インダクタ）Ｌ１
１２と接地用キャパシタＣ２１２とからなる第２のＬＣ
直列回路、接地用ボンディング・ワイヤ（接地用インダ
クタ）Ｌ１１３と接地用キャパシタＣ２１３とからなる
第３のＬＣ直列回路、及び接地用ボンディング・ワイヤ
（接地用インダクタ）Ｌ１１４と接地用キャパシタＣ２
１４とからなる第４のＬＣ直列回路の４本のＬＣ直列回
路が電気的に並列接続され、第１の接地回路を構成し、
それぞれ接地配線５５に接続されている。又、第２の高
周波トランジスタＱ２のソース電極（第２の接地電極）
には、接地用ボンディング・ワイヤ（接地用インダク
タ）Ｌ１２１と接地用キャパシタＣ２２１とからなる第
５のＬＣ直列回路、接地用ボンディング・ワイヤ（接地
用インダクタ）Ｌ１２５と接地用キャパシタＣ２２２と
からなる第６のＬＣ直列回路、・・・・・、及び接地用ボン
ディング・ワイヤ（接地用インダクタ）Ｌ１２９と接地
用キャパシタＣ２２９とからなる第１４のＬＣ直列回路
の１０本のＬＣ直列回路が電気的に並列接続され、第２
の接地回路を構成し、それぞれ接地配線５５に接続され
ている。
【００５８】本発明の第３の実施の形態に係る高周波半
導体装置が、第２の実施の形態と異なる点は、ＬＣ直列
回路毎に接地用キャパシタＣ２１１〜Ｃ２１４，Ｃ２２
１〜Ｃ２３０の電極サイズ（面積）を変えることによ
り、接地用容量値を変えていることである。つまり、複
数あるＬＣ直列回路の接地用キャパシタＣ２１１〜Ｃ２
１４，Ｃ２２１〜Ｃ２３０の容量値が異なるため、直列
共振周波数を動作周波数近傍で複数選択出来、広帯域に
渡り、動作周波数での高周波トランジスタの接地電極と
基板の（真の）グラウンドとの間のインピーダンスを小
さく出来る。他は第２の実施の形態と、実質的に等価で
あるので、重複した説明を省略する。
導体装置が、第２の実施の形態と異なる点は、ＬＣ直列
回路毎に接地用キャパシタＣ２１１〜Ｃ２１４，Ｃ２２
１〜Ｃ２３０の電極サイズ（面積）を変えることによ
り、接地用容量値を変えていることである。つまり、複
数あるＬＣ直列回路の接地用キャパシタＣ２１１〜Ｃ２
１４，Ｃ２２１〜Ｃ２３０の容量値が異なるため、直列
共振周波数を動作周波数近傍で複数選択出来、広帯域に
渡り、動作周波数での高周波トランジスタの接地電極と
基板の（真の）グラウンドとの間のインピーダンスを小
さく出来る。他は第２の実施の形態と、実質的に等価で
あるので、重複した説明を省略する。
【００５９】具体的には、第２の高周波トランジスタＱ
２のソース電極に接続される第５、第６、・・・・・、及び
第１４のＬＣ直列回路を構成するインダクタンス値及び
容量値を、以下のように選ぶことが可能である。即ち、
動作周波数１．９ＧＨｚの場合、この動作周波数帯
（１．８〜２．０ＧＨｚ）において、各接地用ボンディ
ング・ワイヤＬ１２１，Ｌ１２２，・・・・・，Ｌ１３０の
インダクタンス値を、Ｌ１２１＝Ｌ１２２＝・・・・・＝Ｌ
１３０＝１ｎＨ（一定）とすれば、接地用キャパシタＣ
２２１，Ｃ２２２，・・・・・，Ｃ２３０の容量値は、以下
のように選ぶことが可能である： Ｃ２２１＝Ｃ２２２＝６．６ｐＦ，直列共振周波数１．９５９ＧＨｚ・・・（１） Ｃ２２３＝Ｃ２２４＝６．８ｐＦ，直列共振周波数１．９３０ＧＨｚ・・・（２） Ｃ２２５＝Ｃ２２６＝７．０ｐＦ，直列共振周波数１．９０２ＧＨｚ・・・（３） Ｃ２２７＝Ｃ２２８＝７．２ｐＦ，直列共振周波数１．８７６ＧＨｚ・・・（４） Ｃ２２９＝Ｃ２３０＝７．４ｐＦ，直列共振周波数１．８５０ＧＨｚ・・・（５） 上記のインダクタンス値及び容量値を有する１０本（５
組）のＬＣ直列回路をソース電極に接続した第２の高周
波トランジスタＱ２の利得の周波数特性を図１０に特性
Ｃ（本発明）として示す。図１０において、特性Ａ（従
来技術）は、高周波トランジスタの接地電極の接地方法
として、基板の接地配線へ、１組のボンディング・ワイ
ヤを通して接続した場合の周波数−利得特性である。特
性Ｂ（本発明）は、１組のＬＣ直列回路を通して接地配
線へ接続した場合の周波数−利得特性である。図１０よ
り、特性Ａ（従来技術）に比べ、特性Ｂ（本発明）の方
が、１．９ＧＨｚでの利得が向上していることが分か
る。しかし、特性Ｂ（本発明）は、１．８〜２．０ＧＨ
ｚの周波数帯域内での利得変動が約６ｄＢと、激しい。
これに比し、特性Ｃ（本発明）は、特性Ａ（従来技術）
及び特性Ｂ（本発明）に比べ、利得が高いことが分か
る。しかも、特性Ｃ（本発明）は、１．８〜２．０ＧＨ
ｚの周波数帯域内での利得変動が０．５ｄＢ以下と小さ
く、広帯域に渡り、一定の利得が得られることが示され
ている。
２のソース電極に接続される第５、第６、・・・・・、及び
第１４のＬＣ直列回路を構成するインダクタンス値及び
容量値を、以下のように選ぶことが可能である。即ち、
動作周波数１．９ＧＨｚの場合、この動作周波数帯
（１．８〜２．０ＧＨｚ）において、各接地用ボンディ
ング・ワイヤＬ１２１，Ｌ１２２，・・・・・，Ｌ１３０の
インダクタンス値を、Ｌ１２１＝Ｌ１２２＝・・・・・＝Ｌ
１３０＝１ｎＨ（一定）とすれば、接地用キャパシタＣ
２２１，Ｃ２２２，・・・・・，Ｃ２３０の容量値は、以下
のように選ぶことが可能である： Ｃ２２１＝Ｃ２２２＝６．６ｐＦ，直列共振周波数１．９５９ＧＨｚ・・・（１） Ｃ２２３＝Ｃ２２４＝６．８ｐＦ，直列共振周波数１．９３０ＧＨｚ・・・（２） Ｃ２２５＝Ｃ２２６＝７．０ｐＦ，直列共振周波数１．９０２ＧＨｚ・・・（３） Ｃ２２７＝Ｃ２２８＝７．２ｐＦ，直列共振周波数１．８７６ＧＨｚ・・・（４） Ｃ２２９＝Ｃ２３０＝７．４ｐＦ，直列共振周波数１．８５０ＧＨｚ・・・（５） 上記のインダクタンス値及び容量値を有する１０本（５
組）のＬＣ直列回路をソース電極に接続した第２の高周
波トランジスタＱ２の利得の周波数特性を図１０に特性
Ｃ（本発明）として示す。図１０において、特性Ａ（従
来技術）は、高周波トランジスタの接地電極の接地方法
として、基板の接地配線へ、１組のボンディング・ワイ
ヤを通して接続した場合の周波数−利得特性である。特
性Ｂ（本発明）は、１組のＬＣ直列回路を通して接地配
線へ接続した場合の周波数−利得特性である。図１０よ
り、特性Ａ（従来技術）に比べ、特性Ｂ（本発明）の方
が、１．９ＧＨｚでの利得が向上していることが分か
る。しかし、特性Ｂ（本発明）は、１．８〜２．０ＧＨ
ｚの周波数帯域内での利得変動が約６ｄＢと、激しい。
これに比し、特性Ｃ（本発明）は、特性Ａ（従来技術）
及び特性Ｂ（本発明）に比べ、利得が高いことが分か
る。しかも、特性Ｃ（本発明）は、１．８〜２．０ＧＨ
ｚの周波数帯域内での利得変動が０．５ｄＢ以下と小さ
く、広帯域に渡り、一定の利得が得られることが示され
ている。
【００６０】（第４の実施の形態）図１１は本発明の第
４の実施の形態に係る高周波半導体装置の上面図であ
る。本実施の形態が第２の実施の形態と異なる点は、Ｌ
Ｃ直列回路毎に基板１上の接地用キャパシタＣ１１１〜
Ｃ１１４，Ｃ１２１〜Ｃ１３０と半導体チップ２の上の
接地用ボンディングパッドＰ１１１〜Ｐ１１４，Ｐ１２
１〜Ｐ１３０との距離を変えている点である。このこと
により、接地用ボンディング・ワイヤ（接地用インダク
タ）Ｌ２１１〜Ｌ２１４，Ｌ２２１〜Ｌ２３０の長さに
差を付け、各ＬＣ直列回路のインダクタンス値を次第に
変化させ、複数の値を設けている。他は第２の実施の形
態と、実質的に等価であるので、重複した説明を省略す
る。
４の実施の形態に係る高周波半導体装置の上面図であ
る。本実施の形態が第２の実施の形態と異なる点は、Ｌ
Ｃ直列回路毎に基板１上の接地用キャパシタＣ１１１〜
Ｃ１１４，Ｃ１２１〜Ｃ１３０と半導体チップ２の上の
接地用ボンディングパッドＰ１１１〜Ｐ１１４，Ｐ１２
１〜Ｐ１３０との距離を変えている点である。このこと
により、接地用ボンディング・ワイヤ（接地用インダク
タ）Ｌ２１１〜Ｌ２１４，Ｌ２２１〜Ｌ２３０の長さに
差を付け、各ＬＣ直列回路のインダクタンス値を次第に
変化させ、複数の値を設けている。他は第２の実施の形
態と、実質的に等価であるので、重複した説明を省略す
る。
【００６１】本発明の第４の実施の形態に係る高周波半
導体装置においては、１４本（７組）あるＬＣ直列回路
のインダクタンスの値が、各組で、それぞれ異なるた
め、直列共振周波数を動作周波数近傍で複数選択出来
る。この結果、第３の実施の形態と同様に、広帯域に渡
り、動作周波数での高周波トランジスタの接地電極と基
板の（真の）グラウンドとの間のインピーダンスを小さ
くしている。そして、所定の周波数帯域内での利得変動
を小さくし、広帯域に渡り、一定の高利得を得ることが
出来る。
導体装置においては、１４本（７組）あるＬＣ直列回路
のインダクタンスの値が、各組で、それぞれ異なるた
め、直列共振周波数を動作周波数近傍で複数選択出来
る。この結果、第３の実施の形態と同様に、広帯域に渡
り、動作周波数での高周波トランジスタの接地電極と基
板の（真の）グラウンドとの間のインピーダンスを小さ
くしている。そして、所定の周波数帯域内での利得変動
を小さくし、広帯域に渡り、一定の高利得を得ることが
出来る。
【００６２】なお、各ＬＣ直列回路のインダクタンス値
を次第に変化させるだけでなく、更に、第３の実施の形
態と同様に接地用キャパシタの容量値も変えても良いこ
とは勿論である。
を次第に変化させるだけでなく、更に、第３の実施の形
態と同様に接地用キャパシタの容量値も変えても良いこ
とは勿論である。
【００６３】（第５の実施の形態）図１２（ａ）は本発
明の第５の実施の形態に係る高周波半導体装置の上面図
である。本発明の第５の実施の形態は、第３の実施の形
態と同様に、ＬＣ直列回路毎に接地用キャパシタＣ３１
１〜Ｃ３１４，Ｃ３２１〜Ｃ３３０の接地用容量値を変
えている。但し、第３の実施の形態と異なり、接地用キ
ャパシタＣ３１１〜Ｃ３１４，Ｃ３２１〜Ｃ３３０に外
付けの独立した部品を使用せず、基板１２に内蔵された
接地用キャパシタＣ３１１〜Ｃ３１４，Ｃ３２１〜Ｃ３
３０を用いた点である。他は、第３の実施の形態と実質
的に同様であり、重複した説明を省略する。
明の第５の実施の形態に係る高周波半導体装置の上面図
である。本発明の第５の実施の形態は、第３の実施の形
態と同様に、ＬＣ直列回路毎に接地用キャパシタＣ３１
１〜Ｃ３１４，Ｃ３２１〜Ｃ３３０の接地用容量値を変
えている。但し、第３の実施の形態と異なり、接地用キ
ャパシタＣ３１１〜Ｃ３１４，Ｃ３２１〜Ｃ３３０に外
付けの独立した部品を使用せず、基板１２に内蔵された
接地用キャパシタＣ３１１〜Ｃ３１４，Ｃ３２１〜Ｃ３
３０を用いた点である。他は、第３の実施の形態と実質
的に同様であり、重複した説明を省略する。
【００６４】図１２（ａ）のＣ−Ｃ方向に沿った断面図
を、図１２（ｂ）に示す。即ち、図１２（ｂ）は、接地
用キャパシタＣ３２５及びＣ３２６の周辺の接続関係を
具体的に示す模式断面図である。他の接地用キャパシタ
Ｃ３１１〜Ｃ３１４，Ｃ３２１〜Ｃ３２４，及びＣ３２
７〜Ｃ３３０の周辺の接続関係も同様であることは勿論
であり、重複した図示は省略する。基板１２の表面近傍
の内部には、厚さ１０乃至３０μｍの銅（Ｃｕ）薄膜、
アルミニウム（Ａｌ）薄膜等で構成される接地配線５５
が埋め込まれている。即ち、基板１２は第１樹脂層４６
と第２樹脂層４５との間に接地配線５５を埋め込んだ積
層基板である。埋込接地配線５５の表面にニッケル（Ｎ
ｉ）メッキ層及び、このニッケルメッキ層の上に形成さ
れた金メッキ層を設けても良い。埋込接地配線５５の一
部９３、即ち、接地用キャパシタＣ３２５の下部電極９
３となる部分の上には、誘電体層９２が配置されてい
る。この誘電体層９２は、第２樹脂層４５をそのまま用
いても良く、他の誘電体材料、例えば、シリコン酸化膜
（ＳｉＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）、窒化ア
ルミニウム、アルミナ等を埋め込んでも良い。そして、
誘電体層９２の上には、上部電極９１が配置されてい
る。つまり、埋込接地配線５５の一部９３、誘電体層９
２及び上部電極９１とから接地用キャパシタＣ３２５が
構成されている。又、第２樹脂層４５の中央部の上に
は、半導体チップ２が接着剤等のマウント材４により接
続されている。更に、この半導体チップ２を挟んで、接
地用キャパシタＣ３２５と対向する、埋込接地配線５５
の上の他の位置には、接地用キャパシタＣ３２６が配置
されている。具体的には、埋込接地配線５５の一部９
６、即ち、接地用キャパシタＣ３２５の下部電極９６と
なる部分の上には、誘電体層９５が配置されている。こ
の誘電体層９５は、第２樹脂層４５をそのまま用いても
良く、他の誘電体材料を埋め込んでも良い。そして、誘
電体層９５の上には、上部電極９４が配置されている。
つまり、埋込接地配線５５の一部９６、誘電体層９５及
び上部電極９４とから接地用キャパシタＣ３２６が構成
されている。
を、図１２（ｂ）に示す。即ち、図１２（ｂ）は、接地
用キャパシタＣ３２５及びＣ３２６の周辺の接続関係を
具体的に示す模式断面図である。他の接地用キャパシタ
Ｃ３１１〜Ｃ３１４，Ｃ３２１〜Ｃ３２４，及びＣ３２
７〜Ｃ３３０の周辺の接続関係も同様であることは勿論
であり、重複した図示は省略する。基板１２の表面近傍
の内部には、厚さ１０乃至３０μｍの銅（Ｃｕ）薄膜、
アルミニウム（Ａｌ）薄膜等で構成される接地配線５５
が埋め込まれている。即ち、基板１２は第１樹脂層４６
と第２樹脂層４５との間に接地配線５５を埋め込んだ積
層基板である。埋込接地配線５５の表面にニッケル（Ｎ
ｉ）メッキ層及び、このニッケルメッキ層の上に形成さ
れた金メッキ層を設けても良い。埋込接地配線５５の一
部９３、即ち、接地用キャパシタＣ３２５の下部電極９
３となる部分の上には、誘電体層９２が配置されてい
る。この誘電体層９２は、第２樹脂層４５をそのまま用
いても良く、他の誘電体材料、例えば、シリコン酸化膜
（ＳｉＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）、窒化ア
ルミニウム、アルミナ等を埋め込んでも良い。そして、
誘電体層９２の上には、上部電極９１が配置されてい
る。つまり、埋込接地配線５５の一部９３、誘電体層９
２及び上部電極９１とから接地用キャパシタＣ３２５が
構成されている。又、第２樹脂層４５の中央部の上に
は、半導体チップ２が接着剤等のマウント材４により接
続されている。更に、この半導体チップ２を挟んで、接
地用キャパシタＣ３２５と対向する、埋込接地配線５５
の上の他の位置には、接地用キャパシタＣ３２６が配置
されている。具体的には、埋込接地配線５５の一部９
６、即ち、接地用キャパシタＣ３２５の下部電極９６と
なる部分の上には、誘電体層９５が配置されている。こ
の誘電体層９５は、第２樹脂層４５をそのまま用いても
良く、他の誘電体材料を埋め込んでも良い。そして、誘
電体層９５の上には、上部電極９４が配置されている。
つまり、埋込接地配線５５の一部９６、誘電体層９５及
び上部電極９４とから接地用キャパシタＣ３２６が構成
されている。
【００６５】そして、図１２（ｂ）に示すように、チッ
プ側ボンディングパッドＰ１２５と接地用キャパシタＣ
３２５の上部電極９１とが、接地用ボンディング・ワイ
ヤＬ１２５で接続され、チップ側ボンディングパッドＰ
１２５と埋込接地配線５５との間に、ＬＣ直列回路が構
成されている。又、チップ側ボンディングパッドＰ１２
６と接地用キャパシタＣ３２６の上部電極９４とが、接
地用ボンディング・ワイヤＬ１２６で接続され、チップ
側ボンディングパッドＰ１２６と埋込接地配線５５との
間に、ＬＣ直列回路が構成されている。
プ側ボンディングパッドＰ１２５と接地用キャパシタＣ
３２５の上部電極９１とが、接地用ボンディング・ワイ
ヤＬ１２５で接続され、チップ側ボンディングパッドＰ
１２５と埋込接地配線５５との間に、ＬＣ直列回路が構
成されている。又、チップ側ボンディングパッドＰ１２
６と接地用キャパシタＣ３２６の上部電極９４とが、接
地用ボンディング・ワイヤＬ１２６で接続され、チップ
側ボンディングパッドＰ１２６と埋込接地配線５５との
間に、ＬＣ直列回路が構成されている。
【００６６】この様に、基板１２の表面近傍に内蔵され
た複数の接地用キャパシタＣ３１１〜Ｃ３１４，Ｃ３２
１〜Ｃ３３０を用いることにより、アセンブリ工程を簡
単に出来、第１乃至第４の実施形態と同様の効果を持つ
低価格、小型の高周波半導体装置を実現出来る。
た複数の接地用キャパシタＣ３１１〜Ｃ３１４，Ｃ３２
１〜Ｃ３３０を用いることにより、アセンブリ工程を簡
単に出来、第１乃至第４の実施形態と同様の効果を持つ
低価格、小型の高周波半導体装置を実現出来る。
【００６７】なお、本発明の第５の実施の形態に係る高
周波半導体装置の変形例として、第２の実施の形態と同
様に、同一の容量値の接地用キャパシタを用いてもかま
わない。又、第４の実施の形態に係る高周波半導体装置
と同様に、各ＬＣ直列回路のインダクタンス値を次第に
変化させ、複数の値を設けるようにしてもかまない。
周波半導体装置の変形例として、第２の実施の形態と同
様に、同一の容量値の接地用キャパシタを用いてもかま
わない。又、第４の実施の形態に係る高周波半導体装置
と同様に、各ＬＣ直列回路のインダクタンス値を次第に
変化させ、複数の値を設けるようにしてもかまない。
【００６８】（第６の実施の形態）図１３（ａ）は本発
明の第６の実施の形態に係る高周波半導体装置の上面透
視図である。本発明の第６の実施の形態が先の実施の形
態と異なる点は、フリップ・チップ構成にし、半導体チ
ップ２と基板１との電気的接続に、接地用インダクタと
して機能するバンプ９を用いている点である。第５の実
施の形態に係る高周波半導体装置と同様に、接地用キャ
パシタＣ３１１〜Ｃ３１４，Ｃ３２１〜Ｃ３３０に外付
けの独立した部品を使用せず、基板１２に内蔵された接
地用キャパシタＣ３１１〜Ｃ３１４，Ｃ３２１〜Ｃ３３
０を用いている。
明の第６の実施の形態に係る高周波半導体装置の上面透
視図である。本発明の第６の実施の形態が先の実施の形
態と異なる点は、フリップ・チップ構成にし、半導体チ
ップ２と基板１との電気的接続に、接地用インダクタと
して機能するバンプ９を用いている点である。第５の実
施の形態に係る高周波半導体装置と同様に、接地用キャ
パシタＣ３１１〜Ｃ３１４，Ｃ３２１〜Ｃ３３０に外付
けの独立した部品を使用せず、基板１２に内蔵された接
地用キャパシタＣ３１１〜Ｃ３１４，Ｃ３２１〜Ｃ３３
０を用いている。
【００６９】図１３（ａ）のＤ−Ｄ方向に沿った断面図
を、図１３（ｂ）に示す。即ち、図１３（ｂ）は、接地
用キャパシタＣ３１１及びＣ３１２の周辺の接続関係を
具体的に示す模式断面図である。基板１２は、第１樹脂
層４６と第２樹脂層４５との間に接地配線５５を埋め込
んだ積層基板である。埋込接地配線５５の一部９３、即
ち、接地用キャパシタＣ３１１の下部電極９３となる部
分の上には、誘電体層９２が配置されている。この誘電
体層９２は、第２樹脂層４５をそのまま用いても良く、
他の誘電体材料を埋め込んでも良い。そして、誘電体層
９２の上には、上部電極９１が配置されている。こうし
て、埋込接地配線５５の一部９３、誘電体層９２及び上
部電極９１とから接地用キャパシタＣ３１１が構成され
ている。又、第２樹脂層４５の中央部の上には、半導体
チップ２が接着剤等のマウント材４により接続されてい
る。更に、この半導体チップ２を挟んで、接地用キャパ
シタＣ３１１と対向する、埋込接地配線５５の上の他の
位置には、接地用キャパシタＣ３１２が配置されてい
る。つまり、埋込接地配線５５の一部９６、即ち、接地
用キャパシタＣ３１１の下部電極９６となる部分の上に
は、誘電体層９５が配置されている。この誘電体層９５
は、第２樹脂層４５をそのまま用いても良く、他の誘電
体材料を埋め込んでも良い。そして、誘電体層９５の上
には、上部電極９４が配置されている。この様にして、
埋込接地配線５５の一部９６、誘電体層９５及び上部電
極９４とから接地用キャパシタＣ３１２が構成されてい
る。
を、図１３（ｂ）に示す。即ち、図１３（ｂ）は、接地
用キャパシタＣ３１１及びＣ３１２の周辺の接続関係を
具体的に示す模式断面図である。基板１２は、第１樹脂
層４６と第２樹脂層４５との間に接地配線５５を埋め込
んだ積層基板である。埋込接地配線５５の一部９３、即
ち、接地用キャパシタＣ３１１の下部電極９３となる部
分の上には、誘電体層９２が配置されている。この誘電
体層９２は、第２樹脂層４５をそのまま用いても良く、
他の誘電体材料を埋め込んでも良い。そして、誘電体層
９２の上には、上部電極９１が配置されている。こうし
て、埋込接地配線５５の一部９３、誘電体層９２及び上
部電極９１とから接地用キャパシタＣ３１１が構成され
ている。又、第２樹脂層４５の中央部の上には、半導体
チップ２が接着剤等のマウント材４により接続されてい
る。更に、この半導体チップ２を挟んで、接地用キャパ
シタＣ３１１と対向する、埋込接地配線５５の上の他の
位置には、接地用キャパシタＣ３１２が配置されてい
る。つまり、埋込接地配線５５の一部９６、即ち、接地
用キャパシタＣ３１１の下部電極９６となる部分の上に
は、誘電体層９５が配置されている。この誘電体層９５
は、第２樹脂層４５をそのまま用いても良く、他の誘電
体材料を埋め込んでも良い。そして、誘電体層９５の上
には、上部電極９４が配置されている。この様にして、
埋込接地配線５５の一部９６、誘電体層９５及び上部電
極９４とから接地用キャパシタＣ３１２が構成されてい
る。
【００７０】そして、図１３（ｂ）に示すように、チッ
プ側ボンディングパッドＰ３１１と接地用キャパシタＣ
３１１の上部電極９１とが、接地用インダクタとして機
能する半田ボール９で接続され、チップ側ボンディング
パッドＰ３１１と埋込接地配線５５との間に、ＬＣ直列
回路が構成されている。又、チップ側ボンディングパッ
ドＰ３１２と接地用キャパシタＣ３１２の上部電極９４
とが、接地用インダクタとして機能する半田ボール９で
接続され、チップ側ボンディングパッドＰ３１２と埋込
接地配線５５との間に、ＬＣ直列回路が構成されてい
る。
プ側ボンディングパッドＰ３１１と接地用キャパシタＣ
３１１の上部電極９１とが、接地用インダクタとして機
能する半田ボール９で接続され、チップ側ボンディング
パッドＰ３１１と埋込接地配線５５との間に、ＬＣ直列
回路が構成されている。又、チップ側ボンディングパッ
ドＰ３１２と接地用キャパシタＣ３１２の上部電極９４
とが、接地用インダクタとして機能する半田ボール９で
接続され、チップ側ボンディングパッドＰ３１２と埋込
接地配線５５との間に、ＬＣ直列回路が構成されてい
る。
【００７１】他の接地用キャパシタＣ３１３〜Ｃ３１４
及びＣ３２１〜Ｃ３３０の周辺のバンプ接続関係も同様
であることは勿論であり、重複した図示は省略する。
及びＣ３２１〜Ｃ３３０の周辺のバンプ接続関係も同様
であることは勿論であり、重複した図示は省略する。
【００７２】本発明の第６の実施の形態に係る高周波半
導体装置に用いるバンプとしては、図示した半田ボール
９の他、金（Ａｕ）バンプ、銀（Ａｇ）バンプ、銅（Ｃ
ｕ）バンプ、ニッケル／金（Ｎｉ−Ａｕ）バンプ、或い
はニッケル／金／インジウム（Ｎｉ−Ａｕ−Ｉｎ）バン
プ等が使用可能である。半田ボール９としては、直径１
００μｍ乃至２５０μｍ、高さ５０μｍ乃至２００μｍ
の錫（Ｓｎ）：鉛（Ｐｂ）＝６：４の共晶半田等が使用
可能である。或いは、Ｓｎ：Ｐｂ＝５：９５の半田でも
良い。
導体装置に用いるバンプとしては、図示した半田ボール
９の他、金（Ａｕ）バンプ、銀（Ａｇ）バンプ、銅（Ｃ
ｕ）バンプ、ニッケル／金（Ｎｉ−Ａｕ）バンプ、或い
はニッケル／金／インジウム（Ｎｉ−Ａｕ−Ｉｎ）バン
プ等が使用可能である。半田ボール９としては、直径１
００μｍ乃至２５０μｍ、高さ５０μｍ乃至２００μｍ
の錫（Ｓｎ）：鉛（Ｐｂ）＝６：４の共晶半田等が使用
可能である。或いは、Ｓｎ：Ｐｂ＝５：９５の半田でも
良い。
【００７３】この様に、バンプ９を用いた場合でも、バ
ンプ９等で発生するインダクタンス成分と積層基板１２
の表面近傍に内蔵した接地用キャパシタＣ３１１〜Ｃ３
１４，Ｃ３２１〜Ｃ３３０の接地用容量成分とでＬＣ直
列回路を構成出来るため、第１乃至第５の実施形態と同
様の効果を持つ高周波半導体装置を実現出来る。バンプ
を用いた場合の方が、接地用ボンディング・ワイヤを用
いた場合よりも製造公差の少ないインダクタンス値を実
現出来る。更に、インダクタンス値を小さく出来るた
め、より動作周波数の高い回路に適用出来る。
ンプ９等で発生するインダクタンス成分と積層基板１２
の表面近傍に内蔵した接地用キャパシタＣ３１１〜Ｃ３
１４，Ｃ３２１〜Ｃ３３０の接地用容量成分とでＬＣ直
列回路を構成出来るため、第１乃至第５の実施形態と同
様の効果を持つ高周波半導体装置を実現出来る。バンプ
を用いた場合の方が、接地用ボンディング・ワイヤを用
いた場合よりも製造公差の少ないインダクタンス値を実
現出来る。更に、インダクタンス値を小さく出来るた
め、より動作周波数の高い回路に適用出来る。
【００７４】（他の実施の形態）上記のように、本発明
は第１乃至第６の実施の形態によって記載したが、この
開示の一部をなす論述及び図面はこの発明を限定するも
のであると理解すべきではない。この開示から当業者に
は様々な代替実施の形態、実施例及び運用技術が明らか
となろう。
は第１乃至第６の実施の形態によって記載したが、この
開示の一部をなす論述及び図面はこの発明を限定するも
のであると理解すべきではない。この開示から当業者に
は様々な代替実施の形態、実施例及び運用技術が明らか
となろう。
【００７５】既に述べた第１乃至第６の実施の形態の説
明においては、ＨＥＭＴを用いた高周波半導体装置につ
いて例示的に述べてきたが、本発明はこの他どのような
高周波能動素子を用いた高周波半導体装置に関しても適
用可能である。例えば、ＭＥＳＦＥＴや絶縁ゲート型Ｆ
ＥＴ等でもかまわない。又、ＨＢＴ等の縦形構造のバイ
ポーラトランジスタやＳＩＴ等の高周波用トランジスタ
全般にも応用可能である。
明においては、ＨＥＭＴを用いた高周波半導体装置につ
いて例示的に述べてきたが、本発明はこの他どのような
高周波能動素子を用いた高周波半導体装置に関しても適
用可能である。例えば、ＭＥＳＦＥＴや絶縁ゲート型Ｆ
ＥＴ等でもかまわない。又、ＨＢＴ等の縦形構造のバイ
ポーラトランジスタやＳＩＴ等の高周波用トランジスタ
全般にも応用可能である。
【００７６】又、ガリウム砒素（ＧａＡｓ）若しくはイ
ンジウム・燐（ＩｎＰ）等の化合物半導体基板に限定さ
れるものではなく、シリコン（Ｓｉ）等の単元素半導体
基板を用いた高周波半導体装置に適用可能である。例え
ば、シリコン基板上に形成されたＭＯＳＦＥＴからなる
高周波増幅回路に適用可能である。
ンジウム・燐（ＩｎＰ）等の化合物半導体基板に限定さ
れるものではなく、シリコン（Ｓｉ）等の単元素半導体
基板を用いた高周波半導体装置に適用可能である。例え
ば、シリコン基板上に形成されたＭＯＳＦＥＴからなる
高周波増幅回路に適用可能である。
【００７７】又、第２乃至第６の実施の形態の説明にお
いては、基板１の表面若しくは表面近傍に接地配線５５
が位置する構造を示したが、第１の実施の形態の図３
（ａ）に示したように、基板の裏面に接地配線を形成
し、基板を貫通して、表面配線と接地配線とをバイアで
接続した構造でもかまわない。更に、図３（ｂ）に示す
ような積層基板の内部に接地配線を埋め込んでもかまわ
ない。この場合は、表面配線と接地配線とは、バイアに
より接続すれば良い。
いては、基板１の表面若しくは表面近傍に接地配線５５
が位置する構造を示したが、第１の実施の形態の図３
（ａ）に示したように、基板の裏面に接地配線を形成
し、基板を貫通して、表面配線と接地配線とをバイアで
接続した構造でもかまわない。更に、図３（ｂ）に示す
ような積層基板の内部に接地配線を埋め込んでもかまわ
ない。この場合は、表面配線と接地配線とは、バイアに
より接続すれば良い。
【００７８】この様に、本発明はここでは記載していな
い様々な実施の形態等を含むことは勿論である。従っ
て、本発明の技術的範囲は上記の説明から妥当な特許請
求の範囲に係る発明特定事項によってのみ定められるも
のである。
い様々な実施の形態等を含むことは勿論である。従っ
て、本発明の技術的範囲は上記の説明から妥当な特許請
求の範囲に係る発明特定事項によってのみ定められるも
のである。
【００７９】
【発明の効果】以上詳述したように本発明の高周波半導
体装置によれば、高周波能動素子の接地電極と基板上の
接地配線との間に、接地用キャパシタと接地用インダク
タとで構成されるＬＣ直列回路が挿入されることにな
る。このＬＣ直列回路の共振周波数を動作周波数に選ぶ
ことにより、接地電極と基板の（真の）グラウンドとの
間の寄生インピーダンスを小さく出来、高周波能動素子
の高周波特性を高性能化することが可能になる。
体装置によれば、高周波能動素子の接地電極と基板上の
接地配線との間に、接地用キャパシタと接地用インダク
タとで構成されるＬＣ直列回路が挿入されることにな
る。このＬＣ直列回路の共振周波数を動作周波数に選ぶ
ことにより、接地電極と基板の（真の）グラウンドとの
間の寄生インピーダンスを小さく出来、高周波能動素子
の高周波特性を高性能化することが可能になる。
【００８０】更に、本発明の高周波半導体装置によれ
ば、複数本のＬＣ直列回路を電気的に並列接続している
ので、それぞれのＬＣ直列回路の直列共振周波数を互い
に異なるように設定することにより、より広帯域に渡り
寄生インピーダンスを小さく出来、広帯域で高周波能動
素子の高周波特性を高性能化することが可能になる。
ば、複数本のＬＣ直列回路を電気的に並列接続している
ので、それぞれのＬＣ直列回路の直列共振周波数を互い
に異なるように設定することにより、より広帯域に渡り
寄生インピーダンスを小さく出来、広帯域で高周波能動
素子の高周波特性を高性能化することが可能になる。
【００８１】更に、本発明の高周波増幅器によれば、増
幅器を構成している高周波能動素子の接地電極と基板上
の接地配線との間に、複数のＬＣ直列回路が挿入される
ことになる。このＬＣ直列回路の共振周波数を動作周波
数に選ぶことにより、接地電極と基板の（真の）グラウ
ンドとの間の寄生インピーダンスを小さく出来、高周波
増幅器の高周波特性を高性能化することが可能になる。
幅器を構成している高周波能動素子の接地電極と基板上
の接地配線との間に、複数のＬＣ直列回路が挿入される
ことになる。このＬＣ直列回路の共振周波数を動作周波
数に選ぶことにより、接地電極と基板の（真の）グラウ
ンドとの間の寄生インピーダンスを小さく出来、高周波
増幅器の高周波特性を高性能化することが可能になる。
【００８２】更に、本発明の高周波増幅器によれば、複
数本のＬＣ直列回路を、増幅器を構成している高周波能
動素子の接地電極に電気的に並列接続しているので、そ
れぞれのＬＣ直列回路の直列共振周波数を互いに異なる
ように設定することにより、より広帯域において、寄生
インピーダンスを小さく出来、広帯域で高周波増幅器の
高周波特性を高性能化することが可能になる。
数本のＬＣ直列回路を、増幅器を構成している高周波能
動素子の接地電極に電気的に並列接続しているので、そ
れぞれのＬＣ直列回路の直列共振周波数を互いに異なる
ように設定することにより、より広帯域において、寄生
インピーダンスを小さく出来、広帯域で高周波増幅器の
高周波特性を高性能化することが可能になる。
【図１】本発明の第１の実施の形態に係る高周波半導体
装置（ＨＭＩＣ）の等価回路表現である。
装置（ＨＭＩＣ）の等価回路表現である。
【図２】本発明の第１の実施の形態に係る高周波半導体
装置（ＨＭＩＣ）の上面図である。
装置（ＨＭＩＣ）の上面図である。
【図３】図３（ａ）は、図２のＡ−Ａ方向に沿った断面
図で、図３（ｂ）は、その変形例を示す断面図である。
図で、図３（ｂ）は、その変形例を示す断面図である。
【図４】図４（ａ）及び（ｂ）は、図２のＡ−Ａ方向に
沿った、更に他の変形例を示す断面図である。
沿った、更に他の変形例を示す断面図である。
【図５】図５は、出力段の第２の高周波トランジスタＱ
２のみが形成された半導体チップの平面図である。
２のみが形成された半導体チップの平面図である。
【図６】本発明の第１の実施の形態に係る高周波半導体
装置（ＨＭＩＣ）を構成する半導体チップの製造工程を
示す工程断面図で、図５のＢ−Ｂ方向に沿った断面図に
対応する。（その１）。
装置（ＨＭＩＣ）を構成する半導体チップの製造工程を
示す工程断面図で、図５のＢ−Ｂ方向に沿った断面図に
対応する。（その１）。
【図７】本発明の第１の実施の形態に係る高周波半導体
装置（ＨＭＩＣ）を構成する半導体チップの製造工程を
示す工程断面図で、図５のＢ−Ｂ方向に沿った断面図に
対応する。（その２）。
装置（ＨＭＩＣ）を構成する半導体チップの製造工程を
示す工程断面図で、図５のＢ−Ｂ方向に沿った断面図に
対応する。（その２）。
【図８】図８（ａ）は本発明の第２の実施の形態に係る
高周波半導体装置の上面図、図８（ｂ）は、図８（ａ）
のＣ−Ｃ方向に沿った断面図である。
高周波半導体装置の上面図、図８（ｂ）は、図８（ａ）
のＣ−Ｃ方向に沿った断面図である。
【図９】本発明の第３の実施の形態に係る高周波半導体
装置の上面図である。
装置の上面図である。
【図１０】本発明の第３の実施の形態に係る高周波半導
体装置の周波数特性を、従来技術及び比較例と共に示す
図である。
体装置の周波数特性を、従来技術及び比較例と共に示す
図である。
【図１１】本発明の第４の実施の形態に係る高周波半導
体装置の上面図である。
体装置の上面図である。
【図１２】図１２（ａ）は、本発明の第５の実施の形態
に係る高周波半導体装置の上面図で、図１２（ｂ）は、
図１２（ａ）のＣ−Ｃ方向に沿った断面図である。
に係る高周波半導体装置の上面図で、図１２（ｂ）は、
図１２（ａ）のＣ−Ｃ方向に沿った断面図である。
【図１３】図１３（ａ）は、本発明の第６の実施の形態
に係る高周波半導体装置の上面透視図で、図１３（ｂ）
は、図１３（ａ）のＤ−Ｄ方向に沿った断面図である。
に係る高周波半導体装置の上面透視図で、図１３（ｂ）
は、図１３（ａ）のＤ−Ｄ方向に沿った断面図である。
【図１４】従来の高周波半導体装置の上面図である。
１，４１ 基板 ２ 半導体チップ ４ マウント材 ５ 半田 ６ａ，６ｂ 信号線 ７ ボンディングワイヤ ９ バンプ（接地用インダクタ） １１，１２ 積層基板 ２１ 半絶縁性半導体基板 ２２ バッファ層 ２３ チャネル層 ２４ スペーサ層 ２５ 電子供給層 ２６ ショットキーコンタクト層 ２７ オーミックコンタクト層 ２８ シリコン酸化膜（ＳｉＯ２） ４２ 第３樹脂層 ４３，４５ 第２樹脂層 ４４，４６ 第１樹脂層 ５１，５２，５１ａ，５１ｂ，５３ａ，５３ｂ 表面配
線 ５５ 接地配線 ５６ａ，５６ｂ，・・・・・，５６ｅ 信号配線 ６１，６４，８１，８４，９１，９４ 上部電極 ６２，６５，８２，８５，９２，９５ 誘電体層 ６３，６６，８３，８６，９３，９６ 下部電極 ７１，７２ ビームリード（接続配線） １６１〜１６４，Ｖ５１〜Ｖ５８ バイア ２１０ オーミック電極（ソース電極） ２１１ オーミック電極（ドレイン電極） ２１５ ゲート電極 ２１７ パッシベーション膜 ２１８ スタブ金属 ２１９ ソース電極配線 ３０１ 層間絶縁膜 Ｃ１，Ｃ２，Ｃ３ 結合用キャパシタ Ｃ４〜Ｃ７，Ｃ１０１，Ｃ１０２ バイパスキャパシタ
（デカップリング用キャパシタ） ＣＰ１〜ＣＰ３，ＣＰ８〜ＣＰ１１，Ｐ１０１〜Ｐ１０
８，Ｐ１１１〜Ｐ１１４，Ｐ１２１〜Ｐ１３０，Ｐ３１
１，Ｐ３１２ チップ側ボンディングパッド Ｃ８〜Ｃ１３，Ｃ５１〜Ｃ５８，Ｃ１１１〜Ｃ１１４，
Ｃ１２１〜Ｃ１３０，Ｃ２１１〜Ｃ２１４，Ｃ２２１〜
Ｃ２３０ 接地用キャパシタ Ｃ３１１〜Ｃ３１４，Ｃ３２１〜Ｃ３３０ 基板内蔵型
接地用キャパシタ ＣＨ１１，ＣＨ１２，・・・・・，ＣＨ５１，ＣＨ５２ コ
ンタクトホール Ｄ ドレイン電極 Ｇ ゲート電極 Ｌ８〜Ｌ１３，Ｌ５１〜Ｌ５８，Ｌ１１１〜Ｌ１１４，
Ｌ１２１〜Ｌ１３０，Ｌ２１１〜Ｌ２１４，Ｌ２２１〜
Ｌ２３０ 接地用ボンディング・ワイヤ（接地用インダ
クタ） Ｌ３１〜Ｌ３６，Ｌ４０〜Ｌ４８，Ｌ１０４，Ｌ１０７
その他のボンディング・ワイヤ Ｑ１ 第１の高周波トランジスタ（第１の高周波能動素
子） Ｑ２ 第２の高周波トランジスタ（第２の高周波能動素
子） Ｒ４，Ｒ６ 抵抗 ＲＦｉｎ 入力端子 ＲＦｏｕｔ 出力端子 ＳＰ１〜ＳＰ３，ＳＰ８〜ＳＰ１１，ＳＰ１０３，ＳＰ
１０５，ＳＰ１０６，ＳＰ１０８，ＳＰ１１１〜ＳＰ１
１４，ＳＰ１２１〜ＳＰ１３０ チップ側ボンディング
パッド Ｖｇ１，Ｖｇ２，Ｖｄ１，Ｖｄ２ 直流バイアス用電極
端子 Ｚ１〜Ｚ９ インピーダンス成分
線 ５５ 接地配線 ５６ａ，５６ｂ，・・・・・，５６ｅ 信号配線 ６１，６４，８１，８４，９１，９４ 上部電極 ６２，６５，８２，８５，９２，９５ 誘電体層 ６３，６６，８３，８６，９３，９６ 下部電極 ７１，７２ ビームリード（接続配線） １６１〜１６４，Ｖ５１〜Ｖ５８ バイア ２１０ オーミック電極（ソース電極） ２１１ オーミック電極（ドレイン電極） ２１５ ゲート電極 ２１７ パッシベーション膜 ２１８ スタブ金属 ２１９ ソース電極配線 ３０１ 層間絶縁膜 Ｃ１，Ｃ２，Ｃ３ 結合用キャパシタ Ｃ４〜Ｃ７，Ｃ１０１，Ｃ１０２ バイパスキャパシタ
（デカップリング用キャパシタ） ＣＰ１〜ＣＰ３，ＣＰ８〜ＣＰ１１，Ｐ１０１〜Ｐ１０
８，Ｐ１１１〜Ｐ１１４，Ｐ１２１〜Ｐ１３０，Ｐ３１
１，Ｐ３１２ チップ側ボンディングパッド Ｃ８〜Ｃ１３，Ｃ５１〜Ｃ５８，Ｃ１１１〜Ｃ１１４，
Ｃ１２１〜Ｃ１３０，Ｃ２１１〜Ｃ２１４，Ｃ２２１〜
Ｃ２３０ 接地用キャパシタ Ｃ３１１〜Ｃ３１４，Ｃ３２１〜Ｃ３３０ 基板内蔵型
接地用キャパシタ ＣＨ１１，ＣＨ１２，・・・・・，ＣＨ５１，ＣＨ５２ コ
ンタクトホール Ｄ ドレイン電極 Ｇ ゲート電極 Ｌ８〜Ｌ１３，Ｌ５１〜Ｌ５８，Ｌ１１１〜Ｌ１１４，
Ｌ１２１〜Ｌ１３０，Ｌ２１１〜Ｌ２１４，Ｌ２２１〜
Ｌ２３０ 接地用ボンディング・ワイヤ（接地用インダ
クタ） Ｌ３１〜Ｌ３６，Ｌ４０〜Ｌ４８，Ｌ１０４，Ｌ１０７
その他のボンディング・ワイヤ Ｑ１ 第１の高周波トランジスタ（第１の高周波能動素
子） Ｑ２ 第２の高周波トランジスタ（第２の高周波能動素
子） Ｒ４，Ｒ６ 抵抗 ＲＦｉｎ 入力端子 ＲＦｏｕｔ 出力端子 ＳＰ１〜ＳＰ３，ＳＰ８〜ＳＰ１１，ＳＰ１０３，ＳＰ
１０５，ＳＰ１０６，ＳＰ１０８，ＳＰ１１１〜ＳＰ１
１４，ＳＰ１２１〜ＳＰ１３０ チップ側ボンディング
パッド Ｖｇ１，Ｖｇ２，Ｖｄ１，Ｖｄ２ 直流バイアス用電極
端子 Ｚ１〜Ｚ９ インピーダンス成分
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8232 Ｈ０１Ｌ 27/06 Ｆ 21/8222 １０１Ｂ 27/06 29/80 Ｈ 29/778 Ｅ 21/338 29/812 27/095 Ｈ０３Ｆ 3/195 Ｆターム(参考） 5F038 AC01 AC04 AC05 AC14 AZ01 AZ04 BE07 CD03 CD04 CD18 DF01 DF02 EZ01 EZ02 EZ14 EZ15 EZ20 5F082 AA06 BC03 BC08 BC13 BC14 BC15 CA02 FA20 GA04 5F102 FA10 GB01 GC01 GD01 GJ05 GL07 GQ01 GR04 GS04 GT03 GT05 GV03 GV07 GV08 HC01 HC19 5J067 AA04 AA41 CA18 CA62 CA73 CA75 CA92 FA16 FA20 HA09 HA25 HA29 HA33 KA13 KA29 KA41 KA48 KS21 MA08 MA22 QA02 QA03 QA04 QS03 QS05 QS17 TA01 5J092 AA04 AA41 CA18 CA62 CA73 CA75 CA92 FA16 FA20 HA09 HA25 HA29 HA33 KA13 KA29 KA41 KA48 MA08 MA22 QA02 QA03 QA04 TA01 VL05 VL08
Claims (9)
- 【請求項１】 第１のインピーダンス整合回路と、 該第１のインピーダンス整合回路に第１の入力信号電極
を接続し、更に第１の出力信号電極及び第１の接地電極
とを有する第１の高周波能動素子と、 前記第１の接地電極に電気的に並列接続されたＬＣ直列
回路を含む第１の接地回路と、 前記第１の出力信号電極に接続された第２のインピーダ
ンス整合回路とから少なくとも構成されたことを特徴と
する高周波増幅器。 - 【請求項２】 第１のインピーダンス整合回路と、 該第１のインピーダンス整合回路に第１の入力信号電極
を接続し、更に第１の出力信号電極及び第１の接地電極
とを有する第１の高周波能動素子と、 前記第１の接地電極に電気的に並列接続された複数のＬ
Ｃ直列回路からなる第１の接地回路と、 前記第１の出力信号電極に接続された結合用キャパシタ
と、 該結合用キャパシタに接続された第２のインピーダンス
整合回路と、 該第２のインピーダンス整合回路に第２の入力信号電極
を接続し、更に第２の出力信号電極及び第２の接地電極
とを有する第２の高周波能動素子と、 前記第２の接地電極に電気的に並列接続された複数のＬ
Ｃ直列回路からなる第２の接地回路と、 前記第２の出力信号電極に接続された第３のインピーダ
ンス整合回路とから少なくとも構成されたことを特徴と
する高周波増幅器。 - 【請求項３】 前記複数のＬＣ直列回路は、互いに異な
る共振周波数を有する少なくとも２以上のＬＣ直列回路
を含むことを特徴とする請求項２記載の高周波増幅器。 - 【請求項４】 接地配線を持つ基板と、 該基板上に搭載された半導体チップと、 該半導体チップに配置され、入力信号電極、出力信号電
極及び接地電極とを有する高周波能動素子と、 前記基板において、前記接地配線に、それぞれ電気的に
接続した複数の接地用キャパシタと、 該複数の接地用キャパシタのそれぞれと、前記接地電極
間を接続する複数の接地用インダクタとから少なくとも
構成され、前記接地電極と前記接地配線間に、前記複数
の接地用キャパシタ及び前記複数の接地用インダクタと
から構成される複数のＬＣ直列回路を電気的に並列接続
したことを特徴とする高周波半導体装置。 - 【請求項５】 前記複数の接地用キャパシタは、互いに
異なる容量値のキャパシタを含むことを特徴とする請求
項４記載の高周波半導体装置。 - 【請求項６】 前記複数の接地用インダクタは、互いに
異なるインダクタンス値のインダクタを含むことを特徴
とする請求項４又は５記載の高周波半導体装置。 - 【請求項７】 前記複数の接地用インダクタは、バンプ
で構成されており、前記半導体チップはバンプ接続で、
前記基板上に搭載されていることを特徴とする請求項４
乃至６のいずれか１項記載の高周波半導体装置。 - 【請求項８】 前記複数のＬＣ直列回路は、前記高周波
半導体装置の動作周波数帯で直列共振することを特徴と
する請求項４記載の高周波半導体装置。 - 【請求項９】 前記複数のＬＣ直列回路は、前記動作周
波数帯で互いに異なる直列共振周波数のＬＣ直列回路を
含むことを特徴とする請求項８記載の高周波半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089801A JP2001284992A (ja) | 2000-03-28 | 2000-03-28 | 高周波増幅器及び高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089801A JP2001284992A (ja) | 2000-03-28 | 2000-03-28 | 高周波増幅器及び高周波半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284992A true JP2001284992A (ja) | 2001-10-12 |
Family
ID=18605505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089801A Pending JP2001284992A (ja) | 2000-03-28 | 2000-03-28 | 高周波増幅器及び高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284992A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368158A (ja) * | 2001-06-07 | 2002-12-20 | Mitsubishi Electric Corp | 高周波半導体集積回路 |
| JP2003289149A (ja) * | 2002-03-28 | 2003-10-10 | Sumitomo Electric Ind Ltd | 受光モジュール |
| JP2005006031A (ja) * | 2003-06-11 | 2005-01-06 | Sony Corp | 増幅器および受信回路 |
| JP2006191027A (ja) * | 2005-01-05 | 2006-07-20 | Internatl Business Mach Corp <Ibm> | オンチップ回路パッド構造 |
| JP2006352811A (ja) * | 2005-06-20 | 2006-12-28 | Seiko Npc Corp | 交流信号増幅装置 |
| JP2008085929A (ja) * | 2006-09-29 | 2008-04-10 | Sony Corp | 電力増幅装置 |
| JP2008177527A (ja) * | 2006-12-19 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置 |
| JPWO2008041682A1 (ja) * | 2006-10-02 | 2010-02-04 | 株式会社東芝 | 半導体装置 |
| JP2010533987A (ja) * | 2007-07-20 | 2010-10-28 | アイメック | Ｉｉｉ−ｖ族ｃｍｏｓデバイスでのダマシンコンタクト |
| JP2012227462A (ja) * | 2011-04-22 | 2012-11-15 | Toshiba Corp | Ｍｍｉｃ用パッケージ |
| US8569843B2 (en) | 2008-10-21 | 2013-10-29 | Panasonic Corporation | Semiconductor device |
| US8748995B2 (en) | 2010-07-12 | 2014-06-10 | Panasonic Corporation | Nitride semiconductor device with metal layer formed on active region and coupled with electrode interconnect |
| JP2015031966A (ja) * | 2013-07-31 | 2015-02-16 | ぺんてる株式会社 | 静電容量結合型座標検出装置 |
| JP2015088975A (ja) * | 2013-10-31 | 2015-05-07 | 三菱電機株式会社 | 増幅器 |
| JP2015141926A (ja) * | 2014-01-27 | 2015-08-03 | 富士通株式会社 | 半導体モジュール |
| WO2016098374A1 (ja) * | 2014-12-16 | 2016-06-23 | 三菱電機株式会社 | マルチフィンガトランジスタ及び半導体装置 |
| JP2017046297A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社東芝 | 高周波低雑音増幅器 |
| WO2018030278A1 (ja) * | 2016-08-10 | 2018-02-15 | 株式会社村田製作所 | 電力増幅モジュール、フロントエンド回路および通信装置 |
| CN114696864A (zh) * | 2020-12-11 | 2022-07-01 | 株式会社村田制作所 | 高频模块 |
-
2000
- 2000-03-28 JP JP2000089801A patent/JP2001284992A/ja active Pending
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368158A (ja) * | 2001-06-07 | 2002-12-20 | Mitsubishi Electric Corp | 高周波半導体集積回路 |
| JP2003289149A (ja) * | 2002-03-28 | 2003-10-10 | Sumitomo Electric Ind Ltd | 受光モジュール |
| JP2005006031A (ja) * | 2003-06-11 | 2005-01-06 | Sony Corp | 増幅器および受信回路 |
| JP2006191027A (ja) * | 2005-01-05 | 2006-07-20 | Internatl Business Mach Corp <Ibm> | オンチップ回路パッド構造 |
| JP2006352811A (ja) * | 2005-06-20 | 2006-12-28 | Seiko Npc Corp | 交流信号増幅装置 |
| JP2008085929A (ja) * | 2006-09-29 | 2008-04-10 | Sony Corp | 電力増幅装置 |
| JP5085552B2 (ja) * | 2006-10-02 | 2012-11-28 | 株式会社東芝 | 半導体装置 |
| JPWO2008041682A1 (ja) * | 2006-10-02 | 2010-02-04 | 株式会社東芝 | 半導体装置 |
| US8357942B2 (en) | 2006-10-02 | 2013-01-22 | Kabushiki Kaisha Toshiba | Semiconductor device with a peripheral circuit formed therein |
| JP2008177527A (ja) * | 2006-12-19 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置 |
| JP2010533987A (ja) * | 2007-07-20 | 2010-10-28 | アイメック | Ｉｉｉ−ｖ族ｃｍｏｓデバイスでのダマシンコンタクト |
| US8569843B2 (en) | 2008-10-21 | 2013-10-29 | Panasonic Corporation | Semiconductor device |
| US8748995B2 (en) | 2010-07-12 | 2014-06-10 | Panasonic Corporation | Nitride semiconductor device with metal layer formed on active region and coupled with electrode interconnect |
| JP2012227462A (ja) * | 2011-04-22 | 2012-11-15 | Toshiba Corp | Ｍｍｉｃ用パッケージ |
| JP2015031966A (ja) * | 2013-07-31 | 2015-02-16 | ぺんてる株式会社 | 静電容量結合型座標検出装置 |
| JP2015088975A (ja) * | 2013-10-31 | 2015-05-07 | 三菱電機株式会社 | 増幅器 |
| JP2015141926A (ja) * | 2014-01-27 | 2015-08-03 | 富士通株式会社 | 半導体モジュール |
| US10170400B2 (en) | 2014-12-16 | 2019-01-01 | Mitsubishi Electric Corporation | Multi-finger transistor and semiconductor device |
| JP6067151B2 (ja) * | 2014-12-16 | 2017-01-25 | 三菱電機株式会社 | マルチフィンガトランジスタ及び半導体装置 |
| WO2016098374A1 (ja) * | 2014-12-16 | 2016-06-23 | 三菱電機株式会社 | マルチフィンガトランジスタ及び半導体装置 |
| JP2017046297A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社東芝 | 高周波低雑音増幅器 |
| CN109565263A (zh) * | 2016-08-10 | 2019-04-02 | 株式会社村田制作所 | 功率放大模块、前端电路以及通信装置 |
| KR20190009793A (ko) * | 2016-08-10 | 2019-01-29 | 가부시키가이샤 무라타 세이사쿠쇼 | 전력 증폭 모듈, 프런트 엔드 회로, 및 통신 장치 |
| WO2018030278A1 (ja) * | 2016-08-10 | 2018-02-15 | 株式会社村田製作所 | 電力増幅モジュール、フロントエンド回路および通信装置 |
| US10554180B2 (en) | 2016-08-10 | 2020-02-04 | Murata Manufacturing Co., Ltd. | Power amplifier module, frontend circuit, and communication device |
| KR102171945B1 (ko) * | 2016-08-10 | 2020-10-30 | 가부시키가이샤 무라타 세이사쿠쇼 | 전력 증폭 모듈, 프런트 엔드 회로, 및 통신 장치 |
| US10992267B2 (en) | 2016-08-10 | 2021-04-27 | Murata Manufacturing Co., Ltd. | Power amplifier module, frontend circuit, and communication device |
| CN109565263B (zh) * | 2016-08-10 | 2022-10-14 | 株式会社村田制作所 | 功率放大模块、前端电路以及通信装置 |
| US11601096B2 (en) | 2016-08-10 | 2023-03-07 | Murata Manufacturing Co., Ltd. | Power amplifier module, frontend circuit, and communication device |
| US11870401B2 (en) | 2016-08-10 | 2024-01-09 | Murata Manufacturing Co., Ltd. | Power amplifier module, frontend circuit, and communication device |
| CN114696864A (zh) * | 2020-12-11 | 2022-07-01 | 株式会社村田制作所 | 高频模块 |
| CN114696864B (zh) * | 2020-12-11 | 2024-03-29 | 株式会社村田制作所 | 高频模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001284992A (ja) | 高周波増幅器及び高周波半導体装置 | |
| US8824994B2 (en) | Wireless communication system | |
| US7084708B2 (en) | High-frequency amplification device | |
| US6472738B2 (en) | Compound semiconductor device | |
| US20140209926A1 (en) | Semiconductor integrated circuit | |
| JP3275851B2 (ja) | 高周波集積回路 | |
| JPH0897375A (ja) | マイクロ波集積回路装置及びその製造方法 | |
| JPH06125208A (ja) | マイクロ波集積回路およびその製造方法 | |
| WO2003094232A1 (en) | Semiconductor device and electronic device | |
| US20220200551A1 (en) | Power amplification device and an rf circuit module | |
| US9673186B2 (en) | Semiconductor integrated circuit | |
| JP7608814B2 (ja) | Ｒｆ回路モジュール及びその製造方法 | |
| US10096583B2 (en) | Method for fabricating a semiconductor integrated chip | |
| US20070202832A1 (en) | Wireless communication system | |
| JP3744828B2 (ja) | 半導体装置 | |
| CN113395079B (zh) | Rf电路模块及其制造方法 | |
| JP3455413B2 (ja) | 半導体装置 | |
| US20230260935A1 (en) | Transistor with integrated passive components | |
| EP1227578A2 (en) | RF amplifier | |
| JPH10321762A (ja) | 半導体装置 | |
| JP3631428B2 (ja) | フリップチップ実装構造を持つ半導体装置 | |
| JPH06334137A (ja) | ハイブリッド集積回路およびその製造方法 | |
| JP3414601B2 (ja) | 半導体装置 | |
| JPH04261206A (ja) | 増幅器 | |
| JP2000174209A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |