[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7553915B2 - 窒化ガリウム半導体装置の製造方法 - Google Patents

窒化ガリウム半導体装置の製造方法 Download PDF

Info

Publication number
JP7553915B2
JP7553915B2 JP2020073159A JP2020073159A JP7553915B2 JP 7553915 B2 JP7553915 B2 JP 7553915B2 JP 2020073159 A JP2020073159 A JP 2020073159A JP 2020073159 A JP2020073159 A JP 2020073159A JP 7553915 B2 JP7553915 B2 JP 7553915B2
Authority
JP
Japan
Prior art keywords
wafer
gallium nitride
processed
layer
processed wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020073159A
Other languages
English (en)
Other versions
JP2021170596A (ja
Inventor
淳 小島
千秋 笹岡
正一 恩田
正武 長屋
一都 原
大祐 河口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Denso Corp
Tokai National Higher Education and Research System NUC
Original Assignee
Hamamatsu Photonics KK
Denso Corp
Tokai National Higher Education and Research System NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK, Denso Corp, Tokai National Higher Education and Research System NUC filed Critical Hamamatsu Photonics KK
Priority to JP2020073159A priority Critical patent/JP7553915B2/ja
Priority to CN202110389082.3A priority patent/CN113539927B/zh
Priority to US17/229,356 priority patent/US11784039B2/en
Publication of JP2021170596A publication Critical patent/JP2021170596A/ja
Application granted granted Critical
Publication of JP7553915B2 publication Critical patent/JP7553915B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02354—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light using a coherent radiation, e.g. a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Led Devices (AREA)

Description

本発明は、窒化ガリウム（以下では、単にＧａＮともいう）にて構成されるＧａＮ半導体装置の製造方法に関するものである。
従来より、半導体ウェハにエピタキシャル膜を形成して加工ウェハを形成し、当該加工ウェハに半導体素子を形成した後にチップ単位に分割することで半導体チップを製造する製造方法が提案されている（例えば、特許文献１参照）。具体的には、この製造方法では、加工ウェハのうちのエピタキシャル膜側の面を一面とし、加工ウェハのうちの半導体ウェハ側の面を他面とすると、まず、加工ウェハの一面側に拡散層や表面電極等の半導体素子の一面側の部分を構成する一面側素子構成部分を形成する。次に、加工ウェハの他面側を研削して所定の厚さまで薄くし、加工ウェハの他面側に、裏面電極等の半導体素子の他面側の部分を構成する他面側素子構成部分を形成する。その後、加工ウェハをチップ単位に分割する。
特開２０１６－２０７９０８号公報
ところで、本発明者らは、バンドギャップが広く、電子の飽和速度が大きい等の利点を有するＧａＮを含むチップ構成基板を用いた半導体チップについて検討している。そして、このような半導体チップを上記製造方法を利用して製造する場合、以下のようになる。
すなわち、半導体ウェハとしてＧａＮウェハを用意し、ＧａＮウェハ上にＧａＮで構成されるエピタキシャル膜を成長させて加工ウェハを構成する。そして、加工ウェハに一面側素子構成部分を形成した後、加工ウェハの他面から研削する。その後、他面側素子部分を形成し、加工ウェハをチップ単位に分割する。
しかしながら、この製造方法では、加工ウェハを他面から研削する。つまり、ＧａＮウェハを研削する。このため、半導体チップを製造する毎にＧａＮウェハを用意する必要があり、生産性が低くなる可能性がある。
本発明は上記点に鑑み、生産性の向上を図ることができるＧａＮ半導体装置の製造方法を提供することを目的とする。
上記目的を達成するための請求項１に記載の発明は、ＧａＮで構成される半導体素子を形成するＧａＮ半導体装置の製造方法であって、一面（１ａ）と該一面の反対面となる他面（１ｂ）とを有するＧａＮウェハ（１）を用意することと、ＧａＮウェハの一面上にエピタキシャル成長膜（３）を形成することで、ＧａＮウェハとエピタキシャル成長膜とを含むと共に、複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、加工ウェハにおけるエピタキシャル成長膜側の一面（１０ａ）側に、半導体素子のうち該加工ウェハの一面側に対する半導体プロセスとなる表面側プロセスを行うことと、表面側プロセスを行った後に、加工ウェハのうちのＧａＮウェハを剥離することで、加工ウェハをチップ構成ウェハ（３０）とＧａＮウェハを含むリサイクルウェハ（４０）とに分割することと、分割することの後に、チップ構成ウェハのうちの表面側プロセスが行われた一面（３０ａ）の反対面となる他面（３０ｂ）側に、半導体素子のうちチップ構成ウェハの他面側に対する半導体プロセスとなる裏面側プロセスを行うことで他面側構成部分（６０）を形成することと、を含んでいる。そして、分割することは、加工ウェハのうちのＧａＮウェハ側からレーザ光（Ｌ）を照射して、エピタキシャル成長膜に変質層（１５）を形成することと、変質層を形成することの後に、加工ウェハをチップ構成ウェハとリサイクルウェハとに分割することと、を含んでいる。また、加工ウェハを構成することは、窒化ガリウムウェハの一面上に、エピタキシャル成長膜の一部を構成する第１窒化ガリウム層（３ａ）を形成することと、第１窒化ガリウム層における窒化ガリウムウェハと反対側の一面となる表面に、エピタキシャル成長膜の一部を構成する第２窒化ガリウム層（３ｂ）を形成することと、を含み、変質層を形成することでは、エピタキシャル成長膜のうちの第１窒化ガリウム層に変質層を形成し、分割することの後にも第１窒化ガリウム層がチップ構成ウェハに残り、他面側構成部分を形成する際に、裏面側プロセスが第１窒化ガリウム層に対して行われるようにしている。
このように、加工ウェハにレーザ照射を行って変質層を形成し、変質層にて加工ウェハからＧａＮウェハを分割している。これにより、ＧａＮウェハをリサイクルウェハとして再利用することが可能となる。このため、半導体チップを製造する度にＧａＮウェハを新たに用意する必要がなく、ＧａＮウェハを有効利用できる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態における半導体チップの製造工程を示す断面図である。 図１Ａに続く半導体チップの製造工程を示す断面図である。 図１Ｂに続く半導体チップの製造工程を示す断面図である。 図１Ｃに続く半導体チップの製造工程を示す断面図である。 図１Ｄに続く半導体チップの製造工程を示す断面図である。 図１Ｅに続く半導体チップの製造工程を示す断面図である。 図１Ｆに続く半導体チップの製造工程を示す断面図である。 図１Ｇに続く半導体チップの製造工程を示す断面図である。 図１Ｈに続く半導体チップの製造工程を示す断面図である。 図１Ｉに続く半導体チップの製造工程を示す断面図である。 図１Ｆに続くリサイクルウェハの製造工程を示す断面図である。 チップ用変質層が内周部にしか形成されない場合の様子を示した加工ウェハの断面図である。 チップ用変質層が内周部にしか形成されない場合の様子を示した加工ウェハの正面図である。 図２Ｂの状態でチップ構成ウェハとリサイクルウェハとに分割した場合の様子を示した図である。 第２実施形態で説明する加工ウェハの断面図である。 第３実施形態で説明する加工ウェハの断面図である。 加工ウェハのうちの外縁部でのレーザ照射の様子を模式的に示した拡大断面図である。 第３実施形態の変型例で説明する加工ウェハの断面図である。 図６Ａに示す加工ウェハを斜め下方から見た斜視図である。 第４実施形態で説明する加工ウェハの断面図である。 図７Ａに示す加工ウェハからチップ構成ウェハを剥離した様子を示した図である。 第５実施形態で説明する加工ウェハの断面図である。 第６実施形態で説明する加工ウェハの断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。以下では、半導体材料としてＧａＮを用いて半導体素子を形成したＧａＮ半導体装置の製造方法について説明する。
まず、図１Ａに示されるように、一面１ａおよび他面１ｂを有し、バルクウェハ状とされるＧａＮウェハ１を用意する。例えば、ＧａＮウェハ１は、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０１７～５×１０１９ｃｍ－３とされた高不純物濃度のｎ型ウェハが用いられる。ＧａＮウェハ１の厚みについては任意であるが、例えば４００μｍ程度のものを用意している。そして、必要に応じ、ＧａＮウェハ１の他面１ｂ等に、酸化膜等で構成される保護膜を形成する。なお、本実施形態のＧａＮウェハ１は、一面１ａがＧａ面とされ、他面１ｂがＮ面とされている。また、このＧａＮウェハ１は、下記半導体チップ１００の製造工程を行った後では、後述する図１Ｋのリサイクルウェハ４０を再利用することで用意される。
次に、図１Ｂに示されるように、ＧａＮウェハ１の一面１ａ上に、１０～６０μｍ程度のＧａＮで構成されるエピタキシャル膜３を形成することにより、複数のチップ形成領域ＲＡを有する加工ウェハ１０を用意する。本実施形態では、エピタキシャル膜３は、第１ＧａＮ層に相当するｎ＋型エピタキシャル層３ａと、第２ＧａＮ層に相当するｎ－型エピタキシャル層３ｂとがＧａＮウェハ１側から順に成膜されて構成される。例えば、ｎ＋型エピタキシャル層３ａは、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０１７～１×１０１８ｃｍ－３程度とされる。ｎ－型エピタキシャル層３ｂは、シリコン等がドーパントされ、不純物濃度が１×１０１７～４×１０１７ｃｍ－３程度とされる。ここでは、ｎ＋型エピタキシャル層３ａについては電極材料とオーミック接触させられる不純物濃度とされ、ｎ－型エピタキシャル層３ｂよりも高不純物濃度とされている。
なお、ｎ－型エピタキシャル層３ｂは、後述する拡散層１２等の一面側素子構成部分１１が形成される部分であり、例えば、厚さが８～１０μｍ程度とされる。ｎ＋型エピタキシャル層３ａは、例えば、厚さが４０～５０μｍ程度とされる。ｎ＋型エピタキシャル層３ａとｎ－型エピタキシャル層３ｂとの厚みの大小については任意であるが、ここでは半導体チップ１００の厚みを確保できるようにｎ＋型エピタキシャル層３ａをｎ－型エピタキシャル層３ｂよりも厚くしてある。以下では、加工ウェハ１０のうちのエピタキシャル膜３側の面を加工ウェハ１０の一面１０ａとし、加工ウェハ１０のうちのＧａＮウェハ１側の面を加工ウェハ１０の他面１０ｂとする。また、一面１０ａと他面１０ｂとの間を側面１０ｃとする。そして、各チップ形成領域ＲＡは、加工ウェハ１０の一面１０ａ側に構成される。
次に、図１Ｃに示されるように、一般的な半導体製造プロセスのうちの一面１０ａ側に対するプロセスである表面側プロセスを行う。具体的には、表面側プロセスとして、各チップ形成領域ＲＡに、拡散層１２やゲート電極１３、図示しない表面電極や配線パターンやパッシベーション膜等の半導体素子における一面側素子構成部分１１を形成する工程を行う。なお、ここでの半導体素子は、種々の構成のものが採用され、例えば、縦型ＭＯＳトランジスタ等のパワーデバイスや、発光ダイオード等の光半導体素子、半導体レーザ等が採用される。その後、必要に応じ、加工ウェハ１０の一面１０ａ側に、レジスト等で構成される表面保護膜を形成する。
続いて、図１Ｄに示されるように、加工ウェハ１０の一面１０ａ側に支持部２０を配置する。ここでは、支持部２０を支持台２１と接着層２２とによって構成しており、接着層２２を介して支持台２１を加工ウェハ１０に貼り付けることで構成している。支持台２１は、加工ウェハ１０が薄厚になった後にもハンドリングできるように加工ウェハ１０を支持するためのものであり、製造工程中に反り難い材料、例えば、ガラス、シリコン基板、セラミックス等で構成される。接着層２２は、加工ウェハ１０への支持台２１の貼り付けと、加工ウェハ１０からの支持台２１の剥離を行える材料であればどのようなものでも良く、例えばＵＶ（Ultra Violet）硬化樹脂、ワックス、両面テープなどとされる。ここでは接着層２２をＵＶ樹脂接着剤としている。
続いて、図１Ｅに示されるように、加工ウェハ１０の他面１０ｂからレーザ光Ｌを照射し、加工ウェハ１０の一面１０ａから所定深さＤとなる位置に、加工ウェハ１０の面方向に沿ったウェハ用変質層１５を形成する。
具体的には、レーザ光Ｌを発振するレーザ光源、レーザ光の光軸、すなわち光路の向きを変えるように配置されたダイクロイックミラーおよびレーザ光を集光するための集光用レンズ、すなわち集光光学系、変位可能なステージ等を有するレーザ装置を用意する。そして、ウェハ用変質層１５を形成する際には、レーザ光Ｌの集光点が加工ウェハ１０の面方向に沿って相対的に走査されるように、ステージ等の位置を調整する。これにより、加工ウェハ１０には、面方向に沿ったウェハ用変質層１５が形成される。より詳しくは、レーザ光Ｌを照射することにより、窒素がガスとして蒸発すると共にガリウムが析出されたウェハ用変質層１５が形成される。
なお、特に限定されるものではないが、本実施形態では、ウェハ用変質層１５を形成する際には、レーザ光Ｌとして、固体レーザ光であって、波長が５３２ｎｍのグリーンレーザが用いられる。そして、本実施形態では、レーザ光Ｌは、加工点出力が２μＪ、パルス幅が５００ｐｓ、加工速度が５００ｍｍ／ｓとされて照射される。但し、これらの条件は一例であり、本発明者らは、レーザ光Ｌの加工点出力がさらに低い場合やパルス幅がさらに短い場合等においても、適切にウェハ用変質層１５が形成されることを確認している。また、本発明者は、レーザ光Ｌの加工点出力がさらに高い場合やパルス幅がさらに長い場合等においても、適切にウェハ用変質層１５が形成されることを確認している。
また、ウェハ用変質層１５を形成する際の所定深さＤは、半導体チップ１００のハンドリングのし易さや耐圧等に応じて設定され、１０～２００μｍ程度とされる。この場合、ウェハ用変質層１５は、エピタキシャル膜３の厚さに応じて形成される場所が変更され、エピタキシャル膜３の内部、エピタキシャル膜３とＧａＮウェハ１との境界、またはＧａＮウェハ１の内部のいずれかに形成される。なお、図１Ｅ中では、エピタキシャル膜３とＧａＮウェハ１との境界にウェハ用変質層１５を形成する例を示している。
但し、後述するように、加工ウェハ１０におけるＧａＮウェハ１の少なくとも一部は、リサイクルウェハ４０として再利用される。このため、ウェハ用変質層１５は、エピタキシャル膜３の内部、またはエピタキシャル膜３とＧａＮウェハ１との境界に形成されることが好ましい。また、ウェハ用変質層１５がＧａＮウェハ１の内部に形成される場合には、ウェハ用変質層１５は、ＧａＮウェハ１の一面１ａ側に形成されることが好ましい。
なお、ウェハ用変質層１５がエピタキシャル膜３の内部に形成される場合、ウェハ用変質層１５は、半導体素子を構成するｎ－型エピタキシャル層３ｂではなく、ｎ＋型エピタキシャル層３ａの内部に形成される。以下では、加工ウェハ１０のうちのウェハ用変質層１５より一面１０ａ側の部分をチップ構成ウェハ３０とし、加工ウェハ１０のうちのウェハ用変質層１５より他面１０ｂ側の部分をリサイクルウェハ４０として説明する。
次に、図１Ｆに示されるように、加工ウェハ１０の他面１０ｂ側に補助部材５０を配置する。補助部材５０は、図１Ｆでは簡略化して示しているが、例えば、基材と、粘着力を変化させることのできる粘着剤とで構成される。この場合、補助部材５０における基材は、例えば、ガラス、シリコン基板、セラミックス等で構成され、補助部材５０における粘着剤は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。そして、支持台２１および補助部材５０を把持して加工ウェハ１０の厚さ方向に引張力等を印加し、ウェハ用変質層１５を境界、すなわち分岐の起点としてチップ構成ウェハ３０とリサイクルウェハ４０とに分割する。つまり、ウェハ用変質層１５にて、ｎ＋型エピタキシャル層３ａからＧａＮウェハ１を剥離する。このとき、上記したように、ウェハ用変質層１５は、ＧａＮへのレーザ照射によって形成されており、窒素がガスとして蒸発し、ガリウムが析出されて構成されている。このため、引張力等を印加することでチップ構成ウェハ３０とリサイクルウェハ４０とに分割できる。
なお、以下では、チップ構成ウェハ３０のうちの一面側素子構成部分１１が形成されている側の面を一面３０ａとし、チップ構成ウェハ３０のうちの分割された面側を他面３０ｂとし、リサイクルウェハ４０のうちの分割された面側を一面４０ａとして説明する。また、図１Ｇ以降の各図では、チップ構成ウェハ３０の他面３０ｂおよびリサイクルウェハ４０の一面４０ａに残存するウェハ用変質層１５等を適宜省略して示している。
その後、図１Ｇに示されるように、残りの半導体製造プロセスとして、チップ構成ウェハ３０の他面３０ｂに、裏面電極を構成する金属膜６１等の半導体素子における他面側素子構成部分６０を形成するという裏面側プロセスを行う。
なお、この他面側素子構成部分６０を形成する工程の前に、必要に応じて、ＣＭＰ（chemical mechanical polishingの略)法等でチップ構成ウェハ３０の他面３０ｂを平坦化する工程を行うようにしてもよい。図１Ｇは、チップ構成ウェハ３０の他面３０ｂを平坦化した場合の図を示している。また、他面側素子構成部分６０を形成する工程を行った後、必要に応じて、金属膜６１とチップ構成ウェハ３０の他面３０ｂとをオーミック接触とするためのレーザアニールなどの加熱処理を行うようにしてもよい。
続いて、図１Ｈに示されるように、チップ構成ウェハ３０のうちの他面３０ｂ側、つまり金属膜６１側に保持部材５１を配置する。保持部材５１には、例えば、基材５２と粘着剤５３とを有するダイシングテープ等が用いられる。なお、粘着剤５３は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。
その後、図１Ｉに示されるように、チップ構成ウェハ３０のうちの他面３０ｂ側に貼り付けてある支持台２１を剥離する。ここでは、支持台２１をチップ構成ウェハ３０に貼り付けている接着層２２の接着力を低下させる処理、例えば接着層２２をＵＶ樹脂接着材で構成している場合にはＵＶ照射を行う。
続いて、図１Ｊに示されるように、ダイシングソーもしくはレーザダイシングなどにより、チップ構成ウェハ３０をチップ単位に個片化することで、各半導体チップ１００を構成する。このとき、チップ構成ウェハ３０をチップ単位に分割しつつも、保持部材５１については切断されること無く繋がったままの状態となるように、ダイシング深さを調整している。
この後の工程については図示しないが、保持部材５１をエキスパンドし、ダイシングカットした部分にて各半導体チップ１００の間隔を広げる。その後、加熱処理や光を照射する等して粘着剤５３の粘着力を弱まらせ、半導体チップ１００をピックアップする。これにより、半導体チップ１００が製造される。
上記のように製造される半導体チップ１００は、一面１１０ａ、一面と反対側の他面１１０ｂ、一面１１０ａと他面１１０ｂとを繋ぐ側面１１０ｃを有するチップ構成基板１１０を備えた構成となる。また、チップ構成基板１１０は、ＧａＮで構成されるエピタキシャル膜３を有し、一面１１０ａ側に一面側素子構成部分１１が形成され、他面１１０ｂ側の他面側素子構成部分６０が形成されている。
また、図１Ｋに示されるように、図１Ｆで構成されたリサイクルウェハ４０には、一面４０ａに対して研磨装置７０等を用いたＣＭＰ法を行うことにより、当該一面４０ａを平坦化する。そして、平坦化したリサイクルウェハ４０をＧａＮウェハ１とし、再び上記図１Ａ以降の工程を行う。これにより、ＧａＮウェハ１は、半導体チップ１００を構成するのに複数回利用されることができる。
以上説明した本実施形態によれば、加工ウェハ１０をチップ構成ウェハ３０とリサイクルウェハ４０とに分割し、リサイクルウェハ４０を再びＧａＮウェハ１として利用する。このため、半導体チップ１００を製造する度にＧａＮウェハ１を新たに用意する必要がなく、ＧａＮウェハ１を有効利用できることから、生産性の向上を図ることができるＧａＮ半導体装置の製造方法とすることが可能となる。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対してチップ構成ウェハ３０とリサイクルウェハ４０との分割方法を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
上記第１実施形態では、ＧａＮウェハ１の形状を一面１ａおよび他面１ｂを有したバルクウェハ状のもの、つまり単なる円盤状のものとして説明したが、形状によってはチップ構成ウェハ３０とリサイクルウェハ４０との分離が難しい場合がある。このため、本実施形態では、よりチップ構成ウェハ３０とリサイクルウェハ４０との分離が容易に行えるようにする。
一般的には、シリコンウェハなどの半導体ウェハは、外縁部がベベリング処理によって丸められた状態となっており、半導体ウェハの一面と他面が外縁部において同様に丸まった形状となっている。そして、半導体ウェハのうち最も外径が大きい外周端位置から一面や他面のうちの平坦面となる部分まで丸まった状態になっている。このように、一面と他面における外縁部を丸めることで、半導体素子の形成の際に、パターニング用に塗布するレジストが外縁部において堰き止められることが抑制され、外縁部において内周部よりもレジストが厚くなることを抑制できる。また、半導体ウェハの一面や他面の外縁部の角部を無くすことで、ハンドリング時のチッピングの抑制を図ることもできる。
しかしながら、図２Ａに示したように、仮に、ＧａＮウェハ１の外縁部がベベリング処理で丸まった状態であると、加工ウェハ１０の外縁部ではウェハ用変質層１５を的確に形成できないことがある。具体的には、図２Ａに示すように、加工ウェハ１０のうちのＧａＮウェハ１側からレーザ光Ｌを照射しても、丸まった外縁部において焦点を結ぶことができず、加工ウェハ１０の外縁部にウェハ用変質層１５が形成できないことがある。このため、図２Ｂ中にハッチングで示したように、加工ウェハ１０のうちの内周部にはウェハ用変質層１５が形成されるが、外縁部にはウェハ用変質層１５が形成されていないような状態になる。したがって、図２Ｃに示すように、ウェハ用変質層１５を境界としてチップ構成ウェハ３０とリサイクルウェハ４０とに分割する際に、内周部のみが剥離し、外縁部が上手く剥離させられないことがある。
これに対して、本実施形態では、図３に示すように、加工ウェハ１０の側面１０ｃのうちウェハ用変質層１５と対応する位置に、切欠き溝１０ｄを形成する。切欠き溝１０ｄについては、ウェハ用変質層１５の形成前もしくは後に、先端が尖った砥石を用意し、加工ウェハ１０の外周を１周するように砥石を移動させることで形成可能である。
このように、切欠き溝１０ｄを形成すれば、チップ構成ウェハ３０とリサイクルウェハ４０とを分割する際に、切欠き溝１０ｄとウェハ用変質層１５とが繋がり易くなり、容易に分割することが可能となる。
なお、図３では、見やすいように、一面１ａ側が外周側まで平坦面とされている状態を示したが、上記した通り、一面１ａ側の外周部がベベリング処理によって丸まった状態のままであっても良い。
（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対してＧａＮウェハ１の形状を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
上記第１実施形態では、ＧａＮウェハ１の形状を一面１ａおよび他面１ｂを有したバルクウェハ状のもの、つまり単なる円盤状のものとして説明したが、本実施形態では、ＧａＮウェハ１の外縁部の形状をＧａＮウェハ１のリサイクルに適した形状にする。
具体的には、本実施形態では、図４に示すように、ＧａＮウェハ１のうちの少なくとも他面１ｂ側の外縁部に、外縁部よりも内側に位置する内周部側から外周側に向かうほど厚みが薄くなるテーパ部１ｄを備えるようにしている。換言すれば、他面１ｂ側が外縁部において、内周側から外周側に向かうほど一面１ａ側に近づくような傾斜面によりテーパ部１ｄが構成されている。テーパ部１ｄとなっている部分の幅、つまり外縁部のうち最も外周側に位置している部分から他面１ｂのうちテーパ部１ｄよりも内側となる内周部までの距離が所定幅、例えば１００～２００μｍとされている。テーパ部１ｄは、図４のようなＧａＮウェハ１の中心から径方向に沿って切断した断面において、直線状になっている。このようなテーパ部１ｄについては、例えばＧａＮウェハ１の外縁部に斜めに砥石を押し当てて研磨することによって形成可能である。
また、本実施形態では、他面１ｂの外縁部にテーパ部１ｄを設け、テーパ部１ｄの断面形状が直線状となるようにしている。このため、ＧａＮウェハ１側からレーザ照射を行ったときに、図５に示すように焦点を結ぶことができ、ウェハ用変質層１５を的確に形成できる。このため、加工ウェハ１０のうちの内周部だけでなく外縁部にも的確にウェハ用変質層１５が形成される。したがって、ウェハ用変質層１５を境界としてチップ構成ウェハ３０とリサイクルウェハ４０とに分割する際に、内周部だけでなく外縁部も上手く剥離させることが可能となる。よって、チップ構成ウェハ３０を円盤状に維持できると共に、リサイクルウェハ４０の外縁部にチップ構成ウェハ３０の外縁部が残ってしまうことが抑制され、リサイクルに適した形状にできる。
（第３実施形態の変形例）
第３実施形態では、ＧａＮウェハ１の外縁部にテーパ部１ｄを形成した。これに対して、図６Ａおよび図６Ｂに示すように、ＧａＮウェハ１の少なくとも他面１ｂ側の外縁部において、外縁部よりも内側に位置する内周部側より厚みが薄くされ、かつ、ＧａＮウェハ１の平面方向に沿う表面とされた段差部１ｅを備えるようにしても良い。このような段差部１ｅについても、例えばＧａＮウェハ１の外縁部に砥石を押し当てて研磨することによって形成可能である。
このように、表面が平坦な段差部１ｅを備えるようにしても、レーザ光Ｌの焦点が結ばれるようにでき、第２実施形態と同様の効果を得ることができる。
（第４実施形態）
第４実施形態について説明する。本実施形態は、第１実施形態に対してチップ構成ウェハ３０とリサイクルウェハ４０との分割方法を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
第２実施形態で説明したように、ＧａＮウェハ１がベベリング処理されていて外縁部が丸みを帯びた形状になっている場合、加工ウェハ１０の外縁部にウェハ用変質層１５を的確に形成できないことがある。
このため、本実施形態では、図７Ａに示すように、加工ウェハ１０のうちの外縁部と内周部との境界における一面１０ａ側にレーザ光Ｌを照射することで、溝部１０ｅを形成し、ウェハ用変質層１５に溝部１０ｅが届くようにしている。溝部１０ｅを形成するためのレーザ照射のタイミングについては任意であり、ウェハ用変質層１５を形成する前でも後でも構わない。そして、図７Ｂに示すように、加工ウェハ１０の一面１０ａ側から溝部１０ｅの内側の部分をチップ構成ウェハ３０として取り出す。
このようにしても、チップ構成ウェハ３０とリサイクルウェハ４０とを分割することができる。この場合、溝部１０ｅの形状を円盤状、好ましくはオリエンテーションフラットもしくはノッチを形作った円盤状とすることで、チップ構成ウェハ３０を円盤状としたまま、この後のプロセスで取り扱うことができる。
なお、チップ構成ウェハ３０とリサイクルウェハ４０とを分割した後、リサイクルウェハ４０の外縁部にチップ構成ウェハ３０よりも外側に位置している部分が残るが、リサイクルウェハ４０を再利用する際には、平坦化によりその部分を除去すれば良い。
（第５実施形態）
第５実施形態について説明する。本実施形態も、第１実施形態に対してチップ構成ウェハ３０とリサイクルウェハ４０との分割方法を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
本実施形態では、図８に示すように、加工ウェハ１０の一面１０ａ側において外縁部を切り欠いて段差部１０ｆを形成している。段差部１０ｆについては、例えばリング状砥石を用いて研磨することなどによって形成可能である。段差部１０ｆの形成タイミングについては任意であり、段差部１０ｆを形成してからウェハ用変質層１５を形成するためのレーザ照射を行っても良いし、ウェハ用変質層１５を形成した後に段差部１０ｆを形成しても良い。
このように、段差部１０ｆを形成するようにしても、第３実施形態と同様の効果を得ることができる。なお、段差部１０ｆの深さについては、ウェハ用変質層１５の形成位置と合わせるようにしても良いし、ウェハ用変質層１５の形成位置よりも深くしても良い。段差部１０ｆの深さをウェハ用変質層１５の形成位置よりも深くする場合、段差部１０ｆを残したままリサイクルウェハ４０として再利用しても良い。
（第６実施形態）
第６実施形態について説明する。本実施形態も、第１実施形態に対してチップ構成ウェハ３０とリサイクルウェハ４０との分割方法を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
本実施形態では、図９に示すように、ウェハ用変質層１５が外周部において尖った形状となるようにする。ここではウェハ用変質層１５が厚み方向の中間位置において最も外径が大きくなり、加工ウェハ１０の一面１０ａ側および他面１０ｂにおいて中間位置よりも外径が小さくなるようにしている。このような形状のウェハ用変質層１５については、レーザ照射を深さ方向において段階的に行い、各段でのレーザ照射範囲を調整することによって形成可能である。
このように、ウェハ用変質層１５が外周部において尖った形状となるようにすれば、その部分から亀裂が入りやすくなり、チップ構成ウェハ３０とリサイクルウェハ４０との分割を容易に行うことが可能となる。
（他の実施形態）
本開示は、上記した実施形態に準拠して記述されたが、当該実施形態に限定されるものではなく、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
例えば、上記各実施形態において、エピタキシャル膜３は、ｎ－型エピタキシャル層３ａのみで構成されていてもよい。
また、上記各実施形態において、図１Ｇの工程では、チップ構成ウェハ３０の他面３０ｂを研磨せずに金属膜６１を形成するようにしてもよい。例えば、半導体素子として光半導体素子等を形成する場合には、他面３０ｂ側に凹凸構造が残るようにすることにより、他面３０ｂ側から効果的に光を取り出すことが可能となる。
さらに、上記各実施形態において、図１Ｂのエピタキシャル膜３を形成する工程では、ＧａＮウェハ１の他面１ｂ側にもエピタキシャル膜が形成されるようにしてもよい。これによれば、例えば、ウェハ用変質層１５をＧａＮウェハ１内に形成する場合においても、リサイクルウェハ４０として所定以上の厚さを残し易くなり、再利用できる回数の増加を図ることができる。
また、上記第１、第２実施形態において、図１Ｄの支持部２０を配置する工程の前に、図１Ｅのウェハ用変質層１５を形成する工程を行うようにしてもよい。この場合、レーザ光Ｌは、加工ウェハ１０の一面１０ａ側から照射するようにしてもよい。但し、加工ウェハ１０の一面１０ａからレーザ光Ｌを照射する場合、一面１０ａ側に形成される表面電極や配線パターン等によってレーザ光Ｌの集光点の位置がばらつく可能性がある。このため、加工ウェハ１０の他面１０ｂからレーザ光を照射することが好ましい。
１ ＧａＮウェハ
１ａ 一面
１ｂ 他面
３ａ ｎ＋型エピタキシャル層
３ｂ ｎ－型エピタキシャル層
１０ 加工ウェハ
１１ 一面側素子構成部分
１５ ウェハ用変質層
６０ 他面側素子構成部分

Claims (10)

  1. 窒化ガリウムで構成される半導体素子を形成する窒化ガリウム半導体装置の製造方法であって、
    一面（１ａ）と該一面の反対面となる他面（１ｂ）とを有する窒化ガリウムウェハ（１）を用意することと、
    前記窒化ガリウムウェハの前記一面上にエピタキシャル成長膜（３）を形成することで、前記窒化ガリウムウェハと前記エピタキシャル成長膜とを含むと共に、複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、
    前記加工ウェハにおける前記エピタキシャル成長膜側の一面（１０ａ）側に、前記半導体素子のうち該加工ウェハの一面側に対する半導体プロセスとなる表面側プロセスを行うことと、
    前記表面側プロセスを行った後に、前記加工ウェハのうちの前記窒化ガリウムウェハを剥離することで、前記加工ウェハをチップ構成ウェハ（３０）と前記窒化ガリウムウェハを含むリサイクルウェハ（４０）とに分割することと、
    前記分割することの後に、前記チップ構成ウェハのうちの前記表面側プロセスが行われた一面（３０ａ）の反対面となる他面（３０ｂ）側に、前記半導体素子のうち前記チップ構成ウェハの前記他面側に対する半導体プロセスとなる裏面側プロセスを行うことで他面側構成部分（６０）を形成することと、を含み、
    前記分割することは、
    前記加工ウェハのうちの前記窒化ガリウムウェハ側からレーザ光（Ｌ）を照射して、前記エピタキシャル成長膜に変質層（１５）を形成することと、
    前記変質層を形成することの後に、前記加工ウェハをチップ構成ウェハと前記リサイクルウェハとに分割することと、を含み、
    前記加工ウェハを構成することは、
    前記窒化ガリウムウェハの前記一面上に、前記エピタキシャル成長膜の一部を構成する第１窒化ガリウム層（３ａ）を形成することと、
    前記第１窒化ガリウム層における前記窒化ガリウムウェハと反対側の一面となる表面に、前記エピタキシャル成長膜の一部を構成する第２窒化ガリウム層（３ｂ）を形成することと、を含み、
    前記変質層を形成することでは、前記エピタキシャル成長膜のうちの前記第１窒化ガリウム層に前記変質層を形成し、前記分割することの後にも前記第１窒化ガリウム層が前記チップ構成ウェハに残り、前記他面側構成部分を形成する際に、前記裏面側プロセスが前記第１窒化ガリウム層に対して行われる、窒化ガリウム半導体装置の製造方法。
  2. 前記変質層を形成することは、前記レーザ光の照射によって窒化ガリウムを窒素と液状のガリウムにすることである、請求項１に記載の窒化ガリウム半導体装置の製造方法。
  3. 窒化ガリウムで構成される半導体素子を形成する窒化ガリウム半導体装置の製造方法であって、
    一面（１ａ）と該一面の反対面となる他面（１ｂ）とを有する窒化ガリウムウェハ（１）を用意することと、
    前記窒化ガリウムウェハの前記一面上にエピタキシャル成長膜（３）を形成することで、前記窒化ガリウムウェハと前記エピタキシャル成長膜とを含むと共に、複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、
    前記加工ウェハにおける前記エピタキシャル成長膜側の一面（１０ａ）側に、前記半導体素子のうち該加工ウェハの一面側に対する半導体プロセスとなる表面側プロセスを行うことと、
    前記表面側プロセスを行った後に、前記加工ウェハのうちの前記窒化ガリウムウェハを剥離することで、前記加工ウェハをチップ構成ウェハ（３０）と前記窒化ガリウムウェハを含むリサイクルウェハ（４０）とに分割することと、
    前記分割することの後に、前記チップ構成ウェハのうちの前記表面側プロセスが行われた一面（３０ａ）の反対面となる他面（３０ｂ）側に、前記半導体素子のうち前記チップ構成ウェハの前記他面側に対する半導体プロセスとなる裏面側プロセスを行うことで他面側構成部分（６０）を形成することと、を含み、
    前記分割することは、
    前記加工ウェハのうちの前記窒化ガリウムウェハ側からレーザ光（Ｌ）を照射して、前記エピタキシャル成長膜と前記窒化ガリウムウェハとの少なくとも一方に変質層（１５）を形成することと、
    前記変質層を形成することの後に、前記加工ウェハをチップ構成ウェハと前記リサイクルウェハとに分割することと、を含み、
    前記加工ウェハを構成することは、
    前記窒化ガリウムウェハの前記一面上に、前記エピタキシャル成長膜の一部を構成する第１窒化ガリウム層（３ａ）を形成することと、
    前記第１窒化ガリウム層における前記窒化ガリウムウェハと反対側の一面となる表面に、前記エピタキシャル成長膜の一部を構成する第２窒化ガリウム層（３ｂ）を形成することと、を含み、
    前記変質層を形成することでは、前記エピタキシャル成長膜のうちの前記第１窒化ガリウム層と前記窒化ガリウムウェハとの少なくとも一方に前記変質層を形成し、
    前記加工ウェハを構成することの後、かつ、前記分割することの前に、前記第２窒化ガリウム層の表面側に支持部（２０）を配置することを含み、
    さらに、前記他面側構成部分を形成することの後に、前記支持部を前記加工ウェハから剥離することを含む、窒化ガリウム半導体装置の製造方法。
  4. 前記変質層を形成することは、前記レーザ光の照射によって窒化ガリウムを窒素と液状のガリウムにすることである、請求項３に記載の窒化ガリウム半導体装置の製造方法。
  5. 窒化ガリウムで構成される半導体素子を形成する窒化ガリウム半導体装置の製造方法であって、
    一面（１ａ）と該一面の反対面となる他面（１ｂ）とを有する窒化ガリウムウェハ（１）を用意することと、
    前記窒化ガリウムウェハの前記一面上にエピタキシャル成長膜（３）を形成することで、前記窒化ガリウムウェハと前記エピタキシャル成長膜とを含むと共に、複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、
    前記加工ウェハにおける前記エピタキシャル成長膜側の一面（１０ａ）側に、前記半導体素子のうち該加工ウェハの一面側に対する半導体プロセスとなる表面側プロセスを行うことと、
    前記表面側プロセスを行った後に、前記加工ウェハのうちの前記窒化ガリウムウェハを剥離することで、前記加工ウェハをチップ構成ウェハ（３０）と前記窒化ガリウムウェハを含むリサイクルウェハ（４０）とに分割することと、
    前記分割することの後に、前記チップ構成ウェハのうちの前記表面側プロセスが行われた一面（３０ａ）の反対面となる他面（３０ｂ）側に、前記半導体素子のうち前記チップ構成ウェハの前記他面側に対する半導体プロセスとなる裏面側プロセスを行うことで他面側構成部分（６０）を形成することと、を含み、
    前記分割することは、
    前記加工ウェハのうちの前記窒化ガリウムウェハ側からレーザ光（Ｌ）を照射して、前記エピタキシャル成長膜と前記窒化ガリウムウェハとの少なくとも一方に変質層（１５）を形成することと、
    前記変質層を形成することの後に、前記加工ウェハをチップ構成ウェハと前記リサイクルウェハとに分割することと、を含み、
    前記窒化ガリウムウェハを用意することでは、前記窒化ガリウムウェハとして、前記窒化ガリウムウェハにおける前記他面側の外縁部において、該外縁部よりも内側に位置する内周部側から外周側に向かうほど厚みが薄くなるテーパ部（１ｄ）を備え、かつ、該窒化ガリウムウェハを径方向に沿って切断した断面において前記該テーパ部が直線状になるものを用意し、
    前記変質層を形成することでは、前記窒化ガリウムウェハの前記外縁部について、前記テーパ部を透過させて前記レーザ光を照射する、窒化ガリウム半導体装置の製造方法。
  6. 窒化ガリウムで構成される半導体素子を形成する窒化ガリウム半導体装置の製造方法であって、
    一面（１ａ）と該一面の反対面となる他面（１ｂ）とを有する窒化ガリウムウェハ（１）を用意することと、
    前記窒化ガリウムウェハの前記一面上にエピタキシャル成長膜（３）を形成することで、前記窒化ガリウムウェハと前記エピタキシャル成長膜とを含むと共に、複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、
    前記加工ウェハにおける前記エピタキシャル成長膜側の一面（１０ａ）側に、前記半導体素子のうち該加工ウェハの一面側に対する半導体プロセスとなる表面側プロセスを行うことと、
    前記表面側プロセスを行った後に、前記加工ウェハのうちの前記窒化ガリウムウェハを剥離することで、前記加工ウェハをチップ構成ウェハ（３０）と前記窒化ガリウムウェハを含むリサイクルウェハ（４０）とに分割することと、
    前記分割することの後に、前記チップ構成ウェハのうちの前記表面側プロセスが行われた一面（３０ａ）の反対面となる他面（３０ｂ）側に、前記半導体素子のうち前記チップ構成ウェハの前記他面側に対する半導体プロセスとなる裏面側プロセスを行うことで他面側構成部分（６０）を形成することと、を含み、
    前記分割することは、
    前記加工ウェハのうちの前記窒化ガリウムウェハ側からレーザ光（Ｌ）を照射して、前記エピタキシャル成長膜と前記窒化ガリウムウェハとの少なくとも一方に変質層（１５）を形成することと、
    前記変質層を形成することの後に、前記加工ウェハをチップ構成ウェハと前記リサイクルウェハとに分割することと、を含み、
    前記窒化ガリウムウェハを用意することでは、前記窒化ガリウムウェハとして、前記窒化ガリウムウェハにおける前記他面側の外縁部において、該外縁部よりも内側に位置する内周部側よりも厚みが薄くされ、かつ、該窒化ガリウムウェハの平面方向に沿う表面とされた段差部（１ｅ）を有するものを用意し、
    前記変質層を形成することでは、前記窒化ガリウムウェハの前記外縁部について、前記段差部の表面を透過させて前記レーザ光を照射する、窒化ガリウム半導体装置の製造方法。
  7. 窒化ガリウムで構成される半導体素子を形成する窒化ガリウム半導体装置の製造方法であって、
    一面（１ａ）と該一面の反対面となる他面（１ｂ）とを有する窒化ガリウムウェハ（１）を用意することと、
    前記窒化ガリウムウェハの前記一面上にエピタキシャル成長膜（３）を形成することで、前記窒化ガリウムウェハと前記エピタキシャル成長膜とを含むと共に、複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、
    前記加工ウェハにおける前記エピタキシャル成長膜側の一面（１０ａ）側に、前記半導体素子のうち該加工ウェハの一面側に対する半導体プロセスとなる表面側プロセスを行うことと、
    前記表面側プロセスを行った後に、前記加工ウェハのうちの前記窒化ガリウムウェハを剥離することで、前記加工ウェハをチップ構成ウェハ（３０）と前記窒化ガリウムウェハを含むリサイクルウェハ（４０）とに分割することと、
    前記分割することの後に、前記チップ構成ウェハのうちの前記表面側プロセスが行われた一面（３０ａ）の反対面となる他面（３０ｂ）側に、前記半導体素子のうち前記チップ構成ウェハの前記他面側に対する半導体プロセスとなる裏面側プロセスを行うことで他面側構成部分（６０）を形成することと、を含み、
    前記分割することは、
    前記加工ウェハのうちの前記窒化ガリウムウェハ側からレーザ光（Ｌ）を照射して、前記エピタキシャル成長膜と前記窒化ガリウムウェハとの少なくとも一方に変質層（１５）を形成することと、
    前記変質層を形成することの後に、前記加工ウェハをチップ構成ウェハと前記リサイクルウェハとに分割することと、を含み、
    前記分割することは、前記変質層を形成することの前または後に、前記エピタキシャル成長膜と前記窒化ガリウムウェハとの少なくとも一方における外周面のうち前記変質層を形成する部分と対応する位置に、該外周面の一周もしくはその少なくとも一部に切欠き（１０ｄ）を形成することを含み、前記切欠きおよび前記変質層にて、前記加工ウェハをチップ構成ウェハと前記リサイクルウェハとに分割する、窒化ガリウム半導体装置の製造方法。
  8. 窒化ガリウムで構成される半導体素子を形成する窒化ガリウム半導体装置の製造方法であって、
    一面（１ａ）と該一面の反対面となる他面（１ｂ）とを有する窒化ガリウムウェハ（１）を用意することと、
    前記窒化ガリウムウェハの前記一面上にエピタキシャル成長膜（３）を形成することで、前記窒化ガリウムウェハと前記エピタキシャル成長膜とを含むと共に、複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、
    前記加工ウェハにおける前記エピタキシャル成長膜側の一面（１０ａ）側に、前記半導体素子のうち該加工ウェハの一面側に対する半導体プロセスとなる表面側プロセスを行うことと、
    前記表面側プロセスを行った後に、前記加工ウェハのうちの前記窒化ガリウムウェハを剥離することで、前記加工ウェハをチップ構成ウェハ（３０）と前記窒化ガリウムウェハを含むリサイクルウェハ（４０）とに分割することと、
    前記分割することの後に、前記チップ構成ウェハのうちの前記表面側プロセスが行われた一面（３０ａ）の反対面となる他面（３０ｂ）側に、前記半導体素子のうち前記チップ構成ウェハの前記他面側に対する半導体プロセスとなる裏面側プロセスを行うことで他面側構成部分（６０）を形成することと、を含み、
    前記分割することは、
    前記加工ウェハのうちの前記窒化ガリウムウェハ側からレーザ光（Ｌ）を照射して、前記エピタキシャル成長膜と前記窒化ガリウムウェハとの少なくとも一方に変質層（１５）を形成することと、
    前記変質層を形成することの後に、前記加工ウェハをチップ構成ウェハと前記リサイクルウェハとに分割することと、を含み、
    前記変質層を形成することの前または後に、前記窒化ガリウムウェハのうち前記エピタキシャル成長膜が配置された表面側の外縁部を切り欠いて、該表面よりも凹ませた段差部（１０ｆ）を形成することを含み、
    前記変質層を形成することでは、前記段差部と対応する位置に前記変質層が形成されるようにし、
    前記分割することでは、前記段差部において、前記変質層にて、前記加工ウェハをチップ構成ウェハと前記リサイクルウェハとに分割する、窒化ガリウム半導体装置の製造方法。
  9. 窒化ガリウムで構成される半導体素子を形成する窒化ガリウム半導体装置の製造方法であって、
    一面（１ａ）と該一面の反対面となる他面（１ｂ）とを有する窒化ガリウムウェハ（１）を用意することと、
    前記窒化ガリウムウェハの前記一面上にエピタキシャル成長膜（３）を形成することで、前記窒化ガリウムウェハと前記エピタキシャル成長膜とを含むと共に、複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、
    前記加工ウェハにおける前記エピタキシャル成長膜側の一面（１０ａ）側に、前記半導体素子のうち該加工ウェハの一面側に対する半導体プロセスとなる表面側プロセスを行うことと、
    前記表面側プロセスを行った後に、前記加工ウェハのうちの前記窒化ガリウムウェハを剥離することで、前記加工ウェハをチップ構成ウェハ（３０）と前記窒化ガリウムウェハを含むリサイクルウェハ（４０）とに分割することと、
    前記分割することの後に、前記チップ構成ウェハのうちの前記表面側プロセスが行われた一面（３０ａ）の反対面となる他面（３０ｂ）側に、前記半導体素子のうち前記チップ構成ウェハの前記他面側に対する半導体プロセスとなる裏面側プロセスを行うことで他面側構成部分（６０）を形成することと、を含み、
    前記分割することは、
    前記加工ウェハのうちの前記窒化ガリウムウェハ側からレーザ光（Ｌ）を照射して、前記エピタキシャル成長膜と前記窒化ガリウムウェハとの少なくとも一方に変質層（１５）を形成することと、
    前記変質層を形成することの後に、前記加工ウェハをチップ構成ウェハと前記リサイクルウェハとに分割することと、を含み、
    前記変質層を形成することの前または後に、前記窒化ガリウムウェハのうち前記エピタキシャル成長膜が配置された表面側の外縁部に溝部（１０ｅ）を形成することを含み、
    前記変質層を形成することでは、前記溝部の底と対応する位置に前記変質層が形成されるようにし、
    前記分割することでは、前記変質層にて、前記加工ウェハをチップ構成ウェハと前記リサイクルウェハとに分割すると共に、前記溝部の内側に位置する前記チップ構成ウェハを前記溝部から取り出す、窒化ガリウム半導体装置の製造方法。
  10. 窒化ガリウムで構成される半導体素子を形成する窒化ガリウム半導体装置の製造方法であって、
    一面（１ａ）と該一面の反対面となる他面（１ｂ）とを有する窒化ガリウムウェハ（１）を用意することと、
    前記窒化ガリウムウェハの前記一面上にエピタキシャル成長膜（３）を形成することで、前記窒化ガリウムウェハと前記エピタキシャル成長膜とを含むと共に、複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、
    前記加工ウェハにおける前記エピタキシャル成長膜側の一面（１０ａ）側に、前記半導体素子のうち該加工ウェハの一面側に対する半導体プロセスとなる表面側プロセスを行うことと、
    前記表面側プロセスを行った後に、前記加工ウェハのうちの前記窒化ガリウムウェハを剥離することで、前記加工ウェハをチップ構成ウェハ（３０）と前記窒化ガリウムウェハを含むリサイクルウェハ（４０）とに分割することと、
    前記分割することの後に、前記チップ構成ウェハのうちの前記表面側プロセスが行われた一面（３０ａ）の反対面となる他面（３０ｂ）側に、前記半導体素子のうち前記チップ構成ウェハの前記他面側に対する半導体プロセスとなる裏面側プロセスを行うことで他面側構成部分（６０）を形成することと、を含み、
    前記分割することは、
    前記加工ウェハのうちの前記窒化ガリウムウェハ側からレーザ光（Ｌ）を照射して、前記エピタキシャル成長膜と前記窒化ガリウムウェハとの少なくとも一方に変質層（１５）を形成することと、
    前記変質層を形成することの後に、前記加工ウェハをチップ構成ウェハと前記リサイクルウェハとに分割することと、を含み、
    前記変質層を形成することでは、前記エピタキシャル成長膜の厚み方向において段階的に前記レーザ光を照射し、前記厚み方向の中間位置が該厚み方向における前記加工ウェハの前記一面側および該一面の反対面となる他面（１０ｂ）側よりも外周側まで前記変質層が形成されるようにする、窒化ガリウム半導体装置の製造方法。
JP2020073159A 2020-04-15 2020-04-15 窒化ガリウム半導体装置の製造方法 Active JP7553915B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020073159A JP7553915B2 (ja) 2020-04-15 2020-04-15 窒化ガリウム半導体装置の製造方法
CN202110389082.3A CN113539927B (zh) 2020-04-15 2021-04-12 用于制造氮化镓半导体器件的方法
US17/229,356 US11784039B2 (en) 2020-04-15 2021-04-13 Method for manufacturing gallium nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020073159A JP7553915B2 (ja) 2020-04-15 2020-04-15 窒化ガリウム半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021170596A JP2021170596A (ja) 2021-10-28
JP7553915B2 true JP7553915B2 (ja) 2024-09-19

Family

ID=78080932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020073159A Active JP7553915B2 (ja) 2020-04-15 2020-04-15 窒化ガリウム半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11784039B2 (ja)
JP (1) JP7553915B2 (ja)
CN (1) CN113539927B (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101139A (ja) 1998-09-25 2000-04-07 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2002185039A (ja) 2000-12-14 2002-06-28 Sony Corp 素子の転写方法、素子保持基板の形成方法、及び素子保持基板
JP2006173582A (ja) 2004-11-19 2006-06-29 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法
JP2006332681A (ja) 2005-05-27 2006-12-07 Lg Electronics Inc 発光ダイオードの製造方法
JP2008252069A (ja) 2007-03-06 2008-10-16 Sanyo Electric Co Ltd 半導体レーザ素子の製造方法および半導体レーザ素子
JP2008294379A (ja) 2007-05-28 2008-12-04 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法
JP2009221056A (ja) 2008-03-17 2009-10-01 Sharp Corp 結晶成長方法、結晶成長装置、および半導体デバイス
JP2012504875A (ja) 2008-10-06 2012-02-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体素子の製造方法及びオプトエレクトロニクス半導体素子
JP2014103397A (ja) 2012-11-21 2014-06-05 Seoul Viosys Co Ltd 基板再生方法及び再生基板
WO2014188879A1 (ja) 2013-05-24 2014-11-27 富士電機株式会社 半導体装置の製造方法
JP2015153826A (ja) 2014-02-12 2015-08-24 ウシオ電機株式会社 窒化物半導体発光素子及びその製造方法
JP2016215231A (ja) 2015-05-19 2016-12-22 パナソニックＩｐマネジメント株式会社 脆性基板のスライス装置及び方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843590A (en) * 1994-12-26 1998-12-01 Sumitomo Electric Industries, Ltd. Epitaxial wafer and method of preparing the same
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
TWI344706B (en) * 2003-06-04 2011-07-01 Myung Cheol Yoo Method of fabricating vertical structure compound semiconductor devices
JP5529420B2 (ja) * 2009-02-09 2014-06-25 住友電気工業株式会社 エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
KR102070087B1 (ko) * 2013-04-29 2020-01-30 삼성전자주식회사 반도체 소자 제조방법
JP2016207908A (ja) 2015-04-27 2016-12-08 三菱電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9997391B2 (en) * 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate
JP2018070415A (ja) 2016-10-31 2018-05-10 三菱ケミカル株式会社 ＧａＮウエハの製造方法
JP2020001081A (ja) * 2018-06-29 2020-01-09 三星ダイヤモンド工業株式会社 基板のレーザ加工方法及びレーザ加工装置
WO2020157811A1 (ja) * 2019-01-28 2020-08-06 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JP7262027B2 (ja) * 2019-05-17 2023-04-21 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体の製造方法
DE102019122614A1 (de) * 2019-08-22 2021-02-25 Infineon Technologies Ag Ausgangssubstrat, wafer-verbund und verfahren zum herstellen von kristallinen substraten und halbleitervorrichtungen
US20210066547A1 (en) * 2019-08-28 2021-03-04 Tslc Corporation Semiconductor Components And Semiconductor Structures And Methods Of Fabrication

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101139A (ja) 1998-09-25 2000-04-07 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2002185039A (ja) 2000-12-14 2002-06-28 Sony Corp 素子の転写方法、素子保持基板の形成方法、及び素子保持基板
JP2006173582A (ja) 2004-11-19 2006-06-29 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法
JP2006332681A (ja) 2005-05-27 2006-12-07 Lg Electronics Inc 発光ダイオードの製造方法
JP2008252069A (ja) 2007-03-06 2008-10-16 Sanyo Electric Co Ltd 半導体レーザ素子の製造方法および半導体レーザ素子
JP2008294379A (ja) 2007-05-28 2008-12-04 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法
JP2009221056A (ja) 2008-03-17 2009-10-01 Sharp Corp 結晶成長方法、結晶成長装置、および半導体デバイス
JP2012504875A (ja) 2008-10-06 2012-02-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体素子の製造方法及びオプトエレクトロニクス半導体素子
JP2014103397A (ja) 2012-11-21 2014-06-05 Seoul Viosys Co Ltd 基板再生方法及び再生基板
WO2014188879A1 (ja) 2013-05-24 2014-11-27 富士電機株式会社 半導体装置の製造方法
JP2015153826A (ja) 2014-02-12 2015-08-24 ウシオ電機株式会社 窒化物半導体発光素子及びその製造方法
JP2016215231A (ja) 2015-05-19 2016-12-22 パナソニックＩｐマネジメント株式会社 脆性基板のスライス装置及び方法

Also Published As

Publication number Publication date
CN113539927B (zh) 2024-08-02
JP2021170596A (ja) 2021-10-28
US20210327702A1 (en) 2021-10-21
US11784039B2 (en) 2023-10-10
CN113539927A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
CN108231658B (zh) 基板处理方法
US7648850B2 (en) Method for producing semiconductor chip
CN109309047B (zh) 处理衬底的方法
US8148240B2 (en) Method of manufacturing semiconductor chips
JP6767000B2 (ja) 基板を処理する方法
US10804154B2 (en) Wafer processing method
JP2007208145A (ja) 半導体装置の製造方法
JP7553915B2 (ja) 窒化ガリウム半導体装置の製造方法
JP2009283802A (ja) 半導体装置の製造方法
JP7477835B2 (ja) 半導体チップの製造方法
US20180061695A1 (en) Method for processing a wafer and method for processing a carrier
CN115241048B (zh) 半导体器件的制作方法以及半导体器件
TW200532786A (en) Wafer transcription method
CN115440580A (zh) 晶片的加工方法
JP7531151B2 (ja) 窒化ガリウム半導体装置の製造方法
JP7585714B2 (ja) チップ構成ウェハの製造方法
US20220285219A1 (en) Semiconductor chip, processed wafer, and method for manufacturing semiconductor chip
JP2022128561A (ja) 窒化ガリウムウェハおよび半導体チップの製造方法
JP2022179136A (ja) 半導体チップの製造方法
CN115966589A (zh) 半导体芯片及其制造方法
US20220352027A1 (en) Semiconductor chip and method for manufacturing the same
WO2024128057A1 (ja) 半導体デバイスの製造方法
JP2022128560A (ja) 半導体チップの製造方法
JP2024054760A (ja) 加工ウェハの分割装置および加工ウェハの分割方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240829

R150 Certificate of patent or registration of utility model

Ref document number: 7553915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150