JP2022179136A - 半導体チップの製造方法 - Google Patents

Abstract

【課題】特性が低下することを抑制できる半導体チップの製造方法を提供する。【解決手段】ＧａＮウェハ１の一面１ａ上に、ＧａＮを含むエピタキシャル膜３を形成して複数のチップ形成領域ＲＡを有する加工ウェハ１０を構成することと、複数のチップ形成領域ＲＡに対し、半導体素子の一面側素子構成部分１１を形成することと、加工ウェハ１０の他面１０ｂ側からレーザ光Ｌ１を照射することによって変質層１５を形成することと、変質層１５を境界として加工ウェハ１０をチップ構成ウェハ３０とリサイクルウェハ４０とに分割することと、チップ構成ウェハ３０から半導体チップＳ１を取り出すことと、を行い、変質層１５を形成することの前に、ＧａＮウェハ１よりもレーザ光の吸収率が高くなる吸収増加部３を構成することを行い、変質層１５を形成することは、吸収増加部３に変質層１５を形成する。【選択図】図１Ｅ

Description

本発明は、半導体素子が形成された半導体チップの製造方法に関するものである。

従来より、窒化ガリウム（以下では、単にＧａＮともいう）を含んで構成される基板に半導体素子が形成された半導体チップの製造方法が提案されている（例えば、特許文献１参照）。具体的には、この製造方法では、まず、サファイア等の基板上にＧａＮで構成されるエピタキシャル膜を積層し、エピタキシャル膜に半導体素子を形成する。そして、この製造方法では、その後に基板とエピタキシャル膜との界面にレーザ光を照射して基板とエピタキシャル膜とを剥離することで半導体チップを製造する。

２００７－２９９９３５号公報

しかしながら、上記半導体チップの製造方法では、基板としてサファイア基板を用いており、基板とエピタキシャル膜との組成が異なるため、エピタキシャル膜に欠陥が発生し易くなる。このため、上記半導体チップの製造方法によって製造された半導体チップは、特性が低下する可能性がある。

本発明は上記点に鑑み、特性が低下することを抑制できる半導体チップの製造方法を提供することを目的とする。

上記目的を達成するための請求項１では、半導体素子が形成された半導体チップの製造方法であって、ＧａＮで構成され、一面（１ａ）および一面と反対側の他面（１ｂ）を有するＧａＮウェハ（１）を用意することと、ＧａＮウェハの一面上に、ＧａＮを含むエピタキシャル膜（３）を形成することにより、エピタキシャル膜側の面を一面（１０ａ）とすると共にＧａＮウェハ側の面を他面（１０ｂ）とし、一面側に複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、複数のチップ形成領域に対し、半導体素子の一面側素子構成部分（１１）を形成することと、加工ウェハの他面側から当該加工ウェハの内部にレーザ光（Ｌ１）を照射することにより、加工ウェハの内部に、加工ウェハの面方向に沿った変質層（１５）を形成することと、変質層を境界として加工ウェハを分割することにより、加工ウェハを、加工ウェハの一面側のチップ構成ウェハ（３０）と、加工ウェハの他面側のリサイクルウェハ（４０）とに分割することと、チップ構成ウェハから半導体チップ（Ｓ１）を取り出すことと、を行い、変質層を形成することの前に、ＧａＮウェハよりもレーザ光の吸収率が高くなる吸収増加部（３、１６、１７）を構成することを行い、変質層を形成することは、吸収増加部に変質層を形成する。

これによれば、ＧａＮウェハ上にＧａＮを含むエピタキシャル膜を形成しているため、エピタキシャル膜内に欠陥が発生することを抑制できる。したがって、半導体チップを製造した際、半導体チップの特性が低下することを抑制できる。

また、請求項１では、変質層を形成することの前に、ＧａＮウェハよりもレーザ光の吸収率が高くなる吸収増加部を構成し、吸収増加部に変質層を形成している。このため、変質層を好適に形成でき、半導体チップの厚さがばらついたり、チップ構成ウェハとリサイクルウェハとを分割し難くなるという不具合が発生することを抑制できる。

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

第１実施形態における半導体チップの製造工程を示す断面図である。 図１Ａに続く半導体チップの製造工程を示す断面図である。 図１Ｂに続く半導体チップの製造工程を示す断面図である。 図１Ｃに続く半導体チップの製造工程を示す断面図である。 図１Ｄに続く半導体チップの製造工程を示す断面図である。 図１Ｅに続く半導体チップの製造工程を示す断面図である。 図１Ｆに続く半導体チップの製造工程を示す断面図である。 図１Ｇに続く半導体チップの製造工程を示す断面図である。 図１Ｈに続く半導体チップの製造工程を示す断面図である。 図１Ｉに続く半導体チップの製造工程を示す断面図である。 図１Ｊに続く半導体チップの製造工程を示す断面図である。 第２実施形態における半導体チップの製造工程を示す断面図である。 図２Ａに続く半導体チップの製造工程を示す断面図である。 図２Ｂに続く半導体チップの製造工程を示す断面図である。 第３実施形態における半導体チップの製造工程を示す断面図である。 図３Ａに続く半導体チップの製造工程を示す断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。以下では、ＧａＮを用いて構成される半導体チップＳ１の製造方法について説明する。

まず、図１Ａに示されるように、一面１ａおよび他面１ｂを有し、バルクウェハ状とされているＧａＮウェハ１を用意する。本実施形態のＧａＮウェハ１は、不純物がドープされていないアンドープウェハとされている。また、ＧａＮウェハ１の厚みについては任意であるが、例えば、３００～５００程度のものが用いられる。なお、本実施形態のＧａＮウェハ１は、一面１ａがガリウム面とされ、他面１ｂが窒素面とされている。また、このＧａＮウェハ１は、下記半導体チップＳ１の製造工程を行った後では、後述する図１Ｋのリサイクルウェハ４０を再利用することで用意される。

次に、図１Ｂに示されるように、ＧａＮウェハ１の一面１ａ上に、３０～１００μｍ程度のＧａＮで構成されるエピタキシャル膜３を形成することにより、複数のチップ形成領域ＲＡを有する加工ウェハ１０を用意する。つまり、本実施形態では、形成するエピタキシャル膜３と同じ組成のＧａＮウェハ１上にエピタキシャル膜３を形成する。本実施形態では、エピタキシャル膜３は、ハイドライド気層成長（すなわち、ＨＶＰＥ）法で形成される。また、エピタキシャル膜３は、シリコン、酸素、および炭素等の少なくとも１つの不純物がドープされ、例えば、不純物濃度が１×１０^１７ｃｍ^－３以上とされる。つまり、エピタキシャル膜３は、ＧａＮウェハ１よりも不純物濃度が高くされる。なお、エピタキシャル膜３の不純物濃度の上限は、後述する半導体素子の特性に応じて規定される。また、本実施形態では、ＧａＮウェハ１よりも不純物濃度が高くされたエピタキシャル膜が吸収増加部に相当する。

以下では、加工ウェハ１０のうちのエピタキシャル膜３側の面を加工ウェハ１０の一面１０ａとし、加工ウェハ１０のうちのＧａＮウェハ１側の面を加工ウェハ１０の他面１０ｂとする。そして、各チップ形成領域ＲＡは、加工ウェハ１０の一面１０ａ側に構成される。

次に、図１Ｃに示されるように、一般的な半導体製造プロセスのうちの一面１０ａ側に対するプロセスである表面側プロセスを行って一面側素子構成部分１１を形成する。具体的には、表面側プロセスとして、イオン注入、蒸着、ウェットプロセス等を適宜行い、各チップ形成領域ＲＡに、拡散層１２やゲート電極１３、図示しない表面電極、配線パターン、パッシベーション膜等の半導体素子における一面側素子構成部分１１を形成する。なお、ここでの半導体素子は、種々の構成のものが採用され、例えば、縦型ＭＯＳトランジスタ等のパワーデバイスや、発光ダイオード等の光半導体素子、半導体レーザ等が採用される。その後、必要に応じ、加工ウェハ１０の一面１０ａ側に、レジスト等で構成される表面保護膜を形成する。

続いて、図１Ｄに示されるように、加工ウェハ１０の一面１０ａ側に保持部材２０を配置する。保持部材２０は、例えば、支持台２１と粘着剤２２とを有するダイシングテープ等が用いられる。支持台２１は、製造工程中に反り難い材料で構成され、例えば、ガラス、シリコン基板、セラミックス等で構成される。粘着剤２２は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。この場合、粘着剤２２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。但し、粘着剤２２は、後述する図１Ｇの他面側素子構成部分６０を形成する際にも粘着力を維持する材料で構成される。

次に、図１Ｅに示されるように、加工ウェハ１０の他面１０ｂからレーザ光Ｌ１を照射し、加工ウェハ１０の一面１０ａから所定深さＤとなる位置に、加工ウェハ１０の面方向に沿った変質層１５を形成する。

具体的には、図示しない、レーザ光Ｌ１を発振するレーザ光源、レーザ光の光軸、すなわち光路の向きを変えるように配置されたダイクロイックミラー、レーザ光を集光するための集光レンズ、および変位可能なステージ等を有するレーザ装置を用意する。そして、変質層１５を形成する際には、レーザ光Ｌ１の集光点が加工ウェハ１０の面方向に沿って相対的に走査されるように、ステージ等の位置を調整する。これにより、加工ウェハ１０には、面方向に沿った変質層１５が形成される。より詳しくは、レーザ光Ｌ１を照射することにより、窒素がガスとして蒸発すると共にガリウムが析出された変質層１５が形成される。

ここで、変質層１５を形成する際の所定深さＤは、半導体チップＳ１のハンドリングのし易さや耐圧等に応じて設定されるが、本実施形態では、エピタキシャル膜３の内部とされる。すなわち、本実施形態では、エピタキシャル膜３の不純物濃度がＧａＮウェハ１の不純物濃度より高くなっている。このため、エピタキシャル膜３は、ＧａＮウェハ１よりも色が濃くなっており（すなわち、透明率が低くなっており）、レーザ光Ｌ１の吸収率が高くなっている。このため、本実施形態では、エピタキシャル膜３の内部に変質層１５を形成する。これにより、レーザ光Ｌ１が吸収され易い位置に変質層１５が形成され、好適に変質層１５が形成される。

なお、特に限定されるものではないが、本実施形態では、変質層１５を形成する際のレーザ光Ｌ１は、固体レーザ光であって、波長が５３２ｎｍのグリーンレーザが用いられる。そして、レーザ光Ｌ１は、加工点出力が０．１～０．３μＪ、パルス幅が５００ｐｓ、加工速度が５０～５００ｍｍ／ｓとされて照射される。但し、これらの条件は１例であり、本発明者らは、レーザ光の加工点出力がさらに低い場合やパルス幅等がさらに短い場合等においても、適切に変質層１５が形成されることを確認している。また、本発明者らは、レーザ光Ｌ１の加工点出力がさらに高い場合やパルス幅がさらに長い場合等においても、適切に変質層１５が形成されることを確認している。さらに、ここではレーザ光Ｌ１としてグリーンレーザを例に挙げたが、レーザ光Ｌ１は、波長が３５５ｎｍである紫外線レーザ、波長が１０６４ｎｍであるＹＡＧ（イットリウム、アルミニウム、ガーネット）レーザ、波長が１０．６μｍである炭酸ガスレーザ等が用いられてもよい。

以下では、加工ウェハ１０のうちの変質層１５より一面１０ａ側の部分をチップ構成ウェハ３０とし、加工ウェハ１０のうちの変質層１５より他面１０ｂ側の部分をリサイクルウェハ４０として説明する。

続いて、図１Ｆに示されるように、加工ウェハ１０の他面１０ｂ側に補助部材５０を配置する。補助部材５０は、例えば、基材５１と、粘着力を変化させることのできる粘着剤５２とで構成される。この場合、補助部材５０における基材５１は、例えば、ガラス、シリコン基板、セラミックス等で構成され、補助部材５０における粘着剤５２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。そして、支持台２１および補助部材５０を把持して加工ウェハ１０の厚さ方向に引張力等を印加し、変質層１５を境界（すなわち分岐の起点）としてチップ構成ウェハ３０とリサイクルウェハ４０とに分割する。

なお、以下では、チップ構成ウェハ３０のうちの一面側素子構成部分１１が形成されている側の面を一面３０ａとし、チップ構成ウェハ３０のうちの分割された面側を他面３０ｂとし、リサイクルウェハ４０のうちの分割された面側を一面４０ａとして説明する。また、図１Ｆ以降の各図では、チップ構成ウェハ３０の他面３０ｂおよびリサイクルウェハ４０の一面４０ａに残存する変質層１５等を適宜省略して示している。

その後、図１Ｇに示されるように、残りの半導体製造プロセスとして、チップ構成ウェハ３０の他面３０ｂに、裏面電極を構成する金属膜６１等の半導体素子における他面側素子構成部分６０を形成する裏面側プロセスを行う。

なお、この他面側素子構成部分６０を形成する工程の前に、必要に応じて、ＣＭＰ（chemical mechanical polishingの略)法等でチップ構成ウェハ３０の他面３０ｂを平坦化する工程を行うようにしてもよい。図１Ｇは、チップ構成ウェハ３０の他面３０ｂを平坦化した場合の図を示している。また、他面側素子構成部分６０を形成する工程を行った後、必要に応じて、金属膜６１とチップ構成ウェハ３０の他面３０ｂとをオーミック接触とするためのレーザアニールなどの加熱処理を行うようにしてもよい。

続いて、図１Ｈに示されるように、チップ構成ウェハ３０のうちの他面３０ｂ側、つまり金属膜６１側に保持部材７０を配置する。保持部材７０は、例えば、基材７１と粘着剤７２とを有するダイシングテープ等が用いられる。なお、粘着剤７２は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。

その後、図１Ｉに示されるように、チップ構成ウェハ３０のうちの一面３０ａ側に貼り付けてある支持台２１を剥離する。ここでは、支持台２１をチップ構成ウェハ３０に貼り付けている粘着剤２２の接着力を低下させる処理、例えば、粘着剤２２をＵＶ樹脂接着材で構成している場合にはＵＶ照射を行う。

続いて、図１Ｊに示されるように、ダイシングソー、またはレーザダイシングなどにより、チップ構成ウェハ３０をチップ単位に個片化することで、各半導体チップＳ１を構成する。この際、チップ構成ウェハ３０をチップ単位に分割しつつも、保持部材７０については切断されること無く繋がったままの状態となるように、ダイシング深さを調整することが好ましい。

半導体チップＳ１に関するこの後の工程については図示しないが、例えば、次の工程が行われる。すなわち、保持部材７０をエキスパンドし、ダイシングカットした部分にて各半導体チップＳ１の間隔を広げる。その後、加熱処理や光を照射する等して粘着剤７２の粘着力を弱まらせ、半導体チップＳ１をピックアップする。これにより、半導体チップＳ１が製造される。

また、図１Ｋに示されるように、図１Ｆで構成されたリサイクルウェハ４０には、一面４０ａに対して研磨装置８０等を用いたＣＭＰ法を行うことにより、当該一面４０ａを平坦化する。そして、平坦化したリサイクルウェハ４０をＧａＮウェハ１とし、再び上記図１Ａ以降の工程を行う。これにより、ＧａＮウェハ１は、半導体チップＳ１を構成するのに複数回利用されることができる。

以上説明した本実施形態によれば、ＧａＮウェハ１上にＧａＮを含むエピタキシャル膜３を形成している。このため、下地基板としてのＧａＮウェハ１とエピタキシャル膜３との組成が同じとなるため、下地基板としてサファイア基板等を使用する場合と比較して、エピタキシャル膜３内に欠陥が発生することを抑制できる。したがって、半導体チップＳ１を製造した際、半導体チップＳ１の特性が低下することを抑制できる。

また、本実施形態では、エピタキシャル膜３の不純物濃度をＧａＮウェハ１の不純物濃度より高くすることにより、エピタキシャル膜３がＧａＮウェハ１よりレーザ光Ｌ１を吸収し易い吸収増加部として機能するようにしている。そして、変質層１５を形成する際には、エピタキシャル膜３の内部に変質層１５が形成されるようにレーザ光Ｌ１を照射している。このため、変質層１５を好適に形成でき、半導体チップＳ１の厚さがばらついたり、チップ構成ウェハ３０とリサイクルウェハ４０とを分割し難くなるという不具合が発生することを抑制できる。

（１）本実施形態では、エピタキシャル膜３を形成する際、シリコン、酸素、および炭素の少なくとも１つの不純物をドープしてエピタキシャル膜３を形成している。このため、エピタキシャル膜３を容易にｎ型とでき、ｎ型の半導体素子を形成し易くできる。

（２）本実施形態では、ハイドライド気層成長法によってエピタキシャル膜３を形成している。このため、有機金属化学気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法等でエピタキシャル膜３を形成する場合と比較して、エピタキシャル膜３を形成する際の成膜時間を短くでき、生産性の向上を図ることができる。

（３）本実施形態では、リサイクルウェハ４０を再びＧａＮウェハ１として利用する。このため、半導体チップＳ１を製造する度にＧａＮウェハ１を新たに用意する必要がなく、ＧａＮウェハ１を有効利用できる。したがって、半導体チップＳ１の生産性の向上を図ることができる。

（第１実施形態の変形例）
上記第１実施形態では、ＧａＮウェハ１がアンドープとされていていものについて説明したが、ＧａＮウェハ１にシリコン等の不純物がドープされていてもよい。但し、ＧａＮウェハ１に不純物をドープする場合には、ＧａＮウェハ１の不純物濃度がエピタキシャル膜３の不純物濃度よりも低く、かつ、エピタキシャル膜３の不純物濃度がＧａＮウェハ１の不純物濃度よりも４倍以上高くなるようにすることが好ましい。

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、エピタキシャル膜３を形成する前に、高濃度層を形成するものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、図１Ａの工程後、図１Ｂの工程を行う前に、図２Ａに示されるように、ＧａＮウェハ１の一面１ａ上に、ＧａＮウェハ１およびエピタキシャル膜３よりも十分に厚さが薄くされ、ＧａＮウェハ１およびエピタキシャル膜３よりも高不純物濃度とされた高濃度層１６を形成する。

なお、本実施形態の高濃度層１６は、例えば、１００ｎｍ程度の厚さとされ、シリコン、酸素、または炭素等がドープされたＧａＮ、ＡｌＧａＮ等のIII－V族半導体等で構成される。そして、本実施形態では、高濃度層１６がＧａＮウェハ１およびエピタキシャル膜３よりも色が濃くなり、吸収増加部に相当する。

次に、図２Ｂに示されるように、図１Ｂの工程を行い、高濃度層１６上に、エピタキシャル膜３を形成する。

その後、上記図１Ｃ以降の工程を行い、変質層１５を形成する図１Ｅの工程では、図２Ｃに示されるように、高濃度層１６にレーザ光Ｌ１を照射して変質層１５を形成する。つまり、加工ウェハ１０のうちのレーザ光Ｌ１が吸収され易い位置に変質層１５を形成する。このため、好適に変質層１５が形成される。

以上説明した本実施形態によれば、ＧａＮウェハ１上にＧａＮを含むエピタキシャル膜３を形成して半導体チップＳ１を製造しているため、上記第１実施形態と同様に、半導体チップＳ１の特性が低下することを抑制できる。

（１）本実施形態では、ＧａＮウェハ１およびエピタキシャル膜３よりも不純物濃度の高い高濃度層１６を形成し、高濃度層１６がＧａＮウェハ１およびエピタキシャル膜３よりもレーザ光Ｌ１を吸収し易い吸収増加部として機能するようにしている。そして、変質層１５を形成する際には、高濃度層１６に変質層１５が形成されるようにレーザ光Ｌ１を照射している。このため、変質層１５を好適に形成でき、半導体チップＳ１の厚さがばらついたり、チップ構成ウェハ３０とリサイクルウェハ４０とを分割し難くなるという不具合が発生することを抑制できる。

（２）本実施形態では、高濃度層１６に変質層１５を形成するため、加工ウェハ１０からチップ構成ウェハ３０を分割する際、チップ構成ウェハ３０は、成膜したエピタキシャル膜３の全体を含んで構成される。このため、半導体チップＳ１の厚さ等を管理し易くなり、生産性の向上を図ることができる。

（第２実施形態の変形例）
上記第２実施形態において、高濃度層１６は、ＧａＮウェハ１の一面１ａの所定箇所が露出するように適宜パターニングされていてもよい。これによれば、高濃度層１６がＧａＮウェハ１の一面１ａの全面に形成されている場合と比較して、エピタキシャル膜３がＧａＮウェハ１の一面１ａ上からも成長するため、エピタキシャル膜３の結晶性が低下することを抑制できる。また、高濃度層１６を適宜パターニングする場合には、パターニングした部分にて所定のアライメントマークが構成されるようにしてもよい。

（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、エピタキシャル膜３を形成する前に、ＧａＮウェハ１にダメージ層を形成するものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、図１Ａの工程後、図１Ｂの工程を行う前に、図３Ａに示されるように、ＧａＮウェハ１の一面１ａからレーザ光Ｌ２を照射し、ＧａＮウェハ１の面方向に沿って結晶性が崩れたダメージ層１７を形成する。なお、この工程では、図１Ｅの工程と同様のレーザ装置が用いられる。但し、この工程におけるレーザ光Ｌ２の照射は、結晶性を乱してダメージ層１７を形成するものであり、上記図１Ｅの工程のように、窒素とガリウムとを分解して変質層１５を形成するものではない。このため、この工程におけるレーザ光Ｌ２の照射は、例えば、変質層１５を形成する工程よりもエネルギー密度等が低くなるようにして行われる。

また、この工程では、ＧａＮウェハ１のうちの一面１ａ側の部分にダメージ層１７を形成する。この場合、ＧａＮウェハ１の一面１ａ側からレーザ光Ｌ２を照射することにより、ＧａＮウェハ１の他面１ｂ側からレーザ光Ｌ２を照射する場合と比較して、ダメージ層１７を形成する部分までのＧａＮウェハ１の内部を透過するレーザ光Ｌ２の距離を短くできる。このため、ダメージ層１７を形成する際のレーザ光Ｌ２の集光点がずれ難くなり、ダメージ層１７を形成する位置が所望の位置からずれることを抑制できる。なお、本実施形態では、ダメージ層１７がＧａＮウェハ１およびエピタキシャル膜３よりも色が濃くなり、吸収増加部に相当する。

その後、上記図１Ｂ以降の工程を行い、変質層１５を形成する図１Ｅの工程では、図３Ｂに示されるように、ダメージ層１７にレーザ光Ｌ２を照射して変質層１５を形成する。つまり、レーザ光Ｌ１が吸収され易い位置に変質層を形成する。このため、好適に変質層１５が形成される。

以上説明した本実施形態によれば、ＧａＮウェハ１上にＧａＮを含むエピタキシャル膜３を形成して半導体チップＳ１を製造しているため、上記第１実施形態と同様の効果を得ることができる。

（１）本実施形態では、ＧａＮウェハ１にダメージ層１７を形成し、ダメージ層１７がＧａＮウェハ１およびエピタキシャル膜３よりもレーザ光Ｌ１を吸収し易い吸収増加部として機能するようにしている。そして、変質層１５を形成する際には、ダメージ層１７に変質層１５が形成されるようにレーザ光Ｌ１を照射している。このため、変質層１５を好適に形成でき、半導体チップＳ１の厚さがばらついたり、チップ構成ウェハ３０とリサイクルウェハ４０とを分割し難くなるという不具合が発生することを抑制できる。

（２）本実施形態では、ＧａＮウェハ１の一面１ａ側からレーザ光Ｌ２を照射し、ＧａＮウェハ１の一面１ａ側にダメージ層１７を形成している。このため、ＧａＮウェハ１の他面１ｂ側からレーザ光Ｌ２を照射する場合と比較して、ダメージ層１７を形成する部分までのＧａＮウェハ１の内部を透過するレーザ光Ｌ２の距離を短くできる。したがって、ダメージ層１７を形成する際のレーザ光Ｌ２の集光点がずれ難くなり、ダメージ層１７を形成する位置が所望の位置からずれることを抑制できる。また、ＧａＮウェハ１の一面１ａ側にダメージ層１７を形成しているため、リサイクルウェハ４０の厚さが薄くなることを抑制でき、リサイクルウェハ４０の利用回数が少なくなることを抑制できる。

（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

例えば、上記各実施形態において、エピタキシャル膜３は、ｎ^＋型のエピタキシャル層と、ｎ^－型のエピタキシャル層とがＧａＮウェハ１側から順に積層されて構成されていてもよい。この場合、例えば、変質層１５をｎ^＋型のエピタキシャル層に形成する場合には、ｎ^＋型のエピタキシャル層の不純物濃度がＧａＮウェハ１の不純物濃度より高くされていればよい。

さらに、上記各実施形態において、図１Ｇの工程では、チップ構成ウェハ３０の他面３０ｂを研磨せずに金属膜６１を形成するようにしてもよい。例えば、半導体素子として光半導体素子等を形成する場合には、半導体チップＳ１の他面側に凹凸構造を形成することにより、他面側から効果的に光を取り出すことが可能となる。そして、加工ウェハ１０をチップ構成ウェハ３０とリサイクルウェハ４０とに分割した直後においては、チップ構成ウェハ３０の他面３０ｂは、変質層１５が残存した状態となっており、微小な凹凸が形成された状態となっている。このため、光半導体素子を形成する場合には、チップ構成ウェハ３０の他面３０ｂを研磨せず、変質層１５の凹凸を利用するようにしてもよい。

また、上記第２、第３実施形態では、上記第１実施形態の変形例で説明したように、ＧａＮウェハ１に不純物がドープされていてもよい。

さらに、上記各実施形態において、図１Ｂのエピタキシャル膜３を形成する工程では、ＧａＮウェハ１の他面１ｂ側にもエピタキシャル膜が形成されるようにしてもよい。これによれば、特に上記第３実施形態のように変質層１５をＧａＮウェハ１内に形成する場合においても、リサイクルウェハ４０として所定以上の厚さを残し易くなり、再利用できる回数の増加を図ることができる。

１ａ 一面
１ｂ 他面
１ ＧａＮウェハ
３ エピタキシャル膜
１０ 加工ウェハ
１０ａ 一面
１０ｂ 他面
１１ 一面側素子構成部分
１５ 変質層
３０ チップ構成ウェハ
４０ リサイクルウェハ
Ｓ１ 半導体チップ

Claims (7)

1. 半導体素子が形成された半導体チップの製造方法であって、
   窒化ガリウムで構成され、一面（１ａ）および前記一面と反対側の他面（１ｂ）を有する窒化ガリウムウェハ（１）を用意することと、
   前記窒化ガリウムウェハの前記一面上に、窒化ガリウムを含むエピタキシャル膜（３）を形成することにより、前記エピタキシャル膜側の面を一面（１０ａ）とすると共に前記窒化ガリウムウェハ側の面を他面（１０ｂ）とし、前記一面側に複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、
   前記複数のチップ形成領域に対し、前記半導体素子の一面側素子構成部分（１１）を形成することと、
   前記加工ウェハの他面側から当該加工ウェハの内部にレーザ光（Ｌ１）を照射することにより、前記加工ウェハの内部に、前記加工ウェハの面方向に沿った変質層（１５）を形成することと、
   前記変質層を境界として前記加工ウェハを分割することにより、前記加工ウェハを、前記加工ウェハの一面側のチップ構成ウェハ（３０）と、前記加工ウェハの他面側のリサイクルウェハ（４０）とに分割することと、
   前記チップ構成ウェハから半導体チップ（Ｓ１）を取り出すことと、を行い、
   前記変質層を形成することの前に、前記窒化ガリウムウェハよりも前記レーザ光の吸収率が高くなる吸収増加部（３、１６、１７）を構成することを行い、
   前記変質層を形成することは、前記吸収増加部に前記変質層を形成する半導体チップの製造方法。
2. 前記吸収増加部を構成することは、前記エピタキシャル膜を形成する際、前記窒化ガリウムウェハよりも不純物濃度の高い部分を有する前記エピタキシャル膜を形成することで前記吸収増加部を構成し、
   前記変質層を形成することは、前記エピタキシャル膜の吸収増加部を構成する部分に前記変質層を形成する請求項１に記載の半導体チップの製造方法。
3. 前記エピタキシャル膜には、シリコン、酸素、および炭素の少なくとも１つの不純物をドープする請求項２に記載の半導体チップの製造方法。
4. 前記吸収増加部を構成することは、前記エピタキシャル膜を形成することの前に、前記窒化ガリウムウェハ上に、前記窒化ガリウムウェハおよび前記エピタキシャル膜よりも不純物濃度の高い高濃度層（１６）を配置することで前記吸収増加部を構成し、
   前記変質層を形成することは、前記高濃度層に前記変質層を形成する請求項１に記載の半導体チップの製造方法。
5. 前記吸収増加部を構成することは、前記エピタキシャル膜を形成することの前に、前記窒化ガリウムウェハの一面側からレーザ光（Ｌ２）を照射して前記窒化ガリウムウェハの一面側にダメージ層（１７）を形成することで前記吸収増加部を構成し、
   前記変質層を形成することは、前記ダメージ層に前記変質層を形成する請求項１に記載の半導体チップの製造方法。
6. 前記エピタキシャル膜を形成することでは、ハイドライド気層成長法で前記エピタキシャル膜を形成する請求項１ないし５のいずれか１つに記載の半導体チップの製造方法。
7. 前記窒化ガリウムウェハを用意することでは、前記リサイクルウェハを前記窒化ガリウムウェハとして用意する請求項１ないし６のいずれか１つに記載の半導体チップの製造方法。

Images