JP7585714B2 - チップ構成ウェハの製造方法 - Google Patents

Description

本発明は、炭化珪素（以下では、単にＳｉＣという）で構成される加工ウェハを用いたチップ構成ウェハの製造方法に関するものである。

従来より、第１主面と第２主面とを有するＳｉＣインゴットにレーザ光を照射してＳｉＣインゴットからＳｉＣウェハに分離する方法が提案されている（例えば、特許文献１参照）。具体的には、この方法では、ＳｉＣインゴットの第２主面の法線方向から第２主面にレーザ光を照射してＳｉＣインゴット内に変質層を形成し、変質層を境界としてＳｉＣインゴットからＳｉＣウェハを分離している。なお、この場合、第２主面はＣ面で構成される。

特開２０１６－１１１１４３号公報

上記のようなＳｉＣウェハを用いて半導体チップを形成する場合、半導体チップは、例えば、次のように形成される。すなわち、まず、ＳｉＣウェハ上にエピタキシャル膜を形成して加工ウェハを構成し、加工ウェハに対して半導体素子を形成する。その後、加工ウェハを所望の厚さに薄膜化してチップ構成ウェハを構成し、チップ構成ウェハをチップ単位に分割することで半導体チップが形成される。

この場合、加工ウェハを薄膜化してチップ構成ウェハを構成する際には、上記のＳｉＣインゴットからＳｉＣウェハを分離するように、加工ウェハにレーザ光を照射して変質層を形成し、変質層を境界として薄膜化する部分を分離することが考えられる。

ところで、半導体チップを形成する場合、半導体素子を形成し易くしたり、加工ウェハのハンドリング等をし易くするため、加工ウェハの外縁部にベベリング部を形成することが考えられる。しかしながら、ベベリング部が形成された加工ウェハにレーザ光を照射して変質層を形成しようとすると、ベベリング部では、レーザ光とベベリング部とが直交しないため、レーザ光が散乱してしまい、内部に適切に変質層が形成されない可能性がある。このため、ベベリング部が形成された加工ウェハでは、加工ウェハからチップ構成ウェハを分離し難くなる可能性がある。

本発明は上記点に鑑み、ベベリング部が形成された加工ウェハからチップ構成ウェハを分離し易くできるチップ構成ウェハの製造方法を提供することを目的とする。

上記目的を達成するための請求項１では、半導体素子が形成されるチップ構成ウェハの製造方法であって、第１主面（１ａ）および第１主面と反対側の第２主面（１ｂ）を有し、ＳｉＣで構成されるＳｉＣウェハ（１）を用意することと、ＳｉＣウェハの第１主面上に、ＳｉＣで構成されるエピタキシャル膜（２）を形成し、エピタキシャル膜側の面を一面（２０ａ）とすると共にＳｉＣウェハ側の面を他面（２０ｂ）とする加工ウェハ（２０）を用意することと、加工ウェハの他面から当該加工ウェハの内部にレーザ光（Ｌ）を照射することにより、加工ウェハの面方向に沿った変質層（２３）を形成することと、変質層を境界として加工ウェハを分離することにより、加工ウェハを、加工ウェハの一面側のチップ構成ウェハ（５０）と、加工ウェハの他面側のリサイクルウェハ（６０）とに分離することと、リサイクルウェハを再びＳｉＣウェハとして利用することと、を行い、加工ウェハを用意することでは、当該加工ウェハの外縁部に、他面が一面よりも面積が大きくなるベベリング部（２１）が形成されたものを用意する。

これによれば、レーザ光を照射して加工ウェハの内部に変質層を形成する際、加工ウェハの他面の面積が一面の面積以下とされている場合と比較して、レーザ光が加工ウェハの端部の直近まで照射され易くなる。したがって、変質層を加工ウェハの端部まで形成し易くでき、加工ウェハからチップ構成ウェハを分離し易くできる。

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

第１実施形態における半導体チップの製造工程を示す断面図である。 図１Ａに続く半導体チップの製造工程を示す断面図である。 図１Ｂに続く半導体チップの製造工程を示す断面図である。 図１Ｃに続く半導体チップの製造工程を示す断面図である。 図１Ｄに続く半導体チップの製造工程を示す断面図である。 図１Ｅに続く半導体チップの製造工程を示す断面図である。 図１Ｆに続く半導体チップの製造工程を示す断面図である。 図１Ｇに続く半導体チップの製造工程を示す断面図である。 図１Ｈに続く半導体チップの製造工程を示す断面図である。 図１Ｉに続く半導体チップの製造工程を示す断面図である。 図１Ｆの工程で形成されたリサイクルウェハに厚さ用エピタキシャル膜を形成して構成した加工ウェハの断面図である。 図１Ａに示すＳｉＣウェハの平面図である。 図１Ｃに示す加工ウェハのベベリング部を示す断面模式図である。 図１Ｅの加工ウェハにレーザ光を照射する際の経路を示す模式図である。 図１Ｅの加工ウェハにレーザ光を照射した際の変質層を示す平面模式図である。 図１Ｅの加工ウェハにレーザ光を照射した際の変質層を示す断面模式図である。 図１Ｅの加工ウェハにレーザ光を照射した際の変質層と、ベベリング部の形状との関係を示す断面模式図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
第１実施形態における半導体チップ１００の製造方法について、図面を参照しつつ説明する。

まず、図１Ａに示されるように、第１主面１ａおよび第２主面１ｂを有し、バルクウェハ状とされているＳｉＣウェハ１を用意する。なお、ＳｉＣウェハ１の厚みは、任意であるが、例えば、３２５～５２５μｍ程度とされる。

本実施形態のＳｉＣウェハ１は、６インチの六方晶単結晶ウェハとされ、図１Ａおよび図２に示されるように、全体が略円板状とされている。そして、本実施形態のＳｉＣウェハ１は、第２主面１ｂの面積が第１主面１ａの面積よりも大きくされ、第１主面１ａと第２主面１ｂとを繋ぐ側面１ｃが湾曲面とされている。なお、ＳｉＣウェハ１は、Ｓｉ面が第１主面１ａとされ、Ｃ面が第２主面１ｂとされており、後述する図１Ｅの工程において第２主面１ｂ側からレーザ光Ｌが照射されるため、第２主面１ｂが鏡面加工等によって鏡面とされている。鏡面加工は、例えば、グラインダーを用いた研磨や、ＣＭＰ（Chemical Mechanical Polishingの略）等の研磨によって行われる。

また、ＳｉＣウェハ１は、第１主面１ａから第２主面１ｂに至るｃ軸（すなわち、＜０００１＞方向）１０と、ｃ軸１０に直交するｃ面（｛０００１｝面）１１とを有している。本実施形態では、ｃ軸１０は、第１主面１ａに対する垂線１２に対して傾いており、ｃ面１１と第１主面１ａとが所定のオフ角αを有する状態となっている。オフ角は、例えば、４°程度とされる。但し、オフ角αは、これに限定されるものではなく、製造される半導体素子等に応じて適宜設定され、例えば、１０°未満の範囲で適宜設定される。

さらに、ＳｉＣウェハ１は、結晶方位を示すオリエンテーションフラット１３が形成されている。本実施形態のオリエンテーションフラット１３は、垂線１２からｃ軸１０に向かう方向をオフ方向Ａとすると、オフ方向Ａと平行となるように形成されている。

また、このＳｉＣウェハ１は、後述する図１Ｆの工程で形成されるリサイクルウェハ６０を再利用することでも用意される。このため、必要に応じ、ＳｉＣウェハ１の第２主面１ｂ等に、酸化膜等で構成される保護膜を形成してもよい。

次に、図１Ｂに示されるように、ＳｉＣウェハ１の第１主面１ａ上に、エピタキシャル膜２を形成することにより、一面２０ａ、一面２０ａと反対側の他面２０ｂ、一面２０ａと他面２０ｂとを繋ぐ側面２０ｃを有する加工ウェハ２０を用意する。そして、加工ウェハ２０の一面２０ａ側には、後述する半導体素子が形成されるチップ形成領域ＲＡが構成される。

なお、本実施形態では、エピタキシャル膜２は、ｎ^－型エピタキシャル層とされる。ｎ^－型エピタキシャル層は、後述する拡散層等の一面側素子構成部分２２が形成される部分であり、例えば、厚さが１０μｍ程度とされる。以下では、加工ウェハ２０のうちのエピタキシャル膜２側の面を加工ウェハ２０の一面２０ａとし、加工ウェハ２０のうちのＳｉＣウェハ１側の面を加工ウェハ２０の他面２０ｂとし、一面２０ａと他面２０ｂとを繋ぐ面を側面２０ｃとする。

また、加工ウェハ２０としては、外縁部である側面２０ｃ側にベベリング部２１が形成されたものを用意する。具体的には、ベベリング部２１は、図３に示されるように、加工ウェハ２０の一面２０ａと他面２０ｂとの間の中心を通り、加工ウェハ２０の面方向に沿った面を水平仮想面Ｋとすると、水平仮想面Ｋを基準として、一面２０ａ側の部分と他面２０ｂ側の部分とが非対称となるように形成されている。より詳しくは、ベベリング部２１は、加工ウェハ２０の他面２０ｂの面積が一面２０ａの面積よりも大きくなるように形成されている。言い換えると、ベベリング部２１は、一面２０ａとベベリング部２１との境界を通り、水平仮想面Ｋに直交する面を第１直交仮想面Ｋ１とし、他面２０ｂとベベリング部２１との境界を通り、水平仮想面Ｋに直交する面を第２直交仮想面Ｋ２とすると、第２直交仮想面Ｋ２の方が第１直交仮想面Ｋ１より加工ウェハ２０の外縁部に位置するように形成されている。さらに言い換えると、ベベリング部２１は、水平仮想面Ｋより他面２０ｂ側の部分の曲率が、水平仮想面Ｋより一面２０ａ側の部分の曲率より大きくなるように形成されている。本実施形態では、例えば、水平仮想面Ｋと側面２０ｃとの交差する部分と、第１直交仮想面Ｋ１との間の長さを長さｄとすると、長さｄが１００μｍ以上となるようにベベリング部２１が形成されている。

なお、このような加工ウェハ２０は、例えば、次のように用意される。すなわち、例えば、ＳｉＣウェハ１を用意する際、上記のように、第１主面１ａが第２主面１ｂよりも面積が大きく、側面１ｃが湾曲したものを用意する。これにより、ＳｉＣウェハ１の第１主面１ａ上にエピタキシャル膜２を形成した際にエピタキシャル膜２の形状が下地となるＳｉＣウェハ１の形状を引き継ぐため、他面２０ｂの面積が一面２０ａの面積よりも大きくなるように形成された加工ウェハ２０が用意される。また、このような加工ウェハ２０は、例えば、ＳｉＣウェハ１の第１主面１ａ上にエピタキシャル膜２を形成した後、適宜エッチング等の形状調整処理を行って上記ベベリング部２１を形成することで用意される。

次に、図１Ｃに示されるように、一般的な半導体製造プロセスを行い、各チップ形成領域ＲＡに、ゲート電極１４や、図示しない拡散層、表面電極、配線パターン、パッシベーション膜等の半導体素子における一面側素子構成部分２２を形成する工程を行う。なお、ここでの半導体素子は、種々の構成のものが採用され、例えば、パワーデバイス等が採用される。その後、必要に応じ、加工ウェハ２０の一面２０ａ側に、レジスト等で構成される表面保護膜を形成する。

続いて、図１Ｄに示されるように、加工ウェハ２０の一面２０ａ側に保持部材３０を配置する。保持部材３０は、例えば、基材３１と粘着剤３２とを有するダイシングテープ等が用いられる。基材３１は、製造工程中に反り難い材料で構成され、例えば、ガラス、シリコン基板、セラミックス等で構成される。粘着剤３２は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。この場合、粘着剤３２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。但し、粘着剤３２は、後述する図１Ｇの他面側素子構成部分２５を形成する際等にも粘着力を維持する材料で構成される。

次に、図１Ｅに示されるように、加工ウェハ２０の他面２０ｂに対する法線方向からレーザ光Ｌを照射し、加工ウェハ２０の他面２０ｂから所定深さＨとなる位置に、加工ウェハ２０の面方向に沿った変質層２３を形成する。本実施形態では、変質層２３を形成する際の所定深さＨは、後述するチップ構成ウェハ５０のハンドリングのし易さや後述する半導体チップ１００の耐圧等に応じて設定され、例えば、チップ構成ウェハ５０の厚さが１００μｍ程度となるように、２００～３７０μｍ程度とされる。なお、ここでの深さとは、他面２０ｂから一面２０ａに沿った方向の長さであり、他面２０ｂの法線方向である深さ方向に沿った長さのことである。

以下、変質層２３を形成する工程について具体的に説明する。変質層２３を形成する場合には、まず、レーザ光Ｌを発振するレーザ光源、レーザ光Ｌの光軸（すなわち、光路）の向きを変えるように配置されたミラー、およびレーザ光Ｌを集光するための集光用レンズ（すなわち、集光光学系）、変位可能なステージ等を有するレーザ装置を用意する。そして、変質層２３を形成する際には、加工ウェハ２０をステージに載置し、レーザ光Ｌを加工ウェハ２０の他面２０ｂから照射してレーザ光の集光点が所定深さＨとなるようにしつつ、レーザ光Ｌの集光点が加工ウェハ２０の面方向に沿って相対的に走査されるように、ステージ等の位置を調整する。

さらに、詳しくは、変質層２３を形成する場合には以下のようにする。すなわち、図４に示されるように、オフ方向ＡをＹ方向とし、Ｙ方向と直交しつつ、加工ウェハ２０の一面２０ａと平行な面方向をＸ方向とすると、レーザ光ＬがＸ方向に沿って走査された後、Ｙ方向にずらされて再びＸ方向に沿って走査されるようにする。これにより、加工ウェハ２０の内部では、図５および図６に示されるように、レーザ光Ｌが照射されることでＳｉＣがアモルファスＳｉとアモルファスＣに分離し、分離後のアモルファスＣに効率的にレーザ光Ｌが吸収されることで改質層２３ａが形成される。また、改質層２３ａからｃ面１１に沿って伝搬するクラック２３ｂが形成される。これにより、加工ウェハ２０の内部に、改質層２３ａとクラック２３ｂとで形成される変質層２３が形成される。

なお、図６は、図５中のVI－VI線に沿った断面模式図である。また、レーザ光ＬのＹ方向にずらされる量（すなわち、インデックス量）は、ｃ面方向に伝搬して形成されるクラック２３ｂの幅に基づいて設定される。例えば、本実施形態では、改質層２３ａの片側に形成されるクラック２３ｂの幅をＷ１とした場合、Ｙ軸方向のインデックス量をＷとすると、Ｗ１≦Ｗ≦２×Ｗ１を満たすように形成される。

本実施形態では、例えば、変質層２３を形成する際には、レーザ出力が２．０Ｗ、送り速度が７８５ｍｍ／ｓ、加工時間が１５分程度とされる。但し、これらの条件は１例であり、本発明者らは、例えば、レーザ出力を２．０Ｗより高い場合や低い場合においても、各条件を調整することにより、適切に変質層２３が形成されることを確認している。

ここで、加工ウェハ２０は、ベベリング部２１が形成されている。このため、上記のように加工ウェハ２０の他面２０ｂからレーザ光Ｌを照射した際、ベベリング部２１では、レーザ光が散乱等することにより、内部に適切に変質層２３が形成されない可能性がある。

このため、本実施形態では、上記のように、加工ウェハ２０の他面２０ｂの面積が一面２０ａの面積よりも大きくなるようにベベリング部２１が形成されている。したがって、加工ウェハ２０の他面２０ｂの面積が一面２０ａの面積以下となるようにベベリング部２１が形成されている場合と比較して、レーザ光Ｌを加工ウェハ２０の外縁部の直近まで照射し易くできる。したがって、変質層２３を加工ウェハ２０の外縁部まで形成し易くできる。

そして、本実施形態では、さらに、ベベリング部２１および深さＨは、図７に示されるように、変質層２３が第２直交仮想面Ｋ２と交差しないように調整される。言い換えると、ベベリング部２１および深さＨは、深さ方向において、深さＨより、他面２０ｂとベベリング部２１との境界から側面２０ｃまでの深さｈが短くなるように調整されている。なお、他面２０ｂとベベリング部２１との境界から側面２０ｃまでの深さｈとは、言い換えると、第２直交仮想面Ｋ２における加工ウェハ２０の内部に位置する部分の長さのことである。これにより、変質層２３が形成される部分と対向する部分に他面２０ｂが位置することになるため、変質層２３が形成される部分に対して十分にレーザ光Ｌを集光させることができる。

次に、図１Ｆに示されるように、加工ウェハ２０の他面２０ｂ側に補助部材４０を配置する。なお、補助部材４０は、例えば、保持部材３０と同様に、基材４１と、粘着力を変化させることのできる粘着剤４２とで構成される。この場合、補助部材４０における基材は、例えば、ガラス、シリコン基板、セラミックス等で構成され、補助部材４０における粘着剤４２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。そして、保持部材３０および補助部材４０を把持して加工ウェハ２０の厚さ方向に引張力等を印加し、変質層２３を境界（すなわち、分岐の起点）としてチップ構成ウェハ５０とリサイクルウェハ６０とに分離する。

なお、以下では、チップ構成ウェハ５０のうちの一面側素子構成部分２２が形成されている側の面を一面５０ａとし、チップ構成ウェハ５０のうちの分離された面側を他面５０ｂとし、リサイクルウェハ６０のうちの分離された面側を一面６０ａとして説明する。また、図１Ｆ以降の各図では、チップ構成ウェハ５０の他面５０ｂおよびリサイクルウェハ６０の一面６０ａに残存する変質層２３等を適宜省略して示している。

その後、図１Ｇに示されるように、一般的な半導体製造プロセスを行い、チップ構成ウェハ５０の他面５０ｂに、裏面電極を構成する金属膜２４等の半導体素子における他面側素子構成部分２５を形成する工程を行う。

なお、この他面側素子構成部分２５を形成する工程の前に、必要に応じて、ＣＭＰ（chemical mechanical polishingの略)法等でチップ構成ウェハ５０の他面５０ｂを平坦化する工程を行うようにしてもよい。図１Ｇは、チップ構成ウェハ５０の他面５０ｂを平坦化した場合の図を示している。また、他面側素子構成部分２５を形成する工程を行った後、必要に応じて、金属膜２４とチップ構成ウェハ５０の他面５０ｂとをオーミック接触とするため、レーザアニール等の加熱処理等を行うようにしてもよい。

その後、図１Ｈに示されるように、チップ構成ウェハ５０の他面５０ｂ側、つまり金属膜２４側に支持部材７０を配置する。支持部材７０は、例えば、ダイシングテープ等で構成されるが、保持部材３０と同様に、基材７１と、粘着力を変化させることのできる粘着剤７２とで構成されていてもよい。保持部材７０を基材７１と粘着剤７２とで構成する場合、基材７１は、例えば、ガラス、シリコン基板、セラミックス等で構成され、粘着剤７２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。

次に、図１Ｉに示されるように、保持部材３０における粘着剤３２の粘着力を弱まらせ、チップ構成ウェハ５０のうちの一面５０ａ側に貼り付けてある保持部材３０を剥離する。例えば、粘着剤３２が紫外線硬化樹脂で構成されている場合には、紫外線を照射して保持部材３０を剥離する。

続いて、図１Ｊに示されるように、ダイシングソーもしくはレーザダイシング等により、チップ構成ウェハ５０をチップ単位に個片化することで、各半導体チップ１００を構成する。この際、本実施形態では、チップ構成ウェハ５０をチップ単位に分割しつつも、支持部材７０の基材７１については切断されること無く繋がったままの状態となるように、ダイシング深さを調整している。

その後の工程については図示しないが、支持部材７０をエキスパンドし、ダイシングカットした部分にて各半導体チップ１００の間隔を広げる。その後、加熱処理や光を照射する等して粘着剤７２の粘着力を弱まらせ、半導体チップ１００をピックアップする。これにより、半導体チップ１００が製造される。

また、図１Ｆの工程で構成されたリサイクルウェハ６０は、ＳｉＣウェハ１として再び上記図１Ａ以降の工程を行うのに利用される。これにより、ＳｉＣウェハ１は、半導体チップ１００を構成するのに複数回利用されることができる。この場合、ＳｉＣウェハ１は、リサイクルウェハ６０のうちの分離された側の一面６０ａが平坦面となると共に、変質層２３が残存しないように、研磨装置を用いたＣＭＰ法やドライエッチング等で一面６０ａが処理されることが好ましい。また、リサイクルウェハ６０（すなわち、ＳｉＣウェハ１）の厚さが薄くなってきた場合には、図１Ｋに示されるように、ＳｉＣウェハ１の厚さを確保するための厚さ用エピタキシャル膜３を形成してＳｉＣウェハ１とし、当該ＳｉＣウェハ１上にエピタキシャル膜２を形成して加工ウェハ２０としてもよい。なお、厚さ用エピタキシャル膜３は、例えば、ｎ^＋型エピタキシャル層で構成される。また、厚さ用エピタキシャル膜３を形成した場合、ベベリング部２１を形成するための形状調整処理は、厚さ用エピタキシャル膜３を形成した後に行ってもよいし、エピタキシャル膜２を形成した後に行ってもよい。厚さ用エピタキシャル膜３を形成した後に形状調整処理を行う場合には、エピタキシャル膜２を形成した際にエピタキシャル膜２が厚さ用エピタキシャル膜３の形状を引き継ぐことにより、上記ベベリング部２１が形成される。

以上説明した本実施形態によれば、加工ウェハ２０の他面２０ｂの面積が一面２０ａの面積よりも大きくなるようにベベリング部２１が形成されている。したがって、レーザ光Ｌを照射して加工ウェハ２０の内部に変質層２３を形成する際、加工ウェハ２０の他面２０ｂの面積が一面２０ａの面積以下とされている場合と比較して、レーザ光Ｌが加工ウェハ２０の外縁部の直近まで照射され易くなる。したがって、変質層２３を加工ウェハ２０の外縁部まで形成し易くでき、加工ウェハ２０からチップ構成ウェハ５０を分離し易くできる。

ところで、加工ウェハ２０の外縁部までレーザ光Ｌを照射する場合、レーザ光Ｌを照射する前にベベリング部２１を除去するエッジトリミングを行うことにより、加工ウェハ２０の側面２０ｃを一面２０ａに対して直交するようにすることも考えられる。しかしながら、この方法では、加工ウェハ２０の面積が小さくなる。特に、本実施形態では、変質層２３を境界として加工ウェハ２０をチップ構成ウェハ５０とリサイクルウェハ６０とに分離し、分離したリサイクルウェハ６０を再度ＳｉＣウェハ１として利用する。このため、ベベリング部２１を除去する方法では、チップ構成ウェハ５０を形成する度にＳｉＣウェハ１の面積が小さくなり、製造される半導体チップ１００が徐々に少なくなってしまう。

これに対し、本実施形態では、ベベリング部２１の形状を調整するのみでよいため、ＳｉＣウェハ１の面積が小さくなることを抑制できる。このため、本実施形態では、半導体チップ１００を製造する度にＳｉＣウェハ１が小さくなることを抑制しつつ、好適に加工ウェハ２０からチップ構成ウェハ５０とリサイクルウェハ６０（すなわち、ＳｉＣウェハ１）とに分離できる。

（１）本実施形態では、ベベリング部２１は、水平仮想面Ｋより他面２０ｂ側の部分の曲率が、水平仮想面Ｋより一面２０ａ側の部分の曲率より大きくなるように形成されている。これにより、他面２０ｂの面積が一面２０ａの面積よりも大きくなる加工ウェハ２０を容易に構成できる。

（２）本実施形態では、ベベリング部２１および深さＨは、深さ方向において、深さＨより、他面２０ｂとベベリング部２１との境界から側面２０ｃまでの深さｈが短くなるように調整されている。このため、変質層２３が形成される部分と対向する部分に他面２０ｂが位置することになるため、変質層２３が形成される部分に対して十分にレーザ光Ｌを集光させることができる。したがって、変質層２３が加工ウェハ２０の側面２０ｃまで形成されないことを抑制できる。

（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

さらに、上記各実施形態において、図１Ｂのエピタキシャル膜２を形成する工程では、ＳｉＣウェハ１の第２主面１ｂ側にもエピタキシャル膜が形成されるようにしてもよい。これによれば、リサイクルウェハ６０として所定以上の厚さを残し易くなり、再利用できる回数の増加を図ることができる。

１ ＳｉＣウェハ
１ａ 第１主面
１ｂ 第２主面
２ エピタキシャル膜
２０ 加工ウェハ
２０ａ 一面
２０ｂ 他面
２１ ベベリング部
５０ チップ構成ウェハ
６０ リサイクルウェハ

Claims (3)

1. 半導体素子が形成されるチップ構成ウェハの製造方法であって、
   第１主面（１ａ）および前記第１主面と反対側の第２主面（１ｂ）を有し、炭化珪素で構成される炭化珪素ウェハ（１）を用意することと、
   前記炭化珪素ウェハの第１主面上に、炭化珪素で構成されるエピタキシャル膜（２）を形成し、前記エピタキシャル膜側の面を一面（２０ａ）とすると共に前記炭化珪素ウェハ側の面を他面（２０ｂ）とする加工ウェハ（２０）を用意することと、
   前記加工ウェハの他面から当該加工ウェハの内部にレーザ光（Ｌ）を照射することにより、前記加工ウェハの面方向に沿った変質層（２３）を形成することと、
   前記変質層を境界として前記加工ウェハを分離することにより、前記加工ウェハを、前記加工ウェハの一面側のチップ構成ウェハ（５０）と、前記加工ウェハの他面側のリサイクルウェハ（６０）とに分離することと、
   前記リサイクルウェハを再び前記炭化珪素ウェハとして利用することと、を行い、
   前記加工ウェハを用意することでは、当該加工ウェハの外縁部に、前記他面が前記一面よりも面積が大きくなるベベリング部（２１）が形成されたものを用意するチップ構成ウェハの製造方法。
2. 前記加工ウェハを用意することでは、前記一面と前記他面との間の中心を通り、当該加工ウェハの面方向に沿った面を仮想面（Ｋ）とすると、前記仮想面の端部と前記他面との間に位置する部分の曲率が、前記仮想面の端部と前記一面との間に位置する部分の曲率より大きくなる前記ベベリング部が形成された前記加工ウェハを用意する請求項１に記載のチップ構成ウェハの製造方法。
3. 前記加工ウェハを用意することでは、前記他面から前記一面に沿った方向を深さ方向とすると、深さ方向において、前記他面から前記変質層を形成する部分の深さ（Ｈ）より、前記他面と前記ベベリング部との境界から、前記一面と前記他面との間を繋ぐ側面（２０ｃ）までの深さ（ｈ）が短くされている請求項１または２に記載のチップ構成ウェハの製造方法。

Images