JP2018070415A - ＧａＮウエハの製造方法 - Google Patents
ＧａＮウエハの製造方法 Download PDFInfo
- Publication number
- JP2018070415A JP2018070415A JP2016212778A JP2016212778A JP2018070415A JP 2018070415 A JP2018070415 A JP 2018070415A JP 2016212778 A JP2016212778 A JP 2016212778A JP 2016212778 A JP2016212778 A JP 2016212778A JP 2018070415 A JP2018070415 A JP 2018070415A
- Authority
- JP
- Japan
- Prior art keywords
- gan
- crystal
- seed
- wafer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】ＧａＮバルク結晶成長工程の時間短縮が可能なＧａＮウエハ製造方法の提供。【解決手段】（i）主シード表面を有するＧａＮシード１０を準備する第一ステップと、（ii）ＧａＮシード１０の主シード表面上にＧａＮバルク結晶２０をエピタキシャル成長させて、ＧａＮシード１０およびＧａＮバルク結晶２０を含むＧａＮ結晶複合体３０を得る第二ステップと、（iii）ＧａＮ結晶複合体３０を加工して、互いに同じサイズおよび面方位を有するＮ枚（≧２）のＧａＮウエハ５０を得る第三ステップとを含み、第三ステップにおいて、複数のスライス予定面２に沿ってスライス片４０を作製し、各スライス片４０から１枚ずつＧａＮウエハ５０を取り出す際に、ＧａＮウエハ取り出し位置４を、スライス予定面２の傾斜方向３に沿って互いにずらすことにより、第二ステップＳ２におけるＧａＮバルク結晶２０の必要成長厚を減じることができるＧａＮウエハの製造方法。【選択図】図４
Description
本発明は、主としてＧａＮ（窒化ガリウム）ウエハの製造方法に関する。
ＧａＮ結晶のみから構成されるウエハであるＧａＮウエハ（ＧａＮ単結晶基板ともいう）が、窒化物半導体デバイス用の基板として注目されている。
窒化物半導体は、窒化物系III−V族化合物半導体、III族窒化物系化合物半導体、ＧａＮ系半導体などとも呼ばれ、ＧａＮの他に、ＧａＮのＧａの一部または全部が、他の周期表１３族元素（Ｂ、Ａｌ、Ｉｎ）に置換された化合物を含む。一例を挙げれば、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ等である。
窒化物半導体は、窒化物系III−V族化合物半導体、III族窒化物系化合物半導体、ＧａＮ系半導体などとも呼ばれ、ＧａＮの他に、ＧａＮのＧａの一部または全部が、他の周期表１３族元素（Ｂ、Ａｌ、Ｉｎ）に置換された化合物を含む。一例を挙げれば、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ等である。
ＧａＮウエハは、複数のＧａＮ単結晶片で構成したシード上にＧａＮバルク結晶を成長させ、そのＧａＮバルク結晶にスライシング、研削、研磨等の加工を施すことにより製造することができる（特許文献１）。
非極性または半極性ＧａＮ基板をシードに用いてＧａＮバルク結晶を成長させたあと、該シードの主表面に対し傾斜したスライス予定面に沿って該ＧａＮバルク結晶をスライスする、ＧａＮウエハの製造方法が知られている（特許文献２）。
非極性または半極性ＧａＮ基板をシードに用いてＧａＮバルク結晶を成長させたあと、該シードの主表面に対し傾斜したスライス予定面に沿って該ＧａＮバルク結晶をスライスする、ＧａＮウエハの製造方法が知られている（特許文献２）。
ＧａＮウエハの製造において最も長い時間が費やされる工程のひとつが、ＧａＮバルク結晶を成長させる工程である。しかし、高品質のＧａＮ結晶を高いレートで成長させることは容易ではない。それ故に、ＧａＮ結晶の成長レートの改善以外の手段で該工程の時間短縮を図ることができれば、ＧａＮウエハのコスト低減にとって有用であると本発明者は考えた。
本発明は、ＧａＮバルク結晶を成長させる工程の時間短縮に寄与し得る、ＧａＮウエハの新規な製造方法を提供することを主たる目的とする。
本発明は、ＧａＮバルク結晶を成長させる工程の時間短縮に寄与し得る、ＧａＮウエハの新規な製造方法を提供することを主たる目的とする。
本発明の実施形態には、次に記すＧａＮウエハ製造方法が含まれる。
（１）（i）主シード表面を有するＧａＮシードを準備する第一ステップと、（ii）該ＧａＮシードの該主シード表面上にＧａＮバルク結晶をエピタキシャル成長させて、該ＧａＮシードおよび該ＧａＮバルク結晶を含むＧａＮ結晶複合体を得る第二ステップと、（iii）該ＧａＮ結晶複合体を加工して、互いに同じサイズおよび面方位を有するＮ枚（ただし、Ｎは２以上の整数）のＧａＮウエハを得る第三ステップとを含み；該第三ステップは、該主シード表面に対し３０°以下の傾斜角で傾斜する互いに平行なＮ＋１以上のスライス予定面に沿って該ＧａＮバルク結晶をスライスすることを含み；該第二ステップにおける該ＧａＮバルク結晶の必要成長厚を減じ得るよう、該ＧａＮ結晶複合体における該ＧａＮウエハの取り出し位置を該スライス予定面の傾斜方向に沿って互いにずらしたことを特徴とするＧａＮウエハ製造方法。
（２）前記第二ステップにおける前記ＧａＮバルク結晶の成長厚をｔ、前記ＧａＮウエハの前記傾斜方向のサイズをＬS、前記傾斜角をθ、前記スライス予定面間のピッチをｐとしたとき、下記数式１〜４のいずれかが充足される、前記（１）に記載の製造方法。
０．９ｔmin≦ｔ＜ｔmin・・・数式１
０．８ｔmin≦ｔ＜０．９ｔmin・・・数式２
０．７ｔmin≦ｔ＜０．８ｔmin・・・数式３
ＬS×ｓｉｎθ＋ｐ×ｃｏｓθ≦ｔ＜０．７ｔmin・・・数式４
ただし、上記数式１〜４においてｔminは次式で表される。
ｔmin＝ＬS×ｓｉｎθ＋Ｎ×ｐ×ｃｏｓθ
（３）前記主シード表面は、前記主シード表面と前記スライス予定面との交線の方向のサイズよりも、該交線と直交する方向のサイズの方が大きい、前記（１）または（２）に記載の製造方法。
（４）前記ＧａＮシードがＧａＮ単結晶基板である、前記（１）〜（３）のいずれかに記載の製造方法。
（５）前記ＧａＮシードは、結晶性が局所的に低下した領域を互いの境界として複数の結晶領域が横方向に並んだ構造を有するＧａＮ単結晶基板であり、かつ、該複数の結晶領域のうち隣り合うもの同士が前記主シード表面上で形成する境界線の少なくとも一部が、前記傾斜方向と９０°±１０°の角度を成す、前記（４）に記載の製造方法。
（６）前記ＧａＮシードが、複数のＧａＮ単結晶片を横方向に継ぎ合わせてなる継ぎ合わせＧａＮ基板であり、かつ、該複数のＧａＮ結晶片のうち隣り合うもの同士が前記主シード表面上で形成する境界線の少なくとも一部が、前記傾斜方向と９０°±１０°の角度を成す、前記（１）〜（３）のいずれかに記載の製造方法。
（７）前記ＧａＮシードが、複数のＧａＮ単結晶片を横方向に隣接させて並べてなる複合シードであり、かつ、該複数のＧａＮ単結晶片のうち隣り合うもの同士が前記主シード表面上で形成する境界線の少なくとも一部が、前記傾斜方向と９０°±１０°の角度を成す、前記（１）〜（３）のいずれかに記載の製造方法。
（８）前記第三ステップでは、前記ＧａＮバルク結晶をスライスする前に、前記ＧａＮ結晶複合体から前記ＧａＮシードを切除する、前記（１）〜（７）のいずれかに記載の製造方法。
（９）前記主シード表面が非極性または半極性表面である、前記（１）〜（８）のいずれかに記載の製造方法。
（１０）前記主シード表面の法線の方向と平行または最も平行に近い低指数方位が＜１０−１−１＞、＜３０−３−２＞、＜２０−２−１＞、＜３０−３−１＞、＜１０−１０＞、＜３０−３１＞、＜２０−２１＞、＜３０−３２＞または＜１０−１１＞である、前記（９）に記載の製造方法。
（１１）前記ＧａＮウエハが、｛１０−１−１｝ウエハ、｛３０−３−２｝ウエハ、｛２０−２−１｝ウエハ、｛３０−３−１｝ウエハ、｛１０−１０｝ウエハ、｛３０−３１｝ウエハ、｛２０−２１｝ウエハ、｛３０−３２｝ウエハまたは｛１０−１１｝ウエハである、前記（９）に記載の製造方法。
（１２）（i）主シード表面を有するシードを準備する第一ステップと、（ii）該シードの該主シード表面上に半導体バルク結晶をエピタキシャル成長させて、該シードおよび該半導体バルク結晶を含む半導体結晶複合体を得る第二ステップと、（iii）該半導体結晶複合体を加工して、互いに同じサイズおよび面方位を有するＮ枚（ただし、Ｎは２以上の整数）の半導体ウエハを得る第三ステップとを含み；該第三ステップは、該主シード表面に対し３０°以下の傾斜角で傾斜する互いに平行なＮ＋１以上のスライス予定面に沿って該半導体バルク結晶をスライスすることを含み；該第二ステップにおける該半導体バルク結晶の必要成長厚を減じ得るよう、該半導体結晶複合体における該半導体ウエハの取り出し位置を該スライス予定面の傾斜方向に沿って互いにずらしたことを特徴とする半導体ウエハ製造方法。
（１３）前記第二ステップにおける前記半導体バルク結晶の成長厚をｔ、前記半導体ウエハの前記傾斜方向のサイズをＬS、前記傾斜角をθ、前記スライス予定面間のピッチをｐとしたとき、下記数式１〜４のいずれかが充足される、前記（１２）に記載の製造方法。
０．９ｔmin≦ｔ＜ｔmin・・・数式１
０．８ｔmin≦ｔ＜０．９ｔmin・・・数式２
０．７ｔmin≦ｔ＜０．８ｔmin・・・数式３
ＬS×ｓｉｎθ＋ｐ×ｃｏｓθ≦ｔ＜０．７ｔmin・・・数式４
ただし、上記数式１〜４においてｔminは次式で表される。
ｔmin＝ＬS×ｓｉｎθ＋Ｎ×ｐ×ｃｏｓθ
（１４）前記半導体バルク結晶が窒化物半導体結晶である、前記（１２）または（１３）に記載の製造方法。
（１）（i）主シード表面を有するＧａＮシードを準備する第一ステップと、（ii）該ＧａＮシードの該主シード表面上にＧａＮバルク結晶をエピタキシャル成長させて、該ＧａＮシードおよび該ＧａＮバルク結晶を含むＧａＮ結晶複合体を得る第二ステップと、（iii）該ＧａＮ結晶複合体を加工して、互いに同じサイズおよび面方位を有するＮ枚（ただし、Ｎは２以上の整数）のＧａＮウエハを得る第三ステップとを含み；該第三ステップは、該主シード表面に対し３０°以下の傾斜角で傾斜する互いに平行なＮ＋１以上のスライス予定面に沿って該ＧａＮバルク結晶をスライスすることを含み；該第二ステップにおける該ＧａＮバルク結晶の必要成長厚を減じ得るよう、該ＧａＮ結晶複合体における該ＧａＮウエハの取り出し位置を該スライス予定面の傾斜方向に沿って互いにずらしたことを特徴とするＧａＮウエハ製造方法。
（２）前記第二ステップにおける前記ＧａＮバルク結晶の成長厚をｔ、前記ＧａＮウエハの前記傾斜方向のサイズをＬS、前記傾斜角をθ、前記スライス予定面間のピッチをｐとしたとき、下記数式１〜４のいずれかが充足される、前記（１）に記載の製造方法。
０．９ｔmin≦ｔ＜ｔmin・・・数式１
０．８ｔmin≦ｔ＜０．９ｔmin・・・数式２
０．７ｔmin≦ｔ＜０．８ｔmin・・・数式３
ＬS×ｓｉｎθ＋ｐ×ｃｏｓθ≦ｔ＜０．７ｔmin・・・数式４
ただし、上記数式１〜４においてｔminは次式で表される。
ｔmin＝ＬS×ｓｉｎθ＋Ｎ×ｐ×ｃｏｓθ
（３）前記主シード表面は、前記主シード表面と前記スライス予定面との交線の方向のサイズよりも、該交線と直交する方向のサイズの方が大きい、前記（１）または（２）に記載の製造方法。
（４）前記ＧａＮシードがＧａＮ単結晶基板である、前記（１）〜（３）のいずれかに記載の製造方法。
（５）前記ＧａＮシードは、結晶性が局所的に低下した領域を互いの境界として複数の結晶領域が横方向に並んだ構造を有するＧａＮ単結晶基板であり、かつ、該複数の結晶領域のうち隣り合うもの同士が前記主シード表面上で形成する境界線の少なくとも一部が、前記傾斜方向と９０°±１０°の角度を成す、前記（４）に記載の製造方法。
（６）前記ＧａＮシードが、複数のＧａＮ単結晶片を横方向に継ぎ合わせてなる継ぎ合わせＧａＮ基板であり、かつ、該複数のＧａＮ結晶片のうち隣り合うもの同士が前記主シード表面上で形成する境界線の少なくとも一部が、前記傾斜方向と９０°±１０°の角度を成す、前記（１）〜（３）のいずれかに記載の製造方法。
（７）前記ＧａＮシードが、複数のＧａＮ単結晶片を横方向に隣接させて並べてなる複合シードであり、かつ、該複数のＧａＮ単結晶片のうち隣り合うもの同士が前記主シード表面上で形成する境界線の少なくとも一部が、前記傾斜方向と９０°±１０°の角度を成す、前記（１）〜（３）のいずれかに記載の製造方法。
（８）前記第三ステップでは、前記ＧａＮバルク結晶をスライスする前に、前記ＧａＮ結晶複合体から前記ＧａＮシードを切除する、前記（１）〜（７）のいずれかに記載の製造方法。
（９）前記主シード表面が非極性または半極性表面である、前記（１）〜（８）のいずれかに記載の製造方法。
（１０）前記主シード表面の法線の方向と平行または最も平行に近い低指数方位が＜１０−１−１＞、＜３０−３−２＞、＜２０−２−１＞、＜３０−３−１＞、＜１０−１０＞、＜３０−３１＞、＜２０−２１＞、＜３０−３２＞または＜１０−１１＞である、前記（９）に記載の製造方法。
（１１）前記ＧａＮウエハが、｛１０−１−１｝ウエハ、｛３０−３−２｝ウエハ、｛２０−２−１｝ウエハ、｛３０−３−１｝ウエハ、｛１０−１０｝ウエハ、｛３０−３１｝ウエハ、｛２０−２１｝ウエハ、｛３０−３２｝ウエハまたは｛１０−１１｝ウエハである、前記（９）に記載の製造方法。
（１２）（i）主シード表面を有するシードを準備する第一ステップと、（ii）該シードの該主シード表面上に半導体バルク結晶をエピタキシャル成長させて、該シードおよび該半導体バルク結晶を含む半導体結晶複合体を得る第二ステップと、（iii）該半導体結晶複合体を加工して、互いに同じサイズおよび面方位を有するＮ枚（ただし、Ｎは２以上の整数）の半導体ウエハを得る第三ステップとを含み；該第三ステップは、該主シード表面に対し３０°以下の傾斜角で傾斜する互いに平行なＮ＋１以上のスライス予定面に沿って該半導体バルク結晶をスライスすることを含み；該第二ステップにおける該半導体バルク結晶の必要成長厚を減じ得るよう、該半導体結晶複合体における該半導体ウエハの取り出し位置を該スライス予定面の傾斜方向に沿って互いにずらしたことを特徴とする半導体ウエハ製造方法。
（１３）前記第二ステップにおける前記半導体バルク結晶の成長厚をｔ、前記半導体ウエハの前記傾斜方向のサイズをＬS、前記傾斜角をθ、前記スライス予定面間のピッチをｐとしたとき、下記数式１〜４のいずれかが充足される、前記（１２）に記載の製造方法。
０．９ｔmin≦ｔ＜ｔmin・・・数式１
０．８ｔmin≦ｔ＜０．９ｔmin・・・数式２
０．７ｔmin≦ｔ＜０．８ｔmin・・・数式３
ＬS×ｓｉｎθ＋ｐ×ｃｏｓθ≦ｔ＜０．７ｔmin・・・数式４
ただし、上記数式１〜４においてｔminは次式で表される。
ｔmin＝ＬS×ｓｉｎθ＋Ｎ×ｐ×ｃｏｓθ
（１４）前記半導体バルク結晶が窒化物半導体結晶である、前記（１２）または（１３）に記載の製造方法。
本発明の好ましい実施形態によれば、ＧａＮバルク結晶を成長させる工程の時間短縮に寄与し得る、ＧａＮウエハの新規な製造方法が提供される。
ＧａＮは、六方晶系に属するウルツ鉱型の結晶構造を取る。ＧａＮでは、［０００１］および［０００−１］に平行な結晶軸がｃ軸、＜１０−１０＞に平行な結晶軸がｍ軸、＜１１−２０＞に平行な結晶軸がａ軸と呼ばれる。ｃ軸に直交する結晶面はＣ面（C-plane）、ｍ軸に直交する結晶面はＭ面（M-plane）、ａ軸に直交する結晶面はＡ面（A-plane）と呼ばれる。
ｃ軸に直交するＧａＮ表面には、（０００１）表面（ガリウム極性表面）と（０００−１）表面（窒素極性表面）とがある。これらの表面は極性表面とも呼ばれる。
ｃ軸に平行なＧａＮ表面、すなわち｛１０−１０｝表面や｛１１−２０｝表面のようにミラー指数｛ｈｋｉｌ｝のｌが０（ゼロ）であるＧａＮ表面は、非極性表面と呼ばれる。
極性表面でも非極性表面でもないＧａＮ結晶表面は、半極性表面と呼ばれる。
本明細書において、結晶軸、結晶表面、結晶方位等に言及する場合には、特に断らない限り、ＧａＮの結晶軸、結晶表面、結晶方位等を意味するものとする。
ｃ軸に直交するＧａＮ表面には、（０００１）表面（ガリウム極性表面）と（０００−１）表面（窒素極性表面）とがある。これらの表面は極性表面とも呼ばれる。
ｃ軸に平行なＧａＮ表面、すなわち｛１０−１０｝表面や｛１１−２０｝表面のようにミラー指数｛ｈｋｉｌ｝のｌが０（ゼロ）であるＧａＮ表面は、非極性表面と呼ばれる。
極性表面でも非極性表面でもないＧａＮ結晶表面は、半極性表面と呼ばれる。
本明細書において、結晶軸、結晶表面、結晶方位等に言及する場合には、特に断らない限り、ＧａＮの結晶軸、結晶表面、結晶方位等を意味するものとする。
以下、具体例に即して本発明を説明する。
図１に示すように、実施形態に係るＧａＮウエハ製造方法は、第一ステップＳ１、第二ステップＳ２および第三ステップＳ３を含む、少なくとも３つのステップからなり、この３つのステップ以外のステップを更に含んでいてもよい。
第一ステップＳ１では、図２に例示するような、主シード表面１２を有する板状のＧａＮシード１０を準備する。主シード表面１２は特定の面方位を有するＧａＮ表面であり、その上にＧａＮ結晶をエピタキシャル成長させることが可能である。
図１に示すように、実施形態に係るＧａＮウエハ製造方法は、第一ステップＳ１、第二ステップＳ２および第三ステップＳ３を含む、少なくとも３つのステップからなり、この３つのステップ以外のステップを更に含んでいてもよい。
第一ステップＳ１では、図２に例示するような、主シード表面１２を有する板状のＧａＮシード１０を準備する。主シード表面１２は特定の面方位を有するＧａＮ表面であり、その上にＧａＮ結晶をエピタキシャル成長させることが可能である。
第二ステップＳ２では、図３に示すように、第一ステップＳ１で準備したＧａＮシード１０の主シード表面１２上に、ＧａＮバルク結晶２０をエピタキシャル成長させて、ＧａＮ結晶複合体３０を得る。実際には、ＧａＮシード１０の端面１４上でもＧａＮが成長し得るため、ＧａＮバルク結晶２０の横方向のサイズはＧａＮシード１０の主シード表面１２のサイズよりも大きくなり得る。
ＧａＮバルク結晶２０の成長厚ｔは、通常、後の第三ステップＳ３においてＧａＮ結晶複合体３０から取り出すべきＧａＮウエハの設計厚および枚数を考慮して設定する。
ＧａＮバルク結晶２０の成長厚ｔは、通常、後の第三ステップＳ３においてＧａＮ結晶複合体３０から取り出すべきＧａＮウエハの設計厚および枚数を考慮して設定する。
第三ステップＳ３では、図４に示すように、第二ステップＳ２で得たＧａＮ結晶複合体３０を加工して、互いに同じサイズおよび面方位を有する複数のＧａＮウエハ５０を得る。
具体的には、図４（ａ）に示す複数のスライス予定面２（破線で表示）に沿って、図４（ｂ）に示すようにＧａＮ結晶複合体３０をスライスし、スライス片４０を得る。その後、必要な加工を行うことによって、図４（ｃ）に示すように、各スライス片から１枚ずつＧａＮウエハ５０を取り出す。
具体的には、図４（ａ）に示す複数のスライス予定面２（破線で表示）に沿って、図４（ｂ）に示すようにＧａＮ結晶複合体３０をスライスし、スライス片４０を得る。その後、必要な加工を行うことによって、図４（ｃ）に示すように、各スライス片から１枚ずつＧａＮウエハ５０を取り出す。
スライス予定面２の方向は、ＧａＮ結晶複合体３０から取り出すべきＧａＮウエハ５０の面方位に基づいて決定する。
ＧａＮシード１０の主シード表面１２に対するスライス予定面の傾斜角θは、好ましくは１°以上、より好ましくは３°以上、より好ましくは５°以上であり、また、通常３０°以下、好ましくは２０°以下、より好ましくは１５°以下である。傾斜角θが大きい程、本発明の実施により得られる効果が大きくなるが、傾斜角θが３０°を超えると、ＧａＮバルク結晶２０の必要な成長厚ｔが大きくなり過ぎる。
ＧａＮシード１０の主シード表面１２に対するスライス予定面の傾斜角θは、好ましくは１°以上、より好ましくは３°以上、より好ましくは５°以上であり、また、通常３０°以下、好ましくは２０°以下、より好ましくは１５°以下である。傾斜角θが大きい程、本発明の実施により得られる効果が大きくなるが、傾斜角θが３０°を超えると、ＧａＮバルク結晶２０の必要な成長厚ｔが大きくなり過ぎる。
スライス予定面２の傾斜方向３（以下、単に傾斜方向と呼ぶ場合がある）は、スライス予定面２と平行で、かつ、ＧａＮシード１０の主シード表面１２とスライス予定面２との交線に直交する方向として定義される。
ＧａＮ結晶複合体３０からＮ枚（Ｎは２以上の整数）のＧａＮウエハ５０を取り出すには、スライス予定面２の数を少なくともＮ＋１とする。スライス予定面２間のピッチｐは、ＧａＮウエハ５０の設計厚よりも大きく設定する。
ＧａＮ結晶複合体３０からＮ枚（Ｎは２以上の整数）のＧａＮウエハ５０を取り出すには、スライス予定面２の数を少なくともＮ＋１とする。スライス予定面２間のピッチｐは、ＧａＮウエハ５０の設計厚よりも大きく設定する。
ＧａＮ結晶複合体３０のスライスには、例えば、シングルワイヤソーやマルチワイヤソーを用いることができる。図４（ｂ）では、４つのスライス予定面２に沿ってスライスすることにより、ＧａＮウエハ５０を取り出し得るサイズのスライス片４０が３枚、ＧａＮ結晶複合体３０から切り出されている。
スライス片４０からＧａＮウエハ５０を取り出すための加工には、切断、くり抜き、研磨およびエッチングから選ばれる一以上が含まれ得る。切断には、機械的な方法、レーザーを用いる方法、エッチングを含む方法等、様々な方法がある。くり抜きも同様である。研磨には、グラインディング、ラッピング、ＣＭＰ等、各種の方法があり、一以上を適宜選択することができる。エッチングには乾式法と湿式法があり、いずれか一方または両方を使用し得る。
スライス片４０からＧａＮウエハ５０を取り出すための加工には、切断、くり抜き、研磨およびエッチングから選ばれる一以上が含まれ得る。切断には、機械的な方法、レーザーを用いる方法、エッチングを含む方法等、様々な方法がある。くり抜きも同様である。研磨には、グラインディング、ラッピング、ＣＭＰ等、各種の方法があり、一以上を適宜選択することができる。エッチングには乾式法と湿式法があり、いずれか一方または両方を使用し得る。
変形例においては、図５に示すように、ＧａＮシード１０をスライス予定面２に沿ってスライスする前に、ＧａＮ結晶複合体３０からＧａＮシード１０を切除してもよい。該変形例では、ＧａＮ結晶複合体３０から切り離されたＧａＮシード１０を、別のＧａＮバルク結晶を成長させるためのシードとして再利用することができる。
図４（ａ）および図５（ａ）では、ＧａＮ結晶複合体３０におけるＧａＮウエハ取り出し位置４、すなわち、ＧａＮウエハ５０がＧａＮ結晶複合体３０のどこから取り出されたのかが、点線で示されている。図４（ａ）および図５（ａ）が示すように、３つのＧａＮウエハ取り出し位置４は、スライス予定面２の傾斜方向３に沿って互いにずらされている。ずらし方向は、第二ステップＳ２におけるＧａＮバルク結晶２０の必要成長厚が減じられる方向である。
図６は比較のために示すもので、図６（ａ）では、ＧａＮ結晶複合体３０における３つのＧａＮウエハ取り出し位置４が、傾斜方向３に沿ってずらされていない。また、図６（ｂ）では、３つのＧａＮウエハ取り出し位置４が、傾斜方向３に沿って、図４および図５の例とは反対向きにずらされている。
図６（ａ）および（ｂ）の例と比較すると、実施形態に係る図４および図５の例では、同じサイズおよび面方位を有する３枚のＧａＮウエハを取り出すために必要なＧａＮバルク結晶２０の成長厚ｔが低減されている。
図６（ａ）および（ｂ）の例と比較すると、実施形態に係る図４および図５の例では、同じサイズおよび面方位を有する３枚のＧａＮウエハを取り出すために必要なＧａＮバルク結晶２０の成長厚ｔが低減されている。
図６（ａ）の例において、Ｎ枚のＧａＮウエハを取り出すために必要なＧａＮバルク結晶２０の最小成長厚ｔminは次式で表される。
ｔmin＝ＬS×ｓｉｎθ＋Ｎ×ｐ×ｃｏｓθ
ただし、ＬSは、ＧａＮ結晶複合体３０から取り出される前の状態における、傾斜方向３に沿ったＧａＮウエハのサイズであり、θはＧａＮシード１０の主シード表面１２に対するスライス予定面２の傾斜角であり、ｐはスライス予定面２間のピッチである。
図４および図５の例においては、０．９ｔmin≦ｔ＜ｔminであることが好ましく、０．８ｔmin≦ｔ＜０．９ｔminであることがより好ましく、０．７ｔmin≦ｔ＜０．８ｔminであることがより好ましく、ｔ＜０．７ｔminであることがより好ましい。図７に示すように、ＧａＮシード１０の主シード表面１２のサイズを、当該主シード表面上における傾斜方向３の正射影の方向に延長することによって、ＧａＮバルク結晶２０の成長厚ｔはＬS×ｓｉｎθ＋ｐ×ｃｏｓθまで低減することが可能である。
ｔmin＝ＬS×ｓｉｎθ＋Ｎ×ｐ×ｃｏｓθ
ただし、ＬSは、ＧａＮ結晶複合体３０から取り出される前の状態における、傾斜方向３に沿ったＧａＮウエハのサイズであり、θはＧａＮシード１０の主シード表面１２に対するスライス予定面２の傾斜角であり、ｐはスライス予定面２間のピッチである。
図４および図５の例においては、０．９ｔmin≦ｔ＜ｔminであることが好ましく、０．８ｔmin≦ｔ＜０．９ｔminであることがより好ましく、０．７ｔmin≦ｔ＜０．８ｔminであることがより好ましく、ｔ＜０．７ｔminであることがより好ましい。図７に示すように、ＧａＮシード１０の主シード表面１２のサイズを、当該主シード表面上における傾斜方向３の正射影の方向に延長することによって、ＧａＮバルク結晶２０の成長厚ｔはＬS×ｓｉｎθ＋ｐ×ｃｏｓθまで低減することが可能である。
付け加えると、図４（ａ）の例におけるＧａＮウエハ５０の取り出し位置４を、図８（ａ）または図８（ｂ）のように変更しても、同じ枚数のＧａＮウエハ５０を取り出すうえで必要なＧａＮバルク結晶２０の成長厚ｔは変わらない。このことから理解されるように、ＧａＮバルク結晶２０の必要成長厚を効果的に減じるには、ＧａＮ結晶複合体３０から取り出すＮ枚のＧａＮウエハ５０のうち、スライス予定面２と直交する方向に最も離れた２枚の間で、取り出し位置４を傾斜方向３に沿ってずらすことが肝要である。
ＧａＮバルク結晶の必要成長厚を低減することが、ＧａＮバルク結晶を成長させる工程の時間短縮に寄与し得ることは自明であろう。
ＧａＮシードの主表面が非極性または半極性面である場合には、更に、ＧａＮバルク結晶の必要成長厚を低減することが、該ＧａＮバルク結晶から取り出すＧａＮウエハの品質改善にも寄与し得る。なぜなら、非極性または半極性のＧａＮ表面上に成長するＧａＮバルク結晶には積層欠陥が発生し易いからである。積層欠陥濃度はＧａＮバルク結晶の成長とともに増加することはあっても減少することはないので、ＧａＮバルク結晶の成長厚を小さくすればする程、そのＧａＮバルク結晶から得られるＧａＮウエハの積層欠陥濃度は低くなる傾向がある。
ＧａＮシードの主表面が非極性または半極性面である場合には、更に、ＧａＮバルク結晶の必要成長厚を低減することが、該ＧａＮバルク結晶から取り出すＧａＮウエハの品質改善にも寄与し得る。なぜなら、非極性または半極性のＧａＮ表面上に成長するＧａＮバルク結晶には積層欠陥が発生し易いからである。積層欠陥濃度はＧａＮバルク結晶の成長とともに増加することはあっても減少することはないので、ＧａＮバルク結晶の成長厚を小さくすればする程、そのＧａＮバルク結晶から得られるＧａＮウエハの積層欠陥濃度は低くなる傾向がある。
実施形態に係るＧａＮウエハ製造方法の、各ステップの詳細は以下の通りである。
第一ステップで準備するＧａＮシードが有する主シード表面は、前述の通り、特定の方位を有するＧａＮ表面である。
図９は、ＧａＮシード１０を、その主シード表面１２とＣ面との交線に平行な方向から見た側面図である（従って、図９において、該交線は紙面に垂直である）。 ＧａＮシード１０において、主シード表面１２の法線の方向Ｄnと［０００１］方向とが成す角度αは、０°以上１８０°以下の範囲内の任意の値であり得る。
角度αが０°以上１０°以下の範囲内または１７０°以上１８０°以下の範囲内にあるとき、主シード表面１２は極性表面であるといってよい。角度αが８５〜９５°の範囲内のとき、主シード表面１２は非極性表面であるといってよい。角度αがこれらのいずれの角度範囲内にも入らないとき、主シード表面１２は半極性表面であるといってよい。
第一ステップで準備するＧａＮシードが有する主シード表面は、前述の通り、特定の方位を有するＧａＮ表面である。
図９は、ＧａＮシード１０を、その主シード表面１２とＣ面との交線に平行な方向から見た側面図である（従って、図９において、該交線は紙面に垂直である）。 ＧａＮシード１０において、主シード表面１２の法線の方向Ｄnと［０００１］方向とが成す角度αは、０°以上１８０°以下の範囲内の任意の値であり得る。
角度αが０°以上１０°以下の範囲内または１７０°以上１８０°以下の範囲内にあるとき、主シード表面１２は極性表面であるといってよい。角度αが８５〜９５°の範囲内のとき、主シード表面１２は非極性表面であるといってよい。角度αがこれらのいずれの角度範囲内にも入らないとき、主シード表面１２は半極性表面であるといってよい。
主シード表面１２が非極性または半極性表面である場合、該主シード表面とＣ面との交線の方向は、限定するものではないが、ａ軸方向±１５°、ａ軸方向±５°、ａ軸方向±３°、ａ軸方向±２°、ａ軸方向±１°、ｍ軸方向±１５°、ｍ軸方向±５°、ｍ軸方向±３°、ｍ軸方向±２°、ｍ軸方向±１°等の範囲内であり得る。
主シード表面１２の法線の方向Ｄnが＜１０−１０＞に平行なとき、該方向Ｄnと［０００１］方向とが成す角度θは９０°であり、主シード表面１２とＣ面との交線はａ軸に平行である。
主シード表面１２の法線の方向Ｄnが＜１１−２０＞に平行なとき、該方向Ｄnと［０００１］方向とが成す角度は９０°であり、主シード表面１２とＣ面との交線はｍ軸に平行である。
主シード表面１２の法線の方向Ｄnが＜１０−１１＞に平行なとき、該方向Ｄnと［０００１］方向とが成す角度は６２°であり、主シード表面１２とＣ面との交線はａ軸に平行である。
主シード表面１２の法線の方向Ｄnが＜１０−１−１＞に平行なとき、該方向Ｄnと［０００１］方向とが成す角度は１１８°であり、主シード表面１２とＣ面との交線はａ軸に平行である。
主シード表面１２の法線の方向Ｄnが＜１０−１０＞に平行なとき、該方向Ｄnと［０００１］方向とが成す角度θは９０°であり、主シード表面１２とＣ面との交線はａ軸に平行である。
主シード表面１２の法線の方向Ｄnが＜１１−２０＞に平行なとき、該方向Ｄnと［０００１］方向とが成す角度は９０°であり、主シード表面１２とＣ面との交線はｍ軸に平行である。
主シード表面１２の法線の方向Ｄnが＜１０−１１＞に平行なとき、該方向Ｄnと［０００１］方向とが成す角度は６２°であり、主シード表面１２とＣ面との交線はａ軸に平行である。
主シード表面１２の法線の方向Ｄnが＜１０−１−１＞に平行なとき、該方向Ｄnと［０００１］方向とが成す角度は１１８°であり、主シード表面１２とＣ面との交線はａ軸に平行である。
一例において、主シード表面１２の法線の方向Ｄnと平行または最も平行に近い低指数方位は、＜１０−１１＞、＜３０−３２＞、＜２０−２１＞、＜３０−３１＞、＜１０−１０＞、＜３０−３−１＞、＜２０−２−１＞、＜３０−３−２＞または＜１０−１−１＞であり得る。
ここでは、ミラー指数＜ｈｋｉｌ＞における整数ｈ、ｋ、ｉおよびｌの絶対値がいずれも３以下である結晶方位を、低指数方位というものとする。
ここでは、ミラー指数＜ｈｋｉｌ＞における整数ｈ、ｋ、ｉおよびｌの絶対値がいずれも３以下である結晶方位を、低指数方位というものとする。
第一ステップで準備するＧａＮシードが有する主シード表面の形状は、矩形に限定されるものではなく、六角形、円形、楕円形等であってもよい。ＧａＮシードの形状とサイズは、製造すべきＧａＮウエハの形状や、該ＧａＮシード上に成長させるＧａＮバルク結晶から取り出すべき該ＧａＮウエハの枚数などを考慮して、適宜定めることができる。
一例において、第一ステップで準備するＧａＮシードは、単一のＧａＮ単結晶基板であり得る。ＨＰＶＥ法、フラックス法、昇華法、アモノサーマル法等、様々な方法で成長させたＧａＮバルク結晶から、様々な面方位を有するＧａＮ単結晶基板を製造し得ることが知られている。非極性または半極性のＧａＮ単結晶基板の製造方法については、前述の特許文献１や特許文献２を参照することができる。
一例において、第一ステップで準備するＧａＮシードは、複数のＧａＮ単結晶片を横方向（当該ＧａＮシードの厚さ方向と直交する方向）に隣接させて並べてなる複合シードであり得る。複合シードの一例を図１０に示す。
図１０を参照すると、ＧａＮシード１０は複合シードであり、ベース板Ｂの平坦な表面上に密に並置された６枚のＧａＮ単結晶片１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅおよび１００ｆから構成されている。
ベース板Ｂは、後のステップでＧａＮシード１０上にＧａＮバルク結晶を成長させる際に用いる気相成長装置が備えるサセプターであり得るが、限定されるものではなく、無機材料からなる単結晶または多結晶基板、金属基板、セラミック基板等であってもよい。
６枚のＧａＮ単結晶片１００ａ〜１００ｆは、必要に応じて、ベース板Ｂに接着させることができる。
図１０を参照すると、ＧａＮシード１０は複合シードであり、ベース板Ｂの平坦な表面上に密に並置された６枚のＧａＮ単結晶片１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅおよび１００ｆから構成されている。
ベース板Ｂは、後のステップでＧａＮシード１０上にＧａＮバルク結晶を成長させる際に用いる気相成長装置が備えるサセプターであり得るが、限定されるものではなく、無機材料からなる単結晶または多結晶基板、金属基板、セラミック基板等であってもよい。
６枚のＧａＮ単結晶片１００ａ〜１００ｆは、必要に応じて、ベース板Ｂに接着させることができる。
限定するものではないが、６枚のＧａＮ単結晶片１００ａ〜１００ｆのうち、隣接するもの同士が主シード表面１２上で形成する境界線２００の少なくとも一部は、スライス予定面の傾斜方向と９０°±１０°の角度を成すようにしてもよい。
ＧａＮシード１０の主シード表面１２は、６枚のＧａＮ単結晶片１００ａ〜１００ｆの主表面１０２ａ〜１０２ｆから構成されている。主シード表面１２が隣接するＧａＮ単結晶片間の境界部分に有し得る段差は、好ましくは０．１ｍｍ未満である。６枚のＧａＮ単結晶片１００ａ〜１００ｆ間の方位ずれは、好ましくは１°未満である。
ＧａＮシード１０の主シード表面１２は、６枚のＧａＮ単結晶片１００ａ〜１００ｆの主表面１０２ａ〜１０２ｆから構成されている。主シード表面１２が隣接するＧａＮ単結晶片間の境界部分に有し得る段差は、好ましくは０．１ｍｍ未満である。６枚のＧａＮ単結晶片１００ａ〜１００ｆ間の方位ずれは、好ましくは１°未満である。
一例において、第一ステップで準備するＧａＮシードは、特許文献１に開示された方法で製造されるＧａＮ単結晶基板であってもよい。すなわち、複合シード上にＧａＮ結晶を成長させ、そのＧａＮ結晶をスライスする方法で製造されたものであってもよい。かかるＧａＮシードは、結晶性が局所的に低下した領域を互いの境界として、複数の結晶領域が横方向（当該ＧａＮシードの厚さ方向と直交する方向）に並んだ構造を有する。
かかる構造のＧａＮシードが有する複数の結晶領域のうち、隣接するもの同士が主シード表面上で形成する境界線の少なくとも一部は、スライス予定面の傾斜方向と９０°±１０°の角度を成すようにしてもよい。
かかる構造のＧａＮシードが有する複数の結晶領域のうち、隣接するもの同士が主シード表面上で形成する境界線の少なくとも一部は、スライス予定面の傾斜方向と９０°±１０°の角度を成すようにしてもよい。
一例において、第一ステップで準備するＧａＮシードは、複数のＧａＮ単結晶片を横方向（当該ＧａＮシードの厚さ方向と直交する方向）に継ぎ合わせてなる継ぎ合わせＧａＮ基板であり得る。継ぎ合わせＧａＮ基板の構造および製造方法については、例えば、特開２０１０−１３２９８号公報を参照することができる。
ＧａＮシードが継ぎ合わせＧａＮ基板である場合、該ＧａＮシードを構成する複数の単結晶片のうち、隣り合うもの同士が主シード表面上で形成する境界線の少なくとも一部は、スライス予定面の傾斜方向と９０°±１０°の角度を成すようにしてもよい。
ＧａＮシードが継ぎ合わせＧａＮ基板である場合、該ＧａＮシードを構成する複数の単結晶片のうち、隣り合うもの同士が主シード表面上で形成する境界線の少なくとも一部は、スライス予定面の傾斜方向と９０°±１０°の角度を成すようにしてもよい。
一例において、第一ステップで準備するＧａＮシードは、ＧａＮ層接合基板に含まれるＧａＮ単結晶層であってもよい。ＧａＮ層接合基板は、ベース基板にＧａＮ単結晶基板を接合させた後に、ＧａＮ層がベース基板側に残るように該ＧａＮ単結晶基板を切断する方法で製造される。従って、ＧａＮ層接合基板に含まれるＧａＮ単結晶層とは、ベース基板に接合されたＧａＮ単結晶層と言い換えることができる。ベース基板は、各種の単結晶基板であり得る他、金属基板、セラミック基板または多結晶ＧａＮ基板であってもよい。
一例において、第一ステップで準備するＧａＮシードは、ヘテロ基板上にエピタキシャル成長したＧａＮ単結晶層であってもよい。ヘテロ基板とは、ＧａＮとは異なる組成を有する材料からなる基板であり、典型的にはサファイア基板、スピネル基板、ＡｌＮ基板、ＳｉＣ基板およびＳｉ基板のような単結晶基板である。エピタキシャル成長の方法に限定はなく、ＭＯＶＰＥ、ＭＢＥ、スパッタリング、ＰＬＤ（パルスレーザデポジション）、ＨＶＰＥのような気相法であってもよいし、フラックス法のような液相法であってもよい。
第二ステップにおいてＧａＮバルク結晶のエピタキシャル成長に用いる結晶成長方法に限定はなく、ＨＶＰＥ（Halide Vapor Phase Epitaxy）、ＯＶＰＥ（Oxide Vapor Phase Epitaxy）、昇華法等の気相法、フラックス法等の液相法、アモノサーマル法等、公知のエピタキシャル成長法を適宜採用することができる。
エピタキシャル成長時におけるＧａＮバルク結晶のドーピングは任意に行い得る。ｎ型ドーパントとして、Ｏ（酸素）、Ｓｉ（ケイ素）およびＧｅ（ゲルマニウム）が知られている。ｐ型ドーパントとして、Ｍｇ（マグネシウム）およびＺｎ（亜鉛）が知られている。
Ｆｅ（鉄）はＧａＮ結晶の導電性を低下させるドーパントとして知られている。
エピタキシャル成長時におけるＧａＮバルク結晶のドーピングは任意に行い得る。ｎ型ドーパントとして、Ｏ（酸素）、Ｓｉ（ケイ素）およびＧｅ（ゲルマニウム）が知られている。ｐ型ドーパントとして、Ｍｇ（マグネシウム）およびＺｎ（亜鉛）が知られている。
Ｆｅ（鉄）はＧａＮ結晶の導電性を低下させるドーパントとして知られている。
第二ステップの後、第二ステップで得たＧａＮ結晶複合体からＧａＮシードを切除しない態様、すなわち、第三ステップにおいて該ＧａＮ結晶複合体をＧａＮシードごとスライスする態様においては、限定するものではないが、最終的に得られるＧａＮウエハがＧａＮシードの一部を含んでもよい。
第三ステップで得るＧａＮウエハは、｛１０−１−１｝ウエハ、｛３０−３−２｝ウエハ、｛２０−２−１｝ウエハ、｛３０−３−１｝ウエハ、｛１０−１０｝ウエハ、｛３０−３１｝ウエハ、｛２０−２１｝ウエハ、｛３０−３２｝ウエハまたは｛１０−１１｝ウエハであり得る。
ＧａＮウエハの名称に付される面指数は、当該ＧａＮウエハのおもて面と平行または最も平行に近い低指数表面の面指数である。ここでいうＧａＮウエハのおもて面とは、該ウエハが有する２つの主表面のうち、デバイス構造の形成等を目的とした窒化物半導体のエピタキシャル成長に適した状態に仕上げられた方をいう。
ＧａＮウエハの名称に付される面指数は、当該ＧａＮウエハのおもて面と平行または最も平行に近い低指数表面の面指数である。ここでいうＧａＮウエハのおもて面とは、該ウエハが有する２つの主表面のうち、デバイス構造の形成等を目的とした窒化物半導体のエピタキシャル成長に適した状態に仕上げられた方をいう。
実施形態に係るＧａＮウエハ製造方法を用いて製造されるＧａＮウエハは、各種の窒化物半導体デバイスを製造するための基板として使用することができる。
窒化物半導体デバイスの製造においては、通常、ＧａＮウエハ上に一種以上の窒化物半導体を気相エピタキシャル成長させることにより、デバイス構造が形成される。気相エピタキシャル成長法として、薄膜の形成に適したＭＯＣＶＤ法、ＭＢＥ法、パルス蒸着法などが好ましく例示される。
窒化物半導体デバイスの具体例としては、発光ダイオード、レーザダイオードなどの発光デバイス、整流器、バイポーラトランジスタ、電界効果トランジスタ、ＨＥＭＴ（High Electron Mobility Transistor）などの電子デバイス、温度センサ、圧力センサ、放射線センサ、可視−紫外光検出器などの半導体センサ、ＳＡＷ（Surface Acoustic Wave）デバイス、振動子、共振子、発振器、ＭＥＭＳ（Micro Electro Mechanical System）部品、電圧アクチュエータ、太陽電池などがある。
窒化物半導体デバイスの製造においては、通常、ＧａＮウエハ上に一種以上の窒化物半導体を気相エピタキシャル成長させることにより、デバイス構造が形成される。気相エピタキシャル成長法として、薄膜の形成に適したＭＯＣＶＤ法、ＭＢＥ法、パルス蒸着法などが好ましく例示される。
窒化物半導体デバイスの具体例としては、発光ダイオード、レーザダイオードなどの発光デバイス、整流器、バイポーラトランジスタ、電界効果トランジスタ、ＨＥＭＴ（High Electron Mobility Transistor）などの電子デバイス、温度センサ、圧力センサ、放射線センサ、可視−紫外光検出器などの半導体センサ、ＳＡＷ（Surface Acoustic Wave）デバイス、振動子、共振子、発振器、ＭＥＭＳ（Micro Electro Mechanical System）部品、電圧アクチュエータ、太陽電池などがある。
（実施例）
図１１に示す、幅５ｍｍで長さ５０ｍｍの矩形の主表面を有する厚さ１ｍｍのＭ面ＧａＮ基板を１４枚準備する。この１４枚のＭ面ＧａＮ基板を、ＨＶＰＥ装置のサセプター（図示せず）上に図１２に示すように並べて、ＧａＮシード（複合シード）を形成する。該ＧａＮシードの主シード表面のサイズは、ａ軸方向が５０ｍｍ、ｃ軸方向が７０ｍｍである。
このＧａＮシードの主シード表面上に、ＨＶＰＥ法によってＧａＮバルク結晶を約１２ｍｍの厚さに成長させて、ＧａＮシードとＧａＮバルク結晶とからなるＧａＮ結晶複合体を得る。
次いで、シングルワイヤソーを用いて該ＧａＮ結晶複合体からＧａＮシードを切除する。更に、残った厚さ約１１ｍｍのＧａＮバルク結晶を、図１３（ａ）に示すように、各々が（２０−２−１）面に平行な、１ｍｍピッチで並んだ４つのスライス予定面に沿ってスライスする。スライスにはマルチワイヤソーを用いる。
得られる３枚のスライス片を加工して、その各々から直径５０ｍｍの円盤形ＧａＮ（２０−２１）ウエハを１枚ずつ得ることができる。図１３（ａ）において点線で示すのが、ＧａＮバルク結晶における３枚のＧａＮウエハの取り出し位置である。
図１１に示す、幅５ｍｍで長さ５０ｍｍの矩形の主表面を有する厚さ１ｍｍのＭ面ＧａＮ基板を１４枚準備する。この１４枚のＭ面ＧａＮ基板を、ＨＶＰＥ装置のサセプター（図示せず）上に図１２に示すように並べて、ＧａＮシード（複合シード）を形成する。該ＧａＮシードの主シード表面のサイズは、ａ軸方向が５０ｍｍ、ｃ軸方向が７０ｍｍである。
このＧａＮシードの主シード表面上に、ＨＶＰＥ法によってＧａＮバルク結晶を約１２ｍｍの厚さに成長させて、ＧａＮシードとＧａＮバルク結晶とからなるＧａＮ結晶複合体を得る。
次いで、シングルワイヤソーを用いて該ＧａＮ結晶複合体からＧａＮシードを切除する。更に、残った厚さ約１１ｍｍのＧａＮバルク結晶を、図１３（ａ）に示すように、各々が（２０−２−１）面に平行な、１ｍｍピッチで並んだ４つのスライス予定面に沿ってスライスする。スライスにはマルチワイヤソーを用いる。
得られる３枚のスライス片を加工して、その各々から直径５０ｍｍの円盤形ＧａＮ（２０−２１）ウエハを１枚ずつ得ることができる。図１３（ａ）において点線で示すのが、ＧａＮバルク結晶における３枚のＧａＮウエハの取り出し位置である。
（比較例）
図１１に示す、幅５ｍｍで長さ５０ｍｍの矩形の主表面を有する厚さ１ｍｍのＭ面ＧａＮ基板を１０枚準備する。この１０枚のＭ面ＧａＮ基板を、実施例と同様、各々の（１０−１０）表面が上を向くようｃ軸方向に並べて、ＧａＮシード（複合シード）を形成する。該ＧａＮシードの主シード表面のサイズは、ａ軸方向およびｃ軸方向ともに５０ｍｍである。
このＧａＮシードの主シード表面上に、ＨＶＰＥ法によってＧａＮバルク結晶を約１７ｍｍの厚さに成長させて、ＧａＮシードとＧａＮバルク結晶とからなるＧａＮ結晶複合体を得る。
次いで、シングルワイヤソーを用いて該ＧａＮ結晶複合体からＧａＮシードを切除する。更に、残った厚さ約１６ｍｍのＧａＮバルク結晶を、図１３（ｂ）に示すように、各々が（２０−２−１）面に平行な、１ｍｍピッチで並んだ４つのスライス予定面に沿ってスライスする。スライスにはマルチワイヤソーを用いる。
得られる３枚のスライス片を加工して、その各々から直径５０ｍｍの円盤形ＧａＮ（２０−２１）ウエハを１枚ずつ得ることができる。図１３（ｂ）において点線で示すのが、ＧａＮバルク結晶における３枚のＧａＮウエハの取り出し位置である。
図１１に示す、幅５ｍｍで長さ５０ｍｍの矩形の主表面を有する厚さ１ｍｍのＭ面ＧａＮ基板を１０枚準備する。この１０枚のＭ面ＧａＮ基板を、実施例と同様、各々の（１０−１０）表面が上を向くようｃ軸方向に並べて、ＧａＮシード（複合シード）を形成する。該ＧａＮシードの主シード表面のサイズは、ａ軸方向およびｃ軸方向ともに５０ｍｍである。
このＧａＮシードの主シード表面上に、ＨＶＰＥ法によってＧａＮバルク結晶を約１７ｍｍの厚さに成長させて、ＧａＮシードとＧａＮバルク結晶とからなるＧａＮ結晶複合体を得る。
次いで、シングルワイヤソーを用いて該ＧａＮ結晶複合体からＧａＮシードを切除する。更に、残った厚さ約１６ｍｍのＧａＮバルク結晶を、図１３（ｂ）に示すように、各々が（２０−２−１）面に平行な、１ｍｍピッチで並んだ４つのスライス予定面に沿ってスライスする。スライスにはマルチワイヤソーを用いる。
得られる３枚のスライス片を加工して、その各々から直径５０ｍｍの円盤形ＧａＮ（２０−２１）ウエハを１枚ずつ得ることができる。図１３（ｂ）において点線で示すのが、ＧａＮバルク結晶における３枚のＧａＮウエハの取り出し位置である。
以上、本発明を具体的な実施形態に即して説明したが、各実施形態は例として提示されたものであり、本発明の範囲を限定するものではない。すなわち、本明細書に記載された各実施形態は、その趣旨を逸脱しない範囲内で、様々に変形することができ、かつ、実施可能な範囲内で、他の実施形態により説明された特徴と組み合わせることができる。
２ スライス予定面
３ 傾斜方向
４ ＧａＮウエハ取り出し位置
１０ ＧａＮシード
１２ 主シード表面
２０ ＧａＮバルク結晶
３０ ＧａＮ結晶複合体
４０ スライス片
５０ ＧａＮウエハ
３ 傾斜方向
４ ＧａＮウエハ取り出し位置
１０ ＧａＮシード
１２ 主シード表面
２０ ＧａＮバルク結晶
３０ ＧａＮ結晶複合体
４０ スライス片
５０ ＧａＮウエハ
Claims (14)
- （i）主シード表面を有するＧａＮシードを準備する第一ステップと、（ii）該ＧａＮシードの該主シード表面上にＧａＮバルク結晶をエピタキシャル成長させて、該ＧａＮシードおよび該ＧａＮバルク結晶を含むＧａＮ結晶複合体を得る第二ステップと、（iii）該ＧａＮ結晶複合体を加工して、互いに同じサイズおよび面方位を有するＮ枚（ただし、Ｎは２以上の整数）のＧａＮウエハを得る第三ステップとを含み；
該第三ステップは、該主シード表面に対し３０°以下の傾斜角で傾斜する互いに平行なＮ＋１以上のスライス予定面に沿って該ＧａＮバルク結晶をスライスすることを含み；
該第二ステップにおける該ＧａＮバルク結晶の必要成長厚を減じ得るよう、該ＧａＮ結晶複合体における該ＧａＮウエハの取り出し位置を該スライス予定面の傾斜方向に沿って互いにずらしたことを特徴とするＧａＮウエハ製造方法。 - 前記第二ステップにおける前記ＧａＮバルク結晶の成長厚をｔ、前記ＧａＮウエハの前記傾斜方向のサイズをＬS、前記傾斜角をθ、前記スライス予定面間のピッチをｐとしたとき、下記数式１〜４のいずれかが充足される、請求項１に記載の製造方法。
０．９ｔmin≦ｔ＜ｔmin・・・数式１
０．８ｔmin≦ｔ＜０．９ｔmin・・・数式２
０．７ｔmin≦ｔ＜０．８ｔmin・・・数式３
ＬS×ｓｉｎθ＋ｐ×ｃｏｓθ≦ｔ＜０．７ｔmin・・・数式４
ただし、上記数式１〜４においてｔminは次式で表される。
ｔmin＝ＬS×ｓｉｎθ＋Ｎ×ｐ×ｃｏｓθ - 前記主シード表面は、前記主シード表面と前記スライス予定面との交線の方向のサイズよりも、該交線と直交する方向のサイズの方が大きい、請求項１または２に記載の製造方法。
- 前記ＧａＮシードがＧａＮ単結晶基板である、請求項１〜３のいずれか一項に記載の製造方法。
- 前記ＧａＮシードは、結晶性が局所的に低下した領域を互いの境界として複数の結晶領域が横方向に並んだ構造を有するＧａＮ単結晶基板であり、かつ、該複数の結晶領域のうち隣り合うもの同士が前記主シード表面上で形成する境界線の少なくとも一部が、前記傾斜方向と９０°±１０°の角度を成す、請求項４に記載の製造方法。
- 前記ＧａＮシードが、複数のＧａＮ単結晶片を横方向に継ぎ合わせてなる継ぎ合わせＧａＮ基板であり、かつ、該複数のＧａＮ結晶片のうち隣り合うもの同士が前記主シード表面上で形成する境界線の少なくとも一部が、前記傾斜方向と９０°±１０°の角度を成す、請求項１〜３のいずれか一項に記載の製造方法。
- 前記ＧａＮシードが、複数のＧａＮ単結晶片を横方向に隣接させて並べてなる複合シードであり、かつ、該複数のＧａＮ単結晶片のうち隣り合うもの同士が前記主シード表面上で形成する境界線の少なくとも一部が、前記傾斜方向と９０°±１０°の角度を成す、請求項１〜３のいずれか一項に記載の製造方法。
- 前記第三ステップでは、前記ＧａＮバルク結晶をスライスする前に、前記ＧａＮ結晶複合体から前記ＧａＮシードを切除する、請求項１〜７のいずれか一項に記載の製造方法。
- 前記主シード表面が非極性または半極性表面である、請求項１〜８のいずれか一項に記載の製造方法。
- 前記主シード表面の法線の方向と平行または最も平行に近い低指数方位が＜１０−１−１＞、＜３０−３−２＞、＜２０−２−１＞、＜３０−３−１＞、＜１０−１０＞、＜３０−３１＞、＜２０−２１＞、＜３０−３２＞または＜１０−１１＞である、請求項９に記載の製造方法。
- 前記ＧａＮウエハが、｛１０−１−１｝ウエハ、｛３０−３−２｝ウエハ、｛２０−２−１｝ウエハ、｛３０−３−１｝ウエハ、｛１０−１０｝ウエハ、｛３０−３１｝ウエハ、｛２０−２１｝ウエハ、｛３０−３２｝ウエハまたは｛１０−１１｝ウエハである、請求項９に記載の製造方法。
- （i）主シード表面を有するシードを準備する第一ステップと、（ii）該シードの該主シード表面上に半導体バルク結晶をエピタキシャル成長させて、該シードおよび該半導体バルク結晶を含む半導体結晶複合体を得る第二ステップと、（iii）該半導体結晶複合体を加工して、互いに同じサイズおよび面方位を有するＮ枚（ただし、Ｎは２以上の整数）の半導体ウエハを得る第三ステップとを含み；該第三ステップは、該主シード表面に対し３０°以下の傾斜角で傾斜する互いに平行なＮ＋１以上のスライス予定面に沿って該半導体バルク結晶をスライスすることを含み；該第二ステップにおける該半導体バルク結晶の必要成長厚を減じ得るよう、該半導体結晶複合体における該半導体ウエハの取り出し位置を該スライス予定面の傾斜方向に沿って互いにずらしたことを特徴とする半導体ウエハ製造方法。
- 前記第二ステップにおける前記半導体バルク結晶の成長厚をｔ、前記半導体ウエハの前記傾斜方向のサイズをＬS、前記傾斜角をθ、前記スライス予定面間のピッチをｐとしたとき、下記数式１〜４のいずれかが充足される、請求項１２に記載の製造方法。
０．９ｔmin≦ｔ＜ｔmin・・・数式１
０．８ｔmin≦ｔ＜０．９ｔmin・・・数式２
０．７ｔmin≦ｔ＜０．８ｔmin・・・数式３
ＬS×ｓｉｎθ＋ｐ×ｃｏｓθ≦ｔ＜０．７ｔmin・・・数式４
ただし、上記数式１〜４においてｔminは次式で表される。
ｔmin＝ＬS×ｓｉｎθ＋Ｎ×ｐ×ｃｏｓθ - 前記半導体バルク結晶が窒化物半導体結晶である、請求項１２または１３に記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016212778A JP2018070415A (ja) | 2016-10-31 | 2016-10-31 | ＧａＮウエハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016212778A JP2018070415A (ja) | 2016-10-31 | 2016-10-31 | ＧａＮウエハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018070415A true JP2018070415A (ja) | 2018-05-10 |
Family
ID=62112201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016212778A Pending JP2018070415A (ja) | 2016-10-31 | 2016-10-31 | ＧａＮウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018070415A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019179540A (ja) * | 2018-03-30 | 2019-10-17 | 東京ガスｉネット株式会社 | 情報処理システム及びプログラム |
| WO2023277103A1 (ja) * | 2021-06-30 | 2023-01-05 | 京セラ株式会社 | 周期表第１３族元素窒化物結晶基板の製造方法 |
| US11784039B2 (en) | 2020-04-15 | 2023-10-10 | Denso Corporation | Method for manufacturing gallium nitride semiconductor device |
-
2016
- 2016-10-31 JP JP2016212778A patent/JP2018070415A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019179540A (ja) * | 2018-03-30 | 2019-10-17 | 東京ガスｉネット株式会社 | 情報処理システム及びプログラム |
| US11784039B2 (en) | 2020-04-15 | 2023-10-10 | Denso Corporation | Method for manufacturing gallium nitride semiconductor device |
| WO2023277103A1 (ja) * | 2021-06-30 | 2023-01-05 | 京セラ株式会社 | 周期表第１３族元素窒化物結晶基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7964477B2 (en) | Method of manufacturing III nitride crystal, III nitride crystal substrate, and semiconductor device | |
| US11404268B2 (en) | Method for growing GaN crystal and c-plane GaN substrate | |
| US11810782B2 (en) | Conductive C-plane GaN substrate | |
| TWI429797B (zh) | 第 iii 族氮化物半導體結晶基板及半導體元件 | |
| US10612161B2 (en) | GaN substrate | |
| JP2005343713A (ja) | Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体 | |
| US8729671B2 (en) | Method for increasing the area of non-polar and semi-polar nitride substrates | |
| WO2008157510A1 (en) | Planar nonpolar m-plane group iii nitride films grown on miscut substrates | |
| US20120034763A1 (en) | Method of Manufacturing Nitride Semiconductor Substrate | |
| JP2010168273A (ja) | Ｉｉｉ族窒化物半導体の製造方法、およびテンプレート基板 | |
| JP2018052797A (ja) | ＧａＮ結晶の製造方法 | |
| JP2008311533A (ja) | 高電子移動度トランジスタ | |
| JP2018070415A (ja) | ＧａＮウエハの製造方法 | |
| US20110217505A1 (en) | Low-Defect nitride boules and associated methods | |
| JP2009143778A (ja) | 窒化アルミニウム結晶の成長方法と窒化アルミニウム基板および半導体デバイス | |
| JP2013189368A (ja) | Ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体基板の製造方法 | |
| WO2018226934A1 (en) | Reduction of wafer bow during growth of epitaxial films | |
| US11236439B2 (en) | Non-polar or semi-polar GaN wafer | |
| JP2013082628A (ja) | Ｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板および半導体デバイスの製造方法 | |
| WO2023157356A1 (ja) | １３族元素窒化物単結晶基板、エピタキシャル成長層成膜用基板、積層体および半導体素子用エピタキシャル基板 | |
| TW202409368A (zh) | GaN結晶及GaN晶圓 | |
| JP2006086371A (ja) | 半導体成長用基板および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170421 |