[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014103397A - 基板再生方法及び再生基板 - Google Patents

基板再生方法及び再生基板 Download PDF

Info

Publication number
JP2014103397A
JP2014103397A JP2013238523A JP2013238523A JP2014103397A JP 2014103397 A JP2014103397 A JP 2014103397A JP 2013238523 A JP2013238523 A JP 2013238523A JP 2013238523 A JP2013238523 A JP 2013238523A JP 2014103397 A JP2014103397 A JP 2014103397A
Authority
JP
Japan
Prior art keywords
substrate
layer
etching
gallium nitride
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013238523A
Other languages
English (en)
Other versions
JP6234787B2 (ja
Inventor
Joo Won Choi
ウォン チェ、ジュ
Chang Yeon Kim
ヨン キム、チャン
Jeong Hun Heo
フン ホ、ジョン
Young Wug Kim
ウグ キム、ユン
Su Youn Hong
ヨン ホン、ス
Sang Wan Ryu
ウァン リュ、サン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120132379A external-priority patent/KR101984934B1/ko
Priority claimed from KR1020120145041A external-priority patent/KR102052179B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2014103397A publication Critical patent/JP2014103397A/ja
Application granted granted Critical
Publication of JP6234787B2 publication Critical patent/JP6234787B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Led Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】基板再生方法及び再生基板を開示する。
【解決手段】基板再生方法は、エピタキシャル層から分離された表面を有する基板を準備し、基板表面を電気化学エッチング技術を用いてエッチングし、電気化学エッチング技術を用いてエッチングされた表面を、化学エッチング、乾式エッチング、又は化学機械的研磨技術を用いて除去することを含む。
【選択図】図１１

Description

本発明は、基板再生方法（ｓｕｂｓｔｒａｔｅ ｒｅｃｙｃｌｉｎｇ ｍｅｔｈｏｄ）及び再生基板に関するもので、特に、窒化物系エピタキシャル層から分離された成長基板の再生方法及び再生された成長基板に関する。
基板上にエピタキシャル層を成長させた後、基板をエピタキシャル層から分離する技術が用いられている。例えば、窒化ガリウム系垂直型発光ダイオードは、成長基板上にｎ型及びｐ型半導体層を含むエピタキシャル層を成長させた後、成長基板を分離して製造することができる。成長基板よりも熱伝導率が高い支持基板をエピタキシャル層に付着することにより発光効率を改善することができる。
このように、エピタキシャル層の成長のために成長基板を使用し、その後、素子の動作特性を考慮して成長基板と他の支持基板をエピタキシャル層に付着し、成長基板をエピタキシャル層から分離する技術を用いることができる。前記成長基板は、例えば、レーザーリフトオフ、ケミカルリフトオフ、又は熱的あるいは機械的リフトオフ等の技術を用いてエピタキシャル層から分離することができる。
このとき分離された成長基板は、再度エピタキシャル層を成長させるための基板として再使用することができ、これにより、基板製造費用を節減させることができる。
ところが、エピタキシャル層から分離された基板を再使用するためには、分離された表面を平坦に処理しなければならない。このために一般的には化学機械的研磨方法を想到することができる。しかし、窒化ガリウム系半導体層を成長させるために使用される基板や、その上に成長した窒化ガリウム系半導体層は、相対的に硬度が非常に高いため、化学機械的研磨方法を用いて表面を平坦にすることが非常に難しい。これにより、化学機械的研磨によって研磨された表面は、多くのスクラッチ（ｓｃｒａｔｃｈ）を含み、さらにクラッキング（ｃｒａｃｋｉｎｇ）が発生する場合もある。
さらに、成長基板として使用された初期基板上に窒化ガリウム系半導体層が残留する場合、この残留する窒化ガリウム系半導体層は化学機械的研磨によって割れやすいため、適した工程条件を探すのが難しい。
一方、基板上に残留する窒化ガリウム系半導体層を高温で加熱して分解することにより、完全に除去する技術を用いることができる。しかし、既に成長した窒化ガリウム系半導体層を高温加熱して除去するには費用が多く嵩む。さらに、初期基板が窒化ガリウム基板の場合は、初期基板に損傷を与え得るため高温で分離する技術を適用するのは困難である。
本発明が解決しようとする課題は、基板を再生できる改善された基板再生方法及びそれによって製造された再生基板を提供することである。
本発明が解決しようとする別の課題は、初期成長基板上に成長した窒化ガリウム系半導体層を再使用できる基板再生方法及びそれによって製造された再生基板を提供することである。
本発明の一態様にかかる基板再生方法は、エピタキシャル層から分離された表面を有する基板を準備し、前記基板表面を電気化学エッチング技術を用いてエッチングし、前記電気化学エッチング技術を用いてエッチングされた表面を、化学エッチング若しくは乾式エッチング技術を用いてエッチングするか、又は化学機械的研磨技術を用いて除去することを含む。
電気化学エッチングと共に、化学エッチング、乾式エッチング又は化学機械的研磨技術を用いることにより、エピタキシャル層から分離された表面を平坦化することができ、よって、エピタキシャル層から分離された基板をエピタキシャル層成長のための成長基板として再使用することができる。
前記分離された表面を有する基板は、表面に犠牲層を有することができる。前記犠牲層は、ｎ型窒化ガリウム系半導体層を含んでもよい。さらに、前記分離された表面を有する基板は、前記犠牲層下部にエッチング防止層をさらに含んでもよい。前記エッチング防止層は、アンドープ窒化ガリウム系半導体層を含んでもよい。前記電気化学エッチングによって前記犠牲層に微細気孔を形成することができる。また、前記化学エッチング、乾式エッチング又は化学機械的研磨によって前記犠牲層が除去され、前記エッチング防止層が露出する。前記エッチング防止層は、電気化学エッチングに耐性を有し、また、化学エッチングや乾式エッチングによるエッチングを停止させる。
一方、前記分離された表面は突出部と凹部を含み、前記突出部は前記凹部に比べて相対的に平坦な表面を有することができる。前記突出部は、ストライプ形状、島型形状又はメッシュ形状に形成できる。前記突出部と凹部は、化学的リフトオフ技術を用いて基板をエピタキシャル層から分離する際に形成され得る。
前記方法は、前記化学エッチングを行う前に、前記分離された表面を有する基板の側面を覆う側面エッチング防止膜を形成することをさらに含んでもよい。前記側面エッチング防止膜によって、基板の側面がエッチングされることを防ぐことができる。
前記分離された表面を有する基板は、初期基板を含んでもよい。前記初期基板は、窒化ガリウム系半導体層を成長させるための基板であり、サファイア基板又は窒化ガリウム基板である。
一方、前記電気化学エッチングは、シュウ酸溶液を用いて１０Ｖ以上１００Ｖ以下の電圧を印加して行うことができる。また、前記化学エッチングは、ＮａＯＨ又はＫＯＨを含む溶液を用いて行うことができる。
本発明の別の態様にかかる基板再生方法は、相対的に平坦な表面及び相対的に粗い表面が規則的に配置された表面を有する基板を準備し、前記基板表面を電気化学エッチング技術を用いてエッチングし、前記電気化学エッチング技術を用いてエッチングされた表面を、化学エッチング若しくは乾式エッチング技術を用いてエッチングし、又は化学機械的研磨技術を用いて除去することを含む。
前記平坦な表面は、ストライプ形状、島型形状又はメッシュ形状に配置されてもよい。
さらに、前記基板表面は、ｎ型窒化ガリウム系半導体層の表面になり得る。また、前記基板は、ｎ型窒化ガリウム系半導体層下部にアンドープ窒化ガリウム系半導体層をさらに含んでもよい。
本発明のまた別の態様にかかる基板再生方法は、上部にｎ型窒化ガリウム系半導体層を含む基板を準備し、前記ｎ型窒化ガリウム系半導体層を電気化学エッチング技術を用いてエッチングし、前記電気化学エッチング技術を用いてエッチングされた前記ｎ型窒化ガリウム系半導体層を化学エッチング若しくは乾式エッチング技術を用いてエッチングし、又は化学機械的研磨技術を用いて除去することを含む。
前記基板は、前記ｎ型窒化ガリウム系半導体層下部に位置するアンドープ窒化ガリウム系半導体層をさらに含むことができ、前記アンドープ窒化ガリウム系半導体層は、前記化学エッチング、乾式エッチング又は化学機械的研磨によって露出される。
前記アンドープ窒化ガリウム系半導体層は、電気化学エッチングを用いて前記ｎ型窒化ガリウム系半導体層をエッチングする間、電気化学エッチングに対するエッチング防止層として機能することができる。よって、アンドープ窒化ガリウム系半導体層下部の初期基板表面が電気化学エッチング又は化学エッチング等によって損傷されることを防ぐことができる。
前記ｎ型窒化ガリウム系半導体層は、平坦な表面及び粗い表面を含むことができ、前記平坦な表面が前記粗い表面より上に突出し得る。
本発明のまた別の態様にかかる基板再生方法は、エピタキシャル層から分離された表面層を有する基板を準備し、前記表面層を改質して表面層内に微細気孔を形成し、前記改質された表面層を除去することを含む。分離された表面層を予め改質して表面層内に微細気孔を形成することにより、表面層を容易に除去することができる。
前記改質された表面層は、化学エッチング、化学機械的研磨又は乾式エッチング技術を用いて除去してもよい。
一方、前記基板は、前記表面層下部にエッチング防止層をさらに含んでもよい。さらに、前記表面層は、ｎ型窒化ガリウム系半導体層を含み、前記エッチング防止層はアンドープ窒化ガリウム系半導体層を含んでもよい。また、前記化学エッチング、化学機械的研磨又は乾式エッチングによって前記ｎ型窒化ガリウム系半導体層が除去され、前記アンドープ窒化ガリウム系半導体層が露出され得る。
一実施例において、前記微細気孔は電気化学エッチング（ｅｌｅｃｔｒｏ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ：ＥＣＥ）によって形成され得る。さらに、前記電気化学エッチングは同一電圧を印加して行うことができるが、これに限定されるものではなく、印加電圧を変えて少なくとも２段階で行うことができる。電圧を増加させることにより、表面層内部により大きい気孔を形成することができる。前記エッチング防止層は、特に電気化学エッチングに耐性を有することができ、化学機械的研磨や乾式エッチングは前記エッチング防止層で停止し得る。
幾つかの実施例において、前記ｎ型窒化ガリウム系半導体層は、化学機械的研磨によって除去されてもよく、その後、前記露出されたアンドープ窒化ガリウム系半導体層は、誘導結合プラズマ反応性イオンエッチング（ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ−ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＩＣＰ−ＲＩＥ）のようなエッチング技術を用いた乾式エッチングによって平坦化され得る。
一方、前記分離された表面は突出部と凹部を含み、前記突出部は前記凹部に比べて相対的に平坦な表面を有することができる。前記突出部は、ストライプ形状、島型形状又はメッシュ形状に形成することができる。前記突出部と凹部は、例えば、化学的リフトオフ技術を用いて基板をエピタキシャル層から分離することにより形成できる。
幾つかの実施例において、前記基板再生方法は、前記表面層を除去する前に、前記微細気孔が形成された表面層を覆う平坦化層を形成することをさらに含んでもよい。前記改質された表面層は、ＩＣＰ−ＲＩＥのような乾式エッチングによって前記平坦化層と一緒に除去することができる。
前記分離された表面層を有する基板は、初期基板を含んでもよい。前記初期基板は、窒化ガリウム系半導体層を成長させるための基板であって、サファイア基板又は窒化ガリウム基板になり得る。
一方、前記微細気孔は、シュウ酸溶液で１０Ｖ以上１００Ｖ以下の範囲内の電圧を印加する電気化学エッチングによって形成され得る。
本発明のまた別の態様にかかる基板再生方法は、相対的に平坦な表面及び相対的に粗い表面が規則的に配置された表面層を有する基板を準備し、前記表面層を改質して表面層に微細気孔を形成し、前記改質された表面層を除去することを含む。
さらに、前記改質された表面層は、化学機械的研磨又は乾式エッチングによって除去されてもよく、前記微細気孔は電気化学エッチングによって形成され得る。
一方、前記平坦な表面は、ストライプ形状、島型形状又はメッシュ形状に配置され得る。
また、前記表面層はｎ型窒化ガリウム系半導体層であってもよく、前記基板はｎ型窒化ガリウム系半導体層下部にアンドープ窒化ガリウム系半導体層をさらに含んでもよい。
幾つかの実施例において、前記基板再生方法は、前記改質された表面層上に平坦化層を形成することをさらに含むことができ、前記改質された表面層は、乾式エッチングによって前記平坦化層と一緒に除去され得る。
本発明のまた別の態様にかかる基板再生方法は、上部にｎ型窒化ガリウム系半導体層を含む基板を準備し、前記ｎ型窒化ガリウム系半導体層を改質して微細気孔を形成し、前記改質されたｎ型窒化ガリウム系半導体層を除去することを含む。
さらに、前記改質されたｎ型窒化ガリウム系半導体層は、化学機械的研磨又は乾式エッチングによって除去することができ、前記微細気孔は電気化学エッチングによって形成できる。
また、前記基板は、前記ｎ型窒化ガリウム系半導体層下部に位置するアンドープ窒化ガリウム系半導体層をさらに含むことができ、前記ｎ型窒化ガリウム系半導体層が除去されることにより、前記アンドープ窒化ガリウム系半導体層が露出され得る。
一方、前記ｎ型窒化ガリウム系半導体層は、平坦な表面及び粗い表面を含むことができ、前記平坦な表面が前記粗い表面より上に突出され得る。
本発明のまた別の態様にかかる再生基板は、初期基板、及び前記初期基板上に位置するアンドープ窒化ガリウム系半導体層を含む。前記初期基板と前記アンドープ窒化ガリウム系半導体層は、不純物濃度又はキャリア濃度で区別できる。さらに、前記アンドープ窒化ガリウム系半導体層は、化学エッチング又は乾式エッチングによって部分的にエッチングされた表面を有することができる。
前記アンドープ窒化ガリウム系半導体層は、化学エッチングによって部分的にエッチングされた表面を有する。前記化学エッチングは、ＮａＯＨ又はＫＯＨを含む溶液で行われたものである。
前記初期基板は、窒化ガリウム系半導体層を成長させるための成長基板であって、サファイア基板又は窒化ガリウム基板になり得る。
本発明の実施例によると、相対的に平坦な表面を有して窒化ガリウム系半導体層を成長させるのに適した再生基板を提供することができる。さらに、アンドープ窒化ガリウム系半導体層を上部に含む再生基板を提供することができる。
一実施例にかかる成長基板分離技術を用いて発光ダイオードを製造する方法を説明するための断面図である。 一実施例にかかる成長基板分離技術を用いて発光ダイオードを製造する方法を説明するための断面図である。 一実施例にかかる成長基板分離技術を用いて発光ダイオードを製造する方法を説明するための断面図である。 成長基板を分離するために使用されるマスクパターンを説明するための平面図である。 成長基板を分離するために使用されるマスクパターンを説明するための平面図である。 成長基板を分離するために使用されるマスクパターンを説明するための平面図である。 エピタキシャル層から分離された基板を説明するための断面図である。 一例にかかるエピタキシャル層から分離された基板の表面を表す平面のＳＥＭイメージである。 他の例にかかるエピタキシャル層から分離された基板の表面を表す平面のＳＥＭイメージである。 本発明の一実施例にかかる基板再生方法を説明するための概略的な工程順序図である。 本発明の一実施例にかかる電気化学エッチング技術を用いて基板表面をエッチングすることを説明するための概略的な断面図である。 電気化学エッチング技術を用いて基板表面をエッチングした後の平面のＳＥＭイメージである。 化学エッチング技術を用いた基板表面エッチングを説明するための概略的な断面図である。 化学エッチング技術を用いて基板表面をエッチングした後の平面のＳＥＭ写真である。 再生基板上に成長した窒化ガリウム層の表面を表す光学写真である。 本発明のまた別の実施例にかかる基板再生方法を説明するための概略的な工程順序図である。 本発明の一実施例にかかる電気化学エッチング技術を用いて基板表面をエッチングすることを説明するための概略的な断面図である。 表面層が除去された再生基板を説明するための概略的な断面図である。 本発明のまた別の実施例にかかる基板再生方法を説明するための概略的な断面図である。
以下、添付の図面を参照して本発明の実施例を詳しく説明する。次に紹介する実施例は、当業者に本発明の思想が十分に伝わるようにするために例として提供するものである。よって、本発明は以下で説明する実施例に限定されるものではなく、他の形態で具現化することもできる。そして、図面において同一参照番号は同一構成要素を表し、構成要素の幅、長さ、厚さ等は便宜のために誇張して表現する場合がある。
本発明の実施例は、成長基板上に窒化物半導体層（エピタキシャル層）を成長させた後、エピタキシャル層から成長基板を分離して分離した基板を提供することを含む。前記成長基板から分離されたエピタキシャル層は、発光ダイオードのような半導体素子を製造するために使用され得る。ここでは、成長基板を分離して発光ダイオードを製造する技術を先に紹介し、次いで、分離された基板を再生する方法について説明する。
（発光ダイオードの製造方法）
図１乃至図３は、本発明の一実施例にかかる発光ダイオードの製造方法を説明するための断面図である。
先ず、図１（ａ）を参照すると、成長基板１１０を準備する。成長基板１１０は、サファイア基板、ＧａＮ基板、シリコンカーバイド（ＳｉＣ）基板又はシリコン（Ｓｉ）基板等であってもよく、特に、成長基板１１０はサファイア基板又はＧａＮ基板であり、極性、非極性又は半極性の基板を含んでもよい。
前記成長基板１１０上には、エッチング防止層１２０及び犠牲層１２５が形成される。前記エッチング防止層１２０は、アンドープ（ｕｎｄｏｐｅｄ）の窒化ガリウム系半導体層、例えば、アンドープＧａＮを含んでもよく、前記犠牲層１２５はｎ型窒化ガリウム系半導体層１２０を含んでもよい。アンドープ窒化ガリウム系半導体層１２０及びｎ型窒化ガリウム系半導体層１２５は、例えば、ＭＯＣＶＤ（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）やＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）等の技術を用いて成長基板１１０上に成長させることができる。前記アンドープ窒化ガリウム系半導体層１２０は、意図的な不純物ドーピングをすることなく成長し、ｎ型窒化ガリウム系半導体層１２５は相対的に高い不純物濃度、例えば、１Ｅ１７／ｃｍ３乃至１Ｅ１９／ｃｍ３のＳｉがドーピングされた窒化ガリウム系、例えば、ＧａＮ層で形成してもよい。以下で説明する窒化物系列の半導体層は、前記アンドープ窒化ガリウム系半導体層１２０及びｎ型窒化ガリウム系半導体層１２５のようにＭＯＣＶＤ又はＭＢＥ技術を用いて成長させることができ、これに対して別途の言及はしない。
図１（ｂ）を参照すると、前記犠牲層１２５上にマスクパターン１３０が形成される。前記マスクパターン１３０は、例えば、ＳｉＮ又はＳｉＯ２で約５ｎｍ乃至約１０μｍ範囲内の厚さに形成できる。マスクパターン１３０は、図４（ａ）に示したように各マスク領域がストライプ形状を有してもよく、また、図４（ｂ）に示したように相互他の方向に延びるストライプが交差する形状を有してもよい。これと異なり、前記マスクパターン１３０は凸状（ｃｏｎｖｅｘ）パターンであって、図５（ａ）に示したように、マスク領域が六角形状を有してもよく、図６（ａ）に示したように、マスク領域が菱形状を有してもよい。これと異なり、前記マスクパターン１３０は凹状（ｃｏｎｃａｖｅ）パターンであり、図５（ｂ）に示したように、開口部領域が六角形状を有してもよく、又は図６（ｂ）に示したように、開口部領域が菱形状を有してもよい。前記マスクパターン１３０はまた、マスク領域が円形状の凸状パターン又は開口部領域が円形状の凹状パターンであってもよい。前記マスクパターン１３０の規則的なパターンの大きさは、約５ｎｍ乃至約２０μｍ範囲内であってもよい。
図１（ｃ）を参照すると、電気化学エッチング（ｅｌｅｃｔｒｏ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ；ＥＣＥ）を用いて前記犠牲層１２５を部分的にエッチングして犠牲層１２５内に微細気孔１５０を形成する。
前記電気化学エッチング工程は、犠牲層１２５が形成された成長基板１１０と陰極電極（例えば，Ｐｔ電極）をＥＣＥ溶液に浸けた後、犠牲層１２５に正電圧を印加し、陰極電極に負電圧を印加して行い、ＥＣＥ溶液のモル濃度、工程時間及び印加電圧を調節して微細気孔１５０の大きさを調節することができる。
前記ＥＣＥ溶液は、電解質溶液であってもよく、例えば、シュウ酸（ｏｘａｌｉｃ ａｃｉｄ）、ＨＦ又はＮａＯＨを含む電解質溶液である。
本実施例において、犠牲層１２５は同一電圧、例えば、１０Ｖ乃至６０Ｖの範囲の電圧を連続して印加する１段階（ｓｉｎｇｌｅ ｓｔａｇｅ）の電気化学エッチング（ＥＣＥ）によって部分的にエッチングされ得る。しかし、これに限定されるのではなく、初期に相対的に低い電圧を印加し、その後、相対的に高い電圧を印加する２段階（ｔｗｏ−ｓｔａｇｅ）の電気化学エッチング（ＥＣＥ）によって部分的にエッチングされてもよい。図１（ｃ）は、２段階電気化学エッチングによって形成された微細気孔１５２，１５４を示しており、微細気孔１５２は相対的に低い電圧を印加する１段階で形成され、相対的に大きな微細気孔１５４は相対的に高い電圧を印加する２段階で形成される。例えば、２０℃の０．３Ｍシュウ酸溶液を用いて６Ｅ１８／ｃｍ３のＳｉドーピング濃度を有するｎ型窒化ガリウム系半導体層１２５に対して、１段階では８Ｖ乃至９Ｖの電圧を印加し、２段階では１５Ｖ乃至１７Ｖの電圧を印加して電気化学エッチングを行うことができる。
２段階電気化学エッチングを用いることにより、ｎ型窒化ガリウム系半導体層１２５の表面は、相対的に良好な結晶性を維持でき、さらに、ｎ型窒化ガリウム系半導体層１２５の内部に相対的に大きな微細気孔１５４を形成することができるため、後続工程に有利である。
図１（ｄ）を参照すると、前記ｎ型窒化ガリウム系半導体層１２５をシードとして使用して第１窒化物半導体層１６０、活性層１７０及び第２窒化物半導体層１８０等のエピタキシャル層を含む窒化物半導体積層構造２００が成長する。窒化物半導体積層構造２００は、水平成長によって犠牲層１２５だけでなく、マスクパターン１３０を覆う。
前記第１窒化物半導体層１６０は、単一層でも良いが、これに限定されるものではなく、多重層でも良い。このような多重層は、アンドープ層とドーピング層を含んでもよい。
一方、前記半導体積層構造２００を成長させる間、微細気孔１５２，１５４が重なり合って、また、成長して空洞１５０ａが形成される。前記空洞１５０ａは、前記マスクパターン１３０の隣接したマスク領域を連結し合うように形成される。図１（ｄ）において、犠牲層１２５と第１窒化物半導体層１６０間の界面が残留すると表示したが、前記空洞１５０ａが犠牲層１２５と第１窒化物半導体層１６０の界面になり得る。
図２（ａ）を参照すると、犠牲層１２５上に第１窒化物半導体層１６０、活性層１７０及び第２窒化物半導体層１８０を含む窒化物半導体積層構造２００が形成されている。上で説明したように、前記半導体積層構造２００を形成する間、犠牲層１２５内の微細気孔１５２，１５４によってｎ型窒化ガリウム系半導体層１２５に空洞１５０ａが形成される。ここで、図２（ａ）は、図１（ｄ）と同一工程の段階を表し、単純にスケールのみを変えて表現したものである。
前記第１窒化物半導体層１６０は、第１導電型の不純物がドーピングされた窒化物半導体層、例えば、ｎ型不純物がドーピングされたIII−Ｎ系列の化合物半導体、例えば、（Ａｌ，Ｉｎ，Ｇａ）Ｎ系列の窒化物半導体層で形成でき、窒化ガリウム層を含んでもよい。また、前記第１窒化物半導体層１６０は、意図的に不純物がドーピングされないアンドープ層を含むこともできる。
前記活性層１７０は、III−Ｎ系列の化合物半導体、例えば、（Ａｌ，Ｇａ，Ｉｎ）Ｎ半導体層で形成することができ、単一量子ウェル構造又はウェル層（未図示）と障壁層（未図示）が交互に積層された多重量子ウェル構造になり得る。
前記第２窒化物半導体層１８０は、第２導電型不純物、例えば、Ｐ型不純物がドーピングされたIII−Ｎ系列の化合物半導体、例えば、（Ａｌ，Ｇａ，Ｉｎ）Ｎ系列のIII族窒化物半導体層を含み、例えば、ＧａＮ層を含んでもよい。
図２（ｂ）を参照すると、前記窒化物半導体積層構造２００をパターニングして素子分離領域２００ａを形成することができる。素子分離領域２００ａは、フォトリソグラフィ及びエッチング工程によって形成できる。素子分離領域２００ａによって個別素子領域に分離された複数の窒化物半導体積層構造２００が形成され得る。
一方、図示したように、前記素子分離領域２００ａによって犠牲層１２５及びマスクパターン１３０が露出される。
図２（ｃ）を参照すると、窒化物半導体積層構造２００上に支持基板２１０が付着される。支持基板２１０は、金属層１９０を通じて窒化物半導体積層構造２００にボンディングされ得る。前記金属層１９０は、例えば、反射金属層１９２、障壁金属層１９４及びボンディング金属層１９６を含んでもよい。障壁金属層１９４は、反射金属層１９２を覆い、ボンディング金属層１９６はエッチング溶液から反射金属層１９２と障壁金属層１９４を保護するようにこれらを覆う。前記反射金属層１９２は、第２窒化物半導体層１８０に電気的に接続される。
本実施例において、前記金属層１９０が素子分離領域２００ａを形成した後に形成されると説明しているが、これに限定されるものではない。つまり、前記反射金属層１９２及び障壁金属層１９４は、素子分離領域２００ａを形成する前に形成される場合もある。さらに、前記ボンディング金属層１９６もまた、素子分離領域２００ａを形成する前に形成され得る。
一方、支持基板２１０は、図示したように、貫通ホール２１０ａを有することができる。特に限定されるものではないが、この貫通ホール２１０ａは、素子分離領域２００ａ内に位置するように配置されてもよい。例えば、一つの素子領域内に位置する窒化物半導体積層構造２００の四つの角の近くにそれぞれ貫通ホール２１０ａが位置し得る。前記貫通ホール２１０ａは、ケミカルリフトオフ（ＣＬＯ）のために行われる化学エッチングの間、エッチング溶液が素子分離領域２００ａに浸透することを助けて成長基板１１０を分離する時間を短縮させる。
再度図２（ｃ）を参照すると、前記支持基板２１０は、サファイア基板、ＧａＮ基板、ガラス基板、シリコンカーバイド基板又はシリコン基板でもあってもよく、金属物質からなる導電性基板であってもよく、ＰＣＢ等のような回路基板であってもよく、セラミック基板であってもよい。
また、前記支持基板２１０側にボンディング金属層１９６に対応するボンディング金属層（図示しない）が提供され、支持基板２１０側のボンディング金属層と窒化物半導体積層構造体２００側のボンディング金属層１９６が共晶接合（ｅｕｔｅｔｉｃ ｂｏｎｄｉｎｇ）して支持基板２１０が窒化物半導体積層構造２００に付着され得る。
図２（ｄ）を参照すると、支持基板２１０が付着された後、ＮａＯＨ、ＢＯＥ又はＨＦ等のエッチング溶液を用いて化学エッチングによって成長基板１１０を半導体積層構造体２００から分離する。エッチング溶液は、マスクパターン１３０をエッチングし、マスクパターン１３０と窒化物半導体積層構造体２００の界面でＧａＮをエッチングし、これにより成長基板１１０を窒化物半導体積層構造２００から分離することができる。分離された成長基板１１０上には、エッチング防止層１２０及び犠牲層１２５が残留することもあり、これについては図７を参照して後で詳しく説明する。
マスクパターン１３０が除去されることにより、窒化物半導体積層構造２００の表面、特に、第１窒化物半導体層１６０の表面に凹領域（ｒｅｃｅｓｓｅｄ ｒｅｇｉｏｎ）１３０ａと突出領域１６０ａとを有する凹凸構造が形成される。
本実施例において、化学エッチングによって成長基板１１０を分離することについて説明しているが、物理的ストレス（ｓｔｒｅｓｓ）を加えることにより成長基板１１０を窒化物半導体積層構造２００から分離することもできる。例えば、前記複数の空洞１５０ａが形成された後、マスクパターン１３０にストレスを印加して前記成長基板１１０と前記窒化物半導体積層構造２００が分離され得る。
図３（ａ）は、成長基板１１０が分離された図２（ｄ）の図面の上下をひっくり返して表したものである。図３（ａ）を参照すると、成長基板１１０が分離された後、Ｇａ残留物（ｄｒｏｐｌｅｔ）を除去するために塩酸等を用いて表面を洗浄することができる。また、表面側に残留する高抵抗窒化物半導体層を除去するために乾式エッチングを用いて窒化物半導体積層構造２００の一部を除去することができる。
図３（ｂ）を参照すると、光電気化学（ＰＥＣ）エッチング技術等を用いて窒化物半導体積層構造２００の表面に粗い表面Ｒを形成できる。粗い表面Ｒは、凹領域１３０ａの底面及び突出領域１６０ａの表面に形成される。凹領域１３０ａ及び突出領域１６０ａに加えて粗い表面Ｒが形成されることにより、活性層１７０で生成された光の光抽出効率が改善される。
図３（ｃ）を参照すると、次いで、前記窒化物半導体積層構造２００上に電極２２０が形成される。電極２２０は、ワイヤを連結できる電極パッドと、電極パッドから延びる延長部を有することができる。電極２２０は、第１窒化物半導体層１６０に電気的に接続される。一方、前記支持基板２１０が導電性の場合、支持基板２１０が第２窒化物半導体層１８０に電気的に接続されて電極として機能することができ、又は支持基板２１０下部に別途の電極パッドをさらに形成することができる。前記支持基板２１０が絶縁性の場合、前記金属層１９０が外部に延びて電極パッドが形成され得る。
前記電極２２０を形成する前、又は後に窒化物半導体積層構造２００を覆う絶縁層（図示しない）をさらに形成できる。
図３（ｄ）を参照すると、前記支持基板２１０を個別素子単位に分割して発光ダイオードが完成する。前記支持基板２１０は、素子分離領域に沿ってスクライビングを行うことにより分割できる。
本実施例によると、窒化物半導体積層構造２００を損傷させず成長基板１１０を分離することができる。さらに、成長基板１１０と半導体積層構造２００間に形成された空洞１５０ａを用いて成長基板１１０を分離するため、物理的ストレス又は化学エッチングを用いて成長基板１１０を容易に分離することができる。
さらに、素子分離領域と共に貫通ホール２１０ａを形成することにより、エッチング溶液の浸透をより速めて工程時間をより短縮させることができる。また、分離された成長基板１１０は成長基板として再度使用できる。
以上にて、ケミカルリフトオフ又はストレスリフトオフを用いて成長基板を分離し、発光ダイオードを製造することについて説明したが、本発明はこれらの基板分離方法に限定されるのではなく、他の可能な基板分離方法、例えばレーザーリフトオフが適用される場合もある。
（基板再生方法）
以下では、基板分離技術を用いて分離された基板を再生する方法について説明する。
図７は、上で説明した技術を通じて分離された基板３００を説明するための断面図であり、図８及び図９は、ケミカルリフトオフを通じて分離された基板表面を表すＳＥＭ写真である。
図７及び図８、又は図９を参照すると、分離された基板３００は、エッチング防止層１２０及び犠牲層１２５（分離された表面層）を含んでもよい。犠牲層１２５は、分離された基板３００の表面に位置するため、以下では表面層１２５と言及する場合もある。分離された基板３００の表面、例えば、表面層１２５は突出部１２５ａと凹部１２５ｂを含むことができ、突出部１２５ａは凹部１２５ｂに比べて相対的に平坦な表面を有する。図８及び図９に示したように、凹部１２５ｂは非常に粗い表面を有する。よって、相対的に平坦な表面が相対的に粗い表面に比べて上に突出する。
本実施例において、前記突出部１２５ａはマスクパターン１３０のマスキング領域に対応し、前記凹部１２５ｂは空洞１５０ａに対応する。これにより、前記突出部１２５ａ又は平坦な表面は、前記マスクパターン１３０のような規則的な形状、例えば、図８のようなストライプ形状、図９のような島型形状、又はメッシュ形状に配置され得る。突出部１２５ａ及び凹部１２５ｂは、犠牲層１２５（表面層）に形成される。さらに、前記凹部１２５ｂにエッチング防止層１２０が露出される場合もある。
上で説明したように、前記犠牲層１２５（表面層）は、ｎ型窒化ガリウム系半導体層を含んでもよく、前記エッチング防止層１２０はアンドープ窒化ガリウム系半導体層を含んでもよい。よって、分離された基板３００は、表面にｎ型窒化ガリウム系半導体層１２５を有することができ、突出部１２５ａ及び凹部１２５ｂはｎ型窒化ガリウム系半導体層１２５の表面に形成され得る。
図７、図８及び図９に示したように、分離された基板３００は非常に粗い表面を有し、また、突出部１２５ａと凹部１２５ｂを有することができる。このような粗い表面は、ケミカルリフトオフに限定されるのではなく、ストレスリフトオフ（ＳＯＬ）又はレーザーリフトオフ（ＬＬＯ）を通じた基板分離技術でも発生する。これらの粗い表面を有する基板を成長基板として再使用するためには、表面を平坦化する工程が要求される。
以下では、一実施例にかかる分離された基板を再生する方法について具体的に説明する。
図１０は、本発明の一実施例にかかる基板再生方法を説明するための概略的な工程順序図であり、図１１及び図１３は、本発明の一実施例にかかる基板再生方法を行う各工程段階を説明するための断面図であり、図１２及び図１４は、各工程段階における平面のＳＥＭイメージを表す。
図１０を参照すると、前述の図７を参照して説明したような分離された基板３００を準備する（Ｓ１００）。分離された基板３００は、エピタキシャル層、例えば、半導体積層構造２００から分離された表面を有する。分離された基板３００は、初期基板１１０を含み、図７を参照して説明したように、犠牲層１２５、及び犠牲層１２５下部に位置するエッチング防止層１２０を含んでもよい。前記初期基板１１０は、窒化ガリウム系半導体層を成長させるための成長基板であり、例えば、サファイア基板又は窒化ガリウム基板であってもよく、極性、非極性又は半極性基板を含んでもよい。
図１０及び図１１を参照すると、電気化学エッチング（ＥＣＥ）技術を用いて分離された基板３００の表面がエッチングされる（Ｓ２００）。電気化学エッチング（ＥＣＥ）技術によって基板３００上部領域、例えば、犠牲層１２５に微細気孔２５２が形成され得る。一方、エッチング防止層１２０は、微細気孔２５２が初期基板１１０の表面に形成されることを防止する。
前記電気化学エッチング（ＥＣＥ）工程は、分離された基板３００と陰極電極（例えば，Ｐｔ電極）をＥＣＥ溶液に浸けた後、犠牲層１２５に正電圧を印加し、陰極電極に負電圧を印加して行い、ＥＣＥ溶液のモル濃度、工程時間及び印加電圧を調節して微細気孔２５２の大きさを調節できる。前記ＥＣＥ溶液は、シュウ酸（ｏｘａｌｉｃ ａｃｉｄ）を含む電解質溶液であってもよい。例えば、前記電気化学エッチングは、シュウ酸溶液で１０Ｖ以上１００Ｖ以下の範囲の電圧を加えて行うことができる。
図１２のＳＥＭイメージは、２０℃の０．３Ｍシュウ酸溶液を用いて約６Ｅ１８／ｃｍ３のＳｉドーピング濃度を有するｎ型窒化ガリウム系半導体層１２５に対して、４０Ｖの電圧を印加して１０分間電気化学エッチングを行った後の表面を表す。
図１２から分かるように、電気化学エッチングを行った後、ｎ型窒化ガリウム系半導体層１２５の表面は、平坦な面と粗い面が区別し難くなるように変化する。
図１０及び図１３を参照すると、化学エッチング技術を用いて分離された基板３００の表面をエッチングする（Ｓ３００）。化学エッチングによって前述の電気化学エッチングによってエッチングされた部分が除去され、再生基板４００が提供される。本実施例において、前記化学エッチングによって犠牲層１２５が除去され、エッチング防止層１２０ａが残留する再生基板４００が提供され得る。エッチング防止層１２０ａは、化学エッチングによって表面の一部がエッチングされたエッチング防止層１２０であってもよい。エッチング防止層１２０が前記化学エッチングに対して耐性が大きいほど、表面のエッチングは防止される。
前記化学エッチングは、例えば、ＮａＯＨ又はＫＯＨを含む溶液で行うことができる。また、エッチングを助けるために前記溶液は約５０℃以上に加熱され得る。
一方、前記化学エッチングによって基板３００の側面がエッチングされ得る。よって、基板３００の側面がエッチングされることを防ぐために、エッチング防止膜（図示しない）を用いて基板３００の側面を覆うことができる。エッチング防止膜の材料は、化学エッチングから基板３００の側面がエッチングされることを防止できるものであれば特に限定されなく、工程の便宜のためにテープ等が使用できる。
図１４は、ＮａＯＨとＨ２Ｏ２及び純水（ｄｅｉｏｎｉｚｅｄ ｗａｔｅｒ）の水溶液で化学エッチングを行った後の表面を表すＳＥＭイメージである。図１４から分かるように、電気化学エッチング及び化学エッチングを一緒に用いることにより、表面が平坦な再生基板４００を製造することができる。
本実施例によって製造された再生基板４００が成長基板として使用できるかを確認するために、再生基板４００上に窒化ガリウム層を成長させた。図１５は、再生基板上に成長した窒化ガリウム層の表面を表す光学写真である。
図１５から分かるように、再生基板４００上に成長した窒化ガリウム層は、表面にヒロック（ｈｉｌｌｒｏｃｋ）を含むものの、かなり良好な表面を有する。よって、本発明によって製造された再生基板４００は、エピタキシャル層を成長させるための成長基板として再使用できる。
さらに、再生基板４００上にアンドープ窒化ガリウム系半導体層をさらに成長させ、再度ｎ型窒化ガリウム系半導体層の犠牲層１２５を成長させた後、前述の図１乃至図３を参照して説明したような工程を適用して発光ダイオードを製造し、このとき、再生基板４００上で製造された発光ダイオードの収率は、初期基板１１０上で製造された発光ダイオードの収率に対して約９０％以上の収率を表した。
本実施例にかかる基板再生方法は、電気化学エッチング及び化学エッチングを一緒に用いることにより、相対的に平坦な表面を有する再生基板を提供することができる。さらに、前記基板再生方法は、初期基板１１０上に成長した窒化ガリウム系半導体層を全て除去する必要がなく、表面の一部の窒化ガリウム系半導体層のみを除去する。よって、既に成長した半導体層を全て除去する従来の技術に比べて材料活用効率を高めることができるため基板の再生により適する。
本実施例によって製造された再生基板４００は、エピタキシャル層を成長させるための成長基板として再使用できる。また、図１乃至図３を参照して説明したような工程を経て発光ダイオードを製造することができ、これに対する詳しい説明は省略する。
本実施例において、電気化学エッチングと一緒に化学エッチングが行われることを説明したが、化学エッチングの代わりに乾式エッチング又は化学機械的研磨技術が用いられても良い。
図１６は、本発明のまた別の実施例にかかる基板再生方法を説明するための概略的な工程順序図であり、図１７及び図１８は、本発明の前記また別の実施例にかかる基板再生方法を行う各工程段階を説明するための断面図である。
図１６を参照すると、前述の図７を参照して説明したような分離された基板３００を準備する（Ｓ１００）。分離された基板３００は、エピタキシャル層、例えば、半導体積層構造２００から分離された表面を有する。分離された基板３００は、初期基板１１０を含み、図７を参照して説明したように、表面層１２５及び表面層１２５下部に位置するエッチング防止層１２０を含んでもよい。前記初期基板１１０は、窒化ガリウム系半導体層を成長させるための成長基板であり、例えば、サファイア基板又は窒化ガリウム基板であってもよく、極性、非極性又は半極性基板を含んでもよい。
図１６及び図１７を参照すると、表面層１２５が改質されて表面層１２５内に微細気孔２５２が形成される。微細気孔２５２は、例えば、電気化学エッチング（ＥＣＥ）技術を用いて表面層１２５をエッチングすることにより形成され得る。エッチング防止層１２０は、表面層１２５を改質する間、微細気孔２５２が初期基板１１０表面に形成されることを防止する。
前記電気化学エッチング（ＥＣＥ）工程は、分離された基板３００と陰極電極（例えば，Ｐｔ電極）をＥＣＥ溶液に浸した後、表面層１２５に正電圧を印加し、陰極電極に負電圧を印加して行い、ＥＣＥ溶液のモル濃度、工程時間及び印加電圧を調節して微細気孔２５２の大きさを調節できる。前記ＥＣＥ溶液は、シュウ酸（ｏｘａｌｉｃ ａｃｉｄ）を含む電解質溶液であってもよい。例えば、前記電気化学エッチングは、例えば、２０℃の０．３Ｍシュウ酸溶液で１０Ｖ以上１００Ｖ以下の範囲の電圧を加えて１分乃至数時間行うことができる。さらに、前記電気化学エッチングは、少なくとも２段階で電圧を増加又は減少させながら行うことができる。少なくとも２段階で電圧を増加させる場合、表面層１２５内部により大きな微細気孔を形成することができる。
電気化学エッチングを行った後、表面層１２５の表面は平坦な面と粗い面の区別が難しくなる。
本実施例において、電気化学エッチングを用いて微細気孔２５２を形成することを説明しているが、電気化学エッチングに限定されるのではなく、化学エッチング等の他の技術を用いて微細気孔２５２が形成される場合もある。
図１６及び図１８を参照すると、改質された表面層１２５が除去される（Ｓ３００）。表面層１２５は、化学機械的研磨や乾式エッチング技術を用いて除去され得る。化学機械的研磨や乾式エッチングによって改質された表面層１２５が除去され、再生基板４００が提供される。本実施例において、前記化学機械的研磨や乾式エッチングによって表面層１２５が除去され、エッチング防止層１２０ａが残留する再生基板４００が提供され得る。エッチング防止層１２０ａは、表面の一部が研磨又はエッチングされたエッチング防止層１２０であってもよい。化学機械的研磨や乾式エッチングは、エッチング防止層１２０で停止される。
表面層１２５を改質せず化学機械的研磨によって表面を平坦化する場合、表面層１２５やエッチング防止層１２０にクラックのような結晶欠陥が誘発され得る。しかし、本実施例のように、表面層１２５を予め改質することにより、エッチング防止層１２０に欠陥を発生させず化学機械的研磨によって表面層１２５を除去することができる。
さらに、化学機械的研磨によって表面層１２５を除去した後、露出したエッチング防止層１２０をＩＣＰ−ＲＩＥのような乾式エッチング技術を用いて平坦化することもできる。
一方、表面層１２５を改質せず、乾式エッチングによって表面層１２５を直接エッチングする場合、表面層１２５とエッチング防止層１２０は同種の窒化ガリウム物質のため、表面を平坦化し難い。しかし、本実施例のように、表面層１２５を予め改質することにより、表面層１２５とエッチング防止層１２０のエッチング選択比を制御することができ、よって、ＩＣＰ−ＲＩＥのような乾式エッチングによって表面層１２５を除去しつつ平坦な表面を提供できる。
図１９は、本発明のまた別の実施例にかかる基板再生方法を説明するための断面図である。
図１９を参照すると、先ず、図１６及び図１７を参照して説明したものと同一の工程を行って表面層１２５に微細気孔２５２を形成する。その後、前記改質された表面層１２５を覆う平坦化層５００が形成される。平坦化層５００は、フォトレジストやＳＯＧのように流動性物質を塗布した後、硬化させて形成できる。平坦化層５００は、表面層１２５の突出部１２５ａと凹部１２５ｂを覆い、表面層１２５の表面に比べて相対的に平坦な表面を提供する。
その後、前記平坦化層５００と共に表面層１２５がＩＣＰ−ＲＩＥのような乾式エッチングによって除去され、これによって、図１８のような再生基板４００が提供される。
平坦化層５００は、表面層１２５と似たエッチング率を有する材料で形成され、よって、エッチング防止層１２０ａは相対的に平坦な表面を有することができる。
本実施例にかかる基板再生方法は、分離された基板３００の表面に露出された表面層１２５を予め改質することにより、表面層１２５を容易に除去して再生基板を提供することができる。さらに、前記基板再生方法は、初期基板１１０上に成長した窒化ガリウム系半導体層を全て除去せず、表面の一部の窒化ガリウム系半導体層だけを除去する。よって、既に成長した半導体層を全て除去する従来の技術に比べて、材料活用効率を高めることができ基板再生により適する。
本実施例によって製造された再生基板４００は、エピタキシャル層を成長させるための成長基板として再使用できる。また、図１乃至図３を参照して説明したような工程を経て発光ダイオードを製造することができ、これに対する詳しい説明は省略する。
本実施例において、乾式エッチング又は化学機械的研磨技術を用いて改質された表面層１２５を除去することを説明したが、前述の図１０を参照して説明したように、改質された表面層１２５は化学エッチングを用いて除去されても良い。
以上、多様な実施例について説明したが、本発明は特定実施例に限定されると理解してはならない。また、特定実施例で説明した構成要素は、本発明の技術的思想から外れない限り、他の実施例にも適用することができる。
１１０：成長基板
１２０：エッチング防止層
１２５： 犠牲層
１２５ａ： 突出部
１２５ｂ： 凹部
１３０： マスクパターン
１５０： 微細気孔
１６０： 第１窒化物半導体層
１７０： 活性層
１８０： 第２窒化物半導体層
２００： 窒化物半導体積層構造

Claims (30)

  1. エピタキシャル層から分離された表面を有する基板を準備し、
    前記基板表面を電気化学エッチング技術を用いてエッチングし、
    前記電気化学エッチング技術を用いてエッチングされた表面を、化学エッチング若しくは乾式エッチング技術を用いてエッチングするか、又は化学機械的研磨技術を用いて除去することを含む基板再生方法。
  2. 前記分離された表面を有する基板は、表面に犠牲層を有する請求項１に記載の基板再生方法。
  3. 前記分離された表面を有する基板は、前記犠牲層下部にエッチング防止層をさらに含む請求項２に記載の基板再生方法。
  4. 前記犠牲層はｎ型窒化ガリウム系半導体層を含み、前記エッチング防止層はアンドープ窒化ガリウム系半導体層を含む請求項３に記載の基板再生方法。
  5. 前記化学エッチング、乾式エッチング又は化学機械的研磨によって前記ｎ型窒化ガリウム系半導体層が除去され、前記アンドープ窒化ガリウム系半導体層が露出される請求項４に記載の基板再生方法。
  6. 前記電気化学エッチングによって前記ｎ型窒化ガリウム系半導体層に微細気孔が形成される請求項５に記載の基板再生方法。
  7. 前記分離された表面は突出部と凹部を含み、前記突出部は前記凹部に比べて相対的に平坦な表面を有する請求項１に記載の基板再生方法。
  8. 前記突出部は、ストライプ形状、島型形状又はメッシュ形状を有する請求項７に記載の基板再生方法。
  9. 前記化学エッチングを行う前に、前記分離された表面を有する基板の側面を覆う側面エッチング防止膜を形成することをさらに含む請求項１に記載の基板再生方法。
  10. 前記分離された表面を有する基板は初期基板を含むが、前記初期基板は、サファイア基板又は窒化ガリウム基板である請求項１に記載の基板再生方法。
  11. 前記電気化学エッチングは、シュウ酸溶液を用いて１０Ｖ以上１００Ｖ以下の電圧を印加して行われる請求項１に記載の基板再生方法。
  12. 前記化学エッチングは、ＮａＯＨ又はＫＯＨを含む溶液を用いて行われる請求項１１に記載の基板再生方法。
  13. エピタキシャル層から分離された表面層を有する基板を準備し、
    前記表面層を改質して表面層内に微細気孔を形成し、
    前記改質された表面層を除去することを含む基板再生方法。
  14. 前記改質された表面層は、化学エッチング、化学機械的研磨又は乾式エッチング技術を用いて除去される請求項１３に記載の基板再生方法。
  15. 前記基板は、前記表面層下部にエッチング防止層をさらに含む請求項１４に記載の基板再生方法。
  16. 前記表面層はｎ型窒化ガリウム系半導体層を含み、前記エッチング防止層はアンドープ窒化ガリウム系半導体層を含む請求項１５に記載の基板再生方法。
  17. 前記化学エッチング、化学機械的研磨又は乾式エッチングによって前記ｎ型窒化ガリウム系半導体層が除去され、前記アンドープ窒化ガリウム系半導体層が露出される請求項１６に記載の基板再生方法。
  18. 前記微細気孔は、電気化学エッチングによって形成される請求項１７に記載の基板再生方法。
  19. 前記電気化学エッチングは、印加電圧を変えて少なくとも２段階で行われる請求項１８に記載の基板再生方法。
  20. 前記ｎ型窒化ガリウム系半導体層は化学機械的研磨によって除去され、前記露出されたアンドープ窒化ガリウム系半導体層は乾式エッチングによって平坦化される請求項１７に記載の基板再生方法。
  21. 前記分離された表面層は突出部と凹部を含み、前記突出部は前記凹部に比べて相対的に平坦な表面を有する請求項１３に記載の基板再生方法。
  22. 前記突出部は、ストライプ形状、島型形状又はメッシュ形状を有する請求項２１に記載の基板再生方法。
  23. 前記表面層を除去する前に、前記微細気孔が形成された表面層を覆う平坦化層を形成することをさらに含む請求項１３に記載の基板再生方法。
  24. 前記表面層は、乾式エッチングによって前記平坦化層と一緒に除去される請求項２３に記載の基板再生方法。
  25. 前記分離された表面層を有する基板は初期基板を含むが、前記初期基板は、サファイア基板又は窒化ガリウム基板である請求項１３に記載の基板再生方法。
  26. 前記微細気孔は、シュウ酸溶液で１０Ｖ以上１００Ｖ以下の範囲内の電圧を印加する電気化学エッチングによって形成される請求項１３に記載の基板再生方法。
  27. 前記表面層は、相対的に平坦な表面及び相対的に粗い表面が規則的に配置されている請求項１３に記載の基板再生方法。
  28. 初期基板、及び
    前記初期基板上に位置するアンドープ窒化ガリウム系半導体層を含む再生基板。
  29. 前記初期基板は、サファイア基板又は窒化ガリウム基板である請求項２８に記載の再生基板。
  30. 前記アンドープ窒化ガリウム系半導体層は、表面が化学エッチング又は乾式エッチングによって部分的にエッチングされた請求項２８に記載の再生基板。
JP2013238523A 2012-11-21 2013-11-19 基板再生方法及び再生基板 Expired - Fee Related JP6234787B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020120132379A KR101984934B1 (ko) 2012-11-21 2012-11-21 기판 재생 방법 및 재생 기판
KR10-2012-0132379 2012-11-21
KR10-2012-0145041 2012-12-13
KR1020120145041A KR102052179B1 (ko) 2012-12-13 2012-12-13 기판 재생 방법 및 재생 기판

Publications (2)

Publication Number Publication Date
JP2014103397A true JP2014103397A (ja) 2014-06-05
JP6234787B2 JP6234787B2 (ja) 2017-11-22

Family

ID=49709449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013238523A Expired - Fee Related JP6234787B2 (ja) 2012-11-21 2013-11-19 基板再生方法及び再生基板

Country Status (3)

Country Link
US (1) US9373496B2 (ja)
EP (1) EP2736068B1 (ja)
JP (1) JP6234787B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180096579A (ko) * 2015-10-19 2018-08-29 큐로미스, 인크 가공된 기판 상의 칩 스케일 패키지 고체 상태 디바이스에 대한 리프트 오프 프로세스
US10763100B2 (en) 2016-12-22 2020-09-01 Nichia Corporation Method for manufacturing restored substrate and method for manufacturing light emitting element
JP2021170596A (ja) * 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
JP2021170594A (ja) * 2020-04-15 2021-10-28 株式会社デンソー 半導体チップおよびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557935B (zh) * 2012-08-06 2016-11-11 Ngk Insulators Ltd Composite substrate and functional components
CN103943657A (zh) * 2014-03-27 2014-07-23 京东方科技集团股份有限公司 一种显示面板及其封装方法、显示装置
CN105845786A (zh) * 2015-01-15 2016-08-10 广东量晶光电科技有限公司 一种图形化蓝宝石衬底的回收方法
KR101743017B1 (ko) * 2015-05-19 2017-06-05 한국과학기술연구원 고속 에피택셜 리프트오프와 iii-v족 직접 성장용 템플릿을 이용한 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
CN108878262A (zh) * 2018-06-12 2018-11-23 重庆中科渝芯电子有限公司 一种高掺杂Si衬底器件底层SI定量去除方法
CN109308992A (zh) * 2018-09-21 2019-02-05 苏州汉骅半导体有限公司 回收碳化硅衬底的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349066A (ja) * 1999-06-08 2000-12-15 Canon Inc 半導体基体及び太陽電池の製造方法と陽極化成装置
JP2001007076A (ja) * 1999-06-25 2001-01-12 Canon Inc 半導体表面の処理法
JP2002100791A (ja) * 2000-09-21 2002-04-05 Canon Inc 太陽電池の製造方法
WO2011094391A1 (en) * 2010-01-27 2011-08-04 Yale University Conductivity based selective etch for gan devices and applications thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815618B2 (en) * 2008-08-29 2014-08-26 Tsmc Solid State Lighting Ltd. Light-emitting diode on a conductive substrate
TWI573185B (zh) * 2009-05-12 2017-03-01 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
JP5847083B2 (ja) * 2009-08-26 2016-01-20 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子の製造方法
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
US8853057B2 (en) * 2010-09-28 2014-10-07 National Chung-Hsing University Method for fabricating semiconductor devices
KR102116828B1 (ko) * 2013-04-29 2020-06-01 서울바이오시스 주식회사 기판 재생 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349066A (ja) * 1999-06-08 2000-12-15 Canon Inc 半導体基体及び太陽電池の製造方法と陽極化成装置
JP2001007076A (ja) * 1999-06-25 2001-01-12 Canon Inc 半導体表面の処理法
JP2002100791A (ja) * 2000-09-21 2002-04-05 Canon Inc 太陽電池の製造方法
WO2011094391A1 (en) * 2010-01-27 2011-08-04 Yale University Conductivity based selective etch for gan devices and applications thereof
JP2013518447A (ja) * 2010-01-27 2013-05-20 イェイル ユニヴァーシティ ＧａＮデバイスのための導電率ベースの選択的エッチング及びその用途

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180096579A (ko) * 2015-10-19 2018-08-29 큐로미스, 인크 가공된 기판 상의 칩 스케일 패키지 고체 상태 디바이스에 대한 리프트 오프 프로세스
JP2018533845A (ja) * 2015-10-19 2018-11-15 クロミス，インコーポレイテッド 加工基板上のチップスケールパッケージの固体デバイス用のリフトオフ工程
KR102628368B1 (ko) 2015-10-19 2024-01-22 큐로미스, 인크 가공된 기판 상의 칩 스케일 패키지 고체 상태 디바이스에 대한 리프트 오프 프로세스
US10763100B2 (en) 2016-12-22 2020-09-01 Nichia Corporation Method for manufacturing restored substrate and method for manufacturing light emitting element
JP2021170596A (ja) * 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
JP2021170594A (ja) * 2020-04-15 2021-10-28 株式会社デンソー 半導体チップおよびその製造方法
JP7477835B2 (ja) 2020-04-15 2024-05-02 株式会社デンソー 半導体チップの製造方法
JP7553915B2 (ja) 2020-04-15 2024-09-19 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法

Also Published As

Publication number Publication date
US9373496B2 (en) 2016-06-21
EP2736068A3 (en) 2016-08-10
EP2736068B1 (en) 2019-03-27
JP6234787B2 (ja) 2017-11-22
US20140138702A1 (en) 2014-05-22
EP2736068A2 (en) 2014-05-28

Similar Documents

Publication Publication Date Title
JP6234787B2 (ja) 基板再生方法及び再生基板
KR102116828B1 (ko) 기판 재생 방법
CN104221170B (zh) 用于分离外延层与生长基板的方法及使用其的半导体器件
JP6258904B2 (ja) 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子
TWI504020B (zh) 從磊晶層分離成長基板的方法、使用該方法製造發光二極體的方法以及藉由該方法製造的發光二極體
JP5313651B2 (ja) 半導体素子の製造方法
JP2007053381A (ja) 垂直構造の窒化ガリウム系ｌｅｄ素子の製造方法
KR102206284B1 (ko) 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
KR20100034332A (ko) 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법
KR20150074516A (ko) 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
KR101984934B1 (ko) 기판 재생 방법 및 재생 기판
KR20140047870A (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
KR102052179B1 (ko) 기판 재생 방법 및 재생 기판
TWI427699B (zh) Iii族氮化物半導體層、iii族氮化物半導體元件及其製造方法
KR20140047869A (ko) 성장 기판 분리 방법 및 발광 다이오드 제조 방법
KR20200079132A (ko) 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극
JP2010532916A (ja) 区割りされた基板に作成された半導体デバイスに対する高品質境界を取得するための方法
US9859108B2 (en) Substrate regeneration method and regenerated substrate
KR20140081068A (ko) 기판 분리 방법, 반도체 소자 제조 방법 및 그것에 의해 제조된 반도체 소자
KR20150016759A (ko) 발광 소자 제조용 템플릿 재생 방법
KR20150014232A (ko) 재생 가능한 발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법
KR20150048474A (ko) 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171025

R150 Certificate of patent or registration of utility model

Ref document number: 6234787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees