[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2024128057A1 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
WO2024128057A1
WO2024128057A1 PCT/JP2023/043371 JP2023043371W WO2024128057A1 WO 2024128057 A1 WO2024128057 A1 WO 2024128057A1 JP 2023043371 W JP2023043371 W JP 2023043371W WO 2024128057 A1 WO2024128057 A1 WO 2024128057A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor
fixing portion
semiconductor substrate
forming step
Prior art date
Application number
PCT/JP2023/043371
Other languages
English (en)
French (fr)
Inventor
良則 五十川
浩 山邊
スニル ウィクラマナヤカ
Original Assignee
タツモ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by タツモ株式会社 filed Critical タツモ株式会社
Publication of WO2024128057A1 publication Critical patent/WO2024128057A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/20—Bonding
    • B23K26/32—Bonding taking account of the properties of the material involved
    • B23K26/324—Bonding taking account of the properties of the material involved involving non-metallic parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/57—Working by transmitting the laser beam through or within the workpiece the laser beam entering a face of the workpiece from which it is transmitted through the workpiece material to work on a different workpiece face, e.g. for effecting removal, fusion splicing, modifying or reforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Definitions

  • the present invention relates to semiconductor device manufacturing technology.
  • a manufacturing technology for semiconductor devices that involves a process of polishing a semiconductor wafer (e.g., a wafer with a thickness of about 300 ⁇ m) to form a semiconductor substrate of a desired thickness (e.g., a thickness of 150 ⁇ m or less).
  • a semiconductor wafer e.g., a wafer with a thickness of about 300 ⁇ m
  • a desired thickness e.g., a thickness of 150 ⁇ m or less.
  • WBG wide band gap
  • GaAs, SiC, GaN, AlN, BN, and diamond have been attracting attention as semiconductor materials that enable semiconductor devices to operate normally even at high temperatures reaching 300°C.
  • WBG materials are also semiconductor materials that enable faster switching speeds, and in that respect, they are expected to be used as materials for semiconductor devices for high-speed communications.
  • WBG materials are also semiconductor materials that are resistant to high electric fields, and in that respect, they are expected to be used as materials for high-voltage semiconductor devices. In this way, WBG materials have various advantages as materials for semiconductor devices.
  • WBG materials are expensive materials. Despite this, when a semiconductor substrate made of WBG materials is formed by polishing a semiconductor wafer, the portion of the semiconductor wafer that is removed by polishing becomes waste, resulting in a significant increase in manufacturing costs.
  • the method of bonding a semiconductor wafer and a support was to perform CMP (Chemical Mechanical Polishing) on both bonding surfaces, then directly bond the bonding surfaces together, so that the entire bonding area is bonded to each other by atomic or molecular forces (direct bonding method).
  • CMP Chemical Mechanical Polishing
  • bonding using CMP has the following problems: (1) the cost of the CMP process is high; and (2) because the semiconductor wafer and the support are firmly bonded, if it is desired to remove the support from the semiconductor substrate after separation from the semiconductor wafer, a process of grinding off the support is required.
  • the object of the present invention is to facilitate the handling of a semiconductor substrate after its formation in a semiconductor device manufacturing technique that includes a process for forming the semiconductor substrate using a split layer.
  • the method for manufacturing a semiconductor device includes a split layer forming step, a fixing portion forming step, and a splitting step.
  • a split layer is formed at a position at a predetermined depth from the surface of a first substrate whose main component is a semiconductor, to enable a semiconductor substrate having a thickness of the predetermined depth to be separated from the first substrate.
  • a fixing portion for fixing a portion of the first substrate that will become the semiconductor substrate to the second substrate is formed in an annular shape in an atmosphere at a lower pressure than the predetermined pressure, thereby sealing the inside of the annular shape.
  • the first substrate is split at the split layer in an atmosphere at the above-mentioned predetermined pressure.
  • a ring-shaped fixing portion is formed in an atmosphere at a lower pressure than a predetermined pressure (e.g., atmospheric pressure).
  • a predetermined pressure e.g., atmospheric pressure
  • a pressure difference can be generated between the pressure inside the ring of the fixing portion (internal pressure) and the pressure outside the ring (external pressure).
  • an adhesive force due to the pressure difference can be generated between the first substrate and the second substrate. Therefore, in an atmosphere at the predetermined pressure, the first substrate and the second substrate can be firmly bonded by the bonding force of the fixing portion and the adhesive force due to the pressure difference between the internal pressure and the external pressure.
  • the present invention makes it easier to handle a semiconductor substrate after it is formed in a semiconductor device manufacturing technique that includes a process for forming the semiconductor substrate using a split layer.
  • FIG. 1 is a conceptual diagram showing the manufacturing method according to the embodiment in the order of steps.
  • FIG. 2 is a conceptual diagram showing the process continued from FIG. 1 in processing order.
  • FIG. 3 is a plan view showing the shape of the fixing portion formed in the embodiment.
  • FIG. 4 is a conceptual diagram showing a part of the manufacturing method according to the first modification in the order of processing.
  • FIG. 5A is a conceptual diagram showing a division layer forming step executed in a manufacturing method according to a second modified example
  • FIG. 5B is a conceptual diagram showing a comparative example.
  • FIG. 6 is a conceptual diagram showing a part of a manufacturing method according to the fourth modification in the order of processing.
  • FIG. 7 is a plan view showing the shape of the fixing portion formed in the fourth modified example.
  • FIGS. 8A and 8B are a conceptual diagram and a plan view showing a further modification of the manufacturing method shown in FIGS.
  • FIG. 9 is a plan view showing a first example of the shape of the fixing portion Q formed in the fifth modified example.
  • 10A and 10B are plan views showing second and third examples, respectively, of the shape of the fixing portion Q formed in the fifth modified example.
  • FIG. 11(A) is a conceptual diagram showing the adhesion portion forming step and the cutting step performed in a manufacturing method according to the sixth modified example
  • FIG. 11(B) is a plan view showing the shape of the adhesion portion formed in the sixth modified example.
  • FIG. 12 is a conceptual diagram showing a cutting step and a peeling step performed in a manufacturing method according to the eighth modified example.
  • FIGS. 1 and 2 are conceptual diagrams showing a manufacturing method according to an embodiment in the order of processing.
  • a division layer forming step S1 a fixing part forming step S2, a division step S3, a device forming step S4, a cutting step S5, a peeling step S6, and a singulation step S7 are performed in this order.
  • a division layer forming step S1 a fixing part forming step S2
  • a division step S3 a device forming step S4
  • a cutting step S5 a peeling step S6, and a singulation step S7 are performed in this order.
  • a split layer 111 is formed at a position at a predetermined depth Dt from the surface 11a of the first substrate 11, which is mainly composed of a semiconductor.
  • the first substrate 11 is not particularly limited, but may be, for example, a single crystal semiconductor wafer, and its main component (semiconductor) may be a wide band gap (WBG) material such as GaAs, SiC, GaN, AlN, BN, or diamond.
  • WBG wide band gap
  • the split layer 111 is a layer that enables the semiconductor substrate K having a thickness Td of the predetermined depth Dt to be separated from the first substrate 11, and can be formed by implanting hydrogen ions from the surface 11a of the first substrate 11. According to the method of implanting hydrogen ions, the split layer 111 can be formed at a depth of about 10 ⁇ m or shallower from the surface 11a, and as a result, a semiconductor substrate K having a thin thickness Td can be obtained.
  • the division layer 111 can be formed by irradiating laser light with a focal point at a position at a predetermined depth Dt from the surface 11a. With this method, the focal position can be changed in the depth direction, so that the division layer 111 can be formed at a desired depth.
  • the division layer 111 can be formed at a deeper position (for example, a position at a depth of about 50 to 150 ⁇ m from the surface 11a) than with the method of injecting hydrogen ions, and as a result, a semiconductor substrate K with a large thickness Td can be obtained.
  • the first substrate 11 is divided at the division layer 111 in a division step S3 described below, and as a result, a semiconductor substrate K having a thickness Td corresponding to a predetermined depth Dt is separated from the first substrate 11.
  • a semiconductor substrate K having a thickness Td corresponding to a predetermined depth Dt is separated from the first substrate 11.
  • the second substrate 12 which will become the support, is bonded to the surface 11a of the first substrate 11.
  • the second substrate 12 is not particularly limited, but may be, for example, a polycrystalline semiconductor wafer, and its main component (semiconductor) may be a wide band gap (WBG) material such as GaAs, SiC, GaN, AlN, BN, diamond, etc. Note that, instead of a semiconductor wafer, the second substrate 12 may be a substrate formed of another material (Si, sapphire, quartz, etc.) that is not limited to semiconductors.
  • WBG wide band gap
  • a fixing portion Q for fixing the portion of the first substrate 11 that will become the semiconductor substrate K to the second substrate 12 is formed in an annular shape in an atmosphere at a lower pressure than the predetermined pressure Pt, thereby sealing the inside of the annular shape.
  • the predetermined pressure Pt is the atmospheric pressure used in the division step S3 described below, and is not limited to atmospheric pressure, for example.
  • the metal layer formation step S21 and the laser light irradiation step S22 are carried out in this order.
  • a metal layer 13 is formed on the entire surface 11a of the first substrate 11.
  • the metal layer 13 is formed to a thickness of 1 ⁇ m or less using a film formation method such as a vapor deposition method.
  • the main component of the metal layer 13 can be metals such as Cu, Al, Cr, Ti, Ta, and Au.
  • the first substrate 11 and the second substrate 12 are opposed to each other with the metal layer 13 interposed therebetween.
  • the portion of the metal layer 13 where the fixing portion Q is to be formed (in this embodiment, the portion on the peripheral portion 112 of the first substrate 11; details will be described later (see FIG. 3)) is heated by irradiating the portion with laser light.
  • the first substrate 11 and the second substrate 12 may be sandwiched between quartz plates or the like to increase the degree of adhesion with the portion of the metal layer 13 where the fixing portion Q is to be formed.
  • the metal layer 13 By irradiating the metal layer 13 with laser light in this way, the metal layer 13 can be melted together with the first substrate 11 and the second substrate 12 at the irradiated location of the laser light (the area where the fixing portion Q is to be formed), or the metal that is the main component of the metal layer 13 can be diffused into the first substrate 11 and the second substrate 12.
  • such a fixed portion Q is formed continuously and annularly in an atmosphere with a lower pressure than the predetermined pressure Pt, so that the inside of the annular portion is sealed while maintaining a state of lower pressure than the predetermined pressure Pt.
  • FIG. 3 is a plan view showing the shape of the fixing portion Q formed in this embodiment.
  • the fixing portion Q is formed around the entire periphery of the peripheral portion 112 of the first substrate 11 (specifically, the peripheral portion of the portion of the first substrate 11 that will become the semiconductor substrate K; see also FIG. 1).
  • the first substrate 11 is disk-shaped, and the fixing portion Q is formed in an annular shape along the peripheral portion 112.
  • the shape of the fixing portion Q is not limited to a circular ring shape, and can be appropriately changed to another ring shape (such as a polygonal shape) according to the peripheral shape of the first substrate 11.
  • the metal layer forming step S21 is not limited to forming the metal layer 13 on the entire surface 11a of the first substrate 11, but may form the metal layer 13 only on the region on the peripheral portion 112 of the surface 11a, or may form the metal layer 13 only on the portion of the surface 11a where the fixing portion Q is to be formed.
  • the metal layer 13 may be formed on the surface 12a of the second substrate 12.
  • the metal layer 13 is not limited to being formed on the entire surface 12a of the second substrate 12, but may be formed only on the area of the surface 12a that faces the peripheral portion 112, or may be formed only on the portion of the surface 12a where the fixing portion Q is to be formed.
  • the fixing portion forming step S2 by forming the annular fixing portion Q in an atmosphere lower than the predetermined pressure Pt (e.g., atmospheric pressure), a pressure difference can be generated between the pressure inside the annular region of the fixing portion Q (internal pressure) and the pressure outside the annular region (external pressure) in the atmosphere of the predetermined pressure Pt (the atmosphere used in the division step S3 described later).
  • the predetermined pressure Pt e.g., atmospheric pressure
  • the peripheral portion 112 of the semiconductor substrate K is held by the second substrate 12 by the bonding force of the fixing portion Q, while the portion of the semiconductor substrate K inside the fixing portion Q (the portion where the multiple device regions Rd are provided) can be held by the second substrate 12 by the suction force caused by the pressure difference, and as a result, the semiconductor substrate K can be held by the second substrate 12 with sufficient bonding force.
  • ⁇ Division step S3> In the dividing step S3 (see FIG. 1), the atmospheric pressure is adjusted to a predetermined pressure Pt (e.g., atmospheric pressure). This allows the portion of the first substrate 11 that will become the semiconductor substrate K to be held to the second substrate 12 with sufficient bonding strength (bonding strength by the fixing portion Q and an adhesive force resulting from the pressure difference between the internal and external air pressures). Then, in the dividing step S3, the first substrate 11 is divided at the dividing layer 111 in an atmosphere of the predetermined pressure Pt.
  • a predetermined pressure Pt e.g., atmospheric pressure
  • the semiconductor substrate K which has a thickness Td equal to the depth (predetermined depth Dt) at which the division layer 111 was formed, is separated from the first substrate 11 while still being held by the second substrate 12.
  • the device formation step S4 described below is then performed on this semiconductor substrate K. Meanwhile, the remaining portion 11R of the first substrate 11 other than the semiconductor substrate K (the portion remaining after division) is reused for manufacturing a new semiconductor substrate K and semiconductor device.
  • ⁇ Device formation step S4> In the device formation step S4 (see FIG. 2), at least some of the elements (hereinafter referred to as "elements Gd") that will be included in the semiconductor device are fabricated in each of the device regions Rd (see also FIG. 3) provided in the semiconductor substrate K. Although not particularly limited, in the device formation step S4, elements Gd such as MOSFETs and Schottky diodes can be formed in each device region Rd. Note that, before the elements Gd are formed in the semiconductor substrate K, the surface Ka of the semiconductor substrate K (the surface that appears after division at the division layer 111) may be polished to adjust the smoothness (surface roughness) of the surface Ka to the smoothness required for fabricating the elements Gd in the semiconductor substrate K.
  • Such device formation step S4 is often performed at a high temperature exceeding 1000°C.
  • the expansion coefficient of the semiconductor substrate K is different from that of the second substrate 12.
  • bonding is performed using CMP
  • the device formation step S4 is performed at a high temperature, one of the semiconductor substrate K and the second substrate 12, which has a larger expansion coefficient, will pull the other substrate and expand it more than its expansion coefficient, and conversely, the other substrate will try to hinder the expansion of the other substrate.
  • stress is generated in the semiconductor substrate K and the second substrate 12, and the stress may appear in the semiconductor substrate K or the second substrate 12 as defects such as distortion.
  • the stress generated in the semiconductor substrate K may also cause defects in elements Gd such as MOSFETs and Schottky diodes formed on the semiconductor substrate K.
  • the semiconductor substrate K and the second substrate 12 are not bonded to each other inside the fixing portion Q. Therefore, when the device formation step S4 is performed at high temperature, inside the fixing portion Q, the one of the semiconductor substrate K and the second substrate 12, which has a larger expansion coefficient, can bend independently of the other substrate, and as a result, each of the two substrates can expand by an amount according to its own expansion coefficient. Therefore, stress is unlikely to occur in either the semiconductor substrate K or the second substrate 12, and therefore defects are unlikely to occur in elements Gd such as MOSFETs and Schottky diodes formed on the semiconductor substrate K.
  • elements Gd such as MOSFETs and Schottky diodes formed on the semiconductor substrate K.
  • ⁇ Cutting step S5> In the cutting step S5 (see FIG. 2), the semiconductor substrate K and the second substrate 12 are held on the holding sheet 14 in a position in which the semiconductor substrate K faces the holding sheet 14. In this state, the second substrate 12 and the semiconductor substrate K are cut in an annular shape along the annular fixing portion Q at a position inside the fixing portion Q. Specifically, the second substrate 12 and the semiconductor substrate K are cut so that the cutting line surrounds all of the device regions Rd provided on the semiconductor substrate K.
  • the cutting method used at this time may be a blade dicing method, a plasma etching method, a laser ablation method, or the like.
  • the semiconductor substrate K and the second substrate 12 are not bonded to each other inside the fixing portion Q. Therefore, by cutting inside the annular fixing portion Q, the parts of the semiconductor substrate K and the second substrate 12 inside the cut point are separated from the fixing portion Q. That is, these inner parts are released from the bond by the fixing portion Q. In addition, by cutting, the sealing inside the annular shape by the fixing portion Q is released, and as a result, the suction force generated by the pressure difference between the internal air pressure and the external air pressure disappears. Therefore, the part of the second substrate 12 inside the cut point (hereinafter referred to as the "inner portion 121") is separated from both the fixing portion Q and the semiconductor substrate K. In other words, the inner portion 121 of the second substrate 12 is in a state where it can be easily peeled off from the semiconductor substrate K.
  • ⁇ Removal step S6> In the peeling step S6 (see FIG. 2 ), the inner portion 121 of the second substrate 12 is peeled off from the semiconductor substrate K at the interface between the second substrate 12 and the metal layer 13. This makes it possible to expose the metal layer 13 inside the annular portion 122 remaining after the peeling (after the peeling of the inner portion 121) of the second substrate 12. Thereafter, the exposed metal layer 13 is removed by a method such as polishing or etching, thereby making it possible to expose the semiconductor substrate K inside the annular portion 122.
  • the inner portion 121 of the second substrate 12 can be peeled off from the semiconductor substrate K at the interface between the metal layer 13 and the semiconductor substrate K in the peeling step S6.
  • the semiconductor substrate K can be exposed by peeling off the inner portion 121 of the second substrate 12.
  • the metal layer 13 is formed only on the region on the peripheral portion 112 of the surface 11a of the first substrate 11, or the region facing the peripheral portion 112 of the surface 12a of the second substrate 12 in the metal layer forming step S21, the metal layer 13 is not interposed between the semiconductor substrate K and the second substrate 12 inside the peripheral portion 112, so in this case too, the semiconductor substrate K can be exposed by peeling off the inner portion 121 of the second substrate 12.
  • ⁇ Singulation step S7> the semiconductor substrate K is cut while it is held on the holding sheet 14, thereby singulating the multiple device regions Rd provided on the semiconductor substrate K. Specifically, the semiconductor substrate K is cut along boundary lines Lb (see FIG. 3) that separate the multiple device regions Rd, thereby singulating the multiple device regions Rd.
  • the cutting method used in this process may be a blade dicing method, a plasma etching method, a laser ablation method, or the like. This produces multiple semiconductor devices each having an element Gd such as a MOSFET or a Schottky diode.
  • the first substrate 11 and the second substrate 12 can be firmly bonded to each other by the bonding force of the annular fixing portion Q and the suction force caused by the pressure difference between the air pressure inside the annular region (internal air pressure) and the air pressure outside the annular region (external air pressure). Therefore, even if the first substrate 11 and the second substrate 12 are not bonded to each other over the entire bonding surface as in the conventional method (i.e., even if bonding is not performed using CMP), a bonding force sufficient to hold the semiconductor substrate K separated from the first substrate 11 in the division step S3 on the second substrate 12 can be obtained.
  • the inner portion 121 of the second substrate 12 can be easily peeled off from the semiconductor substrate K by cutting inside the annular fixing portion Q in the cutting step S5, and the peeling of the inner portion 121 can expose the semiconductor substrate K.
  • the manufacturing method of this embodiment in a semiconductor device manufacturing technique that includes a process of forming a semiconductor substrate K using a division layer 111, the semiconductor substrate K can be easily handled after it is formed (after division step S3 is performed in this embodiment).
  • FIG. 4 is a conceptual diagram showing a part of the manufacturing method according to the first modification in the order of processing.
  • the reinforcing layer forming step S8 may be performed after the peeling step S6 and before the singulation step S7.
  • a reinforcing layer 21 of a predetermined thickness Te is formed on the back surface Kb (the surface that was the front surface 11a of the first substrate 11) of the semiconductor substrate K located on the opposite side to the front surface Ka of the semiconductor substrate K facing the holding sheet 14.
  • a reinforcing material for example, a thermoplastic material, etc.
  • a coating method such as a spin coating method or a spray coating method, thereby forming the reinforcing layer 21 of a predetermined thickness Te.
  • the reinforcing material may be an electrically insulating material or a conductive material.
  • the reinforcing layer 21 is also cut at the same positions as the cutting positions of the semiconductor substrate K when viewed in a plan view, thereby singulating each of the multiple device regions Rd provided on the semiconductor substrate K. This makes it possible to manufacture semiconductor devices supported by the reinforcing substrate 21S.
  • FIG. 5(A) is a conceptual diagram showing the division layer forming step S1 executed in the manufacturing method according to the second modification.
  • a substrate having a rounded outer peripheral surface 11d (in other words, a convex outer peripheral surface 11d) may be used as the first substrate 11 as shown in FIG. 5(A).
  • the division step S3 is executed as it is after the division layer 111 is formed, a sharp edge 11e is formed on the outer peripheral edge of the semiconductor substrate K formed in the division step S3 as shown in FIG. 5(B). And, such a sharp edge 11e may damage other members or chip and cause defects in the semiconductor substrate K during the manufacturing process of the semiconductor device.
  • the peripheral portion 112 (the portion with the rounded outer circumferential surface 11d) of the first substrate 11 may be cut off. Then, the first substrate 11 from which the peripheral portion 112 has been cut off may be used as a new first substrate 11, and the process from the fixing portion formation step S2 described above may be carried out.
  • the peripheral portion 112 (the portion with the rounded outer circumferential surface 11d) of the first substrate 11 in this manner, it is possible to prevent the above-mentioned sharp edge 11e from being formed on the outer periphery of the semiconductor substrate K.
  • the dividing layer 111 may be formed after cutting off the peripheral portion 112 (the portion with the rounded outer surface 11d) of the first substrate 11.
  • the inside of the annular portion is sealed while the pressure inside the annular portion remains lower than the predetermined pressure Pt, so that in an atmosphere of the predetermined pressure Pt or an atmosphere of a higher pressure than the predetermined pressure Pt, a pressure difference can be generated between the pressure inside the annular portion of the fixing portion Q (internal pressure) and the pressure outside the annular portion (external pressure), and as a result, an adhesive force due to the pressure difference can be generated between the first substrate 11 and the second substrate 12. Therefore, this adhesive force can adhere the first substrate 11 and the second substrate 12 to each other, or, if a metal layer 13 is interposed between the substrates, the substrate can be adhered to the metal layer 13.
  • the semiconductor substrate K and the second substrate 12 may be subjected to a heat treatment while maintaining the above-mentioned state of adhesion (i.e., in an atmosphere of a predetermined pressure Pt or in an atmosphere of a higher pressure than the predetermined pressure Pt), thereby generating a compound (such as a metal silicide) or an alloy (such as a metal-Si alloy) between the main component (such as a semiconductor) of the first substrate 11 and the second substrate 12 and the metal that is the main component of the metal layer 13 at their interface, and as a result, the semiconductor substrate K and the second substrate 12 may be bonded even in the region inside the bonding portion Q.
  • a compound such as a metal silicide
  • an alloy such as a metal-Si alloy
  • This method of bonding the inner region of the bonding portion Q by utilizing the adhesive force caused by the pressure difference can also be realized when performing heat treatment at a low temperature of 1000°C or less (e.g., 400°C) (e.g., eutectic bonding).
  • a low temperature of 1000°C or less e.g. 400°C
  • the inner region of the bonding portion Q can be bonded without causing a large difference in the amount of expansion.
  • the inner region of the bonding portion Q can be bonded without generating a large stress caused by the difference in expansion coefficient.
  • the method of bonding the inner region of the bonding portion Q by heat treatment at such a low temperature can be used.
  • FIG. 6 is a conceptual diagram showing a part of the manufacturing method according to the fourth modification in the order of processing.
  • FIG. 7 is a plan view showing the shape of the fixing portion Q formed in this modification.
  • the fixing portion Q in the fixing portion forming step S2, for each of the device regions Rd provided in the portion that becomes the semiconductor substrate K of the first substrate 11, the fixing portion Q may be formed in an annular shape around the entire periphery of the peripheral portion of the device region Rd. At this time, the fixing portion Q is formed continuously and annularly in an atmosphere with a lower pressure than the predetermined pressure Pt, so that the inside of the annular portion is sealed while being in a state of a lower pressure than the predetermined pressure Pt.
  • each device region Rd is a rectangle
  • the fixing portion Q is formed in a rectangular ring shape along the peripheral portion.
  • the shape of the fixing portion Q is not limited to a rectangular ring shape, but can be appropriately changed to another ring shape (such as a circle or a polygon) according to the peripheral shape of each device region Rd.
  • the fixing portion Q By forming the fixing portion Q in this way, in an atmosphere of a predetermined atmospheric pressure Pt, a pressure difference can be generated between the atmospheric pressure inside the ring of the fixing portion Q (internal pressure) and the atmospheric pressure outside the ring (external pressure) for each device region Rd. As a result, an adhesion force due to the pressure difference can be generated at multiple locations between the first substrate 11 and the second substrate 12. Therefore, in an atmosphere of a predetermined atmospheric pressure Pt, the first substrate 11 and the second substrate 12 can be firmly bonded by the bonding force of the fixing portion Q and the adhesion force due to the pressure difference between the internal pressure and the external pressure.
  • the semiconductor substrate K and the second substrate 12 are cut at positions between the fixing parts Q formed in each of the two adjacent device regions Rd while held by the holding sheet 14, thereby separating the multiple device regions Rd provided on the semiconductor substrate K.
  • semiconductor devices supported by the support substrate 12S substrate formed by cutting the second substrate 12
  • each semiconductor device is supported by the support substrate 12S in a state where it is firmly bonded by the bonding force of the annular fixing parts Q and the suction force caused by the pressure difference between the air pressure inside the annular region (internal air pressure) and the air pressure outside the annular region (external air pressure).
  • FIGS. 8(A) and 8(B) are a conceptual diagram and a plan view showing a further modification of the manufacturing method of FIGS. 6 and 7 described above.
  • an annular fixing portion Q may also be formed along the periphery 112 of the first substrate 11 (specifically, the periphery of the portion of the first substrate 11 that will become the semiconductor substrate K).
  • the annular fixing portion Q is not limited to the shape shown in FIG. 3 (embodiment) or FIG. 7 (fourth modification), and may have the following shape.
  • FIG 9, 10(A), and 10(B) are plan views showing three examples of the shape of the fixing portion Q formed in the fifth modified example.
  • the device regions Rd may be divided into several groups, and for each group, the fixing portion Q may be formed in a ring shape so as to surround all the device regions Rd in that group.
  • the fixing portion Q is formed to have an independent ring shape for each group.
  • the fixing portion Q is formed by combining a circular portion and a straight portion so that a part of the fixing portion Q can be shared between groups.
  • FIG. 10(A) shows a case where the fixing portion Q is formed by a circular portion formed in a ring shape along the peripheral portion 112 and one straight portion that crosses the inside of the circular portion.
  • the straight portion of the fixing portion Q is shared between the groups, and as a result, two ring-shaped portions that can surround all the device regions Rd in each group are formed in the fixing portion Q.
  • FIG. 10(A) shows a case where the fixing portion Q is formed by a circular portion formed in a ring shape along the peripheral portion 112 and one straight portion that crosses the inside of the circular portion.
  • the straight portion of the fixing portion Q is shared between the groups, and as a result, two ring-shaped portions that can surround all the device regions Rd in each group are formed in the fixing portion Q.
  • FIG. 10(B) shows a case where the fixing portion Q is formed by a circular portion formed in a ring shape along the peripheral portion 112 and two straight portions that cross the inside of the circular portion and intersect with each other (orthogonal in the example of FIG. 10(B)).
  • the straight line portions of the fixing portion Q are shared between the groups, and as a result, the fixing portion Q forms four annular portions for each group that can surround all of the device regions Rd in that group.
  • FIG. 11(A) is a conceptual diagram showing the fixing portion forming step S2 and the cutting step S5 performed in the manufacturing method according to the sixth modification.
  • Fig. 11(B) is a plan view showing the shape of the fixing portion Q formed in the sixth modification.
  • the fixing portion Q may be formed on the boundary line Lb that divides the multiple device regions Rd provided on the first substrate 11.
  • FIG. 10(B) shows a case in which the fixing portion Q is formed by a circular portion formed in an annular shape along the peripheral portion 112 and a plurality of straight line portions that cross the inside of the circular portion through the boundary line Lb to form a lattice.
  • the fixing portion Q is formed on the boundary line Lb of the device region Rd in this manner, in the cutting step S5 (see FIG. 11(A)), the second substrate 12 and the semiconductor substrate K are cut along the boundary line Lb, so that the fixing portion Q can be removed together with the portions of the second substrate 12 and the semiconductor substrate K that are removed during cutting.
  • the method of forming the adhesion portion Q in the adhesion portion formation step S2 is not limited to the method of forming the adhesion portion Q by irradiating the metal layer 13 with laser light, and may be appropriately changed to a method of forming the adhesion portion Q by irradiating the interface between the first substrate 11 and the second substrate 12 while they are in direct contact with each other.
  • FIG. 12 is a conceptual diagram showing a cutting step S5 and a peeling step S6 executed in a manufacturing method according to an eighth modification.
  • the cutting step S5 only the second substrate 12 out of the second substrate 12 and the semiconductor substrate K may be cut annularly along the annular fixing portion Q at a position inside the fixing portion Q. Specifically, only the cutting of the second substrate 12 is executed so that the cutting line surrounds all the device regions Rd provided in the semiconductor substrate K.
  • the inner portion 121 of the second substrate 12 is separated from the fixing portion Q, while the entire semiconductor substrate K remains connected to the fixing portion Q.
  • the entire semiconductor substrate K is joined by the fixing portion Q to the annular portion 122 that remains after peeling of the second substrate 12 (after peeling of the inner portion 121).
  • the annular portion 122 of the second substrate 12 can be used as an annular support to obtain the semiconductor substrate K supported by the support.
  • the shape of the fixed portion Q may be appropriately changed to various shapes other than the annular shape.
  • the fixed portion Q may be formed in the form of a dot or an open line (a line with an end).
  • steps constituting the method for manufacturing a semiconductor device may be partially extracted as the subject of the invention, or each step may be extracted individually.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

半導体デバイスの製造方法は、分割層形成ステップと、固着部形成ステップと、分割ステップと、を備える。分割層形成ステップでは、半導体を主成分とする第１基板の表面から所定深さの位置に、当該所定深さ分の厚さを持った半導体基板を第１基板から分離させることを可能にするための分割層を形成する。分割層形成ステップの後、固着部形成ステップにおいて、第１基板のうちの半導体基板になる部分を第２基板に固着させるための固着部を、所定気圧よりも低気圧の雰囲気下において環状に形成し、それによって当該環状内を密封する。固着部形成ステップの後、分割ステップにおいて、上記所定気圧の雰囲気下で第１基板を分割層にて分割する。

Description

半導体デバイスの製造方法
　本発明は、半導体デバイスの製造技術に関する。
　半導体デバイスの製造技術として、半導体ウェハ（例えば、厚さが３００μｍ程度のウェハ）を研磨することによって所望の厚さ（例えば、１５０μｍ以下の厚さ）の半導体基板を形成するプロセスを備えたものが存在する。
　近年、３００℃に達する高温でも半導体デバイスの正常な動作を可能にする半導体材料として、ＧａＡｓ、ＳｉＣ、ＧａＮ、ＡｌＮ、ＢＮ、ダイヤモンドなどのワイドバンドギャップ（ＷＢＧ）材料が注目されている。ＷＢＧ材料は、スイッチング速度の高速化を可能にする半導体材料でもあり、その点で、高速通信用の半導体デバイスの材料として期待されている。また、ＷＢＧ材料は、高電界に対する耐性を備えた半導体材料でもあり、その点で、高電圧用の半導体デバイスの材料としても期待されている。このように、ＷＢＧ材料は、様々な面で半導体デバイスの材料としての利点を備えている。
　一方、ＷＢＧ材料は、高価な材料である。それにも拘わらず半導体ウェハの研磨によってＷＢＧ材料の半導体基板を形成した場合には、半導体ウェハのうちの研磨で除去した部分が無駄になり、製造コストの大幅な増大を招いてしまう。
　そこで、このような無駄を防ぐべく、半導体ウェハの表面から水素イオンを注入することによって当該半導体ウェハ内に分割層を形成し、その分割層にて半導体ウェハを分割することによって半導体基板を形成する技術が提案されている（例えば、特許文献１参照）。このような技術によれば、半導体ウェハを構成する半導体材料を無駄にせずに、厚さの薄い半導体基板を製造することができる。
特開２００７－２５０５７６号公報
　上述した水素イオンの注入によって半導体基板を形成する技術では、分割層での半導体ウェハの分割時において、半導体基板になる部分を支持体（ガラス基板など）で保持しておく必要がある。一方、半導体ウェハからの分離後の半導体基板は、当該半導体基板に回路を形成するプロセスなどにおいて、支持体に保持されたままの状態で高温雰囲気に晒される。このため、半導体基板を支持体で保持するために半導体ウェハと支持体とを接合しておく必要があるが、接合手段として接着剤を選択することは難しい。
　そこで従来は、半導体ウェハと支持体との接合手段として、それらの接合面の両方にＣＭＰ（Chemical　Mechanical　Polishing）を施してから、当該接合面どうしを直接貼り合わせることにより、原子間力又は分子間力によって接合面どうしを全域に亘って結合させる、といった手段（直接接合法）が用いられていた。
　しかし、ＣＭＰを用いた接合においては、（１）ＣＭＰのプロセスに要するコストが高くなるといった問題や、（２）半導体ウェハと支持体とが強固に結合するため、当該半導体ウェハからの分離後の半導体基板から支持体を除去したい場合には、支持体を研磨などで削り取るプロセスが必要になるといった問題があった。
　そこで本発明の目的は、分割層を用いて半導体基板を形成するプロセスを備えた半導体デバイスの製造技術において、半導体基板の形成後における当該半導体基板のハンドリングを容易にすることである。
　本発明に係る半導体デバイスの製造方法は、分割層形成ステップと、固着部形成ステップと、分割ステップと、を備える。分割層形成ステップでは、半導体を主成分とする第１基板の表面から所定深さの位置に、当該所定深さ分の厚さを持った半導体基板を第１基板から分離させることを可能にするための分割層を形成する。分割層形成ステップの後、固着部形成ステップにおいて、第１基板のうちの半導体基板になる部分を第２基板に固着させるための固着部を、所定気圧よりも低気圧の雰囲気下において環状に形成し、それによって当該環状内を密封する。固着部形成ステップの後、分割ステップにおいて、上記所定気圧の雰囲気下で第１基板を分割層にて分割する。
　上記製造方法によれば、固着部形成ステップにおいて、所定気圧（例えば大気圧）よりも低気圧の雰囲気下において環状の固着部を形成することにより、所定気圧の雰囲気（分割ステップで用いられる雰囲気）下においては、固着部の環状内の気圧（内気圧）と環状外の気圧（外気圧）とに圧力差を生じさせることができ、その結果として、第１基板と第２基板との間には、圧力差に起因した吸着力を生じさせることができる。従って、所定気圧の雰囲気下においては、固着部による接合力と、内気圧と外気圧との圧力差に起因した吸着力とによって、第１基板と第２基板とを強固に接合することができる。よって、第１基板と第２基板とを従来のように接合面全域に亘って結合させなくても（即ち、ＣＭＰを用いた接合を行わずとも）、分割ステップにて第１基板から分離させた半導体基板を第２基板に保持しておくだけの十分な接合力を得ることができる。
　本発明によれば、分割層を用いて半導体基板を形成するプロセスを備えた半導体デバイスの製造技術において、半導体基板の形成後における当該半導体基板のハンドリングが容易になる。
図１は、実施形態に係る製造方法を処理順に示した概念図である。 図２は、図１の続きの処理を処理順に示した概念図である。 図３は、実施形態にて形成される固着部の形状を示した平面図である。 図４は、第１変形例に係る製造方法の一部を処理順に示した概念図である。 図５（Ａ）は、第２変形例に係る製造方法にて実行される分割層形成ステップを示した概念図であり、図５（Ｂ）は、比較例を示した概念図である。 図６は、第４変形例に係る製造方法の一部を処理順に示した概念図である。 図７は、第４変形例にて形成される固着部の形状を示した平面図である。 図８（Ａ）及び図８（Ｂ）は、図６及び図７の製造方法についての更なる変形例を示した概念図及び平面図である。 図９は、第５変形例にて形成される固着部Ｑの形状についての１つ目の例を示した平面図である。 図１０（Ａ）及び図１０（Ｂ）は、第５変形例にて形成される固着部Ｑの形状についての２つ目の例及び３つ目の例をそれぞれ示した平面図である。 図１１（Ａ）は、第６変形例に係る製造方法にて実行される固着部形成ステップ及び切断ステップを示した概念図であり、図１１（Ｂ）は、第６変形例にて形成される固着部の形状を示した平面図である。 図１２は、第８変形例に係る製造方法にて実行される切断ステップ及び剥離ステップを示した概念図である。
　以下、本発明に係る半導体デバイスの製造方法について、その実施形態及び変形例を具体的に説明する。尚、以下に説明する製造方法は、周知の各種装置を用いて実現することができる。
　［１］実施形態
　図１及び図２は、実施形態に係る製造方法を処理順に示した概念図である。この製造方法では、分割層形成ステップＳ１、固着部形成ステップＳ２、分割ステップＳ３、デバイス形成ステップＳ４、切断ステップＳ５、剥離ステップＳ６、及び個片化ステップＳ７が、この順に実行される。以下、各ステップについて具体的に説明する。
　＜分割層形成ステップＳ１＞
　分割層形成ステップＳ１（図１参照）では、半導体を主成分とする第１基板１１の表面１１ａから所定深さＤｔの位置に分割層１１１を形成する。ここで、第１基板１１は、特に限定されるものではないが、例えば単結晶体の半導体ウェハであり、その主成分（半導体）には、ＧａＡｓ、ＳｉＣ、ＧａＮ、ＡｌＮ、ＢＮ、ダイヤモンドなどのワイドバンドギャップ（ＷＢＧ）材料を用いることができる。また、分割層１１１は、所定深さＤｔ分の厚さＴｄを持った半導体基板Ｋを第１基板１１から分離させることを可能にするための層であり、第１基板１１の表面１１ａからの水素イオンの注入によって形成することができる。水素イオンを注入する方法によれば、表面１１ａから約１０μｍの深さの位置又はそれよりも浅い位置に分割層１１１を形成することができ、その結果として、厚さＴｄの薄い半導体基板Ｋを得ることができる。
　ここで、分割層１１１の形成には、水素イオンを注入する方法に代えて、表面１１ａから所定深さＤｔの位置を焦点としてレーザ光を照射する方法を用いることができる。この方法によれば、深さ方向において焦点の位置を変化させることができるため、所望の深さの位置に分割層１１１を形成することができる。よって、レーザ光を照射する方法によれば、水素イオンを注入する方法よりも深い位置（例えば、表面１１ａから約５０～１５０μｍの深さの位置）に分割層１１１を形成することができ、その結果として、厚さＴｄの大きい半導体基板Ｋを得ることができる。
　第１基板１１は、後述する分割ステップＳ３において分割層１１１にて分割され、その結果として、所定深さＤｔ分の厚さＴｄを持った半導体基板Ｋが、第１基板１１から分離される。ここで、第１基板１１の分割時においては、半導体基板Ｋになる部分を支持体で保持しておく必要がある。そこで、次の固着部形成ステップＳ２では、支持体となる第２基板１２を第１基板１１の表面１１ａに接合する。
　＜固着部形成ステップＳ２＞
　第２基板１２は、特に限定されるものではないが、例えば多結晶体の半導体ウェハであり、その主成分（半導体）には、ＧａＡｓ、ＳｉＣ、ＧａＮ、ＡｌＮ、ＢＮ、ダイヤモンドなどのワイドバンドギャップ（ＷＢＧ）材料を用いることができる。尚、第２基板１２には、半導体ウェハに代えて、半導体に限定されない別の材料（Ｓｉ、サファイア、クォーツなど）で形成された基板を用いてもよい。
　固着部形成ステップＳ２では、第１基板１１のうちの半導体基板Ｋになる部分を第２基板１２に固着させるための固着部Ｑを、所定気圧Ｐｔよりも低気圧の雰囲気下において環状に形成し、それによって当該環状内を密封する。ここで、所定気圧Ｐｔは、後述の分割ステップＳ３で用いられる雰囲気の気圧であり、特に限定されるものではないが、例えば大気圧である。
　具体的に、固着部形成ステップＳ２（図１参照）では、金属層形成ステップＳ２１と、レーザ光照射ステップＳ２２と、がこの順に実行される。
　金属層形成ステップＳ２１では、第１基板１１の表面１１ａ全体に金属層１３を形成する。特に限定されるものではないが、金属層１３は、蒸着法などの成膜法を用いて１μｍ以下の厚さで形成される。また、金属層１３の主成分には、Ｃｕ、Ａｌ、Ｃｒ、Ｔｉ、Ｔａ、Ａｕなどの金属を用いることができる。
　その後、レーザ光照射ステップＳ２２において、第１基板１１と第２基板１２とを、それらの間に金属層１３が介在した状態となるように対向させる。そして、その状態で、当該金属層１３のうちの固着部Ｑの形成を予定している部分（本実施形態では、第１基板１１の周縁部１１２上の部分。詳細については後述する（図３参照））にレーザ光を照射することにより、当該部分を加熱する。このとき、第１基板１１及び第２基板１２は、金属層１３のうちの固着部Ｑの形成を予定している部分との密着度が高まるように、石英板などによって挟圧されてもよい。
　このような金属層１３へのレーザ光の照射によれば、レーザ光の照射箇所（固着部Ｑの形成を予定している部分）において、金属層１３を、第１基板１１及び第２基板１２と共に溶融させ、又は、金属層１３の主成分である金属を第１基板１１及び第２基板１２内へ拡散させることができる。そして、その結果として、第１基板１１及び第２基板１２と金属層１３とのそれぞれの界面に、第１基板１１及び第２基板１２の主成分（半導体など）と金属との化合物（金属シリサイドなど）や合金（金属－Ｓｉ合金など）が形成され、それにより、第１基板１１（半導体基板Ｋになる部分）と第２基板１２とを強固に結合する固着部Ｑが形成されることになる。
　そして、そのような固着部Ｑが、所定気圧Ｐｔよりも低気圧の雰囲気下において連続的且つ環状に形成されることにより、当該環状内が、所定気圧Ｐｔよりも低気圧の状態のまま密封されることになる。
　図３は、本実施形態にて形成される固着部Ｑの形状を示した平面図である。図３に示されるように、本実施形態では、第１基板１１の周縁部１１２（具体的には、第１基板１１のうちの半導体基板Ｋになる部分の周縁部。図１も参照）に、その周縁部１１２の全周に亘って固着部Ｑを形成する。図３の例では、第１基板１１は円板状であり、その周縁部１１２に沿って固着部Ｑが円環状に形成されている。
　尚、固着部Ｑの形状は、円環状に限らず、第１基板１１の周縁形状に応じて別の形（多角形など）の環状に適宜変更することができる。また、本実施形態のように第１基板１１の周縁部１１２に固着部Ｑを形成する場合には、金属層形成ステップＳ２１では、第１基板１１の表面１１ａ全体に金属層１３を形成する場合に限らず、表面１１ａのうちの周縁部１１２上の領域にだけ金属層１３を形成してもよいし、表面１１ａのうちの固着部Ｑの形成を予定している部分にだけ金属層１３を形成してもよい。更に、金属層形成ステップＳ２１では、第１基板１１の表面１１ａに金属層１３を形成することに代えて、第２基板１２の表面１２ａに金属層１３を形成してもよい。この場合も、金属層形成ステップＳ２１では、第２基板１２の表面１２ａ全体に金属層１３を形成する場合に限らず、表面１２ａのうちの周縁部１１２と対向することになる領域にだけ金属層１３を形成してもよいし、表面１２ａのうちの固着部Ｑの形成を予定している部分にだけ金属層１３を形成してもよい。
　このような固着部形成ステップＳ２によれば、所定気圧Ｐｔ（例えば大気圧）よりも低気圧の雰囲気下において環状の固着部Ｑを形成することにより、所定気圧Ｐｔの雰囲気（後述の分割ステップＳ３で用いられる雰囲気）下においては、固着部Ｑの環状内の気圧（内気圧）と環状外の気圧（外気圧）とに圧力差を生じさせることができ、その結果として、第１基板１１と第２基板１２との間には、圧力差に起因した吸着力を生じさせることができる。従って、所定気圧Ｐｔの雰囲気下においては、固着部Ｑによる接合力と、内気圧と外気圧との圧力差に起因した吸着力とによって、第１基板１１と第２基板１２とを強固に接合することができる。よって、第１基板１１と第２基板１２とを従来のように接合面全域に亘って結合させなくても（即ち、ＣＭＰを用いた接合を行わずとも）、後述の分割ステップＳ３にて第１基板１１から分離させた半導体基板Ｋを第２基板１２に保持しておくだけの十分な接合力を得ることができる。
　従って、本実施形態のように固着部Ｑを周縁部１１２に沿って環状に形成した場合には、半導体基板Ｋのうちの周縁部１１２を、固着部Ｑによる接合力によって第２基板１２で保持しつつ、半導体基板Ｋのうちの固着部Ｑの内側の部分（複数のデバイス領域Ｒｄが設けられる部分）については、圧力差に起因した吸着力によって第２基板１２で保持することができ、その結果として、半導体基板Ｋを、十分な接合力を以て第２基板１２で保持することができる。
　＜分割ステップＳ３＞
　分割ステップＳ３（図１参照）では、雰囲気の気圧を所定気圧Ｐｔ（例えば大気圧）となるように調整する。これにより、第１基板１１のうちの半導体基板Ｋとなる部分が、十分な接合力（固着部Ｑによる接合力と、内気圧と外気圧との圧力差に起因した吸着力）を以て第２基板１２に保持されることになる。そして、分割ステップＳ３では、当該所定気圧Ｐｔの雰囲気下において、第１基板１１を分割層１１１にて分割する。
　これにより、分割層１１１が形成されいた深さ（所定深さＤｔ）分の厚さＴｄを持った半導体基板Ｋが、第２基板１２で保持されたままの状態で第１基板１１から分離される。そして、この半導体基板Ｋに対して、以下に説明するデバイス形成ステップＳ４が実行される。一方、第１基板１１のうちの半導体基板Ｋ以外の残部１１Ｒ（分割後の残りの部分）は、新たな半導体基板Ｋ及び半導体デバイスの製造のために再利用される。
　＜デバイス形成ステップＳ４＞
　デバイス形成ステップＳ４（図２参照）では、半導体基板Ｋに複数設けられているデバイス領域Ｒｄ（図３も参照）のそれぞれに、半導体デバイスが備えることになる要素の少なくとも一部（以下、「要素Ｇｄ」と称す）を作り込む。特に限定されるものではないが、デバイス形成ステップＳ４では、各デバイス領域Ｒｄに、ＭＯＳＦＥＴやショットキーダイオードなどの要素Ｇｄを形成することができる。尚、半導体基板Ｋに要素Ｇｄを形成する前に、半導体基板Ｋの表面Ｋａ（分割層１１１での分割によって現れた表面）に研磨を施すことにより、当該表面Ｋａの平滑度（表面粗さ）を、半導体基板Ｋへの要素Ｇｄの作り込みに必要な平滑度となるように調整してもよい。
　このようなデバイス形成ステップＳ４は、１０００℃を超える高温で実行されることが多い。ここで、半導体基板Ｋの膨張係数が第２基板１２の膨張係数と異なっている場合を考える。この場合、半導体基板Ｋと第２基板１２とを従来のように接合面全域に亘って結合させていた（即ち、ＣＭＰを用いた接合を行っていた）とすると、そのように接合面全域で結合していることが原因となって、デバイス形成ステップＳ４を高温で実行したときに、半導体基板Ｋ及び第２基板１２のうちの膨張係数の大きい一方の基板が、他方の基板を引っ張って膨張係数以上に膨張させようとし、逆に、他方の基板は、一方の基板の膨張を妨げようとすることになる。このため、半導体基板Ｋ及び第２基板１２には応力が発生し、その応力が歪みなどの欠陥となって半導体基板Ｋや第２基板１２に現れるおそれがある。また、半導体基板Ｋに発生した応力は、当該半導体基板Ｋに形成されるＭＯＳＦＥＴやショットキーダイオードなどの要素Ｇｄに欠陥を発生させる原因にもなり得る。
　一方、本実施形態では、半導体基板Ｋと第２基板１２とは、固着部Ｑの内側では互いに結合されていない。このため、デバイス形成ステップＳ４を高温で実行した場合、固着部Ｑの内側では、半導体基板Ｋ及び第２基板１２のうちの膨張係数の大きい一方の基板は、他方の基板から独立して湾曲することができ、その結果として、それらの２つの基板は何れも、自身の膨張係数に応じた膨張量で膨張することができる。よって、半導体基板Ｋ及び第２基板１２の何れにも応力が発生しにくく、従って、半導体基板Ｋに形成されるＭＯＳＦＥＴやショットキーダイオードなどの要素Ｇｄにも欠陥が発生しにくい。
　＜切断ステップＳ５＞
　切断ステップＳ５（図２参照）では、半導体基板Ｋ及び第２基板１２を、保持シート１４に、その保持シート１４のほうへ当該半導体基板Ｋを向けた姿勢で保持する。そして、その状態で、第２基板１２及び半導体基板Ｋを、環状の固着部Ｑの内側の位置にて当該固着部Ｑに沿って環状に切断する。具体的には、切断線が、半導体基板Ｋに設けられている全てのデバイス領域Ｒｄを包囲した切断線となるように、第２基板１２及び半導体基板Ｋの切断を実行する。このときの切断方法には、ブレードダイシング法、プラズマエッチング法、レーザアブレーション法などを用いることができる。
　本実施形態では、半導体基板Ｋと第２基板１２とは、固着部Ｑの内側では互いに結合されていない。このため、環状の固着部Ｑの内側での切断により、半導体基板Ｋ及び第２基板１２のうちの切断箇所より内側の部分が、当該固着部Ｑから切り離された状態になる。即ち、それらの内側の部分は、固着部Ｑによる結合から解放されることになる。また、その切断により、固着部Ｑによる環状内の密封が解除され、その結果として、内気圧と外気圧との圧力差で生じていた吸着力が消滅することになる。従って、第２基板１２のうちの切断箇所より内側の部分（以下、「内側部分１２１」と称す）は、固着部Ｑ及び半導体基板Ｋの何れからも分離した状態となる。換言すれば、第２基板１２の内側部分１２１は、半導体基板Ｋからの剥離が容易な状態となる。
　＜剥離ステップＳ６＞
　剥離ステップＳ６（図２参照）では、第２基板１２の内側部分１２１を、当該第２基板１２と金属層１３と界面にて半導体基板Ｋから剥離する。これにより、第２基板１２のうちの剥離後（内側部分１２１の剥離後）に残った環状部分１２２の内側において、金属層１３を露出させることができる。その後、露出した金属層１３を、研磨やエッチングなどの方法を用いて金属層１３を除去することにより、環状部分１２２の内側において、半導体基板Ｋを露出させることができる。
　尚、上述した固着部形成ステップＳ２において、第１基板１１の表面１１ａに金属層１３を形成することに代えて、第２基板１２の表面１２ａに金属層１３に形成した場合には、剥離ステップＳ６では、第２基板１２の内側部分１２１を、金属層１３と半導体基板Ｋとの界面にて当該半導体基板Ｋから剥離することができる。この場合、第２基板１２の内側部分１２１を剥離するだけ、半導体基板Ｋを露出させることができる。また、金属層形成ステップＳ２１において、第１基板１１の表面１１ａのうちの周縁部１１２上の領域、又は、第２基板１２の表面１２ａのうちの周縁部１１２と対向することになる領域にだけ金属層１３を形成した場合には、周縁部１１２の内側では、半導体基板Ｋと第２基板１２との間に金属層１３が介在しないため、この場合も、第２基板１２の内側部分１２１を剥離するだけ、半導体基板Ｋを露出させることができる。
　＜個片化ステップＳ７＞
　個片化ステップＳ７（図２参照）では、保持シート１４に半導体基板Ｋを保持したままの状態で、その半導体基板Ｋに切断加工を施すことにより、当該半導体基板Ｋに設けられている複数のデバイス領域Ｒｄをそれぞれ個片化する。具体的には、複数のデバイス領域Ｒｄを区分けする境界線Ｌｂ（図３参照）に沿って半導体基板Ｋを切断することにより、当該複数のデバイス領域Ｒｄをそれぞれ個片化する。このときの切断方法には、ブレードダイシング法、プラズマエッチング法、レーザアブレーション法などを用いることができる。これにより、ＭＯＳＦＥＴやショットキーダイオードなどの要素Ｇｄを備えた複数の半導体デバイスが製造される。
　本実施形態の製造方法によれば、上述したように、環状の固着部Ｑによる接合力と、環状内の気圧（内気圧）と環状外の気圧（外気圧）との圧力差に起因した吸着力とによって、第１基板１１と第２基板１２とを強固に接合することができる。従って、第１基板１１と第２基板１２とを従来のように接合面全域に亘って結合させなくても（即ち、ＣＭＰを用いた接合を行わずとも）、分割ステップＳ３にて第１基板１１から分離させた半導体基板Ｋを第２基板１２に保持しておくだけの十分な接合力を得ることができる。また、固着部Ｑの内側では半導体基板Ｋと第２基板１２とを互いに結合させないため、切断ステップＳ５における環状の固着部Ｑの内側での切断により、第２基板１２の内側部分１２１を半導体基板Ｋから容易に剥離することができ、当該内側部分１２１の剥離によって半導体基板Ｋを露出させることができる。
　このように、本実施形態の製造方法によれば、分割層１１１を用いて半導体基板Ｋを形成するプロセスを備えた半導体デバイスの製造技術において、半導体基板Ｋの形成後（本実施形態では分割ステップＳ３の実行後）における当該半導体基板Ｋのハンドリングが容易になる。
　［２］変形例
　［２－１］第１変形例
　図４は、第１変形例に係る製造方法の一部を処理順に示した概念図である。上述した製造方法において、剥離ステップＳ６の後、且つ、個片化ステップＳ７の前に、補強層形成ステップＳ８を実行してもよい。具体的には、補強層形成ステップＳ８において、第２基板１２のうちの剥離後（内側部分１２１の剥離後）に残った環状部分１２２の内側において、保持シート１４のほうへ向けられた半導体基板Ｋの表面Ｋａとは反対側に位置する当該半導体基板Ｋの背面Ｋｂ（第１基板１１の表面１１ａであった面）上に、その半導体基板Ｋに対する補強基板として所定厚さＴｅの補強層２１を形成する。より具体的には、スピンコート法やスプレーコート法などの塗布方法を用いて、補強材料（例えば、熱可塑性材料など）を、第２基板１２の環状部分１２２の内側にて半導体基板Ｋの背面Ｋｂ上に塗布することにより、所定厚さＴｅの補強層２１を形成することができる。尚、補強材料は、電気絶縁材であってもよし、導電材であってもよい。
　そして、個片化ステップＳ７では、半導体基板Ｋを切断するときに、平面視したときの半導体基板Ｋの切断位置と同じ位置で補強層２１をも切断し、それにより、半導体基板Ｋに設けられている複数のデバイス領域Ｒｄをそれぞれ個片化する。これにより、補強基板２１Ｓで支持された半導体デバイスを製造することができる。
　［２－２］第２変形例
　図５（Ａ）は、第２変形例に係る製造方法にて実行される分割層形成ステップＳ１を示した概念図である。上述した製造方法において、第１基板１１として、図５（Ａ）に示されるように外周面１１ｄに丸みを帯びている（換言すれば、外周面１１ｄが凸面になっている）基板が用いられてもよい。その一方で、そのような形状の第１基板１１を用いた場合には、分割層１１１の形成後、そのまま分割ステップＳ３を実行したとすると、図５（Ｂ）に示されるように、分割ステップＳ３で形成された半導体基板Ｋの外周縁には、鋭いエッジ１１ｅが形成されてしまう。そして、このような鋭いエッジ１１ｅの部分は、半導体デバイスの製造過程において、他の部材を傷付けたり、欠けて半導体基板Ｋに欠陥を生じさせたりするおそれがある。
　そこで、図５（Ａ）に示されるように、分割層１１１を形成した後、第１基板１１の周縁部１１２（外周面１１ｄが丸みを帯びた部分）を切り落としてもよい。そして、当該周縁部１１２が切り落とされた第１基板１１を新たな第１基板１１として、上述した固着部形成ステップＳ２からのプロセスを実行してもよい。このように第１基板１１の周縁部１１２（外周面１１ｄが丸みを帯びた部分）を切り落とすことにより、上記のような鋭いエッジ１１ｅが半導体基板Ｋの外周縁に形成されることを防止することができる。
　尚、上記のような鋭いエッジ１１ｅが形成されることを防止するという観点からは、分割層１１１の形成後に第１基板１１の周縁部１１２（外周面１１ｄが丸みを帯びた部分）を切り落とすという方法に代えて、第１基板１１の周縁部１１２（外周面１１ｄが丸みを帯びた部分）を切り落とした後に、分割層１１１を形成してもよい。
　［２－３］第３変形例
　上述した製造方法において、デバイス形成ステップＳ４を高温で実行する場合であっても、上述したような基板の膨張が原因となる問題（基板の膨張によって生じた応力を緩和できずに基板や要素Ｇｄの欠陥となって現れる問題）が生じるおそれがない場合（例えば、半導体基板Ｋの膨張係数と第２基板１２の膨張係数とが同じである場合など）には、分割ステップＳ３の後に以下のようなプロセスを実行してもよい。
　ここで、固着部形成ステップＳ２で形成される環状の固着部Ｑによれば、当該環状内が、所定気圧Ｐｔよりも低気圧の状態のまま密封されるため、所定気圧Ｐｔの雰囲気下又は当該所定気圧Ｐｔよりも高気圧の雰囲気下においては、固着部Ｑの環状内の気圧（内気圧）と環状外の気圧（外気圧）とに圧力差を生じさせることができ、その結果として、第１基板１１と第２基板１２との間には、圧力差に起因した吸着力を生じさせることができる。従って、この吸着力により、第１基板１１と第２基板１２とを密着、或いは、それらの基板の間に金属層１３が介在している場合には金属層１３に当該基板を密着させることができる。
　そこで、分割ステップＳ３の後、上述した密着の状態を維持したまま（即ち、所定気圧Ｐｔの雰囲気下又は当該所定気圧Ｐｔよりも高気圧の雰囲気下で）、半導体基板Ｋ及び第２基板１２に熱処理を施すことにより、それらの界面に、第１基板１１及び第２基板１２の主成分（半導体など）と金属層１３の主成分である金属との化合物（金属シリサイドなど）や合金（金属－Ｓｉ合金など）を生じさせ、その結果として、半導体基板Ｋと第２基板１２とを固着部Ｑの内側の領域においても固着させてもよい。
　このように圧力差に起因した吸着力を利用して固着部Ｑの内側の領域をも固着させる方法は、１０００℃以下の低温（例えば、４００℃）で熱処理を行う場合にも実現し得る（共晶接合など）。この場合、半導体基板Ｋの膨張係数が第２基板１２の膨張係数と異なっている場合であっても、それらの膨張量に大きな差を生じさせずに固着部Ｑの内側の領域を固着させることができる。換言すれば、膨張係数の異なりに起因した大きな応力を発生させずに、固着部Ｑの内側の領域を固着させることができる。従って、半導体基板Ｋと第２基板１２とを接合面全域に亘って固着させたい場合であって、且つ、接合面全域の固着がその後のプロセスにて問題とならない場合（例えば、デバイス形成ステップＳ４を高温で実行しない場合など）には、そのように低温での熱処理で固着部Ｑの内側の領域をも固着させる方法を用いることができる。
　［２－４］第４変形例
　図６は、第４変形例に係る製造方法の一部を処理順に示した概念図である。また、図７は、本変形例にて形成される固着部Ｑの形状を示した平面図である。上述した製造方法において、固着部形成ステップＳ２では、第１基板１１のうちの半導体基板Ｋになる部分に複数設けられているデバイス領域Ｒｄごとに、当該デバイス領域Ｒｄの周縁部に、その周縁部の全周に亘って固着部Ｑを環状に形成してもよい。このとき、固着部Ｑは、所定気圧Ｐｔよりも低気圧の雰囲気下において連続的且つ環状に形成され、それにより、当該環状内が、所定気圧Ｐｔよりも低気圧の状態のまま密封される。図７の例では、各デバイス領域Ｒｄの形状は四角形であり、その周縁部に沿って固着部Ｑが四角形の環状に形成されている。尚、固着部Ｑの形状は、四角形の環状に限らず、各デバイス領域Ｒｄの周縁形状に応じて別の形（円形や多角形など）の環状に適宜変更することができる。
　このような固着部Ｑの形成によれば、所定気圧Ｐｔの雰囲気下においては、デバイス領域Ｒｄごとに、固着部Ｑの環状内の気圧（内気圧）と環状外の気圧（外気圧）とに圧力差を生じさせることができ、その結果として、第１基板１１と第２基板１２との間には、圧力差に起因した吸着力を複数箇所で生じさせることができる。従って、所定気圧Ｐｔの雰囲気下においては、固着部Ｑによる接合力と、内気圧と外気圧との圧力差に起因した吸着力とによって、第１基板１１と第２基板１２とを強固に接合することができる。よって、第１基板１１と第２基板１２とを従来のように接合面全域に亘って結合させなくても（即ち、ＣＭＰを用いた接合を行わずとも）、分割ステップＳ３にて第１基板１１から分離させた半導体基板Ｋを第２基板１２に保持しておくだけの十分な接合力を得ることができる。
　そして、分割ステップＳ３及びデバイス形成ステップＳ４の後、切断ステップＳ５では、半導体基板Ｋ及び第２基板１２を、保持シート１４に保持した状態で、隣接する２つのデバイス領域Ｒｄにそれぞれ形成されている固着部Ｑの間の位置にて切断することにより、半導体基板Ｋに設けられている複数のデバイス領域Ｒｄをそれぞれ個片化することができる。その結果として、支持基板１２Ｓ（第２基板１２の切断によって形成された基板）で支持された半導体デバイスを製造することができる。このとき、各半導体デバイスは、支持基板１２Ｓに対して、環状の固着部Ｑによる接合力と、当該環状内の気圧（内気圧）と環状外の気圧（外気圧）との圧力差に起因した吸着力と、によって強固に接合された状態で支持されることになる。
　図８（Ａ）及び図８（Ｂ）は、上述した図６及び図７の製造方法についての更なる変形例を示した概念図及び平面図である。図８（Ａ）及び図８（Ｂ）に示されるように、各デバイス領域Ｒｄの周縁部に環状の固着部Ｑを形成することに加えて、第１基板１１の周縁部１１２（具体的には、第１基板１１のうちの半導体基板Ｋになる部分の周縁部）にも、当該周縁部１１２に沿って環状の固着部Ｑを形成してもよい。
　この構成によれば、切断ステップＳ５での切断実行時における基板端部の剥がれやバタツキを、周縁部１１２に沿って形成した環状の固着部Ｑによって抑制することができる。
　［２－５］第５変形例
　上述した製造方法において、固着部形成ステップＳ２では、環状の固着部Ｑとして、図３（実施形態）や図７（第４変形例）に示した形状のものに限らず、以下のような形状のものを形成してもよい。
　図９、図１０（Ａ）、及び図１０（Ｂ）は、第５変形例にて形成される固着部Ｑの形状についての３つの例を示した平面図である。これらの図に示されるように、複数のデバイス領域Ｒｄを幾つかのグループに分け、グループごとに、そのグループ内の全てのデバイス領域Ｒｄを包囲するように固着部Ｑを環状に形成してもよい。
　ここで、図９の例では、グループごとに独立した環状となるように固着部Ｑを形成した場合が示されている。一方、図１０（Ａ）及び図１０（Ｂ）では、固着部Ｑを、グループ間で固着部Ｑの一部を共有できるように、円形部分と直線部分とを組み合わせて固着部Ｑを形成した場合が示されている。具体的に、図１０（Ａ）では、周縁部１１２に沿って環状に形成された円形部分と、当該円形部分の内側を横断する１つの直線部分と、によって固着部Ｑを形成した場合が示されている。この場合、固着部Ｑのうちの直線部分がグループ間で共有され、その結果として、固着部Ｑには、グループごとに当該グループ内の全てのデバイス領域Ｒｄを包囲できる２つの環状部分が形成されることになる。また、図１０（Ｂ）では、周縁部１１２に沿って環状に形成された円形部分と、当該円形部分の内側を横断しつつ互いに交差（図１０（Ｂ）の例では直交）する２つの直線部分と、によって固着部Ｑを形成した場合が示されている。この場合も、固着部Ｑのうちの直線部分がグループ間で共有され、その結果として、固着部Ｑには、グループごとに当該グループ内の全てのデバイス領域Ｒｄを包囲できる４つの環状部分が形成されることになる。
　［２－６］第６変形例
　図１１（Ａ）は、第６変形例に係る製造方法にて実行される固着部形成ステップＳ２及び切断ステップＳ５を示した概念図である。また、図１１（Ｂ）は、第６変形例にて形成される固着部Ｑの形状を示した平面図である。
　上述した製造方法において、固着部形成ステップＳ２では、第１基板１１に設けられている複数のデバイス領域Ｒｄを区分けする境界線Ｌｂ上に固着部Ｑを形成してもよい。図１０（Ｂ）の例では、周縁部１１２に沿って環状に形成された円形部分と、当該円形部分の内側を、境界線Ｌｂを通って横断することによって格子を形成する複数の直線部分と、によって固着部Ｑを形成した場合が示されている。このように複数の直線部分で格子を形成することにより、固着部Ｑには、デバイス領域Ｒｄごとにそれを包囲する環状部分が複数形成されることになる。
　このようにデバイス領域Ｒｄの境界線Ｌｂ上に固着部Ｑを形成した場合、切断ステップＳ５（図１１（Ａ）参照）では、当該境界線Ｌｂに沿って第２基板１２及び半導体基板Ｋを切断することにより、第２基板１２及び半導体基板Ｋのうちの切断時に除去される部分と一緒に固着部Ｑを取り除くことができる。
　［２－７］第７変形例
　上述した製造方法において、固着部形成ステップＳ２での固着部Ｑの形成方法は、金属層１３へのレーザ光の照射によって固着部Ｑを形成する方法に限らず、第１基板１１と第２基板１２とを直接接触させた状態で、それらの界面にレーザ光を照射して固着部Ｑを形成する方法に適宜変更されてもよい。
　［２－８］第８変形例
　図１２は、第８変形例に係る製造方法にて実行される切断ステップＳ５及び剥離ステップＳ６を示した概念図である。上述した実施形態に係る製造方法において、切断ステップＳ５では、第２基板１２及び半導体基板Ｋのうちの第２基板１２だけを、環状の固着部Ｑの内側の位置にて当該固着部Ｑに沿って環状に切断してもよい。具体的には、切断線が、半導体基板Ｋに設けられている全てのデバイス領域Ｒｄを包囲した切断線となるように、第２基板１２の切断だけを実行する。
　この切断方法によれば、第２基板１２の内側部分１２１が固着部Ｑから切り離された状態になる一方で、半導体基板Ｋは、その全体が固着部Ｑと繋がった状態が維持されることになる。換言すれば、第２基板１２のうちの剥離後（内側部分１２１の剥離後）に残った環状部分１２２に、半導体基板Ｋの全体が固着部Ｑによって接合された状態になる。
　従って、剥離ステップＳ６にて第２基板１２の内側部分１２１を半導体基板Ｋから剥離することにより、第２基板１２の環状部分１２２を環状の支持体として、その支持体で支持された半導体基板Ｋを得ることができる。
　［２－９］他の変形例
　上述した製造方法において、固着部Ｑの環状内の気圧（内気圧）と環状外の気圧（外気圧）とに圧力差に起因した吸着力が必要とされない場合には、固着部Ｑの形状は、環状に限定されない様々な形状に適宜変更されてもよい。例えば、固着部Ｑとして、点状又は開いた線状（端がある線状）のものを形成してもよい。
　上述の実施形態及び変形例の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態や変形例ではなく、特許請求の範囲によって示される。更に、本発明の範囲には、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
　また、上述の実施形態や変形例からは、発明の対象として、半導体デバイスの製造方法を構成する幾つかのステップが部分的に抽出されてもよいし、各ステップが個々に抽出されてもよい。
Ｋ　半導体基板
Ｑ　固着部
１１　第１基板
１１ａ　表面
１１ｄ　外周面
１１ｅ　エッジ
１１Ｒ　残部
１２　第２基板
１２ａ　表面
１２Ｓ　支持基板
１３　金属層
１４　保持シート
２１　補強層
２１Ｓ　補強基板
Ｄｔ　所定深さ
Ｇｄ　要素
Ｋａ　表面
Ｋｂ　背面
Ｌｂ　境界線
Ｐｔ　所定気圧
Ｒｄ　デバイス領域
Ｔｄ　厚さ
Ｔｅ　所定厚さ
１１１　分割層
１１２　周縁部
１２１　内側部分
１２２　環状部分
Ｓ１　分割層形成ステップ
Ｓ２　固着部形成ステップ
Ｓ３　分割ステップ
Ｓ４　デバイス形成ステップ
Ｓ５　切断ステップ
Ｓ６　剥離ステップ
Ｓ７　個片化ステップ
Ｓ８　補強層形成ステップ
Ｓ２１　金属層形成ステップ
Ｓ２２　レーザ光照射ステップ

Claims (11)

  1. 　半導体を主成分とする第１基板の表面から所定深さの位置に、当該所定深さ分の厚さを持った半導体基板を前記第１基板から分離させることを可能にするための分割層を形成する分割層形成ステップと、
    　前記分割層形成ステップの後、前記第１基板のうちの前記半導体基板になる部分を第２基板に固着させるための固着部を、所定気圧よりも低気圧の雰囲気下において環状に形成し、それによって当該環状内を密封する固着部形成ステップと、
    　前記固着部形成ステップの後、前記所定気圧の雰囲気下において、前記第１基板を前記分割層にて分割する分割ステップと、
    を備える、半導体デバイスの製造方法。
  2. 　前記固着部形成ステップでは、前記第１基板のうちの前記半導体基板になる部分の周縁部に、その周縁部の全周に亘って前記固着部を形成する、請求項１に記載の半導体デバイスの製造方法。
  3. 　前記固着部形成ステップは、
    　前記第１基板の表面のうちの少なくとも前記周縁部上の領域、又は、前記第２基板の表面のうちの少なくとも前記周縁部と対向することになる領域に、金属層を形成する金属層形成ステップと、
    　前記第１基板と前記第２基板との間に前記金属層を介在させ、その状態で、当該金属層のうちの前記周縁部上の部分にレーザ光を照射することにより、当該部分を加熱して前記固着部を形成するレーザ光照射ステップと、
    を含む、請求項２に記載の半導体デバイスの製造方法。
  4. 　前記分割ステップの後、前記半導体基板に複数設けられているデバイス領域のそれぞれに、半導体デバイスが備えることになる要素の少なくとも一部を作り込むデバイス形成ステップと、
    　前記デバイス形成ステップの後、前記半導体基板及び前記第２基板を、保持シートに、その保持シートのほうへ当該半導体基板を向けた姿勢で保持し、その状態で、少なくとも前記第２基板を、前記環状の固着部の内側の位置にて切断する切断ステップと、
    を更に備える、請求項２又は３に記載の半導体デバイスの製造方法。
  5. 　前記切断ステップの後、前記第２基板のうちの前記環状の固着部の内側の部分を前記半導体基板から剥離する剥離ステップ、
    を更に備える、請求項４に記載の半導体デバイスの製造方法。
  6. 　前記剥離ステップの後、前記第２基板のうちの剥離後に残った環状部分の内側において、前記保持シートのほうへ向けられた前記半導体基板の表面とは反対側に位置する当該半導体基板の背面上に、その半導体基板に対する補強基板として所定厚さの補強層を形成する補強層形成ステップ、
    を更に備える、請求項５に記載の半導体デバイスの製造方法。
  7. 　前記分割層形成ステップでは、前記分割層を形成した後、前記第１基板の周縁部を切り落とし、
    　前記固着部形成ステップでは、前記分割層形成ステップにて前記周縁部が切り落とされた前記第１基板を新たな第１基板として、当該新たな第１基板のうちの前記半導体基板になる部分の周縁部に、その周縁部の全周に亘って前記固着部を形成する、請求項２～６の何れかに記載の半導体デバイスの製造方法。
  8. 　前記分割ステップの後、前記所定気圧の雰囲気下又は当該所定気圧よりも高気圧の雰囲気下で、前記半導体基板及び前記第２基板に熱処理を施すことにより、前記半導体基板と前記第２基板とを、前記固着部の内側の領域にて固着させる、請求項１に記載の半導体デバイスの製造方法。
  9. 　前記固着部形成ステップでは、前記第１基板のうちの前記半導体基板になる部分に複数設けられているデバイス領域ごとに、当該デバイス領域の周縁部に、その周縁部の全周に亘って前記固着部を形成する、請求項１に記載の半導体デバイスの製造方法。
  10. 　前記固着部形成ステップは、
    　前記第１基板の表面又は前記第２基板の表面に金属層を形成する金属層形成ステップと、
    　前記第１基板と前記第２基板との間に前記金属層を介在させ、その状態で、当該金属層のうちの前記デバイス領域のそれぞれの周縁部上の部分にレーザ光を照射することにより、当該部分を加熱して前記固着部を形成するレーザ光照射ステップと、
    を含む、請求項９に記載の半導体デバイスの製造方法。
  11. 　前記分割ステップの後、前記半導体基板に設けられている前記デバイス領域のそれぞれに、半導体デバイスが備えることになる要素の少なくとも一部を作り込むデバイス形成ステップと、
    　前記デバイス形成ステップの後、前記半導体基板及び前記第２基板を、保持シートに、その保持シートのほうへ当該半導体基板を向けた姿勢で保持し、その状態で、前記半導体基板及び前記第２基板を、隣接する２つの前記デバイス領域にそれぞれ形成されている前記固着部の間の位置にて切断する切断ステップと、
    を更に備える、請求項９又は１０に記載の半導体デバイスの製造方法。
PCT/JP2023/043371 2022-12-14 2023-12-05 半導体デバイスの製造方法 WO2024128057A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-199580 2022-12-14
JP2022199580A JP2024085189A (ja) 2022-12-14 2022-12-14 半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
WO2024128057A1 true WO2024128057A1 (ja) 2024-06-20

Family

ID=91485696

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/043371 WO2024128057A1 (ja) 2022-12-14 2023-12-05 半導体デバイスの製造方法

Country Status (3)

Country Link
JP (1) JP2024085189A (ja)
TW (1) TW202425081A (ja)
WO (1) WO2024128057A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243334A (ja) * 2002-02-20 2003-08-29 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法および電子デバイス
JP2004146461A (ja) * 2002-10-22 2004-05-20 Sumitomo Mitsubishi Silicon Corp 貼り合わせｓｏｉ基板およびその製造方法ならびに半導体装置
JP2009141249A (ja) * 2007-12-10 2009-06-25 Semiconductor Energy Lab Co Ltd 半導体基板及びその作製方法
JP2012253367A (ja) * 2008-01-24 2012-12-20 Brewer Science Inc デバイスウェーハーをキャリヤー基板に逆に装着する方法
JP2014017284A (ja) * 2012-07-05 2014-01-30 Fujitsu Ltd ウエハー基板の製造方法
JP2019012756A (ja) * 2017-06-29 2019-01-24 株式会社テンシックス 半導体素子基板の製造方法
JP2022078625A (ja) * 2020-11-13 2022-05-25 タツモ株式会社 接合装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243334A (ja) * 2002-02-20 2003-08-29 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法および電子デバイス
JP2004146461A (ja) * 2002-10-22 2004-05-20 Sumitomo Mitsubishi Silicon Corp 貼り合わせｓｏｉ基板およびその製造方法ならびに半導体装置
JP2009141249A (ja) * 2007-12-10 2009-06-25 Semiconductor Energy Lab Co Ltd 半導体基板及びその作製方法
JP2012253367A (ja) * 2008-01-24 2012-12-20 Brewer Science Inc デバイスウェーハーをキャリヤー基板に逆に装着する方法
JP2014017284A (ja) * 2012-07-05 2014-01-30 Fujitsu Ltd ウエハー基板の製造方法
JP2019012756A (ja) * 2017-06-29 2019-01-24 株式会社テンシックス 半導体素子基板の製造方法
JP2022078625A (ja) * 2020-11-13 2022-05-25 タツモ株式会社 接合装置

Also Published As

Publication number Publication date
JP2024085189A (ja) 2024-06-26
TW202425081A (zh) 2024-06-16

Similar Documents

Publication Publication Date Title
US11557505B2 (en) Method of manufacturing a template wafer
US12112976B2 (en) Pseudo-substrate with improved efficiency of usage of single crystal material
KR20180033153A (ko) 복합 기판 및 복합 기판의 제조 방법
US8420506B2 (en) Process for cleaving a substrate
US20130157440A1 (en) Composite wafer for fabrication of semiconductor devices
JP2004512688A (ja) ＧａＮベースの半導体デバイスを製造する方法
JP2011243968A (ja) 複合基板の製造方法
US9824927B2 (en) Methods for producing semiconductor devices
SG173261A1 (en) Annealing process for annealing a structure
JP6208572B2 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
WO2019004469A1 (ja) 半導体素子基板の製造方法
WO2024128057A1 (ja) 半導体デバイスの製造方法
JP2017139266A (ja) 複合基板、半導体装置、およびこれらの製造方法
JP2017174877A (ja) 半導体装置及び半導体装置の製造方法
CN115241048B (zh) 半导体器件的制作方法以及半导体器件
US12062533B2 (en) Method of producing a substrate and system for producing a substrate
JP7186872B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
US20240312805A1 (en) Method for manufacturing a semiconductor apparatus, semiconductor manufacturing apparatus and semiconductor apparatus
JP2014175335A (ja) 複合積層基板およびｉｉｉ族窒化物半導体デバイスの製造方法
WO2022210680A1 (ja) パワー半導体及びその製造方法
JP2013115307A (ja) Ｉｉｉ族窒化物複合基板の製造方法
CN114823465A (zh) 一种半导体元件的制备方法
WO2012135243A1 (en) Pre-grooving for wafer applied underfill film
CN118507601A (zh) 使用可释放的无机晶片结合形成led器件
JP2020038939A (ja) 縦型化合物半導体デバイスの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23903346

Country of ref document: EP

Kind code of ref document: A1