[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015153826A - 窒化物半導体発光素子及びその製造方法 - Google Patents

窒化物半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2015153826A
JP2015153826A JP2014024535A JP2014024535A JP2015153826A JP 2015153826 A JP2015153826 A JP 2015153826A JP 2014024535 A JP2014024535 A JP 2014024535A JP 2014024535 A JP2014024535 A JP 2014024535A JP 2015153826 A JP2015153826 A JP 2015153826A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
type nitride
semiconductor layer
multilayer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014024535A
Other languages
English (en)
Inventor
晃平 三好
Kohei Miyoshi
晃平 三好
月原 政志
Masashi Tsukihara
政志 月原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Ushio Inc
Original Assignee
Ushio Denki KK
Ushio Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK, Ushio Inc filed Critical Ushio Denki KK
Priority to JP2014024535A priority Critical patent/JP2015153826A/ja
Priority to TW104101172A priority patent/TW201539788A/zh
Priority to US14/617,655 priority patent/US20150228848A1/en
Publication of JP2015153826A publication Critical patent/JP2015153826A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】バンドギャップエネルギーを高めつつ、厚膜化しても従来よりもクラックの発現を抑制することのできるn型窒化物半導体層を有する半導体発光素子及びその製造方法を実現する。【解決手段】 成長基板上にGaN層を形成する工程(a)、GaN層の上層にInを含む窒化物半導体の第一層と、窒化物半導体で構成される第二層とを含む多層膜を形成する工程(b)、多層膜上に窒化物半導体で構成される保護層を形成する工程(c)、保護層上に工程(b)及び工程(c)よりも高い成長温度でn型窒化物半導体層を形成する工程(d)、n型窒化物半導体層上に活性層及びp型窒化物半導体層を形成する工程(e)、及び多層膜を構成する窒化物半導体のバンドギャップエネルギーよりも小さいエネルギーの波長を有する光を照射して成長基板を剥離する工程(f)を有し、工程(d)において多層膜を熱分解して内部にボイドを形成させる。【選択図】 図1

Description

本発明は窒化物半導体発光素子及びその製造方法に関する。
現在、半導体発光素子の発光波長の短波長化が進められている。下記特許文献1では、発光層にAlGaNを用いることで短波長の光を放出できる半導体発光素子の技術が開示されている。
特許第4218597号公報
S.R.Lee, et.al, "In situ measurements of the critical thickness for strain relaxation in AlGaN / GaN heterostructures", December 2004, Applied Physics Letters, Vol. 85, No. 25, 20
GaNやAlGaNなどの窒化物半導体は、ウルツ鉱型結晶構造(六方晶構造)を有している。ウルツ鉱型結晶構造の面は、4指数表記(六方晶指数)にて、a1、a2、a3及びcで示される基本ベクトルを用いて結晶面や方位が表される。基本ベクトルcは、[0001]方向に延びており、この方向は「c軸」と呼ばれる。c軸に垂直な面は「c面」又は「(0001)面」と呼ばれる。
従来、窒化物半導体を用いて半導体発光素子を作製する場合、窒化物半導体結晶を成長させる基板として、c面基板を主面に有する基板が使用される。実際にはこの基板上にアンドープのGaN層を成長させ、更にその上層にn型の窒化物半導体層を成長させる。
図9は、従来の半導体発光素子90の構造を示す概略断面図である。なお、以下の図面において、実際の寸法比と図面上の寸法比は必ずしも一致しない。
半導体発光素子90は、サファイア基板で構成される成長基板61の上層に、例えば3μmの膜厚で形成したアンドープのGaN層36と、GaN層36の上層に、例えばn型AlGaN層を1μm未満の所定の膜厚で形成したn型窒化物半導体層95を有する。また、半導体発光素子90は、n型窒化物半導体層95の上層に、InGaNからなる発光層とAlGaNからなる障壁層が繰り返されてなる多重量子井戸構造(MQW:Multi-quantum Well)を示す活性層33を有する。
更に、半導体発光素子90は、活性層33の上層に、例えばp型AlGaN層を150nmの膜厚で形成したp型窒化物半導体層31を有する。そして、p型窒化物半導体層31の上層には、必要に応じてp型不純物濃度がp型窒化物半導体層31よりも高濃度のGaN層で形成されたp型コンタクト層が形成される。
ところで、活性層33から放出される光の取り出し効率を高めるためには、光取り出し面が形成される活性層33の上層として、放出される光のエネルギーよりも大きいバンドギャップエネルギーを有する構成にする必要がある。図9に示す半導体発光素子90において、活性層33を挟んで鉛直方向に対向する位置にn側電極とp側電極を配置する場合、p型半導体層31の上層にp側電極となる電極層を形成し、更にその上層に基板を貼り合わせた後、GaN層36及び成長基板61を剥離し、n型窒化物半導体層95を上側に、基板を下側に配置する。そして、n型窒化物半導体層95の上層にn側電極を形成する。このとき、n側電極が配置される側が光取り出し面となり、活性層33から放出された光はn型窒化物半導体層95内を通過して半導体発光素子90の外部に取り出される。
ここで、半導体発光素子90の光取り出し効率を高める観点からは、活性層33から放出された光はできる限りn型窒化物半導体層95内で吸収されずに、当該n型窒化物半導体層95内を透過するのが好ましい。特に、活性層33から近紫外の波長帯の光が放出される場合には、n型窒化物半導体層95をn型AlGaNで構成すると共に、AlGaN中のAl組成を高くしてバンドギャップエネルギーを大きくする方法が考えられる。
しかし、図9に示すように、n型窒化物半導体層95はGaN層36の上層にエピタキシャル成長によって形成される。AlGaNの格子定数はGaNの格子定数よりも小さく、この格子定数差(ミスマッチ)はAlの組成を高めるほど大きくなる。この結果、n型窒化物半導体層95を高いAl組成のAlGaNで構成した場合、GaN層36からn型窒化物半導体層95に対する引張応力81が上昇する。この引張応力81は、n型窒化物半導体層95の膜厚の増大と共に増大し、ある閾値を超えると表面荒れやクラック、結晶欠陥に伴うミスフィット転位が生じて発光効率の低下を招く。
このような理由により、AlGaN層のAl組成は、形成するAlGaN層の膜厚によって制限される。例えば、上記非特許文献1にはAlGaN層のAl組成と臨界膜厚の関係が記載されているが、1μm以上のデータは開示されておらず、AlGaN層の臨界膜厚が数nm〜数百nmの範囲内に留まっていることが示されている。また、本発明者も、経験上Alの組成を5%として従来の方法でAlGaN層を形成した場合、膜厚を2μmとするとほぼ100%に近い確率でAlGaN層内にクラックが生じることを確認している。
一方、n型窒化物半導体層95の膜厚を薄くし過ぎた場合、p側電極とn側電極の間に電圧を印加すると、活性層33内において、両電極が鉛直方向に対向する箇所に電流が集中的に流れてしまい、発光領域が少なくなって結果的に発光効率の低下を招く。更に、活性層33の一部に電流が流れるために局所的な電流集中が起こり、活性層33内でのキャリアの不均一性が生じて高い発光強度を得ることができない。上記特許文献1においても、n型窒化物半導体層95としてn型AlGaN層を膜厚0.2μmで形成しており、n型窒化物半導体層95内で基板面に平行な方向に電流を十分に拡げることができない。
本発明は上記の課題に鑑み、バンドギャップエネルギーを高めつつ、厚膜化しても従来よりもクラックの発現を抑制することのできるn型窒化物半導体層を有する半導体発光素子及びその製造方法を実現することを目的とする。
本発明の半導体発光素子の製造方法は、
GaN基板又はサファイア基板で構成された成長基板上にGaN層を形成する工程(a)、
前記GaN層の上層に、Inを含む窒化物半導体で構成される第一層と、前記第一層と異なる組成の窒化物半導体で構成される第二層とを含む多層膜を形成する工程(b)、
前記多層膜上に、窒化物半導体で構成される保護層を形成する工程(c)、
前記保護層上に、前記工程(b)及び前記工程(c)よりも高い成長温度でn型窒化物半導体層を形成する工程(d)、
前記n型窒化物半導体層上に、活性層及びp型窒化物半導体層を形成する工程(e)、
及び、前記多層膜を構成する窒化物半導体のバンドギャップエネルギーよりも小さいエネルギーの波長を有する光を照射して前記成長基板を剥離する工程(f)を有し、
前記工程(d)において、前記多層膜を熱分解して内部にボイドを形成させることを特徴とする。
上記方法によれば、多層膜の上層に窒化物半導体で構成される保護層を形成した後、温度を上昇させてn型窒化物半導体層を形成している。InはAlやGaと比べて熱力学的に低い温度でしか結晶内に取り込まれないため、工程(d)の実行時に温度が高められる結果、Inを含む第一層が結晶として耐えられずに熱分解を起こし、In等の金属が析出する。この結果、窒化物半導体の結晶構造から金属構造へと状態を変化したことで体積が収縮し、その内部にボイドが形成される。
n型窒化物半導体層の形成過程において上記のボイドが生成されると、GaN層とn型窒化物半導体層との間の格子ミスマッチに起因する応力を当該ボイドに逃がすことができる。これにより、クラックフリーでn型窒化物半導体層を形成できる膜厚(臨界膜厚)を、従来よりも厚くできる。
工程(c)において、工程(d)よりも低温で多層膜の上層に保護層を形成している。この結果、保護層が形成された段階では、まだInを含む第一層の熱分解が発現しておらず良好な結晶性が維持されている。このため、工程(d)において高い温度条件下でn型窒化物半導体層を形成する際、Inを含む第一層の熱分解が生じて結晶性が破壊されても、保護層の良好な結晶性を引き継いだ状態でn型窒化物半導体層を成長させることができるので、結晶性の良いn型窒化物半導体層が形成できる。
工程(b)において、単にInを含む窒化物半導体で構成される層(第一層)のみを形成するのではなく、上記第一層と、第一層と異なる組成の窒化物半導体で構成される第二層との多層膜を形成している。Inを含む窒化物半導体層で構成される第一層を単独で厚膜化して形成した場合、この第一層と工程(a)において形成されるGaN層の格子ミスマッチに起因して第一層内にミスフィット転位が発現する。この転位はエピタキシャル成長の過程で上の層へと引き継がれてしまうため、n型窒化物半導体層において良好な結晶性を実現することができなくなる。
一方で、Inを含む第一層の膜厚が極めて薄い場合には、工程(d)において形成されるボイドの体積が極めて小さくなるため、n型窒化物半導体層に生じる応力を十分に吸収することができない可能性がある。また、工程(f)において光を照射させてもInを含む層が少ないことで当該層において光が十分に吸収されない結果、成長基板を剥離できない可能性もある。そこで、工程(b)で形成する膜を、Inを含む第一層とこの第一層とは異なる組成の第二層の多層膜とし、例えば第一層を複数回形成することによって、転位密度を低く抑えながらも第一層の総膜厚を確保することが可能である。これにより、クラックフリーでn型窒化物半導体層を厚膜にて形成することができる。
なお、上記方法によれば、工程(d)において多層膜が熱分解されることで、多層膜が形成されていた箇所にIn等の金属が析出する可能性がある。このように金属が析出した層を有する状態では、活性層からの光が当該金属によって吸収されてしまい、光の取り出し効率は極めて低下してしまう。そこで、工程(f)において、多層膜を構成する窒化物半導体のバンドギャップエネルギーよりも小さいエネルギーの波長を有する光を用いて成長基板を剥離することで、n型窒化物半導体層、活性層及びp型窒化物半導体層の積層体から、成長基板と共に金属が析出した層を脱離させている。工程(a)−(f)を経て形成される発光素子には、金属が析出した層を存在しなくできるため、前述のように光が金属によって吸収されるという問題は生じない。
工程(f)の後、保護層の表面を王水等の酸で洗浄することで、表面に付着した前記金属を完全に除去する工程を実行しても構わない。
前記多層膜はInGa1−xN(0.1≦x≦0.2)/GaNの多層膜で構成することができる。
In組成を10%以上20%以下としたInGaNで多層膜の第一層を構成することで、第一層内に高い密度でミスフィット転位を生じさせることなく、n型窒化物半導体層に生じる応力を吸収できる程度のボイドを内部に形成させることが可能となる。
前記n型窒化物半導体層は、膜厚が2μm以上のn型AlGa1−nN(0≦n≦1)を含んで構成することができる。
「発明が解決しようとする課題」の項で上述したように、GaN層上にAlGaN層を形成した場合、格子定数の違いによってAlGaN層に引張応力が発生するため、クラックフリーでAlGaN層を厚膜で形成することができないという課題があった。しかし、上記の方法によれば、多層膜が熱分解することで形成したボイドによって前記応力を吸収できるため、2μm以上という極めて厚膜のAlGaN層であっても、クラックフリーで形成することが可能となる。この結果、近紫外光を放射する活性層を備えた半導体発光素子においても、n型窒化物半導体層内において基板面に平行な方向に電流を拡げることができ、光の取り出し効率を向上させることが可能となる。
前記保護層は、前記n型窒化物半導体層と同一の材料で構成されるものとしても構わない。
前記工程(b)における成長温度をTb、前記工程(c)における成長温度をTcとすると、
Tb<Tc<Tb+150 (℃)
を満たすものとしても構わない。
上記温度条件で工程(c)を実行することにより、工程(b)で成膜した多層膜に対する熱分解を生じさせることなく、良好な結晶性を維持した状態で保護層を成膜することができる。
前記活性層の発光波長が362nm以上385nm以下であるものとしても構わない。
本発明の方法によれば、活性層の発光波長がこのような短波長帯であっても、その上層に形成されるn型窒化物半導体層をAl比率の高いAlGaNで厚膜にて構成できるため、高い光取り出し効率を示す素子が製造できる。
また、本発明の半導体発光素子の製造方法は、上記工程(a)〜(f)に加えて、
前記工程(f)の後、前記保護層をエッチングして前記n型窒化物半導体層を露出させる工程(g)と、
露出した前記n型窒化物半導体層の上面にn側電極を形成する工程(h)とを有するものとしても構わない。
上記方法によれば、保護層がアンドープの窒化物半導体で構成される場合であっても、電極とn型窒化物半導体層のオーミック接触を形成することができる。
ここで、工程(g)において、保護層の全体をエッチングしても構わないし、少なくともn側電極を形成する領域に位置する保護層をエッチングしても構わない。
なお、保護層がn型の窒化物半導体で構成される場合(前記n型窒化物半導体層と同一の材料で構成される場合を含む)には、保護層にドープされるn型不純物の濃度が高い場合には、当該保護層の表面に直接電極を形成することでオーミック接触が形成できる。また、不純物濃度が低い場合には、保護層がアンドープの窒化物半導体で構成される場合と同様に、上記工程(g)及び(h)を実行して電極を形成するものとしても構わない。
また、本発明は、n型窒化物半導体層とp型窒化物半導体層の間に活性層が挟持されてなる半導体発光素子であって、
前記n型窒化物半導体層は、膜厚が2μmより大きいAlGa1−nN(0.05≦n≦0.08)を含んで構成されることを特徴とする。
更には、前記n型窒化物半導体層が、膜厚が3μm以上のAlGa1−nN(0.05≦n≦0.07)を含んで構成されるものとしても構わない。
かかる構成によれば、n型窒化物半導体層として厚膜のAlGaNで構成されるため、基板面に平行な方向への電流拡がりが確保され、光取り出し効率の高い発光素子が実現される。また、上記の方法によって製造することで、このような厚膜のAlGaNであってをクラックフリーで形成できるので、欠陥の存在に起因した発光効率の低下という従来の課題は大幅に抑制される。
本発明によれば、高いバンドギャップエネルギーを有する材料によってn型窒化物半導体層を構成した場合であっても、欠陥密度を低くしながら厚膜で形成できる。これにより、近紫外領域といった短波長帯の光であっても、高い取り出し効率を有する発光素子が実現できる。
本発明の半導体発光素子の第一実施形態の構造を模式的に示す断面図である。 半導体発光素子の第一実施形態の製造工程図の一部である。 半導体発光素子の第一実施形態の製造工程図の一部である。 多層膜5の構成を模式的に示す断面図である。 半導体発光素子の第一実施形態の製造工程図の一部である。 半導体発光素子の第一実施形態の製造工程図の一部である。 半導体発光素子の第一実施形態の製造工程図の一部である。 半導体発光素子の第一実施形態の製造工程図の一部である。 半導体発光素子の第一実施形態の製造工程図の一部である。 半導体発光素子の第一実施形態の製造工程図の一部である。 半導体発光素子の第一実施形態の製造工程図の一部である。 半導体発光素子の第一実施形態の製造工程図の一部である。 半導体発光素子の第一実施形態の製造工程図の一部である。 ステップS4実行後における素子表面の状態を示す写真である。 ステップS4実行後における素子のうち、多層膜5が形成されていた領域の近傍を撮影した断面SEM写真である。 実施例に対応した検証用素子の構成を模式的に示す断面図である。 実施例に対応した検証用素子の構成を模式的に示す断面図である。 図5Aに示す検証用素子の上面のDIC写真である。 図5Bに示す検証用素子の上面のDIC写真である。 本発明の半導体発光素子の第二実施形態の構造を模式的に示す断面図である。 半導体発光素子の第二実施形態の製造工程図の一部である。 半導体発光素子の第二実施形態の製造工程図の一部である。 従来の半導体発光素子の構造を模式的に示す断面図である。
まず、本発明の半導体発光素子の構造の一実施形態につき、図面を参照して説明した後、その製造方法につき詳細に説明する。
なお、以下の各図面において、図面の寸法比と実際の寸法比は必ずしも一致しない。また、「AlGaN」という記述は、AlGa1−mN(0<m<1)という記述と同義であり、AlとGaの組成比の記述を単に省略して記載したものであって、AlとGaの組成比が1:1である場合に限定する趣旨ではない。「InGaN」という記述についても同様である。
<第一実施形態>
以下、本発明の半導体発光素子の第一実施形態について説明する。
[構造]
図1は、本発明の半導体発光素子の第一実施形態の構造を模式的に示す断面図である。半導体発光素子1は、n型窒化物半導体層35とp型窒化物半導体層31の間に活性層33が挟持されて構成される。なお、図9に示す従来の半導体発光素子90と同一の構成要素については同一の符号を付している。
図1に示す形態の半導体発光素子1は、基板11上に導電層20が形成され、導電層20の上層に半導体層30が形成され、半導体層30の上層にn側電極42が形成されている。半導体層30は、p型窒化物半導体層31、活性層33、n型窒化物半導体層35、及び保護層6を有している。なお、本実施形態では、この保護層6はn型窒化物半導体層35と同一の材料(すなわち、n型窒化物半導体)で構成されているものとして説明する。製造方法の説明の際に後述されるが、保護層6とn型窒化物半導体層35とは成長温度が異なる。
n型窒化物半導体層35は、図9に示す従来の半導体発光素子90が備えるn型窒化物半導体層95と異なり、膜厚が2μmより大きいAlGaN層によって形成されており、より好ましくは膜厚が3μm以上のAlGaN層によって形成されている。後述する製造方法によれば、n型窒化物半導体層35を上記のように厚膜で形成してもクラックを有しない又はほとんど有しない高精度の半導体層として形成することができる。なお、本明細書において「クラックフリー」とは、半導体層内にクラックを完全に有しない場合はもちろんのこと、半導体層内にクラックをほとんど有しない状態(例えば1cm角の半導体層に含まれるクラックの数が1個以下の状態)も含むものとする。
以下、図1に示す窒化物半導体層1が備える各構成要素につき説明する。
(基板11)
基板11は、例えばCuW、W、Moなどの導電性基板、又はSiなどの半導体基板で構成される。
(導電層20)
基板11の上層には、多層構造からなる導電層20が形成されている。この導電層20は、本実施形態では、ハンダ拡散防止層13、ハンダ層15、ハンダ拡散防止層17及び金属電極25を含む。
ハンダ層15は、例えばAu−Sn、Au−In、Au−Cu−Sn、Cu−Sn、Pd−Sn、Sn等で構成される。このハンダ層15は、基板11と別の基板(後述する成長基板61)とを貼り合わせる際、両者の密着性を確保するための層として機能している。
ハンダ拡散防止層17は、例えばPt系の金属(TiとPtの合金)、W、Mo、Ni等で構成される。後述するように、ハンダ層15を介した貼り合わせの際、ハンダ層15を構成する材料が金属電極25側に拡散して、金属電極25における反射率が落ちることによる発光効率の低下を防止する機能を果たしている。また、ハンダ拡散防止層13についても、ハンダ層15を構成する材料が基板11側へと拡散するのを防止する目的で形成されており、例えばハンダ拡散防止層17と同一の材料で構成される。なお、金属電極25側へのハンダ層15の材料の拡散を防止するという観点に立てば、ハンダ拡散防止層13については備えない構成としても構わない。
金属電極25は、例えばAg(Ag合金を含む)、Al、Rhなどで構成される。半導体発光素子1は、半導体層30の活性層33から放出された光を図1の上方向(n側電極42側)に取り出すことを想定している。金属電極25は、活性層33から下向きに放出された光を上向きに反射させる反射電極としての役割を有し、発光効率を高める機能を果たしている。
導電層20は、一部において半導体層30と接触しており、基板11とn側電極42の間に電圧が印加されると、基板11、導電層20、半導体層30及びn側電極42を介する電流経路が形成される。
(絶縁層19)
絶縁層19は、例えばSiO2、SiN、Zr、AlN、Alなどで構成される。この絶縁層19は、上面が半導体層30、より詳細にはp型窒化物半導体層31の底面と接触している。なお、この絶縁層19は、後述するように素子分離時(後述するステップS12)におけるエッチングストッパー層としての機能を有すると共に、基板11の面に平行な方向に電流を拡げる機能も有する。
(半導体層30)
上述したように、半導体層30は、p型窒化物半導体層31、活性層33、n型窒化物半導体層35、及び保護層6を含んで構成される。
p型窒化物半導体層31は、例えばGaN又はAlGaNで構成され、Mg、Be、Zn、又はCなどのp型不純物がドープされている。
活性層33は、例えばInGaNからなる発光層とAlGaNからなる障壁層が繰り返されてなる構造を有する半導体層で形成される。これらの層はアンドープでもp型又はn型にドープされていても構わない。
n型窒化物半導体層35は、上述したように膜厚が2μmより大きいn型AlGaN層によって構成され、Si、Ge、S、Se、Sn、又はTeなどのn型不純物がドープされている。
本実施形態において、保護層6はn型窒化物半導体層35と同様にn型AlGaN層によって構成され、Si、Ge、S、Se、Sn、又はTeなどのn型不純物がドープされている。保護層6の膜厚は例えば30nm程度とすることができる。
(n側電極42)
本実施形態において、n側電極42は、保護層6の一部領域の上面に形成されており、例えばCr−Auで構成される。図1の構造では、n側電極42は絶縁層19の鉛直上方の位置に形成されている。これにより、n側電極42の下方に導電性の低い絶縁層19が形成されるため、活性層33内を流れる電流を水平方向に拡げる効果が得られる。
なお、n側電極42には、例えばAu、Cuなどで構成されるボンディングワイヤ(不図示)が連絡され、このワイヤの他方は例えば基板11上の給電パターン(不図示)等に接続される。
[製造方法]
引き続き、図1に示す半導体発光素子1の製造方法の一例につき、図2A〜図2Lを参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例であって、これらの数値に限定されるものではない。
以下に説明する方法で製造することにより、n型窒化物半導体層35を膜厚が2μmより大きいAlGaN層、より好ましくは3μm以上のAlGaN層に構成しても、クラックを有しない又はほとんど有しない高精度の半導体層として実現できる。
(ステップS1)
図2Aに示すように、成長基板61上にアンドープのGaN層36をエピタキシャル成長によって形成する。
成長基板61としてc面サファイア基板を準備し、これに対してクリーニングを行う。このクリーニングは、より具体的には、例えばMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相蒸着)装置の処理炉内に成長基板61(c面サファイア基板)を配置し、処理炉内に流量が10slmの水素ガスを流しながら、炉内温度を例えば1150℃に昇温することにより行われる。
その後、成長基板61の表面に、GaNよりなる低温バッファ層を形成し、更にその上層にGaNよりなる下地層を形成することで、GaN層36を形成する。より具体的なGaN層36の形成方法は以下の通りである。
まず、МОCVD装置の炉内圧力を100kPa、炉内温度を480℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ5slmの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が50μmol/minのトリメチルガリウム(TMG)及び流量が250000μmol/minのアンモニアを処理炉内に68秒間供給する。これにより、成長基板61の表面に、厚みが20nmのGaNよりなる低温バッファ層を形成する。
次に、MOCVD装置の炉内温度を1050℃に昇温する。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が100μmol/minのTMG及び流量が250000μmol/minのアンモニアを処理炉内に60分間供給する。これにより、低温バッファ層の表面に、厚みが約3μmのGaNよりなる下地層を形成する。これら低温バッファ層及び下地層によってGaN層36が形成される。
なお、成長基板61としてはGaN基板を用いることも可能である。この場合もサファイア基板のときと同様に、MOCVD装置内において表面のクリーニングを実行後、MOCVD装置の炉内温度を1050℃として、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が100μmol/minのTMG及び流量が250000μmol/minのアンモニアを処理炉内に10分間供給する。これにより、GaN基板の表面に、厚みが約500nmのGaN層36が形成される。
このステップS1が工程(a)に対応する。
(ステップS2)
図2Bに示すように、GaN層36上に多層膜5を形成する。ここでは、多層膜5は、図2Cに示すように、膜厚3nmのInGaN層5aと膜厚2.5nmのGaN層5bを8周期積層した構成としている。ここでは、InGaN層5aとして、In0.15Ga0.85Nを形成している。
多層膜5を構成するInGaN層5a及びGaN層5bの周期数は8に限定されない。また、この多層膜5を、InGaN/GaNの超格子層で構成しても構わない。
より詳細には、以下の方法で形成される。まず、MOCVD装置の炉内温度を750℃程度に低下させる。そして、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が1slmの水素ガスを流しながら、原料ガスとして、流量が10μmol/minのTMG、流量が12μmol/minのトリメチルインジウム(TMI)及び流量が300000μmol/minのアンモニアを処理炉内に60秒間供給するステップを行う。その後、流量が10μmol/minのTMG、及び流量が300000μmol/minのアンモニアを処理炉内に72秒間供給するステップを行う。以下、これらの2つのステップを繰り返すことにより、厚みが2.5nmのIn0.15Ga0.85N及び厚みが3nmのGaNを8周期有する多層膜5がGaN層36上に形成される。
Inは、GaやAlと比べて低温でなければ結晶内に取り込むことができないため、ステップS2においてステップS1よりも成長温度を低く設定している。また、InGaNとGaNとの間には格子定数に差が存在するため、InGaN層5aを単独で厚膜として形成すると、臨界膜厚を超えてInGaN層5a内に欠陥が発生してしまう。この欠陥は、その上昇に形成される各半導体層に引き継がれるため、発光効率を低下させる要因となり好ましくない。
後述するが、このステップS2で形成される多層膜5がその後のステップS4の実行中に熱分解されることで、InやGaの金属が当該領域に析出する。このとき、結晶が破壊されて金属が析出することに伴って体積が収縮するため、当該領域にボイド(孔部)が形成される。n型窒化物半導体層35を厚膜、且つクラックフリーで形成するためには、このボイドが所定の量以上形成されることが必要となる。つまり、InGaN層5aを単独で且つ薄い膜厚で形成したとしても、ステップS4において十分な量のボイドが形成されないことから、n型窒化物半導体層35を厚膜で形成したときにクラックが発生する可能性がある。
以上に鑑み、ステップS4において十分な量のボイドを発生させることができ、且つクラックフリーでInGaN層5aを形成することができるよう、InGaN層5aの膜厚と、多層膜の周期数が適宜設定される。また、本ステップS2において、多層膜5は、少なくともInを含む窒化物半導体層と別の窒化物半導体層とを有する構成であればよい。Inを含む窒化物半導体層としてはAlGaInN層を採用することもできる。この場合、AlGaInN層のAl組成は5%以内とするのが好ましい。これは以下の理由による。
すなわち、仮に多層膜5を構成する一つの層としてのAlGaInN層のAl組成を高くした場合、ステップS4においてこの多層膜5内に十分な量のボイドを発生させるためには、In組成を高める必要が生じる。しかし、AlNに比べてInNはa軸の格子定数がGaNに対して離れているため、AlGaInN層のIn組成を高めると、当該層内にクラックが形成されやすくなる。つまり、ステップS4において十分な量のボイドを発生させることのできるAlGaInN層をクラックフリーで成膜することが困難になるためである。
このステップS2が工程(b)に対応する。なお、InGaN層5aは「第一層」に対応し、GaN層5bは「第二層」に対応する。
(ステップS3)
図2Dに示すように、多層膜5の上層に保護層6を形成する。
具体的には、炉内温度を、ステップS2よりは高温で、且つ次のステップS4においてn型窒化物半導体層35を形成する際の温度よりは低温の900℃程度とする。そして、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が1slmの水素ガスを流しながら、原料ガスとして、流量が10μmol/minのTMG、流量が1.6μmol/minのトリメチルアルミニウム(TMA)、流量が300000μmol/minのアンモニア及び流量が0.003μmol/minのテトラエチルシランを処理炉内に12分間供給する。
これにより、例えばAl0.06Ga0.94Nの組成を有し、Si濃度が5×1019/cmで、厚みが30nmの保護層6が多層膜5の上層に形成される。
本ステップS3では、保護層6として形成したAlGaNの膜厚が30nm程度と薄いため、AlGaN層に対する引張応力はそれほど大きくなく、クラックは生じない。また、下層のInGaN/GaNで構成された多層膜5の結晶性を引き継いで結晶成長することができるため、保護層6も良好な結晶性を有した状態で形成される。
本ステップS3で形成される保護層6はAlGaNに限定されず、GaNで構成されていても構わない。
ステップS3は工程(c)に対応する。
(ステップS4)
図2Eに示すように、ステップS3において形成された保護層6の上層に、膜厚が2μmより大きいn型AlGaN層によって構成されたn型窒化物半導体層35を形成する。
より詳細には、MOCVD装置の炉内温度を、ステップS3よりも高温の1050℃程度に上昇させ、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が94μmol/minのTMG、流量が6μmol/minのTMA、流量が250000μmol/minのアンモニア及び流量が0.03μmol/minのテトラエチルシランを処理炉内に60分間供給する。
これにより、例えばAl0.06Ga0.94Nの組成を有し、Si濃度が5×1019/cmで、厚みが3μmのn型窒化物半導体層35が保護層6の上層に形成される。
本ステップS4においてn型窒化物半導体層35を形成する際、炉内温度が1050℃程度の高温下に置かれる。このとき、ステップS2において形成された多層膜5が熱分解されて結晶性が破壊され(図2Eにおける層5x)、InGaNを構成していたInやGaが析出する。このとき、体積が収縮する結果、もともと多層膜5が形成されていた箇所にボイド(孔部)が生じる。
図3は、本ステップS4の実行後における素子表面の状態を示す写真であり、図2Eに示すn型窒化物半導体層35の上方から、微分干渉顕微鏡(DIC:Differential interference contrast microscope)によって撮影した写真である。画像中黒っぽく現れているのが、InやGaの金属成分であり、結晶性が破壊されて金属が析出した層5xが形成されていることが分かる。
ここで、仮にステップS3を行わず、すなわち保護層6を形成せず、多層膜5の上層に直接n型窒化物半導体層35を形成する場合を想定する。多層膜5を形成した後、n型窒化物半導体層35を形成するために炉内温度を1050℃程度に昇温し、原料ガスを供給すると、多層膜5がかかる高温下に置かれることで、上述したように多層膜5が熱分解を起こし、結晶性が破壊される。すると、下層の結晶性を引き継いでn型窒化物半導体層35を成長させることができない。特に、n型窒化物半導体層35を厚膜で構成するためには、上記高温環境下に一定時間以上晒すことが要求されるため、多層膜5の結晶性の破壊
は余儀なくされ、その後良好な結晶性を有した層を成長させることは困難となる。
しかし、この製造方法によれば、ステップS4の直前にステップS3において保護層6を形成している。このため、n型窒化物半導体層35を形成すべく炉内温度を高温とし、これに伴って多層膜5の結晶性が破壊されても、保護層6の結晶性を引き継いでn型窒化物半導体層35を成長させることができる。従って、多層膜5の結晶性が破壊されたことに起因してn型窒化物半導体層35の結晶性能が劣化するということはない。
そして、高温下に置かれることで多層膜5が熱分解して形成された層5xからは、上述したようにInやGaの金属が析出すると共に、熱分解に起因した収縮に伴ってボイドが形成される。図4は、多層膜5が形成されていた領域の近傍、すなわち層5xの形成領域の近傍における素子の断面をSEM(Scanning Electron Microscope:走査型電子顕微鏡)で撮影した写真である。図4(b)は、図4(a)の領域71を拡大した写真である。
図4(b)によれば、層5xの形成箇所に多数のボイド73が形成されていることが分かる。よって、図3及び図4からも、多層膜5が熱分解されることで金属が析出し、またこの過程で体積が収縮することでボイド73が形成されることが分かる。
本ステップS4が工程(d)に対応する。
(ステップS5)
図2Fに示すように、n型窒化物半導体層35の上層に活性層33を形成し、活性層33の上層にp型窒化物半導体層31を形成する。具体的な方法の一例としては、以下の通りである。
まずMOCVD装置の炉内圧力を100kPa、炉内温度を830℃とする。そして、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が1slmの水素ガスを流しながら、原料ガスとして、流量が10μmol/minのTMG、流量が12μmol/minのTMI及び流量が300000μmol/minのアンモニアを処理炉内に48秒間供給するステップを行う。その後、流量が10μmol/minのTMG、流量が1.6μmol/minのTMA、0.002μmol/minのテトラエチルシラン及び流量が300000μmol/minのアンモニアを処理炉内に120秒間供給するステップを行う。以下、これらの2つのステップを繰り返すことにより、厚みが2nmのInGaNよりなる発光層及び厚みが7nmのn型AlGaNよりなる障壁層による15周期の多重量子井戸構造を有する活性層33が、n型窒化物半導体層35の上層に形成される。
引き続きMOCVD装置の炉内圧力を100kPaに維持し、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が25slmの水素ガスを流しながら、炉内温度を1025℃に昇温する。その後、原料ガスとして、流量が35μmol/minのTMG、流量が20μmol/minのTMA、流量が250000μmol/minのアンモニア及びp型不純物をドープするための流量が0.1μmol/minのビスシクロペンタジエニルマグネシウム(CpMg)を処理炉内に60秒間供給する。これにより、活性層33の表面に、厚みが20nmのAl0.3Ga0.7Nの組成を有する正孔供給層を形成する。その後、TMAの流量を4μmol/minに変更して原料ガスを360秒間供給することにより、厚みが120nmのAl0.13Ga0.87Nの組成を有する正孔供給層を形成する。これらの正孔供給層によりp型窒化物半導体層31が形成される。このp型窒化物半導体層31のp型不純物濃度は、例えば3×1019/cm程度である。
なお、その後、TMAの供給を停止すると共に、CpMgの流量を0.2μmol/minに変更して原料ガスを20秒間供給することにより、厚みが5nm程度で、p型不純物濃度が1×1020/cm程度のp型コンタクト層を形成してもよい。この場合、p型窒化物半導体層31にはこのp型コンタクト層も含まれる。
本ステップS5が工程(e)に対応する。
(ステップS6)
ステップS5までの工程で形成されたウェハに対して活性化処理を行う。より具体的には、RTA(Rapid Thermal Anneal:急速加熱)装置を用いて、窒素雰囲気下中650℃で15分間の活性化処理を行う。
(ステップS7)
図2Gに示すように、p型窒化物半導体層31の上面の所定箇所に絶縁層19を形成する。
より詳細には、隣接する素子との境界となる領域内におけるp型窒化物半導体層31の上面に、SiOをスパッタリング法によって膜厚200nm程度成膜することで絶縁層19を形成する。なお成膜する材料は絶縁性材料であればよく、例えばSiN、Alでも良い。このとき、絶縁層19を形成しない領域をマスクしておくものとしてよい。
(ステップS8)
図2Hに示すように、p型窒化物半導体層31及び絶縁層19の上面を覆うように金属電極25を形成する。更に、金属電極25の上面にハンダ拡散防止層17を形成し、ハンダ拡散防止層17の上面にハンダ層15を形成する。具体的な方法は、以下の通りである。
まず、スパッタ装置にてp型窒化物半導体層31及び絶縁層19の上面を覆うように、膜厚0.7nmのNi及び膜厚120nmのAgを全面に成膜して、金属電極25を形成する。次に、RTA装置を用いてドライエアー又は不活性ガス雰囲気中で400℃、2分間のコンタクトアニールを行う。
次に、電子線蒸着装置(EB装置)にて金属電極25の上面(Ag表面)に、膜厚100nmのTiと膜厚200nmのPtを3周期成膜することで、ハンダ拡散防止層17を形成する。更にその後、ハンダ拡散防止層17の上面(Pt表面)に、膜厚10nmのTiを蒸着させた後、Au80%Sn20%で構成されるAu−Snハンダを膜厚3μm蒸着させることで、ハンダ層15を形成する。
(ステップS9)
図2Iに示すように、成長基板61とは別に準備された基板11に、上記ハンダ拡散防止層17と同様の方法でハンダ拡散防止層13を形成する。基板11としては、上述したようにCuW、W、Mo等の導電性基板、又はSi等の半導体基板を利用することができる。
(ステップS10)
図2Jに示すように、成長基板61と基板11とを貼り合わせる。一例としては、280℃の温度、0.2MPaの圧力下で、成長基板61上に形成されたハンダ層15と、基板11の上層に形成されたハンダ拡散防止層17とを貼り合わせる。
なお、基板11において、ハンダ拡散防止層13の上層にもハンダ層15を形成しておき、基板11上のハンダ層15と成長基板61上のハンダ層15を貼り合わせるものとしても構わない。
(ステップS11)
図2Kに示すように、成長基板61側からレーザ光を照射させて成長基板61を剥離させる。具体的には、成長基板61を上に、基板11を下に向けた状態で、成長基板61側からYAGレーザ(Nd:YAGレーザ)の2倍波のレーザ(波長532nm)を照射させる。
このときに照射させるレーザ光としては、層5xすなわち多層膜5を構成する窒化物半導体のバンドギャップエネルギーよりも小さいエネルギーの波長を有する光とする。ステップS4を経て多層膜5が熱分解したことでInなどの金属が析出した層5xが形成されたことにより、このように小さいエネルギーの波長を有する光であっても、層5x内の金属によって当該光が吸収され、成長基板61を剥離することができる。更に、上記レーザ光を、成長基板61を構成する材料及びGaN層36のバンドギャップよりも小さいエネルギーの波長を有する光とするのが好適である。この結果、レーザ光は成長基板61及びGaN層36を透過して層5x内において吸収され、層5xと保護層6の界面が高温化する。これにより、層5xが分解されることで層5xが保護層6から離脱し、成長基板61が基板11から剥離される。
その後、必要に応じて、保護層6の表面を王水等の酸で洗浄し、表面に残存する層5xの構成材料(InやGa等の金属材料)を除去する。
本ステップS11が工程(f)に対応する。
(ステップS12)
図2Lに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ICP装置を用いて絶縁層19の上面が露出するまで半導体層30をエッチングする。このとき、上述したように絶縁層19はエッチングストッパーとして機能する。
(ステップS13)
図1に示すように、保護層6の上面の所定の領域、より詳細には、絶縁層19の鉛直上方の領域の一部にn側電極42を形成する。n側電極42の形成方法の一例としては、膜厚100nmのCrと膜厚3μmのAuを蒸着した後、窒素雰囲気中で250℃、1分間程度のアニール処理を行う。
(ステップS14)
そして、各素子同士を例えばレーザダイシング装置によって分離し、基板11の裏面を例えばAgペーストにてパッケージと接合する。更に、n側電極42の一部領域にボンディングワイヤを接続する。例えば、50gの荷重でΦ100μmのボンディング領域にAuからなるボンディングワイヤを連結させる。
[検証]
次に、上述した製造方法によれば、n型窒化物半導体層35を厚膜で形成してもクラックフリーで実現することができる点につき、検証する。
図5A及び図5Bは、それぞれ検証用素子の構成を模式的に示す断面図である。図5Aに示す検証用素子51は、上述したステップS1〜S4を経て製造された素子を想定しており、図2Eに示したステップS4の実行後の状態の素子に対応する。
検証用素子51の形成方法について説明する。まず、サファイアで構成された成長基板61上に膜厚3μmのGaN層36を形成し、その後GaN層36の上層に厚みが2.5nmのIn0.15Ga0.85N及び厚みが3nmのGaNを8周期有する多層膜5を形成した。次に、多層膜5の上層に膜厚30nmのAl0.06Ga0.94Nで構成された保護層6を900℃程度の温度条件で成長させた。次に、保護層6の上層に厚みが3.5μmのn型Al0.06Ga0.94Nで構成されるn型窒化物半導体層35を1050℃程度の温度条件で成長させた。n型窒化物半導体層35の形成過程において、多層膜5は熱分解されて多層膜5が形成されていた領域に層5xが形成された。検証用素子51は実施例に対応する。
検証用素子52は従来の方法で成長基板61上にn型窒化物半導体層35を形成した素子である。検証用素子52の製造方法を説明する。まず、サファイアで構成された成長基板61上に膜厚3μmのGaN層36を形成し、その後GaN層36の上層に厚みが3.5μmのn型Al0.06Ga0.94Nで構成されるn型窒化物半導体層35を1050℃程度の温度条件で成長させた。検証用素子52は比較例に対応する。
図6Aは検証用素子51の上面をDIC(Differential interference contrast microscope:微分干渉顕微鏡)にて撮影した写真である。また、図6Bは検証用素子52の上面をDICにて撮影した写真である。両写真によれば、検証用素子52には多数のクラック75が確認されるのに対し、検証用素子51にはクラックが確認されなかった。
「発明が解決しようとする課題」の項で上述したように、GaNとAlGaNには格子定数に有意の差があるため、GaN層の上層に厚膜でAlGaN層を積層した場合、AlGaN層内に大きな引張応力が発生し、これに起因したクラックが生じる。図6Bに示す写真は、このことを如実に表している。
一方、検証用素子51によれば、GaN層36の上層に3.5μmもの厚膜でn型窒化物半導体層35を形成しても、クラックが確認されていない。この理由としては、図4を参照して説明したように、多層膜5が熱分解して形成された層5x内に多数のボイド73が形成されたことで、このボイド73によって一部の応力が吸収され、n型窒化物半導体層35の臨界膜厚が上昇したことに由来すると考えられる。
なお、上述したステップS2ではInGaN層5a及びGaN層5bを8周期積層して多層膜5を形成した。これは、n型窒化物半導体層35に対して生じる応力を吸収し得るボイド73を形成させる目的と共に、ステップS11において照射させるレーザ光を十分に吸収させる目的も兼ねている。すなわち、多層膜5のうちのInGaN層5aの総膜厚が不十分である場合、ステップS11において多層膜5(層5x)に含まれるInが十分にレーザエネルギーを吸収できず、保護層6の界面における分解が不十分となり、成長基板61を剥離させることができないおそれがある。よって、多層膜5を形成する際には、クラックが生じない範囲内の膜厚で、且つクラックが生じない範囲内の周期数でInGaN層5aとGaN層5bを積層させるのが好ましい。
また、上記実施形態では、ステップS2で形成した多層膜5を構成するInGaN層5aをIn0.15Ga0.85Nとしたが、InGaN層5aのIn組成は適宜選択される。ただし、InGaN層5aのIn組成を極めて高く(例えば0.3より大きく)すると臨界膜厚が低くなるため、クラックフリーで多層膜5を形成する場合にはInGaN層5aの総膜厚が薄くなる結果、ステップS11において多層膜5(層5x)で吸収されるエネルギー量が低くなる。この結果、層5xを保護層6から完全に離脱させることができなくなるおそれがある。
他方、InGaN層5aのIn組成を極めて低く(例えば0.05未満)すると、InGaN層5aの臨界膜厚は上昇するものの、ステップS4において高温条件下でn型窒化物半導体層35を形成する際に多層膜5が熱分解されてなる層5x内に析出する金属の量が少なくなり、このことは体積の収縮に伴うボイド73の量が低下することを意味する。この結果、ボイド73の量がn型窒化物半導体層35に生じる応力を吸収するには不十分になる可能性がある。
よって、InGaN層5aのIn組成は0.05以上、0.3以下とするのが好ましく、0.1以上0.2以下とするのがより好ましい。
また、ステップS3において、ステップS2よりは高温で保護層6を形成したが、この温度があまりに高すぎると保護層6の形成過程で多層膜5が熱分解してしまう。このため、ステップS3における成長温度は、ステップS2よりも高温で、且つ多層膜5が熱分解しない範囲内の温度とするのが好ましい。より詳細には、ステップS2における成長温度をTb、ステップS3における成長温度をTcとすると、Tb<Tc<Tb+150(℃)とするのが好ましい。
<第二実施形態>
以下、本発明の半導体発光素子の第二実施形態について説明する。なお、第一実施形態と共通の部分についてはその旨を記載して説明を割愛する。
[構造]
図7は、本発明の半導体発光素子の第二実施形態の構造を模式的に示す断面図である。図7に示す半導体発光素子1aは、第一実施形態の半導体発光素子1と比べて、保護層6を有さずに、n型窒化物半導体層35の上面にn側電極42が形成されている。他の点については第一実施形態の半導体発光素子1と共通である。
[製造方法]
以下、図7に示す半導体発光素子1aの製造方法につき、第一実施形態と異なる箇所のみを説明する。
第一実施形態と同様にステップS1〜S11を実行する(図2A〜図2K参照)。なお、本実施形態では、ステップS3において形成する保護層6をアンドープの窒化物半導体層で構成しても構わない。
(ステップS11A)
図8Aに示すように、酸を用いたウェットエッチング、又はICP装置を用いたドライエッチングによって保護層6を除去し、n型窒化物半導体層35の上面を露出させる。このステップS11Aが工程(g)に対応する。
(ステップS12〜S14)
以下は第一実施形態と同様にステップS12〜S14を実行する。まず、図8Bに示すように、第一実施形態と同様の方法で隣接する素子同士を分離する。その後、第一実施形態と同様の方法で、n型窒化物半導体層25の上面にn側電極42を形成する(工程(h)に対応)。その後、各素子同士を例えばレーザダイシング装置によって分離し、基板11の裏面を例えばAgペーストにてパッケージと接合する。更に、n側電極42の一部領域にボンディングワイヤを接続する。
本実施形態によれば、n側電極42をn型窒化物半導体層25と接触させることができるため、保護層6とn側電極42の間のオーミック接触を形成する必要がない。このため、保護層6をアンドープの半導体窒化物層で構成することができる。また、保護層6をn型半導体窒化物層で構成した場合においても、本実施形態の方法を採用することもできる。
なお、図8Aでは、上記ステップS11Aにおいて保護層6を完全に除去するものとしたが、ステップS13においてn側電極42を形成する予定の領域を含む一部の領域の保護層6のみを除去するものとしても構わない。
<別実施形態>
以下、別実施形態について説明する。
〈1〉 絶縁層19に代えて導電性酸化膜層を形成しても構わない。導電性酸化膜層を備える構成とした場合、絶縁層19よりは導電率が高いため、半導体層30内を電流が垂直方向に流れやすくなるが、通常の導電材料(金属など)と比較すると導電率は大幅に低いので、水平方向に電流を拡げる効果が実現される。導電性酸化膜層としては、例えばITO、IZO、In、SnO、IGZO(InGaZnO)などを利用することができる。
なお、この絶縁層19や導電性酸化膜層は、電流を水平方向に拡げるという意味においては、n側電極42に対して鉛直方向(基板11の面に直交する方向)の下方位置に形成されることが好ましいが、本発明はこの絶縁層19や導電性酸化膜層を有しない構成の素子を権利範囲から排除する趣旨ではない。
〈2〉 上述した構造及び製造方法は、あくまで実施形態の一例であって、これらの構成やプロセスの全てを備えなければならないというものではない。例えばハンダ層17は、成長基板61と基板11の貼り合わせを効率的に行うべく形成されたものであり、これら2基板の貼り合わせが実現できるのであれば半導体発光素子1の機能を実現する上で必ずしも必要なものではない。
また、金属電極25は、活性層33から基板11側に向けて放出される光をn側電極42側へと反射させることで、光の取り出し効率を向上させる意味においては備えるのが好適であるが、必ずしも備えなければならないというものではない。
1,1a : 本発明の半導体発光素子の一実施形態
5 : 多層膜
5a : InGaN層
5b : GaN層
5x : 多層膜が熱分解した層
6 : 保護層
11 : 基板
13 : ハンダ拡散防止層
15 : ハンダ層
17 : ハンダ拡散防止層
19 : 絶縁層
20 : 導電層
25 : 金属電極
31 : p型窒化物半導体層
33 : 活性層
35 : n型窒化物半導体層
36 : GaN層
42 : n側電極
51 : 検証用素子(実施例)
52 : 検証用素子(比較例)
61 : 成長基板
71 : ボイド周辺領域
73 : ボイド
75 : クラック
81 : 引張応力
90 : 従来の半導体発光素子
95 : n型窒化物半導体層

Claims (9)

  1. GaN基板又はサファイア基板で構成された成長基板上にGaN層を形成する工程(a)、
    前記GaN層の上層に、Inを含む窒化物半導体で構成される第一層と、前記第一層と異なる組成の窒化物半導体で構成される第二層とを含む多層膜を形成する工程(b)、
    前記多層膜上に、窒化物半導体で構成される保護層を形成する工程(c)、
    前記保護層上に、前記工程(b)及び前記工程(c)よりも高い成長温度でn型窒化物半導体層を形成する工程(d)、
    前記n型窒化物半導体層上に、活性層及びp型窒化物半導体層を形成する工程(e)、
    及び、前記多層膜を構成する窒化物半導体のバンドギャップエネルギーよりも小さいエネルギーの波長を有する光を照射して前記成長基板を剥離する工程(f)を有し、
    前記工程(d)において、前記多層膜を熱分解して内部にボイドを形成させることを特徴とする半導体発光素子の製造方法。
  2. 前記多層膜は、InGa1−xN(0.1≦x≦0.2)/GaNの多層膜で構成されることを特徴とする請求項1に記載の半導体発光素子の製造方法。
  3. 前記n型窒化物半導体層は、膜厚が2μm以上のn型AlGa1−nN(0≦n≦1)を含んで構成されることを特徴とする請求項1又は2に記載の半導体発光素子の製造方法。
  4. 前記保護層は、前記n型窒化物半導体層と同一の材料で構成されることを特徴とする請求項1〜3のいずれか1項に記載の半導体発光素子の製造方法。
  5. 前記工程(b)における成長温度をTb、前記工程(c)における成長温度をTcとすると、
    Tb<Tc<Tb+150 (℃)
    を満たすことを特徴とする請求項1〜4のいずれか1項に記載の半導体発光素子の製造方法。
  6. 前記活性層の発光波長が362nm以上385nm以下であることを特徴とする請求項1〜5のいずれかに記載の半導体発光素子の製造方法。
  7. 前記工程(f)の後、前記保護層をエッチングして前記n型窒化物半導体層を露出させる工程(g)と、
    露出した前記n型窒化物半導体層の上面にn側電極を形成する工程(h)とを有することを特徴とする請求項1〜6のいずれか1項に記載の半導体発光素子の製造方法。
  8. n型窒化物半導体層とp型窒化物半導体層の間に活性層が挟持されてなる半導体発光素子であって、
    前記n型窒化物半導体層は、膜厚が2μmより大きいAlGa1−nN(0.05≦n≦0.08)を含んで構成されることを特徴とする半導体発光素子。
  9. 前記n型窒化物半導体層は、膜厚が3μm以上のAlGa1−nN(0.05≦n≦0.07)を含んで構成されることを特徴とする請求項8に記載の半導体発光素子。
JP2014024535A 2014-02-12 2014-02-12 窒化物半導体発光素子及びその製造方法 Pending JP2015153826A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014024535A JP2015153826A (ja) 2014-02-12 2014-02-12 窒化物半導体発光素子及びその製造方法
TW104101172A TW201539788A (zh) 2014-02-12 2015-01-14 氮化物半導體發光元件及其製造方法
US14/617,655 US20150228848A1 (en) 2014-02-12 2015-02-09 Nitride semiconductor light-emitting element and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014024535A JP2015153826A (ja) 2014-02-12 2014-02-12 窒化物半導体発光素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015153826A true JP2015153826A (ja) 2015-08-24

Family

ID=53775707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014024535A Pending JP2015153826A (ja) 2014-02-12 2014-02-12 窒化物半導体発光素子及びその製造方法

Country Status (3)

Country Link
US (1) US20150228848A1 (ja)
JP (1) JP2015153826A (ja)
TW (1) TW201539788A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101718A (ja) * 2016-12-21 2018-06-28 株式会社豊田中央研究所 結晶性窒化ガリウム(GaN)及び結晶性窒化ガリウム(GaN)の気相成長方法
US10205053B2 (en) 2016-12-28 2019-02-12 Toyoda Gosei Co., Ltd. Semiconductor structure and semiconductor device
US10438793B2 (en) 2016-12-28 2019-10-08 Toyoda Gosei Co., Ltd. Production method for semiconductor structure and production method for semiconductor device
US10475952B2 (en) 2016-12-28 2019-11-12 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device
JP2021170596A (ja) * 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
JP2021170594A (ja) * 2020-04-15 2021-10-28 株式会社デンソー 半導体チップおよびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3613081A1 (en) * 2017-04-18 2020-02-26 Massachusetts Institute Of Technology Systems and methods for fabricating semiconductor devices via remote epitaxy

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148520B2 (en) * 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
JP4218597B2 (ja) * 2003-08-08 2009-02-04 住友電気工業株式会社 半導体発光素子の製造方法
KR100856230B1 (ko) * 2007-03-21 2008-09-03 삼성전기주식회사 발광장치, 발광장치의 제조방법 및 모놀리식 발광다이오드어레이
KR101321654B1 (ko) * 2009-03-27 2013-10-23 도와 일렉트로닉스 가부시키가이샤 Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
JP5699983B2 (ja) * 2012-04-27 2015-04-15 住友電気工業株式会社 窒化ガリウム系半導体を作製する方法、iii族窒化物半導体デバイスを作製する方法、及びiii族窒化物半導体デバイス
US20140097443A1 (en) * 2012-10-09 2014-04-10 Industrial Technology Research Institute Nitride semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101718A (ja) * 2016-12-21 2018-06-28 株式会社豊田中央研究所 結晶性窒化ガリウム(GaN)及び結晶性窒化ガリウム(GaN)の気相成長方法
US10205053B2 (en) 2016-12-28 2019-02-12 Toyoda Gosei Co., Ltd. Semiconductor structure and semiconductor device
US10438793B2 (en) 2016-12-28 2019-10-08 Toyoda Gosei Co., Ltd. Production method for semiconductor structure and production method for semiconductor device
US10475952B2 (en) 2016-12-28 2019-11-12 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device
JP2021170596A (ja) * 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
JP2021170594A (ja) * 2020-04-15 2021-10-28 株式会社デンソー 半導体チップおよびその製造方法
JP7477835B2 (ja) 2020-04-15 2024-05-02 株式会社デンソー 半導体チップの製造方法
JP7553915B2 (ja) 2020-04-15 2024-09-19 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法

Also Published As

Publication number Publication date
US20150228848A1 (en) 2015-08-13
TW201539788A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
JP4999696B2 (ja) GaN系化合物半導体発光素子及びその製造方法
KR101212435B1 (ko) 반도체 발광 소자, 웨이퍼, 반도체 발광 소자의 제조 방법 및 웨이퍼의 제조 방법
TWI362123B (ja)
KR100867518B1 (ko) 질화물계 반도체 발광소자의 제조방법
JP2015153826A (ja) 窒化物半導体発光素子及びその製造方法
JP5460831B1 (ja) 半導体発光素子
JP2010205988A (ja) 窒化物半導体素子及びその製造方法
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2007157853A (ja) 半導体発光素子およびその製造方法
JP5166594B1 (ja) 半導体発光素子
JP5440674B1 (ja) Led素子及びその製造方法
JP3767863B2 (ja) 半導体発光素子およびその製法
TW201607076A (zh) Led元件
KR101707358B1 (ko) 질화물 발광 소자 및 그 제조 방법
JP2012060061A (ja) 半導体発光装置の製造方法及び半導体発光装置
KR20110099682A (ko) Ⅲ족 질화물계 반도체 소자
JP5947069B2 (ja) 半導体素子及びその製造方法
KR100838756B1 (ko) 질화물계 반도체 발광소자의 제조방법
KR101018244B1 (ko) 질화물계 반도체 발광소자의 제조방법
WO2007089077A1 (en) Iii-nitride semiconductor light emitting device and method of manufacturing the same
JP5944301B2 (ja) 半導体発光素子の製造方法
JP6004265B2 (ja) Led素子及びその製造方法
TW201517311A (zh) 半導體發光元件
JP2014187318A (ja) 窒化物半導体発光素子
JP2005142545A (ja) 窒化ガリウム系化合物半導体発光素子、その正極、それを用いた発光ダイオード、およびそれを用いたランプ