[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2020157811A1 - マイクロｌｅｄデバイスおよびその製造方法 - Google Patents

マイクロｌｅｄデバイスおよびその製造方法 Download PDF

Info

Publication number
WO2020157811A1
WO2020157811A1 PCT/JP2019/002816 JP2019002816W WO2020157811A1 WO 2020157811 A1 WO2020157811 A1 WO 2020157811A1 JP 2019002816 W JP2019002816 W JP 2019002816W WO 2020157811 A1 WO2020157811 A1 WO 2020157811A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
backplane
light emitting
emitting element
crystal growth
Prior art date
Application number
PCT/JP2019/002816
Other languages
English (en)
French (fr)
Inventor
克彦 岸本
Original Assignee
堺ディスプレイプロダクト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 堺ディスプレイプロダクト株式会社 filed Critical 堺ディスプレイプロダクト株式会社
Priority to PCT/JP2019/002816 priority Critical patent/WO2020157811A1/ja
Priority to JP2020568901A priority patent/JPWO2020157811A1/ja
Priority to US17/425,523 priority patent/US20220093579A1/en
Publication of WO2020157811A1 publication Critical patent/WO2020157811A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present disclosure relates to a micro LED device and a manufacturing method thereof.
  • Patent Document 1 discloses a display device including a large number of micro LEDs transferred onto a TFT substrate and a manufacturing method thereof.
  • Patent Document 2 discloses a display device including a GaN wafer on which a plurality of LEDs are formed and a backplane control unit (TFT substrate) to which the GaN wafers are bonded, and a manufacturing method thereof.
  • TFT substrate backplane control unit
  • the method of transferring a large number of micro LEDs onto a TFT substrate has a problem in that the micro LED size becomes smaller, and when the number of micro LEDs increases, it becomes difficult to align the micro LEDs with the TFT substrate. Further, the method of bonding the GaN wafer to the backplane control unit also requires a complicated process of transferring the GaN wafer to a wafer that temporarily holds it and further mounting it on the backplane control unit.
  • the present disclosure provides a new structure and manufacturing method of a micro LED device that can solve the above problems.
  • the micro LED device of the present disclosure is, in an exemplary embodiment, a support substrate and a plurality of front planes each having a first conductivity type first semiconductor layer and a second conductivity type second semiconductor layer.
  • a front surface including a micro LED and an element isolation region located between the plurality of micro LEDs, the element isolation region having at least one metal plug electrically connected to the second semiconductor layer.
  • An intermediate layer including at least one second contact electrode, and a backplane supported by the intermediate layer, wherein the plurality of first contact electrodes and the at least one second contact electrode are interposed between the plurality of first contact electrodes.
  • An electrical circuit electrically connected to the micro LED comprising a backplane including a plurality of thin film transistors.
  • the front plane, the intermediate layer, and the back plane are divided into a plurality of light emitting element units that are two-dimensionally arranged, and the plurality of light emitting element units are supported by the support substrate.
  • Each of the thin film transistors of (1) has a semiconductor layer grown on the front plane and/or the intermediate layer.
  • the support substrate includes an expansion film stretched in the in-plane direction.
  • the element isolation region of the front plane has an insulator covering a side surface of the plurality of micro LEDs, and the insulator is the metal plug. Have at least one through hole for.
  • the front plane has a flat surface, and the flat surface is in contact with the intermediate layer.
  • the intermediate layer includes an interlayer insulating layer having a flat surface, and the interlayer insulating layer includes the plurality of first contact electrodes and the at least one first insulating layer.
  • Each of the two contact electrodes has a plurality of contact holes for connecting to the electric circuit.
  • each of the plurality of light emitting element units includes a plurality of micro LEDs and has a conductor layer that electrically connects the second semiconductor layer of each micro LED.
  • a manufacturing method of a micro LED device is a front plane supported by a crystal growth substrate, each of which is a first conductive type first semiconductor layer and a second conductive type second semiconductor layer. And a device isolation region located between the plurality of micro LEDs, the device isolation region having at least one metal plug electrically connected to the second semiconductor layer.
  • Forming the backplane includes depositing a semiconductor layer on the laminated structure and patterning the semiconductor layer on the laminated structure.
  • the expansion film is used as at least a part of a flexible substrate that supports the plurality of light emitting element units fixed to the expansion film.
  • the step of dividing the laminated structure and the backplane into a plurality of light emitting element units includes forming a cutting groove that reaches the crystal growth substrate from the backplane side.
  • the step of dividing the laminated structure and the backplane into a plurality of light-emitting element units includes a step of fixing the crystal growth substrate to a dicing tape, and the middle of the crystal growth substrate from the backplane side or Forming a cutting groove reaching the lower surface.
  • the step of dividing the laminated structure and the backplane into a plurality of light emitting element units includes forming a cut groove that does not reach the crystal growth substrate from the backplane side.
  • the step of dividing the laminated structure and the backplane into a plurality of light emitting element units includes performing a breaking step of dividing the laminated structure from the cutting groove after the peeling step. ..
  • the peeling step includes a step of irradiating the interface between the crystal growth substrate and the front plane with light transmitted through the crystal growth substrate.
  • a manufacturing method of a micro LED device is a front plane supported by a crystal growth substrate, each of which is a first conductive type first semiconductor layer and a second conductive type second semiconductor layer. And a device isolation region located between the plurality of micro LEDs, the device isolation region having at least one metal plug electrically connected to the second semiconductor layer.
  • Forming the backplane includes depositing a semiconductor layer on the laminated structure and patterning the semiconductor layer on the laminated structure.
  • the expansion film is used as at least a part of a flexible substrate that supports the plurality of light emitting element units fixed to the expansion film.
  • the method includes a step of transferring the plurality of light emitting element units fixed to the expansion film onto a support substrate.
  • the step of dividing the laminated structure and the backplane into the plurality of light emitting element units includes forming a cutting groove that does not reach the extension film in the laminated structure and the backplane.
  • a breaking step of dividing the laminated structure from the cutting groove is performed. including.
  • the peeling step includes a step of irradiating the interface between the crystal growth substrate and the front plane with light transmitted through the crystal growth substrate.
  • a micro LED device and a manufacturing method thereof for solving the above problems.
  • FIG. 3 is a cross-sectional view illustrating a portion of a ⁇ LED device 1000 according to the present disclosure.
  • 6 is a plan view showing an arrangement example of ⁇ LEDs 220 in the ⁇ LED device 1000.
  • FIG. FIG. 6 is a cross-sectional view showing a portion of ⁇ LED device 1000 during a manufacturing process according to the present disclosure.
  • FIG. 7 is a perspective view showing an arrangement example of first contact electrodes 31 and second contact electrodes 32 in the ⁇ LED device 1000.
  • 6 is a circuit diagram showing an example of a part of an electric circuit in the ⁇ LED device 1000.
  • FIG. 6 is a perspective view schematically showing a manufacturing process of the ⁇ LED device 1000.
  • FIG. 6 is a perspective view schematically showing a manufacturing process of the ⁇ LED device 1000.
  • FIG. 6 is a perspective view schematically showing a manufacturing process of the ⁇ LED device 1000.
  • FIG. 6 is a perspective view schematically showing a manufacturing process of the ⁇ LED device 1000.
  • FIG. 6 is a perspective view schematically showing a manufacturing process of the ⁇ LED device 1000.
  • FIG. 6 is a perspective view schematically showing a manufacturing process of the ⁇ LED device 1000.
  • FIG. 6 is a perspective view schematically showing a manufacturing process of the ⁇ LED device 1000.
  • FIG. 6 is a perspective view schematically showing a manufacturing process of the ⁇ LED device 1000.
  • FIG. 6 is a perspective view schematically showing a manufacturing process of the ⁇ LED device 1000.
  • FIG. 6 is a perspective view schematically showing a manufacturing process of the ⁇ LED device 1000.
  • FIG. FIG. 6 is a perspective view showing a part of a ⁇ LED device 1000 including a cylindrical ⁇ LED 220.
  • FIG. 6 is a cross-sectional view of a ⁇ LED device 1000A according to an embodiment of the present disclosure.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 9 is a plan view schematically showing the manufacturing process of the ⁇ LED device 1000A.
  • FIG. 9 is a plan view schematically showing the manufacturing process of the ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 8 is a cross-sectional view showing still another configuration example of the ⁇ LED device 1000A in the embodiment of the present disclosure.
  • FIG. 8 is a cross-sectional view showing still another configuration example of the ⁇ LED device 1000A in the embodiment of the present disclosure.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 11 is a cross-sectional view schematically showing a manufacturing process of a ⁇ LED device 1000A according to another embodiment of the present disclosure.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 14 is a cross-sectional view schematically showing a manufacturing process of a ⁇ LED device 1000A according to still another embodiment of the present disclosure.
  • FIG. 6 is a cross-sectional view schematically showing the manufacturing process of a ⁇ LED device 1000A.
  • FIG. 16 A sectional view schematically showing a configuration of a ⁇ LED device 1000B according to still another embodiment of the present disclosure.
  • FIG. 13 is a cross-sectional view schematically showing a configuration of a ⁇ LED device 1000C according to still another embodiment of the present disclosure. It is a perspective view which shows typically the structure of the ⁇ LED device 1000C of FIG.
  • FIG. 16 is a cross-sectional view schematically showing a configuration of a ⁇ LED device 1000D according to still another embodiment of the present disclosure.
  • FIG. 16 A sectional view schematically showing a configuration of a ⁇ LED device 1000E according to still another embodiment of the present disclosure.
  • micro LED in the present disclosure means a light emitting diode (LED) having a size that an occupied area has a size included in an area of 100 ⁇ m ⁇ 100 ⁇ m.
  • the “light” emitted by the micro LED is not limited to visible light, but includes a wide range of visible, ultraviolet, or infrared electromagnetic waves.
  • ⁇ LED may be referred to as “ ⁇ LED”.
  • the ⁇ LED has a first conductive type first semiconductor layer and a second conductive type second semiconductor layer.
  • the first conductivity type is one of p-type and n-type
  • the second conductivity type is the other of p-type and n-type.
  • the first conductivity type is p-type
  • the second conductivity type is n-type
  • the first conductivity type is n-type
  • the second conductivity type is p-type.
  • Each of the first semiconductor layer and the second semiconductor layer may have a single layer structure or a multilayer structure.
  • a light emitting layer having at least one quantum well (or double heterostructure) is formed between the first semiconductor layer and the second semiconductor layer.
  • the “micro LED device ( ⁇ LED device)” in the present disclosure is a device including a plurality of ⁇ LEDs.
  • a plurality of ⁇ LEDs in a ⁇ LED device may be referred to as a “ ⁇ LED array”.
  • a typical example of the ⁇ LED device is a display device, but the ⁇ LED device is not limited to the display device.
  • FIG. 1A is a sectional view showing a part of the ⁇ LED device 1000.
  • FIG. 1B is a plan view showing an arrangement example of the ⁇ LED array in the ⁇ LED device 1000.
  • the cross section of the ⁇ LED device 1000 shown in FIG. 1A corresponds to the line AA cross section of FIG. 1B.
  • the ⁇ LED device 1000 may include a large number of ⁇ LEDs, for example, more than one million. 1A and 1B show only a portion of the ⁇ LED device 1000 that includes several ⁇ LEDs. The entire ⁇ LED device 1000 has a configuration in which the illustrated portions are periodically arranged.
  • the ⁇ LED device 1000 includes a support substrate 500, a front plane 200 supported by the support substrate 500, an intermediate layer 300 supported by the front plane 200, and a back plane 400 supported by the intermediate layer.
  • the front plane 200, the intermediate layer 300, and the back plane 400 are supported by the support substrate 500 in a state of being divided into a plurality of light emitting element units 10 arranged two-dimensionally.
  • Each light emitting element unit 10 includes at least one ⁇ LED and functions as a light emitting element.
  • the support substrate 500 in this example includes an expansion film 510 expanded in a direction parallel to the XY plane, and a support member 520 that fixes the expansion film 510.
  • the expansion film 510 typically has a structure similar to that of a known dicing tape or expanding tape, and has an adhesive layer (not shown) on its surface. The expansion film 510 is fixed to each light emitting element unit 10 via this adhesive layer.
  • the expansion film 510 is a component of the ⁇ LED device 1000, but in other examples described below, the expansion film 510 is only used during the manufacturing process and is the final product. It is not a component of a ⁇ LED device 1000.
  • the plurality of light emitting element units 10 are covered with a protective film 540. Instead of the protective film 540 or together with the protective film 540, a functional layer such as a film including a touch sensor and/or a printed circuit board may be attached.
  • the space 530 between the adjacent light emitting element units 10 may be filled with an insulating material such as resin, or voids may be left in all or in part.
  • the side surface of each light emitting element unit 10 may be covered with a protective layer (not shown).
  • each component such as ⁇ LED does not necessarily reflect the actual ratio in the embodiment.
  • each constituent element is described in a ratio that gives priority to easy understanding.
  • the orientation of each component in the drawings does not limit the orientation when actually manufacturing the ⁇ LED device and the orientation when used.
  • FIG. 1A and FIG. 1B show X-axis, Y-axis, and Z-axis right-handed coordinate axes that are orthogonal to each other.
  • the ⁇ LED device 1000 in one embodiment, after sequentially forming the front plane 200, the intermediate layer 300, and the back plane 400 on the crystal growth substrate 100 shown in FIG. 1C, as described below, It can be made by removing the crystal growth substrate 100. However, the crystal growth substrate 100 may be included in the components of the final ⁇ LED device 1000 without being peeled off.
  • dicing is performed on the element isolation region 240 from the backplane 400 side to form a plurality of light emitting element units. It may be divided into ten. At this time, the cutting groove may reach the crystal growth substrate 100, or the front plane 200 may be left in a continuous state.
  • the expansion film 510 is attached to the back plane 400, the crystal growth substrate 100 is separated from the front plane 200 by, for example, the laser lift-off method. When a part of the front plane 200 is in a continuous state, a mechanical force can be applied to completely divide the light emitting element units 10. Then, the expansion film 510 is expanded to widen the intervals between the plurality of light emitting element units 10.
  • the element isolation region 240 may be diced from the backplane 400 side to be divided into a plurality of light emitting element units 10.
  • the cutting groove may be formed so as to reach the lower surface 100B of the crystal growth substrate 100, or a part of the crystal growth substrate 100 may be left in a continuous state.
  • a mechanical force can be applied to completely divide the crystal length determination substrate 100 for each light emitting element unit 10. Then, the expansion film 510 is expanded to widen the intervals between the plurality of light emitting element units 10.
  • the divided pieces of the crystal growth substrate 100 remain attached to the front plane 200 of the light emitting element unit 10 and function as the final constituent elements of the ⁇ LED device 1000.
  • the thickness of the crystal growth substrate 100 may be set in the range of 30 to 150 ⁇ m, for example.
  • the crystal growth substrate 100 may be peeled from the front plane 200, the expansion film 510 may be attached to the peeled surface of the front plane 200, and then the dicing may be performed from the back plane 400 side. After dividing into a plurality of light emitting element units 10 by dicing, the expansion film 510 is expanded to widen the intervals between the plurality of light emitting element units 10.
  • the expansion film 510 has flexibility, it can be used as a part of a flexible substrate that supports a plurality of light emitting element units 10.
  • the intervals between the plurality of light emitting element units 10 may be widened by expanding the expansion film 510, and then the plurality of light emitting element units 10 may be transferred to another supporting substrate while maintaining the intervals. Since the plurality of light emitting element units 10 are expanded so as to have a desired space by the expansion step, the positioning step on the support substrate is significantly simplified, and the plurality of light emitting element units 10 are collectively packaged in other units. It can be mounted on a support substrate.
  • the metal plug 24 does not transmit light. Therefore, when the metal plug 24 has a shape surrounding each ⁇ LED 220 (for example, the shape shown in FIG. 1F), the metal plug 24 causes the light emitted from each ⁇ LED 220 to be emitted from another ⁇ LED 220. It produces the effect of not being mixed with light. Instead of the metal plug 24 functioning as such a light blocking member, a light blocking member surrounding each ⁇ LED 220 may be separately provided in the element isolation region 240. In this manner, the element isolation region 240 may have an additional function of optically separating the light emitting layer 23 of each ⁇ LED 220 from the light emitting layer 23 of another ⁇ LED 220.
  • the upper surface of the front plane 200 is preferably flattened as shown in FIG. 1C. Such flattening is realized when the levels of the upper surfaces of the metal plug 24 and the buried insulator 25 in the element isolation region 240 substantially match the level of the upper surface of the first semiconductor layer 21 in the ⁇ LED 220.
  • the selection TFT element Tr1 is connected to the data line DL and the selection line SL.
  • the data line DL is a wire that carries a data signal defining an image to be displayed.
  • the data line DL is electrically connected to the gate of the driving TFT element Tr2 via the selecting TFT element Tr1.
  • the selection line SL is a wiring that carries a signal for controlling ON/OFF of the selection TFT element Tr1.
  • the driving TFT element Tr2 controls the conduction state between the power line PL and the ⁇ LED. When the driving TFT element Tr2 is turned on, a current flows from the power line PL to the ground line GL via the ⁇ LED. This current causes the ⁇ LED to emit light. Even if the selection TFT element Tr1 is turned off, the holding capacitor CH maintains the on state of the driving TFT element Tr2.
  • FIG. 4A a crystal growth substrate 100 having an upper surface (crystal growth surface) 100T is prepared.
  • FIG. 4A only shows a part of the crystal growth substrate 100 extending along a plane parallel to the upper surface 100T.
  • the mask M1 is formed on the first semiconductor layer 21 as shown in FIG. 4C.
  • the mask M1 has an opening that defines the shape and position of the element isolation region 240.
  • the mask M1 defines the shape and position of the ⁇ LED 220.
  • a portion of the semiconductor laminated structure 280 which is not covered with the mask M1 is etched from the upper surface to form a trench defining the element isolation region 240, as shown in FIG. 4D.
  • This etching (mesa etching) can be performed by, for example, an inductively coupled plasma (ICP) etching method or a reactive ion etching (RIE) method.
  • ICP inductively coupled plasma
  • RIE reactive ion etching
  • the element isolation region 240 in this example has a buried insulator 25 and a plurality of metal plugs 24 respectively provided in a plurality of through holes of the buried insulator 25.
  • a plurality of contact holes for connecting the electric circuit of the backplane 400 to the ⁇ LED 220 of the front plane 200 (not shown in FIG. 4G) is formed on the interlayer insulating layer 38.
  • the contact hole is formed so as to reach the contact electrodes 31 and 32 located in the lower layer.
  • the contact hole is filled with a via electrode.
  • the upper surface of the interlayer insulating layer 38 can be smoothed by the CMP process.
  • FIG. 6 is a sectional view schematically showing the configuration of one light emitting element unit 10 included in the ⁇ LED device 1000A in the present embodiment.
  • the ⁇ LED device 1000A in the present embodiment is a display device having the same configuration as the basic configuration example described above.
  • the ⁇ LED device 1000A includes a front plane 200, an intermediate layer 300 formed on the front plane 200, a back plane 400 formed on the intermediate layer 300, and a support substrate 500 supporting these.
  • the support substrate 500 has a wiring 58 that connects the light emitting element unit 10 to an adjacent light emitting element unit, a circuit such as a driver (not shown), and/or a power supply.
  • TMG trimethylgallium
  • TAG triethylgallium
  • H 2 carrier gas hydrogen
  • N 2 nitrogen
  • NH 3 ammonia
  • SiH 4 silane
  • the crystal growth substrate 100 is heated to about 1100° C. to grow an n-GaN layer (thickness: 2 ⁇ m, for example) 22n.
  • Silane is a source gas for supplying Si, which is an n-type dopant.
  • the doping concentration of the n-type impurity may be, for example, 5 ⁇ 10 17 cm ⁇ 3 .
  • One light emitting layer 23 may have a single In y Ga 1-y N (0 ⁇ y ⁇ 1) well layer sandwiched by two GaN barrier layers.
  • An In y Ga 1-y N (0 ⁇ y ⁇ 1) well layer is formed directly on the n-GaN layer 22n, and a GaN barrier is formed on the In y Ga 1-y N (0 ⁇ y ⁇ 1) well layer. You may form a layer.
  • the In y Ga 1-y N (0 ⁇ y ⁇ 1) well layer may contain Al.
  • Al x In y Ga z N (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1,0 ⁇ z ⁇ 1) formed from May be.
  • the metal plug 24 that fills the through hole 26 is formed, and the upper surface of the front plane 200 is flattened. Then, the first contact electrode 31 and the second contact electrode 32 are formed.
  • the planarization can be performed by various processes such as etch back, selective growth, CMP or lift-off.
  • the metal plug 24 may be formed of a metal such as titanium (Ti) and/or aluminum (Al).
  • the metal plug 24 preferably has a metal layer containing Ti (for example, a TiN layer) in a portion in contact with the n-GaN layer 22n.
  • TiN layer can be formed by forming a Ti layer in contact with the n-GaN layer 22n and then performing heat treatment at, for example, about 600° C. for 30 seconds.
  • the first and second contact electrodes 31, 32 can be formed by depositing and patterning a metal layer.
  • a metal-semiconductor interface is formed between the first contact electrode 31 and the p-GaN layer 21p of the ⁇ LED 220.
  • the material of the first contact electrode 31 can be selected from metals having a large work function such as platinum (Pt) and/or palladium (Pd). After forming the Pt or Pd layer (thickness: about 50 nm), heat treatment may be performed at a temperature of 350° C. or higher and 400° C. or lower for about 30 seconds.
  • a Pt or Pd layer is present in a portion that directly contacts the p-GaN layer 21p, another metal such as a Ti layer (thickness: about 50 nm) and/or an Au layer ( (Thickness: about 200 nm) may be laminated.
  • a region in which p-type impurities are doped at a relatively high concentration may be formed above the p-GaN layer 21p.
  • the second contact electrode 32 is electrically connected to the metal plug 24 instead of the semiconductor. Therefore, the material of the second contact electrode 32 can be selected from a wide range.
  • the first contact electrode 31 and the second contact electrode 32 may be formed by patterning one continuous metal layer. This patterning also includes lift-off. When the thicknesses of the first contact electrode 31 and the second contact electrode 32 are equal to each other, connection with an electric circuit in the backplane 400, such as the TFT 40 described later, becomes easy.
  • contact holes 39 are formed in the interlayer insulating layer 38.
  • the contact hole 39 is used to electrically connect the electric circuit of the backplane 400 to the ⁇ LED 220 of the frontplane 200.
  • the TFT 40 is a semiconductor that contacts the drain electrode 41 and the source electrode 42 formed on the interlayer insulating layer 38 and at least a part of the upper surfaces of the drain electrode 41 and the source electrode 42, respectively. It has a thin film 43, a gate insulating film 44 formed on the semiconductor thin film 43, and a gate electrode 45 formed on the gate insulating film 44.
  • the drain electrode 41 and the source electrode 42 are connected to the first contact electrode 31 and the second contact electrode 32 by the via electrode 36, respectively.
  • the constituent elements of these TFTs 40 are formed by a known semiconductor manufacturing technique.
  • the semiconductor thin film 43 may be formed of polycrystalline silicon, amorphous silicon, an oxide semiconductor, and/or a gallium nitride based semiconductor.
  • Polycrystalline silicon can be formed, for example, by depositing amorphous silicon on the interlayer insulating layer 38 of the intermediate layer 300 by a thin film deposition technique and then crystallizing the amorphous silicon with a laser beam.
  • the polycrystalline silicon formed in this way is called LTPS (Low-Temperature PolySilicon).
  • Polycrystalline silicon is patterned into a desired shape by lithography and etching processes.
  • the TFT 40 in FIG. 7G is covered with an insulating layer (thickness: for example, 500 nm to 3000 nm) 46.
  • An opening hole (not shown) is provided in the insulating layer 46, so that the gate electrode 45 of the TFT 40 can be connected to an external driver integrated circuit element or the like.
  • the upper surface of the insulating layer 46 is also preferably flattened.
  • the electrical circuitry of backplane 400 may include circuit elements such as TFTs, capacitors, and diodes not shown. Therefore, the insulating layer 46 may have a structure in which a plurality of insulating layers are laminated, and in that case, each insulating layer may be provided with a via electrode for connecting a circuit element, if necessary. Wiring may be formed on each insulating layer as needed.
  • the electric circuit of the backplane 400 has a plurality of metal layers (metal layers functioning as the drain electrode 41 and the source electrode 42) connected to the first contact electrode 31 and the second contact electrode 32, respectively. ing.
  • the plurality of first contact electrodes 31 respectively cover the p-GaN layers 21p of the plurality of ⁇ LEDs 220 and function as a light shielding layer or a reflection layer.
  • the individual first contact electrodes 31 do not have to cover the entire upper surface of the ⁇ LED 220, that is, the entire upper surface of the p-GaN layer 21p.
  • the shape, size, and position of the first contact electrode 31 are determined so as to realize a sufficiently low contact resistance and sufficiently suppress the light emitted from the light emitting layer 23 from entering the channel region of the TFT 40. To be done. It should be noted that preventing the light emitted from the light emitting layer 23 from entering the channel region of the TFT 40 can also be realized by disposing another metal layer at an appropriate position.
  • the intermediate layer 300 having a flattened upper surface is formed on the front plane 200 having a flat upper surface realized by embedding the element isolation region 240 with the metal plug 24 and the buried insulator 25.
  • These structures function as a base on which circuit elements such as TFTs are formed.
  • the above substructure is treated at a temperature of, for example, 350° C. or higher. Therefore, the buried insulator 25 in the element isolation region 240 and the interlayer insulating layer 38 included in the intermediate layer 300 are preferably formed of a material that is not deteriorated by heat treatment at 350° C. or higher.
  • polyimide and SOG Spin-on Glass
  • a step of dividing the laminated structure on the crystal growth substrate 100 into a plurality of light emitting element units 10 is performed.
  • Embodiments of the present disclosure are not limited to this example. After separating these laminated structure portions from the crystal growth substrate 100, a step of dividing into a plurality of light emitting element units 10 may be performed.
  • Such a material is a resin in which conductive particles are dispersed, or a conductive polymer (conductive polymer) which itself has conductivity.
  • a conductive polymer conductive polymer
  • An example of such a structure is a meandering or bent wiring pattern, which has a shape that does not break even when the expansion film 510 expands.
  • the GaN that has absorbed the laser light 700 is locally heated to about 1000° C. and decomposed into Ga atoms and N atoms.
  • the metal plug 24 and the buried insulator 25 located at the interface between the element isolation region 240 and the crystal growth substrate 100. A part absorbs the laser beam 700 and melts or decomposes (disappears). Since the laser light having a wavelength of 248 nm is obtained by the KrF excimer laser light source, it can be suitably used for lift-off. Further, as described above, the sapphire substrate is preferably used in this embodiment.
  • the interface between the crystal growth substrate 100 and the front plane 200 is irradiated with a laser beam 700 formed in a line extending in a direction (Y-axis direction) perpendicular to the paper surface of FIG. Are scanned in the X-axis direction.
  • a region of the front plane 200 or a buffer layer such as a TiN layer that contacts the crystal growth substrate 100 absorbs the laser light 700 and decomposes (disappears).
  • the front plane 200 can be separated from the crystal growth substrate 100.
  • the wavelength of the laser beam 700 is typically in the ultraviolet range as described above.
  • the wavelength of the laser light 700 is selected so that the laser light 700 is hardly absorbed by the crystal growth substrate 100, and is absorbed by the front plane 200 or the buffer layer as much as possible.
  • the crystal growth substrate 100 is removed from the ⁇ LED device 1000 during the manufacturing process.
  • the expansion film 510 is expanded in a direction parallel to the XY plane to widen the center-to-center distance of the plurality of light emitting element units 10.
  • the center-to-center distance before expansion can be expanded, for example, 1.2 to 2.5 times or more (about 5 times) after expansion.
  • the support member 520 is fixed to the expansion film 510 to realize the configuration of FIG. 1A.
  • the expansion device 800 shown in FIG. 8A can be used.
  • the expansion device 800 has a structure capable of gripping the circumferential portion of the circular expansion film 510 and expanding the expansion film 510 to the outside in the radial direction while heating.
  • FIG. 8B shows a state in which the expansion device 800 has expanded the expansion film 510 outward in the radial direction.
  • the positions of the plurality of light emitting element units 10 supported by the expansion film 510 are respectively shifted and the mutual intervals are expanded.
  • the expansion film 520 may be removed from the expansion device 800.
  • the peeling surface of the front plane 200 is covered with a protective film 540 shown in FIG. 1A.
  • an insulating layer may be formed on the side surface of the light emitting element unit 10 or the space 530 may be filled with an insulating material.
  • the adhesive layer provided on the expansion film 510 is preferably formed of an adhesive whose adhesive strength is not deteriorated by ultraviolet irradiation. Further, when the expansion film 510 is finally peeled off as in the present embodiment, it is preferable that the adhesive force of the adhesive layer provided on the expansion film 510 be reduced or disappeared by ultraviolet irradiation.
  • the light emitting element unit 10 fixed to the holding member 550 is fixed to the support substrate 520.
  • the holding member 550 may be formed of a film that functions as the protective film 540 described above, or the protective film 540 may be attached on the holding member 550. Alternatively, after the holding member 550 is peeled off, the protective film 540 may be attached so as to cover all the light emitting element units 10. Note that a functional layer such as a film including a touch sensor and/or a printed circuit board may be attached instead of or together with the protective film 540.
  • the dividing groove for dividing the light emitting element unit 10 reaches the crystal growth substrate 100 from the backplane 400 side, but the embodiment of the present disclosure is not limited to such an example.
  • the expansion film 510 is attached to the backplane 400 after the division is completed, but the embodiment of the present disclosure is not limited to such an example.
  • the crystal growth substrate 100 may be peeled off after forming the dividing grooves that have not reached the crystal growth substrate 100.
  • the holding member 550 or the expansion film 510 may be attached to the back plane 400 as needed.
  • the cutting is performed from the backplane 400 side, it is not necessary to cut the crystalline growth substrate 100, so that the cutting time and the blade consumption are reduced. Further, according to the mode in which the cut groove 10C does not reach the crystal growth substrate 100, the crystal growth substrate 100 is peeled off without being damaged, and thus it can be reused.
  • the configuration of the TFT included in the electric circuit in the backplane 400 is not limited to the above example.
  • the TFT 40 in the initial stage of the step of forming the TFT 40, is connected to the first and second contact electrodes 31, 32 of the front plane 200 through the contact hole 39 of the interlayer insulating layer 38 in the intermediate layer 300.
  • a plurality of metal layers are formed. These metal layers can be, but are not limited to, the drain electrode 41 or the source electrode 42 of the TFT 40.
  • the drain electrode 41 and the source electrode 42 in the present embodiment are patterned by a photolithography and etching process after depositing a metal layer on the interlayer insulating layer 38 in the planarized intermediate layer 300. Therefore, there is no misalignment between the front plane 200 (intermediate layer 300) and the back plane 400, which would cause a decrease in yield.
  • FIG. 10 is a cross-sectional view schematically showing a part of a ⁇ LED device having a titanium nitride (TiN) layer 50 located between the crystal growth substrate 100 and the n-GaN layer 22n of each ⁇ LED 220.
  • the thickness of the TiN layer 50 can be, for example, 5 nm or more and 20 nm or less.
  • the TiN layer 50 can be preferably used in combination with the crystal growth substrate 100 formed of sapphire, single crystal silicon, or SiC, but the crystal growth substrate 100 is not limited to these substrates.
  • the TiN layer 50 has electrical conductivity.
  • the TiN layer 50 may be damaged when the crystal growth substrate 100 is peeled off, but especially when the crystal growth substrate 100 is divided into light emitting element units 10 and used while being fixed to the light emitting element unit 10. Has a useful effect.
  • metal is formed from the n-GaN layer 22n. If the electric resistance component (sheet resistance) with respect to the current flowing through the plug 24 is too high, power consumption will increase.
  • FIG. 10 schematically shows a part of an embodiment in which a plurality of ⁇ LEDs 220 are included in each light emitting element unit 10, and the divided pieces of the crystal growth substrate 100 constitute a final ⁇ LED device 1000A.
  • FIG. 10 In the example shown in FIG. 10, one continuous n-GaN layer 22n (second semiconductor layer) is shared by a plurality of ⁇ LEDs 220. However, the n-GaN layer 22n may be separated for each ⁇ LED 220. In that case, the bottom of the trench defining the element isolation region 240 reaches the upper surface of the TiN layer 50, and the metal plug 24 contacts the TiN layer 50.
  • the TiN layer 50 functions as the n-side common electrode of the plurality of ⁇ LEDs 220.
  • the electrodes on the second conductive side of the plurality of ⁇ LEDs 220 are shared by the semiconductor layer or the TiN layer, the problem that some ⁇ LEDs 220 have poor conduction due to disconnection is avoided. It
  • the semiconductor laminated structure 280 may be formed by the method described above.
  • a trench is formed in the region where the element isolation region 240 is to be formed.
  • This etching can be performed by, for example, an inductively coupled plasma (ICP) etching method. Specifically, etching can be performed using plasma of a chlorine-based gas such as Cl 2 , BCl 3 , SiCl 4 , CHCl 3 or a mixed gas obtained by diluting the chlorine-based gas with a rare gas or the like. The etching depth is determined so that the n-GaN layer 22n appears at the bottom of the trench.
  • the trench is filled with a buried insulator 25.
  • the embedded insulator 25 can be formed by applying a resin material such as thermosetting polyimide and then curing the resin material by heat treatment at 400° C. for 60 minutes, for example.
  • the embedded insulator 25 does not need to be formed of a resin, and may be formed of an inorganic insulating material such as silicon nitride or silicon oxide.
  • the process temperature for forming these components is increased. It is necessary to form the front plane 200 and the intermediate layer 30 using a material that can withstand.
  • the buried insulator 25, the interlayer insulating layer 38, and the insulating layer 46 can be formed of an organic material, which must withstand the maximum temperatures of the process of forming the backplane 400. Specifically, when a heat treatment that exceeds 300° C. is performed in the process of forming a TFT, a buried resin 25, an interlayer insulating film, and The insulating layer 38 and/or the insulating layer 46 can be formed.
  • Each of the embedded insulator 25, the interlayer insulating layer 38, and the insulating layer 46 does not need to have a single layer structure, and may have a multilayer structure.
  • the multilayer structure may include, for example, a stack of organic and inorganic materials.
  • a mask M2 having an opening that defines the shape, position, and size of the through hole 26 formed in the embedded insulator 25 is formed.
  • the mask M2 may be a resist mask.
  • through holes 26 can be formed in the buried insulator 25 by performing anisotropic etching using, for example, electron cyclotron resonance (ECR) plasma, as shown in FIG. 11C. ..
  • ECR electron cyclotron resonance
  • the embedded insulator 25 is formed of polyimide
  • the etching can be performed using oxygen gas plasma or CF 4 -added oxygen gas plasma.
  • the buried insulator 25 is formed of silicon nitride or silicon oxide, it can be performed using plasma of a gas such as CF 4 or CHF 3 .
  • Ti is deposited by sputtering or the like without immediately removing the mask M2 formed of a resist, whereby a Ti layer (thickness: 24A is formed (10 to 150 nm, typically about 30 nm).
  • the Ti layer 24B is also formed on the mask M2.
  • an Al deposit (thickness: 500 to 2000 nm) 24C is formed by a sputtering method or the like.
  • the thickness of the Al deposit 24C is determined so as to fill the inside of the through hole 26 with the Al deposit 24C.
  • the Al deposit 24C is also formed on the mask M2. After that, unnecessary portions of the Ti layer 24B and the Al deposit 24C are removed together with the mask M2 (lift-off process). After removing the mask M2, polishing for planarization is performed as necessary to align the upper surface of the element isolation region 240 with the upper surface of the ⁇ LED 220. Note that planarization by polishing may be performed without performing the lift-off process.
  • the annealing is performed at 600° C. for a short time of 30 seconds, for example, before or after the planarization.
  • the Ti layer 24A reacts with the n-GaN layer 22n by this annealing to form a TiN layer (thickness: 5 to 50 nm) 24D.
  • the TiN layer 24D contributes to realize a low resistance ohmic contact with the n-GaN layer 22n.
  • the TiN layer 50 exists on the upper surface of the crystal growth substrate 100, but the TiN layer 50 is not essential.
  • Another buffer layer may be provided on the upper surface of the crystal growth substrate 100.
  • a trench is formed in a region where the element isolation region 240 is to be formed.
  • a mask M2 having an opening that defines the shape, position, and size of the through hole 26 formed in the buried insulator 25 is formed.
  • the n-GaN layer 22n is subsequently etched to form the recess 22X.
  • the through hole 26 having a bottom is formed at a position deeper than the bottom of the embedded insulator 25.
  • the step between the bottom of the embedded insulator 25 and the bottom of the through hole 26 is, for example, 200 nm or more and 1000 nm or less. Note that the etching of the buried insulator 25 and the etching of the n-GaN layer 22n can be performed using different etching apparatuses and/or different etching gases suitable for each.
  • a Ti layer (thickness: 10 to 150 nm) 24A is formed on the inner wall surface and the bottom surface of the through hole 26.
  • the Ti layer 24A can be formed not only on the bottom surface of the through hole 26 but also on the inner wall surface, particularly on the inner wall surface of the recess 22X of the n-GaN layer 22n.
  • the inside of the through hole 26 is filled with the Al deposit 24C by the method described above.
  • short-time annealing is performed at 600° C. for 30 seconds, for example.
  • the Ti layer 24A reacts with the n-GaN layer 22n to form a TiN layer (thickness: 5 to 50 nm) 24D. Since the TiN layer 24D is also formed on the side surface of the recess 22X of the n-GaN layer 22n, the contact area between the TiN layer 24D and the n-GaN layer 22n increases. Thus, the TiN layer 24D having a wider contact area contributes to further lowering the resistance of ohmic contact with the n-GaN layer 22n.
  • the through hole 26 shown in FIG. 13A is formed by the same method as described above.
  • the structure shown in FIG. 13A differs from the structure described above in that the bottom of the recess 22X formed in the n-GaN layer 22n reaches the TiN layer 50.
  • the through hole 26 penetrates the semiconductor layer and reaches the TiN layer 50.
  • the through hole 26 is preferably formed so that the bottom thereof exposes the TiN layer 50, but the through hole 26 may penetrate the TiN layer 50 and reach the crystal growth substrate 100.
  • a Ti layer 24A is formed on the inner wall surface and the bottom surface of the through hole 26.
  • the inside of the through hole 26 is filled with the Al deposit 24C by the method described above.
  • short-time annealing is performed at 600° C. for 30 seconds, for example.
  • the Ti layer 24A reacts with the n-GaN layer 22n to form a TiN layer (thickness: 5 to 50 nm) 24D.
  • the TiN layer 24D is formed on the side surface of the recess 22X of the n-GaN layer 22n.
  • the Ti layer 24A is in contact with the TiN layer 50.
  • the annealing for changing a part of the Ti layer 24A into the TiN layer 24D may be omitted. This is because low resistance ohmic contact is realized between the Ti layer 24A and the TiN layer 50 at the bottom of the through hole 26.
  • the TiN layer 50 is required between the crystal growth substrate 100 and the n-GaN layer 22n of each ⁇ LED 220 in the example shown in FIG. 13B, but the TiN layer 50 is indispensable in the examples shown in FIGS. 11F and 12C. is not.
  • the upper surface of the metal plug 24 in the above example is substantially on the same plane as the upper surface of each ⁇ LED 220, it becomes possible to form circuit elements such as the TFT 40 and fine wiring thereon with high accuracy by semiconductor manufacturing technology. ..
  • the ⁇ LED device 1000B in this embodiment includes a front plane 200, an intermediate layer 300, a back plane 400, and a support substrate 500. These elements can have the various configurations described above.
  • the ⁇ LED device 1000B shown in FIG. 14 further includes a phosphor layer 600 that converts the light emitted from each of the plurality of ⁇ LEDs 220 into white light, and a color filter array 620 that selectively transmits each color component of white light. I have it.
  • the color filter array 620 is supported by the front plane 200 with the phosphor layer 600 interposed therebetween, and has a red filter 62R, a green filter 62G, and a blue filter 62B.
  • the TiN layer 50 is provided on the front plane 200 as a conductor layer.
  • the ⁇ LEDs are singulated in the front plane 200. Therefore, when the support substrate 500 is a flexible substrate, the ⁇ LED device 1000B functions as a flexible display. This also applies to the color display described later.
  • the composition and band gap of the light emitting layer 23 are adjusted so that the light emitted from the light emitting layer 23 of the ⁇ LED 220 has a blue wavelength (435 to 485 nm).
  • An example of the phosphor layer 600 may be a sheet containing a large number of nanoparticles (quantum dot phosphors) called “quantum dots”.
  • the quantum dot phosphor can be formed of a semiconductor such as CdTe, InP, or GaN.
  • the wavelength of light emitted from the quantum dot phosphor changes depending on its size.
  • a quantum dot dispersion sheet adjusted to emit red and green light upon receiving excitation light can be used as the phosphor layer 600.
  • blue light is used as the light that excites the phosphor layer 600, the blue light transmitted through the phosphor layer 600 and the light converted into red or green by the quantum dots of the phosphor layer 600 are mixed. The white light thus formed can be emitted from the phosphor layer 600.
  • the particle size of the quantum dot phosphor is, for example, 2 nm or more and 30 nm or less.
  • the particle size of the quantum dot phosphor is significantly smaller than that of general phosphor powder particles having a particle size of more than 10 ⁇ m.
  • efficient wavelength conversion becomes difficult with phosphor powder particles having a particle size of more than 10 ⁇ m.
  • the TiO 2 ultrafine particles in the phosphor layer 600 it is preferable to perform surface treatment using an organic substance such as alkanolamine, polyol, siloxane, carboxylic acid (eg stearic acid or lauric acid). Further, the surface treatment may be performed using an inorganic material such as Al(OH) 3 or SiO 2 .
  • an organic substance such as alkanolamine, polyol, siloxane, carboxylic acid (eg stearic acid or lauric acid).
  • the surface treatment may be performed using an inorganic material such as Al(OH) 3 or SiO 2 .
  • zinc oxide fine particles particles (particle diameter: for example, 20 nm or more and 100 nm or less) may be used instead of the titanium oxide fine particles or together with the titanium oxide fine particles.
  • the red filter 62R, the green filter 62G, and the blue filter 62B in the color filter array 620 are arranged at positions facing the ⁇ LED 220, respectively.
  • the red filter 62R, the green filter 62G, and the blue filter 62B each receive white light from the phosphor layer 600 excited by the light emitted from the corresponding ⁇ LED 220, and a red component and a green component included in the white light, And the blue component are transmitted.
  • metal plugs 24, 250 surround each individual ⁇ LED device 1000B. It is desirable to have a shape.
  • a portion functioning as a black matrix formed of a material having a light blocking property or a light absorbing property is located between the red filter 62R, the green filter 62G, and the blue filter 62B.
  • the phosphor layer 600 may be a phosphor sheet that is stacked on the color filter array 620.
  • the phosphor layer 600 does not need to be a sheet in which quantum dot phosphors are dispersed.
  • the phosphor layer 600 may be formed by dispersing the quantum dot phosphor (phosphor powder) in a resin and applying and curing it on the release surface side of the front plane 200. In this case, the phosphor powder is located on the release surface side of the front plane 200.
  • An optical sheet other than the phosphor layer 600 and the color filter array 620, a protective sheet, a touch sensor, or the like may be attached to the front plane 200. This also applies to other embodiments described later.
  • FIG. 16 is a perspective view of the ⁇ LED device 1000C.
  • the ⁇ LED device 1000C includes a front plane 200, an intermediate layer 300, a back plane 400, and a support substrate 500. These elements can have the various configurations described above.
  • the illustrated ⁇ LED device 1000C has a bank layer (thickness: 0.5 to 3.0 ⁇ m) supported by the front plane 200 and defining a plurality of pixel openings 645 into which light emitted from a plurality of ⁇ LEDs respectively enters. ) 640. Further, the ⁇ LED device 1000C includes a red phosphor 64R, a green phosphor 64G, and a blue scatterer 64B, which are arranged in the plurality of pixel openings 645 of the bank layer 640, respectively.
  • the red phosphor 64R converts blue light emitted from the ⁇ LED 220 into red light
  • the green phosphor 64G converts blue light emitted from the ⁇ LED 220 into green light.
  • the blue scatterer 64B scatters the blue light emitted from the ⁇ LED 220.
  • the blue scatterer 64B can be designed to have an emission angle dependence similar to the emission angle dependence (for example, Lambertian distribution) of the intensity of the light emitted from the red phosphor 64R or the green phosphor 64G.
  • the composition and band gap of the light emitting layer 23 are adjusted so that the light emitted from the light emitting layer 23 of the ⁇ LED 220 has a blue wavelength (435 to 485 nm).
  • the ⁇ LED device 1000C includes a transparent protective layer 650 that covers the pixel openings 645 in the bank layer 640.
  • the transparent protective layer 650 is not shown in FIG.
  • the transparent protective layer 650 preferably exerts a sealing function so that moisture in the atmosphere does not adversely affect these phosphors.
  • the transparent protective layer 650 may be a laminate of an organic layer and an inorganic layer.
  • the bank layer 640 has, for example, a lattice shape and can be formed of a light-shielding material in which a black dye is dissolved or a light-shielding material in which a black pigment such as carbon black is dispersed.
  • the bank layer 640 can be formed of a photosensitive material, a resin material such as acrylic or polyimide, a paste material containing low melting point glass, a sol-gel material (eg, SOG), or the like.
  • the pixel opening 645 may be formed at a predetermined position by applying a photosensitive material to the front plane 200 and then performing patterning by exposure and development in a lithography process. ..
  • the position and size of the pixel opening 645 are determined to match the arrangement of the ⁇ LED 220.
  • the size of the pixel opening 645 may be, for example, 10 ⁇ m ⁇ 10 ⁇ m or less.
  • the particle size of the red phosphor 64R, the green phosphor 64G, and the blue scatterer 64B is preferably 1 ⁇ m or less.
  • Each of the red phosphor 64R and the green phosphor 64G can be preferably formed of a quantum dot phosphor.
  • the blue scatterer 64B may be formed of transparent powder particles having a particle size of 10 nm or more and 60 nm or less.
  • the blue scatterer 64B is a matrix material having a refractive index sufficiently lower than the refractive index (n) of particles having a particle diameter of about 10% of the wavelength of blue light emitted from the ⁇ LED 220 (for example, about 450 nm). It can be formed by dispersing in. The blue scatterer 64B thus formed can cause Rayleigh scattering in blue light.
  • the release surface of the front plane 200 may have an uneven surface that acts on the light emitted from the ⁇ LED 220.
  • the presence of such an uneven surface adjusts the radiation intensity dependence of the light emitted from the red phosphor 64R, the green phosphor 64G, and the blue scatterer 64B, or the reflectance on the peeling surface of the front plane 200.
  • ⁇ Color display III> a configuration example of the ⁇ LED device 1000D capable of full-color display according to the embodiment of the present disclosure will be described with reference to FIG. 17.
  • the same reference numerals are given to the components corresponding to the components in the aforementioned ⁇ LED device 1000A, and the description of those components will not be repeated here.
  • the ⁇ LED device 1000D includes a front plane 200, an intermediate layer 300, a back plane 400, and a support substrate 500. These elements can have the various configurations described above.
  • the ⁇ LED device 1000D shown in FIG. 17 further includes a phosphor layer 600X that converts light emitted from each of the plurality of ⁇ LEDs 220 into white light, and a color filter array 620 that selectively transmits each color component of white light. I have it.
  • the color filter array 620 is supported by the front plane 200 with the phosphor layer 600X interposed therebetween, and has a red filter 62R, a green filter 62G, and a blue filter 62B.
  • the light emitted from the light emitting layer 23 of the ⁇ LED 220 has a wavelength of ultraviolet light (for example, 365 to 400 nm) or a blue-violet wavelength (400 nm to 420 nm, typically 405 nm) so that the light emitting layer 23 has The composition and band gap are adjusted.
  • An example of the phosphor layer 600X may be a sheet containing a large number of nanoparticles (quantum dot phosphors) called “quantum dots”.
  • the quantum dot phosphor can be formed of a semiconductor such as CdTe, InP, or GaN.
  • the wavelength of light emitted from the quantum dot phosphor changes depending on its size.
  • a quantum dot dispersion sheet adjusted to emit red, green, and blue light upon receiving excitation light can be used as the phosphor layer 600X.
  • ultraviolet or blue-violet light is used as the light for exciting the phosphor layer 600X, the light converted from the excitation light to red, green, or blue by the quantum dots of the phosphor layer 600X is formed by mixing. White light may be emitted from the phosphor layer 600X.
  • Quantum dot phosphors are used by being dispersed in a matrix formed from an organic resin, an inorganic material such as low-melting glass, or a hybrid material of an organic material and an inorganic material.
  • the amount (weight ratio) of the dispersed phosphors decreases in the order of blue, green, and red.
  • the quantum dot phosphor in one example has a core-shell structure.
  • the core may be formed of, for example, CdS, InP, InGaP, InN, CdSe, GaInN, or ZnCdSe.
  • a phosphor having a core formed of CdS can be preferably used.
  • blue emission having a wavelength of 440 nm to 460 nm can be obtained by adjusting the particle size of the core in the range of 4.0 nm to 7.3 nm.
  • blue light (center wavelength 475 nm) has a particle diameter of 1.4 nm to 3.3 nm
  • green light center wavelength 530 nm
  • red light (center wavelength 630 nm) can be obtained with a particle diameter of 2.0 nm to 6.1 nm.
  • the material from which the quantum dots are formed can be appropriately determined based on the quantum efficiency, the particle size, and the like.
  • the quantum dot phosphor having a core formed of In 0.5 Ga 0.5 P has an advantage that it is easy to manufacture because it has a relatively large particle size. In order to realize higher quantum efficiency, it is desirable to use a quantum dot having a core formed of InP that does not contain Ga, for example.
  • the difference between the ⁇ LED device 1000D in the present embodiment and the above-mentioned ⁇ LED device 1000B is in the wavelength of the light (excitation light) emitted from the ⁇ LED 220 and the configuration of the phosphor.
  • the ⁇ LED device 1000D may have a configuration similar to that of the ⁇ LED device 1000B.
  • the light emitted from the ⁇ LED 220 is used to excite the red, green, and blue phosphors. Therefore, even if the emission wavelength of the ⁇ LED 220 fluctuates or shifts, color unevenness hardly occurs.
  • the emission wavelength of the ⁇ LED 220 may vary depending on the composition ratio of the light emitting layer 23, the magnitude of the drive current, the temperature, and the like.
  • the quantum dot phosphor is used for each of the three primary colors, even if the wavelength of the excitation light changes due to the above-mentioned cause, the wavelength of the light emitted from the phosphor has little effect. Therefore, according to the present embodiment, color unevenness is unlikely to occur and more excellent display characteristics are realized.
  • the ⁇ LED device 1000E includes a front plane 200, an intermediate layer 300, a back plane 400, and a support substrate 500. These elements can have the various configurations described above. However, in this embodiment, as in the example of FIG. 17, the light emitted from the light emitting layer 23 of the ⁇ LED 220 has an ultraviolet wavelength (for example, 365 to 400 nm) or bluish purple (for example, 400 to 420 nm, typically 405 nm). The composition and band gap of the light emitting layer 23 are adjusted so as to have a wavelength.
  • the illustrated ⁇ LED device 1000E is supported by a protective film 540 on the front plane 200 and defines a plurality of pixel openings 645 into which the excitation lights emitted from the plurality of ⁇ LEDs respectively enter, to form a bank layer (thickness: 0: 0.5 to 3.0 ⁇ m) 640. Further, the ⁇ LED device 1000E includes quantum dot red phosphors 65R, quantum dot green phosphors 65G, and quantum dot blue phosphors 65B that are respectively arranged in the plurality of pixel openings 645 of the bank layer 640. ..
  • the red phosphor 65R converts the excitation light emitted from the ⁇ LED 220 into red light
  • the green phosphor 65G converts the excitation light emitted from the ⁇ LED 220 into green light.
  • the blue phosphor 65B converts the excitation light emitted from the ⁇ LED 220 into blue light.
  • the quantum dot phosphors 65R, 65G, 65B of the respective colors can be formed from the materials described for the phosphor layer 600X of the color display IV.
  • quantum dot phosphors that convert excitation light into red, green, and blue lights are mixed, but in the present embodiment, the quantum dot phosphors 65R, 65G, and 65B of different colors are spatial. Are located in separate areas.
  • the ⁇ LED device 1000E may have a configuration similar to that of the ⁇ LED device 1000D.
  • the light emitted from the ⁇ LED 220 is used to excite the red, green, and blue phosphors. Therefore, as described above, even if the emission wavelength of the ⁇ LED 220 fluctuates or shifts, color unevenness is less likely to occur, and more excellent display characteristics are realized.
  • Embodiments of the present invention provide a new micro LED device.
  • the micro LED device When used as a display, the micro LED device can be widely applied to smartphones, tablet terminals, in-vehicle displays, and small-to-medium to large-sized television devices. Applications of micro LED devices are not limited to displays.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本開示のマイクロＬＥＤデバイスは、それぞれが第１導電型の第１半導体層（２１）および第２導電型の第２半導体層（２２）を有する複数のマイクロＬＥＤ（２２０）、ならびにマイクロＬＥＤの間に位置する素子分離領域（２４０）を含むフロントプレーン（２００）を備える。素子分離領域は、第２半導体層に電気的に接続された少なくともひとつの金属プラグ（２４）を有する。このデバイスは、第１半導体層に電気的に接続された第１コンタクト電極（３１）および金属プラグに接続された第２コンタクト電極（３２）を含む中間層（３００）と、中間層上に形成されたバックプレーン（４００）とを備える。このデバイスは、バックプレーンおよびフロントプレーンの少なくとも一方に固定された支持基板（５００）を更に備える。

Description

マイクロＬＥＤデバイスおよびその製造方法
　本開示は、マイクロＬＥＤデバイスおよびその製造方法に関する。
　多数のマイクロＬＥＤが狭ピッチで配列されたディスプレイ装置を実用化するためには、微細なマイクロＬＥＤをＴＦＴ基板などの実装回路基板上の所定位置に実装する量産技術の開発が必要である。個々のマイクロＬＥＤをピックアンドプレイス（pick-and-place）方式で回路上に実装する技術によれば、多数のマイクロＬＥＤを例えば数１０μｍのピッチで回路上に実装することは非常に長い作業時間を必要とする。
　特許文献１は、ＴＦＴ基板上に転写された多数のマイクロＬＥＤを備えるディスプレイ装置およびその製造方法を開示している。
　特許文献２は、複数のＬＥＤが形成されたＧａＮウェハと、このＧａＮウェハが接合されたバックプレーン制御部（ＴＦＴ基板）とを備えるディスプレイ装置およびその製造方法を開示している。
特表２０１６－５２２５８５号公報 特表２０１７－５３８２９０号公報
　多数のマイクロＬＥＤをＴＦＴ基板上に転写する方法は、マイクロＬＥＤのサイズが小さくなり、その個数が増えると、ＴＦＴ基板に対するマイクロＬＥＤの位置合わせが難しくなるという問題がある。また、ＧａＮウェハをバックプレーン制御部に接合する方法も、ＧａＮウェハを一時的に保持するウェハに移しかえ、かつ、更にバックプレーン制御部に実装するという複雑な工程が必要になる。
　本開示は、上記の課題を解決することができる、マイクロＬＥＤデバイスの新しい構造および製造方法を提供する。
　本開示のマイクロＬＥＤデバイスは、例示的な実施形態において、支持基板と、フロントプレーンであって、それぞれが第１導電型の第１半導体層および第２導電型の第２半導体層を有する複数のマイクロＬＥＤ、ならびに前記複数のマイクロＬＥＤの間に位置する素子分離領域を含み、前記素子分離領域が、前記第２半導体層に電気的に接続された少なくともひとつの金属プラグを有している、フロントプレーンと、前記フロントプレーンに支持された中間層であって、それぞれが前記複数のマイクロＬＥＤの前記第１半導体層に電気的に接続された複数の第１コンタクト電極、および前記金属プラグに接続された少なくともひとつの第２コンタクト電極を含む、中間層と、前記中間層に支持されたバックプレーンであって、前記複数の第１コンタクト電極および前記少なくともひとつの第２コンタクト電極を介して前記複数のマイクロＬＥＤに電気的に接続された電気回路を有し、前記電気回路は複数の薄膜トランジスタを含む、バックプレーンとを備える。前記フロントプレーン、前記中間層、および前記バックプレーンは、二次元的に配列された複数の発光素子ユニットに分割されており、前記複数の発光素子ユニットは前記支持基板に支持されており、前記複数の薄膜トランジスタのそれぞれは、前記フロントプレーンおよび／または前記中間層上に成長した半導体層を有している。
　ある実施形態において、前記支持基板は、面内方向に延伸した拡張フィルムを含んでいる。
　ある実施形態において、前記複数の発光素子ユニットのそれぞれにおいて、前記フロントプレーンの前記素子分離領域は、前記複数のマイクロＬＥＤの側面を覆う絶縁物を有しており、前記絶縁物は、前記金属プラグのための少なくともひとつのスルーホールを有している。
　ある実施形態において、前記複数の発光素子ユニットのそれぞれにおいて、前記フロントプレーンは、平坦な表面を有しており、前記平坦な表面は前記中間層に接している。
　ある実施形態において、前記複数の発光素子ユニットのそれぞれにおいて、前記中間層は、平坦な表面を有する層間絶縁層を含み、前記層間絶縁層は、前記複数の第１コンタクト電極および前記少なくともひとつの第２コンタクト電極をそれぞれ前記電気回路に接続するための複数のコンタクトホールを有している。
　ある実施形態において、前記複数の発光素子ユニットのそれぞれは、複数のマイクロＬＥＤを含み、各マイクロＬＥＤの前記第２半導体層を電気的に接続する導電体層を有する。
　本開示のマイクロＬＥＤデバイスの製造方法は、ある実施形態において、結晶成長基板に支持されたフロントプレーンであって、それぞれが第１導電型の第１半導体層および第２導電型の第２半導体層を有する複数のマイクロＬＥＤ、ならびに前記複数のマイクロＬＥＤの間に位置する素子分離領域を含み、前記素子分離領域が、前記第２半導体層に電気的に接続された少なくともひとつの金属プラグを有している、フロントプレーン、および前記フロントプレーンに支持された中間層であって、それぞれが前記複数のマイクロＬＥＤの前記第１半導体層に電気的に接続された複数の第１コンタクト電極、および前記金属プラグに接続された少なくともひとつの第２コンタクト電極を含む、中間層を備える積層構造体を用意する工程と、前記積層構造体上にバックプレーンを形成する工程であって、前記複数の第１コンタクト電極および前記少なくともひとつの第２コンタクト電極を介して前記複数のマイクロＬＥＤに電気的に接続された電気回路を有し、前記電気回路は複数の薄膜トランジスタを含む、バックプレーンを形成する工程と、前記積層構造体および前記バックプレーンを複数の発光素子ユニットに分割する工程と、前記バックプレーンを拡張フィルムで覆い、前記積層構造体および前記バックプレーンを前記拡張フィルムに固定する工程と、前記積層構造体、前記バックプレーン、および前記拡張フィルムを、前記結晶成長基板から剥離する剥離工程と、前記拡張フィルムを拡張することにより、前記複数の発光素子ユニットの間隔を広くする工程とを含む。前記バックプレーンを形成する工程は、前記積層構造体上に半導体層を堆積する工程と、前記積層構造体上の前記半導体層をパターニングする工程とを含む。
　ある実施形態において、前記拡張フィルムに固定された前記複数の発光素子ユニットを支持するフレキシブル基板の少なくとも一部として前記拡張フィルムを使用する。
　ある実施形態において、前記拡張フィルムに固定された前記複数の発光素子ユニットを支持基板上に転写する工程を含む。
　ある実施形態において、前記積層構造体および前記バックプレーンを複数の発光素子ユニットに分割する工程は、前記バックプレーン側から前記結晶成長基板に到達する切断溝を形成することを含む。
　ある実施形態において、前記積層構造体および前記バックプレーンを複数の発光素子ユニットに分割する工程は、前記結晶成長基板をダイシングテープに固定する工程と、前記バックプレーン側から前記結晶成長基板の途中または下面に到達する切断溝を形成する工程とを含む。
　ある実施形態において、前記積層構造体および前記バックプレーンを複数の発光素子ユニットに分割する工程は、前記バックプレーン側から前記結晶成長基板には届かない切断溝を形成することを含む。
　ある実施形態において、前記積層構造体および前記バックプレーンを複数の発光素子ユニットに分割する工程は、前記剥離工程の後、前記切断溝から前記積層構造体を分断するブレーキング工程を行うことを含む。
　ある実施形態において、前記剥離工程は、前記結晶成長基板を透過する光で前記結晶成長基板と前記フロントプレーンとの界面を照射する工程を含む。
　本開示のマイクロＬＥＤデバイスの製造方法は、ある実施形態において、結晶成長基板に支持されたフロントプレーンであって、それぞれが第１導電型の第１半導体層および第２導電型の第２半導体層を有する複数のマイクロＬＥＤ、ならびに前記複数のマイクロＬＥＤの間に位置する素子分離領域を含み、前記素子分離領域が、前記第２半導体層に電気的に接続された少なくともひとつの金属プラグを有している、フロントプレーン、および前記フロントプレーンに支持された中間層であって、それぞれが前記複数のマイクロＬＥＤの前記第１半導体層に電気的に接続された複数の第１コンタクト電極、および前記金属プラグに接続された少なくともひとつの第２コンタクト電極を含む、中間層を備える積層構造体を用意する工程と、前記積層構造体上にバックプレーンを形成する工程であって、前記複数の第１コンタクト電極および前記少なくともひとつの第２コンタクト電極を介して前記複数のマイクロＬＥＤに電気的に接続された電気回路を有し、前記電気回路は複数の薄膜トランジスタを含む、バックプレーンを形成する工程と、前記バックプレーンを拡張フィルムで覆い、前記積層構造体および前記バックプレーンを前記拡張フィルムに固定する工程と、前記積層構造体、前記バックプレーン、および前記拡張フィルムを、前記結晶成長基板から剥離する剥離工程と、前記素子分離領域に対するダイシングを行うことにより、前記積層構造体および前記バックプレーンを、それぞれが前記拡張フィルムに支持された複数の発光素子ユニットに分割する工程と、前記拡張フィルムを拡張することにより、前記複数の発光素子ユニットの間隔を広くする工程と、を含む。前記バックプレーンを形成する工程は、前記積層構造体上に半導体層を堆積する工程と、前記積層構造体上の前記半導体層をパターニングする工程とを含む。
　ある実施形態において、前記拡張フィルムに固定された前記複数の発光素子ユニットを支持するフレキシブル基板の少なくとも一部として前記拡張フィルムを使用する。
　ある実施形態において、前記拡張フィルムに固定された前記複数の発光素子ユニットを支持基板上に転写する工程を含む。
　ある実施形態において、前記積層構造体および前記バックプレーンを前記複数の発光素子ユニットに分割する工程は、前記拡張フィルムに達しない切断溝を前記積層構造体および前記バックプレーンに形成することを含む。
　ある実施形態において、前記積層構造体および前記バックプレーンを前記複数の発光素子ユニットに分割する工程は、前記ダイシングを行った後、前記切断溝から前記積層構造体を分断するブレーキング工程を行うことを含む。
　ある実施形態において、前記剥離工程は、前記結晶成長基板を透過する光で前記結晶成長基板と前記フロントプレーンとの界面を照射する工程を含む。
　本発明の実施形態によれば、前記の課題を解決するマイクロＬＥＤデバイスおよびその製造方法が提供される。
本開示によるμＬＥＤデバイス１０００の一部を示す断面図である。 μＬＥＤデバイス１０００におけるμＬＥＤ２２０の配置例を示す平面図である。 本開示による製造工程中のμＬＥＤデバイス１０００の一部を示す断面図である。 μＬＥＤデバイス１０００における第１コンタクト電極３１および第２コンタクト電極３２の配置例を示す斜視図である。 μＬＥＤデバイス１０００における電気回路の一部の例を示す回路図である。 μＬＥＤデバイス１０００の製造工程を模式的に示す斜視図である。 μＬＥＤデバイス１０００の製造工程を模式的に示す斜視図である。 μＬＥＤデバイス１０００の製造工程を模式的に示す斜視図である。 μＬＥＤデバイス１０００の製造工程を模式的に示す斜視図である。 μＬＥＤデバイス１０００の製造工程を模式的に示す斜視図である。 μＬＥＤデバイス１０００の製造工程を模式的に示す斜視図である。 μＬＥＤデバイス１０００の製造工程を模式的に示す斜視図である。 μＬＥＤデバイス１０００の製造工程を模式的に示す斜視図である。 円柱形のμＬＥＤ２２０を備えるμＬＥＤデバイス１０００の一部を示す斜視図である。 本開示の実施形態におけるμＬＥＤデバイス１０００Ａの断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す平面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す平面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 本開示の実施形態におけるμＬＥＤデバイス１０００Ａの更に他の構成例を示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 本開示による他の実施形態におけるμＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 本開示による更に他の実施形態におけるμＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 μＬＥＤデバイス１０００Ａの製造工程を模式的に示す断面図である。 本開示による更に他の実施形態におけるμＬＥＤデバイス１０００Ｂの構成を模式的に示す断面図である。 本開示による更に他の実施形態におけるμＬＥＤデバイス１０００Ｃの構成を模式的に示す断面図である。 図１５のμＬＥＤデバイス１０００Ｃの構成を模式的に示す斜視図である。 本開示による更に他の実施形態におけるμＬＥＤデバイス１０００Ｄの構成を模式的に示す断面図である。 本開示による更に他の実施形態におけるμＬＥＤデバイス１０００Ｅの構成を模式的に示す断面図である。
　＜定義＞
　本開示における「マイクロＬＥＤ」とは、占有領域のサイズが１００μｍ×１００μｍの領域内に含まれる大きさを有する発光ダイオード（ＬＥＤ）を意味する。マイクロＬＥＤが放射する「光」は、可視光に限定されず、可視、紫外、または赤外の電磁波を広く含む。以下、「マイクロＬＥＤ」を「μＬＥＤ」と表記することがある。
　μＬＥＤは、第１導電型の第１半導体層および第２導電型の第２半導体層を有する。第１導電型はｐ型およびｎ型の一方であり、第２導電型はｐ型およびｎ型の他方である。例えば第１導電型がｐ型であるとき、第２導電型はｎ型である。逆に第１導電型がｎ型であるとき、第２導電型はｐ型である。第１半導体層および第２半導体層のそれぞれは、単層構造または多層構造を有し得る。典型的には、少なくとも１個の量子井戸（またはダブルヘテロ構造）を有する発光層が第１半導体層と第２半導体層との間に形成される。
　本開示における「マイクロＬＥＤデバイス（μＬＥＤデバイス）」とは、複数のμＬＥＤを備えるデバイスである。μＬＥＤデバイスにおける複数のμＬＥＤを「μＬＥＤアレイ」と呼ぶことがある。μＬＥＤデバイスの典型例はディスプレイデバイスであるが、μＬＥＤデバイスはディスプレイデバイスに限定されない。
　＜基本構成＞
　図１Ａおよび図１Ｂを参照して、本開示のμＬＥＤデバイスの基本構成例を説明する。図１Ａは、μＬＥＤデバイス１０００の一部を示す断面図である。図１Ｂは、μＬＥＤデバイス１０００におけるμＬＥＤアレイの配置例を示す平面図である。図１Ａに示されているμＬＥＤデバイス１０００の断面は、図１ＢのＡ－Ａ線断面に相当する。
　μＬＥＤデバイス１０００は、例えば１００万個を超えるような多数のμＬＥＤを備え得る。図１Ａおよび図１Ｂは、μＬＥＤデバイス１０００のうちの、数個のμＬＥＤを含む一部分のみを示している。μＬＥＤデバイス１０００の全体は、図示されている部分が周期的に配列された構成を備えている。
　μＬＥＤデバイス１０００は、支持基板５００と、支持基板５００に支持されたフロントプレーン２００と、フロントプレーン２００に支持された中間層３００と、中間層に支持されたバックプレーン４００とを備えている。
　フロントプレーン２００、中間層３００、およびバックプレーン４００は、二次元的に配列された複数の発光素子ユニット１０に分割された状態で、支持基板５００に支持されている。個々の発光素子ユニット１０は、少なくも１個のμＬＥＤを含み、発光素子として機能する。この例における支持基板５００は、ＸＹ面に平行な方向に拡張した拡張フィルム５１０と、拡張フィルム５１０を固定するサポート部材５２０とを有している。拡張フィルム５１０は、典型的には、公知のダイシングテープまたはエクスパンドテープと同様の構成を有しており、不図示の接着層を表面に有している。拡張フィルム５１０は、この接着層を介して個々の発光素子ユニット１０に固着されている。
　図１Ａに示される例において、拡張フィルム５１０はμＬＥＤデバイス１０００の構成要素であるが、後述する他の例において、拡張フィルム５１０は製造工程の途中に使用されるだけであり、最終的な製品であるμＬＥＤデバイス１０００の構成要素ではない。複数の発光素子ユニット１０は、保護フィルム５４０によって覆われている。保護フィルム５４０の代わりに、あるいは保護フィルム５４０とともに、タッチセンサを含むフィルムおよび／またはプリント回路基板などの機能層が貼り付けられていてもよい。隣接する発光素子ユニット１０の間の空間５３０は、樹脂などの絶縁材料によって埋め込まれていてもよいし、全部または一部に空隙が残されていてもよい。また、各発光素子ユニット１０の側面は、図示されていない保護層によって覆われていてもよい。保護フィルム５４０、拡張フィルム５１０、サポート部材５２０などが可撓性を有する材料から形成されている場合、μＬＥＤデバイス１０００は、全体としてフレキシブルデバイスとして機能し得る。
　添付図面において、μＬＥＤなどの各構成要素の縦方向サイズに対する横方向サイズの比率は、実施形態における実際の比率を必ずしも反映していない。図面では、わかりやすさを優先した比率で各構成要素が記載されている。また図面における各構成要素の向きは、実際にμＬＥＤデバイスを製造するときの向き、および、使用時における向きを何ら制限しない。図１Ａおよび図１Ｂには、参考のため、相互に直交するＸ軸、Ｙ軸、およびＺ軸の右手系座標軸が記載されている。
　本開示によるμＬＥＤデバイス１０００は、ある実施形態において、後述するように、図１Ｃに示される結晶成長基板１００上に、フロントプレーン２００と、中間層３００と、バックプレーン４００とを順次形成した後、結晶成長基板１００を取り除くことによって作製され得る。しかし、結晶成長基板１００は、剥離されることなく最終的なμＬＥＤデバイス１０００の構成要素に含まれていてもよい。
　ある実施形態では、例えばレーザリフトオフ法によって結晶成長基板１００を取り除いた後、バックプレーン４００を拡張フィルム５１０に固定する工程を行う。フロントプレーン２００の側から素子分離領域２４０に対するダイシングを行って複数の発光素子ユニット１０に分割した後、拡張フィルム５１０を拡張することにより、複数の発光素子ユニット１０の間隔を広くする。
　また、他の実施形態では、結晶成長基板１００を取り除く前において、バックプレーン４００を拡張フィルム５１０に固定する前に、バックプレーン４００の側から素子分離領域２４０に対するダイシングを行って複数の発光素子ユニット１０に分割してもよい。このとき、切断溝が結晶成長基板１００に達するように行ってもよいし、フロントプレーン２００の一部を残して連続させた状態にしておいてもよい。バックプレーン４００に拡張フィルム５１０を貼りつけた後、例えばレーザリフトオフ法により、結晶成長基板１００をフロントプレーン２００から剥離する。フロントプレーン２００の一部が連続した状態にある場合は、機械的な力を付加して発光素子ユニット１０ごとに完全に分割することができる。その後、拡張フィルム５１０を拡張することにより、複数の発光素子ユニット１０の間隔を広くする。
　更に他の実施形態では、結晶成長基板の下面に拡張フィルム５１０を貼りつけた後、バックプレーン４００の側から素子分離領域２４０に対するダイシングを行って複数の発光素子ユニット１０に分割してもよい。このとき、切断溝が結晶成長基板１００の下面１００Ｂに達するように行ってもよいし、結晶成長基板１００の一部を残して連続させた状態にしておいてもよい。結晶成長基板１００の一部が連続した状態にある場合は、機械的な力を付加して発光素子ユニット１０ごとに結晶決長基板１００も完全に分割することができる。その後、拡張フィルム５１０を拡張することにより、複数の発光素子ユニット１０の間隔を広くする。この例では、結晶成長基板１００の分割片が発光素子ユニット１０のフロントプレーン２００に付着したまま、最終的なμＬＥＤデバイス１０００の構成要素として機能する。結晶成長基板１００が分割される場合、結晶成長基板１００の厚さは、例えば３０～１５０μｍの範囲に設定され得る。
　なお、更に他の実施形態では、結晶成長基板１００をフロントプレーン２００から剥離し、フロントプレーン２００の剥離面に拡張フィルム５１０を貼りつけた後、バックプレーン４００の側からダイシングを行ってもよい。ダイシングによって複数の発光素子ユニット１０に分割した後、拡張フィルム５１０を拡張することにより、複数の発光素子ユニット１０の間隔を広くする。
　拡張フィルム５１０は、可撓性を有しているため、複数の発光素子ユニット１０を支持するフレキシブル基板の一部として使用され得る。
　また、複数の発光素子ユニット１０の間隔を、拡張フィルム５１０を拡張することにより広くした後、その間隔を保ったまま複数の発光素子ユニット１０を別の支持基板に転写してもよい。上記拡張工程により、複数の発光素子ユニット１０が所望の間隔を有するように拡張されているため、支持基板上の位置決め工程が大幅に簡略化され、複数の発光素子ユニット１０を一括して他の支持基板に実装することができる。
　＜支持基板＞
　支持基板５００を構成するサポート部材５２０は、ガラス、プラスチック、金属から形成され得る。拡張フィルム５１０は、公知のダイシングテープと同様に、例えばＰＶＣ（ポリ塩化ビニル）、ＰＥＴ（ポリエチレンテレフタラート）、ＰＰ（ポリプロピレン）などの樹脂フィルムから形成され得る。拡張フィルム５１０は、例えば加熱された状態で面内方向に延伸され得る材料から形成される。また、拡張フィルム５１０の表面に設けられた接着層は、紫外線が照射されると、その接着力が低下・消失する接着剤から形成されていてもよい。このような接着層を用いると、拡張フィルム５１０を除去したい場合、接着層に紫外線を照射することによって拡張フィルム５１０を容易に剥離できる。拡張フィルム５１０の表面に設けられた接着層は、紫外線が照射されてもその接着力が低下し難い材料からなる接着剤から形成されていてもよい。このような接着層を有する拡張フィルム５１０を用いれば、レーザリフトオフ法によって結晶成長基板１００を剥離するとき、拡張フィルム５１０を介して結晶成長基板１００とフロントプレーン２００の界面に紫外線を照射しても、拡張フィルム５１０と結晶成長基板１００との間の接着力を弱めることなく、両者を一体に剥離することができる。
　支持基板５００が拡張フィルム５１０を含まない形態では、支持基板５００の表面に不図示の粘着層が形成され、フロントプレーン２００に固着する。
　図１Ａの例において、フロントプレーン２００のμＬＥＤから放射された光を支持基板５００から取り出す（Ｚ軸の正方向に光を取り出す）場合、支持基板５００は、その光を透過する材料から形成される。ただし、Ｚ軸の負方向に光を取り出す場合、支持基板５００は透光性を有する必要はなく、保護フィルム５４０またはタッチセンサ機能を有するフィルムが透光性を有していればよい。
　なお、図１Ａの例において、支持基板５００はバックプレーン４００の側に配置されてバックプレーン４００に固定されているが、本開示の実施形態は、そのような例に限定されない。支持基板５００とバックプレーン４００との間に、レンズシート、拡散シートなどの光学素子、および／または、電気電子回路もしくは回路素子が設けられていてもよい。また、支持基板５００はフロントプレーン２００の側に配置されていてもよい。その場合、支持基板５００とフロントプレーン２００との間に、上記の光学素子または回路素子が配置されていてもよい。更には、２枚の支持基板がそれぞれフロントプレーン２００およびバックプレーン４００に直接または間接的に固定されていてもよい。
　支持基板５００は、可撓性を有するフィルムから形成されていてもよい。そのようなフィルムの典型例は、ポリエチレンナフタレート（ＰＥＮ）、ポリエチレンテレフタラート（ＰＥＴ）、ポリイミド（ＰＩ）の単層または多層のフィルムを含む。可撓性を有するフィルムの他の例は、金属箔を含み得る。
　本開示の実施形態における支持基板５００には、バックプレーン４００に含まれる電気回路に接続される配線が形成されている。配線により、各発光素子ユニット１０が相互に電気的に接続され得る。そのような支持基板５００は、プリント配線基板としての機能も発揮し得る。支持基板５００のＺ軸の負方向を向いた面には、不図示の回路素子が取り付けられてもよい。支持基板５００が回路パターンを有する場合、支持基板５００とバックプレーン４００とは、異方性導電フィルムを介して接着され得る。この場合、支持基板５００上の回路パターンを構成する配線層の一部（接続部）を周囲よりも厚く形成しておけば、配線層の接続部とバックプレーンの電気回路との間で必要な接続を所定の位置で実現することが可能になる。
　支持基板５００に含まれるサポート部材５２０の材料および厚さは、用途に応じて、任意に選択され得る。μＬＥＤデバイス１０００を例えばフレキシブルディスプレイとして利用する場合、支持基板５００は、可撓性を有する多層フィルムから形成され得る。その場合、支持基板５００の変形に応じて、フロントプレーン２００、中間層３００、およびバックプレーン４００が湾曲したり、屈曲したりすることが必要である。具体的には、フロントプレーン２００において、ひとつまたは複数のμＬＥＤを含む発光素子ユニット１０ごとに、ある程度の角度で傾斜が可能となるように空間５３０が伸縮可能な材料または空気を含み得る。
　本開示では、結晶成長基板上に、フロントプレーン２００と、中間層３００と、バックプレーン４００を順次形成するため、以下、これらの構成を結晶成長基板から順番に詳細に説明する。
　まず、図１Ｃを参照する。図１Ｃは、本開示による製造工程中のμＬＥＤデバイス１０００の一部を示す断面図である。図１Ｃに示されている状態のμＬＥＤデバイス１０００は、まだ結晶成長基板１００を備えている。結晶成長基板１００上には、フロントプレーン２００と、中間層３００と、バックプレーン４００とが形成されている。図１Ｃにおけるフロントプレーン２００、中間層３００、およびバックプレーン４００の構成は、図１Ａにおけるフロントプレーン２００、中間層３００、およびバックプレーン４００の構成と上下が反転している点を除いて実質的に同一である。なお、本開示では、便宜上、結晶成長基板１００に支持された製造途中のμＬＥＤデバイスについても、製造工程後のμＬＥＤデバイスと同じ参照符号（例えば「１０００」）を付して説明する。
　＜結晶成長基板＞
　結晶成長基板１００は、μＬＥＤを構成する半導体結晶がエピタキシャル成長する基板である。結晶成長基板１００の結晶成長が生じる面１００Ｔを「上面」または「結晶成長面」と呼び、結晶成長基板１００の反対側の面１００Ｂを「下面」と称する。本明細書において、「上面」および「下面」の語句は、結晶成長基板１００の実際の向きに依存することなく用いられる。
　本開示の実施形態で利用され得る半導体結晶の典型例は、窒化ガリウム系化合物半導体である。以下、窒化ガリウム系化合物半導体を「ＧａＮ」と表記することがある。ＧａＮにおけるガリウム（Ｇａ）原子の一部は、アルミニウム（Ａｌ）原子またはインジウム（Ｉｎ）原子によって置換されていてもよい。Ｇａ原子の一部がＡｌ原子で置換されたＧａＮを「ＡｌＧａＮ」と表記する場合がある。また、Ｇａ原子の一部がＩｎ原子で置換されたＧａＮを「ＩｎＧａＮ」と表記する場合がある。更には、Ｇａ原子の一部がＡｌ原子およびＩｎ原子で置換されたＧａＮを「ＡｌＩｎＧａＮ」または「ＩｎＡｌＧａＮ」と表記することがある。ＧａＮのバンドギャップは、ＡｌＧａＮのバンドギャップよりも小さく、ＩｎＧａＮのバンドギャップよりも大きい。なお、本開示では、構成原子の一部が他の原子で置換された窒化ガリウム系化合物半導体を総称して「ＧａＮ」と表記する場合がある。「ＧａＮ」には、不純物イオンとしてｎ型不純物および／またはｐ型不純物がドープされ得る。導電型がｎ型であるＧａＮは「ｎ－ＧａＮ」、導電型がｐ型であるＧａＮは「ｐ－ＧａＮ」と表記する。半導体結晶の成長方法の詳細については、後述する。なお、本開示の実施形態において、μＬＥＤを構成する半導体結晶は、ＧａＮ系半導体に限定されず、ＡｌＮ、ＩｎＮ、またはＡｌＩｎＮなどの窒化物半導体、あるいは他の半導体から形成されていてもよい。
　結晶成長基板１００の例は、サファイア基板、ＧａＮ基板、ＳｉＣ基板、およびＳｉ基板などを含む。本開示の実施形態において、結晶成長基板１００は、最終的なμＬＥＤデバイス１０００の構成要素ではない。結晶成長基板１００の厚さは、例えば３０μｍ以上１０００μｍ以下、好ましくは５００μｍ以下であり得る。結晶成長基板１００の役割は、結晶成長のベースとなることであるため、最終的なμＬＥＤデバイス１０００の剛性は、支持基板５００によって補強される。ただし、前述したように、結晶成長基板１００が発光素子ユニット１０ごとに分割され、対応する発光素子ユニット１０に固着したままであってもよい。
　結晶成長基板１００の典型例は、サファイア基板である。結晶成長基板１００がサファイアから形成されていると、短波長の紫外光を利用したレーザリフトオフ技術を用いて結晶成長基板１００からフロントプレーン２００を剥離することが容易になる。ただし、他の剥離技術を利用してもよく、その場合、結晶成長基板１００の材料はサファイアに限定されない。
　結晶成長基板１００の上面（結晶成長面）１００Ｔには、結晶格子歪を緩和するような溝またはリッジなどの構造が付与されていてもよい。また、結晶格子歪を低減するためのバッファ層が結晶成長基板１００の上面１００Ｔに形成されていてもよい。
　本開示において、図１Ｃに示されるＺ軸の正方向（矢印の向き）を「結晶成長方向」または「半導体積層方向」と呼ぶ場合がある。また、結晶成長基板１００の下面１００Ｂおよび上面１００Ｔを、それぞれ、結晶成長基板１００の「正面」および「背面」と呼んでもよい。
　＜フロントプレーン＞
　フロントプレーン２００は、複数のμＬＥＤ２２０と、複数のμＬＥＤ２２０の間に位置する素子分離領域２４０とを含む。複数のμＬＥＤ２２０は、製造途中、結晶成長基板１００の上面１００Ｔに平行な２次元平面（ＸＹ面）内において、行および列状に配列され得る。複数のμＬＥＤ２２０のそれぞれは、図１Ｃに示されるように、第１導電型の第１半導体層２１および第２導電型の第２半導体層２２を有する。第２半導体層２２は、第１半導体層２１に比べて、結晶成長基板１００に近い位置にある。
　本開示の実施形態において、各μＬＥＤ２２０は、他のμＬＥＤ２２０から独立して発光し得る発光層２３を有している。発光層２３は、第１半導体層２１と第２半導体層２２との間に位置している。素子分離領域２４０は、第２半導体層２２に電気的に接続された少なくともひとつの金属プラグ２４を有している。金属プラグ２４は、μＬＥＤ２２０の基板側電極として機能する。
　第１導電型の第１半導体層２１の典型例は、ｐ－ＧａＮ層である。第２導電型の第２半導体層２２の典型例は、ｎ－ＧａＮ層である。ｐ－ＧａＮ層およびｎ－ＧａＮ層は、それぞれ、基板１００の上面１００Ｔに垂直な方向（半導体積層方向：Ｚ軸の正方向）に沿って同一の組成を有している必要はなく、多層構造を有し得る。前述したように、ＧａＮのＧａはＡｌおよび／またはＩｎによって少なくとも部分的に置換され得る。このような置換は、ＧａＮのバンドギャップおよび／または屈折率を調整するために行われ得る。また、ｎ型不純物およびｐ型不純物の濃度、すなわちドーピングレベルも、半導体積層方向（Ｚ軸の正方向）に沿って一様である必要はない。
　発光層２３の典型例は、少なくともひとつのＩｎＧａＮ井戸層を含む。発光層２３が複数のＩｎＧａＮ井戸層を含む場合、それぞれのＩｎＧａＮ井戸層の間には、ＩｎＧａＮ井戸層よりもバンドギャップが大きなＧａＮ障壁層またはＡｌＧａＮ障壁層が配置され得る。ＩｎＧａＮ井戸層およびＡｌＧａＮ障壁層は、それぞれＩｎＡｌＧａＮ井戸層およびＩｎＡｌＧａＮ障壁層であってもよい。ＩｎＧａＮ井戸層のバンドギャップは、発光波長を規定する。具体的には、真空中における発光波長をλ［ｎｍ］、バンドギャップをＥｇ［エレクトロンボルト：ｅＶ］とすると、λ×Ｅｇ＝１２４０の関係が成立する。従って、例えばλ＝４５０ｎｍの青色光を放射させるには、ＩｎＧａＮ井戸層のバンドギャップＥｇを約２．７６ｅＶに調整すればよい。ＩｎＧａＮ井戸層のバンドギャップは、ＩｎＧａＮ井戸層におけるＩｎ組成比率に応じて調整され得る。ＩｎＡｌＧａＮ井戸層を用いる場合は、同様にＩｎおよびＡｌ組成比率に応じてバンドギャップが調整され得る。結晶成長基板１００上に成長するＩｎＧａＮ井戸層におけるＩｎ組成比率は、結晶成長基板１００の全面において、ほぼ同一の値を持つ。このため、同一の結晶成長基板１００上に形成された複数のμＬＥＤ２２０は、ほぼ等しい波長を有する光を放射することになる。
　各μＬＥＤ２２０を構成する上記複数の半導体層は、それぞれ、結晶成長基板１００上にエピタキシャル成長した単結晶の層（エピタキシャル層）である。素子分離領域２４０は、結晶成長基板１００上にエピタキシャル成長した複数の半導体層を部分的にエッチングすることによって形成されたトレンチ状の凹部（以下、「トレンチ」と称する）によって規定される。トレンチによって分離された個々のμＬＥＤ２２０の占有領域は、１００μｍ×１００μｍの領域内に含まれる大きさ（例えば１０μｍ×１０μｍの領域）を有している。なお、μＬＥＤ２２０の占有領域は、素子分離領域２４０によって区分された第１半導体層２１の輪郭によって規定される。
　図１Ｂに示されるように、素子分離領域２４０は各μＬＥＤ２２０を取り囲み、個々のμＬＥＤ２２０を他のμＬＥＤ２２０から分離している。より具体的には、素子分離領域２４０は、個々のμＬＥＤ２２０の第１半導体層２１および発光層２３を、他のμＬＥＤ２２０の第１半導体層２１および発光層２３から、電気的・空間的に分離している。
　図１Ｃに示されるように、製造工程途中の第２半導体層２２は、μＬＥＤ２２０ごとに完全に分離されていなくてもよい。図１Ｃに示される例において、複数のμＬＥＤ２２０のそれぞれが有する第２半導体層２２は、１層の連続した半導体層から形成されており、複数のμＬＥＤ２２０によって共有されている。
　なお、発光素子ユニット１０に含まれるμＬＥＤ２２０の個数は、１個に限定されず、複数であってもよい。例えば、個々の発光素子ユニット１０がＲ、Ｇ、Ｂなどの異なる色のサブ画素を構成していてもよい。更に、１個の発光素子ユニット１０が同じ色(例えばＲＧＢのいずれか)の複数のサブ画素が直線また屈曲したライン状に配列された形状を有していてもよい。添付図面では、簡単のため、分割された個々の発光素子ユニット１０は１個のμＬＥＤ２２０を有しているように記載されている。しかし、１個または複数のμＬＥＤ２２０が各発光素子ユニット１０には含まれ得る。
　分割された後の個々の発光素子ユニット１０において、１層の連続した第２半導体層２２が複数のμＬＥＤ２２０によって共有されていると、この第２半導体層２２が複数のμＬＥＤ２２０に対する第２導電側の共通電極として機能する。分割された後の個々の発光素子ユニット１０において、各μＬＥＤ２２０の第２半導体層２２は、金属プラグ２４、または後述するＴｉＮバッファ層などと適切に接続されているのであれば、他のμＬＥＤ２２０の第２半導体層２２から分離されていてもよい。
　この例において、素子分離領域２４０は、複数のμＬＥＤ２２０の間を埋める（fill）埋め込み絶縁物（embedded insulator）２５を有している。埋め込み絶縁物２５は、金属プラグ２４のための１個または複数個のスルーホールを有している。スルーホールは金属プラグ２４を構成する金属材料によって埋められている。金属プラグ２４は、異なる金属の層がスタックされた構造を有していてもよい。
　図１Ｂに示される例では、複数の金属プラグ２４が離散的に配置されているが、本開示の実施形態は、このような例に限定されない。複数の金属プラグ２４のそれぞれが、対応するμＬＥＤ２２０を囲むリング形状を有していてもよい。また、金属プラグ２４は、図１Ｅに示すように、一方向に平行に延びるストライプ形状を有してもよいし、図１Ｆに示すように、格子形状を有する１個の導電物であってもよい。
　金属プラグ２４は、光を透過しない。このため、金属プラグ２４が、個々のμＬＥＤ２２０を囲む形状を有する場合（例えば図１Ｆの形状を有する場合）、金属プラグ２４は、個々のμＬＥＤ２２０から放射された光が、他のμＬＥＤ２２０から放射された光と混合されないようにする効果を生じさせる。金属プラグ２４がこのような遮光部材として機能する代わりに、個々のμＬＥＤ２２０を囲む遮光部材を、別途、素子分離領域２４０内に設けてもよい。このように素子分離領域２４０は、個々のμＬＥＤ２２０の発光層２３を他のμＬＥＤ２２０の発光層２３から光学的に分離する付加的な機能を有していてもよい。
　本開示の実施形態において、フロントプレーン２００の上面は、図１Ｃに示されるように平坦化されていることが好ましい。このような平坦化は、素子分離領域２４０における金属プラグ２４および埋め込み絶縁物２５の上面のレベルが、μＬＥＤ２２０における第１半導体層２１の上面のレベルに略一致することにより実現されている。
　＜中間層＞
　中間層３００は、複数の第１コンタクト電極３１と、第２コンタクト電極３２とを含む（図１Ｃ参照）。複数の第１コンタクト電極３１は、それぞれ、複数のμＬＥＤ２２０の第１半導体層２１に電気的に接続されている。少なくともひとつの第２コンタクト電極３２は、金属プラグ２４に接続されている。
　図２は、製造工程中において、中間層３００を形成した段階における第１コンタクト電極３１および第２コンタクト電極３２の配置例を示す斜視図である。図２に示されている構造は、μＬＥＤデバイス１０００の一部分にすぎず、前述したように、μＬＥＤデバイス１０００の実施形態は多数のμＬＥＤ２２０を備えている。図２に示されている構造物は、最終的には分割され、それぞれが異なる発光素子ユニット１０に属してもよいし、あるいは、１個の発光素子ユニット１０に含まれていてもよい。
　図２に示されている第２コンタクト電極３２は、金属プラグ２４を介して、第２半導体層２２に電気的に接続されている。第２コンタクト電極３２の形状およびサイズは、図示されている例に限定されない。前述したように、金属プラグ２４が多様な形状を取り得るため、金属プラグ２４を介して第２半導体層２２に電気的に接続される限り、第２コンタクト電極３２の配置の自由度は高い。これに対して、第１コンタクト電極３１は、複数のμＬＥＤ２２０の第１半導体層２１に、それぞれ、独立して電気的に接続されている。結晶成長基板１００の上面１００Ｔに垂直な方向から視たとき、第１コンタクト電極３１の形状および大きさは、第１半導体層２１の形状および大きさに一致している必要はない。
　前述したように、フロントプレーン２００の上面が平坦化されているため、結晶成長基板１００から第１コンタクト電極３１および第２コンタクト電極３２までの距離、言い換えると、これらのコンタクト電極３１、３２の「高さ」または「レベル」は、相互に等しい。このことは、半導体製造技術を用いて後述するバックプレーン４００を形成することを容易にする。本開示における「半導体製造技術」とは、半導体、絶縁体、または導電体の薄膜を堆積する工程と、リソグラフィおよびエッチング工程によって薄膜をパターニングする工程とを含む。なお、本明細書において、「平坦化された表面」とは、その表面に存在する凸部または凹部による段差が３００ｎｍ以下である表面を意味するものとする。好ましい実施形態において、この段差は１００ｎｍ以下である。
　再び図１Ｃを参照する。図１Ｃに示される例において、中間層３００は、平坦な表面を有する層間絶縁層３８を含む。層間絶縁層３８は、第１および第２コンタクト電極３１、３２をそれぞれバックプレーン４００の電気回路に接続するための複数のコンタクトホールを有している。コンタクトホールは、ビア電極３６によって埋められている。
　本開示の実施形態では、バックプレーン４００を形成する前の段階において、層間絶縁層３８の上面を平坦化することが好ましい。バックプレーン４００を形成する前、あるいは形成途中の工程における絶縁層の平坦化には、エッチバック以外に化学的機械的研磨（ＣＭＰ）処理が好適に用いられ得る。
　＜バックプレーン＞
　バックプレーン４００は、図１Ｃにおいて不図示の電気回路を有している。電気回路は、複数の第１コンタクト電極３１および少なくともひとつの第２コンタクト電極３２を介して、複数のμＬＥＤ２２０に電気的に接続されている。電気回路は、複数の薄膜トランジスタ（ＴＦＴ）およびその他の回路要素を含む。後述するように、ＴＦＴのそれぞれは、結晶成長基板１００に支持されたフロントプレーン２００および／または中間層３００上に成長した半導体層を有している。
　図３は、μＬＥＤデバイス１０００がディスプレイデバイスとして機能する場合におけるサブ画素の基本的な等価回路図である。ディスプレイデバイスの１個の画素は、例えばＲ、Ｇ、Ｂなどの異なる色のサブ画素によって構成され得る。図３に示される例において、バックプレーン４００の電気回路は、選択用ＴＦＴ素子Ｔｒ１、駆動用ＴＦＴ素子Ｔｒ２、保持容量ＣＨを有している。図３に示されているμＬＥＤは、バックプレーン４００ではなく、フロントプレーン２００内に存在している。
　図３の例において、選択用ＴＦＴ素子Ｔｒ１は、データラインＤＬと選択ラインＳＬとに接続されている。データラインＤＬは、表示されるべき映像を規定するデータ信号を運ぶ配線である。データラインＤＬは選択用ＴＦＴ素子Ｔｒ１を介して駆動用ＴＦＴ素子Ｔｒ２のゲートに電気的に接続される。選択ラインＳＬは、選択用ＴＦＴ素子Ｔｒ１のオン／オフを制御する信号を運ぶ配線である。駆動用ＴＦＴ素子Ｔｒ２は、パワーラインＰＬとμＬＥＤとの間の導通状態を制御する。駆動用ＴＦＴ素子Ｔｒ２がオンすれば、μＬＥＤを介してパワーラインＰＬから接地ラインＧＬに電流が流れる。この電流がμＬＥＤを発光させる。選択用ＴＦＴ素子Ｔｒ１がオフしても、保持容量ＣＨにより、駆動用ＴＦＴ素子Ｔｒ２のオン状態は維持される。
　バックプレーン４００の電気回路は、選択用ＴＦＴ素子Ｔｒ１、駆動用ＴＦＴ素子Ｔｒ２、データラインＤＬ、および選択ラインＳＬなどを含み得るが、電気回路の構成は、このような例に限定されない。
　本実施形態におけるμＬＥＤデバイス１０００は、単独でディスプレイデバイスとして機能し得るが、複数のμＬＥＤデバイス１０００をタイリングして、より大きな表示面積を有するディスプレイデバイスを実現してもよい。
　＜製造方法＞
　次に、μＬＥＤデバイス１０００を製造する方法の基本的な例を説明する。
　まず、図４Ａに示すように、上面（結晶成長面）１００Ｔを有する結晶成長基板１００を用意する。図４Ａは、上面１００Ｔに平行な平面に沿って広がる結晶成長基板１００の一部を示しているにすぎない。
　図４Ｂに示すように、結晶成長基板１００の上面１００Ｔから第２導電型の第２半導体層２２、発光層２３、および第１導電型の第１半導体層２１を含む複数の半導体層をエピタキシャル成長させる。各半導体層は、窒化ガリウム系化合物半導体の単結晶エピタキシャル成長層である。窒化ガリウム系化合物半導体の成長は、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法で行うことができる。各導電型を規定する不純物は、結晶成長中に気相中からドープされ得る。
　上記半導体層を含む半導体積層構造２８０を結晶成長基板１００上に形成した後、図４Ｃに示すように、マスクＭ１を第１半導体層２１上に形成する。マスクＭ１は、素子分離領域２４０の形状および位置を規定する開口部を有している。言い換えると、マスクＭ１は、μＬＥＤ２２０の形状および位置を規定する。半導体積層構造２８０のうち、マスクＭ１によって覆われていない部分を上面からエッチングすることにより、図４Ｄに示すように、素子分離領域２４０を規定するトレンチを形成する。このエッチング（メサエッチング）は、例えば誘導結合性プラズマ（ＩＣＰ）エッチング法または反応性イオンエッチング（ＲＩＥ）法によって行うことができる。エッチングの深さは、トレンチの底部に第２半導体層２２が現れるように決定される。エッチングによって形成されるトレンチの深さは例えば０．５μｍ以上５μｍ以下、トレンチの幅は例えば５μｍ以上１００μｍ以下であり得る。個々のμＬＥＤ２２０の横幅は、例えば５μｍ以上１００μｍ以下、典型的には１５μｍであり得る。エッチングによってμＬＥＤ２２０の側面２２０Ｓが露出している。言い換えると、個々のμＬＥＤ２２０は、エッチングされた側面（etched side surfaces）２２０Ｓを有している。図４Ｅは、第２半導体層２２の上面付近がエッチングされた状態を模式的に示している。
　次に、図４Ｆに示すように、素子分離領域２４０を形成した後、第１コンタクト電極３１および第２コンタクト電極３２を形成する。この例における素子分離領域２４０は、埋め込み絶縁物２５と、埋め込み絶縁物２５の複数のスルーホール内にそれぞれ設けられた複数の金属プラグ２４とを有している。
　図４Ｇに示すように中間層３００の層間絶縁層（厚さ：例えば５００ｎｍ～１５００ｎｍ）３８を形成した後、バックプレーン４００の電気回路をフロントプレーン２００のμＬＥＤ２２０に接続するための複数のコンタクトホール（図４Ｇにおいて不図示）を層間絶縁層３８に形成する。コンタクトホールは、下層に位置するコンタクト電極３１、３２に達するように形成される。コンタクトホールはビア電極で埋められる。なお、層間絶縁層３８の上面はＣＭＰ処理によって平滑化され得る。
　図４Ｈに示すように、中間層３００上にバックプレーン４００を形成する。本開示において特徴的な点は、バックプレーン４００を中間層３００上に張り付けるのではなく、バックプレーン４００を構成する各種の電子素子および配線を、半導体製造技術により、フロントプレーン２００および中間層３００を含む積層構造体の上に直接に形成することにある。この結果、バックプレーン４００に含まれる複数のＴＦＴのそれぞれは、結晶成長基板１００に支持されたフロントプレーン２００および中間層３００からなる積層構造体の上に成長した半導体層を有している。
　前述したように、フロントプレーン２００の上面および中間層３００の上面が平坦化されていると、ＴＦＴを含むバックプレーン４００を半導体製造技術によって製造することが容易になる。一般に、半導体製造技術によってＴＦＴを形成する場合、堆積した半導体層、絶縁層、および金属層のパターニングを行う必要がある。このようなパターニングは、露光を伴うリソグラフィ工程によって実現される。堆積した半導体層、絶縁層、および金属層の下地に大きな段差が存在する場合、露光時の焦点が合わず、精度の高い微細パターニングが実現しない。本開示の実施形態では、素子分離領域２４０を含むフロントプレーン２００の全体が平坦化されることにより、中間層３００も平坦化され、半導体製造技術によるバックプレーン４００の形成が容易になる。
　上述の例において、μＬＥＤ２２０の形状は、概略的に直方体であるが、μＬＥＤ２２０の形状は、図５に示されるように、円柱であってもよいし、六角柱などの多角柱、あるいは楕円柱であってもよい。図５は、円柱形のμＬＥＤ２２０を備えるμＬＥＤデバイスの一部を示す斜視図である。
　＜実施形態＞
　以下、本開示によるμＬＥＤデバイスの基本的な実施形態を更に詳細に説明する。
　図６を参照する。図６は、本実施形態におけるμＬＥＤデバイス１０００Ａに含まれる１個の発光素子ユニット１０の構成を模式的に示す断面図である。本実施形態におけるμＬＥＤデバイス１０００Ａは、前述した基本構成例と同様の構成を備えているディスプレイデバイスである。このμＬＥＤデバイス１０００Ａは、フロントプレーン２００と、フロントプレーン２００上に形成された中間層３００と、中間層３００上に形成されたバックプレーン４００と、これらを支持する支持基板５００とを備えている。支持基板５００は、発光素子ユニット１０を、隣接する発光素子ユニット、不図示のドライバなどの回路、および／または電源に接続する配線５８を有している。
　図示される例において、１個の発光素子ユニット１０が１個のμＬＥＤ２２０と、μＬＥＤ２２０の周囲に設けられた素子分離領域２４０とを備えているが、本開示の実施形態は、この例に限定されない。個々の発光素子ユニット１０が複数のμＬＥＤ２２０と、それらの複数のμＬＥＤ２２０を分離する素子分離領域２４０とを備えていてもよい。
　次に、図７Ａから図９を参照しながら、本実施形態におけるμＬＥＤデバイス１０００Ａの構成および製造方法の一例を説明する。
　まず、図７Ａを参照する。本実施形態では、ＭＯＣＶＤ装置の反応室内に結晶成長基板１００を置き、種々のガスを供給して窒化ガリウム（ＧａＮ）系化合物半導体のエピタキシャル成長を行う。本実施形態における結晶成長基板１００は、例えば厚さが約５０～６００μｍのサファイア基板である。結晶成長基板１００の上面１００Ｔは、典型的にはＣ面（０００１）であるが、ｍ面、ａ面、ｒ面などの非極性面または半極性面を上面に有していてもよい。また、上面１００Ｔは、これらの結晶面から数度程度は傾斜していてもよい。結晶成長基板１００は典型的には円板状であり、その直径は、例えば１インチから８インチであり得る。結晶成長基板１００の形状およびサイズは、この例に限定されず、矩形であってもよい。また、円板状の結晶成長基板１００を用いて製造工程を進め、最終的に結晶成長基板１００の周辺をカットして矩形形状に加工してもよい。また、比較的な大きな結晶成長基板１００を用いて製造工程を進め、最終的に１枚の結晶成長基板１００を分割して複数のμＬＥＤデバイスを形成してもよい（シンギュレーション）。
　ＭＯＣＶＤ装置の反応室内には、まず、トリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、キャリアガスである水素（Ｈ2）、窒素（Ｎ2）と、アンモニア（ＮＨ3）およびシラン（ＳｉＨ4）を供給する。結晶成長基板１００を１１００℃程度に加熱し、ｎ－ＧａＮ層（厚さ：例えば２μｍ）２２ｎを成長させる。シランはｎ型ドーパントであるＳｉを供給する原料ガスである。ｎ型不純物のドーピング濃度は、例えば５×１０17ｃｍ-3であり得る。
　次にＳｉＨ4の供給を止め、結晶成長基板１００の温度を８００℃未満まで降温して発光層２３を形成する。具体的には、まず、ＧａＮ障壁層を成長させる。更にトリメチルインジウム（ＴＭＩ）の供給を開始してＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層を成長させる。ＧａＮ障壁層とＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層は２周期以上で交互に成長させることにより、発光部として機能するＧａＮ／ＩｎＧａＮ多重量子井戸を有する発光層（厚さ：例えば１００ｎｍ）２３を形成することができる。ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層の数が多い方が、大電流駆動時において井戸層内部のキャリア密度が過剰に大きくなることを抑制できる。１つの発光層２３が２つのＧａＮ障壁層によって挟まれた単一のＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層を有していてもよい。ｎ－ＧａＮ層２２ｎの上にＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層を直接形成し、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層の上にＧａＮ障壁層を形成してもよい。ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層は、Ａｌを含んでいてもよい。例えば、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層は、ＡｌxＩｎyＧａzＮ（０≦ｘ＜１、０＜ｙ＜１、０＜ｚ＜１）から形成されていてもよい。
　発光層２３の形成後、一旦、ＴＭＩの供給を停止させる。その後、キャリアガス（水素）に窒素に加えて、アンモニアの供給を再開し、成長温度を８５０℃～１０００℃に上昇させ、トリメチルアルミニウム（ＴＭＡ）と、ｐ型ドーパントであるＭｇの原料としてビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を供給し、ｐ－ＡｌＧａＮオーバーフロー抑制層を成長させてもよい。次にＴＭＡの供給を停止し、ｐ－ＧａＮ層（厚さ：例えば０．５μｍ）２１ｐを成長させる。ｐ型不純物のドーピング濃度は、例えば５×１０17ｃｍ-3であり得る。
　次に、図７Ｂに示すように、ＭＯＣＶＤ装置の反応室から取り出した結晶成長基板１００に対してフォトリソグラフィおよびエッチング工程を行うことにより、ｐ－ＧａＮ層２１ｐおよび発光層２３の所定領域（素子分離領域２４０が形成される部分、深さ：例えば１．５μｍ）を除去し、ｎ－ＧａＮ層２２ｎの一部を露出させる。窒化ガリウム系半導体のエッチングは、後述するように、塩素系ガスのプラズマを用いて行われ得る。
　図７Ｃに示すように、素子分離領域２４０を規定する空間を埋め込み絶縁物２５で満たす。埋め込み絶縁物２５の材料および形成方法は、任意である。図示されている例において、埋め込み絶縁物２５の上面は平坦化され、ｐ－ＧａＮ層２１ｐの上面と同一のレベルに位置している。本実施形態では、インクジェット法を用いて選択的に素子分離領域２４０に対して熱硬化性樹脂を滴下し、しばらく静置することで表面を平坦化する。その後加熱して樹脂を硬化させる。
　図７Ｄに示すように、埋め込み絶縁物２５の一部にｎ－ＧａＮ層２２ｎに達する貫通孔（スルーホール）２６を形成する。このスルーホール２６は、金属プラグ２４の位置および形状を規定する。スルーホール２６は、例えば一辺が５μｍ以上の矩形形状、また直径５μｍ以上の円形を有している。また、スルーホール２６は、例えば図１Ｅおよび図１Ｆに示されるような形状を有する金属プラグ２４を収容する形状を有していてもよい。
　図７Ｅに示すように、スルーホール２６を埋める金属プラグ２４を形成し、フロントプレーン２００の上面を平坦化する。その後、第１コンタクト電極３１および第２コンタクト電極３２を形成する。平坦化は、例えば、エッチバック、選択成長、ＣＭＰまたはリフトオフなどの各種のプロセスによって行うことができる。
　金属プラグ２４は、ｎ－ＧａＮ層２２ｎにｎ型オーミック接触を行うため、例えばチタニウム（Ｔｉ）および／またはアルミニウム（Ａｌ）などの金属から形成され得る。金属プラグ２４は、ｎ－ＧａＮ層２２ｎに接触する部分にＴｉを含む金属の層（例えばＴｉＮ層）を有していることが好ましい。Ｔｉを含む金属の層の存在は、ｎ－ＧａＮまたはＴｉＮに対して低抵抗のオーミック接触を実現することに寄与する。例えば、ＴｉＮ層は、ｎ－ＧａＮ層２２ｎに接触するＴｉ層を形成した後、例えば６００℃程度の熱処理を３０秒間行うことによって形成され得る。
　第１および第２コンタクト電極３１、３２は、金属層の堆積およびパターニングによって形成され得る。第１コンタクト電極３１とμＬＥＤ２２０のｐ－ＧａＮ層２１ｐとの間では、金属－半導体界面が形成される。ｐ型のオーミック接触を実現するため、第１コンタクト電極３１の材料は、例えば白金（Ｐｔ）および／またはパラジウム（Ｐｄ）などの仕事関数が大きい金属から選択され得る。ＰｔまたはＰｄの層（厚さ：約５０ｎｍ）を形成した後、例えば、３５０℃以上４００℃以下の温度で３０秒程度の熱処理が行われ得る。ｐ－ＧａＮ層２１ｐに直接に接触する部分にＰｔまたはＰｄの層が存在していれば、その層の上には他の金属、例えばＴｉ層（厚さ：約５０ｎｍ）および／またはＡｕ層（厚さ：約２００ｎｍ）が積層されていてもよい。
　ｐ－ＧａＮ層２１ｐの上部には、ｐ型不純物が相対的に高濃度にドープされた領域が形成されていてもよい。第２コンタクト電極３２は、半導体ではなく、金属プラグ２４と電気的に接続される。このため、第２コンタクト電極３２の材料は、広い範囲から選択可能である。第１コンタクト電極３１および第２コンタクト電極３２は、一枚の連続した金属層をパターニングすることによって形成されてもよい。このパターニングは、リフトオフも含む。第１コンタクト電極３１および第２コンタクト電極３２の厚さが相互に等しいと、後述するＴＦＴ４０などの、バックプレーン４００における電気回路との接続が容易になる。
　第１および第２コンタクト電極３１、３２を形成した後、これらは層間絶縁層（厚さ：例えば１０００ｎｍから１５００ｎｍ）３８によって覆われる。ある好ましい例において、層間絶縁層３８の上面はＣＭＰ処理などによって平坦化され得る。上面が平坦化された層間絶縁層３８の厚さは、「平均厚さ」を意味する。
　図７Ｆに示すように、層間絶縁層３８にコンタクトホール３９を形成する。コンタクトホール３９は、バックプレーン４００の電気回路をフロントプレーン２００のμＬＥＤ２２０に電気的に接続するために使用される。
　図７Ｇを参照して、バックプレーン４００の電気回路に含まれるＴＦＴの構造例および形成方法を以下に説明する。
　図７Ｇに示されている例において、ＴＦＴ４０は、層間絶縁層３８上に形成されたドレイン電極４１およびソース電極４２と、ドレイン電極４１およびソース電極４２のそれぞれの上面の少なくとも一部に接触する半導体薄膜４３と、半導体薄膜４３上に形成されたゲート絶縁膜４４と、ゲート絶縁膜４４上に形成されたゲート電極４５とを有している。図示されている例において、ドレイン電極４１およびソース電極４２は、それぞれ、ビア電極３６によって第１コンタクト電極３１および第２コンタクト電極３２に接続されている。これらＴＦＴ４０の構成要素は、公知の半導体製造技術によって形成される。
　半導体薄膜４３は、多結晶シリコン、非晶質シリコン、酸化物半導体、および／または窒化ガリウム系半導体から形成され得る。多結晶シリコンは、例えば薄膜堆積技術によって非晶質シリコンを中間層３００の層間絶縁層３８上に堆積した後、非晶質シリコンをレーザビームで結晶化することにより、形成され得る。このようにして形成される多結晶シリコンは、ＬＴＰＳ（Low-Temperature Polｙ Silicon）と称される。多結晶シリコンはリソグラフィおよびエッチング工程で所望の形状にパターニングされる。
　図７ＧにおけるＴＦＴ４０は、絶縁層（厚さ：例えば５００ｎｍ～３０００ｎｍ）４６に覆われている。絶縁層４６には、不図示の開口孔が設けられ、ＴＦＴ４０の例えばゲート電極４５を外部のドライバ集積回路素子などに接続することを可能にしている。絶縁層４６の上面も平坦化されていることが好ましい。バックプレーン４００の電気回路は、図示されていないＴＦＴ、キャパシタ、およびダイオードなどの回路要素を含み得る。このため、絶縁層４６は、複数の絶縁層が積層された構成を有していてもよく、その場合の各絶縁層には、必要に応じて回路要素を接続するビア電極が設けられ得る。また、各絶縁層上には、必要に応じて配線が形成され得る。
　本実施形態におけるバックプレーン４００は、公知のバックプレーン（例えばＴＦＴ基板）と同様の構成を有することができる。ただし、本開示のバックプレーン４００は、下層に位置するμＬＥＤ２２０の上に半導体製造技術によって形成される点に特徴を有している。このため、例えばＴＦＴ４０のドレイン電極４１およびソース電極４２は、フロントプレーン２００を覆うように堆積した金属層をパターニングすることによって形成され得る。このようなパターニングは、リソグラフィ技術による高精度の位置合わせを可能にする。特に本実施形態では、フロントプレーン２００および／または中間層３００がいずれも平坦化されているため、リソグラフィの解像度を高めることが可能になる。その結果、例えば２０μｍ以下、極端な例では５μｍ以下の微細ピッチで配列された多数のμＬＥＤ２２０を備えるデバイスを歩留まり良く、かつ、低価格で製造することが可能になる。
　図７Ｇに示されるＴＦＴ４０の構成は、一例である。説明をわかりやすくするため、ＴＦＴ４０のドレイン電極４１が第１コンタクト電極３１に電気的に接続されている例を説明しているが、ＴＦＴ４０のドレイン電極４１はバックプレーン４００内の他の回路要素または配線に接続されていてもよい。また、ＴＦＴ４０のソース電極４２は、第２コンタクト電極３２に電気的に接続されている必要はない。第２コンタクト電極３２は、μＬＥＤ２２０のｎ－ＧａＮ層２２ｎに共通して所定の電位を与える配線（例えばグランド配線）に接続され得る。
　本実施形態において、バックプレーン４００の電気回路は、第１コンタクト電極３１および第２コンタクト電極３２にそれぞれ接続された複数の金属層（ドレイン電極４１およびソース電極４２として機能する金属層）を有している。また、本実施形態において、複数の第１コンタクト電極３１は、それぞれ、複数のμＬＥＤ２２０のｐ－ＧａＮ層２１ｐを覆い、遮光層または反射層として機能する。個々の第１コンタクト電極３１は、μＬＥＤ２２０の上面、すなわち、ｐ－ＧａＮ層２１ｐの上面の全体を全て覆っている必要はない。第１コンタクト電極３１の形状、サイズ、および位置は、十分に低いコンタクト抵抗を実現し、かつ、発光層２３から放射された光がＴＦＴ４０のチャネル領域に入射することを充分に抑制するように決定される。なお、発光層２３から放射された光がＴＦＴ４０のチャネル領域に入射しないようにすることは、他の金属層を適切な位置に配置することによっても実現し得る。
　本開示の実施形態によれば、素子分離領域２４０を金属プラグ２４および埋め込み絶縁物２５によって埋め込んで実現した平坦な上面を有するフロントプレーン２００上に、平坦化された上面を有する中間層３００を形成する。これらの構造（下部構造）は、その上にＴＦＴなどの回路要素を形成するベースとして機能する。ＴＦＴのための半導体を堆積するとき、あるいは、堆積後に熱処理をするとき、上記の下部構造は、例えば３５０℃以上の温度で処理される。このため、素子分離領域２４０内の埋め込み絶縁物２５および中間層３００に含まれる層間絶縁層３８は、３５０℃以上の熱処理によっても劣化しない材料から形成されることが好ましい。例えばポリイミドおよびＳＯＧ（Spin-on Glass）は、好適に用いられ得る。
　次に、結晶成長基板１００を取り除く前に、結晶成長基板１００上の積層構造物を複数の発光素子ユニット１０に分割する工程を行う。本開示の実施形態は、この例に限定されない。これらの積層構造部を結晶成長基板１００から剥離した後、複数の発光素子ユニット１０に分割する工程を行ってもよい。
　本実施形態では、図７Ｈの破線で示す位置をレーザビームまたはダイシングブレードによって切断する。この破線は、隣接する発光素子ユニット１０の境界線を示している。破線によって切断溝が形成される。切断および分離のためのダイシング工程は、結晶成長基板１００の下面１００Ｂに不図示のダイシングテープを貼りつけた状態で実行することが望ましい。結晶成長基板１００が意図的または意図せずに切断された場合において、個々の発光素子ユニット１０を所定の位置に保持することができるからである。
　次に、図７Ｉに示すように、結晶成長基板１００に達する切断溝１０Ｃを形成した後、バックプレーン４００を拡張フィルム５１０で覆い、拡張フィルム５１０とバックプレーン４００とを固着させる。切断溝１０Ｃは、結晶成長基板１００の表面を部分的に切断してもよい。結晶成長基板１００を再利用するという観点から、切断溝１０Ｃの下端は、結晶成長基板１００の表面に整合していることが望ましい。拡張フィルム５１０の表面のうち、バックプレーン４００に対向する面には、バックプレーン４００に電気的に接続するための電極パッドおよび配線が設けられている。配線は、拡張フィルム５１０とともに拡張し得る材料および構造を有していてもよい。このような材料の例は、導電性粒子が分散した樹脂、または、それ自体が導電性を有する導電性高分子（導電性ポリマー）である。また、このような構造の例は、蛇行または屈曲した配線パターンであり、拡張フィルム５１０が拡張しても断線しない形状を有している。
　次に、結晶成長基板１００を透過するレーザ光７００で結晶成長基板１００とフロントプレーン２００との界面を照射する。例えば、波長２４８ｎｍのレーザ光７００は、結晶成長基板１００の下面１００Ｂから入射し、結晶成長基板１００を透過する。このとき、レーザ光７００は、結晶成長基板１００の上面１００Ｔからフロントプレーン２００に入射し、結晶成長基板１００とフロントプレーン２００との界面近傍で吸収され、剥離が生じる。具体的には、波長が２４８ｎｍの光はサファイア基板を透過するが、ＧａＮでは界面（表面）からの深さ約２０ｎｍの領域で吸収される。このようなレーザ光７００の照射エネルギが例えば８００ｍＪ／ｃｍ2程度のとき、レーザ光７００を吸収したＧａＮは局所的に約１０００℃に昇温し、Ｇａ原子およびＮ原子に分解する。また、フロントプレーン２００の素子分離領域２４０におけるトレンチが結晶成長基板１００の上面１００Ｔに達している場合、素子分離領域２４０と結晶成長基板１００との界面に位置する金属プラグ２４および埋め込み絶縁物２５の一部がレーザ光７００を吸収して溶融または分解（消失）する。波長が２４８ｎｍのレーザ光は、ＫｒＦエキシマレーザ光源によって得られるため、リフトオフに好適に用いられ得る。また、上述したように、本実施形態ではサファイア基板が好適に使用される。
　本開示の実施形態では、図７Ｉの紙面に垂直な方向（Ｙ軸方向）に延びるライン状に成形されたレーザ光７００で結晶成長基板１００とフロントプレーン２００との界面を照射し、その照射位置をＸ軸方向に走査する。フロントプレーン２００、またはＴｉＮ層などのバッファ層のうち、結晶成長基板１００に接触する領域は、レーザ光７００を吸収して分解（消失）する。レーザ光７００で上記の界面をスキャンすることにより、フロントプレーン２００を結晶成長基板１００から剥離することが可能になる。レーザ光７００の波長は、上述したように典型的には紫外域にある。レーザ光７００の波長は、レーザ光７００が結晶成長基板１００には、ほとんど吸収されず、できるだけフロントプレーン２００またはバッファ層によって吸収されるように選択される。
　レーザ光７００の照射位置は、結晶成長基板１００に対して相対的に移動し、レーサ光７００のスキャンが実行される。レーザリフトオフ装置内において、レーザ光７００を出射する光源および光学装置が固定され、結晶成長基板１００が移動してもよいし、その逆であってもよい。
　この後、図７Ｊに示すように、製造工程中のμＬＥＤデバイス１０００から結晶成長基板１００を除去する。
　次に、拡張フィルム５１０をＸＹ面に平行な方向に拡張することにより、複数の発光素子ユニット１０の中心間距離を広げる。拡張前の中心間距離が、拡張後には、例えば１．２～２．５倍、またはそれ以上（５倍程度）に拡大され得る。図７Ｌに示すように、拡張フィルム５１０を拡張した後、拡張フィルム５１０に支持部材５２０を固定することにより、図１Ａの構成を実現できる。
　なお、図７Ｋの状態から図７Ｌの状態に拡張フィルム５１０を拡張するとき、例えば図８Ａに示す拡張装置８００を用いることができる。拡張装置８００は、円形状の拡張フィルム５１０の円周部分を把持し、加熱しながら拡張フィルム５１０を半径方向の外側に拡大できる構造を有している。図８Ｂは、拡張装置８００が、拡張フィルム５１０を半径方向の外側に拡大した状態を示している。拡張フィルム５１０の拡大・拡張に応じて、拡張フィルム５１０に支持されていた複数の発光素子ユニット１０は、それぞれ、位置をシフトさせて相互の間隔を拡大する。例えば、このように状態で図７Ｌに示すように支持部材５２０を拡張フィルム５１０に固着した後、拡張装置８００から拡張フィルム５２０を外せばよい。
　このあと、図１Ａに示す保護フィルム５４０でフロントプレーン２００の剥離面を覆う。保護フィルム５４０でフロントプレーン２００の剥離面を覆う前に、発光素子ユニット１０の側面に絶縁層を形成したり、空間５３０を絶縁物で埋め込んでもよい。
　上記の例において、拡張フィルム５１０は最終的なμＬＥＤデバイス１０００Ｂの構成要素として機能しているが、本開示の実施形態は、そのような例に限定されない。例えば、図７Ｋを参照しながら説明したように、拡張フィルム５１０をＸＹ面に平行な方向に拡張し、複数の発光素子ユニット１０の中心間距離を広げた後、図９Ａに示すように保持部材５５０で全ての発光素子ユニット１０を固定してもよい。保持部材５５０と発光素子ユニット１０との間には、例えば粘着層（不図示）が設けられている。この後、拡張フィルム５１０を例えば紫外線照射によって剥離する。拡張フィルム５１０が最終的なμＬＥＤデバイス１０００の構成要素として機能する場合は、拡張フィルム５１０に設けられる接着層は、紫外線照射によりその接着力が低下しない接着剤から形成されることが好ましい。また、本実施形態のように、最終的には拡張フィルム５１０を剥離する場合は、拡張フィルム５１０に設けられる接着層の接着力が紫外線照射により低下または消滅することが好ましい。
　次に、図９Ｂに示すように、保持部材５５０に固定された状態の発光素子ユニット１０を支持基板５２０に固定する。保持部材５５０は、前述した保護フィルム５４０として機能するフィルムから形成されていてもよいし、保持部材５５０の上に保護フィルム５４０が貼付されてもよい。あるいは、保持部材５５０を剥離した後、全ての発光素子ユニット１０を覆うように保護フィルム５４０を貼付してもよい。なお、保護フィルム５４０の代わりに、あるいは保護フィルム５４０とともに、タッチセンサを含むフィルムおよび／またはプリント回路基板などの機能層が貼り付けられていてもよい。
　上記の例では、発光素子ユニット１０に分割するための分割溝がバックプレーン４００の側から結晶成長基板１００に達しているが、本開示の実施形態は、そのような例に限定されない。また、図７Ｉの例では、拡張フィルム５１０は、分割が完了した後、バックプレーン４００に貼付されているが、本開示の実施形態は、そのような例に限定されない。図９Ｃに示すように、結晶成長基板１００に達していない分割溝を形成した後、結晶成長基板１００の剥離を行ってもよい。このとき、必要に応じて、バックプレーン４００に保持部材５５０あるいは拡張フィルム５１０を貼付していてもよい。結晶成長基板１００を剥離した後、分割溝から分断するブレーキング工程を行うことにより、個々の発光素子ユニット１０への分割を完成する。ブレーキング工程は、例えばライン状または格子状の剛体を分断したい線に沿って押しあてることによって実施され得る。
　切断をバックプレーン４００の側から実行する場合、結晶性成長基板１００まで切断する必要がないため、切断時間の短縮および刃の消耗の低減が実現する。また、切断溝１０Ｃが結晶成長基板１００に達しない形態によれば、結晶成長基板１００が無傷のまま剥離されるので再利用が可能である。
　図９Ｃに示すように保持部材５５０をバックプレーン４００に貼付していた場合、結晶成長基板１００を剥離した後のフロントプレーン２００に拡張フィルム５１０を貼付してもよい。図９Ｄは、フロントプレーン２００に拡張フィルム５１０が貼付され、かつ、保持部材５５０が剥離された状態を示している。この後、拡張フィルム５１０を拡張し、複数の発光素子ユニット１０の中心間距離を広げる。この後、図９Ｅに示すように、複数の発光素子ユニット１０のバックプレーン４００を支持基板５００に固着させる。その後、拡張フィルム５１０は剥離され、保護フィルムなどで発光素子ユニット１０がカバーされ得る。
　このように、拡張フィルム５１０を用いて発光素子ユニット１０の中心間距離を拡大する態様には、多様なバリエーションがあり得る。
　なお、バックプレーン４００における電気回路が含むＴＦＴの構成は、上記の例に限定されない。
　本開示の実施形態では、ＴＦＴ４０を形成する工程の初期段階において、中間層３００における層間絶縁層３８のコンタクトホール３９を介してフロントプレーン２００の第１および第２コンタクト電極３１、３２に接続される複数の金属層が形成される。これらの金属層は、ＴＦＴ４０のドレイン電極４１またはソース電極４２であり得るが、それらに限定されない。
　本実施形態におけるドレイン電極４１およびソース電極４２は、平坦化された中間層３００における層間絶縁層３８上に金属層を堆積した後、フォトリソグラフィおよびエッチング工程でパターニングされる。このため、フロントプレーン２００（中間層３００）とバックプレーン４００との間で、歩留まり低下を招くような位置合わせずれは生じない。
　＜ＴｉＮバッファ層＞
　図１０は、結晶成長基板１００と各μＬＥＤ２２０のｎ－ＧａＮ層２２ｎとの間に位置する窒化チタニウム（ＴｉＮ）層５０を有するμＬＥＤデバイスの一部を模式的に示す断面図である。ＴｉＮ層５０の厚さは、例えば５ｎｍ以上２０ｎｍ以下であり得る。ＴｉＮ層５０は、サファイア、単結晶シリコン、またはＳｉＣから形成された結晶成長基板１００と組み合わせて好適に利用され得るが、結晶成長基板１００は、これらの基板に限定されない。
　ＴｉＮ層５０は、電気導電性を有する。ＴｉＮ層５０は、結晶成長基板１００を剥離するときに損傷する可能性があるが、結晶成長基板１００が発光素子ユニット１０単位で分割され、発光素子ユニット１０に固着したまま使用される場合、特に有用な効果をもたらす。各発光素子ユニット１０に複数のμＬＥＤ２２０が配列され、少なくとも１個の金属プラグ２４によってμＬＥＤ２２０のｎ－ＧａＮ層２２ｎがバックプレーン４００の電気回路に接続される実施形態では、ｎ－ＧａＮ層２２ｎから金属プラグ２４に流れる電流に対する電気抵抗成分（シート抵抗）が高すぎると、消費電力の増加を招いてしまう。ＴｉＮ層５０は、結晶成長時には格子不整合を緩和するバッファ層として機能して結晶欠陥密度を低減することに寄与するとともに、デバイスの動作時には、上記の電気抵抗成分を低下させることに寄与する。ＴｉＮ層５０の厚さは、電気抵抗成分を低下させて基板側電極として機能させるという観点から、１０ｎｍ以上であることが好ましく、１２ｎｍ以上であることが更に好ましい。一方、μＬＥＤ２２０から放射された光を透過させるという観点からは、ＴｉＮ層５０の厚さを例えば２０ｎｍ以下にすることが好ましい。
　図１０は、個々の発光素子ユニット１０内に複数の複数のμＬＥＤ２２０が含まれ、かつ、結晶成長基板１００の分割片が最終的なμＬＥＤデバイス１０００Ａを構成する実施形態の一部を模式的に示す断面図である。図１０に示される例では、１層の連続したｎ－ＧａＮ層２２ｎ（第２半導体層）が複数のμＬＥＤ２２０によって共有されている。しかし、ｎ－ＧａＮ層２２ｎは、μＬＥＤ２２０ごとに分離されていてもよい。その場合、素子分離領域２４０を規定するトレンチの底は、ＴｉＮ層５０の上面に達し、金属プラグ２４はＴｉＮ層５０に接触する。１枚の連続したＴｉＮ層５０が全てのμＬＥＤ２２０におけるｎ－ＧａＮ層２２ｎに電気的に接続しているため、金属プラグ２４と個々のμＬＥＤ２２０のｎ－ＧａＮ層２２ｎとの電気的導通が確保される。この例において、ＴｉＮ層５０は、複数のμＬＥＤ２２０のｎ側共通電極として機能する。本開示の実施形態では、複数のμＬＥＤ２２０における第２導電側の電極が半導体層またはＴｉＮ層によって共通化されているため、断線に起因して一部のμＬＥＤ２２０に導通不良が生じるという問題が回避される。
　＜金属プラグの他の構成例＞
　以下、個々の発光素子ユニット１０内に複数の複数のμＬＥＤ２２０が含まれ、かつ、結晶成長基板１００の分割片が最終的なμＬＥＤデバイス１０００Ａを構成する実施形態の他の構成例を説明する。
　図１１Ａから図１１Ｆを参照しながら、金属プラグが第２半導体層に接触する窒化チタニウム層を有しているμＬＥＤデバイスの構造および形成方法の例を説明する。半導体積層構造２８０の形成は、前述した方法によって行えばよい。
　まず、図１１Ａに示すように、素子分離領域２４０の形状、位置およびサイズを規定する開口部を有するマスクＭ１を形成した後、素子分離領域２４０が形成されるべき領域にトレンチを形成する。このエッチングは、例えば誘導結合性プラズマ（ＩＣＰ）エッチング法によって行うことができる。具体的には、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＨＣｌ3などの塩素系ガス、または、塩素系ガスを希ガスなどで希釈した混合ガスのプラズマを用いてエッチングが行われ得る。エッチングの深さは、トレンチの底部にｎ－ＧａＮ層２２ｎが現れるように決定される。トレンチは、埋め込み絶縁物２５によって埋められる。具体的には、例えば熱硬化性のポリイミドなどの樹脂材料を塗布した後、例えば４００℃で６０分間の熱処理によって樹脂材料を硬化させることにより、埋め込み絶縁物２５を形成できる。埋め込み絶縁物２５は、樹脂から形成されている必要はなく、例えばシリコン窒化物、シリコン酸化物などの無機絶縁材料から形成されていてもよい。
　本開示の実施形態では、バックプレーン４００に含まれるＴＦＴおよびその他の構成要素を半導体製造技術によってフロントプレーン２００および中間層３００の上層に形成するため、これらの構成要素を形成するためのプロセス温度に耐える材料を用いてフロントプレーン２００および中間層３０を形成する必要がある。例えば、埋め込み絶縁物２５、層間絶縁層３８、絶縁層４６は、有機材料から形成され得るが、この有機材料はバックプレーン４００を形成するプロセスの最高温度に耐える必要がある。具体的には、ＴＦＴを形成する工程で例えば３００℃を超えるような熱処理が行われる場合、３００℃の熱処理でも劣化しにくい耐熱性のある樹脂材料（たとえばポリイミド）から、埋め込み絶縁物２５、層間絶縁層３８、および／または絶縁層４６を形成することができる。
　埋め込み絶縁物２５、層間絶縁層３８および絶縁層４６は、それぞれ、単層構造を有している必要はなく、多層構造を有していてもよい。多層構造は、例えば有機材料と無機材料の積層物（stack）を含み得る。
　次に、図１１Ｂに示すように、埋め込み絶縁物２５に形成するスルーホール２６の形状、位置およびサイズを規定する開口部を有するマスクＭ２を形成する。マスクＭ２は、レジストマスクであり得る。このようなマスクＭ２を形成した後、例えば電子サイクロトロン共鳴（ＥＣＲ）プラズマによる異方性エッチングを行うことにより、図１１Ｃに示すように、スルーホール２６を埋め込み絶縁物２５中に形成することができる。埋め込み絶縁物２５がポリイミドから形成されている場合、エッチングは酸素ガスのプラズマ、またはＣＦ4が添加された酸素ガスのプラズマを用いて行うことができる。埋め込み絶縁物２５がシリコン窒化物またはシリコン酸化物から形成されている場合、例えばＣＦ4またはＣＨＦ3などのガスのプラズマを用いて行うことができる。
　本実施形態では、図１１Ｄに示すように、レジストから形成したマスクＭ２を直ちには除去せずに、スパッタ法などによってＴｉの堆積を行うことにより、スルーホール２６の底部にＴｉ層（厚さ：１０～１５０ｎｍ、典型的には３０ｎｍ程度）２４Ａを形成する。マスクＭ２上にもＴｉ層２４Ｂが形成される。
　次に、図１１Ｅに示すように、スパッタ法などによってＡｌ堆積物（厚さ：５００～２０００ｎｍ）２４Ｃを形成する。Ａｌ堆積物２４Ｃの厚さは、Ａｌ堆積物２４Ｃによってスルーホール２６の内部を満たすように決定される。Ａｌ堆積物２４Ｃは、マスクＭ２上にも形成される。この後、Ｔｉ層２４ＢおよびＡｌ堆積物２４Ｃの不要な部分は、マスクＭ２とともに除去される（リフトオフプロセス）。マスクＭ２を除去した後、必要に応じて平坦化のための研磨を行い、素子分離領域２４０の上面をμＬＥＤ２２０の上面と整合させる。なお、リフトオフプロセスを行うことなく、研磨による平坦化を行ってもよい。
　マスクＭ２を除去した後、平坦化を行う場合は平坦化の前後を問わず、例えば６００℃で３０秒の短時間アニールを行う。図１１Ｆに示されるように、このアニールにより、Ｔｉ層２４Ａの少なくとも一部はｎ－ＧａＮ層２２ｎと反応してＴｉＮ層（厚さ：５～５０ｎｍ）２４Ｄを形成する。ＴｉＮ層２４Ｄは、ｎ－ＧａＮ層２２ｎに対する低抵抗オーミック接触を実現することに寄与する。
　なお、図１１Ｆに示される例において、結晶成長基板１００の上面にはＴｉＮ層５０が存在しているが、ＴｉＮ層５０は必須ではない。結晶成長基板１００の上面には、他のバッファ層が設けられていてもよい。
　次に、図１２Ａから図１２Ｃを参照して、金属プラグ２４が埋め込み絶縁物２５から突出してｎ－ＧａＮ層２２ｎの凹部に接触しているμＬＥＤデバイスの構造および形成方法の例を説明する。
　まず、図１２Ａに示すように、素子分離領域２４０が形成されるべき領域にトレンチを形成する。
　図１２Ｂに示すように、埋め込み絶縁物２５を形成した後、埋め込み絶縁物２５に形成するスルーホール２６の形状、位置およびサイズを規定する開口部を有するマスクＭ２を形成する。マスクＭ２を用いて埋め込み絶縁物２５をエッチングした後、引き続き、ｎ－ＧａＮ層２２ｎをエッチングして凹部２２Ｘを形成する。こうして、埋め込み絶縁物２５の底部よりも深い位置に底部を有するスルーホール２６が形成される。埋め込み絶縁物２５の底部とスルーホール２６の底部との間にある段差は、例えば２００ｎｍ以上１０００ｎｍ以下である。なお、埋め込み絶縁物２５のエッチングとｎ－ＧａＮ層２２ｎのエッチングとは、それぞれに適した異なるエッチング装置および／または異なるエッチングガスを用いて実行され得る。
　図１２Ｃに示すように、スルーホール２６の内壁面および底面にＴｉ層（厚さ：１０～１５０ｎｍ）２４Ａを形成する。ステップカバレージに優れたスパッタ法を用いることにより、スルーホール２６の底面だけではなく内壁面、特にｎ－ＧａＮ層２２ｎの凹部２２Ｘの内壁面上にもＴｉ層２４Ａを形成することができる。この後、前述した方法により、Ａｌ堆積物２４Ｃでスルーホール２６の内部を埋め込む。Ａｌ堆積物２４Ｃの形成の前または後に、例えば６００℃で３０秒の短時間アニールを行う。このアニールにより、Ｔｉ層２４Ａの少なくとも一部はｎ－ＧａＮ層２２ｎと反応してＴｉＮ層（厚さ：５～５０ｎｍ）２４Ｄを形成する。ＴｉＮ層２４Ｄは、ｎ－ＧａＮ層２２ｎの凹部２２Ｘの側面にも形成されるため、ＴｉＮ層２４Ｄとｎ－ＧａＮ層２２ｎとの接触面積が増加する。こうして、より広い接触面積を有するＴｉＮ層２４Ｄは、ｎ－ＧａＮ層２２ｎに対するオーミック接触の抵抗を更に低下させることに寄与する。
　次に、図１３Ａおよび図１３Ｂを参照して、金属プラグ２４が埋め込み絶縁物２５から突出し、ＴｉＮ層５０に接触するＴｉ層２４Ａを有しているμＬＥＤデバイスの構造および形成方法の例を説明する。
　前述した方法と同様の方法により、図１３Ａに示すスルーホール２６を形成する。図１３Ａに示される構造で前述の構造と異なる点は、ｎ－ＧａＮ層２２ｎに形成された凹部２２Ｘの底部がＴｉＮ層５０に達していることにある。言い換えると、スルーホール２６が半導体層を貫通してＴｉＮ層５０に達している。スルーホール２６は、その底部がＴｉＮ層５０を露出させるように形成されることが好ましいが、スルーホール２６は、ＴｉＮ層５０を貫通して結晶成長基板１００に達してもよい。
　次に、図１３Ｂに示すように、スルーホール２６の内壁面および底面にＴｉ層２４Ａを形成する。この後、前述した方法により、Ａｌ堆積物２４Ｃでスルーホール２６の内部を埋め込む。Ａｌ堆積物２４Ｃの形成の前または後に、例えば６００℃で３０秒の短時間アニールを行う。このアニールにより、Ｔｉ層２４Ａの少なくとも一部はｎ－ＧａＮ層２２ｎと反応してＴｉＮ層（厚さ：５～５０ｎｍ）２４Ｄを形成する。ＴｉＮ層２４Ｄは、ｎ－ＧａＮ層２２ｎの凹部２２Ｘの側面に形成される。スルーホール２６の底部では、Ｔｉ層２４ＡがＴｉＮ層５０に接触している。
　この例の改変例においては、Ｔｉ層２４Ａの一部をＴｉＮ層２４Ｄに変化させるアニールを省略してもよい。スルーホール２６の底部において、Ｔｉ層２４ＡとＴｉＮ層５０との間で低抵抗オーミック接触が実現するからである。
　なお、図１３Ｂに示す例において、結晶成長基板１００と各μＬＥＤ２２０のｎ－ＧａＮ層２２ｎとの間にＴｉＮ層５０が必要であるが、図１１Ｆおよび図１２Ｃに示す例において、ＴｉＮ層５０は不可欠ではない。
　上記の例における金属プラグ２４の上面は、各μＬＥＤ２２０の上面とほぼ同じ平面にあるため、その上に半導体製造技術によってＴＦＴ４０などの回路要素および微細な配線を高い精度で形成することが可能になる。
　以下、本開示のμＬＥＤデバイスによるカラーディスプレイの実施形態を説明する。
　＜カラーディスプレイI＞
　以下、図１４を参照しながら、本開示の実施形態におけるフルカラー表示が可能なμＬＥＤデバイス１０００Ｂの構成例を説明する。前述したμＬＥＤデバイス１０００における構成要素に対応する構成要素に同一の参照符号を与え、それらの構成要素の説明はここでは繰り返さない。
　本実施形態におけるμＬＥＤデバイス１０００Ｂは、フロントプレーン２００、中間層３００、バックプレーン４００、および支持基板５００を備えている。これらの要素は、前述した様々な構成を備え得る。
　図１４に示されるμＬＥＤデバイス１０００Ｂは、複数のμＬＥＤ２２０のそれぞれから放射された光を白色光に変換する蛍光体層６００と、白色光の各色成分を選択的に透過するカラーフィルタアレイ６２０とを更に備えている。カラーフィルタアレイ６２０は、蛍光体層６００を間に挟んでフロントプレーン２００に支持されており、レッドフィルタ６２Ｒ、グリーンフィルタ６２Ｇ、およびブルーフィルタ６２Ｂを有している。なお、図示されている例において、フロントプレーン２００上には導電体層としてＴｉＮ層５０が設けられている。また、フロントプレーン２００内においてμＬＥＤは個片化されている。このため、支持基板５００がフレキシブル基板である場合、μＬＥＤデバイス１０００Ｂはフレキシブルディプレイとして機能する。この点については、後述するカラーディプレイでも同様である。
　本実施形態では、μＬＥＤ２２０の発光層２３から放射された光が青の波長（４３５～４８５ｎｍ）を有するように、発光層２３の組成およびバンドギャップが調整されている。
　蛍光体層６００の例は、「量子ドット」と呼ばれる多数のナノ粒子（量子ドット蛍光体）を含有するシートであり得る。量子ドット蛍光体は、例えばＣｄＴｅ、ＩｎＰ、ＧａＮなどの半導体から形成され得る。量子ドット蛍光体は、そのサイズに応じて発する光の波長が変化する。励起光を受けて赤および緑の光を発するように調整された量子ドット分散シートを蛍光体層６００として利用することができる。このような蛍光体層６００を励起する光として青の光を用いると、蛍光体層６００を透過する青の光と、蛍光体層６００の量子ドットで赤または緑に変換された光とが混合して形成された白色光が蛍光体層６００から出射され得る。
　量子ドット蛍光体の粒径は、例えば２ｎｍ以上３０ｎｍ以下である。粒径が１０μｍを超えている一般的な蛍光体粉末粒子に比べると、量子ドット蛍光体の粒径は著しく小さい。μＬＥＤ２２０が例えば５～１０μｍ程度の狭ピッチで配列されているとき、粒径が１０μｍを超える蛍光体粉末粒子では、効率的な波長変換が難しくなる。また、通常の蛍光体粉末粒子を粉砕して粒径を１μｍよりも小さくすると、蛍光体としての性能が著しく低下することが知られている。
　蛍光体層６００は、主として青の光（励起光）をレイリー散乱させるようなサイズを有する散乱体を含んでいてもよい。レイリー散乱は、励起光の波長よりも小さな粒子によって引き起こされる。青の光を選択的に散乱させる散乱体としては、１０ｎｍ以上５０ｎｍ以下の直径（典型的には３０ｎｍ以下）を有する酸化チタン（ＴｉＯ2）超微粒子が好適に用いられ得る。特に、ルチル型結晶のＴｉＯ2超微粒子は、物理的化学的に安定であるため好ましい。このようなＴｉＯ2超微粒子は、青の波長よりも長い波長の色（緑および赤）の光を散乱させる効果は低い。
　ＴｉＯ2超微粒子を蛍光体層６００内で均一に分散させるには、アルカノールアミン、ポリオール、シロキサン、カルボン酸（例えばステアリン酸またはラウリン酸）などの有機物を用いた表面処理を行うことが好ましい。また、Ａｌ（ＯＨ）3またはＳｉＯ2などの無機物を用いて表面処理を行ってもよい。
　青散乱体としては、酸化チタン微粒子に代えて、あるいは酸化チタン微粒子とともに酸化亜鉛微粒子（粒子径：例えば２０ｎｍ以上１００ｎｍ以下）を用いても良い。このような青散乱体が均一に分散されていることにより、方向に依存した色むらが生じにくくなり、視野角特性に優れた表示が実現する。
　カラーフィルタアレイ６２０におけるレッドフィルタ６２Ｒ、グリーンフィルタ６２Ｇ、およびブルーフィルタ６２Ｂは、それぞれ、μＬＥＤ２２０に対向する位置に配置される。レッドフィルタ６２Ｒ、グリーンフィルタ６２Ｇ、およびブルーフィルタ６２Ｂは、それぞれ、対応するμＬＥＤ２２０から放射された光によって励起された蛍光体層６００から白色光を受け、その白色光に含まれる赤成分、緑成分、および青成分を透過する。
　各μＬＥＤ２２０から放射された光を、対応するレッドフィルタ６２Ｒ、グリーンフィルタ６２Ｇ、およびブルーフィルタ６２Ｂのいずれかに効率的に入射させるためには、金属プラグ２４、２５０が個々の各μＬＥＤデバイス１０００Ｂを取り囲む形状を有していることが望ましい。
　カラーフィルタアレイ６２０において、レッドフィルタ６２Ｒ、グリーンフィルタ６２Ｇ、およびブルーフィルタ６２Ｂの間は、遮光性または吸光性を有する材料から形成されたブラックマトリックスとして機能する部分が位置していることが好ましい。
　蛍光体層６００は、カラーフィルタアレイ６２０に積層された（stacked）蛍光体シートであってもよい。
　蛍光体層６００は、量子ドット蛍光体が分散されたシートである必要はない。量子ドット蛍光体（蛍光体粉末）を樹脂に分散してフロントプレーン２００の剥離面側に塗布・硬化することにより、蛍光体層６００を形成してもよい。この場合、蛍光体粉末はフロントプレーン２００の剥離面側に位置している。
　蛍光体層６００およびカラーフィルタアレイ６２０以外の光学シート、保護シート、またはタッチセンサなどがフロントプレーン２００に取り付けられていてもよい。このことは、後述する他の実施形態でも同様である。
　＜カラーディスプレイII＞
　以下、図１５および図１６を参照しながら、本開示の実施形態におけるフルカラー表示が可能なμＬＥＤデバイス１０００Ｃの構成例を説明する。図１６は、μＬＥＤデバイス１０００Ｃの斜視図である。
　本実施形態におけるμＬＥＤデバイス１０００Ｃは、フロントプレーン２００、中間層３００、バックプレーン４００、および支持基板５００を備えている。これらの要素は、前述した様々な構成を備え得る。
　図示されているμＬＥＤデバイス１０００Ｃは、フロントプレーン２００に支持され、複数のμＬＥＤから放射された光がそれぞれ入射する複数の画素開口部６４５を規定するバンク層（厚さ：０．５～３．０μｍ）６４０を備えている。また、μＬＥＤデバイス１０００Ｃは、バンク層６４０の複数の画素開口部６４５にそれぞれ配置された赤蛍光体６４Ｒ、緑蛍光体６４Ｇ、および青散乱体６４Ｂを備えている。赤蛍光体６４Ｒは、μＬＥＤ２２０から放射された青の光を赤の光に変換し、緑蛍光体６４Ｇは、μＬＥＤ２２０から放射された青の光を緑の光に変換する。青散乱体６４Ｂは、μＬＥＤ２２０から放射された青の光を散乱する。青散乱体６４Ｂは、赤蛍光体６４Ｒまたは緑蛍光体６４Ｇから発せられた光の強度が示す放射角依存性（例えばランバーシアン分布）に似た放射角依存性を持つように設計され得る。
　本実施形態では、μＬＥＤ２２０の発光層２３から放射された光が青の波長（４３５～４８５ｎｍ）を有するように、発光層２３の組成およびバンドギャップが調整されている。
　図１５に示されている例において、μＬＥＤデバイス１０００Ｃは、バンク層６４０における画素開口部６４５を覆う透明保護層６５０を備えている。簡単のため、図１６では、透明保護層６５０の記載は省略されている。透明保護層６５０は、赤蛍光体６４Ｒおよび緑蛍光体６４Ｇが吸湿によって劣化しやすい場合、大気中の水分がこれらの蛍光体に悪影響を与えないように封止機能を発揮することが望ましい。透明保護層６５０は、有機層および無機層の積層体であってもよい。
　バンク層６４０は、例えば格子形状を有しており、黒色染料が溶解した遮光材料、または、カーボンブラックのような黒色顔料が分散された遮光材料から形成され得る。バンク層６４０は、感光性材料、アクリル、ポリイミドなどの樹脂材料、低融点ガラスを含むペースト材料、ゾルゲル材料（例えばＳＯＧ）などから形成され得る。バンク層６４０を感光性材料から形成するときは、フロントプレーン２００に感光性材料を塗布した後、リソグラフィ工程で露光・現像によるパターニングを行うことにより、所定位置に画素開口部６４５を形成すればよい。画素開口部６４５の位置および大きさは、μＬＥＤ２２０の配置に整合するように決定される。画素開口部６４５のサイズは、例えば１０μｍ×１０μｍ以下であり得る。赤蛍光体６４Ｒ、緑蛍光体６４Ｇ、および青散乱体６４Ｂの粒径は、１μｍ以下であることが望ましい。赤蛍光体６４Ｒおよび緑蛍光体６４Ｇは、それぞれ、量子ドット蛍光体から好適に形成され得る。青散乱体６４Ｂは、粒径が１０ｎｍ以上６０ｎｍ以下の透明な粉末粒子から形成され得る。
　青散乱体６４Ｂは、μＬＥＤ２２０から放射される青の光の波長（例えば約４５０ｎｍ）の１０％程度の粒径を持つ粒子を、その屈折率（ｎ）よりも充分に低い屈折率を有するマトリックス材料に分散させることによって形成され得る。このようにして形成された青散乱体６４Ｂは、青の光にレイリー散乱を生じさせることができる。青散乱体６４Ｂを構成する粉末粒子は、例えば酸化チタン（ｎ＝２．５～２．７）、酸化クロム（ｎ＝２．５）、酸化ジルコニウム（ｎ＝２．２）、酸化亜鉛（ｎ＝１．９５）、アルミナ（ｎ＝１．７６）などの無機酸化物から形成され得る。マトリックス材料の屈折率は、粉末粒子の屈折率よりも０．２５以上、例えば０．５以上低いことが望ましい。
　フロントプレーン２００の剥離面は、μＬＥＤ２２０から放射された光に作用する凹凸表面を有していてもよい。そのような凹凸表面の存在は、赤蛍光体６４Ｒ、緑蛍光体６４Ｇ、および青散乱体６４Ｂから出射される光の放射強度依存性、またはフロントプレーン２００の剥離面における反射率を調整する。
　＜カラーディスプレイIII＞
　以下、図１７を参照しながら、本開示の実施形態におけるフルカラー表示が可能なμＬＥＤデバイス１０００Ｄの構成例を説明する。前述したμＬＥＤデバイス１０００Ａにおける構成要素に対応する構成要素に同一の参照符号を与え、それら構成要素の説明はここでは繰り返さない。
　本実施形態におけるμＬＥＤデバイス１０００Ｄは、フロントプレーン２００、中間層３００、バックプレーン４００、および支持基板５００を備えている。これらの要素は、前述した様々な構成を備え得る。
　図１７に示されるμＬＥＤデバイス１０００Ｄは、複数のμＬＥＤ２２０のそれぞれから放射された光を白色光に変換する蛍光体層６００Ｘと、白色光の各色成分を選択的に透過するカラーフィルタアレイ６２０とを更に備えている。カラーフィルタアレイ６２０は、蛍光体層６００Ｘを間に挟んでフロントプレーン２００に支持されており、レッドフィルタ６２Ｒ、グリーンフィルタ６２Ｇ、およびブルーフィルタ６２Ｂを有している。
　本実施形態では、μＬＥＤ２２０の発光層２３から放射された光が紫外の波長（例えば３６５～４００ｎｍ）または青紫の波長（４００ｎｍ～４２０ｎｍ。典型的には、４０５ｎｍ）を有するように、発光層２３の組成およびバンドギャップが調整されている。具体的には、発光層２３を構成するＩｎyＧａ1-yＮにおけるＩｎの組成比率ｙを、例えば０≦ｙ≦０．１５の範囲内に設定する。ｙ＝０のとき、波長３６５ｎｍの発光が得られる。ｙ＝０．１のとき、青紫の波長を有する発光が得られる。なお、発光層２３を構成する半導体層をＡｌＧａＮまたはＩｎＡｌＧａＮから形成することにより、３６５ｎｍよりも短い波長を有する光を放射されることもできる。
　蛍光体層６００Ｘの例は、「量子ドット」と呼ばれる多数のナノ粒子（量子ドット蛍光体）を含有するシートであり得る。量子ドット蛍光体は、例えばＣｄＴｅ、ＩｎＰ、ＧａＮなどの半導体から形成され得る。量子ドット蛍光体は、そのサイズに応じて発する光の波長が変化する。励起光を受けて赤、緑、および青の光を発するように調整された量子ドット分散シートを蛍光体層６００Ｘとして利用することができる。このような蛍光体層６００Ｘを励起する光として紫外または青紫の光を用いると、蛍光体層６００Ｘの量子ドットで励起光から赤、緑、または青に変換された光が混合して形成された白色光が蛍光体層６００Ｘから出射され得る。
　量子ドットの蛍光体は、有機樹脂、低融点ガラスなどの無機材料、または、有機材料と無機材料のハイブリット材料から形成されたマトリクス内に分散されて使用される。分散される蛍光体の量（重量比率）は、青、緑、赤の順序で少なくなる。
　ある例における量子ドット蛍光体は、コア・シェル構造を有している。コアは、例えばＣｄＳ、ＩｎＰ、ＩｎＧａＰ、ＩｎＮ、ＣｄＳｅ、ＧａＩｎＮ、またはＺｎＣｄＳｅから形成され得る。特に波長３６０ｎｍ～４６０ｎｍの発光を得る場合、ＣｄＳからコアが形成された蛍光体を好適に用いることができる。ＣｄＳからコアを形成する場合、コアの粒子径を４．０ｎｍ～７．３ｎｍの範囲で調整すると、波長４４０ｎｍ～４６０ｎｍの青の発光を得ることができる。他の材料（ＩｎＰ、ＩｎＧａＰ、ＩｎＮ、ＣｄＳｅ）からコアを形成する場合、例えば、青の光（中心波長４７５ｎｍ）は１．４ｎｍ～３．３ｎｍの粒子径、緑の光（中心波長５３０ｎｍ）は１．７ｎｍ～４．２ｎｍの粒子径、赤の光（中心波長６３０ｎｍ）は２．０ｎｍ～６．１ｎｍの粒子径で得ることが可能である。どのような材料から量子ドットを形成するかは、量子効率、粒子径などに基づいて適宜決定され得る。なお、Ｉｎ0.5Ｇａ0.5Ｐからコアを形成した量子ドット蛍光体は、相対的に粒子径が大きいため、製造しやすいという利点がある。より高い量子効率を実現したい場合には、例えばＧａを含有しないＩｎＰからコアが形成された量子ドットを用いることが望ましい。
　本実施形態におけるμＬＥＤデバイス１０００Ｄが前述したμＬＥＤデバイス１０００Ｂと異なる点は、μＬＥＤ２２０から放射された光（励起光）の波長、および、蛍光体の構成にある。その他の点において、μＬＥＤデバイス１０００ＤはμＬＥＤデバイス１０００Ｂの構成と同様の構成を備えていてもよい。
　μＬＥＤ２２０から放射された光をそのまま色の三原色のひとつとして用いる代わりに、本実施形態では、μＬＥＤ２２０から放射された光を赤、緑、および青のそれぞれの蛍光体を励起するために用いている。このため、μＬＥＤ２２０の発光波長が変動またはシフトしても、色むらが発生しにくくなる。μＬＥＤ２２０の発光波長は、発光層２３の組成比率、駆動電流の大きさ、温度などによって変動し得る。しかし、本実施形態では、３原色のそれぞれに量子ドットの蛍光体を用いているため、上記の原因から励起光の波長が変動しても、蛍光体から出る光の波長にはほとんど影響しない。このため、本実施形態によれば、色むらが生じにくく、より優れた表示特性が実現する。
　＜カラーディスプレイIＶ＞
　以下、図１８を参照しながら、本開示の実施形態におけるフルカラー表示が可能なμＬＥＤデバイス１０００Ｅの構成例を説明する。
　本実施形態におけるμＬＥＤデバイス１０００Ｅは、フロントプレーン２００、中間層３００、バックプレーン４００、および支持基板５００を備えている。これらの要素は、前述した様々な構成を備え得る。ただし、本実施形態では、図１７の例と同様に、μＬＥＤ２２０の発光層２３から放射された光が紫外の波長（例えば３６５～４００ｎｍ）または青紫（例えば４００～４２０ｎｍ。典型的には４０５ｎｍ）の波長を有するように、発光層２３の組成およびバンドギャップが調整されている。
　図示されているμＬＥＤデバイス１０００Ｅは、フロントプレーン２００上の保護フィルム５４０に支持され、複数のμＬＥＤから放射された励起光がそれぞれ入射する複数の画素開口部６４５を規定するバンク層（厚さ：０．５～３．０μｍ）６４０を備えている。また、μＬＥＤデバイス１０００Ｅは、バンク層６４０の複数の画素開口部６４５にそれぞれ配置された量子ドットの赤蛍光体６５Ｒ、量子ドットの緑蛍光体６５Ｇ、および量子ドットの青蛍光体６５Ｂを備えている。赤蛍光体６５Ｒは、μＬＥＤ２２０から放射された励起光を赤の光に変換し、緑蛍光体６５Ｇは、μＬＥＤ２２０から放射された励起光を緑の光に変換する。青蛍光体６５Ｂは、μＬＥＤ２２０から放射された励起光を青の光に変換する。
　各色の量子ドット蛍光体６５Ｒ、６５Ｇ、６５Ｂは、カラーディスプレイIＶの蛍光体層６００Ｘについて説明した材料から形成され得る。蛍光体層６００Ｘでは、励起光を赤、緑、青の光に変換する量子ドット蛍光体が混在しているが、本実施形態では、異なる色の量子ドット蛍光体６５Ｒ、６５Ｇ、６５Ｂが、空間的に分離した領域に位置している。
　本実施形態におけるμＬＥＤデバイス１０００Ｅが前述したμＬＥＤデバイス１０００Ｄと異なる点は、μＬＥＤ２２０から放射された光（励起光）の波長、および、蛍光体の構成にある。その他の点において、μＬＥＤデバイス１０００ＥはμＬＥＤデバイス１０００Ｄの構成と同様の構成を備えていてもよい。
　μＬＥＤ２２０から放射された光をそのまま色の三原色のひとつとして用いる代わりに、本実施形態では、μＬＥＤ２２０から放射された光を赤、緑、および青のそれぞれの蛍光体を励起するために用いている。このため、前述したように、μＬＥＤ２２０の発光波長が変動またはシフトしても、色むらが発生しにくく、より優れた表示特性が実現する。
　本発明の実施形態は、新しいマイクロＬＥＤデバイスを提供する。マイクロＬＥＤデバイスは、ディスプレイとして用いられる場合、スマートフォン、タブレット端末、車載用ディスプレイ、および中小型から大型のテレビジョン装置に広く適用され得る。マイクロＬＥＤデバイスの用途は、ディスプレイに限定されない。
　２１・・・第１半導体層、２２・・・第２半導体層、２３・・・発光層、２４・・・金属プラグ、２５・・・埋め込み絶縁物、３１・・・第１コンタクト電極、３２・・・第２コンタクト電極、３６・・・ビア電極、３８・・・層間絶縁層、１００・・・結晶成長基板、２００・・・フロントプレーン、２２０・・・μＬＥＤ、２４０・・・素子分離領域、３００・・・中間層、４００・・・バックプレーン、１０００・・・μＬＥＤデバイス

Claims (20)

  1. 　支持基板と、
    　フロントプレーンであって、それぞれが第１導電型の第１半導体層および第２導電型の第２半導体層を有する複数のマイクロＬＥＤ、ならびに前記複数のマイクロＬＥＤの間に位置する素子分離領域を含み、前記素子分離領域が、前記第２半導体層に電気的に接続された少なくともひとつの金属プラグを有している、フロントプレーンと、
    　前記フロントプレーンに支持された中間層であって、それぞれが前記複数のマイクロＬＥＤの前記第１半導体層に電気的に接続された複数の第１コンタクト電極、および前記金属プラグに接続された少なくともひとつの第２コンタクト電極を含む、中間層と、
    　前記中間層に支持されたバックプレーンであって、前記複数の第１コンタクト電極および前記少なくともひとつの第２コンタクト電極を介して前記複数のマイクロＬＥＤに電気的に接続された電気回路を有し、前記電気回路は複数の薄膜トランジスタを含む、バックプレーンと、
    を備え、
    　前記フロントプレーン、前記中間層、および前記バックプレーンは、二次元的に配列された複数の発光素子ユニットに分割されており、前記複数の発光素子ユニットは前記支持基板に支持されており、
    　前記複数の薄膜トランジスタのそれぞれは、前記フロントプレーンおよび／または前記中間層上に成長した半導体層を有している、マイクロＬＥＤデバイス。
  2. 　前記支持基板は、面内方向に延伸した拡張フィルムを含んでいる、請求項１に記載のマイクロＬＥＤデバイス。
  3. 　前記複数の発光素子ユニットのそれぞれにおいて、前記フロントプレーンの前記素子分離領域は、前記複数のマイクロＬＥＤの側面を覆う絶縁物を有しており、前記絶縁物は、前記金属プラグのための少なくともひとつのスルーホールを有している、請求項１または２に記載のマイクロＬＥＤデバイス。
  4. 　前記複数の発光素子ユニットのそれぞれにおいて、前記フロントプレーンは、平坦な表面を有しており、
    　前記平坦な表面は前記中間層に接している、請求項１から３のいずれかに記載のマイクロＬＥＤデバイス。
  5. 　前記複数の発光素子ユニットのそれぞれにおいて、前記中間層は、平坦な表面を有する層間絶縁層を含み、
    　前記層間絶縁層は、前記複数の第１コンタクト電極および前記少なくともひとつの第２コンタクト電極をそれぞれ前記電気回路に接続するための複数のコンタクトホールを有している、請求項１から４のいずれかに記載のマイクロＬＥＤデバイス。
  6. 　前記複数の発光素子ユニットのそれぞれは、複数のマイクロＬＥＤを含み、各マイクロＬＥＤの前記第２半導体層を電気的に接続する導電体層を有する、請求項１から５いずれかに記載のマイクロＬＥＤデバイス。
  7. 　結晶成長基板に支持されたフロントプレーンであって、それぞれが第１導電型の第１半導体層および第２導電型の第２半導体層を有する複数のマイクロＬＥＤ、ならびに前記複数のマイクロＬＥＤの間に位置する素子分離領域を含み、前記素子分離領域が、前記第２半導体層に電気的に接続された少なくともひとつの金属プラグを有している、フロントプレーン、および
    　前記フロントプレーンに支持された中間層であって、それぞれが前記複数のマイクロＬＥＤの前記第１半導体層に電気的に接続された複数の第１コンタクト電極、および前記金属プラグに接続された少なくともひとつの第２コンタクト電極を含む、中間層、
    を備える積層構造体を用意する工程と、
    　前記積層構造体上にバックプレーンを形成する工程であって、前記複数の第１コンタクト電極および前記少なくともひとつの第２コンタクト電極を介して前記複数のマイクロＬＥＤに電気的に接続された電気回路を有し、前記電気回路は複数の薄膜トランジスタを含む、バックプレーンを形成する工程と、
    　前記積層構造体および前記バックプレーンを複数の発光素子ユニットに分割する工程と、
    　前記バックプレーンを拡張フィルムで覆い、前記積層構造体および前記バックプレーンを前記拡張フィルムに固定する工程と、
    　前記積層構造体、前記バックプレーン、および前記拡張フィルムを、前記結晶成長基板から剥離する剥離工程と、
    　前記拡張フィルムを拡張することにより、前記複数の発光素子ユニットの間隔を広くする工程と、
    を含み、
    　前記バックプレーンを形成する工程は、
    　前記積層構造体上に半導体層を堆積する工程と、
    　前記積層構造体上の前記半導体層をパターニングする工程と、
    を含む、マイクロＬＥＤデバイスの製造方法。
  8. 　前記拡張フィルムに固定された前記複数の発光素子ユニットを支持するフレキシブル基板の少なくとも一部として前記拡張フィルムを使用する、請求項７に記載の製造方法。
  9. 　前記拡張フィルムに固定された前記複数の発光素子ユニットを支持基板上に転写する工程を含む、請求項７に記載の製造方法。
  10. 　前記積層構造体および前記バックプレーンを複数の発光素子ユニットに分割する工程は、
    　前記バックプレーン側から前記結晶成長基板に到達する切断溝を形成することを含む、請求項７から９のいずれかに記載の製造方法。
  11. 　前記積層構造体および前記バックプレーンを複数の発光素子ユニットに分割する工程は、
    　前記結晶成長基板をダイシングテープに固定する工程と、
    　前記バックプレーン側から前記結晶成長基板の途中または下面に到達する切断溝を形成する工程と、
    を含む、請求項７から９のいずれかに記載の製造方法。
  12. 　前記積層構造体および前記バックプレーンを複数の発光素子ユニットに分割する工程は、
    　前記バックプレーン側から前記結晶成長基板には届かない切断溝を形成することを含む、請求項７から９のいずれかに記載の製造方法。
  13. 　前記積層構造体および前記バックプレーンを複数の発光素子ユニットに分割する工程は、
    　前記剥離工程の後、前記切断溝から前記積層構造体を分断するブレーキング工程を行うことを含む、請求項１２に記載の製造方法。
  14. 　前記剥離工程は、前記結晶成長基板を透過する光で前記結晶成長基板と前記フロントプレーンとの界面を照射する工程を含む、請求項７から１３のいずれかに記載の製造方法。
  15. 　結晶成長基板に支持されたフロントプレーンであって、それぞれが第１導電型の第１半導体層および第２導電型の第２半導体層を有する複数のマイクロＬＥＤ、ならびに前記複数のマイクロＬＥＤの間に位置する素子分離領域を含み、前記素子分離領域が、前記第２半導体層に電気的に接続された少なくともひとつの金属プラグを有している、フロントプレーン、および
    　前記フロントプレーンに支持された中間層であって、それぞれが前記複数のマイクロＬＥＤの前記第１半導体層に電気的に接続された複数の第１コンタクト電極、および前記金属プラグに接続された少なくともひとつの第２コンタクト電極を含む、中間層、
    を備える積層構造体を用意する工程と、
    　前記積層構造体上にバックプレーンを形成する工程であって、前記複数の第１コンタクト電極および前記少なくともひとつの第２コンタクト電極を介して前記複数のマイクロＬＥＤに電気的に接続された電気回路を有し、前記電気回路は複数の薄膜トランジスタを含む、バックプレーンを形成する工程と、
    　前記バックプレーンを拡張フィルムで覆い、前記積層構造体および前記バックプレーンを前記拡張フィルムに固定する工程と、
    　前記積層構造体、前記バックプレーン、および前記拡張フィルムを、前記結晶成長基板から剥離する剥離工程と、
    　前記素子分離領域に対するダイシングを行うことにより、前記積層構造体および前記バックプレーンを、それぞれが前記拡張フィルムに支持された複数の発光素子ユニットに分割する工程と、
    　前記拡張フィルムを拡張することにより、前記複数の発光素子ユニットの間隔を広くする工程と、
    を含み、
    　前記バックプレーンを形成する工程は、
    　前記積層構造体上に半導体層を堆積する工程と、
    　前記積層構造体上の前記半導体層をパターニングする工程と、
    を含む、マイクロＬＥＤデバイスの製造方法。
  16. 　前記拡張フィルムに固定された前記複数の発光素子ユニットを支持するフレキシブル基板の少なくとも一部として前記拡張フィルムを使用する、請求項１５に記載の製造方法。
  17. 　前記拡張フィルムに固定された前記複数の発光素子ユニットを支持基板上に転写する工程を含む、請求項１５に記載の製造方法。
  18. 　前記積層構造体および前記バックプレーンを前記複数の発光素子ユニットに分割する工程は、前記拡張フィルムに達しない切断溝を前記積層構造体および前記バックプレーンに形成することを含む、請求項１５から１７のいずれかに記載の製造方法。
  19. 　前記積層構造体および前記バックプレーンを前記複数の発光素子ユニットに分割する工程は、
    　前記ダイシングを行った後、前記切断溝から前記積層構造体を分断するブレーキング工程を行うことを含む、請求項１８に記載の製造方法。
  20. 　前記剥離工程は、前記結晶成長基板を透過する光で前記結晶成長基板と前記フロントプレーンとの界面を照射する工程を含む、請求項１５から１９のいずれかに記載の製造方法。
PCT/JP2019/002816 2019-01-28 2019-01-28 マイクロｌｅｄデバイスおよびその製造方法 WO2020157811A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2019/002816 WO2020157811A1 (ja) 2019-01-28 2019-01-28 マイクロｌｅｄデバイスおよびその製造方法
JP2020568901A JPWO2020157811A1 (ja) 2019-01-28 2019-01-28 マイクロｌｅｄデバイスおよびその製造方法
US17/425,523 US20220093579A1 (en) 2019-01-28 2019-01-28 Micro led device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/002816 WO2020157811A1 (ja) 2019-01-28 2019-01-28 マイクロｌｅｄデバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
WO2020157811A1 true WO2020157811A1 (ja) 2020-08-06

Family

ID=71842160

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/002816 WO2020157811A1 (ja) 2019-01-28 2019-01-28 マイクロｌｅｄデバイスおよびその製造方法

Country Status (3)

Country Link
US (1) US20220093579A1 (ja)
JP (1) JPWO2020157811A1 (ja)
WO (1) WO2020157811A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038841A (zh) * 2021-11-25 2022-02-11 京东方科技集团股份有限公司 背板、背光模组、显示装置
JP7251672B1 (ja) 2022-03-30 2023-04-04 信越半導体株式会社 発光素子の製造方法
WO2024202658A1 (ja) * 2023-03-29 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 発光装置および画像表示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7553915B2 (ja) * 2020-04-15 2024-09-19 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
CN114038984B (zh) * 2021-12-02 2023-03-31 业成科技（成都）有限公司 微发光二极体显示器和其形成方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789766A (en) * 1997-03-20 1998-08-04 Motorola, Inc. Led array with stacked driver circuits and methods of manfacture
JP2007158152A (ja) * 2005-12-07 2007-06-21 Disco Abrasive Syst Ltd 加工装置
JP2012525697A (ja) * 2009-05-01 2012-10-22 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 無パッケージのｌｅｄのエッジ発光の制御
JP2013201340A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体発光装置及びその製造方法
US20150325598A1 (en) * 2012-12-14 2015-11-12 Osram Opto Semiconductors Gmbh Display device and method for producing a display device
JP2016154213A (ja) * 2015-02-16 2016-08-25 株式会社東芝 半導体発光装置
US20160293586A1 (en) * 2015-03-30 2016-10-06 Emagin Corporation Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
US20170365736A1 (en) * 2014-12-01 2017-12-21 Osram Opto Semiconductors Gmbh Semiconductor chip, method for producing a plurality of semiconductor chips and method for producing an electronic or optoelectronic device and electronic or optoelectronic device
US20180211991A1 (en) * 2017-01-26 2018-07-26 Acer Incorporated Light emitting diode display and fabricating method thereof
JP2018533220A (ja) * 2015-11-10 2018-11-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987765B2 (en) * 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
GB201420452D0 (en) * 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789766A (en) * 1997-03-20 1998-08-04 Motorola, Inc. Led array with stacked driver circuits and methods of manfacture
JP2007158152A (ja) * 2005-12-07 2007-06-21 Disco Abrasive Syst Ltd 加工装置
JP2012525697A (ja) * 2009-05-01 2012-10-22 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 無パッケージのｌｅｄのエッジ発光の制御
JP2013201340A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体発光装置及びその製造方法
US20150325598A1 (en) * 2012-12-14 2015-11-12 Osram Opto Semiconductors Gmbh Display device and method for producing a display device
US20170365736A1 (en) * 2014-12-01 2017-12-21 Osram Opto Semiconductors Gmbh Semiconductor chip, method for producing a plurality of semiconductor chips and method for producing an electronic or optoelectronic device and electronic or optoelectronic device
JP2016154213A (ja) * 2015-02-16 2016-08-25 株式会社東芝 半導体発光装置
US20160293586A1 (en) * 2015-03-30 2016-10-06 Emagin Corporation Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
JP2018533220A (ja) * 2015-11-10 2018-11-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
US20180211991A1 (en) * 2017-01-26 2018-07-26 Acer Incorporated Light emitting diode display and fabricating method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038841A (zh) * 2021-11-25 2022-02-11 京东方科技集团股份有限公司 背板、背光模组、显示装置
JP7251672B1 (ja) 2022-03-30 2023-04-04 信越半導体株式会社 発光素子の製造方法
WO2023190082A1 (ja) * 2022-03-30 2023-10-05 信越半導体株式会社 発光素子の製造方法
JP2023149016A (ja) * 2022-03-30 2023-10-13 信越半導体株式会社 発光素子の製造方法
WO2024202658A1 (ja) * 2023-03-29 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 発光装置および画像表示装置

Also Published As

Publication number Publication date
JPWO2020157811A1 (ja) 2021-11-25
US20220093579A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
WO2020157811A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100302A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100300A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100294A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020115851A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100301A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100292A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100293A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100295A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100298A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100303A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100291A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020121449A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100290A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020136846A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100296A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100297A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020100299A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
WO2020255348A1 (ja) マイクロｌｅｄデバイスおよびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19913933

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020568901

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19913933

Country of ref document: EP

Kind code of ref document: A1