[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011049523A - 電子部品搭載用パッケージおよびそれを用いた電子装置 - Google Patents

電子部品搭載用パッケージおよびそれを用いた電子装置 Download PDF

Info

Publication number
JP2011049523A
JP2011049523A JP2010060798A JP2010060798A JP2011049523A JP 2011049523 A JP2011049523 A JP 2011049523A JP 2010060798 A JP2010060798 A JP 2010060798A JP 2010060798 A JP2010060798 A JP 2010060798A JP 2011049523 A JP2011049523 A JP 2011049523A
Authority
JP
Japan
Prior art keywords
base
electronic component
hole
substrate
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010060798A
Other languages
English (en)
Other versions
JP5409456B2 (ja
Inventor
Masahiko Taniguchi
雅彦 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010060798A priority Critical patent/JP5409456B2/ja
Publication of JP2011049523A publication Critical patent/JP2011049523A/ja
Application granted granted Critical
Publication of JP5409456B2 publication Critical patent/JP5409456B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 大出力の電子部品を搭載しても、電子部品から発生する熱を効果的に放散できる、小型の電子部品搭載用パッケージを提供する。
【解決手段】 上面に電子部品6の搭載部1aを、および上面から下面にかけて第1の貫通孔1bを有する第1の基体1と、外周部が第1の基体1の下面に接合された、第1の貫通孔1bに対応して上面から下面にかけて第2の貫通孔2bを有する第2の基体2と、第2の貫通孔2bに充填された封止材3を貫通して固定され、一端が第1の貫通孔1bを通って第1の基体1の上面から突出している信号端子5とを具備しており、第2の基体2の熱伝導率よりも第1の基体1の熱伝導率の方が大きい電子部品搭載用パッケージである。電子部品6の搭載部1aの面積を大きくすることができ、発生した熱を熱伝導率の大きい第1の基体を介して外部に放出することができる。
【選択図】 図2

Description

本発明は、光通信分野等に用いられる光半導体素子等の電子部品を搭載して収納するための電子部品搭載用パッケージおよびそれを用いた電子装置に関する。
近年、40km以下の伝送距離における高速通信に対する需要が急激に増加しており、高速大容量な情報伝送に関する研究開発が進められている。とりわけ、光通信装置を用いて光信号を受発信する半導体装置等の電子装置の高速化が注目されており、電子装置による光信号の高出力化と高速化が伝送容量を向上させるための課題であるとして研究開発されている。
従来の半導体装置に代表される電子装置の光出力は0.2〜0.5mW程度であり、電子部品として用いられる半導体素子の駆動電力は5mW程度であった。しかし、より大出力の半導体装置では、光出力が1mWのレベルになってきており、また、半導体素子の駆動電力も10mW以上が要求されている。さらに、従来の半導体装置による伝送容量は2.5〜10G
bps(Giga bit per second)程度であったが、近年では25〜40Gbps程度まで向上
してきており、半導体装置をより高出力化させ、高速化させることが要求されている。
従来の光通信装置に用いられているLD(Laser Diode:レーザーダイオード)やPD(Photo Diode:フォトダイオ−ド)等の光半導体素子を含む電子部品を搭載する電子部品搭載用パッケージおよびこれを用いた電子装置を図11に断面図で示す。
従来の電子部品搭載用パッケージは、上面に電子部品26の搭載部21aを有する鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や鉄(Fe)−マンガン(Mn)合金等の金属から成る円板状の基体21と、基体21の上面から下面に形成された直径が0.5〜2mm
の貫通孔21bの中心部に挿通されるとともに、少なくとも下端部が貫通孔21bから突出するように封止材23を介して固定された信号端子25とを具備しているものであった。信号端子25の固定はホウケイ酸等を主成分とする絶縁ガラスから成る封止材23を介して行なわれ、封止材23によって基体21と信号端子25とが電気的に絶縁されている。また、基体21の下面には、2つの貫通孔21b・21bの間に接地端子29が接続されている。この電子部品搭載用パッケージの搭載部21aに必要に応じて回路基板26aを介して電子部品26を搭載し、電子部品搭載用パッケージの信号端子25の上端部と電子部品26の端子とを回路基板26aを介して電気的に接続し、基体21の上面の外周領域に、電子部品26を覆うようにFe−Ni−Co合金等の金属から成る蓋体29をYAGレーザー溶接,シーム溶接等の溶接またはろう接で接合して気密封止することによって電子装置としていた。また、この蓋体29の電子部品26と対向する部分に光ファイバを固定したり、電子部品26と対向する部分に光を透過させる窓を設けたりすることもある(例えば、特許文献1を参照。)。
また、伝送速度が10Gbps以下の場合は、周辺部品のインピーダンスは25Ωで形成されていたが、高周波化が進むにつれ、周辺部品のインピーダンスが50Ωで形成されるようになっているため、高周波の通る信号端子25のインピーダンスを50Ωにマッチングさせようとすると、貫通孔21bの径が、インピーダンスを従来の25Ωで設計した場合に対してほぼ2倍となることがわかっている。
特開平8−130266号公報
しかしながら、25Gbps以上の高周波信号で駆動される電子部品26を搭載し、インピーダンスを50Ωにマッチングさせるために信号端子25の通る貫通孔21bの径を大きくすると、電子部品26からの発熱を効率的に外部に放出できないという問題があった。
これは、貫通孔21bの径が大きくなることで、基体21の上面に電子部品26を搭載するための搭載部21aの面積が小さくなるからであり、ペルチェ素子等の温度制御素子を間に介して搭載したとしても、温度制御素子と基体21の上面との接合面積が小さいと、温度制御素子から基体21への熱伝導の効率が低くなって効率的な熱放散ができないためである。
また、インピーダンスを50Ωにマッチングさせつつ貫通孔21bの径を小さくするために誘電率の小さい封止材23を用いようとすると、これと熱膨張係数が近い材料で基体21を形成しなければならないが、そのためには熱伝導率の小さい材料で基体21を形成しなければならず、温度制御素子を用いても上述したような大出力の光半導体素子等の電子部品から発生する熱は十分に放散することができないという問題があった。そのため、大出力の電子部品は、冷却性能が高い、大型のペルチェ素子等の温度制御素子を介して大型のパッケージに搭載しなければならず、電子装置の小型化の要求に応えられないものであった。
本発明はこのような従来の問題点に鑑みて完成されたものであり、その目的は、特性インピーダンスを大きくして高周波信号を伝送するために信号端子を固定する貫通孔を大きくしても、大出力の電子部品から発生する熱を効率的に放散できる、小型の電子部品搭載用パッケージおよびそれを用いた電子装置を提供することにある。
本発明の電子部品搭載用パッケージは、上面に電子部品の搭載部を、および上面から下面にかけて貫通する第1の貫通孔を有する第1の基体と、外周部が前記第1の基体の下面に接合された、前記第1の貫通孔に対応して上面から下面にかけて貫通する第2の貫通孔を有する第2の基体と、前記第2の貫通孔に充填された封止材を貫通して固定され、一端が前記第1の貫通孔を通って前記第1の基体の上面から突出している信号端子とを具備しており、前記第2の基体の熱伝導率よりも前記第1の基体の熱伝導率の方が大きいことを特徴とするものである。
また、本発明の電子部品搭載用パッケージは、上記構成において、前記第2の基体の外形寸法よりも前記第1の基体の外形寸法の方が大きいことを特徴とするものである。
また、本発明の電子部品搭載用パッケージは、上記構成において、前記第1の基体および前記第2の基体の少なくとも一方は、前記第1の基体と前記第2の基体との接合部に沿った溝を有することを特徴とするものである。
また、本発明の電子部品搭載用パッケージは、上記各構成において、前記第1の基体は下面に凹部を有し、前記第2の基体は前記凹部内で前記第1の基体に接合されていることを特徴とするものである。
また、本発明の電子部品搭載用パッケージは、上記各構成において、前記第1の基体の下面の前記搭載部に対向する部分から外周部にかけて前記第1の基体よりも熱伝導率が高い接合材が被着されており、前記第2の基体は、外周部の前記接合材で前記第1の基体に接合されていることを特徴とするものである。
本発明の電子装置は、上記構成のいずれかの本発明の電子部品搭載用パッケージの前記搭載部に電子部品を搭載するとともに、前記蓋体接合部に蓋体を接合したことを特徴とするものである。
本発明の電子装置は、上記構成において、前記電子部品は、温度制御素子を介して搭載されていることを特徴とするものである。
本発明の電子部品搭載用パッケージによれば、上面に電子部品の搭載部を、および上面から下面にかけて貫通する第1の貫通孔を有する第1の基体と、外周部が第1の基体の下面に接合された、第1の貫通孔に対応して上面から下面にかけて貫通する第2の貫通孔を有する第2の基体と、第2の貫通孔に充填された封止材を貫通して固定され、一端が第1の貫通孔を通って第1の基体の上面から突出している信号端子とを具備していることから、信号端子は所定のインピーダンスに整合させて第2の基体の貫通孔2bに充填した封止材3で固定されるとともに、信号端子が通る第1の基体の第1の貫通孔は、信号端子とともにエアー同軸構造としてインピーダンスを整合させるためにその径を小さいものとすることができるので、電子部品の搭載部の面積を大きくすることができ、さらに、第2の基体の熱伝導率よりも第1の基体の熱伝導率の方が大きいことから、基体が小型であっても、電子部品から発生した熱を第1の基体を介して効率よく外部に放出することができる電子部品搭載用パッケージとなる。
また、本発明の電子部品搭載用パッケージによれば、上記構成において、第2の基体の外形寸法よりも第1の基体の外形寸法の方が大きい場合には、第1の基体の側面に、例えば電子装置を収納する筐体等の放熱体となるものを密着させやすくなるので、電子部品から発生した熱を第1の基体を介して外部により放出しやすい電子部品搭載用パッケージとなる。
また、本発明の電子部品搭載用パッケージによれば、上記構成において、第1の基体および第2の基体の少なくとも一方が、第1の基体と第2の基体との接合部に沿った溝を有する場合には、搭載される電子部品に熱が発生して第1の基体と第2の基体との熱膨張係数の差による熱応力が発生しても、この熱応力は溝によって緩和されて、第1の基体と第2の基体との接合部に加わる熱応力は小さいものとなるので、より気密信頼性に優れた高信頼性の電子装置を得ることができる電子部品搭載用パッケージとなる。
また、本発明の電子部品搭載用パッケージによれば、上記構成において、第1の基体が下面に凹部を有し、第2の基体が凹部内で第1の基体に接合されている場合には、パッケージの厚みを変えずに第1の基体の側面の面積を増やすことができるため、基体の側面を介しての熱の放出がより効率よくできるようになり、より高放熱の半導体素子収納用パッケージとなる。
また、本発明の電子部品搭載用パッケージによれば、上記各構成において、第1の基体の下面の搭載部に対向する部分から外周部にかけて第1の基体よりも熱伝導率が高い接合材が被着されており、第2の基体は、外周部の接合材で第1の基体に接合されている場合には、電子部品から発生した熱が第1の基体の下面の接合材を介して第1の基体の側面側に伝導しやすくなるので、より効率よく外部に放出することができる半導体素子収納用パッケージとなる。
本発明の電子装置は、上記構成のいずれかの本発明の電子部品搭載用パッケージの搭載部に電子部品を搭載するとともに、蓋体接合部に蓋体を接合したことから、電子部品から発生した熱を第1の基体を介して効率的に外部に放出できるので、小型で高出力の電子装
置となる。
本発明の電子装置は、上記構成において、電子部品が温度制御素子を介して搭載されている場合には、温度制御素子によって電子部品の温度を一定に保つことができるようになり、温度変化によって発生する電子部品の特性変化がなくなるので、より特性の安定した電子装置となる。
本発明の電子装置の実施の形態の一例を示す斜視図である。 図1に示す電子装置のA−A線における断面を示す断面図である。 本発明の電子部品搭載用パッケージの実施の形態の一例を示す断面図である。 (a)は図3に示す本発明の電子部品搭載用パッケージの下面の一例を示す下面図であり、(b)は同様の本発明の電子部品搭載用パッケージの他の例を示す下面図である。 本発明の電子部品搭載用パッケージの実施の形態の他の例を示す断面図である。 本発明の電子部品搭載用パッケージの実施の形態の他の例を示す断面図である。 (a)は図6に示す本発明の電子部品搭載用パッケージの第2の基体の例を示す下面図であり、(b)は同様の第2の基体の他の例を示す下面図である。 (a)は本発明の電子部品搭載用パッケージの実施の形態の他の例を示す断面図であり、(b)は(a)のA−A線における断面を示す断面図である。 (a)は本発明の電子部品搭載用パッケージの実施の形態の他の例を示す断面図であり、(b)は(a)のA−A線における断面を示す断面図である。 (a)は本発明の電子部品搭載用パッケージの実施の形態の他の例を示す断面図であり、(b)は(a)のA−A線における断面を示す断面図である。 従来の電子部品搭載用パッケージの形態の一例を示す断面図である。
本発明の電子部品搭載用パッケージおよびそれを用いた電子装置について、添付の図面を参照しつつ詳細に説明する。
図1〜図10において、1は第1の基体、1aは搭載部、1bは第1の貫通孔、1cは蓋体接合部、1dは凹部、2は第2の基体、2bは第2の貫通孔、3は封止材、4は接合材、5は信号端子、6は電子部品、6aは回路基板、6bは中継基板、7はボンディングワイヤ、8はDC端子、9は蓋体、10は溝、11は温度制御素子、12はモニタPD素子、13は反射鏡、14は温度モニタ素子である。
図1に示す例では、第1の基体1の上面の中央部を搭載部1aとして、ペルチェ素子等の温度制御素子11および回路基板6aを介して電子部品6が搭載されている。電子部品6の一方の端子はボンディングワイヤ7で回路基板6a上の配線に電気的に接続されている。信号端子5の第1の基体1側の上端部と中継基板6bの信号線路とがろう材等の接合材で電気的に接続され、中継基板6bの上面の信号線路と回路基板6aの配線とがボンディングワイヤ7で電気的に接続されることで、電子部品6と信号端子5とが電気的に接続されている。また、電子部品6の他方の端子は、回路基板6の配線を介して、グラウンドとして機能するDC端子8の一つに電気的に接続されている。これによって、信号端子5は電子部品6と外部電気回路(図示せず)との間の入出力信号を伝送する伝送路として機能する。
図1に示す例では、主となる電子部品6がLD素子である例を示しており、回路基板6a上には、LD素子の発振状態をモニタするPD素子12,LD素子から発振されたレーザー光を回路基板6(第1の基体1)の上面から垂直方向に反射させるための反射鏡13,および回路基板6a上の温度を測定して温度制御素子11へフィードバックするための温度モニタ素子14が搭載されている。そして、第2の基体2には、信号端子5を固定するための第2の貫通孔2b以外に、3つの第2の貫通孔2bが形成され、それぞれに2本ずつのDC端子8が封止材3によって固定され、第1の基体1に形成された、対応する第1の貫通孔1bからDC端子8の端部が突出している。DC端子8は、上述したグラウンド用以外に、温度制御素子11,モニタPD12,および温度モニタ素子14への電力供給用のもの等がある。
なお、図1に示す例では電子部品1等が搭載された状態がわかるように蓋体9を外した状態を示しているが、図2に示す例のように、破線で示すような蓋体9を溶接またはろう接で蓋体接合部1cに接合することによって、本発明の電子装置が基本的に構成される。図2に示す例の蓋体9は、反射鏡13によって第1の基体1の上面から垂直方向に反射されたレーザー光を通すための、透光性部材がはめられた窓部を設けた例を示している。
なお、図1および図2に示す例では、1個の電子部品6を、回路基板6aおよび温度制御素子11を介して第1の基体1の搭載部1aの上に搭載しているが、複数の電子部品6を搭載してもよいし、回路基板6aおよび温度制御素子11を介さずに第1の基体1の搭載部1aの上に直接搭載してもよいし、ボンディングワイヤ7で電子部品6と信号端子5とを直接接続してもよい。また、信号端子5の数も、電子部品6の数や電子部品6の電極の数に応じて複数であっても構わない。そして、DC端子8の数も、温度制御素子12、モニタPD13、温度モニタ素子15等の数に応じて決まるものである。
本発明の電子部品搭載用パッケージは、上面に電子部品6の搭載部1aを有し、上面から下面にかけて貫通する第1の貫通孔1bを有する第1の基体1と、外周部が第1の基体1の下面に接合された、第1の貫通孔1bに対応して上面から下面にかけて貫通する第2の貫通孔2bを有する第2の基体2と、第2の貫通孔2bに充填された封止材3を貫通して固定され、一端が第1の貫通孔1bを通って第1の基体1の上面から突出している信号端子5とを具備しており、第2の基体2の熱伝導率よりも第1の基体1の熱伝導率の方が大きいことを特徴とするものである。
このような構成により、信号端子5は所定のインピーダンスに整合させて第2の基体2の貫通孔2bに充填した封止材3で固定されることから、信号端子5が通る第1の基体1の貫通孔1bは、信号端子5とともにエアー同軸構造としてインピーダンスを整合させるためにその径を小さいものとすることができるので、電子部品6の搭載部1aの面積を大きくすることができ、さらに、第2の基体2の熱伝導率よりも第1の基体1の熱伝導率の方が大きいことから、基体1,2が小型であっても、電子部品6から発生した熱を第1の基体1を介して効率よく外部に放出することができる電子部品搭載用パッケージとなる。
また、図3〜図6に示す例のように、上記構成において、第2の基体2の外形寸法よりも第1の基体1の外形寸法の方が大きいときには、第1の基体1の側面に、例えば電子装置を収納する筐体等の放熱体となるものを密着させやすくなるので、電子部品6から発生した熱を第1の基体1を介して外部により放出しやすい電子部品搭載用パッケージとなる。
また、図5〜図7に示す例のように、上記構成において、第1の基体1および第2の基体2の少なくとも一方が、第1の基体1と第2の基体2との接合部に沿った溝10を有するときには、搭載される電子部品6に熱が発生して第1の基体1と第2の基体2との熱膨張
係数の差による熱応力が発生しても、この熱応力は溝によって緩和されて、第1の基体1と第2の基体2との接合部に加わる熱応力は小さいものとなるので、より気密信頼性に優れた高信頼性の電子装置を得ることのできる電子部品搭載用パッケージとなる。
また、図6に示す例のように、上記構成において、第1の基体1が下面に凹部1dを有し、第2の基体2が凹部1d内で第1の基体1に接合されているときには、パッケージの厚みを変えずに第1の基体1の側面の面積を増やすことができるため、基体1の側面を介しての熱の放出がより効率よくできるようになり、より高放熱の電子部品搭載用パッケージとなる。
また、図8〜図10に示す例のように、上記各構成において、第1の基体1の下面の搭載部1aに対向する部分から外周部にかけて第1の基体1よりも熱伝導率が高い接合材4が被着されており、第2の基体2は、外周部の接合材4で第1の基体1に接合されているとき合には、電子部品6から発生した熱が第1の基体1の下面の接合材4を介して第1の基体1の側面側に伝導しやすくなるので、より効率よく外部に放出することができる半導体素子収納用パッケージとなる。
本発明の電子装置は、上記構成のいずれかの本発明の電子部品搭載用パッケージの搭載部1aに電子部品6を搭載するとともに、蓋体接合部1cに蓋体9を接合したものであることから、電子部品6から発生した熱を第1の基体1を介して効率的に外部に放出できるので、小型で高出力の電子装置となる。
本発明の電子装置は、上記構成において、電子部品6が温度制御素子11を介して搭載されているときには、温度制御素子11によって電子部品6の温度を一定に保つことができるようになり、温度変化によって発生する電子部品6の特性変化がなくなるので、より特性の安定した電子装置となる。
第1の基体1は、上面の中央部に電子部品6の搭載部1aを有するとともに、搭載された電子部品6が発生する熱をパッケージの外部に放散する機能を有する。このため、第1の基体1は、熱伝導性の良い金属から成るものであることが好ましく、第2の基体の熱伝導率よりも熱伝導率が大きいものである。搭載される電子部品6やセラミック製の回路基板6aの熱膨張係数に近いものが好ましく、またコストの安いものとして、例えば、Fe−Mn合金等の鉄系の合金や純鉄等の金属や、銅(Cu)や銅系の合金が選ばれる。より具体的には、Fe99.6質量%−Mn0.4質量%系のSPC(Steel Plate Cold)材がある
。例えば基体1がFe−Mn合金から成る場合は、この合金のインゴット(塊)に圧延加工や打ち抜き加工等の金属加工方法を施すことによって所定形状に製作され、貫通孔1bはドリル加工や金型による打ち抜き加工によって形成される。また、第1の基体1が搭載部1aとして突出部を有する形状の場合は、切削加工やプレス加工することによって形成することができる。
第1の基体1は厚みが0.25〜1mmの平板状であり、その形状には特に制限はないが、例えば直径が3〜6mmの円板状,半径が1.5〜8mmの円周の一部を切り取った半円板
状,一辺が3〜15mmの四角板状等である。
第1の基体1の厚みは0.5mm以上が好ましい。厚みが0.5mm未満の場合は、電子部品6を保護するための金属製の蓋体9を金属製の第1の基体1の上面に接合する際に、接合温度等の接合条件によっては第1の基体1が曲がったりして変形し易くなる。また、厚みが1mmを超えると、第2の基体2と接合して得られる電子部品搭載用パッケージや電子装置の厚みが不要に厚いものとなり、小型化し難くなるので、第1の基体1の厚みは1mm以下であるのが好ましい。小型化のためには第1の基体1の厚みと第2の基体2の厚み
とを加えて2mm以下であるのがよいので、図6に示す例のように、第1の基体1が凹部1dを有し、第2の基体2がこの凹部1d内で第1の基体1に接合されている場合には、第1の基体1は1mmを超えて2mm以下の厚みであってもよい。
搭載部1aの周辺には第1の基体1の上面から下面にかけて形成された直径が0.23〜1.15mmの貫通孔1bを複数有する。信号端子5が通る貫通孔1bの直径は、中心に信号端子5が貫通することで特性インピーダンスが50Ωのエアー同軸が形成されるような寸法とする。例えば、信号端子5の直径が0.2mmの場合であれば、貫通孔1bの直径は0.46m
mとすればよい。DC端子8が通る貫通孔1bについては、DC端子8は特性インピーダンスの影響を受けないので、DC端子8と第1の基体1とがショートしない程度に、上記寸法よりも小さくして搭載部1aの面積を大きくするとよい。また、逆に貫通孔1bを上記寸法よりも大きくして、図1に示す例のように複数のDC端子8を貫通させても構わない。この場合は、例えば図1に示す例のように、円形ではなく長円形とすることで搭載部1aの面積を大きくすることができる。上述したように、電子部品6の数や電子部品6の端子の数に応じて信号端子5の数が、また電子部品5以外の他の素子等の数に応じてDC端子8の数が決まるので、それに応じて第1の貫通孔1bも適宜形成すればよい。
また、第1の基体1の表面には、耐食性に優れ、ろう材との濡れ性に優れた厚さが0.5
〜9μmのNi層と厚さが0.5〜5μmのAu層とをめっき法によって順次被着させてお
くのがよい。これにより、第1の基体1が酸化腐食するのを有効に防止することができるとともに、電子部品6や回路基板6aあるいは蓋体9等を第1の基体1に良好にろう付けすることができる。
第2の基体2は、第2の貫通孔2b内に封止材3を介して信号端子5やDC端子8を固定するだけでなく、蓋体9とともに、封止材3および接合材4によって電子部品6を気密に封止する機能を有する。このため、第2の基体2は、第1の基体1と第2の基体2との接合部が第1の貫通孔1bを取り囲むように、外周部で第1の基体1と接合されている。少なくとも外周部で接合されていれば気密に封止することができ、図10に示す例のように、第2の基体2の上面の全面が接合材4によって第1の基体1の下面に接合されていてもかまわない。
また、第2の基体2は、第1の基体1と同様の厚みが0.25〜1mmの平板状であり、その形状には特に制限はないが、例えば直径が3〜6mmの円板状,半径が1.5〜8mmの
円周の一部を切り取った半円板状,一辺が3〜15mmの四角板状等である。第2の基体2はその外周部が第1の基体1の下面に接合されるので、必要な大きさの第2の貫通孔2bが形成されるとともに、外周部が第1の貫通孔1bよりも大きいものであればよい。例えば、図3および図4(a)に示す例のように、平面視の外形が第1の基体1より一回り小さい第2の基体2を第1の基体1の下面に接合することによって、複数の第1の貫通孔1bをまとめて封止してもよいし、図4(b)に示す例のように、第2の基体2を複数の第1の貫通孔1bのそれぞれよりも一回り大きい複数個にして、複数の第1の貫通孔1bをそれぞれ封止するようにしてもよい。また、このように第2の基体2が小さいと、第1の基体1との間で熱膨張係数に差がある場合には、発生する熱応力が小さくなるので好ましい。1つの第2の基体2に電子部品搭載用パッケージの全ての信号端子5が固定されていると、第1の基体1と第2の基体2とを接合する際に、信号端子5の相対位置が正確に位置決めできるとともに、複数の第1の貫通孔1bと複数の第2の貫通孔2b(およびそれら第2の貫通孔2b内に固定された複数の信号端子5)との位置合わせが一括して行なえるので、組み立て精度の良い電子部品搭載用パッケージを効率よく得ることができる。
第2の基体2の厚みは0.5mm以上が好ましい。厚みが0.5mm未満の場合は、外部からの応力によって変形しやすくなり、封止材3による気密性を保ち難くなる。また、厚みが
1mmを超えると、第1の基体1と接合して得られる電子部品搭載用パッケージや電子装置の厚みが不要に厚いものとなり、小型化し難くなるので、第2の基体2の厚みは1mm以下であるのが好ましい。
第2の基体2は、信号端子5の固定用として、上面から下面にかけて形成された直径が0.53〜2.65mmの第2の貫通孔2bを有する。第2の基体2の位置は、信号端子5固定用の第2の貫通孔2bが、信号端子5が通る第1の貫通孔1bと対応して同心円状に位置するように配置する。また、DC端子8の固定用の第2の貫通孔2bは、第1の基体1と第2の基体2とを接合した際に、DC端子8が通る第1の貫通孔1bと平面視で重なる位置に、DC端子8と第2の貫通孔2bの内面との間に十分な厚み(0.2mm程度)の封止材
3が入る程度の大きさに形成すればよい。
このような第2の基体2は、封止材3の熱膨張係数に近いものやコストの安いものとして、例えば、Fe−Ni−Co合金やFe−Ni合金等の金属から成るものが好ましい。例えば第2の基体2がFe−Ni−Co合金から成る場合は、この合金のインゴット(塊)に圧延加工や打ち抜き加工等の金属加工方法を施すことによって所定形状に製作される。その後または同時に、第2の貫通孔2bがドリル加工や金型による打ち抜き加工によって形成される。
また、第2の基体2の表面には第1の基体1と同様に、耐食性に優れ、ろう材との濡れ性に優れた厚さが0.5〜9μmのNi層と厚さが0.5〜5μmのAu層とをめっき法によって順次被着させておくのがよい。これにより、第2の基体2が酸化腐食するのを有効に防止することができるとともに、第2の基体2を第1の基体1にろう付けにより良好に接合することができる。
溝10の形成は、搭載される電子部品6で発生した熱による、第1の基体1と第2の基体2との間の熱応力を緩和するだけでなく、蓋体9の接合時の衝撃や接合後の熱応力を緩和したり、蓋体接合部1cで発生した熱を放散しやすくしたりするという効果もある。このような効果を奏するには、第1の基体1および第2の基体2の少なくとも一方に形成されていればよい。また、蓋体9の接合時の熱によって第2の貫通孔2b内の信号端子5の封止性が損なわれないようにするためのものでもあるので、第2の基体2に溝10が形成される場合は、第2の基体2の溝10は、第1の基体1との接合部と第2の貫通孔2bとの間に形成するとよい。
図5に示す例においては、第1の基体1と第2の基体2との接合部の内側の、第2の基体2の主面だけに垂直な溝10が形成されているので、第1の基体1の搭載部1aから側面(外部)への熱伝導を妨げることないので好ましい。第1の基体1と第2の基体2との間において熱膨張係数の差が大きい場合は、第1の基体1の下面の、第1の基体1と第2の基体2との接合部の内側に溝を形成してもよい。
また、図6に示す例のように、第1の基体1が下面に凹部1dを有し、第2の基体2が凹部1d内(凹部1dの側面)で第1の基体1に接合されている場合には、第1の基体1の溝10は、凹部1dの周囲の突出した部分に形成されるが、図6に示す例のように、突出した部分の主面(頂面)に形成してもよいし、突出した部分の内側面に形成してもよい。溝10を形成するのが突出した部分の主面であれば、プレス加工等によって形成するのが容易であり、溝10を形成するのが突出した部分の内側面であれば、蓋体接合部1cで発生した熱が第2の基体2へ伝導する経路が長くなるので好ましい。
溝10は、第1の基体1と第2の基体2との間で熱膨張係数が異なることによる熱応力の緩和のために、第1の基体1と第2の基体2との接合部に沿って全周にわたって形成され
ているのが好ましい。例えば、図6に示す例のように第2の基体2がその側面で第1の基体1と接合され、第2の基体2の下面に溝を設ける場合は、図7(a)に示す例のように連続した溝10でなくても、図7(b)に示す例のように、第1の基体1と第2の基体2との接合部に沿って全周にわたって連続していない複数の溝10が形成され、接合部から溝10が形成されている方を見た場合に、1つの溝10の不連続な部分と他の溝10とが重なるように形成されていれば、第2の基体2の全周にわたって応力を緩和できるのでよい。また、連続した溝10が2重以上に形成されていてもよいし、例えば第1の基体1と第2の基体2との接合部と第2の貫通孔2bとの距離が短い部分を2重(例えば、図7(b)の内側の溝10が連続した形状であるような場合)にして封止材3に熱が伝わり難くしてもよい。
溝10の幅や深さは、この部分で熱応力を緩和したり、蓋体接合部1cで発生した熱を放散したりできるような寸法にすればよく、第1の基体1および第2の基体2の材質に応じて設定すればよい。第1の基体1がSPC材で第2の基体2がFe−Ni−Co合金であり、図5に示す例のように第2の基体2の主面に対して垂直に形成される場合は、溝10の深さを第1の基体1および第2の基体2の厚みよりも0.1〜0.25mm小さい厚みとなるよ
うに、すなわち、溝10の底部の厚みが0.1〜0.25mmとなるように形成すると、溝10の部
分による応力緩和の効果が大きくなり、かつ気密性も高いので好ましい。溝10の底部の厚みが薄いほど応力緩和の効果は大きいが、溝10の底部の厚みが0.1mm未満となると、溝10の部分での変形が大きくなり、電子部品6を搭載して使用した際に、繰り返し熱応力が
加わることで溝10の底部に亀裂が入って気密性が低くなりやすい。同様の理由から、溝10の断面形状は、底面と側面とがなす角部に丸みをつけた形状や、U字形状が好ましい。
信号端子5およびDC端子8は、Fe−Ni−Co合金やFe−Ni合金等の金属から成り、例えば信号端子5がFe−Ni−Co合金から成る場合は、この合金のインゴット(塊)に圧延加工や打ち抜き加工等の金属加工方法を施すことによって、長さが1.5〜22
mm、直径が0.1〜0.5mmの線状に製作される。
信号端子5およびDC端子8は、少なくとも下端部が第2の基体2の第2の貫通孔2bから1〜20mm程度突出するように封止材3を介して固定され、上端部は第1の基体1の第1の貫通孔1bから0〜2mm程度突出させる。
DC端子8は、グラウンド用のものであれば第2の基体2の下面にろう材等を用いて接続してもよい。
封止材3は、ガラスやセラミックスなどの無機材料から成り、信号端子5およびDC端子8と第2の基体2との絶縁間隔を確保するとともに、信号端子5およびDC端子8を第2の貫通孔2bに固定する機能を有する。このような封止材3の例としては、ホウケイ酸ガラス,ソーダガラス等のガラスおよびこれらのガラスに封止材3の熱膨張係数や比誘電率を調整するためのセラミックフィラーを加えたものが挙げられ、インピーダンスマッチングのためにその比誘電率を適宜選択する。比誘電率を低下させるフィラーとしては、酸化リチウム等が挙げられる。例えば、特性インピーダンスを50Ωとするには、信号端子5の外径が0.2mmの場合であれば、エアー同軸となる第1の貫通孔1bの内径を0.46mm
とし、第2の貫通孔2bの内径を1.75mmとして、封止材3に比誘電率が6.8であるもの
を用いればよい。あるいは信号端子5の外径が0.25mmの場合であれば、第1の貫通孔1bの内径を0.57mmとし、第2の貫通孔2bの内径を2.2mmとして、封止材3の比誘電
率が6.8であるものを用いればよい。また、同じく信号端子5の外径が0.25mmの場合で
あれば、第2の貫通孔2bの内径を1.65mmとして、封止材3の比誘電率が5であるものを用いてもよい。封止材3の比誘電率が4であれば、同じ外径0.25mmの場合で、第2の貫通孔2bの内径を1.35mmとすれば特性インピーダンスが50Ωとなる。
封止材3の比誘電率が小さいほど、第2の貫通孔2bを小さくしてもインピーダンスを50Ωに整合することができるため、結果として第2の基体2の上面に接合する第1の基体1の大きさの小型化に効果的であり、より小型の電子部品収納用パッケージとすることができる。
DC端子8を固定するための封止材3は、特にインピーダンスを考慮する必要はなく、気密に封止してDC端子8を固定できるものであればよいので、信号端子5を固定するための封止材3と同じものでなくても構わない。信号端子5の固定と同時にDC端子8の固定を行なうためには、信号端子5を固定するための封止材3と同じガラス、あるいは同程度の融点を有するガラスを用いるとよい。
封止材3がガラスから成る場合は、内径が信号端子5またはDC端子8の外径よりも大きく、外径が第2の貫通孔2bの内径よりも小さい筒状になるように粉体プレス法や押し出し成形法等で成形されたガラスの封止材3を第2の貫通孔2bに挿入し、信号端子5またはDC端子8をこの封止材3に挿通し、しかる後、所定の温度に加熱して封止材3を溶融させることによって、信号端子5またはDC端子8が封止材3に埋め込まれるとともに第2の貫通孔2bに第2の基体2と絶縁されて気密に固定される。信号端子5は、第2の貫通孔2bの中心に固定されることで良好な同軸伝送路となり、高周波信号を良好に伝送することができる。
第1の基体1と第2の基体2との接合は、ろう材やはんだあるいはガラス等の、接合とともに気密に封止することが可能な接合材4を用いて行なえばよい。例えば、金(Au)80質量%−錫(Sn)20質量%や、金(Au)88質量%−ゲルマニウム(Ge)12質量%や錫(Sn)96.5質量%−銀(Ag)3.5質量%等の合金はんだを用いたはんだ箔を接合
面の形状に金型等で打ち抜いて作製した接合材4を第1の基体1と第2の基体2それぞれの接合面間に挟んで、窒素中で合金はんだの融点以上に加熱して冷却することで、第1の基体1と第2の基体2とが接合される。ろう材としては例えば銀ろう材、ガラスとしては低融点ガラスを用いればよい。また、箔を用いる代わりに接合材4のペーストを接合面に塗布して加熱してもよい。
第1の基体1の熱伝導率は第2の基体2の熱伝導率よりも大きいので、例えば、SPC材から成る第1の基体1と、Fe−Ni−Co合金から成る第2の基体2とを用いた場合は、SPC材の熱伝導率が80W/(m・K)であり、Fe−Ni−Co合金の熱伝導率が30W/(m・K)であるので、熱伝導率の高い第1の基体1に電子部品6を搭載した電子装置は、その使用時に電子部品6が発する熱を熱伝導率の高い第1の基体1を通して外部に良好に放熱することができるので、信頼性の高い電子装置となる。また、蓋体接合部1cで発生した熱は熱伝導率の大きい第1の基体1内を伝導しやすく、熱伝導率の小さい第2の基体2へは伝導し難くなり、この熱によって封止材3に割れや剥がれなどが生じることがなくなるので好ましい。図2,図3,図5,図6,図8および図9に示す例のように、第2の基体2が外周部だけで第1の基体1に接合されている場合は、このような熱の第2の基体2への伝導経路が小さいので、封止材3の割れや剥がれなどがより生じ難くなる。
また、SPC材から成る第1の基体1と、Fe−Ni−Co合金から成る第2の基体2との組合せの場合は、Fe−Ni−Co合金から成る第2の基体2の熱膨張係数は4×10−6〜6×10−6/℃であるので、例えば、比誘電率が4と小さく、熱膨張係数が3×10−6/℃とFe−Ni−Co合金の熱膨張係数に近い、SiOが72質量%、Bが25質量%で残りはその他組成であるガラスが封止材3として好適である。封止材3の比誘電率が小さいので第2の貫通孔2bおよび第2の基体2を小さくすることができ、電子部品搭載用パッケージを小型化することができる。このとき、第1の基体1も小さいものと
なるが、第1の基体1に形成される第1の貫通孔1bは小さいものでよいので、搭載部1a面積の第1の基体1の上面全体の面積に占める割合を高くすることができ、電子部品6に発生した熱を第1の基体1に効率よく伝えることができる。また、比誘電率の小さいガラスは、一般的に熱膨張係数が2×10−6〜5×10−6/℃と小さいので、SPC材のような高熱伝導性の金属(熱膨張係数:8×10−6〜10×10−6/℃)に対して、比較的熱膨張係数の小さい(4×10−6〜6×10−6/℃)Fe−Ni−Co合金を第2の基体2として用いれば、第2の貫通孔2b内に充填しても、第2の基体2との熱膨張差によって剥がれたり、割れたりすることがない。本発明の電子部品搭載用パッケージは、電子部品6が搭載される第1の基体1と、信号端子5が封止材3によって固定される第2の基体2とを、それぞれに必要な特性を有する別々の材質にすることで、小型で信頼性に優れた電子装置が得られるものとなる。
第1の基体1の下面の搭載部1aに対向する部分から外周部にかけて第1の基体1よりも熱伝導率が高い接合材4を被着する場合は、接合材4は、図9に示す例のように、搭載部1aに対向する部分と外周部との間に複数の熱伝導経路を設けるようにして被着してもよいが、図8に示す例のように、第1の基体1の下面の全面に被着すると、搭載部1aに対向する部分から外周部への熱伝導経路が最大になり、より効率よく放熱できるので好ましい。また、第2の基体2の上面と第1の基体1の下面とを全面で接合材4によって接合する場合には、図10に示す例のように、第2の基体2の貫通孔2b、少なくとも信号端子5が固定される貫通孔2bと重なる部分を避けて第1の基体1の下面に接合材4を被着させ、封止材3と接合材4とが接しないようにするのが好ましい。このようにすると、接合材4が導電性のろう材である場合には第2の貫通孔2b内の信号端子5と接合材4との間に浮遊容量が発生することを、また、接合材4がガラス等の誘電体である場合には第2の貫通孔2b内の信号端子5と第1の基体1との間の浮遊容量が大きくなることを抑えることができるので、浮遊容量によって特性インピーダンスが変動して信号の伝送特性が低下してしまうことがない。
第1の基体1よりも熱伝導率が高い接合材4としては、例えば、第1の基体1がSPC材である場合には、熱伝導率の高い銀を主成分とする銀ろう、例えば、Ag72質量%−Cu28質量%合金(熱伝導率:374W/(m・K))が挙げられる。この銀ろうはJIS(
日本工業規格)のBAg−8であるが、これ以外の銀ろうでもよく、また、必要に応じて融点や、硬度を低下させるために1質量%〜10質量%程度のインジウム(In)を加えたものでもよい。
また、第1の基体1の下面に接合材4を被着させる場合は、図9に示す例のように、さらに第1の基体1の側面まで延ばして被着させるとよい。このようにすることで、外部への放熱性がより高まる。さらには、図10に示す例のように、第1の基体1の側面だけでなく第2の基体2の側面まで延ばして被着することによってさらに放熱面積を大きくして放熱性を高めてもよい。また、この場合に、接合材4として第1の基体1より軟らかいものを用いると、第1の基体1の側面に放熱体となるものを密着させた場合の密着性が高くなるので、より効率的に放熱体に熱を伝えることができる。
このような本発明の電子部品搭載用パッケージの搭載部1aに電子部品6を搭載するとともに、第1の基体1の蓋体接合部1cに蓋体9を接合することにより、本発明の電子装置となる。
電子部品6としては、LD(レーザーダイオード)やPD(フォトダイオ−ド)等の光半導体素子、あるいは半導体集積回路素子を含む半導体素子、あるいは水晶振動子や弾性表面波素子等の圧電素子、あるいは圧力センサー素子,容量素子,抵抗器等が挙げられる。
回路基板6aおよび中継基板6bの絶縁基板は、酸化アルミニウム(アルミナ:Al)質焼結体,窒化アルミニウム(AlN)質焼結体等のセラミックス絶縁材料等から成り、絶縁基板が例えば酸化アルミニウム質焼結体から成る場合であれば、まずアルミナ(Al)やシリカ(SiO),カルシア(CaO),マグネシア(MgO)等の原料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状とし、これをドクターブレード法やカレンダーロール法等によってシート状に成形してセラミックグリーンシート(以下、グリーンシートともいう)を得る。その後、グリーンシートを所定形状に打ち抜き加工するとともに必要に応じて複数枚積層し、これを約1600℃の温度で焼成することによって製作される。また、その後、必要に応じて絶縁基板の主面に研磨加工を施す場合もある。
この絶縁基板の上面に配線導体を蒸着法およびフォトリソグラフィ法を用いて形成することで、回路基板6aおよび中継基板6bとなる。なお、配線導体は、例えば密着金属層、拡散防止層および主導体層が順次積層された3層構造の導体層から成る。また、回路基板6aおよび中継基板6bに形成される高周波信号の通る配線導体については、信号端子5の第2の貫通孔2b部分と同様に、例えば特性インピーダンスを50Ωに整合させた線路とする。
密着金属層は、セラミックス等から成る絶縁基板との密着性を良好とするという観点からは、チタン(Ti),クロム(Cr),タンタル(Ta),ニオブ(Nb),ニッケル−クロム(Ni−Cr)合金,窒化タンタル(TaN)等の熱膨張率がセラミックスと近い金属のうち少なくとも1種より成るのが好ましく、その厚みは0.01〜0.2μm程度が
好ましい。密着金属層の厚みが0.01μm未満では、密着金属層を絶縁基板に強固に密着することが困難となる傾向があり、0.2μmを超えると、成膜時の内部応力によって密着金
属層が絶縁基板から剥離し易くなる傾向がある。
また、拡散防止層は、密着金属層と主導体層との相互拡散を防ぐという観点からは、白金(Pt),パラジウム(Pd),ロジウム(Rh),ニッケル(Ni),Ni−Cr合金,Ti−W合金等の熱伝導性の良好な金属のうち少なくとも1種より成ることが好ましく、その厚みは0.05〜1μm程度が好ましい。拡散防止層の厚みが0.05μm未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる傾向があり、1μmを超えると、成膜時の内部応力によって拡散防止層が密着金属層から剥離し易く成る傾向がある。なお、拡散防止層にNi−Cr合金を用いる場合は、Ni−Cr合金は絶縁基板4との密着性が良好なため、密着金属層を省くことも可能である。
さらに、主導体層は、電気抵抗の小さい金(Au),Cu,Ni,銀(Ag)の少なくとも1種より成ることが好ましく、その厚みは0.1〜5μm程度が好ましい。主導体層の
厚みが0.1μm未満では、電気抵抗が大きなものとなって回路基板6aの配線導体に要求
される電気抵抗を満足できなくなる傾向があり、5μmを超えると、成膜時の内部応力によって主導体層が拡散防止層から剥離し易く成る傾向がある。なお、Auは貴金属で高価であることから、低コスト化の点でなるべく薄く形成することが好ましい。また、Cuは酸化し易いので、その上にNiおよびAuからなる保護層を被覆してもよい。
図1に示す例のような場合は、例えば、回路基板6aおよび中継基板6bは、下面の接地導体層の表面に、200〜400℃の融点を有する半田や金(Au)−錫(Sn)等の低融点ろう材を、スクリーン印刷法を用いてろう材ペーストを印刷したり、フォトリソグラフィ法によって低融点ろう材膜を形成したり、低融点ろう材のプリフォームを配置したりして、200〜400℃の温度で加熱することによって第1の基体1に固定される。そして、電子部品6は、搭載部1aに接合された回路基板6aに200〜400℃の融点を有するAu−Sn等のろう材によってろう付けされて固定され、その電極をボンディングワイヤ7を介して回
路基板6aの配線導体に接続してこの配線導体と信号端子5とをボンディングワイヤ7で接続することによって信号端子5に電気的に接続される。また、例えば、回路基板6aを基体1上に搭載した後に電子部品6を回路基板6a上に搭載する場合は、回路基板6aの固定には金−錫(Au−Sn)合金や金−ゲルマニウム(Au−Ge)合金をろう材として用い、電子部品6の固定には、これらより融点の低い錫−銀(Sn−Ag)合金や錫−銀−銅(Sn−Ag−Cu)合金のろう材や、融点より低い温度で硬化可能なAgエポキシ等の樹脂製の接着剤を用いればよい。また、電子部品6を回路基板6a上に搭載した後に回路基板6aを第1の基体1上に搭載してもよく、その場合は上記とは逆に、回路基板6aを第1の基体1上に搭載する際に用いるろう材の融点の方を低くすればよい。いずれの場合であっても、回路基板6a上や第1の基体1の搭載部1a上にろう材ペーストを周知のスクリーン印刷法を用いて印刷したり、フォトリソグラフィ法によってろう材層を形成したり、低融点ろう材のプリフォームを載置するなどすればよい。
高出力のLD素子を電子部品6として搭載する場合は、電子部品6をより効果的に冷却して、電子部品6の温度変化によって特性が変化しないように、図1および図2に示す例のように、温度制御素子11を電子部品搭載用パッケージの搭載部1a上に搭載して、その上に電子部品6を搭載すればよい。搭載の方法は、上記と同様に、低融点ろう材によって固定すればよい。
蓋体9は、平面視で第1の基体1の上面の外周領域の蓋体接合部1cの形状に沿った外形で、第1の基体1の上面の搭載部1aに搭載された電子部品6を覆うような空間を有する形状のものである。電子部品6と対向する部分に光を透過させる窓を設けてもよいし、窓に換えて、または窓に加えて光ファイバおよび戻り光防止用の光アイソレータを接合したものでもよい。
蓋体9は、Fe−Ni−Co合金やFe−Ni合金、Fe−Mn合金等の金属から成り、これらの板材にプレス加工や打ち抜き加工等の周知の金属加工方法を施すことによって作製される。蓋体9は、第1の基体1の材料と同程度の熱膨張係数を有するものが好ましく、第1の基体1の材料と同じものを用いるのがより好ましい。蓋体9が窓を有する場合は、電子部品6と対向する部分に孔を設けたものに、平板状やレンズ状のガラス製の窓部材を低融点ガラスなどによって接合する。
蓋体9の第1の基体1の蓋体接合部1cへの接合は、シーム溶接やYAGレーザー溶接等の溶接またはAu−Snろう材等のろう材によるろう付け等のろう接によって行なわれる。
1・・・・・第1の基体
1a・・・・搭載部
1b・・・・第1の貫通孔
1c・・・・蓋体接合部
1d・・・・凹部
2・・・・・第2の基体
2b・・・・第2の貫通孔
3・・・・・封止材
4・・・・・接合材
5・・・・・信号端子
6・・・・・電子部品
6a・・・・回路基板
6b・・・・中継基板
7・・・・・ボンディングワイヤ
8・・・・・DC端子
9・・・・・蓋体
10・・・・・溝
11・・・・・温度制御素子
12・・・・・モニタPD
13・・・・・反射鏡
14・・・・・温度モニタ素子

Claims (7)

  1. 上面に電子部品の搭載部を、および上面から下面にかけて貫通する第1の貫通孔を有する第1の基体と、外周部が前記第1の基体の下面に接合された、前記第1の貫通孔に対応して上面から下面にかけて貫通する第2の貫通孔を有する第2の基体と、前記第2の貫通孔に充填された封止材を貫通して固定され、一端が前記第1の貫通孔を通って前記第1の基体の上面から突出している信号端子とを具備しており、前記第2の基体の熱伝導率よりも前記第1の基体の熱伝導率の方が大きいことを特徴とする電子部品搭載用パッケージ。
  2. 前記第2の基体の外形寸法よりも前記第1の基体の外形寸法の方が大きいことを特徴とする請求項1記載の電子部品搭載用パッケージ。
  3. 前記第1の基体および前記第2の基体の少なくとも一方は、前記第1の基体と前記第2の基体との接合部に沿った溝を有することを特徴とする請求項1または請求項2に記載の電子部品搭載用パッケージ。
  4. 前記第1の基体は下面に凹部を有し、前記第2の基体は前記凹部内で前記第1の基体に接合されていることを特徴とする請求項1乃至請求項3のいずれかに記載の電子部品搭載用パッケージ。
  5. 前記第1の基体の下面の前記搭載部に対向する部分から外周部にかけて前記第1の基体よりも熱伝導率が高い接合材が被着されており、前記第2の基体は、外周部の前記接合材で前記第1の基体に接合されていることを特徴とする請求項1乃至請求項3のいずれかに記載の電子部品搭載用パッケージ。
  6. 請求項1乃至請求項5のいずれかに記載の電子部品搭載用パッケージの前記搭載部に電子部品を搭載するとともに、前記第1の基体の上面に前記電子部品および前記第1の貫通孔を覆う蓋体を接合したことを特徴とする電子装置。
  7. 前記電子部品は、温度制御素子を介して搭載されていることを特徴とする請求項6記載の電子装置。
JP2010060798A 2009-07-28 2010-03-17 電子部品搭載用パッケージおよびそれを用いた電子装置 Expired - Fee Related JP5409456B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010060798A JP5409456B2 (ja) 2009-07-28 2010-03-17 電子部品搭載用パッケージおよびそれを用いた電子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009174959 2009-07-28
JP2009174959 2009-07-28
JP2010060798A JP5409456B2 (ja) 2009-07-28 2010-03-17 電子部品搭載用パッケージおよびそれを用いた電子装置

Publications (2)

Publication Number Publication Date
JP2011049523A true JP2011049523A (ja) 2011-03-10
JP5409456B2 JP5409456B2 (ja) 2014-02-05

Family

ID=43835524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010060798A Expired - Fee Related JP5409456B2 (ja) 2009-07-28 2010-03-17 電子部品搭載用パッケージおよびそれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP5409456B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012073963A1 (ja) * 2010-11-29 2012-06-07 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP7542466B2 (ja) 2021-03-18 2024-08-30 CIG Photonics Japan株式会社 光モジュール
WO2024209633A1 (ja) * 2023-04-06 2024-10-10 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5038256U (ja) * 1973-08-02 1975-04-21
JPS61179558A (ja) * 1985-02-05 1986-08-12 Fujitsu Ltd 半導体装置の容器
JPH0428282A (ja) * 1990-05-23 1992-01-30 Rohm Co Ltd 半導体レーザ装置
JPH09293917A (ja) * 1996-04-26 1997-11-11 Mitsui Petrochem Ind Ltd 半導体レーザ励起固体レーザ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5038256U (ja) * 1973-08-02 1975-04-21
JPS61179558A (ja) * 1985-02-05 1986-08-12 Fujitsu Ltd 半導体装置の容器
JPH0428282A (ja) * 1990-05-23 1992-01-30 Rohm Co Ltd 半導体レーザ装置
JPH09293917A (ja) * 1996-04-26 1997-11-11 Mitsui Petrochem Ind Ltd 半導体レーザ励起固体レーザ装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012073963A1 (ja) * 2010-11-29 2012-06-07 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5537673B2 (ja) * 2010-11-29 2014-07-02 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
US9273914B2 (en) 2010-11-29 2016-03-01 Kyocera Corporation Electronic component mounting package and electronic apparatus using the same
JP7542466B2 (ja) 2021-03-18 2024-08-30 CIG Photonics Japan株式会社 光モジュール
WO2024209633A1 (ja) * 2023-04-06 2024-10-10 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP5409456B2 (ja) 2014-02-05

Similar Documents

Publication Publication Date Title
JP5537673B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5473583B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5409432B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2016189431A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2010062512A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009152520A (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP4874298B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP5616178B2 (ja) 電子部品搭載用パッケージおよび通信用モジュール
CN107534021B (zh) 电子部件搭载用封装体以及使用其的电子装置
JP5004824B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP5409456B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2010245507A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5312358B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009054982A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6431441B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5460089B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5361609B2 (ja) 電子部品搭載用パッケージおよび電子装置
JP5361637B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5705491B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2014146756A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5404484B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JPWO2017188269A1 (ja) 半導体パッケージおよびそれを用いた半導体装置
JP2011114104A (ja) サブマウントおよびそれを用いた電子装置
JP2012227482A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009054750A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

R150 Certificate of patent or registration of utility model

Ref document number: 5409456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees