[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN107534021B - 电子部件搭载用封装体以及使用其的电子装置 - Google Patents

电子部件搭载用封装体以及使用其的电子装置 Download PDF

Info

Publication number
CN107534021B
CN107534021B CN201680027658.9A CN201680027658A CN107534021B CN 107534021 B CN107534021 B CN 107534021B CN 201680027658 A CN201680027658 A CN 201680027658A CN 107534021 B CN107534021 B CN 107534021B
Authority
CN
China
Prior art keywords
dielectric substrate
electronic component
pair
signal terminals
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680027658.9A
Other languages
English (en)
Other versions
CN107534021A (zh
Inventor
白崎隆行
谷口雅彦
宫内崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN107534021A publication Critical patent/CN107534021A/zh
Application granted granted Critical
Publication of CN107534021B publication Critical patent/CN107534021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

在电子部件搭载用封装体中，在一对信号端子的、从基体的第1面朝向厚度方向的一侧突出的第1部间设置电介质基板，使该电介质基板的高度比第1部的高度低。在搭载电子部件的情况下，在第1部的前端连接用于与电子部件电连接的接合线。

Description

电子部件搭载用封装体以及使用其的电子装置
技术领域
本发明涉及用于搭载光通信领域等中使用的光半导体元件等电子部件的电子部件搭载用封装体以及使用了该电子部件搭载用封装体的电子装置。
背景技术
近几年，针对40km以下的传输距离下的高速通信的需求在急剧增加，使用光通信装置来收发光信号的半导体装置等电子装置的高速化备受瞩目。这样的半导体装置所代表的电子装置的光输出是0.2～0.5mW左右，用作电子部件的半导体元件的驱动功率是5mW左右。但是，在更大输出的半导体装置中，光输出达到1mW的级别，并且半导体元件的驱动功率也要求在10mW以上。进一步地，现有的半导体装置的传输速度是2.5～10Gbps(Giga bitper second)左右，但是近几年开发了与25～40Gbps对应的半导体元件，作为半导体装置，要求更高输出化以及更高速化。
在应对高输出化、高速化的半导体装置中，例如使用专利文献1记载那样的TO-CAN型封装体，其连接插入到板状基体的贯通孔中的信号端子的从基体的第1面露出的第1部和搭载于设置在基体的第1面上的基板搭载部的半导体元件。在TO-CAN型封装体中，信号端子是同轴线路结构，能够应对高输出化、高速化。在TO-CAN型中，从基体露出的信号端子的第1部不是同轴结构，在周围不存在绝缘构件以及导电构件，因此会产生不需要的电感分量，或者会发生因特性阻抗的不一致等引起的电特性的劣化。
在日本特开2015-122466号公报记载的封装体中，为了防止电特性的劣化，用绝缘构件覆盖露出的第1部，或在一对第1部间设置有电介质。即使用绝缘构件覆盖露出的第1部，或在一对第1部间设置了电介质，在其前部的接合线中有时也会发生急剧的特性阻抗的变化，因此无法充分抑制电特性的劣化。
发明内容
本发明的一个形式的电子部件搭载用封装体包括：基体；一对信号端子；以及电介质基板。基体形成为板状，且具有在厚度方向上贯通的贯通孔。一对信号端子由传输信号的线状的金属导体构成，且以第1部从所述基体的第1面朝向厚度方向的一侧突出并彼此隔开距离的方式设置于所述一对贯通孔的每一个中。电介质基板设置在所述一对信号端子的所述第1部之间。此外，电介质基板被设置成，第2面以及第3面与所述基体的第1面垂直，侧面与所述基体的第1面抵接，所述第2面与所述第1部中的一方对置，所述第3面与所述第1部中的另一方对置。并且，电介质基板的以所述基体的第1面为基准的高度比所述第1部低。
此外，本发明的一个形式的电子装置包括：上述的电子部件搭载用封装体；以及搭载于所述基体的一个表面的电子部件。
附图说明
图1是从基体11的第1面11a侧观察本发明的一实施方式涉及的电子部件搭载用封装体1的立体图。
图2是从基体11的第4面11d侧观察电子部件搭载用封装体1的立体图。
图3是电子部件搭载用封装体1的俯视图以及剖视图。
图4是从基体11的第1面11a侧观察电子装置100的立体图。
具体实施方式
参照附图，详细说明本发明的实施方式涉及的电子部件搭载用封装体以及电子装置。图1是从基体11的第1面11a侧观察本发明的一实施方式涉及的电子部件搭载用封装体1的立体图，图2是从基体11的第4面11d侧观察电子部件搭载用封装体1的立体图。图3是电子部件搭载用封装体1的俯视图以及剖视图。图3(a)是俯视图，图3(b)是图3(a)的切断面线A-A处的剖视图。此外，图4是表示本实施方式涉及的电子装置100的结构的立体图。
电子部件搭载用封装体1是用于搭载光半导体元件等电子部件21的封装体。电子装置100是使用光通信装置收发光信号的半导体装置，构成为包括电子部件搭载用封装体1和搭载于该电子部件搭载用封装体1的基体11的第1面11a的电子部件21。
电子部件搭载用封装体1构成为，包括：基体11；贯通基体11且由传输高频信号的线状的金属导体构成的一对信号端子12；设置在一对信号端子12的第1部12a间的电介质基板13；将电介质基板13和第1部12a接合的接合材料14；以及接地端子15。另外，所谓高频信号是指半导体装置的传输速度对应于2.5Gbps以上的信号。
基体11具有在厚度方向上贯通的贯通孔11b，且具有将所搭载的电子部件21产生的热散放到电子部件搭载用封装体1的外部的功能。基体11由导热性良好的金属构成，作为与搭载在电子装置100的电子部件21、陶瓷制的布线基板16或者副底座(sub-mount)17的热膨胀系数相近的金属，例如可选Fe-Ni-Co合金、Fe-Mn合金等铁系的合金、纯铁等金属。更具体来说，有Fe99.6质量％-Mn0.4质量％系的SPC(Steel Plate Cold)材料。例如，在基体11由Fe-Mn合金构成的情况下，通过对该铸块(块)实施压延加工、冲压加工等周知的金属加工方法，从而制作成给定形状，贯通孔11b例如可通过钻孔加工形成。
基体11的形状通常是厚度为0.5～2mm的平板状，其形状并没有特别限制，例如是直径为3～10mm的圆板状、将半径为1.5～8mm的圆周的一部分切下的半圆板状、一边为3～15mm的四边形板状等。基体11的厚度可以不一致，例如，若将基体11的外侧的厚度加厚，则容易使容纳电子装置100的框体等成为散热体的部件贴紧，所以容易使从电子部件21产生的热经由基体11放出到外部。
基体11的厚度可以是0.5mm以上且2mm以下。在基体11的厚度不足0.5mm的情况下，在将用于保护电子部件21的金属制的盖体接合到金属制的基体11的第1面11a时，随着接合温度等接合条件，基体11容易弯曲而变形，因变形而容易使气密性下降。另一方面，若基体11的厚度超过2mm，则电子部件搭载用封装体1、电子装置100的厚度会变厚，很难实现小型化。
在基体11的第1面11a可以通过镀敷法，依次被覆耐腐蚀性出色且与用于将电子部件21、布线基板16或者盖体接合固定的接合材料(钎料)之间的润湿性出色的、厚度为0.5～9μm的Ni层和厚度为0.5～5μm的Au层。由此，能够有效防止基体11氧化腐蚀，并且能够将盖体等良好地钎焊(接合)到基体11。
副底座17设置在基体11的第1面11a上，具有与该第1面11a平行的基板搭载面。在电子部件搭载用封装体1中，副底座17具有如下的功能：将搭载于在基板搭载面上搭载的布线基板16上的电子部件21所产生的热传导至基体11，例如从基体11的表面向电子部件搭载用封装体1的外部散热。
在本实施方式中，副底座17可以与基体11一体形成，也可以包括冷却布线基板16的冷却构件(例如，珀耳帖元件等)来构成。在将基体11一体形成的情况下，副底座17由与基体11同样的导热性良好的金属构成，其形成为具有与基体11的第1面11a平行的基板搭载面的柱状。
布线基板16设置在副底座17的基板搭载面上，安装电子部件21。在布线基板16设置有：用于将来自一对信号端子12之中的一个信号端子12的高频信号向电子部件21传输的信号线路导体16a；以及用于将来自一对信号端子12之中的另一个信号端子12的高频信号向电子部件21传输的信号线路导体16b。在一对信号端子12中传输的高频信号是差动信号。
布线基板16在绝缘基板上形成了包括信号线路导体16a、16b的布线导体，该绝缘基板由氧化铝(氧化铝：Al2O3)质烧结体、氮化铝(AlN)质烧结体等陶瓷绝缘材料等构成。在绝缘基板例如由氧化铝质烧结体构成的情况下，首先，在氧化铝(Al2O3)、氧化硅(SiO2)、氧化钙(CaO)以及氧化镁(MgO)等原料粉末中添加混合适当的有机溶剂、溶媒而制成泥浆状，利用刮刀法(doctor blade)或者压延法(calender roll)等，将该泥浆状物成形为片状，从而得到陶瓷生片(以下，也称为生片)。之后，将生片冲压加工成给定形状，并且根据需要层叠多片，将它们在约1600℃的温度下烧固，由此来制作。
在布线基板16中，包括信号线路导体16a、16b的布线导体的形成方法有：在与绝缘基板同时烧固，或者制作出绝缘基板后形成金属化物质的方法；在制作出绝缘基板后利用蒸镀法或者光刻法形成的方法。在电子装置100是小型装置的情况下，由于搭载于该电子装置100的布线基板16更小，所以优选布线导体是微细的，且为了提高布线导体与一对信号端子12的位置匹配精度，优选利用蒸镀法或者光刻法来形成，在该情况下，也有时根据需要对绝缘基板的主面实施研磨加工。
信号线路导体16a、16b和一对信号端子12通过设置在信号端子12的第1部12a的前端与信号线路导体16a、16b的端部之间的接合线18而电连接。信号线路导体16a、16b和电子部件21的连接可以是使用了接合线的引线连接，也可以是利用焊料等将设置于电子部件21的端子和信号线路导体16a、16b直接接合的凸块连接等。
接合线18是利用公知的引线接合方法设置在信号端子12的第1部12a的前端与信号线路导体16a、16b的端部之间的引线构件。作为接合线18，例如能够使用金引线或者铝引线等。
以下，详细说明在布线基板16中利用蒸镀法或者光刻法形成布线导体的情况。布线导体例如由依次层叠密致金属层、扩散防止层以及主导体层而成的三层结构的导体层构成。
从使与由陶瓷等构成的绝缘基板之间的紧贴性良好的观点出发，密致金属层可以由钛(Ti)、铬(Cr)、钽(Ta)、铌(Nb)、镍-铬(Ni-Cr)合金、氮化钽(Ta2N)等热膨胀率与陶瓷接近的金属当中的至少一种构成，其厚度优选0.01～0.2μm。密致金属层的厚度不足0.01μm时，有很难使密致金属层牢固地与绝缘基板贴紧的倾向，若超过0.2μm，则有容易因成膜时的内部应力使密致金属层从绝缘基板剥离的倾向。
从防止密致金属层与主导体层的相互扩散的观点出发，优选扩散防止层由白金(Pt)、钯(Pd)、铑(Rh)、镍(Ni)、Ni-Cr合金、Ti-W合金等导热性良好的金属当中的至少一种构成，其厚度可以是0.05～1μm。在扩散防止层的厚度不足0.05μm时，有产生针孔等缺陷而难以实现作为扩散防止层的功能的倾向，若超过1μm，则有容易因成膜时的内部应力使扩散防止层从密致金属层剥离的倾向。另外，在扩散防止层中使用Ni-Cr合金的情况下，由于Ni-Cr合金与绝缘基板的紧贴性良好，所以也可以省去密致金属层。
主导体层优选由电阻小的金(Au)、铜(Cu)、镍(Ni)、银(Ag)中的至少一种构成，其厚度优选0.1～5μm。在主导体层的厚度不足0.1μm时，有电阻变大而无法满足布线基板16的布线导体所要求的电阻的倾向，若超过5μm，则有容易因成膜时的内部应力使主导体层从扩散防止层剥离的倾向。此外，由于Cu容易氧化，因此也可以在其上被覆由Ni以及Au构成的保护层。
一对信号端子12其剖面形成为圆形的棒状，且以各第1部12a从基体11的第1面11a露出且隔开间隔的方式被插入到贯通孔11b中。贯通孔11b的除信号端子12以外的部分被绝缘材料11c填充。第1部12a的长度例如是1～5mm。一对信号端子12以各第1部12a从基体11的第1面11a朝向厚度方向的一侧突出且彼此隔开间隔的方式被设置在贯通孔11b中。
绝缘材料11c由玻璃或者陶瓷等绝缘性的无机介电材料构成，具有确保信号端子12与基体11的绝缘间隔的同时将信号端子12固定在基体11的贯通孔11b内的功能。作为这样的绝缘材料11c的例子，可列举硼硅酸玻璃、钠玻璃等玻璃、以及在这些玻璃中加入了用于调整热膨胀系数、相对介电常数的陶瓷填料后得到的材料，且为了阻抗匹配，适当选择其相对介电常数。作为使相对介电常数降低的填料，可列举氧化锂等。
为了使信号端子12贯通填充于贯通孔11b的绝缘材料11c后固定，例如，在绝缘材料11c由玻璃构成的情况下，首先，使用粉体压制法或者挤出成形法对玻璃粉末进行成形，使内径符合信号端子12的外径，制作使外径符合贯通孔11b的形状的筒状的成形体，将信号端子12插入该成形体的孔中后将成形体插入到模具中，加热至给定的温度使玻璃熔化后，使其冷却并固化，由此形成固定了信号端子12的给定形状的绝缘材料11c。由此，利用绝缘材料11c将贯通孔11b气密地密封，并且利用绝缘材料11c将信号端子12与基体11绝缘地固定，形成同轴线路结构。此外，也可以仅预先形成符合贯通孔11b的形状的绝缘材料11c，将其插入到贯通孔11b中，并且使信号端子12经过绝缘材料11c的孔，同时进行绝缘材料11c与贯通孔11b的内表面、以及信号端子12的外面与绝缘材料11c的孔的内表面的接合。
电介质基板13形成为板状，且设置在第1部12a之间。电介质基板13被设置成，第2面13a以及第3面13b与基体11的第1面11a垂直，侧面与基体11的第1面11a抵接，第2面13a与第1部12a中的一方对置，第3面13b与第1部12a中的另一方对置。换言之，电介质基板13被设置成，在基体11的第1面11a上，两个第1部12a在厚度方向上(与连结各信号端子12的虚拟线平行的方向)夹持电介质基板13。此外，电介质基板13的以基体11的第1面11a为基准的、与第1面11a正交的方向上的高度比第1部12a低。
在本实施方式中，在一对信号端子12中传输的高频信号是差动信号。在彼此电磁耦合的两个传输线路、所谓的成对布线中传输差动信号。在本实施方式的电子部件搭载用封装体1中，一对信号端子12成为成对布线来传输差动信号。在一对信号端子12经由绝缘材料11c固定于贯通孔11b而成的同轴线路结构中，由于在一对信号端子12间存在由介电材料构成的绝缘材料11c，所以无法得到充分的电磁耦合，但是在两个第1部12a间，若没有介电材料，则电磁耦合就会变弱。于是，通过在两个第1部12a间设置电介质基板13，能够增强两个第1部12a间的电磁耦合，所以本实施方式的电子部件搭载用封装体1其差动信号的传输特性出色，并且能够抑制在信号端子12中传输差动信号时发生的在两个第1部12a之间发生的串扰。进一步地，本实施方式的电子部件搭载用封装体1在两个第1部12a将电介质基板13夹在中间并通过接合材料14接合固定时，第1部12a的刚性得到提高，第1部12a很难变形。由此，能够抑制在第1部12a的前端进行引线接合时发生的第1部12a的变形。进一步地，能够抑制因电子部件搭载用封装体1以及电子装置100的制造工序、使电子装置100工作时施加到第1部12a的热，使得第1部12a发生变形的情况。其结果，能够抑制因第1部12a发生变形而发生的特性阻抗的变动。
在信号端子12中，在处于基体11的贯通孔11b内的部分、即周边被绝缘材料11c包围且基体11的贯通孔11b进一步包围绝缘材料11c的部分，是同轴结构，能得到特性阻抗的变动少且稳定的传输特性。但是，从第1面11a露出的第1部12a由于在周边没有绝缘材料11c也没有基体11，所以电容分量降低且电感分量增大，高频信号的传输特性与同轴结构部分相比发生劣化。此外，特性阻抗与贯通孔11b中的同轴结构部分相比变高。在特性阻抗高的第1部12a本身的传输特性发生劣化的基础上，因贯通孔11b中的同轴结构部分与第1部12a的边界部分的特性阻抗的急剧且大的变化，高频信号的反射损耗、插入损耗等变大，传输特性发生很大劣化。通过将电介质基板13设置在两个第1部12a间，从而能够分别抑制电容分量的降低以及电感分量的增大，能够减小从贯通孔11b的同轴结构部分至第1部12a的特性阻抗的变化。
如上所述，通过接合线18来连接信号端子12的第1部12a的前端和信号线路导体16a、16b。传输高频信号的接合线18的部分与第1部12a相比，直径变小，且在周边也没有绝缘材料等，所以相比第1部12a，电容分量进一步降低且电感分量进一步增大，高频信号的传输特性与同轴结构部分相比发生劣化，并且特性阻抗变高。即，特性阻抗按照贯通孔11b的同轴结构部分、第1部12a、接合线18的顺序变高，且在各边界部分发生急剧变化。
通过设置电介质基板13，第1部12a的特性阻抗的大小接近贯通孔11b的同轴结构部分，因此能够减小贯通孔11b的同轴结构部分与第1部12a的特性阻抗的大小之差。另一方面，第1部12a与接合线18的连接部的边界部分的特性阻抗之差扩大，即变化变大。在该技术中，在两个第1部12a之间设置有电介质基板13，但是在将电介质基板的高度设为与第1部12a相同的情况下，第1部12a与接合线18的连接部的边界部分的特性阻抗的变化变大，在第1部12a与接合线18之间传输高频信号时产生的反射损耗或者损耗插入变大。
如本实施方式这样，通过使电介质基板13的高度比第1部12a更低，从而在第1部12a的电介质基板13相邻的部分和第1部12a与接合线18的连接部之间，设置电介质基板13不相邻的部分。第1部12a的电介质基板13不相邻的部分的电容分量比相邻的部分小，且比直径小于第1部12a的接合线18的部分大。由此，第1部12a的电介质基板13不相邻的部分的特性阻抗比相邻的部分高，且比接合线18的部分低。在第1部12a的电介质基板13相邻的部分与不相邻的部分之间，存在特性阻抗之差，在不相邻的部分与接合线18之间也存在特性阻抗之差。这些差都比第1部12a的电介质基板13相邻的部分与接合线18之间的特性阻抗之差小。
因此，如本实施方式这样，通过在第1部12a的电介质基板13相邻的部分与接合线18之间设置电介质基板13不相邻的部分，从而能够使从电介质基板13相邻的第1部12a起一直到接合线18的特性阻抗的变化比现有技术的结构缓慢。若特性阻抗的变化缓慢，则能够减小传输高频信号时发生的反射损耗、插入损耗，能够抑制高频信号的传输特性的劣化。此外，只要使电介质基板13的与连结各第1部12a的虚拟线垂直的方向上的宽度比第1部12a的宽度大即可。由此，能够分别有效地抑制两个第1部12a之间的电容分量的降低以及电感分量的增大。并且，能够从由隔着绝缘材料11c被贯通孔11b包围的信号端子12的部分构成的同轴结构部分起，使在中间夹着电介质基板13的第1部12a的部分的特性阻抗的变化变小。
接合线18由于除了与第1部12a的特性阻抗之差大以外，电感分量高且在附近不存在接地导体等结构，因此是很难传输高频信号的传输线路。因此，最好使接合线18的长度尽可能短。为了缩短接合线18，需要缩短第1部12a的前端与布线基板16的距离，为了缩短第1部12a的前端与布线基板16的距离，需要减小布线基板16的高度(副底座17的高度)与第1部12a的前端的高度之差。在副底座17包括珀耳帖元件等冷却构件的情况下，副底座17的高度变得比较高，与副底座17的高度相匹配地，第1部12a的前端的高度也被增高。若第1部12a的高度变高，则高频信号的传输特性降低的第1部12a的部分会变长，因此在两个第1部12a之间设置电介质基板13的效果会更加有效。
电介质基板13不相邻的部分、即第1部12a的高度与电介质基板13的高度之差就算很小，但只要存在，就能与没有差的现有结构相比，起到抑制高频信号的传输特性劣化的效果，以第1部12a的长度为基准，电介质基板13不相邻的部分的长度是10～50％。电介质基板13的厚度(与连结各信号端子12的虚拟线平行的方向的厚度)、距基体11的第1面11a的高度、即基体11的第1面11a至第1部12a的前端的长度，只要根据各第1部12a的间隔以及长度来设定即可。此外，使与连结各第1部12a的虚拟线垂直的方向的电介质基板13的宽度比与连结各第1部12a的虚拟线垂直的方向的贯通孔11b的宽度(绝缘材料11c的宽度)小即可。
即，电介质基板13在从基体11的第1面11a侧俯视电子部件搭载用封装体1时，可以设置为比贯通孔11b更靠内侧。由此，能够减轻在基体11、绝缘材料11c、电介质基板13之间产生的因各自的热膨胀系数差引起的应力，并且能够抑制因该应力而在绝缘材料11c、电介质基板13中产生破裂或者裂纹的情况。进一步地，由于提高了电子部件搭载用封装体1的散热性，所以将电介质基板13和第1部12a接合的接合材料14使用金属材料时，能够抑制基体11和信号端子12因接合材料14而发生电短路的情况。
对于电介质基板13来说，为了不使第1部12a间短路，只要是具有绝缘性的材料，就能够使用树脂材料、陶瓷材料，但是因热等引起的变形小且具有高介电常数的陶瓷材料更好。作为陶瓷材料，可以使用氧化铝质烧结体、氮化铝质烧结体、莫来石质烧结体、碳化硅烧结体、氮化硅烧结体以及玻璃陶瓷等。在电介质基板13例如由氧化铝质烧结体构成的情况下，与布线基板16的绝缘基板同样地，将利用周知的刮刀法或者压延法等成形为片状的生片冲压加工成给定形状，根据需要层叠多片，在约1600℃的温度下烧固，由此来制作。
将电介质基板13在与基体11的第1面11a相接的侧面处，利用由树脂材料和/或玻璃材料构成的粘接材料等来固定即可，但是为了防止脱落，也可以包括将电介质基板13的第2面13a和第1部12a中的一方接合且将第3面13b和第1部12a中的另一方接合的接合材料14。如本实施方式这样，通过使电介质基板13的高度比第1部12a低，并利用接合材料14将电介质基板13的第2面13a和第1部12a中的一方接合，将第3面13b和第1部12a中的另一方接合，从而能够利用电介质基板13来提高第1部12a的刚性，同时能够抑制在未接合电介质基板13的第1部12a的前端与电介质基板13之间产生的应力。
由此，能够抑制第1部12a的变形，能够抑制因第1部12a发生变形而发生的特性阻抗的变动，并且能够抑制在电介质基板13中产生裂纹或者破裂。进一步地，能够抑制接合线18从第1部12a剥离。进一步地，在将接合线18与第1部12a连接时，能够通过未接合电介质基板13的第1部12a的前端适度发生变形而缓和应力，从而抑制因施加至第1部12a的应力而在电介质基板13中产生裂纹或者破裂的情况。
作为接合材料14，能够使用金-锡(Au-Sn)合金、金-锗(Au-Ge)合金的钎料、熔点比这些低的锡-银(Sn-Ag)合金、锡-银-铜(Sn-Ag-Cu)合金的钎料、Ag环氧化物等树脂制的粘接剂。为了提高接合材料14的润湿性，以更好的强度进行接合，可以在电介质基板13的两主面(第2面13a以及第3面13b)设置基于镀敷等的金属层。
此外，一对信号端子12的各第1部12a的前端的形状并没有特别限定，可以设为半球状、圆台形状、四角锥台形状等尖端细的形状。通过一对信号端子12的各第1部12a的前端为尖端细的形状，高频信号的传输路径的形状变化变得缓慢，所以在各第1部12a的前端与接合线18的连接部分，特性阻抗的变化进一步变缓慢。
在一对信号端子12由Fe-Ni-Co合金、Fe-Ni合金等金属的导体构成，且例如信号端子12由Fe-Ni-Co合金构成的情况下，通过对该铸块(块)实施压延加工、冲压加工、切削加工等周知的金属加工方法，从而制作成长度为1.5～22mm且直径为0.1～1mm的线状。为了确保一对信号端子12的强度的同时进行更高特性阻抗的匹配并实现小型化，将一对信号端子12的直径设为0.15～0.25mm。若一对信号端子12的直径比0.15mm细，则在安装电子部件搭载用封装体1时的处理中，信号端子12容易弯曲，作业性容易降低。此外，若直径比0.25mm粗，则阻抗匹配后的贯通孔11b的直径会随着信号端子12的直径而变大，因此无法实现产品的小型化。
一对信号端子12的第2部例如被插入到插入孔等中，该插入孔设置于安装基板且在内周面具有导电体层。将插入孔的导电体层和外部电路电连接，信号端子12起到传输电子部件21与外部电气电路之间的输入输出信号的功能。
在本实施方式中，将接地端子15接合到基体11。接地端子15被连接到接地电位，与信号端子12同样地制作，且使用接合材料(钎料)等与基体11的第4面11d接合。为了提高定位的容易性和接合强度，可以预先在基体11的第4面11d形成孔，在该孔中通过接地端子15来进行接合。这样，通过将接地端子15与基体11接合，从而接地端子15也与信号端子12同样地，被插入到安装基板的插入孔中被赋予接地电位。由此，接合了接地端子15的基体11作为接地导体起作用。
作为搭载于电子装置100的电子部件21，可列举LD(激光二极管)、PD(光电二极管)等光半导体元件、包括半导体集成电路元件的半导体元件、晶体振子、弹性表面波元件等压电元件、压力传感器元件、电容元件、电阻器等。
通过利用钎料、导电性树脂等导电性的接合材料进行固定，从而进行电子部件21向布线基板16的安装即可。例如，在将布线基板16搭载在副底座17后在布线基板16上搭载电子部件21的情况下，在布线基板16的固定中使用金-锡(Au-Sn)合金、金-锗(Au-Ge)合金的钎料作为接合材料，在电子部件21的固定中，使用熔点比这些低的锡-银(Sn-Ag)合金、锡-银-铜(Sn-Ag-Cu)合金的钎料、可在比熔点低的温度下固化的Ag环氧化物等树脂制的粘接剂作为接合材料即可。
此外，可以在布线基板16上搭载电子部件21后在副底座17搭载布线基板16，该情况下，与上述相反地，降低在副底座17搭载布线基板16时所使用的接合材料的熔点即可。无论是哪种情况，在布线基板16上使用周知的丝网印刷法印刷接合材料的膏，或利用光刻法形成接合材料层，或载置成为接合材料的低熔点钎料的预成形件等即可。
在电子装置100中根据需要，在基体11的第1面11a上设置的盖体是具有以沿着基体11的外周区域的外形覆盖基体11的第1面11a上的电子部件21、布线基板16、副底座17、信号端子12的第1部12a、电介质基板13等这样的空间的形状的构件。在电子部件21是LD(激光二极管)、PD(光电二极管)等光半导体元件的情况下，可以在与盖体的电子部件21对置的部分设置使光透过的窗构件，也可以取代窗构件，设置接合了光纤以及返回光防止用的光隔离器而得到的构件。
盖体由Fe-Ni-Co合金、Fe-Ni合金、Fe-Mn合金等金属构成，通过对这些板材实施压制加工、冲压加工等周知的金属加工方法来制作。盖体优选具有与基体11的材料同等程度的热膨胀系数，使用与基体11的材料相同的材料。在盖体具有窗构件的情况下，利用低熔点玻璃等，将平板状、透镜状的玻璃制的窗构件接合到在与电子部件21对置的部分设置了孔的构件上。
盖体向基体11的接合利用缝焊(seam welding)或者YAG激光焊接等焊接、或者基于Au-Sn钎料等接合材料的钎焊来进行。
另外，本发明并不限于上述的实施方式，在不脱离本发明的宗旨的范围内进行各种变更是没有任何障碍的。
例如，在上述的实施方式中，说明了使用图1所示的圆形基体11的电子部件搭载用封装体1的例子，但是也可以是箱型的电子部件搭载用封装体。
电介质基板13的形状只要具有比第1部12a的宽度大的宽度，就不限于矩形状，可以是正圆形状、椭圆形状或者多边形状等。
符号说明
1 电子部件搭载用封装体
11 基体
11a 第1面
11b 贯通孔
11c 绝缘材料
11d 第4面
12 信号端子
12a 信号端子的第1部
13 电介质基板
13a 第2面
13b 第3面
14 接合材料
15 接地端子
16 布线基板
16a 信号线路导体
16b 信号线路导体
17 副底座
18 接合线
21 电子部件
100 电子装置

Claims (5)

1.一种电子部件搭载用封装体，其特征在于，包括：
基体，形成为板状，具有在厚度方向上贯通的贯通孔；
一对信号端子，由传输信号的线状的金属导体构成，以第1部从所述基体的第1面朝向厚度方向的一侧突出且彼此隔开间隔地在所述贯通孔中设置该一对信号端子；以及
板状的电介质基板，设置在所述一对信号端子的所述第1部之间，且被设置成，第2面以及第3面与所述基体的第1面垂直，侧面与所述基体的第1面抵接，所述第2面与所述第1部中的一方对置，所述第3面与所述第1部中的另一方对置，该电介质基板的以所述基体的第1面为基准的高度比所述第1部低，
所述信号端子的所述第1部具有：与所述电介质基板相邻的部分、以及不与所述电介质基板相邻的部分，
在俯视所述基体的第1面的情况下，在与将所述一对信号端子的所述第1部的前端彼此连结的虚拟线垂直的方向上，所述电介质基板的尺寸小于所述贯通孔的尺寸。
2.一种电子部件搭载用封装体，其特征在于，包括：
基体，形成为板状，具有在厚度方向上贯通的贯通孔；
一对信号端子，由传输信号的线状的金属导体构成，以第1部从所述基体的第1面朝向厚度方向的一侧突出且彼此隔开间隔地在所述贯通孔中设置该一对信号端子；以及
板状的电介质基板，设置在所述一对信号端子的所述第1部之间，且被设置成，第2面以及第3面与所述基体的第1面垂直，侧面与所述基体的第1面抵接，所述第2面与所述第1部中的一方对置，所述第3面与所述第1部中的另一方对置，该电介质基板的以所述基体的第1面为基准的高度比所述第1部低，
所述信号端子的所述第1部具有：与所述电介质基板相邻的部分、以及不与所述电介质基板相邻的部分，
所述电子部件搭载用封装体包括将所述电介质基板的所述第2面和所述第1部中的一方接合且将所述电介质基板的所述第3面和所述第1部中的另一方接合的接合材料。
3.根据权利要求1或2所述的电子部件搭载用封装体，其特征在于，
所述一对信号端子传输差动信号。
4.一种电子装置，其特征在于，包括：
权利要求1～3中任一项所述的电子部件搭载用封装体；以及
在所述基体的一个表面搭载的电子部件。
5.根据权利要求4所述的电子装置，其特征在于，
还包括将所述电子部件和所述一对信号端子的所述第1部电连接的引线构件。
CN201680027658.9A 2015-08-24 2016-08-19 电子部件搭载用封装体以及使用其的电子装置 Active CN107534021B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-164884 2015-08-24
JP2015164884 2015-08-24
PCT/JP2016/074237 WO2017033860A1 (ja) 2015-08-24 2016-08-19 電子部品搭載用パッケージおよびそれを用いた電子装置

Publications (2)

Publication Number Publication Date
CN107534021A CN107534021A (zh) 2018-01-02
CN107534021B true CN107534021B (zh) 2020-12-01

Family

ID=58100342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680027658.9A Active CN107534021B (zh) 2015-08-24 2016-08-19 电子部件搭载用封装体以及使用其的电子装置

Country Status (6)

Country Link
US (1) US10629505B2 (zh)
EP (1) EP3343602A4 (zh)
JP (1) JP6412274B2 (zh)
KR (1) KR102046347B1 (zh)
CN (1) CN107534021B (zh)
WO (1) WO2017033860A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017123342A1 (de) * 2017-10-09 2019-04-11 Schott Ag TO-Gehäuse mit hoher Reflexionsdämpfung
CN113169130B (zh) * 2018-11-30 2023-10-17 京瓷株式会社 布线基板、电子部件搭载用封装件以及电子装置
EP3965147A1 (en) * 2020-09-03 2022-03-09 Schott Ag Header for an electronic or opto-electronic component and process for manufacturing of such
JP7507682B2 (ja) * 2020-12-28 2024-06-28 新光電気工業株式会社 半導体パッケージ用ステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257073A (zh) * 2007-02-27 2008-09-03 三菱电机株式会社 光模块
JP2015122466A (ja) * 2013-12-25 2015-07-02 京セラ株式会社 Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2800696C2 (de) * 1978-01-09 1985-08-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen einer Durchführung
JP3436009B2 (ja) * 1996-07-31 2003-08-11 住友電気工業株式会社 光半導体素子
TW449948B (en) * 1999-06-29 2001-08-11 Rohm Co Ltd Semiconductor device
JP2003037329A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 光送信器
US6868104B2 (en) * 2001-09-06 2005-03-15 Finisar Corporation Compact laser package with integrated temperature control
US7254149B2 (en) * 2002-03-19 2007-08-07 Finisar Corporation Submount, pedestal, and bond wire assembly for a transistor outline package with reduced bond wire inductance
JP3998526B2 (ja) * 2002-07-12 2007-10-31 三菱電機株式会社 光半導体用パッケージ
JP3989350B2 (ja) * 2002-09-30 2007-10-10 新光電気工業株式会社 ガラス端子
JP4617636B2 (ja) * 2003-03-19 2011-01-26 住友電気工業株式会社 光モジュール
JP2004363242A (ja) * 2003-06-03 2004-12-24 Sumitomo Electric Ind Ltd 光モジュール
JP4470583B2 (ja) * 2004-05-21 2010-06-02 住友電気工業株式会社 光半導体装置
JP4620400B2 (ja) * 2004-07-16 2011-01-26 日本特殊陶業株式会社 温度センサ、温度センサの製造方法
US7856038B2 (en) * 2006-03-27 2010-12-21 Sumitomo Electric Industries, Ltd. Light-emitting module installing thermo-electric controller
JP2010073776A (ja) * 2008-09-17 2010-04-02 Rohm Co Ltd 半導体レーザ装置
JP5334887B2 (ja) * 2010-02-22 2013-11-06 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
EP2371417B1 (de) * 2010-03-29 2019-07-24 BIOTRONIK SE & Co. KG Elektrische Durchführung, Verfahren zur Herstellung und Verwendung einer solchen
WO2012073963A1 (ja) * 2010-11-29 2012-06-07 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257073A (zh) * 2007-02-27 2008-09-03 三菱电机株式会社 光模块
JP2015122466A (ja) * 2013-12-25 2015-07-02 京セラ株式会社 Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置

Also Published As

Publication number Publication date
EP3343602A4 (en) 2019-04-03
CN107534021A (zh) 2018-01-02
US20180145003A1 (en) 2018-05-24
WO2017033860A1 (ja) 2017-03-02
KR102046347B1 (ko) 2019-11-19
KR20170137153A (ko) 2017-12-12
EP3343602A1 (en) 2018-07-04
JP6412274B2 (ja) 2018-10-24
JPWO2017033860A1 (ja) 2018-03-01
US10629505B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
JP5537673B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5473583B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5409432B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2016189431A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
CN107534021B (zh) 电子部件搭载用封装体以及使用其的电子装置
JP5616178B2 (ja) 電子部品搭載用パッケージおよび通信用モジュール
JP4874298B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP2009152520A (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP5004824B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP5312358B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2010245507A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6431441B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009054982A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5409456B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5361637B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5361609B2 (ja) 電子部品搭載用パッケージおよび電子装置
WO2017188269A1 (ja) 半導体パッケージおよびそれを用いた半導体装置
JP5460089B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5705491B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2014146756A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2011114104A (ja) サブマウントおよびそれを用いた電子装置
JP2009054750A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2012227482A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2014003076A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009158520A (ja) 接続基板および電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant