[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2024209633A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2024209633A1
WO2024209633A1 PCT/JP2023/014270 JP2023014270W WO2024209633A1 WO 2024209633 A1 WO2024209633 A1 WO 2024209633A1 JP 2023014270 W JP2023014270 W JP 2023014270W WO 2024209633 A1 WO2024209633 A1 WO 2024209633A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
semiconductor device
stem
block
lead pin
Prior art date
Application number
PCT/JP2023/014270
Other languages
English (en)
French (fr)
Inventor
裕 米田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2023/014270 priority Critical patent/WO2024209633A1/ja
Publication of WO2024209633A1 publication Critical patent/WO2024209633A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates

Definitions

  • This disclosure relates to a semiconductor device and a method for manufacturing a semiconductor device.
  • Patent Document 1 discloses a semiconductor device as a package for mounting electronic elements, which includes a wiring board having a first surface and a wiring pattern located on the first surface, a base having a second surface intersecting the first surface and a through hole opening in the second surface, a signal line that passes through the through hole and has a protrusion that protrudes from the opening in the second surface of the through hole, and a conductive bonding material that bonds the wiring pattern and the protrusion of the signal line.
  • the conductive bonding material is configured to cover at least the root portion of the protrusion on the opening side. This prevents the conductive bonding material from becoming thick, and prevents the signal transmission characteristics at the joint from deteriorating due to insufficient capacity.
  • the first objective of this disclosure is to provide a semiconductor device that allows easy electrical connection between signal lines and wiring patterns.
  • a second object of this disclosure is to provide a method for manufacturing a semiconductor device that allows easy electrical connection between signal lines and wiring patterns.
  • the first aspect of the present disclosure is A semiconductor module; a stem on which the semiconductor module is mounted, the stem having a stem protruding portion protruding on the same side as the semiconductor module, and a through hole penetrating from a main surface having the stem protruding portion to a surface opposite the main surface; a bridge substrate disposed on an upper surface of the stem protrusion; a lead pin having a lead pin protrusion that passes through the through hole and protrudes on the same side as the stem protrusion; A joining block; Equipped with The joining block is having a first surface and a second surface; the first surface is soldered to the bridge substrate, and the second surface is soldered to the lead pin protrusion; The solder used for the solder joint has a melting point lower than that of the joint block, It is preferable that the semiconductor device is one in which the bridge substrate and the lead pins are electrically connected via the joint block.
  • the second aspect is A method for manufacturing a semiconductor device including a semiconductor module, comprising the steps of: a first supplying step of supplying a first solder between an upper surface of a stem protrusion of the stem and the bridge substrate; melting the first solder; solidifying the first solder to join the stem protrusion and the bridge substrate; placing a bonding block on top of the bridge substrate; a second supplying step of supplying a second solder between the joining block and the protruding portion of the lead pin; melting the second solder; solidifying the second solder to bond the bridge substrate and the protruding portions of the lead pins to the bonding block, and electrically connecting the bridge substrate and the lead pins via the bonding block; It is preferred that the compound contains
  • the first and second aspects of the present disclosure provide a semiconductor device and a manufacturing method thereof that facilitates electrical connection between a signal line and a wiring pattern.
  • FIG. 1 is a top view showing a semiconductor device according to a first embodiment of the present disclosure
  • 2 is a cross-sectional view of the semiconductor device of FIG. 1 taken along line AA.
  • FIG. 3 is a diagram showing a configuration of a semiconductor device according to a comparative example of the present disclosure, viewed from the same direction as FIG. 2 .
  • 3 is a diagram showing a method for manufacturing a semiconductor device according to the first embodiment of the present disclosure, viewed from the same direction as FIG. 2 .
  • 3 is a diagram showing a method for manufacturing a semiconductor device according to the first embodiment of the present disclosure, viewed from the same direction as FIG. 2 .
  • FIG. 3 is a diagram showing a method for manufacturing a semiconductor device according to the first embodiment of the present disclosure, viewed from the same direction as FIG. 2 .
  • 3 is a diagram showing a method for manufacturing a semiconductor device according to the first embodiment of the present disclosure, viewed from the same direction as FIG. 2 .
  • 3 is a diagram showing a method for manufacturing a semiconductor device according to the first embodiment of the present disclosure, viewed from the same direction as FIG. 2 .
  • FIG. 3 is a diagram showing a configuration of a semiconductor device according to a first embodiment of the present disclosure, viewed from the same direction as FIG. 2 .
  • 10 is a diagram showing a configuration of a semiconductor device according to a second embodiment of the present disclosure, viewed from the same direction as FIG. 2 .
  • FIG. 10 is a diagram showing a configuration of a semiconductor device according to a second embodiment of the present disclosure, viewed from the same direction as FIG. 1 .
  • 10 is a diagram showing a configuration of a semiconductor device according to a second embodiment of the present disclosure, viewed from the same direction as FIG. 2 .
  • FIG. 11 is a diagram showing a configuration of a semiconductor device according to a second embodiment of the present disclosure, and is a front view of a main surface of a stem.
  • 10 is a diagram showing a configuration of a semiconductor device according to a second embodiment of the present disclosure, viewed from the same direction as FIG. 2 .
  • 11 is a diagram showing a configuration of a semiconductor device according to a second embodiment of the present disclosure, and is a front view of a main surface of a stem. 11 is a diagram showing a configuration of a semiconductor device according to a third embodiment of the present disclosure, viewed from the same direction as FIG. 2 .
  • FIG. 1 is a top view showing a semiconductor device 200 according to a first embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view of the semiconductor device 200 taken along the line A-A in FIG. 1. Note that FIGS. 1 and 2 only show the basic components of the semiconductor device 200, and do not show components such as a photodiode (PD), a thermistor, and a capacitor. In addition, even if a component is shown in either the top view or the cross-sectional view of the semiconductor device 200, it may be omitted in the other view if it is not necessary for the explanation. This point is common to all of the following embodiments.
  • PD photodiode
  • the semiconductor device 200 includes an optical semiconductor module 10, a submount 20, a carrier 30, a thermo module 40, a bridge substrate 50 having a wiring pattern, a stem 100, and a lead pin 120 as a signal line.
  • the surface shown in the top view of Figure 1 will be referred to as the top surface of semiconductor device 200 and its components.
  • the opposite surface will be referred to as the back surface of semiconductor device 200 and the components assembled to form semiconductor device 200.
  • the surface seen from the left side (right side) of the paper in Figure 1 will be referred to as the left side surface (right side surface) of semiconductor device 200 and the components assembled to form semiconductor device 200. This point is common to all of the following embodiments.
  • the submount 20 is a mounting base with the optical semiconductor module 10 bonded to its top surface by the first solder 70.
  • the carrier 30 is bonded to the back surface of the submount 20 by the second solder 80.
  • the thermo module 40 is bonded to the right side surface of the submount 20 by the first solder 70.
  • the stem 100 is joined to the right side of the thermo module 40 by the first solder 70.
  • a stem protrusion 101 is formed on the main surface 104 of the stem 100, protruding on the same side as the semiconductor module. As shown in the cross-sectional view of FIG. 2, on the surface having the stem protrusion 101, a through hole 102 is provided above the stem protrusion 101, penetrating the main surface 104 to the opposing surface.
  • the bridging substrate 50 is joined to the upper surface of the stem protrusion 101 of the stem 100 by a first solder 70.
  • the metal block 110 is joined to the upper surface of the bridging substrate 50 by a second solder 80.
  • the right side of the metal block 110 is joined to the lead pin 120 that passes through the through hole 102 of the stem 100 by the second solder 80.
  • the optical semiconductor module 10 is an element that converts electrical signals into optical signals, or vice versa.
  • An LD (Laser Diode) and a PD (Photo Diode) are examples of the optical semiconductor module 10.
  • the optical semiconductor module 10 is made of materials such as InP, GaAs, GaN, InGaAs, Ge, and Si.
  • An LD containing InP is suitable for the optical semiconductor module 10 of this embodiment, but the type and material of the element are not limited.
  • the optical semiconductor module 10 has a pad portion formed by Au metallization. The pad portion allows the optical semiconductor module 10 to be mechanically and electrically joined to the submount 20.
  • the number of optical semiconductor modules 10 is one, but there may be more than one optical semiconductor module 10. In that case, multiple optical semiconductor modules 10 may be bonded to one submount 20. This point is common to all of the following embodiments.
  • the submount 20 has a base material 21, an electrode pad 22 formed on the top or back surface of the base material 21, and an electrode pad 23 formed on the top or back surface of the base material 21 different from the electrode pad 22.
  • the material of the base material 21 is preferably an electrical insulator and has a high thermal conductivity to effectively cool the optical semiconductor module 10, and generally a ceramic plate such as AlN or Al2O3 is used.
  • the semiconductor device 200 has one submount 20, but the number of submounts 20 is not limited.
  • electrode pad 22 The same material is generally used for electrode pad 22 and electrode pad 23.
  • the optical semiconductor module 10 is joined to electrode pad 22 by first solder 70. Furthermore, electrode pad 22 is electrically connected to the surrounding members and the surface of optical semiconductor module 10 by wire 60 or the like.
  • the electrode pad 22 is a wiring member for electrically connecting the optical semiconductor module 10 to an external circuit, a metal with low electrical resistance is preferable.
  • metallization such as Au having a thickness of 3.0 ⁇ m or less is generally used.
  • an electrode pad 22 made of Au and having a thickness of 1.5 ⁇ m is metallized on a substrate 21 made of AlN and having a thickness of 0.3 mm. Furthermore, a first solder 70 containing AuSn and having a thickness of 3 ⁇ m is pre-coated on the electrode pad 22 at the location where the optical semiconductor module 10 is to be joined. This results in an electrode pad 22 suitable for this embodiment.
  • the electrode pads 23 installed on the heat dissipation surface of the substrate 21 are mechanically and thermally connected to the carrier 30 via solder or Ag paste, etc. In this embodiment, they are connected with a second solder 80 based on SnAgCu.
  • the carrier 30 is made of a material with excellent thermal conductivity, such as a metal such as Ag, Cu, Fe, or Al, or an alloy thereof, or an insulator such as a metal-coated ceramic or resin.
  • a carrier 30 with a CuW surface plated with Au is suitable, but is not limited to this.
  • the carrier 30 of this embodiment has a convex shape when viewed from above.
  • the protruding portion of the convex shape is referred to as the protruding portion, and the remaining portion is referred to as the bottom portion.
  • the thermo module 40 is joined to the right side surface of the bottom portion by a first solder 70.
  • the submount 20 is joined to the top surface of the protruding portion by a second solder 80.
  • a SnAgCu-based second solder 80 is used for the joining.
  • the optical semiconductor module 10 is joined to the top surface of the submount 20.
  • the carrier 30 is not limited to a convex shape and can have other shapes.
  • Thermo module 40 releases the received heat to the stem 100 etc. via the Peltier element.
  • Metallization 41 is formed on the joining surface of the thermo module 40 with the carrier 30, and metallization 42 is formed on the joining surface of the thermo module 40 with the stem 100.
  • the same material is generally used for the metallization 41 and the metallization 42.
  • Au or the like with a thickness of about 3.0 ⁇ m is used for the metallization 41 and the metallization 42.
  • the bridging substrate 50 is joined to the stem protrusion 101 of the stem 100 by the first solder 70.
  • the bridging substrate 50 has a base material 51, an electrode pad 52 formed on the upper surface of the base material 51, and an electrode pad 53 formed on the back surface of the base material 51.
  • the base material 51 is preferably made of an electrically insulating material, and generally a ceramic plate such as AlN or Al2O3 is used.
  • the bridging substrate 50 drives the optical semiconductor module 10 with a high-frequency electrical signal, or outputs a high-frequency signal output from the optical semiconductor module 10 to a lead pin 120 electrically connected via a metal block 110.
  • the electrode pads 52 and 53 are generally made of the same material.
  • the electrode pads 52 which are arranged on the circuit side of the bridging substrate 50, are joined to the metal block 110 by the second solder 80.
  • the electrode pads 52 are also formed with joints such as wires 60, which are electrically connected to the electrode pads 22 of the submount 20.
  • the electrode pads 52 are wiring members, and are preferably made of a metal with low electrical resistance, similar to the electrode pads 22 described above.
  • the electrode pads 52 and 53 are generally metallized with Au or the like to a thickness of 3.0 ⁇ m or less.
  • the bridging substrate 50 is preferably made of a base material 51 made of Al2O3 and having a thickness of 0.5 mm, and the electrode pads 52 made of Au and having a thickness of 1.0 ⁇ m are metallized on the base material 51.
  • the electrode pad 53 is bonded to the upper surface of the stem protrusion 101.
  • the electrode pad 53 is bonded using the first solder 70, but the electrode pad 53 may be bonded using a conductive bonding material such as Ag paste.
  • the wire 60 electrically connects, for example, between the electrode pad 52 formed on the upper surface of the bridging substrate 50 and the electrode pad 22 formed on the submount 20.
  • the connection is made, for example, by a method using ultrasonic waves.
  • the wire 60 also electrically connects between the stem protrusion 101 and the carrier 30, between the bridging substrate 50 and the submount 20, between the lead pins 120 excluding the lead pins 120 joined to the metal block 110 and the thermo module 40, etc. Note that the points of connection made by the wire 60 are not limited to these.
  • the material for the wire 60 is preferably a metal with low electrical resistance. For this reason, metals such as Au, Cu, Al, or alloys thereof are generally used.
  • the first solder 70 is used to bond between the electrode pads 22 of the submount 20 and the optical semiconductor module 10.
  • the process of bonding the submount 20 including the optical semiconductor module 10 to the upper surface of the carrier 30 with the second solder 80 (referred to as the carrier-mount bonding process) has not yet been performed.
  • the material of the first solder 70 is preferably a metal that has a higher melting point and a higher thermal conductivity than the second solder 80. This makes it possible to prevent the first solder 70 from remelting in the carrier-mount bonding process.
  • the bonding point using the first solder 70 is not limited to between the electrode pads 22 of the submount 20 and the optical semiconductor module 10.
  • the first solder 70 is generally an alloy containing Au, Sn, Pb, Ag, Cu, Zn, Ni, Sb, In, Ge, Si, etc. and having a melting point of less than 450°C. In this embodiment, it is preferable to use an alloy containing mainly Au, Sn, Ge, Si, etc. and having a melting point of 250°C or higher. In this embodiment, a eutectic solder of Au and Sn is particularly suitable for the first solder 70, but is not limited to this.
  • the second solder 80 is used, for example, in the carrier-mount bonding process. As described above, at the time of the carrier-mount bonding process, the optical semiconductor module 10 and the submount 20 are already bonded by the first solder 70. Therefore, the material for the second solder 80 is preferably a metal with a lower melting point than the first solder 70 and high thermal conductivity.
  • the second solder 80 is generally an alloy containing Sn, Pb, Ag, Cu, Zn, Ni, Sb, Bi, In, Ge, etc. and having a melting point of less than 450°C. In this embodiment, it is preferable to use an alloy containing mainly Sn, Ag, Cu, etc. and having a melting point of 200°C or higher. In this embodiment, a solder containing Sn, Ag, and Cu is particularly suitable for the second solder 80, but is not limited to this.
  • first solder 70 and the second solder 80 described in this embodiment is merely an example, and the second solder 80 may be applied to the location indicated as the first solder 70 in the drawings, or vice versa. Furthermore, the first solder 70 and the second solder 80 may be the same.
  • the insulating adhesive 90 bonds the lead pin 120, which passes through the through hole 102 provided in the stem 100, to the inner wall of the through hole 102. Considering that a lens cap is bonded to the stem 100 in the final process and the inside of the lens cap is sealed, care must be taken to ensure that the adhesive does not peel off and break the airtightness when, for example, bonding the stem 100 and the thermo module 40 with the first solder 70. From this perspective, the insulating adhesive 90 is preferably made of a material that has high heat resistance and a small expansion and contraction rate.
  • the material of the insulating adhesive 90 is preferably an insulating material.
  • glass is suitable for the insulating adhesive 90, but is not limited to this.
  • the stem 100 is, for example, a cylindrical plate, and a stem protrusion 101 that protrudes on the same side as the semiconductor module is formed on the main surface 104 of the stem 100. Also, as shown in the cross-sectional view of FIG. 2, on the surface having the stem protrusion 101, a through hole 102 is provided above the stem protrusion 101, penetrating the main surface 104 to the opposing surface.
  • the stem protrusion 101 is formed so as to protrude further toward the optical semiconductor module 10 than the protrusion of the lead pin 120.
  • the stem protrusion 101 may be formed by mechanically joining a member different from the stem 100 with solder or the like, but since the bridging substrate 50 is joined to the upper surface of the stem protrusion 101 with the first solder 70, it is preferable that the stem protrusion 101 is formed integrally with the stem 100.
  • the stem 100 is formed, for example, by metallizing the surface of an inexpensive and easy-to-process metal with Au.
  • an SPC material cold-rolled steel plate
  • the metal block 110 is made of a material with excellent electrical conductivity, such as a metal such as Ag, Cu, Fe, Al, or an alloy thereof, or even an electrically insulating material such as ceramic or resin coated with a metal.
  • a metal block 110 having a CuW block with Au plating on its surface is suitable, but is not limited to this.
  • a bridging substrate 50 is joined to the back surface of the metal block 110 by a second solder 80 via an electrode pad 52.
  • a lead pin 120 is joined to the right side surface of the metal block 110 by the second solder 80.
  • first surface 105 the surface of the metal block 110 that is solder-joined to the bridging substrate 50
  • second surface 106 the surface of the metal block 110 that is solder-joined to the lead pin protrusion 121.
  • first surface 105 and the second surface 106 do not necessarily have to be perpendicular, and may be parallel or on the same surface.
  • the metal block 110 is preferably a cube or a rectangular parallelepiped. However, the metal block 110 may have other shapes.
  • the lead pin 120 is a signal line made of a material with excellent electrical conductivity, such as a metal such as Ag, Cu, Fe, Al, Ni, or an alloy thereof, or even a metal coated insulator such as ceramic or resin.
  • the lead pin 120 is a cylinder or a rectangular column.
  • the lead pin 120 is preferably a cylinder of Fe-50Ni with a diameter of 0.3 mm and a length of 8 mm, with the surface plated with Au, but is not limited to this.
  • one of the multiple lead pins 120 has a lead pin protrusion 121 that passes through a through hole 102 formed in the stem 100 and protrudes on the same side as the stem protrusion 101. Furthermore, the lead pin 120 is joined to the metal block 110 at an end face 122 of the lead pin protrusion 121 with the second solder 80. However, the joining does not necessarily have to be to the end face 122 of the lead pin protrusion 121, but may be to the side. Note that when two or more of the multiple lead pins 120 are joined to the metal block 110, multiple through holes 102 may be provided, and the lead pins 120 may pass through each of the multiple through holes 102 and be electrically connected to the metal block 110.
  • Comparative Example Fig. 3 is a diagram showing the configuration of a conventional semiconductor device 300 according to a comparative example of the present disclosure, viewed from the same direction as Fig. 2.
  • the lead pin 120 and the electrode pad 52 are directly bonded together by a conductive bonding material such as a first solder 70. Since the lead pin 120 and the bridging substrate 50 are spaced apart from each other, the distance of the conductive bonding material bonding them together is long.
  • the lead pins 120 are fixed to the stem 100 by bonding with the insulating adhesive 90, there is a large misalignment of the lead pin protrusions 121 between individual pieces.
  • the conventional technology when joining the lead pins 120 to the bridging substrate 50, it is necessary to establish a manufacturing process that takes into account the amount of misalignment.
  • the lead pin 120 and the electrode pad 52 are joined via the metal block 110.
  • This allows the cross-sectional area when a current flows between the lead pin 120 and the bridging substrate 50 to be larger than in the conventional technology.
  • it is possible to reduce the electrical resistance between the lead pin 120 and the bridging substrate 50 compared to the conventional technology, and deterioration of the signal transmission characteristics can be prevented.
  • the above-mentioned effects can be further enhanced.
  • the upper surface of the metal block 110 which is not joined to either the lead pin 120 or the electrode pad 52, can be attracted by a collet and easily placed in a position where it contacts both the end surface 122 of the lead pin 120 and the electrode pad 52.
  • the metal block 110 it is no longer necessary to manage the location and amount of conductive bonding material to be applied, as in the conventional technology in which the lead pin 120 and the electrode pad 52 are directly bonded by conductive bonding, making it possible to simplify manufacturing.
  • the misalignment of the lead pin protrusion 121 can be absorbed by the metal block 110. This eliminates the need to establish a manufacturing process that takes into account variations in the amount of misalignment of the lead pin protrusion 121 as in the conventional technology, which contributes to improved yields.
  • Figure 4 is a diagram showing the manufacturing method of the semiconductor device 200 according to the first embodiment of the present disclosure, viewed from the same direction as Figure 2.
  • a plate-shaped first solder 70 is supplied to the upper surface of the stem protrusion 101 formed on the stem 100 (first step).
  • the first solder 70 is melted by heating the surface of the stem 100 opposite the main surface 104 with a heater 150 (second step).
  • second step a step of melting the second solder 80 previously supplied to the end surface 122 of the lead pin 120 may be added.
  • FIG. 5 is a diagram showing a manufacturing method of a semiconductor device 200 according to embodiment 1 of the present disclosure, viewed from the same direction as FIG. 2.
  • the bridging substrate 50 is placed by the placement machine 160 (third step).
  • the first solder 70 is solidified by cooling the entire stem 100 (fourth step). This bonds the stem protrusion 101 and the bridging substrate 50.
  • the set temperature of the heater 150 when melting the first solder 70 is, for example, 360°C.
  • the third and fourth steps may be performed either before or after the step of joining the thermo module 40 to the stem 100 with the first solder 70, but it is preferable to perform them before.
  • FIG. 6 is a diagram showing a method for manufacturing a semiconductor device 200 according to the first embodiment of the present disclosure, viewed from the same direction as FIG. 2.
  • a plate-shaped second solder 80 is supplied onto the electrode pad 52 of the bridging substrate 50, and the second solder 80 is melted by heating the surface opposite the main surface 104 of the stem 100 with a heater 150 (fifth step).
  • FIG. 7 is a diagram showing a manufacturing method of a semiconductor device 200 according to the first embodiment of the present disclosure, viewed from the same direction as FIG. 2.
  • a metal block 110 is placed from above and the metal block 110 is scrubbed by a scrubbing machine 170 (sixth step).
  • the stem 100 is heated to scrub the metal block 110 through the bridging substrate 50.
  • the scrubbing direction includes at least the longitudinal direction of the lead pin 120, and the second solder 80 on the electrode pad 52 is diffused to the end face 122 of the lead pin 120 as well.
  • the second solder 80 supplied in the first process has an oxide film on its surface when it melts.
  • the oxide film can be removed by scrubbing the metal block 110. Scrubbing is not necessary if flux is used, but scrubbing is preferable because cleaning will be required if flux adheres to the surrounding area after soldering.
  • FIG. 8 is a diagram showing a manufacturing method of a semiconductor device 200 according to the first embodiment of the present disclosure, viewed from the same direction as FIG. 2.
  • the stem 100 is heated while the metal block 110 is in contact with the end face 122 of the lead pin 120, thereby heating the lead pin 120 (seventh step).
  • the second solder 80 is solidified by cooling the entire stem 100 while the positions of the metal block 110 and the lead pin 120 are fixed (eighth step). This allows the metal block 110 to be solder-joined to both the electrode pad 52 and the lead pin 120.
  • the bridging substrate 50 and the lead pin 120 can be electrically connected via the metal block 110.
  • the sixth step can remove the oxide film formed on the surface of the second solder 80, it is preferable to perform the sixth and seventh steps simultaneously with the above-mentioned carrier-mount bonding step in terms of process simplification.
  • the third step of joining the bridging substrate 50 to the stem protrusion 101 of the stem 100 can also be included in the carrier-mount joining step by changing the first solder 70 to the second solder 80.
  • the second solder 80 solidified in the third step is remelted in the sixth step, so care must be taken to prevent the bridging substrate 50 from shifting position when scrubbing the metal block 110.
  • the set temperature of the heater 150 when melting the second solder 80 is, for example, 300°C, but is not limited to this.
  • the lead pin 120 when soldering the lead pin 120 to the bridging substrate 50, the lead pin 120 is heated to a temperature at which soldering is possible, but at that time, the lead pin 120 is fixed to the stem 100 by the insulating adhesive 90. Therefore, in the conventional technology, it is effectively necessary to heat the stem 100 and heat the lead pin 120 via the insulating adhesive 90.
  • the thermal conductivity of the insulating adhesive 90 is smaller than that of metals, etc., it is necessary to heat the stem 100 to a temperature higher than the temperature at which the first solder 70 normally melts, or to heat the stem 100 for a time longer than the time it takes for the first solder 70 to normally melt.
  • the lead pin 120 When the lead pin 120 is heated, it is necessary to control the temperature so that the solder at other joints does not remelt and cause the members at the joints to shift position, and so that the insulating adhesive 90 filled in the through hole 102 of the stem 100 does not peel off and destroy the airtightness.
  • the scrubbing in the sixth step can destroy the surface oxide film of the solder, making it possible to use the second solder 80, which is easily oxidized. This allows the heating temperature to be lower than in the conventional technology that uses the first solder 70, and eliminates the need for temperature control.
  • the second solder 80 supplied in the fifth step must have a lower melting point than the metal block 110 so as not to melt the metal block 110 when heated. This is also true when the first solder 70 is used instead of the second solder 80. This is also true in all of the following embodiments.
  • this embodiment can provide a semiconductor device 200 and a manufacturing method thereof that can easily establish electrical connection between the lead pins 120 as signal lines and the bridging substrate 50 as a wiring pattern.
  • the semiconductor device 200 including the optical semiconductor module 10 is taken as an example, but the present invention can also be applied to power semiconductor devices and the like.
  • the plate-shaped first solder 70 is supplied to the upper surface of the stem protrusion 101 formed on the stem 100, but the method of supplying the first solder 70 is not limited to this.
  • the first solder 70 may be applied in advance to the electrode pad 53 of the bridging substrate.
  • a plate-shaped second solder 80 is supplied onto the electrode pad 52 of the bridging substrate 50, and further, in the sixth step, the metal block 110 is scrubbed and the second solder 80 is diffused onto the end surface 122 of the lead pin 120.
  • the method of supplying the second solder 80 is not limited to this.
  • the second solder 80 may be applied to the lead pin protrusion 121 in advance. In this case, there is no need to scrub the metal block 110 in the sixth step.
  • FIG. 9 is a diagram showing the configuration of a semiconductor device 200 according to the first embodiment of the present disclosure, viewed from the same direction as FIG. 2.
  • the second solder 80 is applied to all surfaces except the top surface that is attracted by the collet during transportation.
  • the second solder 80 it is not necessary for the second solder 80 to be applied to all surfaces except the top surface as shown in FIG. 9, but it is sufficient that it is applied to the surface of the metal block 110 facing the electrode pad 52 and the surface facing the lead pin 120. Also, the second solder 80 joining the metal block 110 and the lead pin 120 and the second solder 80 joining the metal block 110 and the electrode pad 52 may be integrated.
  • Embodiment 2 10 is a diagram showing the configuration of a semiconductor device 200 according to a second embodiment of the present disclosure, viewed from the same direction as FIG. 2.
  • FIG. 11 is a diagram showing the configuration of a semiconductor device 200 according to a second embodiment of the present disclosure, viewed from the same direction as FIG. 1.
  • One or more notches or recesses are formed in the vertical direction of the paper on the surface of the metal block 110 on the lead pin 120 side.
  • FIG. 12 is a diagram showing the configuration of a semiconductor device 200 according to embodiment 2 of the present disclosure, viewed from the same direction as FIG. 2.
  • FIG. 13 is a diagram showing the configuration of a semiconductor device 200 according to embodiment 2 of the present disclosure, and is a front view of the main surface 104 of the stem 100.
  • a block through hole 111 is provided that penetrates the metal block 110 from the surface on the lead pin 120 side in the extension direction of the lead pin 120.
  • the lead pin protrusion 121 passes through the block through hole 111 and is joined to the second surface 106 of the metal block 110 by the second solder 80 within the block through hole 111. This increases the stability of the members during joining, and ensures reliable solder joining.
  • the joining area between the lead pin 120 and the metal block 110 can be made larger than in embodiment 1, so that the electrical resistance can be reduced and deterioration of the transmission characteristics can be suppressed.
  • the shape of the block through-hole 111 is not limited to a cylindrical shape, and for example, the diameter of the surface of the metal block 110 facing the lead pin 120 may be made larger than the diameter of the opposing surface, giving it a tapered shape. This is preferable because it allows for an adjustment margin for the lead pin 120 within the block through-hole 111.
  • FIG. 14 is a diagram showing the configuration of a semiconductor device 200 according to embodiment 2 of the present disclosure, viewed from the same direction as FIG. 2.
  • FIG. 15 is a diagram showing the configuration of a semiconductor device 200 according to embodiment 2 of the present disclosure, and is a front view of the main surface 104 of the stem 100.
  • a recess 112 is provided from the surface of the metal block 110 on the lead pin 120 side toward the opposing surface.
  • the lead pin protrusion 121 is inserted into the recess 112, and is joined to the second surface 106 of the metal block 110 by the second solder 80 within the recess 112. This provides the same effects as those described in FIGS. 12 and 13.
  • the diameter of the opening side of the recess 112 may be made larger than the diameter of the opposing surface, giving it a tapered shape. This is preferable because it allows for adjustment of the lead pin 120 within the recess 112.
  • Embodiment 3 16 is a diagram showing a configuration of a semiconductor device 200 according to a third embodiment of the present disclosure, viewed from the same direction as in FIG. 2.
  • the metal block 110 described in the first embodiment is changed to a base material 130.
  • the substrate 130 comprises a base material 131, a first electrode pad 132 formed on the back surface of the base material 131, and a second electrode pad 133 formed on a surface of the base material 131 perpendicular to the back surface.
  • the base material 131 is an electrical insulator, and typically a ceramic plate such as AlN or Al2O3 is used.
  • the first electrode pad 132 and the second electrode pad 133 are generally made of the same material.
  • the first electrode pad 132 is joined to the electrode pad 52 by the second solder 80.
  • the surface of the first electrode pad 132 where this joining takes place is the first surface 105 described in the first embodiment.
  • the first electrode pad 132 and the second electrode pad 133 are electrically connected by, for example, metallizing the second electrode pad 133.
  • the first electrode pad 132 is a wiring member that electrically connects the lead pin 120 and the electrode pad 52, and therefore a metal with low electrical resistance is preferable.
  • the first electrode pad 132 and the second electrode pad 133 are generally metallized with Au or the like to a thickness of 3.0 ⁇ m or less.
  • a first electrode pad 132 made of Au and having a thickness of 3.0 ⁇ m is placed on a base material 131 made of AlN and having a thickness of 0.5 mm. Furthermore, a second solder 80 containing SuAgCu and having a thickness of 5 ⁇ m is pre-coated on the first electrode pad 132, and Au having a thickness of 0.1 ⁇ m is sputtered onto the surface of the second solder 80, thereby obtaining a suitable substrate 130.
  • the configuration of the substrate 130 is not limited to this.
  • the second electrode pad 133 is joined to the end surface 122 of the lead pin 120 by the second solder 80. However, the joining does not necessarily have to be to the end surface 122 of the lead pin protrusion 121, but may be to the side surface.
  • the surface on the second electrode pad 133 where the joining is performed is the second surface 106 described in the first embodiment.
  • the second solder 80 with Au sputtered on the surface is suitable.
  • the first electrode pad 132 and the second electrode pad 133 With the second solder 80 with Au sputtered on the surface, it is possible to prevent surface oxidation of the second solder 80, and the process of supplying the second solder 80 can be omitted.
  • the second solder 80 with Au sputtered on the surface may be pre-coated on the surface of the metal block 110 on the bridging substrate 50 side and the surface on the lead pin 120 side described in the first embodiment. This can provide the same effect as described above.
  • the first electrode pad 132 and the second electrode pad 133 are formed to match the arrangement of the multiple lead pins 120, making it possible to join all the lead pins 120 to the electrode pads 52 with a single base material 130. This shortens the time required for assembly and suppresses increases in processing costs. Note that the method of joining multiple lead pins 120 to the bridging substrate 50 is not limited to this, and multiple base materials 130 may also be used.
  • the second electrode pad 133 is formed on a surface perpendicular to the rear surface of the base material 131.
  • the second electrode pad 133 may be on the same surface as the surface on which the first electrode pad 132 is formed, or on the upper surface of the base material 131.
  • the metal block 110 described in the first embodiment and the base material 130 described in the second embodiment are referred to as a joint block in the claims.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本開示は半導体装置に関し、信号線と配線パターンとの電気的な接続が容易に行える、半導体装置を提供することを目的とする。本開示の半導体装置は、半導体モジュールと、半導体モジュールを搭載し、半導体モジュールと同じ側に突出するステム突出部を有するステムと、ステム突出部の上面に配置される橋渡し基板と、リードピンと、接合ブロックとを備える。ステムは、ステム突出部を有する主面から、該面の対向面までを貫通する貫通孔を備える。リードピンは貫通孔を通り、ステム突出部と同じ側に突出するリードピン突出部を有する。接合ブロックは、第一面において橋渡し基板とはんだ接合され、第二面においてリードピン突出部とはんだ接合される。橋渡し基板とリードピンは、接合ブロックを介して電気的に接続される。はんだ接合に用いられるはんだは接合ブロックよりも融点が低い。

Description

半導体装置および半導体装置の製造方法
　本開示は、半導体装置および半導体装置の製造方法に関する。
　特許文献１には、第１面及び第１面上に位置する配線パターンを有する配線基板と、第１面に交わる第２面と、第２面で開口する貫通孔と、を有する基体と、貫通孔を貫通し、貫通孔の第２面における開口から突出した突出部を有している信号線と、配線パターンと、信号線の突出部とを接合する導電性接合材とを備える、電子素子搭載用パッケージとしての半導体装置が開示されている。そこでは、導電性接合材が突出部のうち、開口側の付根部分を少なくとも覆うように構成されている。これにより、導電性接合材が厚くなることを防ぎ、接合部において信号の伝送特性が容量不足により低下するのを防止することができる。
特開２０２１－１５３１５６号公報
　上述の半導体装置の製造おいては、信号線と配線パターンとの間に導電性接合材を塗布する必要があるが、ペースト状の導電性接合材を所望の箇所に所望の量だけ塗布することは難しいといった課題がある。
　本開示は上述の課題を解決するため、信号線と配線パターンとの電気的な接続が容易に行える、半導体装置を提供することを第一の目的とする。
　また、本開示は信号線と配線パターンとの電気的な接続が容易に行える、半導体装置の製造方法を提供することを第二の目的とする。
　本開示の第一の態様は、
　半導体モジュールと、
　前記半導体モジュールを搭載し、前記半導体モジュールと同じ側に突出するステム突出部と、前記ステム突出部を有する主面から、該面の対向面までを貫通する貫通孔とを備えるステムと、
　前記ステム突出部の上面に配置される橋渡し基板と、
　前記貫通孔を通り、前記ステム突出部と同じ側に突出するリードピン突出部を有するリードピンと、
　接合ブロックと、
　を備え、
　前記接合ブロックは、
　第一面と第二面を有し、
　前記第一面において前記橋渡し基板とはんだ接合され、前記第二面において前記リードピン突出部とはんだ接合され、
　前記はんだ接合に用いられるはんだは前記接合ブロックよりも融点が低く、
　前記橋渡し基板と前記リードピンは、前記接合ブロックを介して電気的に接続される、半導体装置であることが好ましい。
　また、第二の態様は、
　半導体モジュールを搭載する半導体装置の製造方法であって、
　ステムが有するステム突出部の上面と橋渡し基板の間に第一のはんだを供給する第一供給工程と、
　前記第一のはんだを溶融する工程と、
　前記第一のはんだを凝固させて前記ステム突出部と前記橋渡し基板とを接合する工程と、
　前記橋渡し基板の上面に接合ブロックを載置する工程と、
　前記接合ブロックとリードピンの突出部の間に第二のはんだを供給する第二供給工程と、
　前記第二のはんだを溶融する工程と、
　前記第二のはんだを凝固させて、前記橋渡し基板と前記リードピンの突出部を、前記接合ブロックにそれぞれ接合し、前記橋渡し基板と前記リードピンを、前記接合ブロックを介して電気的に接続する工程と、
　を含むことが好ましい。
　本開示の第一から第二の態様によれば、信号線と配線パターンとの電気的な接続が容易に行える、半導体装置、およびその製造方法を提供できる。
本開示の実施の形態１に係る、半導体装置を示す上面図である。 図１の半導体装置のＡ－Ａ部の断面図である。 本開示の比較例に係る、従来技術の半導体装置の構成を示す図であり、図２と同じ方向から視た図である。 本開示の実施の形態１に係る、半導体装置の製造方法を示す図であり、図２と同じ方向から視た図である。 本開示の実施の形態１に係る、半導体装置の製造方法を示す図であり、図２と同じ方向から視た図である。 本開示の実施の形態１に係る、半導体装置の製造方法を示す図であり、図２と同じ方向から視た図である。 本開示の実施の形態１に係る、半導体装置の製造方法を示す図であり、図２と同じ方向から視た図である。 本開示の実施の形態１に係る、半導体装置の製造方法を示す図であり、図２と同じ方向から視た図である。 本開示の実施の形態１に係る、半導体装置の構成を示す図であり、図２と同じ方向から視た図である。 本開示の実施の形態２に係る、半導体装置の構成を示す図であり、図２と同じ方向から視た図である。 本開示の実施の形態２に係る、半導体装置の構成を示す図であり、図１と同じ方向から視た図である。 本開示の実施の形態２に係る、半導体装置の構成を示す図であり、図２と同じ方向から視た図である。 本開示の実施の形態２に係る、半導体装置の構成を示す図であり、ステムの主面の正面図である。 本開示の実施の形態２に係る、半導体装置の構成を示す図であり、図２と同じ方向から視た図である。 本開示の実施の形態２に係る、半導体装置の構成を示す図であり、ステムの主面の正面図である。 本開示の実施の形態３に係る、半導体装置の構成を示す図であり、図２と同じ方向から視た図である。
　本開示の実施の形態に係る半導体装置および半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１
　図１は、本開示の実施の形態１に係る、半導体装置２００を示す上面図である。図２は図１の半導体装置２００のＡ－Ａ部の断面図である。なお、図１および図２は半導体装置２００における基本的な構成部分のみを図示し、ＰＤ（Ｐｈｏｔｏ　Ｄｉｏｄｅ）、サーミスタ、コンデンサ等の構成部品については不図示としている。また半導体装置２００の上面図と断面図のいずれか一方に記載された構成要素であっても、説明に不要な場合、他方では省略される場合がある。この点は以下のすべての実施形態において共通である。
　半導体装置２００は、光半導体モジュール１０、サブマウント２０、キャリア３０、サーモモジュール４０、配線パターンを有する橋渡し基板５０、ステム１００、および信号線としてのリードピン１２０を備える。
　以下は図１の上面視が示す面を半導体装置２００およびその構成部品の上面とする。また、その反対の面を半導体装置２００、および半導体装置２００として組み上げられた構成部品の裏面とする。さらに、図１の紙面左側（右側）からみた面を、半導体装置２００および半導体装置２００として組み上げられた構成部品の左側面（右側面）とする。この点は以下のすべての実施形態において共通である。
　サブマウント２０は、上面に光半導体モジュール１０が第一のはんだ７０によって接合された取り付け台である。サブマウント２０の裏面には、キャリア３０が第二のはんだ８０によって接合されている。また、サブマウント２０の右側面にはサーモモジュール４０が第一のはんだ７０によって接合される。
　サーモモジュール４０の右側面にはステム１００が第一のはんだ７０によって接合されている。
　ステム１００の主面１０４には、半導体モジュールと同じ側に突出するステム突出部１０１が形成されている。また、図２の断面図に示すように、ステム突出部１０１を有する面において、ステム突出部１０１の上には、主面１０４を対向面まで貫通する貫通孔１０２が設けられている。
　ステム１００のステム突出部１０１の上面には、橋渡し基板５０が第一のはんだ７０により接合されている。橋渡し基板５０の上面には、金属ブロック１１０が第二のはんだ８０によって接合されている。
　金属ブロック１１０の右側面は、ステム１００の貫通孔１０２を通るリードピン１２０と第二のはんだ８０によって接合されている。
　以下では引き続き図１および図２を参照しながら、各構成部品についてさらに詳しく説明する。
　光半導体モジュール１０は、電気信号を光信号にする変換、またはその逆変換を行う素子である。ＬＤ（Ｌａｓｅｒ　Ｄｉｏｄｅ）およびＰＤ（Ｐｈｏｔｏ　Ｄｉｏｄｅ）等が光半導体モジュール１０に該当する。光半導体モジュール１０は、ＩｎＰ、ＧａＡｓ、ＧａＮ、ＩｎＧａＡｓ、Ｇｅ、Ｓｉ等の材料から構成される。本実施形態の光半導体モジュール１０にはＩｎＰを含むＬＤが好適であるが、素子の種類および材料は限定されない。光半導体モジュール１０には、Ａｕメタライズによるパッド部が形成されている。当該パット部により、光半導体モジュール１０とサブマウント２０とを機械的、電気的に接合することができる。
　なお、本実施形態では光半導体モジュール１０の個数が１個の場合を示すが、光半導体モジュール１０は複数でもよい。その場合、１枚のサブマウント２０に複数の光半導体モジュール１０を接合してもよい。この点は以下のすべての実施の形態で共通である。
　サブマウント２０は、基材２１と、基材２１の上面または裏面に形成された電極パッド２２と、基材２１の上面または裏面のうち電極パッド２２と異なる面に形成された電極パッド２３とを有する。基材２１の材料としては、電気的絶縁物、かつ光半導体モジュール１０を効果的に冷却するために熱伝導率の大きい材料が好ましく、一般的にはＡｌＮ、Ａｌ２Ｏ３等のセラミック板が用いられる。
　なお、本実施形態の半導体装置２００においては、サブマウント２０が１個の場合を示すが、サブマウント２０の個数は限定されない。
　電極パッド２２および電極パッド２３には、同じ材料を用いるのが一般的である。電極パッド２２には、光半導体モジュール１０が第一のはんだ７０によって接合される。さらに、電極パッド２２は、ワイヤ６０等で周囲の部材および光半導体モジュール１０の表面と電気的に接続される。
　電極パッド２２は、光半導体モジュール１０と外部の回路とを電気接続するための配線部材であるため、電気抵抗の小さい金属が好ましい。電極パッド２２および電極パッド２３としては、厚さ３．０μｍ以下のＡｕ等によるメタライズが一般的に用いられる。
　本実施形態においては、まず厚さ０．３ｍｍのＡｌＮからなる基材２１上に、厚さ１．５μｍのＡｕからなる電極パッド２２をメタライズする。さらに、電極パッド２２において、光半導体モジュール１０が接合される箇所にＡｕＳｎを含む厚さ３μｍの第一のはんだ７０をプリコーティングする。これにより本実施形態に好適な電極パッド２２が得られる。
　基材２１の放熱面側に設置される電極パッド２３は、はんだまたはＡｇペースト等を介してキャリア３０に機械的、熱的に接続される。本実施形態ではＳｎＡｇＣｕ系の第二のはんだ８０で接続されている。
　キャリア３０は、Ａｇ、Ｃｕ、Ｆｅ、Ａｌ等の金属またはその合金、さらには金属が被覆されたセラミックまたは樹脂等の絶縁体等、熱伝導性に優れた材料が用いられる。本実施形態にはＣｕＷの表面にＡｕめっきが施されたキャリア３０が好適であるが、これに限定されない。
　本実施形態のキャリア３０は、上面視した平面において凸形状を有する。ここでは、説明のため、凸形状における突出部分を突出部と称し、それ以外の部分を底部と称する。キャリア３０において、底部の右側面には、サーモモジュール４０が第一のはんだ７０によって接合されている。一方、突出部の上面にはサブマウント２０が第二のはんだ８０によって接合される。接合にはＳｎＡｇＣｕ系の第二のはんだ８０が用いられる。さらにサブマウント２０の上面には光半導体モジュール１０が接合されている。なお、キャリア３０は凸形状に限らず他の形状をとることも可能である。
　サーモモジュール４０は、受けつけた熱を、ペルチェ素子を介してステム１００等へ放出する。サーモモジュール４０により光半導体モジュール１０の温度を制御することで、光半導体モジュール１０を安定して動作させることが可能になる。サーモモジュール４０のキャリア３０との接合面にはメタライズ４１が形成され、サーモモジュール４０のステム１００との接合面にはメタライズ４２が形成される。なお、メタライズ４１、メタライズ４２には同じ材料を用いるのが一般的である。メタライズ４１、メタライズ４２としては厚さ３．０μｍ程度のＡｕ等が用いられる。
　橋渡し基板５０は、第一のはんだ７０によってステム１００のステム突出部１０１と接合されている。橋渡し基板５０は、基材５１と、基材５１の上面に形成された電極パッド５２と、基材５１の裏面に形成されたに電極パッド５３とを有する。基材５１の材料としては、電気的絶縁物が好ましく、一般的にはＡｌＮ、Ａｌ２Ｏ３等のセラミック板が用いられる。橋渡し基板５０は、高周波の電気信号により光半導体モジュール１０を駆動する、または光半導体モジュール１０から出力された高周波の信号を、金属ブロック１１０を介して電気的に接続されたリードピン１２０に出力する。
　電極パッド５２および電極パッド５３には、同じ材料を用いるのが一般的である。橋渡し基板５０の回路側に配置される電極パッド５２は、金属ブロック１１０と第二のはんだ８０により接合される。また電極パッド５２には、ワイヤ６０等の接合部が形成され、該接合部によりサブマウント２０の電極パッド２２と電気的に接続される。電極パッド５２は、配線部材であるため、上述の電極パッド２２と同様に電気抵抗の小さい金属が好ましい。電極パッド５２、電極パッド５３としては、厚さ３．０μｍ以下のＡｕ等によるメタライズが一般的に用いられる。なお、本実施形態では、厚さ０．５ｍｍのＡｌ２Ｏ３からなる基材５１上に厚さ１．０μｍのＡｕからなる電極パッド５２をメタライズした橋渡し基板５０が好適であるが、これに限定されない。
　電極パッド５３は、ステム突出部１０１の上面に接合される。本実施形態では、第一のはんだ７０で接合する場合を示しているが、Ａｇペースト等の導電性接合材を介して接合してもよい。
　ワイヤ６０は、例えば、橋渡し基板５０の上面に形成された電極パッド５２と、サブマウント２０に形成された電極パッド２２間を電気的に接続する。接続は例えば超音波を用いた方法で実施される。また、ステム突出部１０１とキャリア３０間、橋渡し基板５０とサブマウント２０間、金属ブロック１１０に接合されるリードピン１２０を除くリードピン１２０とサーモモジュール４０間、等もワイヤ６０によって電気的に接続されている。なお、ワイヤ６０による接続箇所はこれらに限定されない。
　ワイヤ６０の材料としては、電気抵抗の小さい金属が好ましい。そのため、一般的にはＡｕ、Ｃｕ、Ａｌ等の金属またはそれらの合金が用いられる。
　第一のはんだ７０は、サブマウント２０の電極パッド２２と光半導体モジュール１０間の接合に用いられる。ここで、第一のはんだ７０によって当該接合が実施される工程の時点ては、キャリア３０の上面に、光半導体モジュール１０を含むサブマウント２０を第二のはんだ８０で接合する工程（キャリア－マウント接合工程と称する）はまだ実施されていない状態である。この観点から、第一のはんだ７０の材料は、第二のはんだ８０よりも高い融点を有し、熱伝導率の大きい金属が好ましい。これにより、キャリア－マウント接合工程において第一のはんだ７０が再溶融することを防ぐことが可能となる。なお、第一のはんだ７０による接合箇所は、サブマウント２０の電極パッド２２と光半導体モジュール１０間に限らない。
　第一のはんだ７０としては、Ａｕ、Ｓｎ、Ｐｂ、Ａｇ、Ｃｕ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅ、Ｓｉ等を含有し、融点が４５０℃未満の合金が一般的に用いられる。本実施形態の第一のはんだ７０としては、主にＡｕ、Ｓｎ、ＧｅまたはＳｉ等を含有し、その融点が２５０℃以上の合金を用いるのが好ましい。なお、本実施形態の第一のはんだ７０にはＡｕとＳｎの共晶はんだが特に好適であるが、これに限定されない。
　第二のはんだ８０は、例えば、キャリア－マウント接合工程に用いられる。上述したように、キャリア－マウント接合工程の時点では、光半導体モジュール１０とサブマウント２０は、第一のはんだ７０によって既に接合されている。したがって、第二のはんだ８０の材料としては、第一のはんだ７０の融点より低く、熱伝導率の大きい金属が好ましい。
　第二のはんだ８０としては、Ｓｎ、Ｐｂ、Ａｇ、Ｃｕ、Ｚｎ、Ｎｉ、Ｓｂ、Ｂｉ、Ｉｎ、Ｇｅ等を含有し、融点が４５０℃未満の合金が一般的に用いられる。本実施形態の第二のはんだ８０としては、主にＳｎ、Ａｇ、またはＣｕ等を含有し、その融点が２００℃以上の合金を用いるのが好ましい。なお本実施形態の第二のはんだ８０にはＳｎにＡｇとＣｕとを含有したはんだが特に好適であるが、これに限定されない。
　なお、本実施形態で説明した第一のはんだ７０と第二のはんだ８０の適用例はあくまで一例であり、図面において第一のはんだ７０と記載された箇所に第二のはんだ８０を適用してもよく、その逆を実施してもよい。さらに、第一のはんだ７０と第二のはんだ８０は同一であってもよい。
　絶縁性接着剤９０は、ステム１００に設けられた貫通孔１０２を通るリードピン１２０と、貫通孔１０２の内壁とを接着する。ここで、最終的な工程においてステム１００にはレンズキャップが接合され、レンズキャップ内部は密封されることを考慮すると、例えばステム１００とサーモモジュール４０の第一のはんだ７０による接合時に、該接着部が剥離して気密が破壊されることのないように配慮する必要がある。この観点から、絶縁性接着剤９０は、耐熱性が高く、膨張収縮率の小さい材料が好ましい。
　また、ステム１００とリードピン１２０は電気的に絶縁されている必要があることから、絶縁性接着剤９０の材料は、絶縁性材料であることが好ましい。本実施形態の絶縁性接着剤９０にはガラスが好適であるが、これに限定されない。
　ステム１００は例えば円筒形の板であり、ステム１００の主面１０４には、半導体モジュールと同じ側に突出するステム突出部１０１が形成されている。また、図２の断面図に示すように、ステム突出部１０１を有する面において、ステム突出部１０１の上には、主面１０４を対向面まで貫通する貫通孔１０２が設けられている。
　ステム突出部１０１はリードピン１２０の突出部よりも光半導体モジュール１０側まで突出するように形成されている。ステム突出部１０１はステム１００とは異なる部材をはんだ等によって機械的に接合することで形成してもよいが、ステム突出部１０１の上面には橋渡し基板５０が第一のはんだ７０によって接合されることから、ステム１００と一体的に形成されていることが好ましい。ステム１００は、例えば安価で加工しやすい金属の表面をＡｕでメタライズすることで形成される。本実施形態のステム突出部１０１にはＳＰＣ材（冷間圧延鋼板）が好適であるが、これに限定されない。
　金属ブロック１１０は、Ａｇ、Ｃｕ、Ｆｅ、Ａｌ等の金属またはその合金、さらにはセラミックまたは樹脂等の電気的絶縁体に金属が被覆されたもの等、電気伝導性に優れた材料が用いられる。本実施形態には、ＣｕＷブロックの表面にＡｕめっきが施された金属ブロック１１０が好適であるが、これに限定されない。金属ブロック１１０の裏面には橋渡し基板５０が電極パッド５２を介して第二のはんだ８０により接合されている。また、金属ブロック１１０の右側面には、リードピン１２０が第二のはんだ８０によって接合されている。
　以降では、橋渡し基板５０とはんだ接合される金属ブロック１１０の面を第一面１０５とし、リードピン突出部１２１とはんだ接合される金属ブロック１１０の面を第二面１０６とする。なお、第一面１０５と第二面１０６は必ずしも垂直でなくともよく、平行でもよいし、同じ面でもよい。
　本実施形態の金属ブロック１１０としては立方体、または直方体であることが好ましい。しかしながら、金属ブロック１１０は他の形状でもよい。
　リードピン１２０は、Ａｇ、Ｃｕ、Ｆｅ、Ａｌ、Ｎｉ等の金属またはその合金、さらにはセラミックまたは樹脂等の絶縁体に金属が被覆されたもの等、電気伝導性に優れた材料からなる信号線である。リードピン１２０は円柱または角柱等である。なお、本実施形態のリードピン１２０にはＦｅ－５０Ｎｉの表面をＡｕめっきした径０．３ｍｍ、長さ８ｍｍの円柱が好適であるが、これに限定されない。
　上述したように複数のリードピン１２０のうちの１本が、ステム１００に形成された貫通孔１０２を通り、ステム突出部１０１と同じ側に突出する、リードピン突出部１２１を有する。さらに、該リードピン１２０は、リードピン突出部１２１の端面１２２において金属ブロック１１０と第二のはんだ８０で接合されている。ただし、接合は必ずしもリードピン突出部１２１の端面１２２でなくともよく、側面であってもよい。なお、複数のリードピン１２０のうち２本以上を金属ブロック１１０にそれぞれ接合する場合は、複数の貫通孔１０２を設け、複数の貫通孔１０２のそれぞれにリードピン１２０を通し、金属ブロック１１０と電気的に接続すればよい。
〈比較例〉
　図３は本開示の比較例に係る、従来技術の半導体装置３００の構成を示す図であり、図２と同じ方向から視た図である。図３に示すように、従来技術の半導体装置３００ではリードピン１２０と電極パッド５２間を、第一のはんだ７０等の導電性接合材により直接接合している。リードピン１２０と橋渡し基板５０とは距離が離れているため、その間を接合する導電性接合材の距離が長くなっている。
　また、リードピン１２０は絶縁性接着剤９０で接着されることでステム１００に固定されるため、個体間でリードピン突出部１２１の位置ずれが大きい。従来技術においては、リードピン１２０を橋渡し基板５０と接合する際に、当該位置ずれ量を考慮した製造工程を確立する必要がある。
〈本開示の実施の形態１の効果〉
　一方、図２に示したように、本実施形態では、リードピン１２０と電極パッド５２間を、金属ブロック１１０を介して接合している。これにより、リードピン１２０と橋渡し基板５０間を電流が流れる際の断面積を従来技術と比較して大きくできる。結果として従来技術よりもリードピン１２０と橋渡し基板５０間の電気抵抗を小さくすることが可能となり、信号の伝送特性の劣化を防止できる。さらに、第一のはんだ７０よりも電気抵抗の小さい金属を金属ブロック１１０として使用することで、上述の効果をより大きくすることができる。
　さらに、本実施形態では、半導体装置２００の製造時に、リードピン１２０にも電極パッド５２にも接合されない金属ブロック１１０の上面をコレットで吸着し、リードピン１２０の端面１２２と電極パッド５２に共に接触する位置に、容易に載置することができる。また、金属ブロック１１０を用いることで、リードピン１２０と電極パッド５２間を導電性接合で直接接合する従来技術のように、導電性接合材の適用箇所と量を管理する必要がなくなり、製造を簡易化することが可能となる。
　さらに、本実施形態においては、金属ブロック１１０のリードピン１２０と接合される面の面積を、リードピン突出部１２１の位置ずれ量より大きくしておくことで、リードピン突出部１２１の位置ずれを金属ブロック１１０側で吸収することができる。これにより、従来技術のようにリードピン突出部１２１の位置ずれ量のバラつきを考慮した製造工程を確立する必要がなくなり、歩留まりの向上に貢献できる。
　以下では、図４から図８を参照し、本実施形態における半導体装置２００の製造方法について説明する。図４は、本開示の実施の形態１に係る、半導体装置２００の製造方法を示す図であり、図２と同じ方向から視た図である。まず、ステム１００に形成されているステム突出部１０１の上面に板状の第一のはんだ７０を供給する（第一工程）。さらに、ステム１００の主面１０４に対抗する面をヒータ１５０で加熱することで該第一のはんだ７０を溶融する（第二工程）。なお、第二工程においては、リードピン１２０の端面１２２に予め供給されている第二のはんだ８０を一度溶融する工程を追加してもよい。
　次に、図５は、本開示の実施の形態１に係る、半導体装置２００の製造方法を示す図であり、図２と同じ方向から視た図である。ステム突出部１０１の上面の第一のはんだ７０が溶融した状態で、載置機１６０により橋渡し基板５０を載置する（第三工程）。さらに、ステム１００全体を冷却することで第一のはんだ７０を凝固させる（第四工程）。これにより、ステム突出部１０１と橋渡し基板５０が接合される。なお、第一のはんだ７０を溶融させる時のヒータ１５０の設定温度は例えば３６０℃である。
　また、第三工程および第四工程の実施は、ステム１００にサーモモジュール４０を第一のはんだ７０で接合する工程の前でも後でも良いが、前の方が好ましい。
　図６は、本開示の実施の形態１に係る、半導体装置２００の製造方法を示す図であり、図２と同じ方向から視た図である。橋渡し基板５０の電極パッド５２上に板状の第二のはんだ８０を供給して、ステム１００の主面１０４に対抗する面をヒータ１５０で加熱することで第二のはんだ８０を溶融させる（第五工程）。
　図７は、本開示の実施の形態１に係る、半導体装置２００の製造方法を示す図であり、図２と同じ方向から視た図である。電極パッド５２上の第二のはんだ８０が溶融した状態で、上から金属ブロック１１０を載置して金属ブロック１１０をスクラブ機１７０によりスクラブする（第六工程）。第六工程においては、ステム１００を加熱することで、橋渡し基板５０を介し、金属ブロック１１０を加熱しながらスクラブする。スクラブ方向は少なくともリードピン１２０の長手方向を含み、電極パッド５２上の第二のはんだ８０がリードピン１２０の端面１２２にも拡散するようにする。
　ここで、第一工程において供給される第二のはんだ８０は、溶融した時点では表面に酸化膜が存在することに留意されたい。金属ブロック１１０をスクラブすることで酸化膜を除去することができる。フラックスを使用すればスクラブの必要はなくなるが、はんだ接合後にフラックスが周囲に付着すると洗浄が必要になるため、スクラブすることが好ましい。
　図８は、本開示の実施の形態１に係る、半導体装置２００の製造方法を示す図であり、図２と同じ方向から視た図である。金属ブロック１１０をリードピン１２０の端面１２２に接触させた状態でステム１００を加熱することで、リードピン１２０を加熱する（第七工程）。最後に、金属ブロック１１０およびリードピン１２０の位置を固定した状態でステム１００全体を冷却することで第二のはんだ８０を凝固させる（第八工程）。これにより、金属ブロック１１０を電極パッド５２とリードピン１２０の両方にはんだ接合することができる。結果として、橋渡し基板５０とリードピン１２０を、金属ブロック１１０を介して電気的に接続することができる。
　なお、第六工程により、第二のはんだ８０の表面に形成される酸化膜を除去できるため、第六工程および第七工程は、上述のキャリア－マウント接合工程と同時に行うことが、工程簡素化の点から好ましい。
　なお、前述した橋渡し基板５０をステム１００のステム突出部１０１に接合する第三工程も、第一のはんだ７０を第二のはんだ８０に変更することで、キャリア－マウント接合工程内に含めることができる。ただし、この場合は第三工程で凝固させた第二のはんだ８０を第六工程において再溶融させることになるため、金属ブロック１１０のスクラブ時に橋渡し基板５０が位置ずれしないように注意する必要がある。なお、第二のはんだ８０を溶融させる時のヒータ１５０の設定温度は例えば３００℃であるが、これに限定されない。
　ここで、図３に示した比較例に係る従来技術ではリードピン１２０と橋渡し基板５０間のはんだ接合時に、リードピン１２０をはんだ接合可能な温度まで加熱するが、その際、リードピン１２０は絶縁性接着剤９０によりステム１００に固定された状態である。そのため、従来技術においては、実効的には、ステム１００を加熱し、絶縁性接着剤９０を介してリードピン１２０を加熱する必要がある。しかしながら、絶縁性接着剤９０の熱伝導率は金属等と比較して小さいため、第一のはんだ７０が通常溶融する温度よりも高い温度までステム１００を加熱するか、第一のはんだ７０が通常溶融する時間よりも長い時間をかけてステム１００を加熱する必要がある。
　一方、本実施形態では、第七工程において金属ブロック１１０をリードピン１２０の端面１２２に接触させた状態でステム１００を加熱することで、ステム１００から橋渡し基板５０を介して間接的に、リードピン１２０を加熱することが可能となる。橋渡し基板５０および金属ブロック１１０は一般的に絶縁性接着剤９０よりも熱伝導率が大きいため、ステム１００から絶縁性接着剤９０を介してリードピン１２０を加熱する従来技術よりも低温で、早くリードピン１２０を加熱することが可能となる。これによって製品の組立に要する時間を短縮することができる。
　また、図３に示した従来技術においては、リードピン１２０と橋渡し基板５０間を第一のはんだ７０で接合する際に、表面をＡｕでコーティングした第一のはんだ７０を使用するか、窒素などの還元雰囲気下で接合するなどして第一のはんだ７０の酸化を防止するのが一般的である。従来技術においては、第一のはんだ７０よりもさらに酸化のしやすい第二のはんだ８０を使用することが難しく、第二のはんだ８０より融点の高い第一のはんだ７０を使用せざるを得なかった。リードピン１２０の加熱においては、他の接合部位のはんだまでが再溶融してしまい、当該接合部位の部材が位置ずれすることのないよう、またステム１００の貫通孔１０２内に充填された絶縁性接着剤９０が剥離して、気密が破壊されないように、温度管理する必要があった。
　一方、本実施形態では、第六工程のスクラブによりはんだの表面酸化膜を破壊することができ、酸化のしやすい第二のはんだ８０を使用することも可能となる。これにより、第一のはんだ７０を使用する従来技術よりも加熱温度を低くでき、温度管理が不要となる。
　なお、第五工程で供給される第二のはんだ８０は、加熱時に金属ブロック１１０を溶かさないよう、金属ブロック１１０よりも融点が低くなければならない。第二のはんだ８０に代えて第一のはんだ７０を使用する場合でもこの点は共通である。なお、この点は以下のすべての実施の形態においても共通である。
　以上説明したように、本実施形態によれば、信号線としてのリードピン１２０と配線パターンとしての橋渡し基板５０との電気的な接続が容易に行える、半導体装置２００、およびその製造方法を提供できる。
　〈変形例〉
　上述では、光半導体モジュール１０を備える半導体装置２００を例にしたが、電力用半導体装置等に対しても適用できる。
　なお、第一工程において、ステム１００に形成されているステム突出部１０１の上面に板状の第一のはんだ７０を供給することを説明したが、第一のはんだ７０の供給方法はこれに限定されない。例えば、橋渡し基板の電極パッド５３にあらかじめ第一のはんだ７０を塗布しておいてもよい。
　同様に、第五工程において、橋渡し基板５０の電極パッド５２上に板状の第二のはんだ８０を供給すること、さらに、第六工程において、金属ブロック１１０をスクラブし、該第二のはんだ８０をリードピン１２０の端面１２２に拡散させることを説明した。しかしながら、第二のはんだ８０の供給方法はこれに限定されない。例えば、第二のはんだ８０をリードピン突出部１２１にあらかじめ塗布しておいてもよい。この場合は、第六工程で金属ブロック１１０をスクラブする必要がなくなる。
　図９は本開示の実施の形態１に係る、半導体装置２００の構成を示す図であり、図２と同じ方向から視た図である。金属ブロック１１０において、搬送時にコレットで吸着する上面を除く全ての面に第二のはんだ８０が塗布されている。金属ブロック１１０に予め第二のはんだ８０をめっき等で塗布しておくことで、第五工程において橋渡し基板５０に第二のはんだ８０を供給しなくてもよくなる。さらに、第六工程において、金属ブロック１１０をスクラブし、該第二のはんだ８０をリードピン１２０の端面１２２に拡散させる必要がなくなる。
　なお、図９のように上面を除く全ての面に第二のはんだ８０が塗布されている必要はなく、金属ブロック１１０の電極パッド５２側の面とリードピン１２０側の面に塗布されていればよい。また、金属ブロック１１０とリードピン１２０を接合する第二のはんだ８０と、金属ブロック１１０と電極パッド５２を接合する第二のはんだ８０は一体となっていてもかまわない。
実施の形態２
　図１０は、本開示の実施の形態２に係る、半導体装置２００の構成を示す図であり、図２と同じ方向から視た図である。図１１は本開示の実施の形態２に係る、半導体装置２００の構成を示す図であり、図１と同じ方向から視た図である。金属ブロック１１０のリードピン１２０側の面に、紙面縦方向に一本以上の切り欠きまたは窪み部が形成されている。これにより、第六工程において橋渡し基板５０上の第二のはんだ８０を溶融させた際に、溶融した第二のはんだ８０が毛細管現象により切り欠きまたは窪み部内を這いあがって充てんされ、金属ブロック１１０とリードピン１２０間に行きわたる。結果として、リードピン１２０に第二のはんだ８０を供給しなくてもはんだ接合が可能になる。
　図１２は、本開示の実施の形態２に係る、半導体装置２００の構成を示す図であり、図２と同じ方向から視た図である。図１３は本開示の実施の形態２に係る、半導体装置２００の構成を示す図であり、ステム１００の主面１０４の正面図である。金属ブロック１１０を、リードピン１２０側の面から、リードピン１２０の延在方向に貫通するブロック貫通孔１１１が設けられている。さらに、リードピン突出部１２１がブロック貫通孔１１１を通り、ブロック貫通孔１１１内で金属ブロック１１０の第二面１０６と第二のはんだ８０によって接合されている。これにより、接合時の部材の安定性が増し、確実にはんだ接合が行える。さらには、リードピン１２０と金属ブロック１１０間の接合面積を、実施の形態１と比較して大きくできるため、電気抵抗を小さくすることができ、伝送特性の劣化を抑制できる。
　なお、ブロック貫通孔１１１の形状は円柱形に限らず、例えば金属ブロック１１０のリードピン１２０側の面の径を、対向する面の径よりも大きくし、テーパ形状にしてもよい。これにより、ブロック貫通孔１１１内でリードピン１２０の調整代ができるため、好ましい。
　図１４は、本開示の実施の形態２に係る、半導体装置２００の構成を示す図であり、図２と同じ方向から視た図である。図１５は本開示の実施の形態２に係る、半導体装置２００の構成を示す図であり、ステム１００の主面１０４の正面図である。金属ブロック１１０のリードピン１２０側の面から、対向する面に向けて、窪み部１１２が設けられている。リードピン突出部１２１が窪み部１１２に挿入され、窪み部１１２内で金属ブロック１１０の第二面１０６と第二のはんだ８０によって接合されている。これにより、図１２および図１３で説明した効果と同様の効果が得られる。
　なお、窪み部１１２においては、開口側の径を、対向する面の径よりも大きくし、テーパ形状にしてもよい。これにより、窪み部１１２内でリードピン１２０の調整代ができるため、好ましい。
実施の形態３
　図１６は、本開示の実施の形態３に係る、半導体装置２００の構成を示す図であり、図２と同じ方向から視た図である。本実施形態では、実施の形態１で説明した金属ブロック１１０が、基材１３０に変更されている。
　基材１３０は母材１３１と、母材１３１の裏面に形成された第一の電極パッド１３２と、母材１３１の該裏面に垂直な面に形成された第二の電極パッド１３３とを備える。母材１３１は電気的絶縁物であり、一般的には例えばＡｌＮ、Ａｌ２Ｏ３等のセラミック板が用いられる。
　第一の電極パッド１３２および第二の電極パッド１３３には、同じ材料を用いるのが一般的である。第一の電極パッド１３２は第二のはんだ８０によって電極パッド５２と接合される。該接合が行われる第一の電極パッド１３２上の面が、実施の形態１で説明した第一面１０５である。
　また、第一の電極パッド１３２と第二の電極パッド１３３は、例えば第二の電極パッド１３３をメタライズすることで電気的に接続される。第一の電極パッド１３２は、リードピン１２０と電極パッド５２とを電気的に接続する配線部材であるため、電気抵抗の小さい金属が好ましい。第一の電極パッド１３２および第二の電極パッド１３３としては、厚さ３．０μｍ以下のＡｕ等によるメタライズが一般的に用いられる。第一の電極パッド１３２と第二の電極パッド１３３を側面メタライズ等によって電気的に接続された状態で形成しておくことで、リードピン１２０と電極パッド５２間における伝送特性の低下を防止することができる。
　なお、本実施形態の基材１３０においては、厚さ０．５ｍｍのＡｌＮからなる母材１３１上に厚さ３．０μｍのＡｕからなる第一の電極パッド１３２を配置する。さらに、第一の電極パッド１３２上に厚さ５μｍのＳｕＡｇＣｕを含む第二のはんだ８０をプリコーティングし、第二のはんだ８０の表面に厚さ０．１μｍのＡｕをスパッタリングすることで、好適な基材１３０が得られる。しかしながら基材１３０の構成はこれに限定されない。
　第二の電極パッド１３３は、第二のはんだ８０によってリードピン１２０の端面１２２と接合される。ただし、接合は必ずしもリードピン突出部１２１の端面１２２でなくともよく、側面であってもよい。該接合が行われる第二の電極パッド１３３上の面が、実施の形態１で説明した第二面１０６である。
　接合においては、第一の電極パッド１３２と同様に表面にＡｕをスパッタリングした第二のはんだ８０が好適である。表面にＡｕがスパッタリングされた第二のはんだ８０を第一の電極パッド１３２および第二の電極パッド１３３にプリコーティングすることにより第二のはんだ８０の表面酸化を防止することができ、第二のはんだ８０を供給する工程を省略することができる。なお、表面にＡｕがスパッタリングされた第二のはんだ８０を実施の形態１で説明した金属ブロック１１０の橋渡し基板５０側の面およびリードピン１２０側の面にプリコーティングしてもよい。これにより上述と同様の効果を得ることができる。
　ここで、複数のリードピン１２０を橋渡し基板５０に電気的に接続する場合、実施の形態１の場合は金属ブロック１１０を接合するリードピン１２０と同じ数だけ配置する必要がある。一方、本実施形態の基材１３０においては、第一の電極パッド１３２と第二の電極パッド１３３を複数のリードピン１２０の配置に合わせて形成することで、１枚の基材１３０で全てのリードピン１２０を電極パッド５２に接合させることが可能となる。これによって組立に要する時間を短縮して加工費の上昇を抑制できる。なお、複数のリードピン１２０を橋渡し基板５０に接合する方法はこれに限らず、複数の基材１３０を使用しても良い。
　なお、本実施形態においては、第二の電極パッド１３３は、母材１３１の裏面に垂直な面に形成されている場合を説明した。しかしながら、第二の電極パッド１３３は、第一の電極パッド１３２が形成された面と同じ面にあってもよく、母材１３１の上面にあってもよい。
　なお、本開示は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。
〈請求項で使用するようごとの対応〉
　実施の形態１で説明した金属ブロック１１０、および実施の形態２で説明した基材１３０を、請求項では接合ブロックと称する。
　１０　光半導体モジュール、２０　サブマウント、２１　基材、２２　電極パッド、２３　電極パッド、３０　キャリア、４０　サーモモジュール、４１　メタライズ、４２　メタライズ、５０　橋渡し基板、５１　基材、５２　電極パッド、５３　電極パッド、６０　ワイヤ、７０　第一のはんだ、８０　第二のはんだ、９０　絶縁性接着剤、１００　ステム、１０１　ステム突出部、１０２　貫通孔、１０４　主面、１０５　第一面、１０６　第二面、１１０　金属ブロック、１１１　ブロック貫通孔、１１２　窪み部、１２０　リードピン、１２１　リードピン突出部、１２２　端面、１３０　基材、１３１　母材、１３２　第一の電極パッド、１３３　第二の電極パッド、１５０　ヒーター、１６０　載置機、１７０　スクラブ機、２００　半導体装置、３００　従来技術の半導体装置

Claims (16)

  1. 　半導体モジュールと、
    　前記半導体モジュールを搭載し、前記半導体モジュールと同じ側に突出するステム突出部と、前記ステム突出部を有する主面から、該面の対向面までを貫通する貫通孔とを備えるステムと、
    　前記ステム突出部の上面に配置される橋渡し基板と、
    　前記貫通孔を通り、前記ステム突出部と同じ側に突出するリードピン突出部を有するリードピンと、
    　接合ブロックと、
    　を備え、
    　前記接合ブロックは、
    　第一面と第二面を有し、
    　前記第一面において前記橋渡し基板とはんだ接合され、前記第二面において前記リードピン突出部とはんだ接合され、
    　前記はんだ接合に用いられるはんだは前記接合ブロックよりも融点が低く、
    　前記橋渡し基板と前記リードピンは、前記接合ブロックを介して電気的に接続される、半導体装置。
  2. 　前記接合ブロックは、金属、または電気的絶縁体に金属が被覆されたブロックである、請求項１に記載の半導体装置。
  3. 　前記接合ブロックは、
    　絶縁性の母材と、
    　前記母材に形成された第一の電極パッドと、
    　前記第一の電極パッドに電気的に接続される第二の電極パッドと、
    　を備える基材であって、
    　前記第一面において、前記第一の電極パッドと前記橋渡し基板がはんだ接合され、
    　前記第二面において、前記第二の電極パッドと前記リードピン突出部がはんだ接合される、請求項１に記載の半導体装置。
  4. 　前記接合ブロックは、前記第二面において、前記リードピン突出部の端面または側面と接合される、請求項１から３いずれか１項に記載の半導体装置。
  5. 　前記接合ブロックの前記第二面に、前記はんだが充てんされた切り欠きまたは窪み部をさらに備える、請求項１から４いずれか１項に記載の半導体装置。
  6. 　前記接合ブロックの前記第二面は、前記接合ブロックを前記リードピンの延在方向に貫通するブロック貫通孔の内壁であって、
    　前記リードピン突出部は、前記ブロック貫通孔を通り、前記ブロック貫通孔内で前記接合ブロックとはんだ接合される、請求項１または２に記載の半導体装置。
  7. 　前記接合ブロックの前記第二面は、前記接合ブロックが有する窪み部の内壁であって、
    　前記リードピン突出部は、前記窪み部の開口を通り、前記窪み部内で前記接合ブロックとはんだ接合される、請求項１または２に記載の半導体装置。
  8. 　前記接合ブロックの電気抵抗は、前記はんだの電気抵抗よりも小さい、請求項１または２に記載の半導体装置。
  9. 　半導体モジュールを搭載する半導体装置の製造方法であって、
    　ステムが有するステム突出部の上面と橋渡し基板の間に第一のはんだを供給する第一供給工程と、
    　前記第一のはんだを溶融する工程と、
    　前記第一のはんだを凝固させて前記ステム突出部と前記橋渡し基板とを接合する工程と、
    　前記橋渡し基板の上面に接合ブロックを載置する工程と、
    　前記接合ブロックとリードピンの突出部の間に第二のはんだを供給する第二供給工程と、
    　前記第二のはんだを溶融する工程と、
    　前記第二のはんだを凝固させて、前記橋渡し基板と前記リードピンの突出部を、前記接合ブロックにそれぞれ接合し、前記橋渡し基板と前記リードピンを、前記接合ブロックを介して電気的に接続する工程と、
    　を含む、半導体装置の製造方法。
  10. 　前記第一のはんだの融点は、前記第二のはんだの融点よりも高い、請求項９に記載の半導体装置の製造方法。
  11. 　前記第一のはんだと前記第二のはんだは同一である、請求項９に記載の半導体装置の製造方法。
  12. 　前記第一供給工程は、前記ステム突出部の上面に前記第一のはんだを供給する工程を含む、請求項９から１１いずれか１項に記載の半導体装置の製造方法。
  13. 　前記第二供給工程は、
    　前記橋渡し基板の上面に前記第二のはんだを供給する工程と、
    　前記接合ブロックをスクラブし、前記橋渡し基板上に供給された前記第二のはんだを、前記接合ブロックと前記リードピンの突出部の間に拡散させる工程と、
    　を含む、請求項９から１２いずれか１項に記載の半導体装置の製造方法。
  14. 　前記第二供給工程は、前記第二のはんだを前記リードピンの突出部に塗布する工程を含む、請求項９から１２いずれか１項に記載の半導体装置の製造方法。
  15. 　前記接合ブロックにおいて、前記橋渡し基板が接合される面を第一面とし、前記リードピンの突出部が接合される面を第二面とし、
    　前記第二供給工程は、前記第二のはんだを前記第一面および前記第二面を含む前記接合ブロックの面に塗布する工程を含む、請求項９から１２いずれか１項に記載の半導体装置の製造方法。
  16. 　前記第二供給工程においては、供給された前記第二のはんだの表面にＡｕをスパッタリングする工程をさらに含む、請求項１３から１５いずれか１項に記載の半導体装置の製造方法。
PCT/JP2023/014270 2023-04-06 2023-04-06 半導体装置および半導体装置の製造方法 WO2024209633A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/014270 WO2024209633A1 (ja) 2023-04-06 2023-04-06 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/014270 WO2024209633A1 (ja) 2023-04-06 2023-04-06 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2024209633A1 true WO2024209633A1 (ja) 2024-10-10

Family

ID=92973042

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/014270 WO2024209633A1 (ja) 2023-04-06 2023-04-06 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2024209633A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335573A (ja) * 2003-05-01 2004-11-25 Sumitomo Electric Ind Ltd 半導体ステム
JP2005167189A (ja) * 2003-11-13 2005-06-23 Hitachi Cable Ltd 光−電気変換モジュール及びそれを用いた光トランシーバ
JP2011049523A (ja) * 2009-07-28 2011-03-10 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2020021912A (ja) * 2018-08-03 2020-02-06 日本ルメンタム株式会社 光サブアッセンブリ及び光モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335573A (ja) * 2003-05-01 2004-11-25 Sumitomo Electric Ind Ltd 半導体ステム
JP2005167189A (ja) * 2003-11-13 2005-06-23 Hitachi Cable Ltd 光−電気変換モジュール及びそれを用いた光トランシーバ
JP2011049523A (ja) * 2009-07-28 2011-03-10 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2020021912A (ja) * 2018-08-03 2020-02-06 日本ルメンタム株式会社 光サブアッセンブリ及び光モジュール

Similar Documents

Publication Publication Date Title
US20110024785A1 (en) Light Emitting Diode Device
US9076782B2 (en) Semiconductor device and method of manufacturing same
US6506624B2 (en) Method of manufacturing an optical semiconductor module
US20220069540A1 (en) Header for an electronic or opto-electronic component and process for manufacturing of such
JPH1117326A (ja) 電子部品のハンダ付け方法
JP5028217B2 (ja) 光素子搭載方法
WO2024209633A1 (ja) 半導体装置および半導体装置の製造方法
JP2010103193A (ja) 光モジュール及びその製造方法
JP2015106663A (ja) 配線基板の接続方法、および配線基板の実装構造
JP3783571B2 (ja) 半導体レーザモジュールおよびその製造方法
JP2002270906A (ja) 熱電モジュール
JP4951880B2 (ja) 熱電変換モジュール
JP2006237103A (ja) 熱伝導部材および電子装置
JP2003298126A (ja) 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール
JP6877271B2 (ja) 光モジュールの製造方法
CN114556534A (zh) 半导体装置及半导体装置的制造方法
JP2004023039A (ja) 熱電装置およびその製造方法
TWI692072B (zh) 半導體模組及其製造方法
JP2006303017A (ja) 熱電変換装置
JP4457721B2 (ja) 熱電モジュール
JP2003068903A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004146767A (ja) 光半導体モジュール及びその製造方法
JPH0992955A (ja) 電子装置
JP2004200262A (ja) 熱電モジュールおよび熱電装置
JP3726718B2 (ja) 半導体装置