[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5093991B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5093991B2
JP5093991B2 JP2005101822A JP2005101822A JP5093991B2 JP 5093991 B2 JP5093991 B2 JP 5093991B2 JP 2005101822 A JP2005101822 A JP 2005101822A JP 2005101822 A JP2005101822 A JP 2005101822A JP 5093991 B2 JP5093991 B2 JP 5093991B2
Authority
JP
Japan
Prior art keywords
recess
gan
layer
gate
electron supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005101822A
Other languages
English (en)
Other versions
JP2006286740A5 (ja
JP2006286740A (ja
Inventor
健 川崎
健 中田
誠司 八重樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2005101822A priority Critical patent/JP5093991B2/ja
Priority to US11/392,516 priority patent/US8044433B2/en
Publication of JP2006286740A publication Critical patent/JP2006286740A/ja
Publication of JP2006286740A5 publication Critical patent/JP2006286740A5/ja
Application granted granted Critical
Publication of JP5093991B2 publication Critical patent/JP5093991B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は半導体装置、特に、ＧａＮ系半導体装置に関する。
ＧａＮ系半導体を用いた半導体装置は、高周波かつ高出力で動作するパワー素子として用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、例えば、高電子移動度トランジスタ（High Electron Mobility Transistor：HEMT）等のＦＥＴが知られている。
ＧａＮ系半導体を用いたＦＥＴ、例えばHEMT（ＧａＮ系ＨＥＭＴ）においては、より高周波数動作、高出力動作を実現するための技術開発が進められている。そのため、相互コンダクタンスおよびドレイン耐圧を高くすることが求められている。特許文献１の図８にはＡｌＧａＮ電子供給層にリセス部を形成し、ゲート電極をリセス部のソース電極側に接し形成したＧａＮ系半導体ＨＥＭＴ(従来技術)が開示されている。
特開２００２−１６２４５号公報
しかしながら、従来技術においては、リセス部底面にゲート電極が形成されている。このため、ドレイン耐圧を高くすると、閾値電圧が浅いＨＥＭＴでは相互コンダクタンス（ｇｍ）が低くなってしまう。これでは、高出力動作は可能であるが高周波数動作には相応しくない。
本発明は、上記課題に鑑み、高出力動作可能であり高周波数動作可能な半導体装置を提供することを目的とする。
本発明は、基板と、該基板上に電子走行層と電子供給層とが順に形成されたＧａＮ系半導体層と、前記電子供給層に形成されたゲート埋込部に埋め込まれ形成されたゲート電極と、該ゲート電極の両側に形成されたソース電極およびドレイン電極と、前記ゲート電極と前記ソース電極の間の前記電子供給層に形成された第１のリセス部と、前記ゲート電極と前記ドレイン電極の間の前記電子供給層に形成された第２のリセス部と、を具備し、前記第１のリセス部の深さが、前記第２のリセス部の深さよりも浅く、前記ゲート電極が埋め込まれた前記ゲート埋込部の深さは、前記第１のリセス部および前記第２のリセス部の深さよりも深く、前記ゲート電極は、前記第１のリセス部、前記第２のリセス部および前記ゲート埋込部それぞれの表面に接して設けられていることを特徴とする半導体装置である。本発明によれば、第２のリセス部の２ＤＥＧ濃度を低くすることで、ドレイン耐圧を向上させることができる。第１のリセス部下の２ＤＥＧ濃度を高くすることで、ソース抵抗を低減し、その結果相互コンダクタンスを高くすることができる。さらに、ゲート埋込部にゲート電極が埋め込まれていることで、閾値電圧が浅いＨＥＭＴにおいても相互コンダクタンス（ｇｍ）を高くすることができる。これらにより、高出力動作可能であり高周波数動作可能な半導体装置を提供することができる。
本発明は、前記ＧａＮ系半導体層は、前記基板の（０００１）面に形成された半導体装置とすることができる。本発明によれば、リセス部の深さをより２ＤＥＧ濃度に反映することができ、より高出力動作可能であり高周波数動作可能な半導体装置を提供することができる。
本発明は、前記ＧａＮ系半導体層は、ＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つからなる結晶層または混晶層を含む層である半導体装置とすることができる。さらに、前記ＧａＮ系半導体層は、ＧａＮ電子走行層とＡｌＧａＮ電子供給層を含む半導体装置とすることができる。本発明によれば、リセス部の深さをより２ＤＥＧ濃度に反映することができ、より高出力動作可能であり高周波数動作可能な半導体装置を提供することができる。
本発明は、前記第２のリセス部と前記ドレイン電極の間に前記ＧａＮ系半導体層の凹部を具備する半導体装置とすることができる。本発明によれば、第２リセス部とドレイン電極の間の電界ピーク高さを低くし、よりドレイン耐圧を向上できる。これにより、より高出力動作可能な半導体装置を提供できる。
本発明によれば、高出力動作可能であり高周波数動作可能な半導体装置を提供することができる。
ＧａＮ系ＨＥＭＴの２ＤＥＧ（２次元電子ガス）濃度は電子走行層と電子供給層の分極の差により増減することが知られている。分極はＧａＮ系半導体結晶を形成する原子の電気陰性度の違いに起因する自発分極と、格子定数の違いによる半導体膜中の応力に起因するピエゾ分極がある。
図１はＧａＮ系ＨＥＭＴを例に分極に起因した２ＤＥＧ濃度の増減を説明するための図である。図１（ａ）において、基板の（０００１）面上にＧａＮ電子走行層１２およびＡｌＧａＮ電子供給層１４が形成された場合、ＧａＮ電子走行層１２中の自発分極はＡｌＧａＮ電子供給層１４中の自発分極より小さい。さらに、ＡｌＧａＮ電子供給層１４中の格子定数の違いによる応力に起因したピエゾ分極が自発分極と同じ向きに発生する。このため、ＧａＮ電子走行層１２のＡｌＧａＮ電子供給層１４界面の２ＤＥＧ濃度はＧａＮ電子走行層１２とＡｌＧａＮ電子供給層１４の分極の差に相当する電荷の２ＤＥＧ濃度が増加する。
ＡｌＧａＮ電子供給層１４に凹部２８が形成された場合、凹部２８でのＡｌＧａＮ電子供給層１４中の自発分極は凹部２８以外と同じである。一方、凹部２８でのＡｌＧａＮ電子供給層１４中に発生するピエゾ分極は、凹部２８では格子定数の違いによる応力は小さくなるため、小さくなる。図１（ｂ）は横軸が図１（ａ）の横方向の位置を示し、縦軸は２ＤＥＧの電子濃度を示している。この図のように、凹部２８下の２ＤＥＧ濃度は凹部２８下以外より小さくなる。
以下、前述の分極を応用し、相互コンダクタンスおよびドレイン耐圧が高く、高周波数動作および高出力動作が可能なＧａＮ系ＨＥＭＴの実施例を説明する。
図２から図５は実施例１に係るＧａＮ系ＨＥＭＴおよびその製造方法を示す断面図である。図２を参照に、例えば、サファイア基板１０の（０００１）面上に、ＧａＮ系半導体層１６として、膜厚２μｍの不純物を添加しないＧａＮ電子走行層１２、膜厚２５ｎｍの不純物を添加しないＡｌＧａＮ電子供給層１４を例えばＭＯＣＶＤ法を用いエピタキシャル成長する（形成する）。所定領域のＡｌＧａＮ電子供給層１４をエッチングにより除去し素子分離を行う。
図３を参照に、開口部を有するフォトレジスト３０を通常の露光法を用い形成する。反応性イオンエッチング（ＲＩＥ）によりＡｌＧａＮ電子供給層１４を例えば５ｎｍエッチングし第１の開口部３１を形成する。
図４を参照に、フォトレジスト３０を除去後、第１の開口部３１に０．３μｍ重なった開口部を有するフォトレジスト３２を通常の露光法を用い形成する。反応性イオンエッチング（ＲＩＥ）によりＡｌＧａＮ電子供給層１４を，例えば１０ｎｍエッチングし第２の開口部３３を形成する。このとき第１の開口部３１のエッチング深さより深いエッチングを行う。これにより、第１の開口部３１のみエッチングされた第１のリセス部３４、第１の開口部３１と第２の開口部３３の重なり部であるゲート埋込部３６、第２の開口部３３のみでエッチングされた第２のリセス部３８が形成される。
図５を参照に、第１の開口部３１と第２の開口部３３の重なり部であるゲート埋込部３６に、ゲート電極１８として、例えば蒸着法およびリフトオフ法を用い、Ｎｉ／Ａｕを形成する。さらに、ＡｌＧａＮソース電極２０およびドレイン電極２２として、例えば蒸着法およびリフトオフ法を用い、Ｔｉ／Ａｌを形成する。
以上のように製造されたＧａＮ系ＨＥＭＴは、基板１０上に形成されたＧａＮ系半導体層１６と、ＧａＮ系半導体層１６上に埋め込まれ形成されたゲート電極１８と、ゲート電極１８の両側に形成されたソース電極２０およびドレイン電極２２と、ゲート電極１８とソース電極２０の間に形成された第１のリセス部３４と、ゲート電極１８とドレイン電極２２の間に形成された第２のリセス部３８と、を具備する。第１のリセス部３４の深さは約５ｎｍ，第２のリセス部３８の深さは約１０ｎｍ、ゲート埋込部３６の深さは約１５ｎｍとなる。
図６は２ＤＥＧ濃度を示した図である。横軸はソース電極２０からドレイン電極２２に至る位置を示している。縦軸は２ＤＥＧ濃度を示している。前述のようにＡｌＧａＮ電子供給層１４の厚さに応じ、２ＤＥＧ濃度が変化している。すなわち、リセス部のない電子供給層１４下で２ＤＥＧ濃度は最も高く、第１のリセス部３４下、第２のリセス部３８下、ゲート埋込部３６下の順に２ＤＥＧ濃度が低くなる。
第２のリセス部３８下の２ＤＥＧ濃度を低くすることで、ドレイン耐圧を向上させることができる。第１のリセス部３４下の２ＤＥＧ濃度を高くすることで、ソース抵抗を低減し、その結果相互コンダクタンスを高くすることができる。さらに、ゲート埋込部３６にゲート電極１８が埋め込まれていることで、閾値電圧が浅いＨＥＭＴにおいても相互コンダクタンス（ｇｍ）を高くすることができる。ドレイン耐圧を向上させることにより、高耐圧動作が可能となり、相互コンダクタンスを高くすることで高周波数動作が可能となる。
さらに、第１の開口部３１と第２の開口部３３の重なり寸法である０．３μｍがゲート埋込部３６の寸法となり、これがゲート長となる。このため、露光装置のアライメント精度でゲート長の最小寸法が決定される。実施例１においては、露光の最小寸法が０．５μｍ程度の安価な露光装置を使用したとしても、０．３μｍのゲート長が得られた。さらに、電子線露光装置のような高価な露光装置を必要とせず、例えば０．１μｍといった微細なゲート長を有するＨＥＭＴを製造することも可能である。ゲート長を短くできれば、相互コンダクタンスの向上やゲート容量の低減ができ、高周波動作が可能となる。よって、安価な設備により高周波動作が可能となる。
以上のように、実施例１においては、第１のリセス部３４の深さを第２リセス部３８の深さより浅くすることにより、高耐圧動作で高周波数動作が可能となる。さらに、第１の開口部３１と第２の開口部３３の重なり部をゲート埋込部３６とすることにより、安価な設備を用い高周波動作が可能となる。
図７は実施例２に係るＨＥＭＴの断面図である。基板１０上にＧａＮ系半導体層１６としてＧａＮ電子走行層１２(図示せず)および電子供給層１４（図示せず）が形成され、ＧａＮ系半導体層１６に第１のリセス部３４、第２のリセス部３８、ゲート埋込部３６が形成されている。ゲート電極１８はゲート埋込部３６に埋め込まれ形成されている。ＧａＮ系半導体層１６上にソース電極２０およびドレイン電極２２が形成されている。上記製造方法は実施例１と同じである。さらに第２のリセス部２８とドレイン電極２２の間に凹部４０が形成されている。
図８は、ドレイン電極２２に電圧が印加されたときの第２のリセス部３８とドレイン電極２２間の電界を示した図である。横軸は第２のリセス部３８からドレイン電極２２に至る位置、縦軸は電界Ｅを示している。凹部４０のない実施例１の電界を実線、凹部４０のある実施例２の電界を破線で示している。凹部４０を有することにより電界のピーク高さが低くなっている。電界ピーク高さが高い箇所では耐圧破壊が発生しやすい。よって、実施例２では電界ピーク高さが低いため、より高ドレイン耐圧を実現できる。このためより高出力動作が可能となる。
凹部４０は、実施例１の製造方法において第１の開口部３１の形成時または第２の開口部３３の形成時の少なくとも一方と同時に形成する。これにより実施例１に対し製造工程の付加なしに実施例２に係るＨＥＭＴを製造することができる。
図９は実施例２の変形例１に係るＨＥＭＴの断面図である。第２のリセス部３８とドレイン電極２２の間に２つの凹部４２および４４を有する。凹部４２および４４は、実施例１の製造方法において第１の開口部３１の形成時または第２の開口部３３の形成時の少なくとも一方と同時に形成する。これにより実施例１に対し製造工程の付加なしに変形例１に係るＨＥＭＴを製造することができる。凹部を２つ設けたことにより、第２のリセス部３８とドレイン電極２２の間の電界ピーク高さが実施例２よりさらに低くなる。このため、より高ドレイン耐圧を実現し、よって、より高出力動作が可能となる。
図１０は実施例２の変形例２に係るＨＥＭＴの断面図である。第２のリセス部３８とドレイン電極２２の間に凹部４６が傾斜している。凹部４６は、実施例１の製造方法において第１の開口部３１の形成時または第２の開口部３３の形成時の少なくとも一方と同時に形成した凹部を、例えばウェットエッチングすることで形成する。凹部４６の側面が傾斜していることにより、第２のリセス部３８とドレイン電極２２の間の電界ピーク高さが実施例２よりさらに低くなる。このため、より高ドレイン耐圧を実現し、よって、より高出力動作が可能となる。さらに、変形例２に比べ第２のリセス部３８とドレイン電極２２間距離を小さくできる。
図１１は実施例２の変形例３に係るＨＥＭＴの上視図である。図１２および図１３はそれぞれ図１１のＡ−Ａ断面図およびＢ−Ｂ断面図である。第２のリセス部３８とドレイン電極２２の間に凹部４８と凹部４８内にさらに凹部５０が形成されている。凹部５０は図１２では形成されているが、図１３では形成されていない。凹部５０を不連続に配置しているのは凹部５０を連続して形成すると、第２リセス部３８とドレイン電極２２間の抵抗が高くなり相互コンダクタンスが低下するためである。
凹部４８は、実施例１の製造方法において第１の開口部３１の形成時または第２の開口部３３の形成時に同時に形成し、凹部５０は第１の開口部３１の形成時および第２の開口部３３の形成時に同時に形成する。これにより実施例１に対し製造工程の付加なしに変形例３に係るＨＥＭＴを製造することができる。凹部が２段になっていることにより第２のリセス部３８とドレイン電極２２の間の電界ピーク高さが実施例２よりさらに低くなる。このため、より高ドレイン耐圧を実現し、よって、より高出力動作が可能となる。
実施例１および２においては、ＧａＮ系半導体層１６として、ＧａＮ電子走行層１２およびＡｌＧａＮ電子供給層１４を用いているが、その他のＧａＮ系半導体であっても、リセス部の深さによって、２ＤＥＧ濃度を変調できれば本発明を構成することができる。例えば、ＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つからなる結晶層または混晶層をＧａＮ系半導体層１６とすることにより、自発分極、ピエゾ分極を大きくすることができ、リセス部の深さをより２ＤＥＧ濃度に反映することができる。さらに、ＧａＮ電子走行層１２およびＡｌＧａＮ電子供給層１４を用いることで、さらに、リセス部の深さをより２ＤＥＧ濃度に反映することができる。また、ＧａＮ系半導体層１６を基板の（０００１）面上に形成することにより、自発分極、ピエゾ分極を大きくすることができ、リセス部の深さをより２ＤＥＧ濃度に反映することができる。
ＧａＮ系半導体層１６また、電子走行層１２と基板１０の間にバッファ層を形成することも可能であるし、電子供給層１４上に保護層を形成することもできる。また、基板１０としてサファイア基板を使用したが、ＳｉＣ基板やＧａＮ基板、その他の基板を用いることができる。さらにＧａＮ系ＨＥＭＴの例を示したが、ＭＥＳＦＥＴにも適用できる。これらの場合も、実施例１および実施例２と同様の効果を奏することができる。
図1は実施例１の原理を説明するための図である。 図２は実施例１に係るＨＥＭＴとその製造工程の断面図（その１）である。 図３は実施例１に係るＨＥＭＴとその製造工程の断面図（その２）である。 図４は実施例１に係るＨＥＭＴとその製造工程の断面図（その３）である。 図５は実施例１に係るＨＥＭＴとその製造工程の断面図（その４）である。 図６は実施例１に係るＨＥＭＴのソース電極とドレイン電極の間の２ＤＥＧ濃度を示した図である。 図７は実施例２に係るＨＥＭＴの断面図である。 図８は実施例２に係るＨＥＭＴの第２のリセス部とドレイン電極の間の電界を示した図である。 図９は実施例２の変形例１に係るＨＥＭＴの断面図である。 図１０は実施例２の変形例２に係るＨＥＭＴの断面図である。 図１１は実施例２の変形例３に係るＨＥＭＴの上視図である。 図１２は実施例２の変形例３に係るＨＥＭＴの断面図（その１）である。 図１３は実施例２の変形例３に係るＨＥＭＴの断面図（その２）である。
符号の説明
１０ 基板
１２ ＧａＮ電子走行層
１３ ２ＤＥＧ
１４ ＡｌＧａＮ電子供給層
１６ ＧａＮ系半導体層
１８ ゲート電極
２０ ソース電極
２２ ドレイン電極
２８ 凹部
３０、３２ フォトレジスト
３１ 第１の開口部
３３ 第２の開口部
３４ 第１のリセス部
３６ ゲート埋込部
３８ 第２のリセス部
４０、４２、４４、４６、４８，５０ 凹部

Claims (5)

  1. 基板と、
    該基板上に電子走行層と電子供給層とが順に形成されたＧａＮ系半導体層と、
    前記電子供給層に形成されたゲート埋込部に埋め込まれ形成されたゲート電極と、
    該ゲート電極の両側に形成されたソース電極およびドレイン電極と、
    前記ゲート電極と前記ソース電極の間の前記電子供給層に形成された第１のリセス部と、
    前記ゲート電極と前記ドレイン電極の間の前記電子供給層に形成された第２のリセス部と、を具備し、
    前記第１のリセス部の深さが、前記第２のリセス部の深さよりも浅く、前記ゲート電極が埋め込まれた前記ゲート埋込部の深さは、前記第１のリセス部および前記第２のリセス部の深さよりも深く、
    前記ゲート電極は、前記第１のリセス部、前記第２のリセス部および前記ゲート埋込部それぞれの表面に接して設けられていることを特徴とする半導体装置。
  2. 前記ＧａＮ系半導体層は、前記基板の（０００１）面に形成されたことを特徴とする請求項１記載の半導体装置。
  3. 前記ＧａＮ系半導体層は、ＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つからなる結晶層または混晶層を含む層であることを特徴とする請求項１または２記載の半導体装置。
  4. 前記ＧａＮ系半導体層は、ＧａＮ電子走行層とＡｌＧａＮ電子供給層を含むことを特徴とする請求項３記載の半導体装置。
  5. 前記第２のリセス部と前記ドレイン電極の間に前記ＧａＮ系半導体層の凹部を具備することを特徴とする請求項１から４のいずれか一項記載の半導体装置。
JP2005101822A 2005-03-31 2005-03-31 半導体装置 Expired - Fee Related JP5093991B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005101822A JP5093991B2 (ja) 2005-03-31 2005-03-31 半導体装置
US11/392,516 US8044433B2 (en) 2005-03-31 2006-03-30 GaN-based high electron mobility transistor (HEMT) with an embedded gate electrode having a first recess portion and a second recess portion to improve drain breakdown voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005101822A JP5093991B2 (ja) 2005-03-31 2005-03-31 半導体装置

Publications (3)

Publication Number Publication Date
JP2006286740A JP2006286740A (ja) 2006-10-19
JP2006286740A5 JP2006286740A5 (ja) 2008-05-01
JP5093991B2 true JP5093991B2 (ja) 2012-12-12

Family

ID=37069261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005101822A Expired - Fee Related JP5093991B2 (ja) 2005-03-31 2005-03-31 半導体装置

Country Status (2)

Country Link
US (1) US8044433B2 (ja)
JP (1) JP5093991B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194588A (ja) * 2005-12-20 2007-08-02 Sony Corp 電界効果トランジスタ及びこの電界効果トランジスタを備えた半導体装置並びに半導体装置の製造方法
EP2040299A1 (en) * 2007-09-12 2009-03-25 Forschungsverbund Berlin e.V. Electrical devices having improved transfer characteristics and method for tailoring the transfer characteristics of such an electrical device
JP5555985B2 (ja) * 2008-06-23 2014-07-23 サンケン電気株式会社 半導体装置
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
JP5577681B2 (ja) 2009-11-30 2014-08-27 住友電気工業株式会社 半導体装置
WO2011132285A1 (ja) * 2010-04-22 2011-10-27 三菱電機株式会社 半導体装置およびその製造方法
DE102010016993A1 (de) * 2010-05-18 2011-11-24 United Monolithic Semiconductors Gmbh Halbleiter-Bauelement
JP5776143B2 (ja) * 2010-07-06 2015-09-09 サンケン電気株式会社 半導体装置
JP5747245B2 (ja) * 2010-10-14 2015-07-08 国立研究開発法人物質・材料研究機構 電界効果トランジスタ及びその製造方法
CN102064261B (zh) * 2010-11-03 2012-09-05 中国科学院半导体研究所 栅极调制垂直结构GaN基发光二极管的器件结构及制备方法
JP2012109366A (ja) * 2010-11-17 2012-06-07 Sharp Corp 窒化物半導体装置
JP5801560B2 (ja) * 2011-01-21 2015-10-28 株式会社豊田中央研究所 半導体装置
JP5566937B2 (ja) * 2011-03-28 2014-08-06 古河電気工業株式会社 窒化物系半導体デバイス及びその製造方法
US8884308B2 (en) * 2011-11-29 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
JP5790461B2 (ja) * 2011-12-07 2015-10-07 富士通株式会社 化合物半導体装置及びその製造方法
EP2608268B8 (en) 2011-12-19 2017-06-21 Nexperia B.V. Semiconductor device
JP5991000B2 (ja) * 2012-04-23 2016-09-14 三菱電機株式会社 半導体装置およびその製造方法
US9000484B2 (en) 2012-05-23 2015-04-07 Hrl Laboratories, Llc Non-uniform lateral profile of two-dimensional electron gas charge density in type III nitride HEMT devices using ion implantation through gray scale mask
WO2013176905A1 (en) * 2012-05-23 2013-11-28 Hrl Laboratories, Llc A high electron mobility field effect transistor and method of manufacturing the same
US10700201B2 (en) 2012-05-23 2020-06-30 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
WO2013176904A1 (en) * 2012-05-23 2013-11-28 Hrl Laboratories, Llc Hemt device and method of manufacturing the same
US8680536B2 (en) 2012-05-23 2014-03-25 Hrl Laboratories, Llc Non-uniform two dimensional electron gas profile in III-Nitride HEMT devices
US9379195B2 (en) * 2012-05-23 2016-06-28 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
US8981528B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having partially recessed anode
JP2016058681A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置
JP6332021B2 (ja) 2014-12-26 2018-05-30 株式会社デンソー 半導体装置
US10177061B2 (en) 2015-02-12 2019-01-08 Infineon Technologies Austria Ag Semiconductor device
JP6311668B2 (ja) 2015-07-10 2018-04-18 株式会社デンソー 半導体装置
ITUB20155536A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
WO2019090762A1 (zh) * 2017-11-13 2019-05-16 吴展兴 半导体结构及其形成方法
US10680092B2 (en) 2018-10-01 2020-06-09 Semiconductor Components Industries, Llc Electronic device including a transistor with a non-uniform 2DEG
CN112133739B (zh) * 2019-06-25 2024-05-07 联华电子股份有限公司 高电子迁移率晶体管和调整二维电子气体电子密度的方法
JP7332548B2 (ja) * 2020-08-06 2023-08-23 株式会社東芝 半導体装置
US12218202B2 (en) * 2021-09-16 2025-02-04 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
CN117174749A (zh) 2022-05-26 2023-12-05 联华电子股份有限公司 漏极具有阶梯状化合物层的高电子移动率晶体管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2615585B2 (ja) * 1987-01-29 1997-05-28 日本電気株式会社 砒化ガリウムトランジスタ
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JPH10178024A (ja) * 1996-12-18 1998-06-30 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ及びその製造方法
JP3127874B2 (ja) * 1998-02-12 2001-01-29 日本電気株式会社 電界効果トランジスタ及びその製造方法
JP3534624B2 (ja) * 1998-05-01 2004-06-07 沖電気工業株式会社 半導体装置の製造方法
US6133593A (en) * 1999-07-23 2000-10-17 The United States Of America As Represented By The Secretary Of The Navy Channel design to reduce impact ionization in heterostructure field-effect transistors
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
DE20010743U1 (de) * 2000-06-16 2000-10-12 Westfalia Separator Food Tec GmbH, 59302 Oelde Zentrifuge mit doppeltem Zulauf
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4220683B2 (ja) * 2001-03-27 2009-02-04 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
JP2006286740A (ja) 2006-10-19
US8044433B2 (en) 2011-10-25
US20060220065A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
JP5093991B2 (ja) 半導体装置
JP6434625B2 (ja) 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法
CA2622750C (en) N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
US9136107B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN100468770C (zh) 具有保护层和低损凹槽的氮化物基晶体管及其制造方法
US8278688B2 (en) Compound semiconductor device and manufacturing method thereof
JP6290287B2 (ja) 半導体デバイスおよびその製造方法
US20190296139A1 (en) Transistor and Method for Manufacturing the Same
JP2008112868A (ja) 半導体装置およびその製造方法
WO2006080109A1 (ja) Ｍｉｓ構造を有する半導体装置及びその製造方法
JP2009503815A (ja) 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法
CN105144356A (zh) 具备hemt即高电子迁移率晶体管的半导体装置
CN103594507B (zh) 高击穿电压iii族氮化物器件
TWI434354B (zh) 基於氮化鎵之高電子移動率電晶體主動裝置之洩漏阻障
CN105448960A (zh) 非平坦常关型化合物半导体器件
JP2008098455A (ja) 半導体装置
US8969927B2 (en) Gate contact for a semiconductor device and methods of fabrication thereof
US20230420541A1 (en) Multi-threshold voltage galium nitride high electron mobility transistor
WO2014097369A1 (ja) 窒化物半導体を用いたトランジスタおよびその製造方法
US11791407B2 (en) Semiconductor transistor structure with reduced contact resistance and fabrication method thereof
US9627506B2 (en) Method of manufacturing semiconductor device
KR101291148B1 (ko) Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법
JP2011061094A (ja) 電界効果トランジスタの製造方法
KR102682621B1 (ko) 반도체 소자 및 이의 제조 방법
US20240014272A1 (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120918

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5093991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees