[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN105144356A - 具备hemt即高电子迁移率晶体管的半导体装置 - Google Patents

具备hemt即高电子迁移率晶体管的半导体装置 Download PDF

Info

Publication number
CN105144356A
CN105144356A CN201480020350.2A CN201480020350A CN105144356A CN 105144356 A CN105144356 A CN 105144356A CN 201480020350 A CN201480020350 A CN 201480020350A CN 105144356 A CN105144356 A CN 105144356A
Authority
CN
China
Prior art keywords
layer
gate
groove
semiconductor device
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480020350.2A
Other languages
English (en)
Other versions
CN105144356B (zh
Inventor
小山和博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN105144356A publication Critical patent/CN105144356A/zh
Application granted granted Critical
Publication of CN105144356B publication Critical patent/CN105144356B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半导体装置具有常断型的HEMT，该常断型的HEMT具备：第1半导体层(4)；第2半导体层(3)，与所述第1半导体层形成异质结，生成第1二维电子气层(6a)；栅槽(7)，形成于所述第1半导体层；绝缘膜(8)，配置于所述栅槽的壁面；以及栅极电极(9)，配置在所述绝缘膜上。所述栅槽的底面侧的宽度窄于开口部侧的宽度。所述栅极电极沿所述栅槽的侧面配置。在对所述栅极电极施加栅极电压时，在所述第2半导体层中，第2二维电子气层(6b)与所述第1二维电子气层的一部分重叠地被生成。

Description

具备HEMT即高电子迁移率晶体管的半导体装置
相关申请的相互参照
本申请基于在2013年4月11日申请的日本申请号2013-83173，在此援引其记载内容。
技术领域
本申请涉及具备高电子迁移率晶体管(HighElectronMobilityTransistor：HEMT)的半导体装置。
背景技术
以往提出了具备常断型的HEMT的半导体装置(例如参照专利文献1)。
具体而言，在该半导体装置中，构成为采用在电子渡越层上以形成异质结的方式层叠电子供给层而成的衬底。并且，在电子供给层中，形成有到达电子渡越层且与电子渡越层和电子供给层的界面垂直的栅槽(gaterecess)，在栅槽上隔着绝缘膜形成有栅极电极。此外，在电子供给层上，形成有源极电极以及漏极电极。
在这样的半导体装置中，形成有到达电子渡越层的栅槽，在电子渡越层中的位于栅槽的底面正下方的部分，不生成基于异质结的二维电子气层。
并且，若对栅极电极施加规定阈值以上的电压，则在电子渡越层中的位于栅极电极的正下方的部分生成基于栅极电压的二维电子气层。因此，基于异质结的二维电子气层与基于栅极电压的二维电子气层在源极电极与漏极电极之间形成电流路径(沟道)，电流在源极电极－漏极电极之间流动从而进入导通状态。
即，在上述具备HEMT的半导体装置中，能够得到在未对栅极电极施加规定阈值以上的栅极电压的状态下源极电极－漏极电极之间处于截断状态的常断特性。
可是，在上述具备HEMT的半导体装置中，形成为栅槽垂直于电子渡越层与电子供给层的界面。因此，在电子渡越层中的位于在栅槽的侧面形成的绝缘膜的正下方的部分，难以生成基于栅极电压的二维电子气层。因此，在电子渡越层中的位于在栅槽的侧面形成的绝缘膜的正下方的部分，基于异质结的二维电子气层与基于栅极电压的二维电子气层都难以生成，即便处于导通状态，电子密度也低。因此，在半导体装置中流动的最大电流变小。
现有技術文献
专利文献
专利文献1(日本)特开2012－12442号公报
发明内容
本申请的目的在于提供一种半导体装置。
在本申请的方式中，半导体装置具有常断型的HEMT，该常断型的HEMT具备：第1半导体层；第2半导体层，与所述第1半导体层形成异质结，生成基于异质结的第1二维电子气层；栅槽，形成于所述第1半导体层；绝缘膜，配置于所述栅槽的壁面；以及栅极电极，配置在所述绝缘膜上。所述栅槽的底面侧的宽度窄于开口部侧的宽度。所述栅极电极沿所述栅槽的侧面配置。在对所述栅极电极施加了规定阈值以上栅极电压时，在所述第2半导体层中，基于所述栅极电压的第2二维电子气层(6b)以与所述第1二维电子气层的一部分重叠的状态被生成。
根据上述的半导体装置，由于第1、第2二维电子气层重叠，因此能够抑制形成电子密度低的区域，能够抑制最大电流变小。
附图说明
本申请的上述目的以及其他目的、特征或优点通过一边参照附图一边进行下述的详细记述而变得更为明确。在附图中，
图1是本申请的第1实施方式的具备HEMT的半导体装置的剖面图，
图2是表示最大电流与下述角度的关系的图，其中，该角度为栅槽的侧面与电子渡越层和电子供给层这两层的界面所成的角度，
图3是表示本申请的第1实施方式的具备HEMT的半导体装置的变形例的剖面图，
图4是本申请的第2实施方式的具备HEMT的半导体装置的剖面图，
图5是表示本申请的第2实施方式的具备HEMT的半导体装置的变形例的剖面图，
图6是本申请的其他实施方式的具备HEMT的半导体装置的剖面图。
具体实施方式
以下，基于附图说明本申请的实施方式。另外，在以下的各实施方式之间，对相互相同或等同的部分赋予相同标记而进行说明。
(第1实施方式)
参照附图说明本申请的第1实施方式。本实施方式的具备HEMT的半导体装置利用将支持衬底1、缓冲层2、电子渡越层3、电子供给层4依次层叠而成的衬底5来构成。另外，在本实施方式中，电子供给层4与本申请的第1半导体层相当，电子渡越层3于本申请的第2半导体层相当。
支持衬底1采用Si衬底、SiC衬底、GaN衬底、蓝宝石衬底等，缓冲层2采用用于使支持衬底1的晶格常数与电子渡越层3的晶格常数匹配的化合物层等。另外，由于缓冲层2并不直接涉及HEMT的动作，因此，特别是在支持衬底1为如GaN衬底那样的自支撑衬底或蓝宝石衬底等时，也可以不具备缓冲层2。
电子渡越层3在电子供给层4侧的一面附近生成有作为电流路径(沟道)发挥功能的电子密度高的第1、第2二维电子气层6a，6b，例如采用氮化镓(GaN)。
电子供给层4采用具有比电子渡越层3大的禁带宽度的材料，与电子渡越层3形成异质结。据此，在电子渡越层3中，通过自发极化以及压电极化，在与电子供给层4的界面附近生成第1二维电子气层6a。作为这样的电子供给层4，例如采用氮化铝镓(AlGaN)。
并且，在电子供给层4中，形成有到达电子渡越层3的栅槽7。
本实施方式的栅槽7为宽度从开口部侧朝向底面逐渐变窄的锥形。更详细而言，栅槽7的相对的侧面相对于电子渡越层3与电子供给层4的界面分别倾斜，在本实施方式中，界面与相对的侧面所成的角度θ为50°以下。另外，栅槽7的宽度是指对置的侧面的间隔(图1中纸面左右方向的长度)。
此外，在栅槽7的壁面以及电子供给层4上形成有绝缘膜8，在形成于栅槽7的壁面的绝缘膜8上，埋入有由多晶硅或金属等形成的栅极电极9。
另外，绝缘膜8沿栅槽7的壁面形成，栅极电极9为宽度朝向栅槽7的底面变窄的锥形。即，可以说栅极电极9中的位于栅槽7的侧面上的部分相对于电子渡越层3与电子供给层4的界面倾斜。此外，绝缘膜8中的形成于栅槽7的壁面的部分作为栅极绝缘膜发挥功能。
在绝缘膜8中的形成于电子供给层4上的部分，以隔着栅槽7(栅极电极9)的方式形成有2个开口部8a，8b。并且，在一方的开口部8a配置有源极电极10，在另一方的开口部8b配置有漏极电极11。
源极电极10以及漏极电极11与电子供给层4形成欧姆接触，经由电子供给层4与第1二维电子气层6a电连接。这样的源极电极10以及漏极电极11例如由Ti/Al层形成。
以上为本实施方式的具备HEMT的半导体装置的构成。接着，说明上述具备HEMT的半导体装置的动作。
在上述具备HEMT的半导体装置中，在电子渡越层3中的与电子供给层4形成异质结的界面附近，生成有第1二维电子气层6a。另外，由于栅槽7形成为到达电子渡越层3，因此第1二维电子气层6a在栅槽7的底面正下方的部分并未形成。即，也可以说第1二维电子气层6a由栅槽7分断。
因此，在上述具备HEMT的半导体装置中，能够得到在未对栅极电极9施加规定阈值以上的栅极电压的情况下在源极电极10与漏极电极11之间不形成电流路径而处于截断状态这一常断特性。
另外，第1二维电子气层6a通过电子渡越层3与电子供给层4的异质结来生成，但在电子渡越层3中的与厚度极薄的电子供给层4形成异质结的部分，不生成具有与作为实质性的沟道发挥功能相应的电子密度的二维电子气层。因此，在图1中，只图示出具有与作为实质性的沟道发挥功能相应的电子密度的第1二维电子气层6a。也就是说，并未图示出电子渡越层3中的与厚度极薄的电子供给层4形成异质结从而生成的二维电子气层。
并且，若对栅极电极9施加规定阈值以上的栅极电压，则会在电子渡越层3中的栅槽7的底面以及底面附近的区域诱导电子，生成基于栅极电压的第2二维电子气层6b。具体而言，由于栅槽7为锥形，因此第2二维电子气层6b在电子渡越层3中的、与栅槽7的底面对置(接触)的部分、以及隔着厚度薄的(栅槽7的底面附近的)电子供给层4与栅槽7的底面侧的侧面对置的部分生成。换言之，第2二维电子气层6b在位于被配置在栅槽7的底面侧的栅极电极9的正下方的部分生成。
即，第2二维电子气层6b以与第1二维电子气层6a的一部分重叠的状态被生成。也就是说，栅槽7为侧面相对于电子渡越层3与电子供给层4的界面倾斜的锥形，以便生成与第1二维电子气层6a的一部分重叠的第2二维电子气层6b。据此，能够抑制在源极电极10与漏极电极11的电流路径上形成电子密度低的区域。
并且，通过生成第2二维电子气层6b，在源极电极10与漏极电极11之间形成电流路径，电子在源极电极10、电子供给层4、第1二维电子气层6a、第2二维电子气层6b、第1二维电子气层6a、电子供给层4，漏极电极11的路径上流动而处于导通状态。
接着，简单说明上述具备HEMT的半导体装置的制造方法。
首先，准备通过外延生长等在支持衬底1上依次成膜缓冲层2、电子渡越层3、电子供给层4而得的衬底5。
接着，利用掩膜来进行干法蚀刻等，形成上述栅槽7。此时，通过使得随着蚀刻的深入而侧面的蚀刻变小，据此形成上述锥形的栅槽7。
接着，通过CVD(化学气相淀积，ChemicalVaporDeposition)法或ALD(原子层淀积，AtomicLayerDeposition)法等形成绝缘膜8。并且，通过CVD法或溅射法等形成栅极电极9后，利用掩膜来进行干法蚀刻等，在绝缘膜8上形成开口部8a、8b。随后，形成源极电极10以及漏极电极11，据此制造出上述图1所示的半导体装置。
如以上说明，在本实施方式中，设栅槽7为锥形，在对栅极电极9施加规定阈值以上栅极电压时，第1、第2二维电子气层6a，6b重叠。因此，能够抑制在源极电极10与漏极电极11之间的电流路径上形成电子密度低的区域，能够抑制最大电流变小。
此外，由于设栅槽7的侧面与电子渡越层3和电子供给层4的界面所成的角度θ为50°以下，因此如图2所示，能够抑制最大电流变小。另外，在图2中，以所成的角度θ为10°时的最大电流为基准进行了归一化。
也就是说，若栅槽7的侧面与电子渡越层3和电子供给层4的界面所成的角度θ变得大于50°，则栅槽7的底面附近的电子供给层4的厚度变厚。因此，在电子渡越层3中的与栅槽7的底面侧的侧面对置的部分，难以生成第2二维电子气层6b，第1、第2二维电子气层6a，6b变得不重叠从而最大电流急剧变小。因此，通过设栅槽7的侧面与电子渡越层3和电子供给层4的界面所成的角度θ为50°以下，能够抑制最大电流变小。
另外，在上述中，说明了栅槽7到达电子渡越层3，但栅槽7也可以如图3所示未到达电子渡越层3。该情况下，为了得到常断特性，需要栅槽7设为实质性地分断第1二维电子气层6a的深度。经本发明人研究，发现在电子渡越层3中，电子供给层4的厚度为5nm以下时不生成具有用于作为实质性的沟道发挥功能的电子密度的第1二维电子气层6a。因此，图3的栅槽7设为使得栅槽7的底面正下方的电子供给层4为5nm以下的深度。
(第2实施方式)
说明本申请的第2实施方式。本实施方式是相对于第2实施方式变更了栅槽7的形状的实施方式，其他与第1实施方式相同，因此在此省略说明。
如图4所示，在本实施方式中，栅槽7为如下的阶梯状：栅槽7的开口部侧的宽度为开口部的宽度且一定，而且栅槽7的底部侧的宽度为底面的宽度且一定。另外，电子供给层4中的、位于栅槽7的开口部侧的部分与电子渡越层3之间的部分的厚度设为能够生成具有用于作为实质性的沟道而发挥功能的电子密度的第1二维电子气层6a的厚度。即，电子供给层4中的、位于栅槽7的开口部侧的部分与电子渡越层3之间的部分的厚度厚于5nm。因此，在本实施方式中，第1二维电子气层6a在电子渡越层3中形成到栅槽7的底面为止。
在这样的具备HEMT的半导体装置中，若对栅极电极9施加规定阈值以上的电压，则第2二维电子气层6b在电子渡越层3中的、位于栅极电极9的正下方的部分生成，第1二维电子气层6a与第2二维电子气层6b的一部分重叠。因此，能够得到与上述第1实施方式相同的効果。
另外，在上述中，说明了栅槽7到达电子渡越层3的例子，但栅槽7也可以如图5所示未到达电子渡越层3。这样的半导体装置的情况下，与上述图3相同，栅槽7设为使得栅槽7的底面正下方的电子供给层4为5nm以下的深度。
(其他实施方式)
例如，在上述各实施方式中，作为电子渡越层3举例说明了氮化镓、作为电子供给层4举例说明了氮化铝镓。可是，电子渡越层3以及电子供给层4的组合如上所述，只要是生成第1、第2二维电子气层6a，6b的组合即可，能够适宜变更，也可以采用氮化铟镓(InGaN)或氮化铟铝镓(InAlGaN)、氮化铟铝(InAlN)等。
此外，在上述各实施方式中，也可以在电子供给层4上形成凹部，在凹部中形成源极电极10以及漏极电极11。该情况下，也可以设凹部为到达电子渡越层3的深度，将源极电极10以及漏极电极11配置在电子渡越层3上。
进而，在上述第1实施方式中，作为图3所示的半导体装置的更进一步变形例，也可以如图6所示，电子供给层4通过在氮化铝(AlN)层4a上层叠氮化铝镓层4b来构成。据此，氮化铝层4a成为蚀刻阻止层，能够高精度地控制栅槽7的深度。此外，通过氮化铝层4a，能够抑制载流子的合金散射，提高迁移率。并且，虽未特别图示，但作为图5所示的半导体装置的更进一步变形例，也可以在氮化铝层4a上层叠氮化铝镓层4b从而构成电子供给层4。
此外，在上述各实施方式中，也可以在电子供给层4与配置于电子供给层4(衬底5)上的绝缘膜8之间配置SiN、SiO2、Al2O3等保护膜。据此，能够通过保护膜抑制特性变动，并且能够抑制电流崩塌。
进而，在上述各实施方式中，在作为电子供给层4采用氮化铝镓时，也可以通过将Al与Ga的混晶比不同的多个氮化铝镓层层叠多层来构成电子供给层4。
并且，在上述各实施方式中，电子渡越层3也可以通过依次层叠氮化镓、氮化铝镓、氮化镓来构成。据此，能够将电子渡越层3与电子供给层4之间的导带下端能量变大，因此能够将阈值电压Vth变大。更进一步，能够使由DIBL(漏极感应势垒降低，DrainInducedBarrierLowering)引起的漏极-源极间的漏电流变小。另外，在构成这样的电子渡越层3的情况下，也可以代替氮化铝镓，而采用氮化铟镓(InGaN)、氮化铟铝镓(InAlGaN)、氮化铟铝(InAlN)等。
并且，在制造上述各实施方式的具备HEMT的半导体装置之际，也可以在衬底5上形成源极电极10以及漏极电极11之后，依次形成栅槽7、绝缘膜8、栅极电极9。
本申请遵照实施例而记述，但应该理解为本申请不限定于该实施例或构造。本申请还包含各种变形例或等同范围内的变形。此外，各种组合和方式、进而包含这些之中仅一个要素、其以上或其以下的其他组合和方式也包含于本申请的范畴和思想范围。

Claims (7)

1.一种半导体装置，具有常断型的HEMT即高电子迁移率晶体管，该常断型的HEMT具备：
第1半导体层(4)；
第2半导体层(3)，与所述第1半导体层形成异质结，生成基于异质结的第1二维电子气层(6a)；
栅槽(7)，形成于所述第1半导体层；
绝缘膜(8)，配置于所述栅槽的壁面；以及
栅极电极(9)，配置在所述绝缘膜上；
所述栅槽的底面侧的宽度窄于开口部侧的宽度，
所述栅极电极沿所述栅槽的侧面配置，
在对所述栅极电极施加了规定阈值以上的栅极电压时，在所述第2半导体层中，基于所述栅极电压的第2二维电子气层(6b)以与所述第1二维电子气层的一部分重叠的状态被生成。
2.如权利要求1所述的半导体装置，
所述栅槽为宽度从开口部侧朝向底面侧逐渐变窄的锥形，相对的侧面相对于所述第1、第2半导体层的界面倾斜。
3.如权利要求2所述的半导体装置，
所述栅槽的侧面与所述第1、第2半导体层的界面所成的角度为50°以下。
4.如权利要求1所述的半导体装置，
所述栅槽为如下阶梯状：所述栅槽的开口部侧的一部分栅槽的宽度为开口部的宽度且一定，所述栅槽的底部侧的另一部分栅槽的宽度为底面的宽度且一定。
5.如权利要求1～4中任一项所述的半导体装置，
所述栅槽到达所述第2半导体层。
6.如权利要求1～5中任一项所述的半导体装置，
所述栅槽的底面到达所述第2半导体层，
所述绝缘膜覆盖栅槽的底面以及侧面，
所述栅极电极通过绝缘膜沿所述栅槽的底面以及侧面配置。
7.如权利要求6所述的半导体装置，
第1二维电子气层形成于所述第1半导体层之下的第2半导体层内，
第2二维电子气层形成于栅槽的底面之下的第2半导体层内以及栅槽的一部分的侧面之下的第2半导体层内，
第2二维电子气层与第1二维电子气层在栅槽的底面与侧面的边界附近重叠。
CN201480020350.2A 2013-04-11 2014-04-07 具备hemt即高电子迁移率晶体管的半导体装置 Expired - Fee Related CN105144356B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013083173A JP6024579B2 (ja) 2013-04-11 2013-04-11 Ｈｅｍｔを備えた半導体装置
JP2013-083173 2013-04-11
PCT/JP2014/001980 WO2014167825A1 (ja) 2013-04-11 2014-04-07 Ｈｅｍｔを備えた半導体装置

Publications (2)

Publication Number Publication Date
CN105144356A true CN105144356A (zh) 2015-12-09
CN105144356B CN105144356B (zh) 2017-12-01

Family

ID=51689247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480020350.2A Expired - Fee Related CN105144356B (zh) 2013-04-11 2014-04-07 具备hemt即高电子迁移率晶体管的半导体装置

Country Status (4)

Country Link
US (1) US20160043209A1 (zh)
JP (1) JP6024579B2 (zh)
CN (1) CN105144356B (zh)
WO (1) WO2014167825A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711039A (zh) * 2015-11-12 2017-05-24 意法半导体股份有限公司 常关断型hemt晶体管以及对应的制造方法
CN113097291A (zh) * 2021-03-31 2021-07-09 浙江集迈科微电子有限公司 GaN器件结构及其制备方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016038859A1 (ja) * 2014-09-08 2016-03-17 株式会社デンソー 半導体装置
JP6377487B2 (ja) 2014-10-08 2018-08-22 東洋ゴム工業株式会社 ゴム組成物及び空気入りタイヤ
JP6264270B2 (ja) * 2014-12-02 2018-01-24 株式会社デンソー 半導体装置
JP6404697B2 (ja) 2014-12-10 2018-10-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10177061B2 (en) 2015-02-12 2019-01-08 Infineon Technologies Austria Ag Semiconductor device
JP2017092083A (ja) * 2015-11-02 2017-05-25 富士通株式会社 化合物半導体装置及びその製造方法
JP6629252B2 (ja) * 2017-02-01 2020-01-15 株式会社東芝 半導体装置の製造方法
JP7194120B2 (ja) 2017-12-28 2022-12-21 ローム株式会社 窒化物半導体装置
US10700190B2 (en) * 2018-01-23 2020-06-30 Vanguard International Semiconductor Corporation Semiconductor devices and methods for manufacturing the same
CN110718589B (zh) 2018-07-12 2024-04-16 纳姆实验有限责任公司 具有半导体器件的电子电路的异质结构
CN110890414B (zh) * 2018-09-07 2023-03-24 世界先进积体电路股份有限公司 半导体装置及其制造方法
JP2019009462A (ja) * 2018-09-13 2019-01-17 ルネサスエレクトロニクス株式会社 半導体装置
JP7175804B2 (ja) 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法
CN110808212B (zh) * 2019-11-08 2022-08-30 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管及其制备方法
JP7084371B2 (ja) * 2019-11-13 2022-06-14 株式会社サイオクス 半導体装置、および、構造体の製造方法
JP7354029B2 (ja) 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
WO2021215336A1 (ja) 2020-04-23 2021-10-28 ローム株式会社 窒化物半導体装置
JPWO2022091742A1 (zh) * 2020-10-29 2022-05-05
EP4365948A4 (en) * 2021-08-03 2024-10-16 Nuvoton Technology Corporation Japan VARIABLE CAPACITY ELEMENT
US20240047540A1 (en) * 2021-09-15 2024-02-08 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110057257A1 (en) * 2009-09-08 2011-03-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor device and method for manufacturing the same
CN102034860A (zh) * 2009-09-24 2011-04-27 丰田合成株式会社 Iii族氮化物半导体器件及其制造方法以及功率转换器
JP2013030604A (ja) * 2011-07-28 2013-02-07 Tokyo Institute Of Technology 電界効果トランジスタ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048302B2 (en) * 2008-01-11 2015-06-02 The Furukawa Electric Co., Ltd Field effect transistor having semiconductor operating layer formed with an inclined side wall
WO2010006255A2 (en) * 2008-07-10 2010-01-14 Springs Window Fashions, Llc All in one window covering cutdown machine
JP5346515B2 (ja) * 2008-07-24 2013-11-20 シャープ株式会社 ヘテロ接合電界効果トランジスタ
KR20120027988A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP5801560B2 (ja) * 2011-01-21 2015-10-28 株式会社豊田中央研究所 半導体装置
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
JP2013089673A (ja) * 2011-10-14 2013-05-13 Toshiba Corp 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110057257A1 (en) * 2009-09-08 2011-03-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor device and method for manufacturing the same
CN102034860A (zh) * 2009-09-24 2011-04-27 丰田合成株式会社 Iii族氮化物半导体器件及其制造方法以及功率转换器
JP2013030604A (ja) * 2011-07-28 2013-02-07 Tokyo Institute Of Technology 電界効果トランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711039A (zh) * 2015-11-12 2017-05-24 意法半导体股份有限公司 常关断型hemt晶体管以及对应的制造方法
CN106711039B (zh) * 2015-11-12 2023-01-13 意法半导体股份有限公司 常关断型hemt晶体管以及对应的制造方法
CN113097291A (zh) * 2021-03-31 2021-07-09 浙江集迈科微电子有限公司 GaN器件结构及其制备方法

Also Published As

Publication number Publication date
JP2014207287A (ja) 2014-10-30
CN105144356B (zh) 2017-12-01
JP6024579B2 (ja) 2016-11-16
WO2014167825A1 (ja) 2014-10-16
US20160043209A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
CN105144356B (zh) 具备hemt即高电子迁移率晶体管的半导体装置
JP6228167B2 (ja) ソース接続フィールドプレートを備えるワイドバンドギャップｈｅｍｔ
US9190508B2 (en) GaN based semiconductor device
CN107112241B (zh) 半导体装置
US9590071B2 (en) Manufacturing method of semiconductor device and semiconductor device
US20110133205A1 (en) Field-effect transistor
JP2006269534A (ja) 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
US9508809B2 (en) III-N device with extended source and drain
CN103594507B (zh) 高击穿电压iii族氮化物器件
CN105283958A (zh) GaN HEMT的共源共栅结构
JP2017073499A (ja) 窒化物半導体装置およびその製造方法
US20150263155A1 (en) Semiconductor device
JP2009099774A (ja) ヘテロ接合電界効果型トランジスタ
JP2010232610A (ja) 半導体装置及びその製造方法
WO2013161478A1 (ja) 窒化物系半導体素子
TWI509797B (zh) 化合物半導體裝置及其製造方法
JP2013065612A (ja) 窒化物半導体装置およびその製造方法
TWM508782U (zh) 半導體裝置
JP2013125918A (ja) 半導体装置
US10134596B1 (en) Recessed solid state apparatuses
US20150187925A1 (en) Enhancement-mode device
CN110875381B (zh) 一种半导体器件及其制造方法
JP2017098307A (ja) 半導体装置及びその製造方法
JP6176677B2 (ja) 窒化物半導体装置
JP5655413B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171201

Termination date: 20200407