[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101291148B1 - Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법 - Google Patents

Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR101291148B1
KR101291148B1 KR1020110143875A KR20110143875A KR101291148B1 KR 101291148 B1 KR101291148 B1 KR 101291148B1 KR 1020110143875 A KR1020110143875 A KR 1020110143875A KR 20110143875 A KR20110143875 A KR 20110143875A KR 101291148 B1 KR101291148 B1 KR 101291148B1
Authority
KR
South Korea
Prior art keywords
layer
nitride
forming
polar
type
Prior art date
Application number
KR1020110143875A
Other languages
English (en)
Other versions
KR20130075490A (ko
Inventor
최홍구
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020110143875A priority Critical patent/KR101291148B1/ko
Publication of KR20130075490A publication Critical patent/KR20130075490A/ko
Application granted granted Critical
Publication of KR101291148B1 publication Critical patent/KR101291148B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 오믹 특성 및 누설 전류 특성을 동시에 만족시킬 수 있는 N-극성의 질화물계 반도체 소자 및 그의 제조 방법에 관한 것으로서, 기판 상부에 N-극성의 질화물계 에피층을 형성하고, 상기 질화물계 에피층의 상부에 식각 제어층을 형성하고, 상기 식각 제어층의 상부에 n 타입 도펀트를 포함하는 n 타입 질화물층을 형성한 후, 기 설정된 오믹 영역에 대하여, 상기 식각 제어층 및 상기 n 타입 질화물층을 제거하여, 상기 식각 제어층 및 n타입 질화물층이 제거된 영역에 소스 전극 및 드레인 전극을 형성하고, 상기 소스 전극 및 드레인 전극 하부 이외의 n 타입 질화물층을 제거한 후, 열처리를 통해 상기 소스 전극 및 드레인 전극에 오믹 접합을 형성하고, 상기 식각 제어층의 상부에 게이트 전극을 형성한다.

Description

Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법 {N-polar Nitride semiconductor device and method for manufacturing thereof}
본 발명은 질화물계 반도체 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 오믹 특성 및 누설 전류 특성을 동시에 만족시킬 수 있는 N-극성의 질화물계 반도체 소자 및 그의 제조 방법에 관한 것이다.
Ⅲ-질화물 물질로 제조된 반도체 소자(이하, ‘질화물계 반도체 소자’라 한다)는 2.2 MV/cm 이상인 매우 큰 유전 파괴 전계(dielectric breakdown field)를 갖는 것으로 알려져 있다. 또한, Ⅲ-질화물 헤테로 접합 구조들은 매우 큰 전류를 운반할 수 있기 때문에, 질화물계 반도체 소자들이 전력 어플리케이션 분야에서 뛰어난 성능을 발휘하고 있다. 일반적으로, 휴대폰의 기지국에서 사용되는 이미터(emitter)와 같이 고전력-고주파수 응용예들을 목표로 하여, Ⅲ-질화물 물질에 기반한 질화물계 반도체 소자들이 개발되고 있다. 이러한 타입들의 응용예들을 위해 제조된 질화물계 반도체 소자들은, 고전자 이동도를 얻을 수 있는 일반적인 소자 구조들에 기반하고 있으며, 이러한 구조들은 헤테로 접합 전계 효과 트랜지스터(Hetero Junction Field Effect Transistor; HFET), 고전자 이동도 트랜지스터(High Electron Mobility Transistors; HEMT) 또는 도핑변조된 전계 효과 트랜지스터(Modulation doped FET; MODFET) 등등 다양한 명칭으로 불리우고 있다. 이러한 타입의 질화물계 반도체 소자들은, 통상적으로 2~100 ㎓의 고주파수 영역에서 동작하면서도 100 V 정도의 고전압에도 견딜 수 있는 것이 일반적이다.
이러한 타입들의 질화물계 반도체 소자들은 많은 응용예들에 맞게 변형될 수도 있지만, 매우 적은 저항성 손실을 가지며 매우 높은 전류밀도의 운반을 가능케 하는 2-차원 전자구름층 (2-Dimensional Electron gas; 2DEG)를 생성하기 위해 압전 분극 전계(piezoelectric polarization fields)를 이용하여 동작하는 것이 일반적이다. 이러한 통상적인 질화물계 반도체 소자들에 있어서, 2DEG는 AlGaN/GaN의 계면에서 형성된다.
한편 질화물계 반도체 소자의 경우 AlGaN/GaN와 같은 에피층의 상부에 소스 전극, 드레인 전극 및 게이트 전극이 형성된다. 소스 전극 및 드레인 전극은 오믹 접합으로 형성될 수 있다. 이때, 소스-드레인 전극의 오믹 저항이 중요한데, 이 오믹 저항이 높은 경우 소자의 온저항 감소를 가져온다.
오믹 접합은 Ti, Al을 포함한 복수의 오믹 금속을 증착한 후 열처리 공정을 통해 형성할 수 있다.
그러나 기존의 방법에 따르면, 오믹 형성을 위하여, 고온의 열처리 공정이 필요하고, 이러한 고온의 열처리 공정들은 소자의 트랩 사이트를 증가시켜 소자의 누설전류를 증가시키는 원인이 된다.
특히, N-극성의 질화물계 반도체 소자의 경우, 전자 구름층(2DEG)이 GaN층에 생성되어, 게이트에 의한 직접적인 제어가 용이하다는 장점이 있는 반면, GaN층과 게이트 전극 간의 장벽이 낮아 게이트 누설 전류가 발생하기 쉬우며 오믹 접촉 저항이 높다는 단점이 있다.
이에 본 발명은 종래의 문제점을 해결하기 위하여 제안된 것으로서, 더욱 상세하게는 오믹 특성 및 누설 전류 특성을 동시에 만족시킬 수 있는 오믹 접합 특성이 향상된 N-극성의 질화물계 반도체 소자 및 그의 제조 방법을 제공하고자 한다.
본 발명은 상술한 과제를 해결하기 위한 수단으로서, 기판 상부에 N-극성의 질화물계 에피층을 형성하는 단계; 상기 N-극성의 질화물계 에피층의 상부에 식각 제어층을 형성하는 단계; 상기 식각 제어층의 상부에 n 타입 도펀트를 포함하는 n 타입 질화물층을 형성하는 단계; 기 설정된 오믹 영역에 대하여, 상기 식각 제어층 및 상기 n 타입 질화물층을 제거하는 단계; 상기 식각 제어층 및 n타입 질화물층이 제거된 영역에 소스 전극 및 드레인 전극을 형성하는 단계; 상기 노출된 n 타입 질화물층을 식각하는 단계; 열처리를 통해 상기 소스 전극 및 드레인 전극에 오믹 접합을 형성하는 단계; 및 상기 시각 제어층의 상부에 게이트 전극을 형성하는 단계를 포함하는 N-극성의 질화물계 반도체 소자의 제조 방법을 제공한다.
본 발명에 의한 N-극성의 질화물계 반도체 소자의 제조 방법에 있어서, 상기 N-극성의 질화물계 에피층을 형성하는 단계는, 상기 기판 상부에 전이층을 형성하는 단계; 상기 전이층 위에 AlGaN 버퍼층을 형성하는 단계; 및 상기 AlGaN 버퍼층과의 계면 부분에 2-차원 전자 구름(2DEG)층을 형성하는 GaN층을 상기 AlGaN 버퍼층 위에 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 의한 N-극성의 질화물계 반도체 소자의 제조 방법에 있어서, 상기 n타입 질화물층은 n타입으로 도핑된 GaN층인 것을 특징으로 한다.
본 발명에 의한 N-극성의 질화물계 반도체 소자의 제조 방법에 있어서, 상기 식각 제어층은 AlGaN으로 형성되는 것을 특징으로 한다.
본 발명에 의한 N-극성의 질화물계 반도체 소자의 제조 방법에 있어서, 상기 n 타입 질화물층을 식각하는 단계는, SF6, CF4, CHF3, C2F8 중 하나 이상을 포함하는 F 함유 가스를 이용한 건식 식각에 의해 상기 n 타입 질화물층을 선택적으로 식각하는 것을 특징으로 한다.
더하여, 본 발명은 상술한 과제를 해결하기 위한 다른 수단으로서, 기판; 상기 기판 위에 형성되는 N-극성의 질화물계 에피층; 상기 N-극성의 질화물계 에피층의 상부에 AlGaN으로 이루어진 식각 제어층; 상기 식각 제어층 상부의 오믹 형성 위치에 형성된 n 타입 도펀트를 포함하는 n 타입 질화물층; 상기 오믹 형성 위치의 n 타입 질화물층 및 그 하부의 식각 제어층을 부분적으로 제거하고, 그 제거된 영역에 형성된 소스 전극 및 드레인 전극; 및 상기 식각 제어층 상부에 형성되는 게이트 전극을 포함하는 N-극성의 질화물계 반도체 소자를 제공한다.
본 발명에 의한 N-극성의 질화물계 반도체 소자에 있어서, 상기 질화물계 에피층은, 상기 기판 상부에 형성된 전이층; 상기 전이층 상부에 형성된 AlGaN 버퍼층; 및 상기 AlGaN층 상부에 형성되어 상기 AlGaN층과의 계면 부분에 2-차원 전자 구름(2DEG)층이 생성되는 GaN 층;을 포함하는 것을 특징으로 한다.
본 발명에 의한 N-극성의 질화물계 반도체 소자에 있어서, 상기 n타입 질화물층은 n타입으로 도핑된 GaN층인 것을 특징으로 한다.
본 발명은 GaN층에 전자구름층이 생성되는 N-극성의 질화물계 반도체 소자를 제조하는데 있어서, 고농도의 n 타입 GaN을 이용함으로써, 오믹 접촉 저항을 감소시키고, 열처리 온도의 저하를 통해서 불필요한 열적 스트레스를 줄일 수 있으며, 그 결과 결함들의 이동을 통한 트랩 사이트 증가를 억제할 수 있으므로 누설 전류를 감소시키는 효과를 지닌다.
더하여, 본 발명은 소스 및 드레인 전극의 하부에 고농도의 n 타입 GaN 층을 형성하기 위한 식각 공정을 수행하는데 있어서, GaN와 AlGaN의 높은 선택비를 이용함으로써, 식각율의 균일성을 향상시켜, 더 정밀한 식각 제어를 진행할 수 있다.
도 1은 본 발명에 의한 N-극성의 질화물 반도체 소자의 제조 방법을 나타낸 순서도이다.
도 2는 본 발명에 의한 N-극성의 질화물 반도체 소자의 제조 방법에 있어서, N-극성의 질화물계 에피층, 식각 제어층 및 n타입 질화물층을 형성하는 과정을 설명하는 도면이다.
도 3은 본 발명에 의한 N-극성의 질화물 반도체 소자의 제조 방법에 있어서, 오믹 영역을 형성하기 위한 패터닝 과정을 설명하는 도면이다.
도 4는 본 발명에 의한 N-극성의 질화물 반도체 소자의 제조 방법에 있어서, 오믹 영역 형성을 위한 n 타입 질화물층 및 식각 제어층이 부분적으로 제거된 상태를 나타내는 도면이다.
도 5는 본 발명에 의한 N-극성의 질화물 반도체 소자의 제조 방법에 있어서, 오믹 영역에 소스 전극 및 드레인 전극이 형성된 상태를 나타내는 도면이다.
도 6은 본 발명에 의한 N-극성의 질화물 반도체 소자의 제조 방법에 있어서, 오믹 영역 이외의 n 타입 질화물층을 제거한 상태를 나타낸 도면이다.
도 7은 본 발명에 의한 N-극성의 질화물 반도체 소자의 전체 구조를 설명하는 도면이다.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 다만, 하기의 설명에서는 본 발명의 실시 예에 따른 동작을 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
또한, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 바람직한 하나의 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명에 의한 N-극성의 질화물 반도체 소자의 제조 방법을 나타낸 순서도이다. 아울러, 도 2 내지 도 7은 본 발명에 의한 질화물 반도체 소자의 제조 방법에 있어서, 각 과정을 설명하기 위한 도면이다. 이하에서, 도 1 내지 도 7을 참조하여 본 발명에 의한 질화물 반도체 소자의 제조 방법을 설명하기로 한다.
먼저, 도 1 및 도 2를 참조하면, 본 발명에 의한 N-극성의 질화물 반도체 소자의 제조 방법은, 단계 S110에서 먼저 기판(10)을 준비한다.
여기서 기판(10)은 질화물 반도체 단결정을 성장시키기에 적합한 소재로 이루어질 수 있다. 기판(10)은 사파이어(Al2O3), 실리콘(Si), 산화아연(ZnO), 질화갈륨(GaN), 갈륨비소(GaAs), 탄화규소(SiC), 질화알루미늄(AlN), 산화마그네슘(MgO) 등의 원소 혹은 화합물로 제조될 수 있다. 상기 사파이어의 경우 c면({0001}면), R면({1-102}), M면({1-100}) 및 A면({11-20})을 갖는 사파이어 기판 등이 사용될 수 있다. 또한 실리콘 기판의 경우, {111} 면을 갖는 실리콘 기판 등이 사용될 수 있다.
이어서, 상기 기판(10) 위에 N-극성의 질화물계 에피층을 형성한다(S120). 상기 에피층은 질화물계 소재를 다층으로 성장하여 형성할 수 있다. 구체적으로 설명하면, 상기 기판(10) 위에 먼저, 질화물계 소재의 성장을 가능하게 하기 위하여, 전이층(20)을 형성하고, 상기 전이층(20)의 상부에 AlGaN 버퍼층(30)을 형성한 후, 상기 AlGaN 버퍼층(30)과의 계면 부분에 2-차원 전자 구름(2DEG)층(40)이 생성되는 GaN층(50)을 상기 AlGaN 버퍼층(30) 위에 형성한다.
상기에서 전이층(20)은 기판(10) 위에 질화물층의 성장이 이루어질 수 있도록 하기 위한 층으로서, 기판(10)의 소재에 따라서 다른 소재 및 구조로 이루어질 수 있다. 그리고 AlGaN 버퍼층(30)은 AlXGa1-XN(0.1<x<1)의 조성을 가질 수 있다.
이어서, 본 발명에 의한 N-극성의 질화물계 반도체 소자의 제조 방법은, 상기 에피층의 상부에 식각 제어층(60)을 형성한다(S130). 상기 식각 제어층(60)은 그 상부에 오믹 접합 특성 향상을 위해 형성될 n 타입의 질화물층에 대한 식각을 수행할 때, 하부의 GaN층(50)까지 식각되지 않도록 저지하기 위한 층으로서, AlGaN으로 이루어질 수 있으며, AlyGa1-yN(0<y<0.5, y<x)의 조성을 가질 수 있다.
그리고, 본 발명에 의한 N-극성의 질화물계 반도체 소자의 제조 방법은, 상기 식각 제어층(60)의 상부에 n 타입의 도펀트를 포함하는 고농도의 n 타입 질화물층(70)을 형성한다(S140). 상기 n 타입 질화물층(70)은 예를 들어, n타입으로 도핑된 GaN으로 형성될 수 있다.
그리고, 본 발명에 의한 N-극성의 질화물계 반도체 소자의 제조 방법은, 소스 및 드레인 전극을 형성하기 위해, 오믹 영역이 형성될 위치의 n 타입 질화물층(70) 및 식각 제어층(60)을 제거한다(S150).
도 3은 본 발명에 의한 N-극성의 질화물 반도체 소자의 제조 방법에 있어서, 오믹 영역을 형성하기 위한 패터닝 과정을 설명하는 도면으로서, 상기 단계 S150은, 도 3에 도시된 바와 같이, 상기 최상부 표면인 n 타입 질화물층(70)의 상부에 오믹 형성 위치만이 노출되도록 포토레지스트 패턴(80)을 형성한다. 그리고, 식각 공정을 통해서, 상기 포토레지스트 패턴(80)에 의해 보호되지 않은 영역, 즉, 오믹 형성 위치의 n타입 질화물층(70) 및 그 하부의 식각 제어층(60)을 제거한다. 상기 식각 제어층(60)까지 제거하는 이유는, 상기 식각 제어층(60)의 AlGaN에 의해서 오믹 접촉 저항이 높아지거나 열처리 온도가 높아지는 것을 해결하기 위함이다. 이때, 상기 식각 제어층(60) 하부의 GaN층(50) 일부가 함께 식각될 수 있다. 그 후, 상기 포토레지스트 패턴(80)은 제거된다.
본 실시 예에서, 상기 오믹 형성 영역의 n 타입 질화물층(70) 및 식각 제어층(60)의 제거는 ICP(Inductively Coupled Plasma: 고주파 유도 결합 플라스마) 식각 장치를 통한 건식 식각 방법을 통해, BCl3 10 sccm, Cl2 32 sccm, ICP power 500W, RF power 50W, 챔버 압력 10 mTorr의 조건에서 이루어질 수 있다.
이때, 상기 n 타입 질화물층(70)과 식각 제어층(60), 즉, GaN과 AlGaN 간의 식각 선택비는 동일한 수준이다.
도 4는 본 발명에 의한 N-극성의 질화물 반도체 소자의 제조 방법에 있어서, 오믹 영역 형성을 위한 n 타입 질화물층 및 식각 제어층이 부분적으로 제거된 상태를 나타내는 도면으로서, 오믹 형성 위치에서 오목한 홈이 형성되어 GaN층(50)이 노출됨을 알 수 있다.
이어서, 본 발명에 의한 N-극성의 질화물 반도체 소자의 제조 방법은, 도 5에 도시된 바와 같이, 상기 n타입 질화물층(70) 및 식각 제어층(80)이 제거된 영역에, 오믹용 금속을 증착함에 의해 소스 전극 및 드레인 전극(90)을 형성한다(S160).
상기 소스 전극 및 드레인 전극(90)은 상호 일정 거리를 두고 형성되는 것으로서, 전자 구름(2DEG)층(40)이 생성되는 GaN층(50)과 직접 접촉하게 된다. 이러한 소스 전극 및 드레인 전극(90)은 오믹용 금속을 Ti/Al/M/Au 순으로 적층한 후, 리프트-오프(lift-off) 공정을 통해 오믹 영역 이외의 금속을 제거함에 의해 형성할 수 있다. 여기서 M은 Ni, Ti, Pt, Mo, Ta 중에 하나일 수 있다.
본 실시 예에서는, Ti/Al/Ni/Au를 순서대로 각각 30/100/30/100 nm의 두께로 적층하여 상기 소스 전극 및 드레인 전극(90)을 형성하였다.
이어서, 열처리를 통한 오믹 접합을 형성하기에 앞서, 상기 소스 전극 및 드레인 전극(90)의 영역 이외에 존재하는 n타입 질화물층(70)을 제거한다(S170). 이때 n 타입 질화물층(70)의 제거를 위하여 건식 식각 방법이 이용되며, 식각을 위한 가스로는 F를 함유한 가스를 이용한다. 여기서, F를 함유한 가스로는, SF6, CF4, CHF3, C2F8를 들 수 있다. 이러한 F 함유 가스를 이용한 건식 식각은, Al-F 반응물 생성을 통해 n 타입 질화물층(70) 하부에 위치한 식각 제어층(60)의 AlGaN에 대한 식각을 더디게 하는 역할을 한다. 이에 의하여, n 타입 질화물층(70)에 대한 선택적 식각이 가능하게 된다.
본 실시 예에서는, 예를 들어, ICP 식각 장비를 통해 건식 식각을 수행하였으며, 특히, ICP power 200W, RF power 30W, BCl3 20 sccm, SF6 5 sccm, 챔버 압력 37.5 mTorr의 조건을 이용하여 25:1의 식각 선택비로 n 타입 질화물층(70)(n타입 GaN)만을 선택적으로 식각하였다.
이와 같이,소스 전극 및 드레인 전극(90) 영역 이외의 n 타입 질화물층(70)을 제거한 후, 열처리를 통해 상기 소스 전극 및 드레인 전극(90)에 오믹 접합을 형성한다(S180). 이에 의하면, 소스 전극 및 드레인 전극(90) 주변의 고농도 n 타입 GaN에 의하여 접촉 저항이 개선되고, 오믹 접합 형성을 위한 열처리 온도를 줄일 수 있게 된다. 즉, 본 발명에 의한 질화물계 반도체 소자의 제조 방법에 있어서, 소스 전극 및 드레인 전극(70)의 오믹 접합 형성을 위한 열처리는 기존 보다 낮은 온도에서 가능하다. 예를 들어, 본 실시 예에서는, 850℃, 30sec 질소 분위기에서 급속 열처리를 통해 오믹을 형성하였다.
이와 같이, 저온의 열처리 온도를 통해 오믹 접합이 형성됨으로써, 열처리로 인한 결함 발생을 억제할 수 있고, 또한 누설전류 감소 효과를 얻을 수 있다.
마지막으로, 본 발명에 의한 N-극성의 질화물 반도체 소자의 제조 방법은, 소스 전극 및 드레인 전극(90)에 대한 오믹 형성이 완료된 후, 도 7에 도시된 바와 같이, 상기 식각 제어층(60)의 상부에 게이트 전극(100)을 형성한다(S190). 상기 게이트 전극(100)은 상기 소스 전극 및 드레인 전극(90)의 사이에 위치한다. 이때 게이트 전극(100)은 Ti, Pt, Cr, Pt/Au, Ni/Au, Ti/W 또는 플래티늄 실리사이드(Platinum Silicide)로 형성하며, 그 외 다른 금속 소재로 형성할 수 있다. 예컨대 게이트 전극(80)은 40nm Ni 및 200nm Au의 금속을 순서대로 적층하여 형성할 수 있다.
상기 도 7은 본 발명에 의한 N-극성의 질화물 반도체 소자의 전체 구조를 나타낸 도면이다.
도 7을 참조하여, 본 발명에 따른 제조 방법에 의하여 제조된 N-극성의 질화물 반도체 소자의 구조를 설명하면 다음과 같다.
본 발명에 의한 질화물 반도체 소자는, 기판(10)과, 상기 기판(10)의 상부에 형성되는 N-극성의 질화물계 에피층과, 상기 질화물계 에피층의 상부에 형성되며 AlGaN으로 이루어진 식각 제어층(60)과, 상기 식각 제어층(60) 상부의 오믹 형성 위치에 형성된 n 타입 도펀트를 포함하는 n 타입 질화물층(70)과, 상기 오믹 형성 위치의 n 타입 질화물층(70) 및 그 하부의 식각 제어층(60)을 부분적으로 제거하고, 그 제거된 영역에 형성된 소스 전극 및 드레인 전극(90)과, 상기 식각 제어층(60) 상부의 게이트 영역에 형성되는 게이트 전극(100)을 포함한다.
기판(10)은 질화물 반도체 단결정을 성장시키기에 적합한 소재로 이루어질 수 있다. 기판(10)은 사파이어(Al2O3), 실리콘(Si), 산화아연(ZnO), 질화갈륨(GaN), 갈륨비소(GaAs), 탄화규소(SiC), 질화알루미늄(AlN), 산화마그네슘(MgO) 등의 원소 혹은 화합물로 제조될 수 있다.
N-극성의 질화물계 에피층은, 기판(10) 위에 형성되는 전이층(20)과, 상기 전이층(20) 위에 형성되는 AlGaN 버퍼층(30)과, 상기 AlGaN 버퍼층(30)의 상부에 형성되어 상기 AlGaN 버퍼층(30)과의 계면 부분에 전자 구름(2DEG)층(40)이 생성되는 GaN층(50)을 포함하여 이루어진다.
상기에서, 전이층(20)은 상기 기판(10)에 질화물층의 성장이 이루어질 수 있도록 하기 위한 층으로서, 기판(10)의 소재에 따라서 다른 소재 및 구조로 이루어질 수 있다. 상기 AlGaN 버퍼층(30)은 AlxGa1-xN(0.1<x<1)의 조성을 가질 수 있다.
상기 식각 제어층(60)은 그 상부에 오믹 접합 특성 향상을 위해 형성될 n 타입의 질화물층(70)에 대한 식각을 수행할 때, 하부 에피층의 GaN층(50)까지 식각되지 않도록 저지하기 위한 층으로서, GaN에 대한 식각 선택비를 높게 할 수 있는 AlGaN으로 이루어지며, AlyGa1-yN(0<y<0.5, y<x)의 조성을 가질 수 있다.
상기 n 타입 질화물층(70)은 n 타입의 도펀트를 포함하는 고농도의 GaN층으로서, 리세스 에칭을 통해서 상기 식각 제어층(60) 상부의 오믹 형성 위치, 즉, 소스 및 드레인 전극(90)의 하부에만 형성된다. 상기 n 타입 질화물층(70)은 예를 들어, 3 x 1018 /cm3 농도를 가진 GaN층으로 형성될 수 있다.
상기 소스 및 드레인 전극(90)은 상기 오믹 형성 위치의 n 타입 질화물층(70) 및 그 하부의 식각 제어층(60)을 부분적으로 제거하고, 그 제거된 영역에 형성되는 것으로서, 전자구름층이 생성되는 GaN층(50)과 직접 접촉되며, 열처리를 통해서 오믹 접합이 형성된다.
상기 소스 및 드레인 전극(90)은 둘 이상의 오믹용 금속을 적층한 후, 열처리 공정을 통해 형성할 수 있다. 이때 오믹용 금속은 Ti/Al/M/Au 순으로 적층하여 형성할 수 있다. 여기서 M은 Ni, Ti, Pt, Mo, Ta 중에 하나일 수 있다.
본 실시 예에서는, Ti/Al/Ni/Au를 순서대로 각각 30/100/30/100 nm의 두께로 적층한 후, 800℃, 30sec 질소 분위기에서 급속 열처리를 통해 오믹을 형성하였다.
이에 의하면, 900℃ 이상의 고온의 열처리로 인한 결함 발생을 억제할 수 있고, 또한 누설전류 감소 효과를 얻을 수 있다.
상기 게이트 전극(100)은 식각 제어층(60) 상부 상기 소스 및 드레인 전극(90)의 사이에 형성된다. Ti, Pt, Cr, Pt/Au, Ni/Au, Ti/W 또는 플래티늄 실리사이드(Platinum Silicide)로 형성하며, 그 외 다른 금속 소재로 형성할 수 있다. 본 실시 예에서, 상기 게이트 전극(100)은 Ni/Au를 순서대로 40/200 nm의 두께로 적층하여 형성하였다.
상술한 구조의 N-극성 질화물계 반도체 소자는, 비교적 저온의 열처리를 통해 소스 전극 및 드레인 전극(90)에 대한 오믹 형성이 가능하며, 그 결과, 고온의 열처리로 인한 결함 및 누설 전류의 증가를 감소시킬 수 있으며, 오믹 접촉 저항을 감소를 통해 오믹 특성을 향상시킬 수 있다.
이상과 같이, 본 발명에 대하여 설명하였으나, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
10: 기판
20: 전이층
30: AlGaN 버퍼층
40: 2DEG층
50: GaN층
60: 식각 제어층
70: n타입 질화물층
90: 소스 전극 및 드레인 전극
100: 게이트 전극

Claims (8)

  1. 기판 상부에 N-극성의 질화물계 에피층을 형성하되, 2-차원 전자 구름층이 형성되는 GaN층을 상부에 형성하는 단계;
    상기 N-극성의 질화물계 에피층의 상부에 식각 제어층을 형성하는 단계;
    상기 식각 제어층의 상부에 n 타입 도펀트를 포함하는 n 타입 질화물층을 형성하는 단계;
    기 설정된 오믹 영역에 대하여, 상기 n 타입 질화물층 및 식각 제어층을 제거하여 상기 GaN층 부분을 노출시키는 단계;
    상기 GaN층이 접촉되게 상기 n 타입 질화물층 및 식각 제어층이 제거된 영역에 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 드레인 전극 하부를 제외한 나머지 n 타입 질화물층을 식각하는 단계;
    열처리를 통해 상기 소스 전극 및 드레인 전극에 오믹 접합을 형성하는 단계; 및
    상기 식각 제어층의 상부에 게이트 전극을 형성하는 단계를 포함하고,
    상기 n타입 질화물층은
    n타입으로 도핑된 GaN층인 것을 특징으로 하는 N-극성의 질화물계 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 상기 N-극성의 질화물계 에피층을 형성하는 단계는
    상기 기판 상부에 전이층을 형성하는 단계;
    상기 전이층 위에 AlGaN 버퍼층을 형성하는 단계; 및
    상기 AlGaN 버퍼층과의 계면 부분에 2-차원 전자 구름(2DEG)층이 생성되는 GaN층을 상기 AlGaN 버퍼층 위에 형성하는 단계;
    를 포함하는 것을 특징으로 하는 N-극성의 질화물계 반도체 소자의 제조 방법.
  3. 제1항에 있어서, 상기 GaN층 부분을 노출시키는 단계는
    기 설정된 오믹 영역에 대하여, 상기 n 타입 질화물층, 식각 제어층 및 GaN층 일부를 제거하여 상기 GaN층 부분을 노출시키는 것을 특징으로 하는 N-극성의 질화물계 반도체 소자의 제조 방법.
  4. 제3항에 있어서, 상기 식각 제어층은
    AlGaN으로 형성되는 것을 특징으로 하는 N-극성의 질화물계 반도체 소자의 제조 방법.
  5. 제3항에 있어서, 상기 n 타입 질화물층을 식각하는 단계는
    SF6, CF4, CHF3, C2F8 중 하나 이상을 포함하는 F 함유 가스를 이용한 건식 식각에 의해 n 타입 질화물층을 선택 식각하는 것을 특징으로 하는 N-극성의 질화물계 반도체 소자의 제조 방법.
  6. 기판;
    상기 기판 위에 형성되고, 2-차원 전자 구름층이 형성되는 GaN층을 상부에 형성하는 N-극성의 질화물계 에피층;
    상기 N-극성의 질화물계 에피층의 상부에 형성되고 AlGaN으로 이루어진 식각 제어층;
    상기 식각 제어층 상부의 오믹 형성 위치에 형성된 n 타입 도펀트를 포함하는 n 타입 질화물층;
    상기 오믹 형성 위치의 n 타입 질화물층 및 그 하부의 식각 제어층을 부분적으로 제거하여 GaN층을 노출시키고, 노출된 상기 GaN층에 접촉되게 형성된 소스 전극 및 드레인 전극; 및
    상기 식각 제어층 상부에 형성되는 게이트 전극을 포함하고,
    상기 n타입 질화물층은
    n타입으로 도핑된 GaN층인 것을 특징으로 하는 질화물계 반도체 소자.
  7. 제6항에 있어서, 상기 N-극성의 질화물계 에피층은
    상기 기판 상부에 형성된 전이층;
    상기 전이층 상부에 형성된 AlGaN 버퍼층; 및
    상기 AlGaN층 상부에 형성되어 상기 AlGaN층과의 계면 부분에 2-차원 전자 구름(2DEG)층이 생성되는 GaN 층;
    을 포함하는 것을 특징으로 하는 N-극성의 질화물계 반도체 소자.
  8. 삭제
KR1020110143875A 2011-12-27 2011-12-27 Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법 KR101291148B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110143875A KR101291148B1 (ko) 2011-12-27 2011-12-27 Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110143875A KR101291148B1 (ko) 2011-12-27 2011-12-27 Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130075490A KR20130075490A (ko) 2013-07-05
KR101291148B1 true KR101291148B1 (ko) 2013-07-31

Family

ID=48989369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110143875A KR101291148B1 (ko) 2011-12-27 2011-12-27 Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101291148B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220014596A (ko) 2020-07-29 2022-02-07 (재)한국나노기술원 질소면 질화물 반도체 소자 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101596113B1 (ko) * 2014-01-29 2016-02-19 전북대학교산학협력단 갈륨함유 질화물 반도체 소자의 저항성 금속 접촉 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166840A (ja) * 1991-12-19 1993-07-02 Nec Corp 電界効果トランジスタ
JP2011523218A (ja) * 2008-06-13 2011-08-04 ダイナックス セミコンダクター，インコーポレイティド Ｈｅｍｔ装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166840A (ja) * 1991-12-19 1993-07-02 Nec Corp 電界効果トランジスタ
JP2011523218A (ja) * 2008-06-13 2011-08-04 ダイナックス セミコンダクター，インコーポレイティド Ｈｅｍｔ装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220014596A (ko) 2020-07-29 2022-02-07 (재)한국나노기술원 질소면 질화물 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20130075490A (ko) 2013-07-05

Similar Documents

Publication Publication Date Title
EP1747589B1 (en) Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
CN101853881B (zh) 半导体装置以及半导体装置的制造方法
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
JP5156235B2 (ja) 窒化物ベースのトランジスタの製作方法
KR101357477B1 (ko) 화합물 반도체 장치 및 그 제조 방법
KR101922120B1 (ko) 고전자이동도 트랜지스터 및 그 제조방법
JP2014003301A (ja) 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法
CN102651385A (zh) 化合物半导体器件及其制造方法
CN107958939A (zh) 一种氮化鎵基异质结肖特基二极管结构
JP2014072225A (ja) 化合物半導体装置及びその製造方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
KR101103774B1 (ko) 리세스 게이트 에지 구조의 질화물계 반도체 소자 및 그 제조 방법
CN115020490A (zh) 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
CN112786699B (zh) 高电子迁移率晶体管及其制作方法
KR101291148B1 (ko) Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법
CN104167440B (zh) 一种增强型AlGaN/GaN异质结场效应晶体管
KR101303592B1 (ko) 질화물계 반도체 소자의 제조 방법
KR101154870B1 (ko) 질화물계 반도체 소자 및 그의 제조 방법
KR101172689B1 (ko) 플로팅된 게이트 전극을 갖는 질화물계 반도체 소자의 제조 방법
JP2011119607A (ja) 窒化物系化合物半導体装置、及びその製造方法
CN107958930A (zh) 一种氮化鎵基异质结场效应晶体管结构
TW202123467A (zh) 半導體結構及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111227

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130329

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130723

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130724

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130724

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160725

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160725

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180627

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190715

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190715

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200720

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210722

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220705

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230621

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240624

Start annual number: 12

End annual number: 12