[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN117174749A - 漏极具有阶梯状化合物层的高电子移动率晶体管 - Google Patents

漏极具有阶梯状化合物层的高电子移动率晶体管 Download PDF

Info

Publication number
CN117174749A
CN117174749A CN202210585589.0A CN202210585589A CN117174749A CN 117174749 A CN117174749 A CN 117174749A CN 202210585589 A CN202210585589 A CN 202210585589A CN 117174749 A CN117174749 A CN 117174749A
Authority
CN
China
Prior art keywords
compound layer
iii
type iii
electron mobility
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210585589.0A
Other languages
English (en)
Inventor
杨柏宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202210585589.0A priority Critical patent/CN117174749A/zh
Priority to US17/842,814 priority patent/US12224333B2/en
Priority to TW111131815A priority patent/TW202347789A/zh
Priority to EP23163786.9A priority patent/EP4293726A3/en
Publication of CN117174749A publication Critical patent/CN117174749A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种漏极具有阶梯状化合物层的高电子移动率晶体管，其包含一第一III‑V族化合物层，一第二III‑V族化合物层设置于第一III‑V族化合物层上，第二III‑V族化合物层的组成与第一III‑V族化合物层不同，一源极电极、一栅极电极以及一漏极电极设置于第二III‑V族化合物层上，其中栅极电极设置于源极电极与漏极电极之间以及一第一P型III‑V族化合物层设置于漏极电极和第二III‑V族化合物层之间，其中第一P型III‑V族化合物层为阶梯状。

Description

漏极具有阶梯状化合物层的高电子移动率晶体管
技术领域
本发明涉及一种具有阶梯状化合物层的高电子移动率晶体管。
背景技术
III-V族半导体化合物由于其半导体特性而可应用于形成许多种类的集成电路装置，例如高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobilitytransistor，HEMT)。在高电子迁移率晶体管中，两种不同能带隙(band-gap)的半导体材料是结合而于接面(junction)形成异质接面(heterojunction)而为载流子提供通道。近年来，氮化镓系列的材料由于拥有较宽能隙与饱和速率高的特点而适合应用于高功率与高频率产品。氮化镓系列的高电子迁移率晶体管由材料本身的压电效应产生二维电子气(two-dimensional electron gas,2DEG)，相较于传统晶体管，高电子迁移率晶体管的电子速度及密度均较高，故可用以增加切换速度。
然而在高电子迁移率晶体管运作的过程中会产生入陷电子(trappedelectrons)，影响到高电子移动率晶体管的效能。
发明内容
有鉴于此，本发明提供一种漏极具有阶梯状化合物层的高电子移动率晶体管，可以在不增加导通电阻(on-resistance)的情况下去除入陷电子。
根据本发明的第一优选实施例，一种漏极具有阶梯状化合物层的高电子移动率晶体管包含一第一III-V族化合物层，一第二III-V族化合物层设置于第一III-V族化合物层上，第二III-V族化合物层的组成与第一III-V族化合物层不同，一源极电极、一栅极电极以及一漏极电极设置于第二III-V族化合物层上，其中栅极电极设置于源极电极与漏极电极之间以及一第一P型III-V族化合物层设置于漏极电极和第二III-V族化合物层之间，其中第一P型III-V族化合物层为阶梯状。
根据本发明的第二优选实施例，一种漏极具有阶梯状化合物层的高电子移动率晶体管包含一第一III-V族化合物层，一第二III-V族化合物层设置于第一III-V族化合物层上，第二III-V族化合物层的组成与第一III-V族化合物层不同，一源极电极、一栅极电极以及一漏极电极设置于第二III-V族化合物层上，其中栅极电极设置于源极电极与漏极电极之间，漏极电极包含一第一部分和一第二部分，第一部分和第二部分的材料不同以及一第一P型III-V族化合物层设置于漏极电极和第二III-V族化合物层之间，其中第一P型III-V族化合物层为阶梯状，第一部分和该第一P型III-V族化合物层之间为肖特基接触。
根据本发明的另一优选实施例，一种漏极具有阶梯状化合物层的高电子移动率晶体管的制作方法包含提供一III-V族化合物层，然后形成一P型III-V族化合物层覆盖III-V族化合物层，接着截断P型III-V族化合物层以形成一第一P型III-V族化合物层和一第二P型III-V族化合物层，之后图案化第一P型III-V族化合物层使得第一P型P型III-V族化合物层成为阶梯状，最后在图案化第一P型III-V族化合物层之后，形成一源极电极、一栅极电极和一漏极电极，其中栅极电极位于第二P型III-V族化合物层上，漏极电极位于第一P型III-V族化合物层上。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1至图6为本发明的第一优选实施例所绘示的一种漏极具有阶梯状化合物层的高电子移动率晶体管的制作方法的示意图；
图7为本发明的第二优选实施例所绘示的一种漏极具有阶梯状化合物层的高电子移动率晶体管的制作方法的示意图；
图8为图6中的高电子移动率晶体管的变化型的示意图；
图9为图7中的高电子移动率晶体管的变化型的示意图；
图10为本发明的一示范例所绘示的高电子移动率晶体管的示意图。
主要组件符号说明
10:基底
12:第一III-V族化合物层
14:第二III-V族化合物层
16:P型III-V族化合物层
16a:第一P型III-V族化合物层
16b:第二P型III-V族化合物层
16c:第三P型III-V族化合物层
16’:P型III-V族化合物层
18a:第一图案化光致抗蚀剂
18b:第二图案化光致抗蚀剂
20a:凹陷
20b:凹陷
22:絶缘层
24:垂直侧壁
100a:漏极具有阶梯状化合物层的高电子移动率晶体管
100b:漏极具有阶梯状化合物层的高电子移动率晶体管
200a:漏极具有阶梯状化合物层的高电子移动率晶体管
200b:漏极具有阶梯状化合物层的高电子移动率晶体管
300:高电子移动率晶体管
D:漏极电极
D1:第一部分
D2:第二部分
G:栅极电极
L:对称轴
S:源极电极
S1:第一部分
S2:第二部分
具体实施方式
图1至图6为根据本发明的第一优选实施例所绘示的一种漏极具有阶梯状化合物层的高电子移动率晶体管的制作方法。
如图1所示，首先提供一基底10，基底10可以包含一硅基底和一缓冲层。接着依序形成一第一III-V族化合物层12、一第二III-V族化合物层14和一P型III-V族化合物层16覆盖基底10，其中P型III-V族化合物层16覆盖并接触第二III-V族化合物层14，第二III-V族化合物层14覆盖并接触第一III-V族化合物层12，第一III-V族化合物层12覆盖并接触基底10中的缓冲层。缓冲层可以为III-V族化合物例如氮化铝镓，P型III-V族化合物层16较佳为P型氮化镓，第二III-V族化合物层14较佳为氮化铝镓，第一III-V族化合物层12较佳为氮化镓。但不限于此，视不同产品需求，缓冲层、P型III-V族化合物层16、第二III-V族化合物层14、第一III-V族化合物层12可以各自独立的选自氮化铝镓、氮化铝铟、氮化铝铟镓或氮化铝等III-V族化合物。
如图2所示，截断P型III-V族化合物层16以形成一第一P型III-V族化合物层16a和一第二P型III-V族化合物层16b，根据本发明的一优选实施例，可以利用蚀刻制作工艺来截断P型III-V族化合物层16。
接着图案化第一P型III-V族化合物层16a使得第一P型P型III-V族化合物层16a成为阶梯状(stair-like)，详细来说如图3所示，形成一第一图案化光致抗蚀剂18a覆盖第二P型III-V族化合物层16b、第二III-V族化合物层14以及部分的第一P型III-V族化合物层16a，并且较远离第二P型III-V族化合物层16b的第一P型III-V族化合物层16a由第一图案化光致抗蚀剂18a曝露出来。然后蚀刻曝露出的第一P型III-V族化合物层16a以在第一P型III-V族化合物层16a的表面形成一凹陷20a。如图4所示，移除第一图案化光致抗蚀剂18a后，形成一第二图案化光致抗蚀剂18b覆盖第二P型III-V族化合物层16b、第二III-V族化合物层14以及部分的第一P型III-V族化合物层16a，并且仅部分的凹陷20a由第二图案化光致抗蚀剂18b曝露出来，接续蚀刻曝露出的凹陷20a以形成另一凹陷20b，凹陷20b和第二III-V族化合物层14之间的垂直距离比凹陷20a和第二III-V族化合物层之间14的垂直距离小。上述利用蚀刻形成凹陷20a/20b的步骤可视需求重复多次，最后会使第一P型III-V族化合物层16a成为阶梯状。值得注意的是阶梯状朝向远离第二P型III-V族化合物层16b的方向下降。
如图5所示，移除第二图案化光致抗蚀剂18a后，形成一栅极电极G接触并且覆盖第二P型III-V族化合物层16b，栅极电极G和第二P型III-V族化合物层16b之间为肖特基(Schottky)接触，举例而言栅极电极G可以包含镍或金。如图6所示，同时形成一漏极电极D和一源极电极S，漏极电极D覆盖并接触第一P型III-V族化合物层16a以及接触第二III-V族化合物层14，源极电极S覆盖并接触第二III-V族化合物层14，漏极电极D位于栅极电极G的一侧、源极电极S位于相对于漏极电极D的栅极电极G的另一侧，此外，漏极电极D和第一P型III-V族化合物层16a之间以及漏极电极D和第二III-V族化合物层14之间为欧姆接触(Ohmic contact)、源极电极S和第二III-V族化合物层14之间也为欧姆接触。漏极电极D和源极电极S可以包含钛、铝、镍、金或氮化钛，举例而言漏极电极D和源极电极S可以为依序由钛、铝、镍和金所堆栈而成的复合材料，又或者为依序由钛、铝、钛和氮化钛所堆栈而成的复合材料。在形成漏极电极D和源极电极S之后，形成一绝缘层22例如氧化硅，覆盖并接触漏极电极D、源极电极S、栅极电极G并且填满漏极电极D、源极电极S和栅极电极G之间的空间。至此本发明的漏极具有阶梯状化合物层的高电子移动率晶体管100a业已完成。
图7为根据本发明的第二优选实施例所绘示的一种漏极具有阶梯状化合物层的高电子移动率晶体管的制作方法，其中具有相同位置和功能的组件将使用第一优选实施例中的组件标号。第二优选实施例和第一优选实施例的不同之处在于：第二优选实施例的漏极电极D和第一P型III-V族化合物层16a之间同时有肖特基接触和欧姆接触，其它部分都和第一优选实施例相同。详细来说，在完成图1至图4的步骤后，如图7所示，先移除第二图案化光致抗蚀剂18b，然后同时形成漏极电极D的第一部分D1和栅极电极G，漏极电极D的第一部分D1覆盖并接触第一P型III-V族化合物层16a的上表面，漏极电极D的第一部分D1和第一P型III-V族化合物层16a之间为肖特基接触。同样的栅极电极G和第二P型III-V族化合物层16b之间也为肖特基接触。
然后形成漏极电极D的第二部分D2和源极电极S，漏极电极D的第二部分D2覆盖并且接触漏极电极D的第一部分D1、接触第二III-V族化合物层14以及第一P型III-V族化合物层16a的末端，漏极电极D的第二部分D2和第一P型III-V族化合物层16a之间为欧姆接触。接着形成一绝缘层22例如氧化硅，覆盖并接触漏极电极D、源极电极S、栅极电极G并且填满漏极电极D、源极电极S和栅极电极G之间的空间。至此本发明的漏极具有阶梯状化合物层的高电子移动率晶体管200a业已完成。
图6为根据本发明的第一优选实施例的步骤所制作出的一种漏极具有阶梯状化合物层的高电子移动率晶体管，其中具有相同位置和功能的组件将使用第一优选实施例中的组件标号，如图6所示，一种漏极具有阶梯状化合物层的高电子移动率晶体管100a包含一第一III-V族化合物层12，一第二III-V族化合物层14设置于第一III-V族化合物层12上，第二III-V族化合物层14的组成与第一III-V族化合物层12不同，一源极电极S、一栅极电极G以及一漏极电极D设置于第二III-V族化合物层14上，其中栅极电极G设置于源极电极S与漏极电极D之间，一第一P型III-V族化合物层16a设置于漏极电极D和第二III-V族化合物层14之间，其中第一P型III-V族化合物层16a为阶梯状，阶梯状朝向远离栅极电极G的方向下降。另外漏极电极D接触第一P型III-V族化合物层16a以及第二III-V族化合物层14，详细来说，第一P型III-V族化合物层16a的阶梯状由多个台阶(step)构成，多个台阶中最下层的台阶包含一垂直侧壁24，漏极电极D接触垂直侧壁24，漏极电极D和第一P型III-V族化合物层16a之间为欧姆接触。此外，一第二P型III-V族化合物层16b设置于栅极电极G和第二III-V族化合物层14之间。在此实施例中，漏极电极D离栅极电极G较远，源极电极S离栅极电极G较近，但不限于此，依不同需求，漏极电极D和栅极电极G之间的距离可以和源极电极S至栅极电极G之间的距离相同。
图8为图6中的高电子移动率晶体管的变化型，其中具有相同位置和功能的组件将使用图6中的组件标号。图8中的漏极具有阶梯状化合物层的高电子移动率晶体管100b还包含一第三P型III-V族化合物层16c设置于源极电极S和第二III-V族化合物层14之间，其中栅极电极G具有一对称轴L垂直于第二III-V族化合物层14的上表面，基于对称轴L，源极电极S和漏极电极D为镜像对称，第三P型III-V族化合物层16c和第一P型III-V族化合物层16b为镜像对称，也就是说第三P型III-V族化合物层16c和第一P型III-V族化合物层16a都具有阶梯状，而源极电极S覆盖并接触第三P型III-V族化合物层16c，由于源极电极S到栅极电极G之间的距离与漏极电极D到栅极电极G之间的距离相同，因此本实施例中的高电子移动率晶体管100b在操作时漏极电极D和源极电极S可交换。
图7为根据本发明的第二优选实施例的步骤所制作出的一种漏极具有阶梯状化合物层的高电子移动率晶体管，其中具有相同位置和功能的组件将使用第二优选实施例中的组件标号。如图7所示，一种漏极具有阶梯状化合物层的高电子移动率晶体管200a包含一第一III-V族化合物层12，一第二III-V族化合物层14设置于第一III-V族化合物层12上，第二III-V族化合物层14的组成与第一III-V族化合物层12不同，一源极电极S、一栅极电极G以及一漏极电极D设置于第二III-V族化合物层14上，其中栅极电极G设置于源极电极S与漏极电极D之间，漏极电极D包含一第一部分D1和一第二部分D2，第一部分D1和第二部分D2的材料不同，一第一P型III-V族化合物层16a设置于漏极电极D和第二III-V族化合物层14之间，一第二P型III-V族化合物层16b设置于栅极电极G和第二III-V族化合物层14之间，其中第一P型III-V族化合物层16a为阶梯状，阶梯状朝向远离栅极电极G的方向下降，第一部分D1和第一P型III-V族化合物层14之间为肖特基接触。第一部分D1位于第二部分D2和第一P型III-V族化合物层16a之间，此外，第一P型III-V族化合物层16a的阶梯状由多个台阶构成，多个台阶中最下层的台阶包含一垂直侧壁24，第二部分D2接触垂直侧壁24并且第二部分D2接触第二III-V族化合物层14，并且第二部分D2和垂直侧壁24之间为欧姆接触。在此实施例中，漏极电极D离栅极电极G较远，源极电极S离栅极电极G较近，但不限于此，依不同需求，漏极电极D和栅极电极G之间的距离可以和源极电极S至栅极电极G之间的距离相同。
图9为图7中的高电子移动率晶体管的变化型，其中具有相同位置和功能的组件将使用图7中的组件标号。图9中的漏极具有阶梯状化合物层的高电子移动率晶体管200b另包含一第三P型III-V族化合物层16c设置于源极电极S和第二III-V族化合物层14之间，其中栅极电极G具有一对称轴L垂直于第二III-V族化合物层14的上表面，基于对称轴L，源极电极S和漏极电极D为镜像对称，因此，源极电极S也具有第一部分S1和第二部分S2，第三P型III-V族化合物层16c和第一P型III-V族化合物层16a为镜像对称，也就是说第三P型III-V族化合物层16c和第一P型III-V族化合物层16a都具有阶梯状，由于是镜像对称，所以本实施例中的高电子移动率晶体管200b在操作时漏极电极D和源极电极S可交换。
图10为根据本发明的一示范例所绘示的高电子移动率晶体管，其中具有相同位置和功能的组件将使用第一优选实施例中的组件标号。
相较于图6～图9中的高电子移动率晶体管，图10的高电子移动率晶体管300的相异之处在于第一P型III-V族化合物层16’的不具有阶梯状轮廓。第一P型III-V族化合物层16’是用来去除在第一III-V族化合物层12和第二III-V族化合物层14内的入陷电子，然而第一P型III-V族化合物层16’会使得在第一P型III-V族化合物层16’下方的二维电子气(2DEG)密度降低，让高电子移动率晶体管300的导通电阻变大。
将图6～图9中使用阶梯状的第一P型III-V族化合物层16a和图10中使用非阶梯状的第一P型III-V族化合物层16’相比较，阶梯状的第一P型III-V族化合物层16a下方的二维电子气的密度相较于非阶梯状的第一P型III-V族化合物层16’下方的二维电子气的密度高，因此使用阶梯状的第一P型III-V族化合物层16a除了可以去除入陷电子之外，还可以降低导通电阻。
此外，图7和图9的漏极具有阶梯状化合物层的高电子移动率晶体管额外使用了肖特基接触，相较于图6和图8中漏极电极D只使用了欧姆接触，额外采用肖特基接触可以提升高电子移动率晶体管的击穿电压。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种漏极具有阶梯状化合物层的高电子移动率晶体管，包含：
第一III-V族化合物层；
第二III-V族化合物层，设置于该第一III-V族化合物层上，该第二III-V族化合物层的组成与该第一III-V族化合物层不同；
源极电极、栅极电极以及漏极电极，设置于该第二III-V族化合物层上，其中该栅极电极设置于该源极电极与该漏极电极之间；以及
第一P型III-V族化合物层，设置于该漏极电极和该第二III-V族化合物层之间，其中该第一P型III-V族化合物层为阶梯状(stair-like)。
2.如权利要求1所述的漏极具有阶梯状化合物层的高电子移动率晶体管，其中该阶梯状朝向远离该栅极电极的方向下降。
3.如权利要求1所述的漏极具有阶梯状化合物层的高电子移动率晶体管，其中该漏极电极接触该第一P型III-V族化合物层并且该漏极电极接触该第二III-V族化合物层。
4.如权利要求3所述的漏极具有阶梯状化合物层的高电子移动率晶体管，其中该第一P型III-V族化合物层的阶梯状由多个台阶(step)构成，该多个台阶中最下层的台阶包含垂直侧壁，该漏极电极接触该垂直侧壁。
5.如权利要求1所述的漏极具有阶梯状化合物层的高电子移动率晶体管，其中该漏极电极和该第一P型III-V族化合物层之间为欧姆接触(Ohmic contact)。
6.如权利要求1所述的漏极具有阶梯状化合物层的高电子移动率晶体管，还包含第二P型III-V族化合物层设置于该栅极电极和该第二III-V族化合物层之间。
7.如权利要求1所述的漏极具有阶梯状化合物层的高电子移动率晶体管，还包含第三P型III-V族化合物层设置于该源极电极和该第二III-V族化合物层之间，其中该栅极电极具有对称轴垂直于该第二III-V族化合物层的上表面，基于该对称轴，该源极电极和该漏极电极为镜像对称，该第三P型III-V族化合物层和该第一P型III-V族化合物层为镜像对称。
8.一种漏极具有阶梯状化合物层的高电子移动率晶体管，包含：
第一III-V族化合物层；
第二III-V族化合物层，设置于该第一III-V族化合物层上，该第二III-V族化合物层的组成与该第一III-V族化合物层不同；
源极电极、栅极电极以及漏极电极，设置于该第二III-V族化合物层上，其中该栅极电极设置于该源极电极与该漏极电极之间，该漏极电极包含第一部分和第二部分，该第一部分和该第二部分的材料不同；以及
第一P型III-V族化合物层，设置于该漏极电极和该第二III-V族化合物层之间，其中该第一P型III-V族化合物层为阶梯状(stair-like)，该第一部分和该第一P型III-V族化合物层之间为肖特基(Schottky)接触。
9.如权利要求8所述的漏极具有阶梯状化合物层的高电子移动率晶体管，其中该第一部分位于该第二部分和该第一P型III-V族化合物层之间。
10.如权利要求8所述的漏极具有阶梯状化合物层的高电子移动率晶体管，其中该第一P型III-V族化合物层的阶梯状由多个台阶(step)构成，该多个台阶中最下层的台阶包含垂直侧壁，该第二部分接触该垂直侧壁并且该第二部分接触该第二III-V族化合物层。
11.如权利要求10所述的漏极具有阶梯状化合物层的高电子移动率晶体管，其中该第二部分和该垂直侧壁之间为欧姆接触(Ohmic contact)。
12.如权利要求8所述的漏极具有阶梯状化合物层的高电子移动率晶体管，还包含第二P型III-V族化合物层设置于该栅极电极和该第二III-V族化合物层之间。
13.如权利要求8所述的漏极具有阶梯状化合物层的高电子移动率晶体管，还包含第三P型III-V族化合物层设置于该源极电极和该第二III-V族化合物层之间，其中该栅极电极具有对称轴垂直于该第二III-V族化合物层的上表面，基于该对称轴，该源极电极和漏极电极为镜像对称，该第三P型III-V族化合物层和该第一P型III-V族化合物层为镜像对称。
14.如权利要求8所述的漏极具有阶梯状化合物层的高电子移动率晶体管，其中该阶梯状朝向远离该栅极电极的方向下降。
15.一种漏极具有阶梯状化合物层的高电子移动率晶体管的制作方法，包含：
提供III-V族化合物层；
形成P型III-V族化合物层覆盖该III-V族化合物层；
截断该P型III-V族化合物层以形成第一P型III-V族化合物层和第二P型III-V族化合物层；
图案化该第一P型III-V族化合物层使得该第一P型P型III-V族化合物层成为阶梯状(stair-like)；以及
在图案化该第一P型III-V族化合物层之后，形成源极电极、栅极电极和漏极电极，其中该栅极电极位于该第二P型III-V族化合物层上，该漏极电极位于该第一P型III-V族化合物层上。
16.如权利要求15所述的漏极具有阶梯状化合物层的高电子移动率晶体的制作方法，其中该漏极电极和该第一P型III-V族化合物层之间为欧姆接触(Ohmic contact)并且该漏极电极接触该III-V族化合物层。
17.如权利要求15所述的漏极具有阶梯状化合物层的高电子移动率晶体的制作方法，其中该第一P型III-V族化合物层的阶梯状由多个台阶(step)构成，该多个台阶中最下层的台阶包含垂直侧壁，该漏极电极接触该垂直侧壁。
18.如权利要求15所述的漏极具有阶梯状化合物层的高电子移动率晶体的制作方法，其中该漏极电极的制作方法包含：
形成该漏极电极的第一部分覆盖并接触该第一P型III-V族化合物层；
形成该漏极电极的第二部分覆盖并接触该第一部分以及该第一P型III-V族化合物层，其中该第一部分和该第一P型III-V族化合物层之间为肖特基(Schottky)接触，该第二部分和该第一P型III-V族化合物层之间为欧姆接触(Ohmic contact)。
19.如权利要求18所述的漏极具有阶梯状化合物层的高电子移动率晶体的制作方法，还包含：
在形成该第一部分时同时形成该栅极电极，其中该栅极电极和该第一部分为相同材料。
20.如权利要求15所述的漏极具有阶梯状化合物层的高电子移动率晶体的制作方法，其中该阶梯状朝向远离该栅极电极的方向下降。
CN202210585589.0A 2022-05-26 2022-05-26 漏极具有阶梯状化合物层的高电子移动率晶体管 Pending CN117174749A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202210585589.0A CN117174749A (zh) 2022-05-26 2022-05-26 漏极具有阶梯状化合物层的高电子移动率晶体管
US17/842,814 US12224333B2 (en) 2022-05-26 2022-06-17 HEMT with stair-like compound layer at drain
TW111131815A TW202347789A (zh) 2022-05-26 2022-08-24 汲極具有階梯狀化合物層的高電子移動率電晶體
EP23163786.9A EP4293726A3 (en) 2022-05-26 2023-03-23 Hemt with stair-like compound layer at drain

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210585589.0A CN117174749A (zh) 2022-05-26 2022-05-26 漏极具有阶梯状化合物层的高电子移动率晶体管

Publications (1)

Publication Number Publication Date
CN117174749A true CN117174749A (zh) 2023-12-05

Family

ID=85727043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210585589.0A Pending CN117174749A (zh) 2022-05-26 2022-05-26 漏极具有阶梯状化合物层的高电子移动率晶体管

Country Status (4)

Country Link
US (1) US12224333B2 (zh)
EP (1) EP4293726A3 (zh)
CN (1) CN117174749A (zh)
TW (1) TW202347789A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5093991B2 (ja) 2005-03-31 2012-12-12 住友電工デバイス・イノベーション株式会社 半導体装置
KR20110026798A (ko) * 2009-09-08 2011-03-16 삼성전기주식회사 반도체 소자 및 그 제조 방법
US9379195B2 (en) 2012-05-23 2016-06-28 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
DE102015117394B4 (de) 2015-10-13 2020-06-18 Infineon Technologies Austria Ag Halbleiterbauelement
WO2020007265A1 (en) 2018-07-02 2020-01-09 Jin Wei Nitride power device with cap regions and manufacturing method thereof
WO2021039631A1 (ja) 2019-08-30 2021-03-04 パナソニックＩｐマネジメント株式会社 半導体装置
EP3905523B1 (en) 2020-04-30 2024-06-19 Infineon Technologies Austria AG Switching circuit, gate driver and method of operating a transistor device
CN114207837B (zh) 2021-11-09 2023-12-22 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法

Also Published As

Publication number Publication date
US20230387250A1 (en) 2023-11-30
US12224333B2 (en) 2025-02-11
EP4293726A3 (en) 2024-03-06
TW202347789A (zh) 2023-12-01
EP4293726A2 (en) 2023-12-20

Similar Documents

Publication Publication Date Title
CN105938799B (zh) 半导体器件的制造方法和半导体器件
CN113519064B (zh) 氮基半导体器件及其制造方法
CN112133739B (zh) 高电子迁移率晶体管和调整二维电子气体电子密度的方法
CN114144891B (zh) 氮基半导体器件及其制造方法
CN114823888A (zh) 高电子迁移率晶体管及其制作方法
CN111370300B (zh) 氮化镓高电子移动率晶体管的栅极结构的制造方法
CN112750700B (zh) 高电子迁移率晶体管及其制作方法
CN114586175A (zh) 半导体器件以及制造半导体器件的方法
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
CN114975614A (zh) 高电子迁移率晶体管及其制作方法
CN113508467A (zh) 在图案化衬底上的iii族氮化物半导体器件
US12046669B2 (en) HEMT and method of fabricating the same
CN114144892B (zh) 氮基半导体器件及其制造方法
US12057490B2 (en) High electron mobility transistor structure and method of fabricating the same
CN117174749A (zh) 漏极具有阶梯状化合物层的高电子移动率晶体管
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
US20250072026A1 (en) Hemt with stair-like compound layer at drain
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
CN114551590A (zh) 高电子迁移率晶体管及其制作方法
CN112740419A (zh) 半导体器件结构及其制造方法
TW202111949A (zh) 增強型高電子遷移率電晶體
TWI849920B (zh) 高電子遷移率電晶體及其製造方法
CN113906571B (zh) 半导体器件及其制造方法
CN115440811B (zh) 半导体器件及其制造方法
CN113924655B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination