KR0183045B1 - 감광막 패턴 형성방법 - Google Patents
감광막 패턴 형성방법 Download PDFInfo
- Publication number
- KR0183045B1 KR0183045B1 KR1019920012868A KR920012868A KR0183045B1 KR 0183045 B1 KR0183045 B1 KR 0183045B1 KR 1019920012868 A KR1019920012868 A KR 1019920012868A KR 920012868 A KR920012868 A KR 920012868A KR 0183045 B1 KR0183045 B1 KR 0183045B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- photosensitive film
- photoresist
- doped
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 18
- 238000000059 patterning Methods 0.000 title description 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 감광막 패턴형성 방법에 관한 것으로 소정의 물질층 상부에 감광막을 도포한 다음, 감광막 상부면에서 예정된 깊이까지 실리콘을 주입시켜 실리콘이 도프된 감광막을 형성하는 단계와, 예정된 패턴 형상을 갖는 마스크를 실리콘이 도프된 감광막 상부에 올려놓고 광을 노광시키는 단계와, 02플라즈마 RIE공정으로 비노광 지역의 실리콘이 도프된 감광막을 제거하고, 동시에 노광지역의 실린콘이 도프된 감광막은 02플라즈마 RIE공정을 계속실시함으로서 비노광지역의 감광막을 제거하여 감광막패턴을 형성하는 단계로 이루어지는 기술이다.
Description
제1도 내지 제4도는 본 발명에 의해 감광막 패턴을 형성하는 단계를 도시한 도면도.
* 도면의 주요부분에 대한 부호설명
1 : 실리콘 기판 2 : 물질층
3 : 감광막 4 : 실리콘이 도프된 감광막
5 : 마스크 6 : 노광된 감광막
7 : Sio2막 8 : 감광막 패턴
본 발명은 고집적 반도체 소자의 감광막 패턴 형성방법에 관한 것으로, 특히 실리콘 이온주입 및 건식식각 방법으로 감광막 패턴을 형성하는 방법에 관한 것이다.
반도체 소자에 사용되는 소정의 물질을 패턴하기 위해서는 감광막을 이용하는데 이러한 감광막을 이용하여 감광막 패턴을 형성하는 방법은 이미 널리 공지된 기술이다.
반도체 소자가 더욱 고집적화됨에 따라 미세한 감광막 패턴이 필요로하게 되어 종래에는 MIR(Multy Layer Resist)방법과 2층 레지스트(B-layer Resist)방법을 이용하였다.
그러나, 상기 MLR방법은 하부레지스트, 산화막(또는 SOG) 및 상부레지스트를 도포하는 공정과, 각각 제거하는 공정이 복잡하여 공정시간이 길어진다.
또한 상기 2층 레지스트 방법은 고가의 실리콘이 포함된 레지스트를 사용해야 하며, 두번에 걸쳐 감광막을 도포하므로써 파티클(Particle)이 많이 발생하는 문제점이 있다.
따라서, 본 발명은 현재 사용되고 있는 일반적인 감광막을 도포하고, 이온주입 장비를 이용하여 감광막의 표면에 실리콘을 주입한 후, 스태퍼 장비를 이용한 노광공정을 통해 노광지역의 실리콘을 활성화(activation)시켜 02플라즈마 RIE공정을 진행시키는 동안 노광지역의 실리콘이 도프된 감광막을 Sio2막으로 형성하여 하부의 비노광지역의 감광막을 식각하는 동안 하드마스크의 역할을 수행시키는 감광막 패턴 형성방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도 내지 제4도는 본 발명에 의해 감광막 패턴을 형성하는 단계를 도시한 단면도이다.
제1도는 실리톤 기판(1)상부에 패턴을 형성한 물질층(2) 예를들어 도전층 또는 절연층을 형성한 후 그 상부에 감광막(3)을 평탄하게 도포한 다음, 감광막(3) 상부면의 일정두께 예를 들어 2000-3000Å까지 실리콘(Si)을 이온주입하여 실리콘이 도포된 감광막(4)을 형성한 상태의 단면도이다.
제2도는 예정된 패턴 형상을 갖는 마스크(5)를 실리콘이 도프된 감광막(4) 상부에 올려놓고 광(예를들어 자외선)을 상기 실리콘이 도프된 감광막(4)에 노광시킨 상태의 단면도로서, 여기서 노광지역의 실리콘이 상기 노광시에 활성화(activation)된다.
제3도는 02플라즈마 RIE(Reactive Ion Etching)방법을 이용하여 비노광지역의 실리콘이 도프된 감광막(4)을 제거한 것으로, 이때 노광지역에 실리콘이 도프된 감광막(4)의 활성화된 실리콘(Si)과 02플라즈마의 02가 반응하여 Si02막(7)으로 형성된다.
제4도는 상기 Si02막(7)을 마스크로 이용하여 02플라즈마 RIE공정으로 비노광 지역의 감광막(3)을 식각하여 감광막 패턴(8)을 형성한 상태의 단면도이다.
상기 공정후 방법으로 패턴을 형성할 물질층을 식각하면 된다.
상기한 본 발명에 의하면 MLR 또는 2층 레지스트를 형성할 때 공정시간이 길어지는 것과, 고가의 실리콘이 포함된 레지스트를 사용하는 것과 파티클이 발생하는 등의 문제점을 해결하여 감광막 패턴 방법을 진행할 수 있다.
Claims (2)
- 반도체 소자의 감광막 패턴 형성방법에 있어서, 소정의 물질층 상부에 감광막을 도포한 다음. 감광막 상부면에서 예정된 깊이까지 실리콘을 주입시켜 실리콘이 도프된 감광막을 형성하는 단계와, 예정된 패턴 형상을 갖는 마스크를 실리콘이 도프된 감광막 상부에 올려놓고 광을 노광시키는 단계와, 02플라즈마 RIE공정으로 비노광 지역의 실리콘이 도프된 감광막을 제거하고, 동시에 노광지역의 실리콘이 도프된 감광막이 02플라즈마 RIE 공정에 의해 Si02막으로 형성되는 단계와, 상기 Si02막을 마스크층으로 사용하고, 02플라즈마 RIE공정을 계속실시함으로써 비노광지역의 감광막을 제거하여 감광막 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 감광막 패턴 형성방법.
- 제1항에 있어서, 상기 실리콘이 도프된 감광막의 두께는 2000-3000Å정도인 것을 특징으로 하는 감광막 패턴형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012868A KR0183045B1 (ko) | 1992-07-20 | 1992-07-20 | 감광막 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012868A KR0183045B1 (ko) | 1992-07-20 | 1992-07-20 | 감광막 패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940002957A KR940002957A (ko) | 1994-02-19 |
| KR0183045B1 true KR0183045B1 (ko) | 1999-04-15 |
Family
ID=19336584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920012868A KR0183045B1 (ko) | 1992-07-20 | 1992-07-20 | 감광막 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0183045B1 (ko) |
-
1992
- 1992-07-20 KR KR1019920012868A patent/KR0183045B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940002957A (ko) | 1994-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5403438A (en) | Process for forming pattern | |
| KR0183045B1 (ko) | 감광막 패턴 형성방법 | |
| KR0140485B1 (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR960035802A (ko) | 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법 | |
| CA2006175A1 (en) | Method of forming patterned silicone rubber layer | |
| KR960014056B1 (ko) | 감광막 패턴 형성방법 | |
| KR950011172B1 (ko) | 삼층감광막 패턴 형성방법 | |
| KR19980026093A (ko) | 반도체 장치의 미세패턴 형성방법 | |
| KR960006564B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR100365752B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100399924B1 (ko) | 반도체소자의패턴형성방법 | |
| KR910006544B1 (ko) | 접속창 형성방법 | |
| KR100247642B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR950009293B1 (ko) | 식각선택비가 향상된 단층레지스트 패턴 형성방법 | |
| KR0172799B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR980005543A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR950004974B1 (ko) | 미세패턴 형성방법 | |
| KR0184059B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| JPH0224661A (ja) | レジスト・パターン形成方法 | |
| KR0122508B1 (ko) | 미세콘택홀 형성방법 | |
| KR19980054470A (ko) | 포토레지스트 패턴 형성방법 | |
| KR19980026855A (ko) | 반도체 장치의 미세패턴 형성방법 | |
| KR19990030784A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR940009769A (ko) | 반도체 소자의 감광막 미세 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061122 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |