KR0122508B1 - 미세콘택홀 형성방법 - Google Patents

Abstract

본 발명은 미세콘택홀 형성방법에 관한 것으로, 종래기술에서 스페이서를 이용한 미세콘택홀 형성시 발생되는 문제점을 해결하기 위하여, 반도체기판 상부에 형성된 하부절연층 상부에 도핑된 다결정실리콘막과 도핑되지 않은 다결정실리콘막을 순차적으로 종착하고 마스크공정으로 도핑된 다결정실리콘막과 도핑되지 않은 다결정실리콘막패턴을 형성한 다음, 상기 두 개의 다결정실리콘막패턴이 갖는 식각선택비 차이를 이용하여 상기 도핑된 다결정실리콘막패턴을 측면식각하고 감광막을 이용하여 상부구조를 평탄화시킨 다음, 상기 두 개의 다결정실리콘막패턴을 제거하고 상기 감광막을 마스크로 하는 상기 하부절연층 식각공정으로 미세콘택홀을 형성함으로써 반도체기판의 신뢰성 및 생산성을 향상시키고 반도체소자의 고집적화를 가능하게 할 수 있는 기술이다.

Description

미세콘택홀 형성방법

제1도는 내지 제5도는 본 발명의 실시예로서 미세콘택홀 형성공정을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체기판 3 : 하부절연층

5 : 도핑된 다결정실리콘막 5' : 도핑된 다결정실리콘막패턴

7 : 도핑되지 않은 다결정실리콘막 7' : 도핑되지 않은 다결정실리콘막패턴

9 : 감광막패턴 11 : 감광막

20 : 콘택홀

본 발명은 미세콘택홀 형성방법에 관한 것으로, 고집적화되는 반도체소자를 제조하기 위하여 도핑된 다결정실리콘막과 도핑되지 않은 다결정실리콘막의 식각선택비를 이용하여 미세콘택홀을 형성하는 리소그래피 공정에 관한 기술이다.

종래의 기술로는 리소그래피 공정으로 형성할 수 있는 최선폭보다 작은 선폭을 필요로 하는 256 M DRAM와 같은 초고집적소자에 필요한 미세선폭을 형성할 수가 없다.

종래에는 반도체기판 상부에 하부절연층을 증착한 다음, 절연막을 일정두께 증착하고 상기 절연막을 이방성식각하여 절연막 스페이서를 형성한 다음, 상기 절연막 스페이서를 마스크로 하여 상기 하부절연층을 식각함으로써 미세콘택홀을 형성하였다.

그러나, 상기 절연막 스페이서를 형성하기 위한 이방성식각 공정시 많은 결함이 발생되고 상기 절연막 스페이서의 두께가 기판조건에 매우 민감하다는 문제점이 있다. 그리고, 상기 이방성식각 공정시 상기 스페이서의 각(angle) 조정이 어려워 정확한 크기의 식각이 어려운 문제점이 있다.

따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 반도체기판 상부에 증착된 하부절연층 상부에 도핑된 다결정실리콘막과 도핑되지 않은 다결정실리콘막을 순차적으로 증착하고 마스크공정으로 상기 두 개의 다결정실리콘막을 식각하고 상기 두 개의 다결정실리콘막의 식각선택비를 이용하여 상기 도핑된 다결정실리콘막을 측면식각한 다음, 감광막을 이용하여 전체 상부 구조를 평탄화시키고 상기 두 개의 다결정실리콘막을 제거한 다음, 상기 하부절연층을 식각함으로써 상기 반도체기판을 노출시키는 콘택홀을 형성하는 미세콘택홀 형성방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위한 본 발명의 특징은, 반도체기판 상부에 하부절연층을 형성하고 그 상부에 도핑된 다결정실리콘막과 도핑되지 않은 다결정실리콘막을 일정두께 순차적으로 증착하는 공정과, 상기 감광막패턴을 마스크로 하여 상기 도핑되지 않은 다결정실리콘막과 도핑된 다결정실리콘막을 순차적으로 식각함으로써 도핑되지 않은 다결정실리콘막패턴과 도핑된 다결정실리콘막패턴을 형성하는 공정과, 상기 도핑되지 않은 다결정실리콘막 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 제거하고 습식 또는 건식방법으로 상기 도핑된 다결정실리콘막패턴을 일정두께 측면식각하는 공정과, 상기 도핑되지 않은 다결정실리콘막패턴과 같은 높이로 감광막을 도포하는 공정과, 상기 도핑되지 않은 다결정실리콘막패턴과 도핑된 다결정실리콘막패턴을 건식 또는 습식방법으로 제거하고 상기 감광막을 마스크로 하여 상기 하부절연층을 식각함으로써 상기 반도체기판이 노출시키는 콘택홀을 형성하는 공정을 포함하는데 있다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

제1도 내지 제5도는 본 발명의 실시예로서 미세콘택홀 형성공정을 도시한 단면도이다.

제1도는 반도체기판(1) 상부에 하부절연층(3)을 형성하고 상기 하부절연층(3) 상부에 도핑된 다결정실리콘막(5)과 도핑되지 않은 다결정실리콘막(7)을 일정두께 증착한 것을 도시한 단면도이다.

제2도는 상기 도핑되지 않은 다결정실리콘막(7) 상부에 감광막패턴(9)을 형성하고 상기 감광막패턴(9)을 마스크로 하여 상기 도핑되지 않은 다결정실리콘막(7)과 도핑된 다결정실리콘막(5)을 순차적으로 식각함으로써 도핑되지 않은 다결정실리콘막패턴(7')과 도핑된 다결정실리콘막패턴(5')을 형성한 것을 도시한 단면도이다.

제3도는 상기 감광막패턴(9)을 제거하고 습식 또는 건식방법으로 상기 도핑된 다결정실리콘막패턴(5')을 측면식각한 것을 도시한 단면도로서, 상기 식각공정은 도핑된 다결정실리콘막패턴(5')과 도핑되지 않은 다결정실리콘막패턴(7')의 식각선택비를 이용하여 실시하며 습식식각시 식각용액은 HF나 CH₃COOH 등의 혼합물을 사용하여 실시한 것이다.

제4도는 상기 도핑되지 않은 다결정실리콘막패턴(7')과 같은 높이로 감광막(11)을 도포한 것을 도시한 단면도이다.

제5도는 상기 노출된 다결정실리콘막패턴(7',5')을 건식 또는 습식방법으로 제거하고 상기 하부절연층(3)을 식각함으로써 미세콘택홀(20)을 형성한 도시한 단면도이다.

상기한 본 발명에 의하면, 종래기술에서 콘택홀 형성공정중에서 스페이서 형성시 많은 결함이 발생되고 정확한 크기의 스페이서를 형성하기 어려운 문제점을 해결하기 위하여, 스페이서를 형성하지 않고 도핑된 다결정실리콘막과 도핑되지 않은 다결정실리콘막의 식각선택비 차이를 이용하여 콘택홀을 형성함으로써 반도체소자의 신뢰성 및 생산성을 향상시켜 반도체소자의 고집적화를 가능하게 한다.

Claims (3)

1. 미세콘택홀 형성방법에 있어서, 반도체기판 상부에 하부절연층을 형성하고 그 상부에 도핑된 다결정실리콘막과 도핑되지 않은 다결정실리콘막을 일정두께 순차적으로 증착하는 공정과, 상기 도핑되지 않은 다결정실리콘막 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 상기 도핑되지 않은 다결정실리콘막과 도핑된 다결정실리콘막을 순차적으로 식각함으로써 도핑되지 않은 다결정실리콘막 패턴과 도핑된 다결정실리콘막패턴을 형성하는 공정과, 상기 감광막패턴을 제거하고 습식 또는 건식방법으로 상기 도핑된 다결정실리콘막패턴을 일정두께 측면식각하는 공정과, 상기 도핑되지 않은 다결정실리콘막패턴과 같은 높이로 감광막을 도포하는 공정과, 상기 도핑되지 않은 다결정실리콘막패턴과 도핑된 다결정실리콘막패턴을 건식 또는 습식방법으로 제거하고 상기 감광막을 마스크로 하여 상기 하부절연층을 식각함으로써 상기 반도체기판이 노출시키는 콘택홀을 형성하는 공정을 포함하는 미세콘택홀 형성방법.
2. 제1항에 있어서, 상기 습식방법은 도핑된 다결정실리콘막패턴과 도핑되지 않은 다결정실리콘막패턴의 식각선택비 차이를 이용하는 것을 특징으로 하는 미세콘택홀 형성방법.
3. 제1항 또는 제2항에 있어서, 상기 습식방법은 HF나 CH₃COOH등의 혼합물을 사용하여 실시하는 것을 특징으로 하는 미세콘택홀 형성방법.