KR19980026855A - 반도체 장치의 미세패턴 형성방법 - Google Patents
반도체 장치의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR19980026855A KR19980026855A KR1019960045421A KR19960045421A KR19980026855A KR 19980026855 A KR19980026855 A KR 19980026855A KR 1019960045421 A KR1019960045421 A KR 1019960045421A KR 19960045421 A KR19960045421 A KR 19960045421A KR 19980026855 A KR19980026855 A KR 19980026855A
- Authority
- KR
- South Korea
- Prior art keywords
- material layer
- pattern
- forming
- etching
- photoresist
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
반도체 장치의 미세패턴 형성방법에 관하여 개시한다. 본 발명은 반도체 기판 상에 최종적으로 패턴닝하고자 하는 제1 물질막을 형성하는 단계와, 상기 제1 물질막 상에 산화막과 건식식각시 식각율이 현저히 다른 제2 물질막을 형성하는 단계와, 상기 제2 물질막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 상기 제2 물질막을 식각하여 제2 물질막 패턴을 형성하는 단계와, 상기 제2 물질막의 식각마스크로 사용한 포토레지스트 패턴을 제거하는 단계와, 상기 제2 물질막 패턴을 식각 마스크로 상기 제1 물질막을 식각하여 제1 물질막 패턴을 형성하는 단계를 포함한다. 본 발명에 의하며, 포토레지스트 패턴 간의 간격보다 좁은 간격의 미세한 제1 물질막 패턴을 형성할 수 있다.
Description
본 발명은 반도체 장치의 미세패턴 형성방법에 관한 것으로, 특히 식각할 제1 물질막 상에 제2 물질막 패턴을 형성한 후, 이를 식각마스크로 이용하여 상기 제1 물질막을 식각하는 반도체 장치의 미세패턴 형성방법에 관한 것이다.
반도체 장치를 제조함에 있어서는 여러 가지 공정(단계), 예컨대 산화공정, 이온주입공정, 사진공정 및 식각공정이 요구된다. 특히, 반도체 장치가 고집적화함에 따라서 사진 및 식각공정을 이용하여 특정의 막을 미세 패터닝하는 기술이 매우중요하다.
도 1 내지 도 3은 종래 기술에 의한 반도체 장치의 미세패턴 형성방법을 나타낸 단면도들이다.
도 1에서, 반도체 기판(1) 상에 특정의 물질막(3), 예컨대 산화막을 형성한다. 이어서, 상기 물질막(3) 상에 포토레지스트막(5)을 도포한다.
도 2에서, 상기 포토레지스트막(5)를 노광장치를 이용하여 노광한 후 현상하여 포토레지스트 패턴(5a)을 형성한다.
도 3에서, 상기 포토레지스트 패턴(5a)을 마스크로 상기 물질막(3)을 식각하여 물질막 패턴(3a)을 형성한다. 이어서, 상기 식각마스크로 이용된 포토레지스트 패턴(5a)을 제거함으로써 미세 패턴을 형성한다.
그런데, 상기 종래의 반도체 장치의 미세패턴 형성방법에 있어서, 포토레지스트 패턴간의 폭이 결과적으로 물질막 패턴간의 폭이 된다. 따라서, 더욱더 미세한 패턴을 형성하기 위하여는 고감도의 포토레지스트의 개발이 필요하고, 노광장치가 더욱더 발달하여야 한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 기존의 노광장치를 사용하면서 종래보다 더욱더 미세한 패턴을 형성할 수 있는 반도체 장치의 미세 패턴 형성방법을 제공하는 데 있다.
도 1 내지 도 3은 종래 기술에 의한 반도체 장치의 미세패턴 형성방법을 나타낸 단면도들이다.
도 4 내지 도 7은 본 발명에 의한 반도체 장치의 미세패턴 형성방법을 나타낸 단면도들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판 상에 최종적으로 패턴닝하고자 하는 제1 물질막을 형성하는 단계와, 상기 제1 물질막 상에 산화막과 건식식각시 식각율이 현저히 다른 제2 물질막을 형성하는 단계와, 상기 제2 물질막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 상기 제2 물질막을 식각하여 제2 물질막 패턴을 형성하는 단계와, 상기 제2 물질막의 식각마스크로 사용한 포토레지스트 패턴을 제거하는 단계와, 상기 제2 물질막 패턴을 식각 마스크로 상기 제1 물질막을 식각하여 제1 물질막 패턴을 형성하는 단계를 포함하는 반도체 장치의 미세패턴 형성방법을 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 4 내지 도 7은 본 발명에 의한 반도체 장치의 미세패턴 형성방법을 나타낸 단면도들이다.
도 4에서, 반도체 기판(11) 상에 최종적으로 패턴닝하고자 하는 제1 물질막(13), 예컨대 산화막을 형성한다. 이어서, 상기 제1 물질막(13) 상에 산화막과 건식 식각시 식각율이 현저히 다른 제2 물질막(15), 예컨대 폴리실리콘막을 형성한다. 상기 제1 물질막(13) 및 제2 물질막(15)를 각각 산화막 및 폴리실리콘막으로 형성할 경우, 상기 두막 간의 식각비가 18:1 정도가 되므로, 상기 제2 물질막(15)을 얇게 형성하여도 무방하다. 계속하여, 상기 제2 물질막(15) 상에 포토레지스트막(17)을 도포한다. 이때, 상기 포토레지스트막(17)과 폴리실리콘막의 식각비가 4대1 정도가 되고, 상기 폴리실리콘막의 두께도 얇게 형성하는 것이 가능함으로, 이에 따라 상기 포토레지스트막(17)도 얇게 형성하여도 무방하다.
도 5에서, 기존의 노광장치를 이용하여 상기 포토레지스트막(17)를 노광한 후 현상하여 포토레지스트 패턴(17a)을 형성한다.
도 6에서, 상기 포토레지스트 패턴(17a)을 마스크로 상기 제2 물질막(15)을 식각하여 제2 물질막 패턴(15a)을 형성한다. 이때, 바이어스(경사: skew)를 가지도록 식각하여 상기 포토레지스트 패턴(17a)간의 간격보다 작은 간격을 갖는 제2 물질막 패턴(15a)를 형성한다. 이어서, 상기 제2 물질막(15)의 식각마스크로 사용한 포토레지스트 패턴(17a)을 제거한다.
도 7에서, 상기 제2 물질막 패턴(15a) 을 식각마스크로 하여 상기 제1 물질막(13)을 식각하여 제1 물질막 패턴(13a)을 형성한다. 이때, 바이어스(경사: skew)를 가지도록 식각하여 상기 제2 물질막 패턴(15a) 간의 간격보다 작은 간격을 갖는 제1 물질막 패턴(15a)를 형성한다. 이렇게 되면, 결과적으로, 도 5에 도시한 포토레지스트 패턴(17a)간의 폭보다 폭이 좁은 미세한 제1 물질막 패턴(13a)이 형성된다.
상술한 바와 같이 본 발명은 식각할 제1 물질막 상에 식각율의 차이가 있는 제2 물질막 패턴을 형성한 후, 상기 제2 물질막 패턴을 식각마스크로 이용하여 상기 제1 물질막을 식각함으로써 포토레지스트 패턴간의 간격보다 더 작은 간격을 갖는 미세한 제1 물질막 패턴을 형성할 수 있다.
Claims (1)
- 반도체 기판 상에 최종적으로 패턴닝하고자 하는 제1 물질막을 형성하는 단계;상기 제1 물질막 상에 산화막과 건식식각시 식각율이 현저히 다른 제2 물질막을 형성하는 단계;상기 제2 물질막 상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 상기 제2 물질막을 식각하여 제2 물질막 패턴을 형성하는 단계;상기 제2 물질막의 식각마스크로 사용한 포토레지스트 패턴을 제거하는 단계; 및상기 제2 물질막 패턴을 식각 마스크로 상기 제1 물질막을 식각하여 제1 물질막 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960045421A KR19980026855A (ko) | 1996-10-11 | 1996-10-11 | 반도체 장치의 미세패턴 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960045421A KR19980026855A (ko) | 1996-10-11 | 1996-10-11 | 반도체 장치의 미세패턴 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980026855A true KR19980026855A (ko) | 1998-07-15 |
Family
ID=66288985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960045421A KR19980026855A (ko) | 1996-10-11 | 1996-10-11 | 반도체 장치의 미세패턴 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980026855A (ko) |
-
1996
- 1996-10-11 KR KR1019960045421A patent/KR19980026855A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6416933B1 (en) | Method to produce small space pattern using plasma polymerization layer | |
KR940010315B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
EP1181714A1 (en) | Method to produce high density memory cells and small spaces by using nitride spacer | |
KR19980028362A (ko) | 반도체소자의 미세 패턴 제조방법 | |
KR0140485B1 (ko) | 반도체소자의 미세패턴 제조방법 | |
KR19980026855A (ko) | 반도체 장치의 미세패턴 형성방법 | |
KR19980026093A (ko) | 반도체 장치의 미세패턴 형성방법 | |
WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
JPH04291345A (ja) | パターン形成方法 | |
JPH01189923A (ja) | 半導体装置の製造方法 | |
KR100790294B1 (ko) | 반도체 소자의 제조 방법 | |
JPH03257825A (ja) | 半導体装置の製造方法 | |
KR960006564B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
KR100365752B1 (ko) | 반도체소자의콘택홀형성방법 | |
JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
KR0183045B1 (ko) | 감광막 패턴 형성방법 | |
KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
KR0137997B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
KR100192439B1 (ko) | 반도체 소자의 콘택 형성방법 | |
KR0185785B1 (ko) | 위상반전 마스크의 제조방법 | |
KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
KR20000004485A (ko) | 반도체 소자의 미세패턴 형성방법 | |
KR0172799B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
KR100247642B1 (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |