[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR960035802A - 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법 - Google Patents

미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법 Download PDF

Info

Publication number
KR960035802A
KR960035802A KR1019950004452A KR19950004452A KR960035802A KR 960035802 A KR960035802 A KR 960035802A KR 1019950004452 A KR1019950004452 A KR 1019950004452A KR 19950004452 A KR19950004452 A KR 19950004452A KR 960035802 A KR960035802 A KR 960035802A
Authority
KR
South Korea
Prior art keywords
layer
pattern
metal
metal layer
etching
Prior art date
Application number
KR1019950004452A
Other languages
English (en)
Other versions
KR0172255B1 (ko
Inventor
조경수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950004452A priority Critical patent/KR0172255B1/ko
Priority to DE19608211A priority patent/DE19608211B4/de
Priority to US08/610,716 priority patent/US5670427A/en
Priority to TW085102619A priority patent/TW295698B/zh
Priority to GB9604608A priority patent/GB2298738B/en
Publication of KR960035802A publication Critical patent/KR960035802A/ko
Application granted granted Critical
Publication of KR0172255B1 publication Critical patent/KR0172255B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법에 관한 것으로, 보다 구체적으로는 기존의 포토리소그라피 공정을 이용하여 노광 한계 보다 미세한 패턴을 형성하여 금속 배선을 이루는 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법에 관한 것으로서, 종래의 반도체 소자의 미세 패턴은 포토레지스트의 노광 한계 이하의 패턴을 구성하기가 불가능하므로, 본 발명은 포토레지스트의 최소 선폭보다 작은 금속 패턴을 형성하여 금속 배선을 이루기 위하여 최소 선폭의 포토레지스트 패턴을 이용하여 세 번에 걸쳐 식각 공정을 진행함으로써, 초 미세 금속 배선이 가능하고, 기존의 포토리소그라피 공정만으로도 고집적 소자에 대응할 수 있는 미세한 금속 배선을 형성할 수 있다.

Description

미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명의 일시예에 따른 반도체 소자의 미세패턴 형성 방법 및 금속 배선 형성 공정을 보인 요부단면도.

Claims (9)

  1. 반도체 기판 또는 도전층 상부에 제1산화막을 도포하고 제1금속층을 형성하는 단계 : 상기 제1금속층 상부에 포토레지스트막의 최소 선폭으로 패턴화하여 제1금속층을 식각하고 포토레지스를 제거하는 단계 : 식각된 제1금속층 상부에 포토레지스트 패턴을 선택적으로 형성하여 상기 식각된 제1금속층을 최소 선폭보다 작은 미세 금속 패턴을 형성하고 포토레지스트 패턴을 제거하는 단계로 이루어지는 것을 특징으로 하는 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 제1금속층을 1차적으로 식각한 포토레지스트 패턴과 제1금속층 및 제2산화막 상부를 식각하는 포토레지스트 패턴은 최소 선폭과 형상이 동일한 것을 특징으로 하는 미세 패턴 형성방법.
  3. 제1항에 있어서, 상기 식각된 제1금속층의 폭과 제2금속 패턴과의 선폭차가 1000 내지 5000Å인 것을 특징으로 하는 미세 패턴 형성방법.
  4. 제1항에 있어서 상기 두껍게 증착된 제2산화막은 하부의 미세 금속 패턴을 식각 정지층으로 하여 플라즈마 식각방법에 의한 일괄 식각을 하는 것을 특징으로 하는 미세 패턴 형성방법.
  5. 제1항에 있어서 상기 두껍게 증착된 제2산화막은 하부의 미세 금속 패턴을 식각 정지층으로 하여 화학적 기계적 연마방법에 의해 식각 하는 것을 특징으로 하는 미세 패턴 형성방법.
  6. 제1항에 있어서, 상기 제2금속층은 하부의 미세 금속 패턴과 제2산화막을 식각 정지층으로 하여 플라즈마 식각방법에 의한 일괄 식각을 하는 것을 특징으로 하는 미세 패턴 형성방법.
  7. 제1항에 있어서, 상기 제2금속층은 하부의 미세 금속 패턴과 제2산화막을 식각 정지층으로 하여 화학적 기계적 연마방법에 의해 식각하여 충진하는 것을 특징으로 하는 미세 패턴 형성방법.
  8. 제1항에 있어서, 상기 제1산화막과 제2산화막은 식각비의 차이를 갖는 물질로 형성되는 것을 특징으로 하는 미세 패턴 형성방법.
  9. 반도체 기판 또는 도전층 상부에 제1산화막을 도포하고 제1금속층을 형성하는 단계 : 상기 제1금속층 상부에 포토레지스트막의 최소 선폭으로 패턴화하여 제1금속층을 식각하고 포토레지스를 제거하는 단계 : 식각된 제1금속층 상부에 포토레지스트 패턴을 선택적으로 형성하여 상기 식각된 제1금속층을 최소 선폭보다 작은 미세 금속 패턴을 형성하고 포토레지스트 패턴을 제거하는 단계: 상기 제1산화막 및 미세 금속 패턴 상부에 제2산화막을 두껍게 형성하고 일괄 식각하는 단계 : 상기 제1금속층 및 제2산화막 상부에 포토레지스트 패턴을 형성하여 식각하는 단계 및 제2금속층을 증착하여 상기 미세 금속 패턴 양측의 제2산화막간에 충진시켜 금속 배선을 형성하는 단계로 이루어지는 것을 특징으로 하는 미세 패턴을 이용한 금속 배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950004452A 1995-03-04 1995-03-04 반도체 소자의 금속 배선 형성방법 KR0172255B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950004452A KR0172255B1 (ko) 1995-03-04 1995-03-04 반도체 소자의 금속 배선 형성방법
DE19608211A DE19608211B4 (de) 1995-03-04 1996-03-04 Verfahren zur Ausbildung von feinen Metallmustern in Halbleitereinrichtungen
US08/610,716 US5670427A (en) 1995-03-04 1996-03-04 Method for forming metal contacts in semiconductor devices
TW085102619A TW295698B (ko) 1995-03-04 1996-03-04
GB9604608A GB2298738B (en) 1995-03-04 1996-03-04 Method for forming metal contacts in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004452A KR0172255B1 (ko) 1995-03-04 1995-03-04 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR960035802A true KR960035802A (ko) 1996-10-28
KR0172255B1 KR0172255B1 (ko) 1999-03-30

Family

ID=19409235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004452A KR0172255B1 (ko) 1995-03-04 1995-03-04 반도체 소자의 금속 배선 형성방법

Country Status (5)

Country Link
US (1) US5670427A (ko)
KR (1) KR0172255B1 (ko)
DE (1) DE19608211B4 (ko)
GB (1) GB2298738B (ko)
TW (1) TW295698B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298365A (en) * 1990-03-20 1994-03-29 Hitachi, Ltd. Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process
KR100214852B1 (ko) * 1996-11-02 1999-08-02 김영환 반도체 디바이스의 금속 배선 형성 방법
JPH1131850A (ja) * 1997-07-10 1999-02-02 Nec Corp 半導体装置及びその製造方法
KR100280622B1 (ko) * 1998-04-02 2001-03-02 윤종용 반도체 장치의 콘택 형성 방법
US6362117B1 (en) * 1998-08-04 2002-03-26 Texas Instruments Incorporated Method of making integrated circuit with closely spaced components
US6511879B1 (en) 2000-06-16 2003-01-28 Micron Technology, Inc. Interconnect line selectively isolated from an underlying contact plug
US6365496B1 (en) * 2000-11-16 2002-04-02 Stmicroelectronics, Inc. Elimination of junction spiking using soft sputter etch and two step tin film during the contact barrier deposition process
US6867131B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Apparatus and method of increasing sram cell capacitance with metal fill

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD250400A1 (de) * 1986-06-23 1987-10-08 Mikroelektronik Zt Forsch Tech Schablonenabbildungsverfahren zur verringerung des strukturrasters
JP2952887B2 (ja) * 1989-05-20 1999-09-27 富士通株式会社 半導体装置およびその製造方法
US5126006A (en) * 1990-10-30 1992-06-30 International Business Machines Corp. Plural level chip masking
KR950011555B1 (ko) * 1992-06-16 1995-10-06 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
KR950011556B1 (ko) * 1992-07-03 1995-10-06 현대전자산업주식회사 반도체 접속장치 형성방법
US5516625A (en) * 1993-09-08 1996-05-14 Harris Corporation Fill and etchback process using dual photoresist sacrificial layer and two-step etching process for planarizing oxide-filled shallow trench structure

Also Published As

Publication number Publication date
DE19608211B4 (de) 2004-11-18
KR0172255B1 (ko) 1999-03-30
GB2298738B (en) 1999-04-28
GB2298738A (en) 1996-09-11
GB9604608D0 (en) 1996-05-01
DE19608211A1 (de) 1996-09-05
US5670427A (en) 1997-09-23
TW295698B (ko) 1997-01-11

Similar Documents

Publication Publication Date Title
CN100472714C (zh) 用于制造硬掩模的方法
KR960035802A (ko) 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법
KR100364807B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
JP2003197622A (ja) 半導体素子の微細パターンの形成方法
KR960006564B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR950011172B1 (ko) 삼층감광막 패턴 형성방법
KR970052570A (ko) 반도체 장치의 평탄화방법
KR20050104088A (ko) 반도체소자의 콘택홀 형성 방법
KR980003891A (ko) 노광용 정렬 키 제조방법
KR0172799B1 (ko) 반도체 소자의 미세패턴 형성방법
KR960035799A (ko) 반도체 소자의 미세 콘택 형성 방법
KR980005543A (ko) 반도체 소자의 금속 배선 형성방법
KR960026303A (ko) 미세패턴 형성방법
KR970023731A (ko) 반도체 장치의 콘택홀 형성 방법
KR950015607A (ko) 반도체소자의 미세패턴 형성방법
KR980005631A (ko) 콘택홀 형성방법
KR960019517A (ko) 반도체 소자의 콘택 홀 제조방법
KR960002547A (ko) 반도체 소자의 콘택홀 형성방법
KR970023635A (ko) 반도체장치의 미세패턴 형성방법
KR960005792A (ko) 미세 콘택 형성 방법
KR960002582A (ko) 반도체소자의 제조방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법
KR950027971A (ko) 반도체소자의 미세패턴 제조방법
KR980011909A (ko) 반도체 장치의 콘택 형성방법
KR940007610A (ko) 산화 처리를 이용한 이중감광막 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee