KR100365752B1 - 반도체소자의콘택홀형성방법 - Google Patents
반도체소자의콘택홀형성방법 Download PDFInfo
- Publication number
- KR100365752B1 KR100365752B1 KR1019950017570A KR19950017570A KR100365752B1 KR 100365752 B1 KR100365752 B1 KR 100365752B1 KR 1019950017570 A KR1019950017570 A KR 1019950017570A KR 19950017570 A KR19950017570 A KR 19950017570A KR 100365752 B1 KR100365752 B1 KR 100365752B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- photosensitive layer
- forming
- protrusion
- insulating layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 미세 콘택홀 형성 방법에 관한 것으로, 이를 위한 본 발명은 절연층이 형성된 반도체 기판 상부에 제 1 감광층을 형성하는 단계, 디투과영역이 형성된 마스크를 이용하여 상기 제 1 감광층을 패터닝하는 단계, 상기 패터닝된 제 1 감광층을 식각배리어로 하여 상기 절연층을 소정 깊이로 식각하여 콘택홀이 형성될 부위에 돌출부를 형성하는 단계, 상기 제 1 감광층을 제거하는 단계, 상기 돌출부를 포함한 전면에 제 2 감광층을 도포하고 상기 제 2 감광층을 부분 현상하여 상기 돌출부의 상부 표면을 노출시키는 단계, 및 상기 부분 현상된 제 2 감광층을 식각배리어로 상기 돌출부 및 상기 돌출부 하부의 상기 절연층을 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 반도체 소자의 미세 콘택홀 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 집적도가 점점 증가하고 있으며, 이에 따라 보다 미세한 콘택홀을 형성하는 방법이 요구되고 있다.
첨부도면 제 1 도는 종래기술에 따른 콘택홀 형성 방법을 나타낸 도면으로서, 콘택홀을 형성하기 위한 포토마스크(3)를 투과하는 빛에 의하여 기판(1) 상에 형성한 감광층(Photoresist)(2)을 노광시키는 방법을 사용한다.
그러나, 이러한 방법은 빛의 간섭현상으로 인하여 노광장비의해상능력(Resolution)의 한계에 이르는 미세 콘택홀을 형성하기에는 불가능하다는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 노광장비의 해상능력의 한계에 이르는 미세 콘택홀까지도 형성할 수 있는 미세 콘택홀 형성 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 절연층이 형성된 반도체 기판 상부에 제 1 감광층을 형성하는 단계, 비투과영역이 형성된 마스크를 이용하에 상기 제 1 감광층을 패터닝하는 단계, 상기 패터닝된 제 1 감광층을 식각배리어로 하여 상기 절연층을 소정 깊이로 식각하여 콘택홀이 형성될 부위에 돌출부를 형성하는 단계, 상기 제 1 감광층을 제거하는 단계, 상기 돌출부를 포함한 전면에 제 2 감광층을 도포하고 상기 제 2 감광층을 부분 현상하여 상기 돌출부의 상부 표면을 노출시키는 단계, 및 상기 부분 현상된 제 2 감광층을 식각배리어로 상기 돌출부 및 상기 돌출부 하부의 상기 절연층을 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면 제 2A 도 내지 제 2F 도를 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제 2A 도에 도시된 바와 같이, 트랜지스터 또는 주변 소자가 기형성된 기판(11)의 전체 구조 상부에 하부층과의 절연을 위하여 절연층(12)을 형성한 후, 절연층(12) 상에 제 1 감광층(13)을 형성한다. 이어 콘택홀이 형성될 부위에 비투과 영역이 형성된 포토마스크(14) 또는 필라패턴을 이용하여 제 1 감광층(13)을 노광한다. 여기서, 상기 제 1 감광층(13)으로는 i-line 감광층 또는 DUV(Deep Ultra Violet) 감광층을 사용할 수 있으며, 상기 절연층(12)은 다층으로 형성될 수도 있다.
이어 제 2B 도에 도시된 바와 같이, 노광된 제 1 감광층(13)을 현상하여 감광층 패턴(13')을 형성한다. 여기서, 감광층 패턴(13')은 제 2A도에서의 제 1 감광층(13)의 노광공정이 콘택홀이 형성될 부위를 제외한 부분을 노광시키도록 수행되었기 때문에 노광기의 해상능력의 한계에 이르기까지 미세하게 형성할 수 있게 되며, 이것이 이후 콘택홀의 크기 감소에 큰 영향을 미치게 된다. 또한 이러한 제 1 감광층(13)의 현상공정은 습식(Wet) 또는 건식(Dry) 현상 공정을 이용한다.
계속해서, 제 2C 도에 도시된 바와 같이 감광층 패턴(13')을 식각배리어로 절연층(12)을 소정 깊이로 식각하여 돌출부(12a)를 형성한다.
다음으로 제 2D 도에 도시된 바와 같이 감광층 패턴(13')을 제거한 후, 전체 구조 상부에 제 2 감광층(15)을 형성한다.
이어서 제 2E 도에 도시된 바와 같이, 제 2 감광층(15)온 수직방향으로 부분노광 또는 부분식각하여 절연층(12)의 돌출부(12a) 상부 표면을 노출시킨다.
개속해서, 제 2F 도에 도시된 바와 같이 잔류한 제 2 감광층(15')을 식각배리어로 노출된 절연층(12)의 돌출부(12a) 및 돌출부(12a) 하부의 절연층(12)을 비등방성 식각하여 콘택홀 형성 부위를 노출시킨 후, 잔류한 제 2 감광층(15')을 제거함으로써 기판의 일정 표면이 노출되는 콘택홀(16)을 완료한다.
상기와 같이 이루어지는 본 발명은 노장장비의 해상능력의 한계에 이르는 미세 콘택홀 까지도 형성할 수 있어 소자의 집적도를 향상시킬 수가 있게 되며, 이에 따라 소자의 제조 수율 및 전기적 특성을 향상시킬 수 있는 효과가 있다.
제 1 도는 종래기술에 따른 콘택홀의 형성 단면도
제 2A 도 내지 제 2F 도는 본 발명에 따른 미세 콘택홀의 형성과정도
*도면의 주요 부분에 대한 부호의 설명
11 : 기판 12 : 절연층
13,15 : 감광층 14 : 포토마스크
Claims (2)
- 반도체 장치의 콘택홀 형성 방법에 있어서,절연층이 형성된 반도체 기판 상부에제 1 감광층을 형성하는 단계;비투과영역이 형성된 마스크를 이용하이 상기 제 1 감광층을 패터닝하는 단계;상기 패터닝된 제 1 감광층을 식각배리어로 하여 상기 절연층을 소정 깊이로 식각하여 콘택홀이 형성될 부위에 돌출부를 형성하는 단계;상기 제 1 감광층을 제거하는 단계;상기 돌출부를 포함한 전면에 제 2 감광층을 도포하고 상기 제 2 감광층을 부분 현상하여 상기 돌출부의 상부 표면을 노출시키는 단계; 및상기 부분 현상된 제 2 감광층을 식각배리어로 상기 돌출부 및 상기 돌출부 하부의 상기 절연층을 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 콘택홀을 형성하는 단계에서,상기 돌출부는 비등방성 식각으로 제거되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017570A KR100365752B1 (ko) | 1995-06-26 | 1995-06-26 | 반도체소자의콘택홀형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017570A KR100365752B1 (ko) | 1995-06-26 | 1995-06-26 | 반도체소자의콘택홀형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003496A KR970003496A (ko) | 1997-01-28 |
| KR100365752B1 true KR100365752B1 (ko) | 2003-02-26 |
Family
ID=37491062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950017570A KR100365752B1 (ko) | 1995-06-26 | 1995-06-26 | 반도체소자의콘택홀형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100365752B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101145336B1 (ko) | 2010-05-31 | 2012-05-14 | 에스케이하이닉스 주식회사 | 반도체 장치의 콘택홀 형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60175426A (ja) * | 1984-02-21 | 1985-09-09 | Toshiba Corp | 半導体装置の製造方法 |
-
1995
- 1995-06-26 KR KR1019950017570A patent/KR100365752B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60175426A (ja) * | 1984-02-21 | 1985-09-09 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101145336B1 (ko) | 2010-05-31 | 2012-05-14 | 에스케이하이닉스 주식회사 | 반도체 장치의 콘택홀 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003496A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100365752B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR19980028362A (ko) | 반도체소자의 미세 패턴 제조방법 | |
| KR100516747B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR20040046702A (ko) | 이중 노광을 이용한 반도체 소자의 미세 패턴 형성방법 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| KR100515372B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR0172551B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR960014056B1 (ko) | 감광막 패턴 형성방법 | |
| KR19990074927A (ko) | 계단진 측벽을 가지는 반도체 장치의 포토레지스트 패턴을 형성하는 방법 | |
| KR0172799B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0184059B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19990003882A (ko) | 반도체 장치의 미세 패턴 형성방법 | |
| KR19980026093A (ko) | 반도체 장치의 미세패턴 형성방법 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100198633B1 (ko) | 반도체 소자의 제조방법 | |
| KR100235936B1 (ko) | 레지스트 패턴형성방법 | |
| KR950025913A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR20110108712A (ko) | 반도체 장치의 콘택 홀 제조 방법 | |
| KR950021063A (ko) | 반도체 소자의 스텝 커버리지(Step coverage) 향상방법 | |
| KR19990003517A (ko) | 반도체 소자의 제조방법 | |
| KR20000042882A (ko) | 레지스트 패턴 형성방법 | |
| KR20020037811A (ko) | 반도체 소자의 하드 마스크 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |