[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4840893B2 - 樹脂封止型半導体装置用フレーム - Google Patents

樹脂封止型半導体装置用フレーム Download PDF

Info

Publication number
JP4840893B2
JP4840893B2 JP2000140008A JP2000140008A JP4840893B2 JP 4840893 B2 JP4840893 B2 JP 4840893B2 JP 2000140008 A JP2000140008 A JP 2000140008A JP 2000140008 A JP2000140008 A JP 2000140008A JP 4840893 B2 JP4840893 B2 JP 4840893B2
Authority
JP
Japan
Prior art keywords
resin
frame
lead
semiconductor device
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000140008A
Other languages
English (en)
Other versions
JP2001326316A (ja
Inventor
知加雄 池永
幸治 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2000140008A priority Critical patent/JP4840893B2/ja
Priority to US09/850,213 priority patent/US6703694B2/en
Publication of JP2001326316A publication Critical patent/JP2001326316A/ja
Application granted granted Critical
Publication of JP4840893B2 publication Critical patent/JP4840893B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、リードフレーム上に半導体素子を搭載し、その外囲、特に半導体素子の上面側をモールド樹脂で封止した樹脂封止型半導体装置の技術分野に属するものである。
【０００２】
【従来の技術】
近年、基板実装の高密度化に伴い、基板実装される半導体製品の小型化・薄型化が要求されている。ＬＳＩも、高集積化によるチップ数の削減とパッケージの小型・軽量化が厳しく要求され、いわゆるＣＳＰ（Chip Size Package)の普及が急速に進んでいる。特に、リードフレームを用いた薄型の半導体製品の開発においては、リードフレームに半導体素子を搭載し、その搭載面をモールド樹脂で封止する片面封止タイプの樹脂封止型半導体装置が開発されている。
【０００３】
図１は樹脂封止型半導体装置の一例を示す断面図、図２はその平面図である。これらの図に示される樹脂封止型半導体装置は、リードフレーム１の吊りリード２で支持されたダイパッド３に搭載された半導体素子４と、この半導体素子４の上面の電極とリードフレーム１の端子部５とを電気的に接続した金属細線６と、半導体素子４の上側とダイパッド３の下側とを含む半導体素子４の外囲領域を封止した封止樹脂７とを備えている。この樹脂封止型半導体装置は、いわゆるアウターリードが突き出ておらず、インナーリードとアウターリードの両者が端子部５として一体となったノンリードタイプである。また、用いられているリードフレーム１は、ダイパッド３が端子部より上方に位置するようにハーフエッチングされている。このように段差を有しているので、ダイパッド３の下側にも封止樹脂７を存在させることができ、ダイパッド非露出型であっても薄型を実現している。
【０００４】
上記のようなノンリードタイプの樹脂封止型半導体装置は、半導体素子のサイズが小型であるため、１枚のフレームの幅方向に複数列配列して製造するマトリックスタイプが主流である。そして、最近では、コストダウンの要求から、図３に示すような個別にモールドするタイプから、図４に示すような一括してモールドするタイプへ移行することが考えられている。
【０００５】
個別モールドタイプは、図３（Ａ）に示すように、１枚のフレームＦ内に小さなサイズの個々のモールドキャビティＣを分かれた状態で設けるようにし、モールド後は金型により個別に打ち抜いて図３（Ｂ）に示す半導体装置Ｓを得るものである。すなわち、半導体素子を銀ペースト等によりリードフレームのダイパッド上に搭載し、ワイヤーボンディングを実施した後、個々の半導体素子を個別にモールドしてから、金型により個々の半導体装置として打ち抜くのである。
【０００６】
一括モールドタイプは、図４（Ａ）に示すように、１枚のフレームＦ内に大きなサイズの幾つかのモールドキャビティＣを設けるようにし、その一つ一つのモールドキャビティＣ内には多数の半導体素子をマトリックス状に配列し、それらの半導体素子を一括してモールドした後、各リードフレームのグリッドリードＬのところをダイシングソーで切断して図４（Ｂ）に示す半導体装置Ｓを得るものである。すなわち、半導体素子を銀ペースト等によりリードフレームのダイパッド上に搭載し、ワイヤーボンディングを実施した後、複数個配列されている半導体素子を所定のキャビティサイズで一括モールドしてから、ダイシングにより個片化するのである。
【０００７】
【発明が解決しようとする課題】
上記したように、一括モールドタイプの製造工程では、マトリックス状に配列した複数の半導体素子を一括してモールドし、その後でダイシングにより個片化する。この場合、グリッドリードのところをダイシングソーで切断するが、それと同時に端子部をグリッドリードから切り離すようになっている。
【０００８】
一般に、エッチング加工で製品を製造する場合、設計で直角にデザインされた箇所は、エッチング工程を経た仕上がり状態においてどうしても丸みを帯びた形状（Ｒ形状）となる。上記した一括モールドタイプの半導体装置用のフレームにおいても、図５に示す如く、グリッドリードＬと端子部５との接続部分を直角に設計してあっても、エッチング加工はこの設計通りにはできず、点線のような丸みを持ったＲ形状になる。そして、端子部５の付け根のところでＲ形状が大きくなると、カットラインαでのダイシングにより個片化した際、図６に示すように、個片化された半導体装置における封止樹脂７のカット面に露出する端子部５の切断面が点線で示すように拡大して互いに近接するため、基板搭載時に半田ブリッジによる短絡事故が発生しかねないといった問題を生じる。
【０００９】
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、一括モールドタイプの半導体装置に用いられるリードフレームを配列したフレームであって、基板搭載時に半田ブッリジ等の事故を起こさないようにした樹脂封止型半導体装置用フレームを提供することにある。
【００１０】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係る樹脂封止型半導体装置用フレームは、複数のリードフレームが端子部を突設したグリッドリードを介してマトリックス状に配列されており、その各リードフレームにおける吊りリードで支持されたダイパッド上にそれぞれ半導体素子を配列し、それらの半導体素子を一括してモールドした後、各リードフレームの端子部を残すようにしてグリッドリードのところをダイシングソーで切断して個々の樹脂封止型半導体装置を得るために用いられるフレームであって、フレームのグリッドリードを切断し個片化することにより、封止樹脂の切断面及び封止樹脂下面の端部に端子部が複数隣接して形成されるものであり、各端子部の付け根付近に、ダイシングソーによるカットラインのところからグリッドリードの一部にまで食い込んで形成された側面からの丸形のくぼみを設けたことを特徴とする。
【００１２】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。図７は本発明に係る樹脂封止型半導体装置用フレームの一例を示す平面図、図８は図７に示すフレームの一部拡大平面図である。
【００１３】
これらの図においてＦはリードフレーム用の１枚の金属フレームで、３×４個のリードフレーム１０がグリッドリードＬを介してマトリックス状に配置されている。グリッドリードＬは、隣接するリードフレーム１０の端子部５を接続しているところである。そして、図８に示すように、端子部５の付け根付近に丸形のくぼみ１２を設けた構成を採っており、このくぼみ１２はダイシングソーによるカットラインαのところからグリッドリードＬの一部にまで食い込んで形成されている。このような形状のくぼみ１２が端子部５の付け根に設けてあると、エッチング時に付け根のところで発生するＲ形状の問題は関係なくなり、カットラインαのところで端子部５の断面積が大きくなることがない。
【００１４】
このフレームＦを用いて樹脂封止型半導体装置を製造する手順は次のようである。まず、フレームＦの各リードフレーム１０におけるダイパッド３の上にそれぞれ半導体素子を銀ペーストにより搭載し、端子部５と半導体素子の上面の電極との間にワイヤーボンディングを実施した後、１２個配列されている半導体素子を所定のキャビティサイズで一括モールドしてから、各リードフレームの端子部５を残すようにしてダイシングラインαのところをダイシングソーで切断して個片化する。
【００１５】
このように個片化して製造された樹脂封止型半導体装置は、封止樹脂のカット面に露出する端子部５の面積が大きくならず、隣接する端子部５同士の間隔が充分保たれた状態になるので、基板搭載時に半田ブリッジ等の事故が発生することがない。
【００１９】
【発明の効果】
以上説明したように、本発明は、複数のリードフレームが端子部を突設したグリッドリードを介してマトリックス状に配列されており、その各リードフレームにおける吊りリードで支持されたダイパッド上にそれぞれ半導体素子を配列し、それらの半導体素子を一括してモールドした後、各リードフレームの端子部を残すようにしてグリッドリードのところをダイシングソーで切断して個々の樹脂封止型半導体装置を得るために用いられるフレームであって、フレームのグリッドリードを切断し個片化することにより、封止樹脂の切断面及び封止樹脂下面の端部に端子部が複数隣接して形成されるものであり、各端子部の付け根付近に、ダイシングソーによるカットラインのところからグリッドリードの一部にまで食い込んで形成された側面からの丸形のくぼみを設けた構成としたことにより、ダイシング時のカット面における端子部の断面積が大きくなることがなく、隣接する端子部の間隔が充分に保たれることから、基板搭載時に半田ブリッジ等の事故が発生することがない。
【図面の簡単な説明】
【図１】 樹脂封止型半導体装置の一例を示す断面図である。
【図２】 図１に示す樹脂封止型半導体装置の平面図である。
【図３】 個別モールドタイプの説明図である。
【図４】 一括モールドタイプの説明図である。
【図５】 エッチングにより生ずるＲ形状の説明図である。
【図６】 カット面に露出する端子部を示す説明図である。
【図７】 本発明に係る樹脂封止型半導体装置用フレームの一例を示す平面図である。
【図８】 図７に示すフレームの一部拡大平面図である。
【符号の説明】
１ リードフレーム
２ リード
３ ダイパッド
４ 半導体素子
５ 端子部
６ 金属細線
７ 封止樹脂
１０ リードフレーム
１２ くぼみ
Ｃ モールドキャビティ
Ｆ フレーム
Ｌ グリッドリード
Ｓ 半導体装置
α カットライン

Claims (1)

  1. 複数のリードフレームが端子部を突設したグリッドリードを介してマトリックス状に配列されており、その各リードフレームにおける吊りリードで支持されたダイパッド上にそれぞれ半導体素子を配列し、それらの半導体素子を一括してモールドした後、各リードフレームの端子部を残すようにしてグリッドリードのところをダイシングソーで切断して個々の樹脂封止型半導体装置を得るために用いられるフレームであって、フレームのグリッドリードを切断し個片化することにより、封止樹脂の切断面及び封止樹脂下面の端部に端子部が複数隣接して形成されるものであり、各端子部の付け根付近に、ダイシングソーによるカットラインのところからグリッドリードの一部にまで食い込んで形成された側面からの丸形のくぼみを設けたことを特徴とする樹脂封止型半導体装置用フレーム。
JP2000140008A 2000-05-12 2000-05-12 樹脂封止型半導体装置用フレーム Expired - Lifetime JP4840893B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000140008A JP4840893B2 (ja) 2000-05-12 2000-05-12 樹脂封止型半導体装置用フレーム
US09/850,213 US6703694B2 (en) 2000-05-12 2001-05-07 Frame for semiconductor package including plural lead frames having thin parts or hollows adjacent the terminal roots

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000140008A JP4840893B2 (ja) 2000-05-12 2000-05-12 樹脂封止型半導体装置用フレーム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009231140A Division JP5467506B2 (ja) 2009-10-05 2009-10-05 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001326316A JP2001326316A (ja) 2001-11-22
JP4840893B2 true JP4840893B2 (ja) 2011-12-21

Family

ID=18647367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000140008A Expired - Lifetime JP4840893B2 (ja) 2000-05-12 2000-05-12 樹脂封止型半導体装置用フレーム

Country Status (2)

Country Link
US (1) US6703694B2 (ja)
JP (1) JP4840893B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822322B1 (en) * 2000-02-23 2004-11-23 Oki Electric Industry Co., Ltd. Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device
JP3628971B2 (ja) 2001-02-15 2005-03-16 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US7553700B2 (en) * 2004-05-11 2009-06-30 Gem Services, Inc. Chemical-enhanced package singulation process
KR101778832B1 (ko) 2010-11-02 2017-09-14 다이니폰 인사츠 가부시키가이샤 Ｌｅｄ 소자 탑재용 리드 프레임, 수지 부착 리드 프레임, 반도체 장치의 제조 방법 및 반도체 소자 탑재용 리드 프레임
CN102169867A (zh) * 2011-04-02 2011-08-31 上海凯虹科技电子有限公司 一种引线框架
JP2014022582A (ja) * 2012-07-19 2014-02-03 Hitachi Maxell Ltd 半導体装置の製造方法、及び半導体装置
JP6028454B2 (ja) * 2012-08-24 2016-11-16 大日本印刷株式会社 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP7265502B2 (ja) * 2020-03-19 2023-04-26 株式会社東芝 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JPH04280462A (ja) * 1991-03-08 1992-10-06 Mitsubishi Electric Corp リードフレームおよびこのリードフレームを使用した半導体装置
JPH0575006A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd リードフレーム及び樹脂封止型半導体装置
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
JP3426811B2 (ja) * 1995-10-18 2003-07-14 株式会社東芝 半導体装置およびその製造方法
JPH1022443A (ja) 1996-07-05 1998-01-23 Hitachi Cable Ltd リードフレーム
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US5977615A (en) * 1996-12-24 1999-11-02 Matsushita Electronics Corporation Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
US6100598A (en) * 1997-03-06 2000-08-08 Nippon Steel Semiconductor Corporation Sealed semiconductor device with positional deviation between upper and lower molds
JP2928190B2 (ja) 1997-04-09 1999-08-03 九州日本電気株式会社 テーピングリードフレーム
JP3027954B2 (ja) * 1997-04-17 2000-04-04 日本電気株式会社 集積回路装置、その製造方法
JP3892139B2 (ja) * 1998-03-27 2007-03-14 株式会社ルネサステクノロジ 半導体装置
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
JP2000188366A (ja) * 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
WO2001009932A1 (fr) 1999-07-30 2001-02-08 Nippon Sheet Glass Co., Ltd. Procede de decoupage de plaquette de semi-conducteur en puces et structure de rainure formee dans la zone de decoupage
JP3444410B2 (ja) 2000-03-23 2003-09-08 株式会社三井ハイテック リードフレームおよび半導体装置の製造方法
US6355502B1 (en) * 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same

Also Published As

Publication number Publication date
US6703694B2 (en) 2004-03-09
US20010045630A1 (en) 2001-11-29
JP2001326316A (ja) 2001-11-22

Similar Documents

Publication Publication Date Title
US6703696B2 (en) Semiconductor package
US6744118B2 (en) Frame for semiconductor package
US20040016994A1 (en) Semiconductor package and fabricating method thereof
US6882048B2 (en) Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
US6979886B2 (en) Short-prevented lead frame and method for fabricating semiconductor package with the same
JP4840893B2 (ja) 樹脂封止型半導体装置用フレーム
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4349541B2 (ja) 樹脂封止型半導体装置用フレーム
JP4822038B2 (ja) ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム
JP5585637B2 (ja) 樹脂封止型半導体装置用フレーム
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
US20020048851A1 (en) Process for making a semiconductor package
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
JP4416067B2 (ja) 樹脂封止型半導体装置の製造方法
JP2002026222A (ja) 樹脂封止型半導体装置用リードフレーム
JP4356960B2 (ja) 樹脂封止型半導体装置
JP2002026190A (ja) 樹脂封止型半導体装置
JP2002026192A (ja) リードフレーム
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
JP2001326317A (ja) 樹脂封止型半導体装置用フレーム
JP2002305267A (ja) 半導体装置およびその製造方法
JP2002026224A (ja) 樹脂封止型半導体装置
JP2002033434A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091022

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110930

R150 Certificate of patent or registration of utility model

Ref document number: 4840893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

EXPY Cancellation because of completion of term