JP2002026192A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JP2002026192A JP2002026192A JP2000200957A JP2000200957A JP2002026192A JP 2002026192 A JP2002026192 A JP 2002026192A JP 2000200957 A JP2000200957 A JP 2000200957A JP 2000200957 A JP2000200957 A JP 2000200957A JP 2002026192 A JP2002026192 A JP 2002026192A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- semiconductor device
- terminal parts
- molding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 個別モールドタイプの樹脂封止型半導体装置
の製造に用いられるリードフレームであって、モールド
時に端子面に樹脂の薄バリが発生しないようにできるリ
ードフレームを提供する。 【解決手段】 吊りリードで支持したダイパッド３上に
半導体素子４を搭載し、端子部５を半導体素子４上面の
電極と金属細線６で電気的に接続した後、半導体素子４
をモールドしてから、金型により個々の半導体装置に打
ち抜くことにより樹脂封止型半導体装置を製造するため
に用いられるリードフレームであって、端子部５を下方
に折り曲げて傾斜を付けた構成にする。モールド型１
１，１２にセットした時に、スプリング作用により端子
部５のモールド型１１への密着度が増し、モールド樹脂
が端子部５の裏側に入り込むのが防止されるので、端子
部５の裏面に薄バリを生じるのが軽減され、実装時にお
ける良好な半田メッキ性を確保することができる。
の製造に用いられるリードフレームであって、モールド
時に端子面に樹脂の薄バリが発生しないようにできるリ
ードフレームを提供する。 【解決手段】 吊りリードで支持したダイパッド３上に
半導体素子４を搭載し、端子部５を半導体素子４上面の
電極と金属細線６で電気的に接続した後、半導体素子４
をモールドしてから、金型により個々の半導体装置に打
ち抜くことにより樹脂封止型半導体装置を製造するため
に用いられるリードフレームであって、端子部５を下方
に折り曲げて傾斜を付けた構成にする。モールド型１
１，１２にセットした時に、スプリング作用により端子
部５のモールド型１１への密着度が増し、モールド樹脂
が端子部５の裏側に入り込むのが防止されるので、端子
部５の裏面に薄バリを生じるのが軽減され、実装時にお
ける良好な半田メッキ性を確保することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレーム上
に半導体素子を搭載し、その外囲、特に半導体素子の上
面側をモールド樹脂で封止した樹脂封止型半導体装置の
技術分野に属するものである。
に半導体素子を搭載し、その外囲、特に半導体素子の上
面側をモールド樹脂で封止した樹脂封止型半導体装置の
技術分野に属するものである。
【０００２】
【従来の技術】近年、基板実装の高密度化に伴い、基板
実装される半導体製品の小型化・薄型化が要求されてい
る。ＬＳＩも、高集積化によるチップ数の削減とパッケ
ージの小型・軽量化が厳しく要求され、いわゆるＣＳＰ
（Chip Size Package)の普及が急速に進んでいる。特
に、リードフレームを用いた薄型の半導体製品の開発に
おいては、リードフレームに半導体素子を搭載し、その
搭載面をモールド樹脂で封止する片面封止タイプの樹脂
封止型半導体装置が開発されている。
実装される半導体製品の小型化・薄型化が要求されてい
る。ＬＳＩも、高集積化によるチップ数の削減とパッケ
ージの小型・軽量化が厳しく要求され、いわゆるＣＳＰ
（Chip Size Package)の普及が急速に進んでいる。特
に、リードフレームを用いた薄型の半導体製品の開発に
おいては、リードフレームに半導体素子を搭載し、その
搭載面をモールド樹脂で封止する片面封止タイプの樹脂
封止型半導体装置が開発されている。
【０００３】図１は樹脂封止型半導体装置の一例を示す
断面図、図２はその封止樹脂を透視した状態で示す平面
図である。これらの図に示される樹脂封止型半導体装置
は、リードフレーム１の吊りリード２で支持されたダイ
パッド３に搭載された半導体素子４と、この半導体素子
４の上面の電極とリードフレーム１の端子部５とを電気
的に接続した金属細線６と、半導体素子４の上側とダイ
パッド３の下側とを含む半導体素子４の外囲領域を封止
した封止樹脂７とを備えている。この樹脂封止型半導体
装置は、いわゆるアウターリードが突き出ておらず、イ
ンナーリードとアウターリードの両者が端子部５として
一体となったノンリードタイプである。また、用いられ
ているリードフレーム１は、ダイパッド３が端子部より
上方に位置するようにハーフエッチングされている。こ
のような段差を形成しておくことにより、ダイパッド３
の下側にも封止樹脂７を存在させることができ、ダイパ
ッド非露出型であっても薄型を実現できる。
断面図、図２はその封止樹脂を透視した状態で示す平面
図である。これらの図に示される樹脂封止型半導体装置
は、リードフレーム１の吊りリード２で支持されたダイ
パッド３に搭載された半導体素子４と、この半導体素子
４の上面の電極とリードフレーム１の端子部５とを電気
的に接続した金属細線６と、半導体素子４の上側とダイ
パッド３の下側とを含む半導体素子４の外囲領域を封止
した封止樹脂７とを備えている。この樹脂封止型半導体
装置は、いわゆるアウターリードが突き出ておらず、イ
ンナーリードとアウターリードの両者が端子部５として
一体となったノンリードタイプである。また、用いられ
ているリードフレーム１は、ダイパッド３が端子部より
上方に位置するようにハーフエッチングされている。こ
のような段差を形成しておくことにより、ダイパッド３
の下側にも封止樹脂７を存在させることができ、ダイパ
ッド非露出型であっても薄型を実現できる。
【０００４】上記のようなノンリードタイプの樹脂封止
型半導体装置は、半導体素子のサイズが小型であるた
め、１枚のフレームの幅方向に複数列配列して製造する
マトリックスタイプが主流である。そして、最近では、
コストダウンの要求から、図３に示すような個別にモー
ルドするタイプから、図４に示すような一括してモール
ドするタイプへ移行することが考えられている。
型半導体装置は、半導体素子のサイズが小型であるた
め、１枚のフレームの幅方向に複数列配列して製造する
マトリックスタイプが主流である。そして、最近では、
コストダウンの要求から、図３に示すような個別にモー
ルドするタイプから、図４に示すような一括してモール
ドするタイプへ移行することが考えられている。
【０００５】個別モールドタイプは、図３（Ａ）に示す
ように、１枚のフレームＦ内に小さなサイズの個々のモ
ールドキャビティＣを分かれた状態で設けるようにし、
モールド後は金型により個別に打ち抜いて図３（Ｂ）に
示す半導体装置Ｓを得るものである。すなわち、半導体
素子を銀ペースト等によりリードフレームのダイパッド
上に搭載し、ワイヤーボンディングを実施した後、個々
の半導体素子を個別にモールドしてから、金型により個
々の半導体装置として打ち抜くのである。
ように、１枚のフレームＦ内に小さなサイズの個々のモ
ールドキャビティＣを分かれた状態で設けるようにし、
モールド後は金型により個別に打ち抜いて図３（Ｂ）に
示す半導体装置Ｓを得るものである。すなわち、半導体
素子を銀ペースト等によりリードフレームのダイパッド
上に搭載し、ワイヤーボンディングを実施した後、個々
の半導体素子を個別にモールドしてから、金型により個
々の半導体装置として打ち抜くのである。
【０００６】一括モールドタイプは、図４（Ａ）に示す
ように、１枚のフレームＦ内に大きなサイズの幾つかの
モールドキャビティＣを設けるようにし、その一つ一つ
のモールドキャビティＣ内には多数の半導体素子をマト
リックス状に配列し、それらの半導体素子を一括してモ
ールドした後、各リードフレームのグリッドリードＬの
ところをダイシングソーで切断して図４（Ｂ）に示す半
導体装置Ｓを得るものである。すなわち、半導体素子を
銀ペースト等によりリードフレームのダイパッド上に搭
載し、ワイヤーボンディングを実施した後、複数個配列
されている半導体素子を所定のキャビティサイズで一括
モールドしてから、ダイシングにより個片化するのであ
る。
ように、１枚のフレームＦ内に大きなサイズの幾つかの
モールドキャビティＣを設けるようにし、その一つ一つ
のモールドキャビティＣ内には多数の半導体素子をマト
リックス状に配列し、それらの半導体素子を一括してモ
ールドした後、各リードフレームのグリッドリードＬの
ところをダイシングソーで切断して図４（Ｂ）に示す半
導体装置Ｓを得るものである。すなわち、半導体素子を
銀ペースト等によりリードフレームのダイパッド上に搭
載し、ワイヤーボンディングを実施した後、複数個配列
されている半導体素子を所定のキャビティサイズで一括
モールドしてから、ダイシングにより個片化するのであ
る。
【０００７】
【発明が解決しようとする課題】上記した樹脂封止型半
導体装置の製造工程では、樹脂のモールド後に端子部の
裏面に樹脂が回り込んで薄バリが発生するが、実装時に
おける良好な半田メッキ性を確保するために、その樹脂
の薄バリをウォータージェットやレーザーにより除去し
ている。或いは、モールド時に樹脂シートを端子面に敷
いておき、バリの発生を防止することも行われている。
導体装置の製造工程では、樹脂のモールド後に端子部の
裏面に樹脂が回り込んで薄バリが発生するが、実装時に
おける良好な半田メッキ性を確保するために、その樹脂
の薄バリをウォータージェットやレーザーにより除去し
ている。或いは、モールド時に樹脂シートを端子面に敷
いておき、バリの発生を防止することも行われている。
【０００８】しかしながら、前者の方法では、樹脂の薄
バリを完全に除去するのが難しく、できたとしても時間
がかかるという問題点があった。また後者の方法では、
特に一括モールドタイプにおいてはモールド時の押さえ
が弱く、樹脂が回り込んでしまうため、完全にはバリを
無くすことはできなかった。
バリを完全に除去するのが難しく、できたとしても時間
がかかるという問題点があった。また後者の方法では、
特に一括モールドタイプにおいてはモールド時の押さえ
が弱く、樹脂が回り込んでしまうため、完全にはバリを
無くすことはできなかった。
【０００９】本発明は、このような問題点に鑑みてなさ
れたものであり、その目的とするところは、特に個別モ
ールドタイプの樹脂封止型半導体装置の製造に用いられ
るリードフレームであって、モールド時に端子面に樹脂
の薄バリが発生しないようにできるリードフレームを提
供することにある。
れたものであり、その目的とするところは、特に個別モ
ールドタイプの樹脂封止型半導体装置の製造に用いられ
るリードフレームであって、モールド時に端子面に樹脂
の薄バリが発生しないようにできるリードフレームを提
供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係るリードフレームは、吊りリードで支持
したダイパッド上に半導体素子を搭載し、端子部を半導
体素子上面の電極と金属細線で電気的に接続した後、半
導体素子をモールドしてから、金型により個々の半導体
装置に打ち抜くことにより樹脂封止型半導体装置を製造
するために用いられるリードフレームであって、端子部
を下方に折り曲げて傾斜を付けたことを特徴としてい
る。
め、本発明に係るリードフレームは、吊りリードで支持
したダイパッド上に半導体素子を搭載し、端子部を半導
体素子上面の電極と金属細線で電気的に接続した後、半
導体素子をモールドしてから、金型により個々の半導体
装置に打ち抜くことにより樹脂封止型半導体装置を製造
するために用いられるリードフレームであって、端子部
を下方に折り曲げて傾斜を付けたことを特徴としてい
る。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１２】図５は本発明に係るリードフレームの一例
を示すもので、図５（Ａ）は平面図、図５（Ｂ）は図５
（Ａ）のＸ−Ｘ断面図である。
を示すもので、図５（Ａ）は平面図、図５（Ｂ）は図５
（Ａ）のＸ−Ｘ断面図である。
【００１３】図示のように、リードフレーム１は、周辺
部からの４本の吊りリード２でダイパッド３を支持し、
そのダイパッド３に向けて周囲４辺からそれぞれ４本ず
つ端子部５が突き出た状態になっている。そして、各端
子部５はその付け根のところで折り曲げられ、下方に向
けて傾斜した状態になっている。すなわち、機械加工で
先端を曲げ加工することで僅かな角度で下向きの傾斜が
付けられている。通常、このようなリードフレーム１が
一枚のフレームに複数個並んだ状態で配列されている。
部からの４本の吊りリード２でダイパッド３を支持し、
そのダイパッド３に向けて周囲４辺からそれぞれ４本ず
つ端子部５が突き出た状態になっている。そして、各端
子部５はその付け根のところで折り曲げられ、下方に向
けて傾斜した状態になっている。すなわち、機械加工で
先端を曲げ加工することで僅かな角度で下向きの傾斜が
付けられている。通常、このようなリードフレーム１が
一枚のフレームに複数個並んだ状態で配列されている。
【００１４】このリードフレーム１を用いて樹脂封止型
半導体装置を製造する手順は次のようである。まず、リ
ードフレーム１における吊りリード２に支持されたダイ
パッド３の上に半導体素子を銀ペーストにより搭載し、
端子部５と半導体素子の上面の電極との間にワイヤーボ
ンディングを実施した後、モールド型にセットして個別
にモールドしてから、金型により個々の半導体装置に打
ち抜く。
半導体装置を製造する手順は次のようである。まず、リ
ードフレーム１における吊りリード２に支持されたダイ
パッド３の上に半導体素子を銀ペーストにより搭載し、
端子部５と半導体素子の上面の電極との間にワイヤーボ
ンディングを実施した後、モールド型にセットして個別
にモールドしてから、金型により個々の半導体装置に打
ち抜く。
【００１５】図６は図５に示すリードフレームを用いた
場合のモールド工程の説明図である。図示のように、半
導体素子４を搭載し、金属細線６によるワイヤーボンデ
ィングを終えたリードフレーム１をモールド型の下型１
１に載置し、上方から上型１２を被せるようにセットす
る。この場合、下型１１にリードフレーム１を載せた状
態では、端子部５の傾斜により全体が少し浮いた状態に
なるが、上型１２を被せることにより、リードフレーム
１の周辺部が押圧され、端子部５は下型１１の表面に沿
って真っ直ぐになり、端子部５はバネの力で下型１１の
表面に押し付けられて密着した状態になる。したがっ
て、この状態でモールドを行うと、端子部５の裏側に樹
脂が入り込むのが防止され、バリの発生を無くすか若し
くは軽減することができる。
場合のモールド工程の説明図である。図示のように、半
導体素子４を搭載し、金属細線６によるワイヤーボンデ
ィングを終えたリードフレーム１をモールド型の下型１
１に載置し、上方から上型１２を被せるようにセットす
る。この場合、下型１１にリードフレーム１を載せた状
態では、端子部５の傾斜により全体が少し浮いた状態に
なるが、上型１２を被せることにより、リードフレーム
１の周辺部が押圧され、端子部５は下型１１の表面に沿
って真っ直ぐになり、端子部５はバネの力で下型１１の
表面に押し付けられて密着した状態になる。したがっ
て、この状態でモールドを行うと、端子部５の裏側に樹
脂が入り込むのが防止され、バリの発生を無くすか若し
くは軽減することができる。
【００１６】
【発明の効果】以上説明したように、本発明のリードフ
レームは、吊りリードで支持したダイパッド上に半導体
素子を搭載し、端子部を半導体素子上面の電極と金属細
線で電気的に接続した後、半導体素子をモールドしてか
ら、金型により個々の半導体装置に打ち抜くことにより
樹脂封止型半導体装置を製造するために用いられるリー
ドフレームであって、端子部を下方に折り曲げて傾斜を
付けたことを特徴としているので、モールド型にセット
した時に、スプリング作用により端子部のモールド型へ
の密着度が増し、モールド樹脂が端子部の裏側に入り込
むのが防止されるので、端子部の裏面に薄バリを生じる
のが軽減され、従来行っていたバリ取りの工程を行わな
くても、実装時における良好な半田メッキ性を確保する
ことができる。
レームは、吊りリードで支持したダイパッド上に半導体
素子を搭載し、端子部を半導体素子上面の電極と金属細
線で電気的に接続した後、半導体素子をモールドしてか
ら、金型により個々の半導体装置に打ち抜くことにより
樹脂封止型半導体装置を製造するために用いられるリー
ドフレームであって、端子部を下方に折り曲げて傾斜を
付けたことを特徴としているので、モールド型にセット
した時に、スプリング作用により端子部のモールド型へ
の密着度が増し、モールド樹脂が端子部の裏側に入り込
むのが防止されるので、端子部の裏面に薄バリを生じる
のが軽減され、従来行っていたバリ取りの工程を行わな
くても、実装時における良好な半田メッキ性を確保する
ことができる。
【図１】樹脂封止型半導体装置の一例を示す断面図であ
る。
る。
【図２】図１に示す樹脂封止型半導体装置の平面図であ
る。
る。
【図３】個別モールドタイプの説明図である。
【図４】一括モールドタイプの説明図である。
【図５】図５（Ａ）は本発明に係るリードフレームの一
例を示す平面図、図５（Ｂ）は図５（Ａ）のＸ−Ｘ断面
図である。
例を示す平面図、図５（Ｂ）は図５（Ａ）のＸ−Ｘ断面
図である。
【図６】図５に示すリードフレームを用いた場合のモー
ルド工程の説明図である。
ルド工程の説明図である。
１ リードフレーム ２ 吊りリード ３ ダイパッド ４ 半導体素子 ５ 端子部 ６ 金属細線 ７ 封止樹脂 １１ 下型 １２ 上型
Claims (1)
- 【請求項１】 吊りリードで支持したダイパッド上に半
導体素子を搭載し、端子部を半導体素子上面の電極と金
属細線で電気的に接続した後、半導体素子をモールドし
てから、金型により個々の半導体装置に打ち抜くことに
より樹脂封止型半導体装置を製造するために用いられる
リードフレームであって、端子部を下方に折り曲げて傾
斜を付けたことを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200957A JP2002026192A (ja) | 2000-07-03 | 2000-07-03 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200957A JP2002026192A (ja) | 2000-07-03 | 2000-07-03 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002026192A true JP2002026192A (ja) | 2002-01-25 |
Family
ID=18698742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000200957A Pending JP2002026192A (ja) | 2000-07-03 | 2000-07-03 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002026192A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005535135A (ja) * | 2002-08-05 | 2005-11-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電気的な基板フレームの製造のための方法、表面実装可能な半導体素子の製造のための方法及び基板フレームストリップ |
| US7695990B2 (en) | 2002-08-05 | 2010-04-13 | Osram Opto Semiconductors Gmbh | Fabricating surface mountable semiconductor components with leadframe strips |
| JP2013165285A (ja) * | 2013-04-18 | 2013-08-22 | Renesas Electronics Corp | 半導体装置 |
| US8853842B2 (en) | 2010-02-26 | 2014-10-07 | Renesas Electronics Corporation | Semiconductor device sealed with a resin molding |
-
2000
- 2000-07-03 JP JP2000200957A patent/JP2002026192A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005535135A (ja) * | 2002-08-05 | 2005-11-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電気的な基板フレームの製造のための方法、表面実装可能な半導体素子の製造のための方法及び基板フレームストリップ |
| US7695990B2 (en) | 2002-08-05 | 2010-04-13 | Osram Opto Semiconductors Gmbh | Fabricating surface mountable semiconductor components with leadframe strips |
| JP4653484B2 (ja) * | 2002-08-05 | 2011-03-16 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電気的な基板フレームの製造のための方法、表面実装可能な半導体素子の製造のための方法及び半導体素子の製造のための方法 |
| US8853842B2 (en) | 2010-02-26 | 2014-10-07 | Renesas Electronics Corporation | Semiconductor device sealed with a resin molding |
| JP2013165285A (ja) * | 2013-04-18 | 2013-08-22 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1662565B1 (en) | Semiconductor package | |
| US6710430B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| US6744118B2 (en) | Frame for semiconductor package | |
| US6674154B2 (en) | Lead frame with multiple rows of external terminals | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| US6979886B2 (en) | Short-prevented lead frame and method for fabricating semiconductor package with the same | |
| US20020149090A1 (en) | Lead frame and semiconductor package | |
| JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4840893B2 (ja) | 樹脂封止型半導体装置用フレーム | |
| JP5971531B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2002026192A (ja) | リードフレーム | |
| JP4416067B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4475785B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP5467506B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP5585637B2 (ja) | 樹脂封止型半導体装置用フレーム | |
| JP2002026222A (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP4356960B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2002026168A (ja) | 半導体装置およびその製造方法 | |
| JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR20030079170A (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JP2002026224A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090415 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090805 |