[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4356960B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP4356960B2
JP4356960B2 JP2000200955A JP2000200955A JP4356960B2 JP 4356960 B2 JP4356960 B2 JP 4356960B2 JP 2000200955 A JP2000200955 A JP 2000200955A JP 2000200955 A JP2000200955 A JP 2000200955A JP 4356960 B2 JP4356960 B2 JP 4356960B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
resin
lead
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000200955A
Other languages
English (en)
Other versions
JP2002026191A (ja
Inventor
知加雄 池永
幸治 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2000200955A priority Critical patent/JP4356960B2/ja
Publication of JP2002026191A publication Critical patent/JP2002026191A/ja
Application granted granted Critical
Publication of JP4356960B2 publication Critical patent/JP4356960B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、リードフレーム上に半導体素子を搭載し、その外囲、特に半導体素子の上面側をモールド樹脂で封止した樹脂封止型半導体装置の技術分野に属するものである。
【0002】
【従来の技術】
近年、基板実装の高密度化に伴い、基板実装される半導体製品の小型化・薄型化が要求されている。LSIも、高集積化によるチップ数の削減とパッケージの小型・軽量化が厳しく要求され、いわゆるCSP(Chip Size Package)の普及が急速に進んでいる。特に、リードフレームを用いた薄型の半導体製品の開発においては、リードフレームに半導体素子を搭載し、その搭載面をモールド樹脂で封止する片面封止タイプの樹脂封止型半導体装置が開発されている。
【0003】
図1は樹脂封止型半導体装置の一例を示す断面図、図2はその封止樹脂を透視した状態で示す平面図である。これらの図に示される樹脂封止型半導体装置は、リードフレーム1の吊りリード2で支持されたダイパッド3に搭載された半導体素子4と、この半導体素子4の上面の電極とリードフレーム1の端子部5とを電気的に接続した金属細線6と、半導体素子4の上側とダイパッド3の下側とを含む半導体素子4の外囲領域を封止した封止樹脂7とを備えている。この樹脂封止型半導体装置は、いわゆるアウターリードが突き出ておらず、インナーリードとアウターリードの両者が端子部5として一体となったノンリードタイプである。また、用いられているリードフレーム1は、ダイパッド3が端子部より上方に位置するようにハーフエッチングされている。このように段差を有しているので、ダイパッド3の下側にも封止樹脂7を存在させることができ、ダイパッド非露出型であっても薄型を実現している。
【0004】
上記のようなノンリードタイプの樹脂封止型半導体装置は、半導体素子のサイズが小型であるため、1枚のフレームの幅方向に複数列配列して製造するマトリックスタイプが主流である。そして、最近では、コストダウンの要求から、図3に示すような個別にモールドするタイプから、図4に示すような一括してモールドするタイプへ移行することも考えられている。
【0005】
個別モールドタイプは、図3(A)に示すように、1枚のフレームF内に小さなサイズの個々のモールドキャビティCを分かれた状態で設けるようにし、モールド後は金型により個別に打ち抜いて図3(B)に示す半導体装置Sを得るものである。すなわち、半導体素子を銀ペースト等によりリードフレームのダイパッド上に搭載し、ワイヤーボンディングを実施した後、個々の半導体素子を個別にモールドしてから、金型により個々の半導体装置として打ち抜くのである。
【0006】
一括モールドタイプは、図4(A)に示すように、1枚のフレームF内に大きなサイズの幾つかのモールドキャビティCを設けるようにし、その一つ一つのモールドキャビティC内には多数の半導体素子をマトリックス状に配列し、それらの半導体素子を一括してモールドした後、各リードフレームのグリッドリードLのところをダイシングソーで切断して図4(B)に示す半導体装置Sを得るものである。すなわち、半導体素子を銀ペースト等によりリードフレームのダイパッド上に搭載し、ワイヤーボンディングを実施した後、複数個配列されている半導体素子を所定のキャビティサイズで一括モールドしてから、ダイシングにより個片化するのである。
【0007】
【発明が解決しようとする課題】
上記した樹脂封止型半導体装置においては、半導体素子の発熱による熱がダイパッドを通じて吊りリードへ伝わる。この時、金属と樹脂との熱膨張係数の違いから、吊りリードが封止樹脂から剥離することがある。そこで、この剥離を防止するために、吊りリードの途中に突起部を設けた形状にしたり、図2に示したように、吊りリード2の先端を二股に分岐させたいわゆるフィッシュテール形状とすることで剥離を防止することが行われている。
【0008】
図5は樹脂封止型半導体装置の一例を示す背面図である。特に同図のようなフィッシュテール形状の吊りリード2を有する個別モールドタイプに限ったことではないが、樹脂封止型半導体装置においては、同図に示されるように、設計上、吊りリード2とそれに隣接する端子部5の間が最も狭くなる。したがって、この樹脂封止型半導体装置Sを基板に実装する際に、裏面側にて封止樹脂7から露出した吊りリード2とそれに隣接する端子部5の間において半田ブリッジによる短絡事故が発生しやすいという問題がある。そこで、図示のように端子部5の角取りをするが、接続のための面積が小さくなってしまうし、設計通りにエッチングするのは困難である。
【0009】
本発明は、このような問題点に鑑みてなされたものであり、その目的とするところは、特に個別モールドタイプであって、実装時における半田の短絡事故を起こさないようにした樹脂封止型半導体装置を提供することにある。
【0010】
【課題を解決するための手段】
上記の目的を達成するため、本発明の樹脂封止型半導体装置は、半導体素子をリードフレームのダイパッド上に搭載し、ワイヤーボンディングを実施した後、個々の半導体素子を個別にモールドしてから、金型により個々の半導体装置として打ち抜いて製造される個別モールドタイプの樹脂封止型半導体装置であって、リードフレームの吊りリードで支持されたダイパッド上に搭載された半導体素子と、この半導体素子の上面の電極とリードフレームの端子部とを電気的に接続した金属細線と、リードフレームの端子部が側面から僅かに突出するとともに端子部の下面が外部端子として露出した状態で、金属細線を含む半導体素子の外囲領域を封止してなる封止樹脂とを備え、リードフレームの吊りリードが端子部と同様に封止樹脂の側面に突出部を有するとともに、吊りリードにおける少なくともその突出部を含む先端側を先端部分とした時に、その先端部分以外の裏面側が、外側境界線がモールドキャビティの空間よりも内側に位置するようにハーフエッチングされており、封止樹脂がそのハーフエッチング部分を覆って、先端部分の下面露出していることを特徴としている。
【0011】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。
【0012】
図6は本発明の樹脂封止型半導体装置の製造に使用するフレームの一例を示す背面図である。
【0013】
図6では1つのリードフレームを示しているが、実際は、例えば図3(A)に示すように、モールドキャビティCに対応して1枚の金属フレームFに3個のリードフレームが複数列並んで配置されている。そして、各リードフレームでは4本の吊りリード2によりダイパッド3が支持されている。さらに、吊りリード2はフィッシュテール形状になっており、その吊りリード2の裏面がハーフエッチングされて、図6の斜線で示す部分が薄くなっている。ここで、吊りリード2のハーフエッチング部分の外側境界線αは、モールドキャビティの空間よりも内側に位置するように設計されている。
【0014】
このフレームFを用いて樹脂封止型半導体装置を製造する手順は次のようである。まず、フレームFの各リードフレームにおけるダイパッド3の上にそれぞれ半導体素子を銀ペーストにより搭載し、端子部5と半導体素子の上面の電極との間にワイヤーボンディングを実施した後、個々の半導体素子を個別に囲むモールド用キャビティを用いてモールドを実施してから、金型により個々の半導体装置に打ち抜く。この場合、モールド樹脂にかからないように僅かに外側を打ち抜いて端子部5を切断する。
【0015】
このようにして製造された樹脂封止型半導体装置の裏面を図7に示す。この樹脂封止型半導体装置Sでは、リードフレームの各端子部5が封止樹脂7の側面から僅かに突出するとともに、端子部5の下面が外部端子として露出した状態となる。そして、リードフレームの吊りリード2は、端子部5と同様に封止樹脂7の側面に突出部を有しており、この突出部を含む先端部分2aのところを除いて封止樹脂7が吊りリード2の裏面側を覆っている。すなわち、少なくとも突出部を含む大きさの先端部分2aはその下面が露出した状態になる。
【0016】
このように吊りリード2の先端部分2a以外のところは、裏面がハーフエッチングされて薄くなっているため、モールド時に封止樹脂が吊りリード2の裏面側に侵入し、図7の如く封止樹脂7が吊りリード2の先端部分2a以外の下面を覆った状態になる。したがって、半導体装置の裏面側に露出した金属部分が充分な間隔を保持した状態になるため、基板に実装する際に半田が金属部分を繋ぐことがない。
【0017】
ここで、仮に吊りリード2の裏面をすべてハーフエッチングした場合を考えると、モールドした際に吊りリード2の裏面は封止樹脂に覆われて隠れるが、封止樹脂の側面から突き出た部分が底面から浮いた状態となる。したがって、金型により個々の半導体装置に打ち抜く時に、図8に示すように、吊りリード2の突出部はダイ11の表面から浮いた状態になり、ポンチ12でカットした時にバリが発生する。これに対し、図6のリードフレームでは、吊りリード2の先端部分2aを残して裏面をハーフエッチングしているので、モールドした際に突出部と半導体装置の裏面は同一面となり、個々の半導体装置に打ち抜く際に、図9に示す如く、吊りリード2の突出部はダイ11の表面から浮かず、ポンチ12でカットした時にバリは発生しない。この場合、吊りリード2の先端部分2aの寸法aを0.1mm以上にすることにより、先端部分2aの押さえが利くので、カット時に脱落等が発生しない。
【0018】
なお、通常はダイパッド3の下側もハーフエッチングするので、それと同時に吊りリード2の裏面側をハーフエッチングすればよい。
【0019】
また、上記の説明では、フィッシュテール形状にした吊りリードの場合を例に挙げて説明したが、この形状の吊りリードの場合に限定されないことは言うまでもない。
【0020】
【発明の効果】
以上説明したように、本発明は、半導体素子をリードフレームのダイパッド上に搭載し、ワイヤーボンディングを実施した後、個々の半導体素子を個別にモールドしてから、金型により個々の半導体装置として打ち抜いて製造される個別モールドタイプの樹脂封止型半導体装置であって、リードフレームの吊りリードで支持されたダイパッド上に搭載された半導体素子と、この半導体素子の上面の電極とリードフレームの端子部とを電気的に接続した金属細線と、リードフレームの端子部が側面から僅かに突出するとともに端子部の下面が外部端子として露出した状態で、金属細線を含む半導体素子の外囲領域を封止してなる封止樹脂とを備え、リードフレームの吊りリードが端子部と同様に封止樹脂の側面に突出部を有するとともに、吊りリードにおける少なくともその突出部を含む先端側を先端部分とした時に、その先端部分以外の裏面側が、外側境界線がモールドキャビティの空間よりも内側に位置するようにハーフエッチングされており、封止樹脂がそのハーフエッチング部分を覆って、先端部分の下面露出している構成としたので、半導体装置の裏面側に露出した金属部分が充分な間隔を保持した状態になるため、基板実装時において半田ブリッジによる短絡事故を無くすことができる。しかも、吊りリードの先端部分と半導体装置の裏面は同一面となることから、モールドした後で個々の半導体装置に打ち抜く際に、吊りリードの先端部分を押さえることができ、カットバリの発生を防止することができる。
【図面の簡単な説明】
【図1】樹脂封止型半導体装置の一例を示す断面図である。
【図2】図1に示す樹脂封止型半導体装置の平面図である。
【図3】個別モールドタイプの説明図である。
【図4】一括モールドタイプの説明図である。
【図5】樹脂封止型半導体装置の一例を示す背面図である。
【図6】本発明の樹脂封止型半導体装置の製造に使用するフレームの一例を示す背面図である。
【図7】図6に示すフレームを使用して製造された樹脂封止型半導体装置の背面図である。
【図8】金型により個々の半導体装置に打ち抜く時にバリが発生する様子を示す説明図である。
【図9】金型により個々の半導体装置に打ち抜く時にバリが発生しない様子を示す説明図である。
【符号の説明】
1 リードフレーム
2 吊りリード
3 ダイパッド
4 半導体素子
5 端子部
6 金属細線
7 封止樹脂
10 リードフレーム
11 ダイ
12 ポンチ
C モールドキャビティ
F フレーム
L グリッドリード
S 半導体装置

Claims (1)

  1. 半導体素子をリードフレームのダイパッド上に搭載し、ワイヤーボンディングを実施した後、個々の半導体素子を個別にモールドしてから、金型により個々の半導体装置として打ち抜いて製造される個別モールドタイプの樹脂封止型半導体装置であって、リードフレームの吊りリードで支持されたダイパッド上に搭載された半導体素子と、この半導体素子の上面の電極とリードフレームの端子部とを電気的に接続した金属細線と、リードフレームの端子部が側面から僅かに突出するとともに端子部の下面が外部端子として露出した状態で、金属細線を含む半導体素子の外囲領域を封止してなる封止樹脂とを備え、リードフレームの吊りリードが端子部と同様に封止樹脂の側面に突出部を有するとともに、吊りリードにおける少なくともその突出部を含む先端側を先端部分とした時に、その先端部分以外の裏面側が、外側境界線がモールドキャビティの空間よりも内側に位置するようにハーフエッチングされており、封止樹脂がそのハーフエッチング部分を覆って、先端部分の下面露出していることを特徴とする樹脂封止型半導体装置。
JP2000200955A 2000-07-03 2000-07-03 樹脂封止型半導体装置 Expired - Lifetime JP4356960B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000200955A JP4356960B2 (ja) 2000-07-03 2000-07-03 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000200955A JP4356960B2 (ja) 2000-07-03 2000-07-03 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2002026191A JP2002026191A (ja) 2002-01-25
JP4356960B2 true JP4356960B2 (ja) 2009-11-04

Family

ID=18698740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000200955A Expired - Lifetime JP4356960B2 (ja) 2000-07-03 2000-07-03 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP4356960B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512784B2 (ja) * 2012-11-26 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2002026191A (ja) 2002-01-25

Similar Documents

Publication Publication Date Title
US6703696B2 (en) Semiconductor package
US6744118B2 (en) Frame for semiconductor package
JPH05226564A (ja) 半導体装置
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US6882048B2 (en) Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
JP4840893B2 (ja) 樹脂封止型半導体装置用フレーム
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4349541B2 (ja) 樹脂封止型半導体装置用フレーム
US20020048851A1 (en) Process for making a semiconductor package
JP4356960B2 (ja) 樹脂封止型半導体装置
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
JP5585637B2 (ja) 樹脂封止型半導体装置用フレーム
JP4416067B2 (ja) 樹脂封止型半導体装置の製造方法
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2002026190A (ja) 樹脂封止型半導体装置
JP2002026222A (ja) 樹脂封止型半導体装置用リードフレーム
JP2002026192A (ja) リードフレーム
KR100187714B1 (ko) 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR20030079170A (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
JP2002026224A (ja) 樹脂封止型半導体装置
JP2001326317A (ja) 樹脂封止型半導体装置用フレーム
JP2002033434A (ja) 樹脂封止型半導体装置
KR19980015779U (ko) 반도체 패키지의 열방출 구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4356960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

EXPY Cancellation because of completion of term