JP5467506B2 - 樹脂封止型半導体装置及びその製造方法 - Google Patents
樹脂封止型半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5467506B2 JP5467506B2 JP2009231140A JP2009231140A JP5467506B2 JP 5467506 B2 JP5467506 B2 JP 5467506B2 JP 2009231140 A JP2009231140 A JP 2009231140A JP 2009231140 A JP2009231140 A JP 2009231140A JP 5467506 B2 JP5467506 B2 JP 5467506B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- frame
- lead
- terminal
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、リードフレーム上に半導体素子を搭載し、その外囲、特に半導体素子の上面側をモールド樹脂で封止した樹脂封止型半導体装置の技術分野に属するものである。
近年、基板実装の高密度化に伴い、基板実装される半導体製品の小型化・薄型化が要求されている。ＬＳＩも、高集積化によるチップ数の削減とパッケージの小型・軽量化が厳しく要求され、いわゆるＣＳＰ（Chip Size Package)の普及が急速に進んでいる。特に、リードフレームを用いた薄型の半導体製品の開発においては、リードフレームに半導体素子を搭載し、その搭載面をモールド樹脂で封止する片面封止タイプの樹脂封止型半導体装置が開発されている。
図１は樹脂封止型半導体装置の一例を示す断面図、図２はその平面図である。これらの図に示される樹脂封止型半導体装置は、リードフレーム１の吊りリード２で支持されたダイパッド３に搭載された半導体素子４と、この半導体素子４の上面の電極とリードフレーム１の端子部５とを電気的に接続した金属細線６と、半導体素子４の上側とダイパッド３の下側とを含む半導体素子４の外囲領域を封止した封止樹脂７とを備えている。この樹脂封止型半導体装置は、いわゆるアウターリードが突き出ておらず、インナーリードとアウターリードの両者が端子部５として一体となったノンリードタイプである。また、用いられているリードフレーム１は、ダイパッド３が端子部より上方に位置するようにハーフエッチングされている。このように段差を有しているので、ダイパッド３の下側にも封止樹脂７を存在させることができ、ダイパッド非露出型であっても薄型を実現している。
上記のようなノンリードタイプの樹脂封止型半導体装置は、半導体素子のサイズが小型であるため、１枚のフレームの幅方向に複数列配列して製造するマトリックスタイプが主流である。そして、最近では、コストダウンの要求から、図３に示すような個別にモールドするタイプから、図４に示すような一括してモールドするタイプへ移行することが考えられている。
個別モールドタイプは、図３（Ａ）に示すように、１枚のフレームＦ内に小さなサイズの個々のモールドキャビティＣを分かれた状態で設けるようにし、モールド後は金型により個別に打ち抜いて図３（Ｂ）に示す半導体装置Ｓを得るものである。すなわち、半導体素子を銀ペースト等によりリードフレームのダイパッド上に搭載し、ワイヤーボンディングを実施した後、個々の半導体素子を個別にモールドしてから、金型により個々の半導体装置として打ち抜くのである。
一括モールドタイプは、図４（Ａ）に示すように、１枚のフレームＦ内に大きなサイズの幾つかのモールドキャビティＣを設けるようにし、その一つ一つのモールドキャビティＣ内には多数の半導体素子をマトリックス状に配列し、それらの半導体素子を一括してモールドした後、各リードフレームのグリッドリードＬのところをダイシングソーで切断して図４（Ｂ）に示す半導体装置Ｓを得るものである。すなわち、半導体素子を銀ペースト等によりリードフレームのダイパッド上に搭載し、ワイヤーボンディングを実施した後、複数個配列されている半導体素子を所定のキャビティサイズで一括モールドしてから、ダイシングにより個片化するのである。
上記したように、一括モールドタイプの製造工程では、マトリックス状に配列した複数の半導体素子を一括してモールドし、その後でダイシングにより個片化する。この場合、グリッドリードのところをダイシングソーで切断するが、それと同時に端子部をグリッドリードから切り離すようになっている。
一般に、エッチング加工で製品を製造する場合、設計で直角にデザインされた箇所は、エッチング工程を経た仕上がり状態においてどうしても丸みを帯びた形状（Ｒ形状）となる。上記した一括モールドタイプの半導体装置用のフレームにおいても、図５に示す如く、グリッドリードＬと端子部５との接続部分を直角に設計してあっても、エッチング加工はこの設計通りにはできず、点線のような丸みを持ったＲ形状になる。そして、端子部５の付け根のところでＲ形状が大きくなると、カットラインαでのダイシングにより個片化した際、図６に示すように、個片化された半導体装置における封止樹脂７のカット面に露出する端子部５の切断面が点線で示すように拡大して互いに近接するため、基板搭載時に半田ブリッジによる短絡事故が発生しかねないといった問題を生じる。
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、一括モールドタイプの半導体装置であって、基板搭載時に半田ブッリジ等の事故を起こさないようにした樹脂封止型半導体装置及びその製造方法を提供することにある。
上記の目的を達成するため、本発明に係る樹脂封止型半導体装置は、複数のリードフレームが端子部を突設したグリッドリードを介してマトリックス状に配列されたフレームを用い、その各リードフレームにおける吊りリードで支持されたダイパッド上にそれぞれ半導体素子を配列し、それらの半導体素子を一括してモールドした後、各リードフレームの端子部を残すようにしてグリッドリードのところをダイシングソーで切断して個片化することにより製造されるノンリードタイプの樹脂封止型半導体装置であって、用いるフレームが、各端子部の付け根付近に表面又は裏面からハーフエッチング加工を施して端子部の幅方向全体にわたる薄肉部を形成したものであり、封止樹脂のカット面及び封止樹脂下面の端部に前記端子部が複数隣接して形成され、封止樹脂のカット面に露出する端子部の面積が端子部内部の断面より小さく形成され、隣接する端子部同士の間隔が近接しない状態に保たれていることを特徴とする。
上記の樹脂封止型半導体装置の製造方法は、 複数のリードフレームが端子部を突設したグリッドリードを介してマトリックス状に配列されたフレームを用い、その各リードフレームにおける吊りリードで支持されたダイパッド上にそれぞれ半導体素子を配列し、それらの半導体素子を一括してモールドした後、各リードフレームの端子部を残すようにしてグリッドリードのところをダイシングソーで切断して個片化するノンリードタイプの樹脂封止型半導体装置を製造する方法において、各端子部の付け根付近に表面又は裏面からハーフエッチング加工を施して端子部の幅方向全体にわたる薄肉部を形成したフレームを用い、封止樹脂のカット面及び封止樹脂下面の端部に前記端子部が複数隣接して形成され、封止樹脂のカット面に露出する端子部の面積が端子部内部の断面より小さく形成され、隣接する端子部同士の間隔が近接しない状態に保たれているようにすることを特徴とする。
以上説明したように、本発明は、複数のリードフレームが端子部を突設したグリッドリードを介してマトリックス状に配列されたフレームを用い、その各リードフレームにおける吊りリードで支持されたダイパッド上にそれぞれ半導体素子を配列し、それらの半導体素子を一括してモールドした後、各リードフレームの端子部を残すようにしてグリッドリードのところをダイシングソーで切断して個片化することで製造されるノンリードタイプの樹脂封止型半導体装置であって、用いるフレームが、各端子部の付け根付近に表面又は裏面からハーフエッチング加工を施して端子部の幅方向全体にわたる薄肉部を形成したものであり、封止樹脂のカット面及び封止樹脂下面の端部に前記端子部が複数隣接して形成され、封止樹脂のカット面に露出する端子部の面積が端子部内部の断面より小さく形成され、隣接する端子部同士の間隔が近接しない状態に保たれていることから、基板搭載時に半田ブリッジ等の事故が発生することがない。
次に、本発明の実施の形態を図面を参照して説明する。図７は本発明に係る樹脂封止型半導体装置の製造に用いるフレームの一例を示す平面図、図８は図７に示すフレームの一部拡大平面図、図９は図８のＡ−Ａ断面図である。
これらの図においてＦはリードフレーム用の１枚の金属フレームで、３×４個のリードフレーム１０がグリッドリードＬを介してマトリックス状に配置されている。グリッドリードＬは、隣接するリードフレーム１０の端子部５を接続しているところである。そして、図８及び図９に示すように、グリッドリードＬと端子部５の付け根付近を含む領域に、表面からのハーフエッチングにより薄肉部１１が設けられ、この薄肉部１１はダイシングソーによるカットラインαより外側まで形成されている。したがって、フレームＦのエッチング時に端子部５の付け根のところにＲ形状が発生したとしても、ハーフエッチング無しと比較し板厚が薄くなった分Ｒが小さくなり、カットラインαのところでは端子部５の断面積が大きくなることがない。
このフレームＦを用いて樹脂封止型半導体装置を製造する手順は次のようである。まず、フレームＦの各リードフレーム１０におけるダイパッド３の上にそれぞれ半導体素子を銀ペーストにより搭載し、端子部５と半導体素子の上面の電極との間にワイヤーボンディングを実施した後、１２個配列されている半導体素子を所定のキャビティサイズで一括モールドしてから、各リードフレームの端子部５を残すようにしてダイシングラインαのところをダイシングソーで切断して個片化する。
このように個片化して製造された樹脂封止型半導体装置は、封止樹脂のカット面に露出する端子部５の面積が大きくならず、隣接する端子部５同士の間隔が充分保たれた状態になるので、基板搭載時に半田ブリッジ等の事故が発生することがない。
なお、上記の例では、グリッドリードと端子部の付け根付近における表側に薄肉部１１を設けたが、裏面からのハーフエッチングで裏側に薄肉部を設けても同様な効果が得られる。
１ リードフレーム
２ リード
３ ダイパッド
４ 半導体素子
５ 端子部
６ 金属細線
７ 封止樹脂
１０ リードフレーム
１１ 薄肉部
Ｃ モールドキャビティ
Ｆ フレーム
Ｌ グリッドリード
Ｓ 半導体装置
α カットライン
２ リード
３ ダイパッド
４ 半導体素子
５ 端子部
６ 金属細線
７ 封止樹脂
１０ リードフレーム
１１ 薄肉部
Ｃ モールドキャビティ
Ｆ フレーム
Ｌ グリッドリード
Ｓ 半導体装置
α カットライン
Claims (2)
- 複数のリードフレームが端子部を突設したグリッドリードを介してマトリックス状に配列されたフレームを用い、その各リードフレームにおける吊りリードで支持されたダイパッド上にそれぞれ半導体素子を配列し、それらの半導体素子を一括してモールドした後、各リードフレームの端子部を残すようにしてグリッドリードのところをダイシングソーで切断して個片化することにより製造されるノンリードタイプの樹脂封止型半導体装置であって、用いるフレームが、各端子部の付け根付近に表面又は裏面からハーフエッチング加工を施して端子部の幅方向全体にわたる薄肉部を形成したものであり、封止樹脂のカット面及び封止樹脂下面の端部に前記端子部が複数隣接して形成され、封止樹脂のカット面に露出する端子部の面積が端子部内部の断面より小さく形成され、隣接する端子部同士の間隔が近接しない状態に保たれていることを特徴とする樹脂封止型半導体装置。
- 複数のリードフレームが端子部を突設したグリッドリードを介してマトリックス状に配列されたフレームを用い、その各リードフレームにおける吊りリードで支持されたダイパッド上にそれぞれ半導体素子を配列し、それらの半導体素子を一括してモールドした後、各リードフレームの端子部を残すようにしてグリッドリードのところをダイシングソーで切断して個片化するノンリードタイプの樹脂封止型半導体装置を製造する方法において、各端子部の付け根付近に表面又は裏面からハーフエッチング加工を施して端子部の幅方向全体にわたる薄肉部を形成したフレームを用い、封止樹脂のカット面及び封止樹脂下面の端部に前記端子部が複数隣接して形成され、封止樹脂のカット面に露出する端子部の面積が端子部内部の断面より小さく形成され、隣接する端子部同士の間隔が近接しない状態に保たれているようにすることを特徴とする樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009231140A JP5467506B2 (ja) | 2009-10-05 | 2009-10-05 | 樹脂封止型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009231140A JP5467506B2 (ja) | 2009-10-05 | 2009-10-05 | 樹脂封止型半導体装置及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000140008A Division JP4840893B2 (ja) | 2000-05-12 | 2000-05-12 | 樹脂封止型半導体装置用フレーム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012257018A Division JP5585637B2 (ja) | 2012-11-26 | 2012-11-26 | 樹脂封止型半導体装置用フレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010004080A JP2010004080A (ja) | 2010-01-07 |
| JP5467506B2 true JP5467506B2 (ja) | 2014-04-09 |
Family
ID=41585471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009231140A Expired - Lifetime JP5467506B2 (ja) | 2009-10-05 | 2009-10-05 | 樹脂封止型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5467506B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6738676B2 (ja) * | 2016-07-12 | 2020-08-12 | 株式会社三井ハイテック | リードフレーム |
| JP2023039266A (ja) * | 2021-09-08 | 2023-03-20 | Ｔｏｗａ株式会社 | 半導体装置の製造方法およびリードフレーム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3304705B2 (ja) * | 1995-09-19 | 2002-07-22 | セイコーエプソン株式会社 | チップキャリアの製造方法 |
| JP3209696B2 (ja) * | 1996-03-07 | 2001-09-17 | 松下電器産業株式会社 | 電子部品の製造方法 |
| JPH1154663A (ja) * | 1997-08-04 | 1999-02-26 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 |
| JP3877410B2 (ja) * | 1997-12-26 | 2007-02-07 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP3429246B2 (ja) * | 2000-03-21 | 2003-07-22 | 株式会社三井ハイテック | リードフレームパターン及びこれを用いた半導体装置の製造方法 |
-
2009
- 2009-10-05 JP JP2009231140A patent/JP5467506B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010004080A (ja) | 2010-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744118B2 (en) | Frame for semiconductor package | |
| TWI474455B (zh) | 先進四方扁平無引腳封裝結構 | |
| JP2002076228A (ja) | 樹脂封止型半導体装置 | |
| JP6357371B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
| US6882048B2 (en) | Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area | |
| US6979886B2 (en) | Short-prevented lead frame and method for fabricating semiconductor package with the same | |
| JP4373122B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP5971531B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4840893B2 (ja) | 樹脂封止型半導体装置用フレーム | |
| JP5467506B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP5585637B2 (ja) | 樹脂封止型半導体装置用フレーム | |
| KR20090085258A (ko) | 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및이에 의한 반도체 패키지 | |
| JP4349541B2 (ja) | 樹脂封止型半導体装置用フレーム | |
| JP4467903B2 (ja) | 樹脂封止型半導体装置 | |
| JP4475785B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JP4416067B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP6326647B2 (ja) | 半導体素子搭載用リードフレーム及びその製造方法 | |
| JP2002026222A (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JP2002026192A (ja) | リードフレーム | |
| JP4455166B2 (ja) | リードフレーム | |
| JP4356960B2 (ja) | 樹脂封止型半導体装置 | |
| JP2002026190A (ja) | 樹脂封止型半導体装置 | |
| KR101209472B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법 | |
| JP2002305267A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131022 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5467506 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140119 |
|
| EXPY | Cancellation because of completion of term |