北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.) What’s Intel planning in 2014?（VR-Zone） 2014年はIntelにとって最もチャレンジングな年になるばかりでなく、劇的に変化する市場に対して同社がイノベーションをもたらす震源になる可能性を秘めた年でもある。 IntelはPC市場の停滞とMobile市場における自社SoC製品への市場の反応の低さに直面している。しかし、これらは古い挑戦であり、新しいものではない。2014年の新たな挑戦はますます盛り上がるARMアーキテクチャに対するもので、ARMはMobileだけでなくサーバーにも進出している。x86アーキテクチャ1本でいくIntelの戦略はすぐにそれが的外れなものになるという心配はないが、将来的にはx86アーキテクチャの重要性が低下右す
条件分岐時代の 最適化勉強会 とみながたけひろ switch-case @x86 the 3rd email : takehiro at initialt.org Twitter : @takehiro_t Facebook : Takehiro TOMINAGA 自己紹介 キーボード 鍵盤 を触って 年… だが情報工学をちゃんと学んだ事はない オープンソースの エンコーダーとか 何故か エンジニアをやったりもした その後人生を誤り趣味を仕事にしてしまう カーネル、デバイスドライバ、各種コーデック、コン パイラ、 、エミュレータ、まあ何でもアリな 感じ← 昔はオープンソース万歳だったのだが、趣味を仕 事にしてしまってな スカイリムのモブ ? ? ? ? ? ? ? (! ) 30 mp3 ISP OS(GUI) now! (c) switch-case C switch-case x A
作成日：2006.03.30 修正日：2016.10.17 更新記録 (2006.03.30) 2006/3/10 と2006/3/11 の日記の内容を元に作成。 (2006.04.07) SPARC 32 ビットプロセッサのページテーブル構成を修正。 (2006.05.25) 3.2節ページテーブルエントリを追加。 (2012.05.29) PowerPC のセグメントサイズの誤りの修正と図の追加。 (2016.10.17) Intel64 の Process-Context Identifiers(PCIDs) と Protection Keys の説明を追加。また TLB エントリの無効化と ARM の情報も追加。タイポの修正。 1. はじめに 2. 仮想メモリの全体像とページング以外の機構 事前処理 事後処理 3. ページング 3.1 ページウォーク 3.2 ページテーブルエントリ
2002 | 10 | 11 | 12 2003 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 2004 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 2005 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 2006 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 2007 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 2008 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 2009 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 1
"It’s all a numbers game – the dirty little secret of scalable systems" Martin Thompson is a High Performance Computing Specialist with a real mission to teach programmers how to understand the innards of modern computing systems. He has many talks and classes (listed below) on caches, buffers, memory controllers, processor architectures, cache lines, etc. His thought is programmers do not put a p
Using Intel.com Search You can easily search the entire Intel.com site in several ways. Brand Name: Core i9 Document Number: 123456 Code Name: Emerald Rapids Special Operators: “Ice Lake”, Ice AND Lake, Ice OR Lake, Ice* Quick Links You can also try the quick links below to see results for most popular searches. Product Information Support Drivers & Software
Nginxの設定項目にworker_processesというものがある。Nginx本体のプロセス数を設定するもので、Debianの標準パッケージだと4が設定されている。 /etc/nginx/nginx.conf worker_processes 4; とくに変更する必要はないが、Nginxがシングルスレッドで動作するため、コア数に合わせて設定しておくのが標準的な運用である。 # grep processor /proc/cpuinfo |wc 2 6 28 この場合、コア数は2なので、 worker_processes 2; として運用する。 とはいえ、コア数が2の場合でworker_processesを4にしてプロセス数が多くても特別問題ないので通常は変える必要はないだろう。 プロセス数が多いほうがいいのは、写真を多く扱っていたり、コンテンツが多い場合である。コンテンツにおけるページ数
CPUとはCentral Processing Unit（中央演算処理装置）の略で，各種計算やデバイスの制御を行う装置のこと，というのは，本誌読者の中でも知っている人は多いだろう。ゲームをプレイするに当たっては，"速い"CPUが望ましいのは言うまでもない。 では，「速いCPU」とは何だろうか？ とくに「ゲームで速いCPU」は，どういったCPUなのだろう？ これについて，ちょっとまじめに考えてみよう，というのがこの企画である。第1回では，ゲームにCPUがどう関わっているのか，そして，現在のCPUがどういう構造になっているのか，といった側面から，速いCPUとは何かを考えていきたい。 そもそもCPUとは何なのか。これをどこまで掘り下げるかは難しいところで，例えばバベッジの計算機械（階差機関）までさかのぼったら，さすがに誰も読む気をなくすだろうし，あるいは「んじゃ原理的に」ということで，ブール代数
http://www.youtube.com/watch?v=fwgJNJJalL4 2 comments | 1 point | by WazanovaNews ■ comment by Jshiike | 約4時間前 BitTorrentのChief ArchitectのArvid Norbergが、最近のコンピュータの内部構造を考慮したソフトウェアのパフォーマンス改善のポイントについて語っています。 CPUからメモリへのアクセスは、データがDRAMにあると、レジスタの場合と比較して約60倍の時間がかかる。 CPUはメモリを待ち受けしているだけでも、プロファイラーは100%使用でビジーと表示してしまう。 キャッシュの成否の影響は大きい。CPUは、メモリへのアクセスパターンが一定（予想可能）であれば、メモリをprefetchするのでキャッシュが確実にできる。他のところを参照しにいってパ
この記事は、インテル® ソフトウェア・ネットワークに掲載されている「Performance Insights to Intel® Hyper-Threading Technology (http://software.intel.com/en-us/articles/performance-insights-to-intel-hyper-threading-technology/)」の日本語参考訳です。 要旨 インテル® ハイパースレッディング・テクノロジー (インテル® HT テクノロジー)¹ は、インテル® アーキテクチャーに基づく多くのサーバーおよびクライアント・プラットフォームでサポートされているハードウェア機能であり、1 つのプロセッサー・コアで 2 つのソフトウェア・スレッドを同時に実行することを可能にします。 「同時マルチスレッディング」としても知られるインテル® HT テク
2008 8 26 2008 1 IT 1. 2000 ( ) LSI IBM 1999 Power4 1 2 2006 Intel AMD CPU CPU X86 SMP(Symmetrical Multi Processors) 1 SMP 1 SMP CPU GPU 2. CPU 2.1. = 1960 40 Moore 1 PC CPU X86 Intel Netburst AMD CPU Netburst 2000 Pentium4 1.5GHz ( Willamet) 2004 Presscot 3.8GHz 10GHz Netburst 2006 Netburst CPU Xeon Dempsey Core2 Core2 Core2 Woodcrest 3GHz Netburst 1.5 Netburst 3.8GHz CPU 2/3 1/2 ( 1) Netburst Pe
この記事は、インテル® ソフトウェア・ネットワークに掲載されている「Hyper-Threading: Be Sure You Know How to Correctly Measure Your Server’s End-User Response Time」(http://software.intel.com/en-us/articles/hyper-threading-be-sure-you-know-how-to-correctly-measure-your-servers-end-user-response-time-1/) の日本語参考訳です。 はじめに 最近、独立系ソフトウェア・ベンダー (ISV) からある問題がインテルへ寄せられました。テスト測定において、インテル® Xeon® プロセッサー上でハイパースレッディング (HT) [1] を有効にした場合、Web サーバーシス
Browse by category: rss a11y (4) rss android (2) rss blog (3) rss c (1) rss c++ (5) rss code (15) rss community (1) rss glsl (2) rss iphone (1) rss maths (8) rss optim (13) rss osx (1) rss physics (2) rss rant (7) rss release (4) rss tip (11) rss visualstudio (5) rss windows (4) This article will show how basic knowledge of a modern CPU’s instruction pipeline can help micro-optimise code at very l
Intel Xeon E5-2690 を 2 基積んだ、とある UCS C シリーズラックサーバー（って、C220 M3 か C240 M3 しかありませんが）に、メモリーを 128GB 搭載（もちろん 8GB x16 の“美味しい”構成）し、とある Linux 系 OS を何も考えずにインストールし、とある涼しい環境で BIOS の CPU に関係する設定だけをいろいろ変えて、OS が起動してしばらくたった時（アイドル）と、CPU をフル稼働させた時（100%）のサーバーの消費電力を測定してみました。なお、消費電力は UCS Cシリーズ に搭載されている CIMC で表示されている値です。 HTEISTTBC1EC6アイドル100% 有効有効無効有効有効160W320W有効有効有効有効有効160W416W無効有効有効有効有効160W396W有効有効有効無効無効168W416W有効有効無
latency.txt :�]�U Latency Comparison Numbers (~2012) ---------------------------------- L1 cache reference 0.5 ns Branch mispredict 5 ns L2 cache reference 7 ns 14x L1 cache Mutex lock/unlock 25 ns Main memory reference 100 ns 20x L2 cache, 200x L1 cache Compress 1K bytes with Zippy 3,000 ns 3 us Send 1K bytes over 1 Gbps network 10,000 ns 10 us Read 4K randomly from SSD* 150,000 ns 150 us ~1GB/se
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く