[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0845945A - シリコンウェーハのイントリンシックゲッタリング処理法 - Google Patents

シリコンウェーハのイントリンシックゲッタリング処理法

Info

Publication number
JPH0845945A
JPH0845945A JP6177940A JP17794094A JPH0845945A JP H0845945 A JPH0845945 A JP H0845945A JP 6177940 A JP6177940 A JP 6177940A JP 17794094 A JP17794094 A JP 17794094A JP H0845945 A JPH0845945 A JP H0845945A
Authority
JP
Japan
Prior art keywords
silicon wafer
wafer
precipitation nuclei
minutes
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6177940A
Other languages
English (en)
Other versions
JP2874834B2 (ja
Inventor
Hiroki Sato
裕樹 佐藤
Hisashi Furuya
久 降屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP6177940A priority Critical patent/JP2874834B2/ja
Priority to US08/502,053 priority patent/US5674756A/en
Publication of JPH0845945A publication Critical patent/JPH0845945A/ja
Application granted granted Critical
Publication of JP2874834B2 publication Critical patent/JP2874834B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】 【目的】 １０００℃以下の熱処理で所望のイントリン
シックゲッタリング効果を奏する。またＤＺ層の厚さを
任意に変えることができる。 【構成】 シリコンウェーハを加熱してイントリンシッ
クゲッタリング処理するときに、酸素析出核を含むシリ
コンウェーハを室温から８００〜１０００℃まで急速加
熱して０．５〜２０分間保持する工程を含む。この工程
の後で、更にシリコンウェーハを室温まで放冷する工程
と、放冷したシリコンウェーハを５００〜７００℃から
２〜１０℃／分の速度で８００〜１１００℃まで加熱し
その温度で２〜４８時間保持する工程とを含むことが好
ましい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＤＲＡＭ等のＬＳＩ作
製に適するシリコンウェーハを得るために、シリコンウ
ェーハを加熱してイントリンシックゲッタリング（intr
insic gettering）処理する方法に関するものである。
【０００２】
【従来の技術】近年、メガビットメモリの量産化に基づ
いてＤＲＡＭ等の半導体素子の高集積化が要求され、シ
リコンウェーハについてもより一層の高品質化が要望さ
れている。この要望に応えるための１つの方法として、
イントリンシックゲッタリング処理法がある。この処理
法はシリコンウェーハの内部に予め欠陥を作るか、或い
は不純物を故意に添加しておき、その後のプロセス途上
で発生する汚染や欠陥を予め作った欠陥や汚染の周辺に
吸収し、デバイスを作るウェーハ表面の近傍領域に欠陥
や汚染が発生するのを防ぐ処理法である。
【０００３】従来のこのゲッタリング処理は、例えば図
４に示すようにシリコンウェーハを１１５０℃で４時間
程度アニール処理した後、７００℃で１６時間程度熱処
理し、更に９５０℃で４時間程度熱処理することにより
行われる。この３段熱処理はいずれも窒素雰囲気中で行
われ、ウェーハ中の余剰酸素を析出させる。第１段階の
熱処理でウェーハ表面から数μｍの深さにある酸素をウ
ェーハ外に拡散して消滅させ、第２段階の熱処理でウェ
ーハ内部にあった酸素を析出させるための核形成を行っ
た後、第３段階の熱処理でＳｉＯ2相を析出させる。こ
れによりウェーハ表面に析出物の形成されない層（denu
ded zone、以下ＤＺ層という）が導入されるようにな
る。内部の酸素析出物（イントリンシックゲッタリング
源）がその後のプロセスで発生する、デバイスの動作に
悪影響を及ぼす汚染金属や不純物をゲッタリングして固
着させ、デバイスを作るウェーハ表面の近傍領域での欠
陥や汚染の発生を防止する。
【０００４】
【発明が解決しようとする課題】しかし、上記従来のイ
ントリンシックゲッタリング処理法では、ウェーハ表面
から数μｍの深さにある酸素を外方拡散させて、ウェー
ハ表面にＤＺ層を形成するようにしているため、１００
０℃を越える高温の熱処理を必要とする。この高温の熱
処理に起因して、シリコンウェーハに反りが発生した
り、ウェーハが汚染し易くなり、或いはウェーハ内にス
リップラインと呼ばれる転位が生じたりするなどの悪影
響が起こり易い不具合があった。また近年のデバイスの
高集積化によりデバイス工程が低温化されてきており、
この低温化に伴って前工程であるイントリンシックゲッ
タリング処理においても低温化が強く望まれている。
【０００５】本発明の目的は、１０００℃以下の熱処理
で所望のイントリンシックゲッタリング効果を奏するシ
リコンウェーハのイントリンシックゲッタリング処理法
を提供することにある。本発明の別の目的は、ＤＺ層の
厚さを任意に変えることができるイントリンシックゲッ
タリング処理法を提供することにある。
【０００６】
【課題を解決するための手段】図１に示すように、本発
明の処理法は、シリコンウェーハを加熱してイントリン
シックゲッタリング処理する方法の改良であって、酸素
析出核を含むシリコンウェーハを室温から８００〜１０
００℃まで急速加熱して０．５〜２０分間保持する工程
を含むことを特徴とする。
【０００７】以下、本発明を詳述する。チョクラルスキ
ー法（Czochralski method、以下ＣＺ法という）により
成長したシリコン結晶棒から切断され研削研磨した直後
のシリコンウェーハには結晶中に混入した酸素原子の一
部が結晶中で複数個集まって酸素析出核を形成してい
る。このため、酸素析出核を含むシリコンウェーハとし
ては、上記シリコン結晶棒から切断され研削研磨した直
後のシリコンウェーハでもよいが、このシリコンウェー
ハを５００〜８００℃の比較的低温で０．５〜２０時間
保持したものが、ウェーハ内に比較的高密度に酸素析出
核が導入されているため、好ましい。また、急速加熱の
方法は、室温状態の酸素析出核を含むシリコンウェーハ
を８００〜１０００℃に加熱された炉に素早く入れる方
法が好ましいが、室温状態の酸素析出核を含むシリコン
ウェーハを高熱発生可能なランプを用いた高速加熱炉内
に配置し、ランプスイッチを入れて熱射を開始し急速に
８００〜１０００℃に加熱させる方法でもよい。ランプ
光照射で急速加熱する場合にはウェーハを均一に加熱で
きるため、予め加熱された炉に入れる場合と比較してウ
ェーハがより反りにくいという利点がある。急速加熱し
て到達する最終温度は、８００℃未満ではウェーハ内で
格子間シリコン原子が欠乏状態になりにくく、ウェーハ
内で酸素析出核が成長しにくい。また１０００℃を越え
ると従来の処理法と同様の問題点が発生する。好ましく
は８５０〜９５０℃である。また保持時間が０．５分未
満ではウェーハ表面における格子間シリコン原子のウェ
ーハ内部への拡散時間が短すぎ、ウェーハ表面近傍にお
ける酸素析出核の消滅が不十分でＤＺ層を十分に確保で
きない。また２０分を越えると、第一に必要以上の厚さ
のＤＺ層が得られるため、また第二に保持中に酸素析出
核が成長して安定なサイズになり、この場合その後格子
間シリコン原子が拡散してきても、最早成長した酸素析
出物は消滅しなくなるため、保持時間は０．５〜２０分
に決められる。好ましくは１〜７分である。急速加熱は
窒素雰囲気中、酸素雰囲気中又は大気中で行われる。好
ましくは窒素雰囲気中である。
【０００８】この急速加熱の後、シリコンウェーハを室
温まで放冷し、この放冷したシリコンウェーハを５００
〜７００℃から２〜１０℃／分の速度で８００〜１１０
０℃まで加熱しその温度で２〜４８時間保持することが
好ましい。ウェーハ内で消滅せずに生き残った酸素析出
核を安定して成長させるためである。放冷後の昇温速度
及び加熱温度は格子間シリコン原子の欠乏状態を防ぐ目
的で上記範囲に設定される。放冷時及び放冷後の加熱は
上記急速加熱と同じ雰囲気で行われる。
【０００９】
【作用】一般にウェーハ内では格子間シリコン原子の濃
度が熱平衡濃度より低く、格子間シリコン原子が欠乏状
態にあるときには、酸素析出核が安定に成長し易くな
り、格子間シリコン原子の濃度が熱平衡濃度より低くな
いとき、即ち欠乏状態にないときには酸素析出核は消滅
するかその成長が不安定になる傾向にある。本発明の特
徴ある工程で酸素析出核を含むシリコンウェーハを到達
温度を８００〜１０００℃として室温から急速加熱する
と、ウェーハ表面は勿論、ウェーハ内部も一時的に熱平
衡濃度以下になり、格子間シリコン原子が欠乏状態にな
り、酸素析出核が安定に成長し易い環境になる。同時に
この欠乏した格子間シリコン原子を補って安定状態にな
るために、ウェーハ表面では格子間シリコン原子の生成
が起こり、生成した格子間シリコン原子はウェーハ内部
に拡散し始める。格子間シリコン原子の欠乏状態にあっ
たウェーハ表面付近は格子間シリコン原子の生成ですぐ
に飽和状態になり、酸素析出核は消滅を始める。しか
し、ウェーハ表面で生成した格子間シリコン原子がウェ
ーハ内部にまで拡散するにはある程度の時間を要するた
め、ウェーハ表面から内部に深く入るほど酸素析出核が
成長し易い環境が長く続く。従って、ウェーハ表面に近
いほど酸素析出核の密度は低く、またこの熱処理時間
（０．５〜２０分）が長いほど酸素析出核、即ち欠陥の
形成されない領域（ＤＺ層）の厚さは大きくなる。また
８００〜１０００℃の範囲で温度が高いほど、格子間シ
リコン原子の拡散係数が大きく、短時間でＤＺ層の厚さ
は大きくなる。急速加熱し、室温に放冷した後で８００
〜１１００℃まで再び加熱すると、急速加熱で生き残っ
たウェーハ内部の酸素析出核が成長して酸素析出物とな
り、安定なイントリンシックゲッタリング源となる。
【００１０】
【実施例】次に、本発明の実施例を図面に基づいて詳し
く説明する。 (a) サンプルの準備 ＣＺ法で引上げられたシリコン単結晶棒から切断され研
削研磨されたばかりの次の特性のシリコンウェーハをサ
ンプルとして７枚用意した。 直径： ５インチ 面方位： ＜１００＞ 伝導型： Ｐ型（ドーパントとしてボロンを
添加） 抵抗率： 約１０Ωｃｍ 厚さ： 約６２０μｍ 初期格子間酸素濃度：１．３〜１．４×１０17／ｃｍ3
（旧ＡＳＴＭ） 初期炭素濃度： １．０×１０16／ｃｍ3（旧ＡＳ
ＴＭ）以下 (b) 第１段熱処理（酸素析出核の導入） 図１（ａ）に示すように、７枚のサンプルを６００℃に
加熱された熱処理炉に入れ、窒素雰囲気中でｔ1＝２時
間熱処理した。この比較的低温熱処理によりウェーハ内
に酸素析出核を導入した。炉から７枚のサンプルを取出
し室温まで放冷した。
【００１１】(c) 第２段熱処理（急速加熱） 次いで、図１（ｂ）に示すように、６枚のサンプルを９
００℃に加熱された熱処理炉に素早く挿入し、それぞれ
ｔ2＝１分、２分、３分、４分、５分及び７分保持し
た。６種類の時間で熱処理したサンプルを素早く炉から
取出し、室温まで放冷した。この急速加熱によりウェー
ハの表面近傍領域の酸素析出核のみを消滅させ、ウェー
ハ内部に酸素析出核を残存させた。
【００１２】(d) 第３段熱処理（酸素析出核の成長） 続いて、図１（ｃ）に示すように、６枚のサンプルを室
温から６００℃に加熱された熱処理炉に素早く挿入した
後、約１０℃／分の速度で昇温し、９００℃に達したと
ころでｔ3＝４８時間維持し、次いで炉から６枚のサン
プルを取出して室温まで放冷した。
【００１３】(e) 光学顕微鏡による観察 第１段熱処理のみの１枚のサンプル及び第３段熱処理し
た６枚のサンプルをそれぞれ劈開し、酸素析出物に対し
て選択性のあるエッチング液（ライトエッチング液）で
その劈開面を処理した後、光学顕微鏡で観察した。その
結果を図２に示す。図２で示される多数の小さな白い斑
点が酸素析出物である。図２から明らかなように、ｔ2
＝０分、即ち第１段熱処理のみのサンプルではウェーハ
表面からその内部にかけて均一に酸素析出核が導入され
ていた。またｔ2が１分より７分に増えるに従って、ウ
ェーハ表面において、酸素析出核が消失した領域、即ち
ＤＺ層が増大してくることが判明した。ｔ2＝１分でＤ
Ｚ層は約２０μｍ、ｔ2＝７分でＤＺ層は約１５０μｍ
であった。
【００１４】(f) 酸素析出物密度の測定 ７枚のサンプルについて、酸素析出核の成長した結果で
ある酸素析出物の密度を測定した。即ち各サンプルにつ
いてウェーハ表面からウェーハ内部にかけての単位容積
当りの酸素析出物の個数を算出し、ウェーハの深さ方向
に分布する状況を調べた。その結果を図３に示す。図３
からも図２の顕微鏡写真図と同様にｔ2が１分より７分
に増えるに従って、ウェーハの表面では酸素析出核が次
第に消失し、ＤＺ層が増大してくることが判明した。
【００１５】
【発明の効果】以上述べたように、従来のイントリンシ
ックゲッタリング源の形成が１０００℃を越える高温熱
処理を要し、シリコンウェーハに反りが発生したり、ウ
ェーハが汚染し易くなり、或いはウェーハ内にスリップ
ラインと呼ばれる転位が生じたりするなどの悪影響が起
こり易い不具合があったものが、本発明によればシリコ
ンウェーハに１０００℃以下の熱処理を施すことによ
り、所望のイントリンシックゲッタリング効果を奏する
ことができ、近年のデバイス形成温度の低温化に十分に
対応することができる。また数分程度の比較的短時間の
熱処理でＤＺ層を形成できるため、製品の生産効率を高
められる利点もある。更に急速加熱における保持温度及
び保持時間を変えることにより、ＤＺ層の厚さを任意に
変えることもできる。
【図面の簡単な説明】
【図１】本発明実施例のイントリンシックゲッタリング
熱処理の温度と時間の関係を示す図。
【図２】本発明実施例のシリコンウェーハの劈開面にお
ける結晶構造の電子顕微鏡写真図。
【図３】本発明実施例のシリコンウェーハの劈開面にお
ける酸素析出物の分布状況を示す図。
【図４】図１に対応する従来のイントリンシックゲッタ
リング熱処理の温度と時間の関係を示す図。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年７月２９日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年７月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】以下、本発明を詳述する。チョクラルスキ
ー法（Czochralski method、以下ＣＺ法という）により
成長したシリコン結晶棒から切断され研削研磨した直後
のシリコンウェーハには結晶中に混入した酸素原子の一
部が結晶中で複数個集まって酸素析出核を形成してい
る。このため、酸素析出核を含むシリコンウェーハとし
ては、上記シリコン結晶棒から切断され研削研磨した直
後のシリコンウェーハでもよいが、このシリコンウェー
ハを５００〜８００℃の比較的低温で０．５〜２０時間
保持したものが、ウェーハ内に比較的高密度に酸素析出
核が導入されているため、好ましい。また、急速加熱の
方法は、室温状態の酸素析出核を含むシリコンウェーハ
を８００〜１０００℃に加熱された炉に素早く入れる方
法が好ましいが、室温状態の酸素析出核を含むシリコン
ウェーハを高熱発生可能なランプを用いた高速加熱炉内
に配置し、ランプスイッチを入れて熱射を開始し急速に
８００〜１０００℃に加熱させる方法でもよい。ランプ
光照射で急速加熱する場合にはウェーハを均一に加熱で
きるため、予め加熱された炉に入れる場合と比較してウ
ェーハがより反りにくいという利点がある。急速加熱し
て到達する最終温度は、８００℃未満ではウェーハ内で
格子間シリコン原子が欠乏状態になりにくく、ウェーハ
内で酸素析出核が成長しにくい。また１０００℃を越え
ると従来の処理法と同様の問題点が発生する。好ましく
は８５０〜９５０℃である。また保持時間が０．５分未
満ではウェーハ表面における格子間シリコン原子のウェ
ーハ内部への拡散時間が短すぎ、ウェーハ表面近傍にお
ける酸素析出核の消滅が不十分でＤＺ層を十分に確保で
きない。また２０分を越えると、第一に必要以上の厚さ
のＤＺ層が得られるため、また第二に保持中に酸素析出
核が成長して安定なサイズになり、この場合その後格子
間シリコン原子が拡散してきても、最早成長した酸素析
出物は消滅しなくなるため、保持時間は０．５〜２０分
に決められる。好ましくは１〜７分である。急速加熱は
窒素雰囲気中、酸素雰囲気中又は大気中で行われる。好
ましくは窒素雰囲気中である。本明細書で急速過熱とは
１０℃／分以上の昇温速度で加熱することをいい、シリ
コンウェーハが反ったり、割れたりしない限り、昇温速
度が高い方が好ましい。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】(c) 第２段熱処理（急速加熱） 次いで、図１（ｂ）に示すように、６枚のサンプルを９
００℃に加熱された熱処理炉に素早く挿入し、それぞれ
ｔ2＝１分、２分、３分、４分、５分及び７分保持し
た。昇温速度は約１０００℃／分であった。６種類の時
間で熱処理したサンプルを素早く炉から取出し、室温ま
で放冷した。この急速加熱によりウェーハの表面近傍領
域の酸素析出核のみを消滅させ、ウェーハ内部に酸素析
出核を残存させた。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】(d) 第３段熱処理（酸素析出核の成長） 続いて、７枚のサンプル、即ち第１段熱処理のみ行った
１枚のサンプルと、第２段熱処理した６枚のサンプルと
を図１（ｃ）に示すように、室温から６００℃に加熱さ
れた熱処理炉に素早く挿入した後、約１０℃／分の速度
で昇温し、９００℃に達したところでｔ3＝４８時間維
持し、次いで炉から７枚のサンプルを取出して室温まで
放冷した。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】(e) 光学顕微鏡による観察上記熱処理した７枚の サンプルをそれぞれ劈開し、酸素
析出物に対して選択性のあるエッチング液（ライトエッ
チング液）でその劈開面を処理した後、光学顕微鏡で観
察した。その結果を図２に示す。図２で示される多数の
小さな白い斑点が酸素析出物である。図２から明らかな
ように、ｔ2＝０分、即ち第１段熱処理のみのサンプル
ではウェーハ表面からその内部にかけて均一に酸素析出
核が導入されていた。またｔ2が１分より７分に増える
に従って、ウェーハ表面において、酸素析出核が消失し
た領域、即ちＤＺ層が増大してくることが判明した。ｔ
2＝１分でＤＺ層は約２０μｍ、ｔ2＝７分でＤＺ層は約
１５０μｍであった。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 シリコンウェーハを加熱してイントリン
    シックゲッタリング処理する方法において、 酸素析出核を含むシリコンウェーハを室温から８００〜
    １０００℃まで急速加熱して０．５〜２０分間保持する
    工程を含むことを特徴とするシリコンウェーハのイント
    リンシックゲッタリング処理法。
  2. 【請求項２】 急速加熱を酸素析出核を含むシリコンウ
    ェーハを室温から８００〜１０００℃に加熱された炉に
    素早く入れることにより行う請求項１記載の処理法。
  3. 【請求項３】 急速加熱を酸素析出核を含むシリコンウ
    ェーハをランプ式高速加熱炉により室温から急速に８０
    ０〜１０００℃に加熱させることにより行う請求項１記
    載の処理法。
  4. 【請求項４】 シリコンウェーハを加熱してイントリン
    シックゲッタリング処理する方法において、 シリコン結晶棒から切断され研削研磨した直後のシリコ
    ンウェーハを５００〜８００℃で０．５〜２０時間保持
    して前記ウェーハ内に酸素析出核を導入する工程と、前
    記酸素析出核を含むシリコンウェーハを室温から８００
    〜１０００℃まで急速加熱して０．５〜２０分間保持す
    る工程を含むことを特徴とするシリコンウェーハのイン
    トリンシックゲッタリング処理法。
  5. 【請求項５】 急速加熱して０．５〜２０分間保持した
    シリコンウェーハを更に室温まで放冷する工程と、前記
    放冷したシリコンウェーハを５００〜７００℃から２〜
    １０℃／分の速度で８００〜１１００℃まで加熱しその
    温度で２〜４８時間保持する工程とを含む請求項１ない
    し４いずれか記載の処理法。
JP6177940A 1994-07-29 1994-07-29 シリコンウェーハのイントリンシックゲッタリング処理法 Expired - Fee Related JP2874834B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6177940A JP2874834B2 (ja) 1994-07-29 1994-07-29 シリコンウェーハのイントリンシックゲッタリング処理法
US08/502,053 US5674756A (en) 1994-07-29 1995-07-14 Method for intrinsic-gettering silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6177940A JP2874834B2 (ja) 1994-07-29 1994-07-29 シリコンウェーハのイントリンシックゲッタリング処理法

Publications (2)

Publication Number Publication Date
JPH0845945A true JPH0845945A (ja) 1996-02-16
JP2874834B2 JP2874834B2 (ja) 1999-03-24

Family

ID=16039735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6177940A Expired - Fee Related JP2874834B2 (ja) 1994-07-29 1994-07-29 シリコンウェーハのイントリンシックゲッタリング処理法

Country Status (2)

Country Link
US (1) US5674756A (ja)
JP (1) JP2874834B2 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6190631B1 (en) 1997-04-09 2001-02-20 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6191010B1 (en) 1998-09-02 2001-02-20 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6236104B1 (en) 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6361619B1 (en) 1998-09-02 2002-03-26 Memc Electronic Materials, Inc. Thermally annealed wafers having improved internal gettering
JP2002100631A (ja) * 2000-09-20 2002-04-05 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコンエピタキシャルウエーハならびにこれらの製造方法
DE10047345A1 (de) * 2000-09-22 2002-05-02 Mitsubishi Material Silicon Siliciumwafer und Herstellungs- und Wärmebehandlungsverfahren desselben
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ
US6416836B1 (en) 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
JP2003332344A (ja) * 2002-03-05 2003-11-21 Sumitomo Mitsubishi Silicon Corp シリコン単結晶層の製造方法及びシリコン単結晶層
US6666915B2 (en) 1999-06-14 2003-12-23 Memc Electronic Materials, Inc. Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP2004056132A (ja) * 2002-07-16 2004-02-19 Hynix Semiconductor Inc 半導体ウェーハの製造方法
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
US7135351B2 (en) 2001-04-11 2006-11-14 Memc Electronic Materials, Inc. Method for controlling of thermal donor formation in high resistivity CZ silicon
US7242037B2 (en) 1998-08-05 2007-07-10 Memc Electronic Materials, Inc. Process for making non-uniform minority carrier lifetime distribution in high performance silicon power devices
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973960B2 (ja) * 1997-01-29 1999-11-08 日本電気株式会社 半導体装置の製造方法
MY120441A (en) * 1997-04-09 2005-10-31 Memc Electronic Materials Low defect density silicon
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US5882989A (en) * 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
JP3144378B2 (ja) * 1998-04-01 2001-03-12 日本電気株式会社 固体撮像装置の製造方法
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
JP2000256092A (ja) * 1999-03-04 2000-09-19 Shin Etsu Handotai Co Ltd シリコンウエーハ
JP2002009081A (ja) * 2000-06-26 2002-01-11 Toshiba Corp 半導体装置及びその製造方法
CN1441961A (zh) * 2000-06-30 2003-09-10 Memc电子材料有限公司 形成具有洁净区的硅片的方法和装置
DE10066099B4 (de) * 2000-09-25 2008-11-20 Mitsubishi Materials Silicon Corp. Wärmebehandlungsverfahren für einen Siliciumwafer
DE10066123B4 (de) * 2000-10-23 2008-10-02 Mitsubishi Materials Silicon Corp. Verfahren zur Wärmebehandlung eines Siliciumwafers
US6498088B1 (en) 2000-11-09 2002-12-24 Micron Technology, Inc. Stacked local interconnect structure and method of fabricating same
WO2002086960A1 (en) * 2001-04-20 2002-10-31 Memc Electronic Materials, Inc. Method for the preparation of a silicon wafer having stabilized oxygen precipitates
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
WO2007137182A2 (en) * 2006-05-19 2007-11-29 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during cz growth
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
US7939432B2 (en) * 2008-12-15 2011-05-10 Macronix International Co., Ltd. Method of improving intrinsic gettering ability of wafer
US9123671B2 (en) * 2010-12-30 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon wafer strength enhancement
JP5810674B2 (ja) * 2011-06-28 2015-11-11 オムロン株式会社 制御装置、加熱装置制御システム、制御方法、プログラムおよび記録媒体
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
JP6119680B2 (ja) * 2014-06-25 2017-04-26 信越半導体株式会社 半導体基板の欠陥領域の評価方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321120A (ja) * 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58501927A (ja) * 1981-12-31 1983-11-10 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン シリコン・ウエハ中の酸素析出を減少させるための方法
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
DE3737815A1 (de) * 1987-11-06 1989-05-18 Wacker Chemitronic Siliciumscheiben zur erzeugung von oxidschichten hoher durchschlagsfestigkeit und verfahren zur ihrer herstellung
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH02263792A (ja) * 1989-03-31 1990-10-26 Shin Etsu Handotai Co Ltd シリコンの熱処理方法
JP2671494B2 (ja) * 1989-05-16 1997-10-29 富士通株式会社 ゲッタリング方法
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05275431A (ja) * 1992-03-25 1993-10-22 Mitsubishi Materials Corp シリコンウェーハのｉｇ熱処理方法
CA2064486C (en) * 1992-03-31 2001-08-21 Alain Comeau Method of preparing semiconductor wafer with good intrinsic gettering

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321120A (ja) * 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586068B1 (en) 1997-02-26 2003-07-01 Memc Electronic Materials, Inc. Ideal oxygen precipitating silicon wafer having an asymmetrical vacancy concentration profile and a process for the preparation thereof
US6180220B1 (en) 1997-02-26 2001-01-30 Memc Electronic Materials, Inc. Ideal Oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6537368B2 (en) 1997-02-26 2003-03-25 Memc Electronic Materials Spa Ideal oxygen precipitating epitaxial silicon wafers and oxygen out-diffusion-less process therefor
US6204152B1 (en) 1997-02-26 2001-03-20 Memc Electronic Materials, Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6306733B1 (en) 1997-02-26 2001-10-23 Memc Electronic Materials, Spa Ideal oxygen precipitating epitaxial silicon wafers and oxygen out-diffusion-less process therefor
US6849119B2 (en) 1997-02-26 2005-02-01 Memc Electronic Materials, Inc. Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6190631B1 (en) 1997-04-09 2001-02-20 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US7442253B2 (en) 1997-04-09 2008-10-28 Memc Electronic Materials, Inc. Process for forming low defect density, ideal oxygen precipitating silicon
US6555194B1 (en) 1997-04-09 2003-04-29 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US7229693B2 (en) 1997-04-09 2007-06-12 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6896728B2 (en) 1997-04-09 2005-05-24 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US7618879B2 (en) 1998-08-05 2009-11-17 Memc Electronics Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US7242037B2 (en) 1998-08-05 2007-07-10 Memc Electronic Materials, Inc. Process for making non-uniform minority carrier lifetime distribution in high performance silicon power devices
US6361619B1 (en) 1998-09-02 2002-03-26 Memc Electronic Materials, Inc. Thermally annealed wafers having improved internal gettering
US6849901B2 (en) 1998-09-02 2005-02-01 Memc Electronic Materials, Inc. Device layer of a silicon-on-insulator structure having vacancy dominated and substantially free of agglomerated vacancy-type defects
US6432197B2 (en) 1998-09-02 2002-08-13 Memc Electronic Materials, Inc. Process for the preparation of non-oxygen precipitating Czochralski silicon wafers
US6191010B1 (en) 1998-09-02 2001-02-20 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6342725B2 (en) 1998-09-02 2002-01-29 Memc Electronic Materials, Inc. Silicon on insulator structure having a low defect density handler wafer and process for the preparation thereof
US6236104B1 (en) 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6579779B1 (en) 1998-09-02 2003-06-17 Memc Electronic Materials, Inc. Process for the preparation of an ideal oxygen precipitating silicon wafer having an asymmetrical vacancy concentration profile capable of forming an enhanced denuded zone
US6713370B2 (en) 1998-09-02 2004-03-30 Memc Electronic Materials, Inc. Process for the preparation of an ideal oxygen precipitating silicon wafer capable of forming an enhanced denuded zone
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
US6709511B2 (en) 1998-09-02 2004-03-23 Memc Electronic Materials, Inc. Process for suppressing oxygen precipitation in vacancy dominated silicon
US6686260B2 (en) 1998-09-02 2004-02-03 Memc Electronics Materials, Inc. Process for producing thermally annealed wafers having improved internal gettering
US6743289B2 (en) 1998-10-14 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing low defect density single crystal silicon
US6416836B1 (en) 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6958092B2 (en) 1998-12-09 2005-10-25 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US6537655B2 (en) 1998-12-09 2003-03-25 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
US6666915B2 (en) 1999-06-14 2003-12-23 Memc Electronic Materials, Inc. Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP2002100631A (ja) * 2000-09-20 2002-04-05 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコンエピタキシャルウエーハならびにこれらの製造方法
DE10047345A1 (de) * 2000-09-22 2002-05-02 Mitsubishi Material Silicon Siliciumwafer und Herstellungs- und Wärmebehandlungsverfahren desselben
DE10047345B4 (de) * 2000-09-22 2008-11-13 Mitsubishi Materials Silicon Corp. Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer
US7078357B2 (en) 2000-10-25 2006-07-18 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon wafer and silicon wafer
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ
US7135351B2 (en) 2001-04-11 2006-11-14 Memc Electronic Materials, Inc. Method for controlling of thermal donor formation in high resistivity CZ silicon
JP2003332344A (ja) * 2002-03-05 2003-11-21 Sumitomo Mitsubishi Silicon Corp シリコン単結晶層の製造方法及びシリコン単結晶層
JP2004056132A (ja) * 2002-07-16 2004-02-19 Hynix Semiconductor Inc 半導体ウェーハの製造方法
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US8026145B2 (en) 2005-11-09 2011-09-27 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering

Also Published As

Publication number Publication date
US5674756A (en) 1997-10-07
JP2874834B2 (ja) 1999-03-24

Similar Documents

Publication Publication Date Title
JPH0845945A (ja) シリコンウェーハのイントリンシックゲッタリング処理法
JP3711199B2 (ja) シリコン基板の熱処理方法
US5788763A (en) Manufacturing method of a silicon wafer having a controlled BMD concentration
US7374955B2 (en) Method of manufacturing silicon wafer
CN101768777B (zh) 硅晶片及其制造方法
KR19990077706A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
JP3381816B2 (ja) 半導体基板の製造方法
WO2002052643A2 (en) Semiconductor wafer manufacturing process
JP2003297839A (ja) シリコンウエーハの熱処理方法
JP4055343B2 (ja) シリコン半導体基板の熱処理方法
US6238478B1 (en) Silicon single crystal and process for producing single-crystal silicon thin film
CN110730831A (zh) 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片
KR100911925B1 (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP2002110685A (ja) シリコンウェーハの熱処理方法
KR100432496B1 (ko) 어닐 웨이퍼의 제조 방법
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP3903655B2 (ja) シリコンウェーハのｉｇ処理法
US6395653B1 (en) Semiconductor wafer with crystal lattice defects, and process for producing this wafer
CN100430531C (zh) 丘克拉斯基提拉器
JP2003318114A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4609029B2 (ja) アニールウェーハの製造方法
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP7519784B2 (ja) シリコンウェーハの製造方法
JP7282019B2 (ja) シリコンウェーハ及びその熱処理方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981222

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees