[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10047345B4 - Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer - Google Patents

Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer Download PDF

Info

Publication number
DE10047345B4
DE10047345B4 DE10047345A DE10047345A DE10047345B4 DE 10047345 B4 DE10047345 B4 DE 10047345B4 DE 10047345 A DE10047345 A DE 10047345A DE 10047345 A DE10047345 A DE 10047345A DE 10047345 B4 DE10047345 B4 DE 10047345B4
Authority
DE
Germany
Prior art keywords
domain
silicon
wafer
silicon wafer
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10047345A
Other languages
English (en)
Other versions
DE10047345A1 (de
Inventor
Takaaki Shiota
Hisashi Furuya
Yoshinobu Nakada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US09/667,885 priority Critical patent/US6663708B1/en
Priority to DE10066106A priority patent/DE10066106B4/de
Priority to DE10066099A priority patent/DE10066099B4/de
Priority to DE10066107A priority patent/DE10066107B4/de
Priority to KR10-2000-0056106A priority patent/KR100369761B1/ko
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to DE10047345A priority patent/DE10047345B4/de
Publication of DE10047345A1 publication Critical patent/DE10047345A1/de
Priority to KR10-2002-0050290A priority patent/KR100369760B1/ko
Priority to US10/628,690 priority patent/US20040025983A1/en
Application granted granted Critical
Publication of DE10047345B4 publication Critical patent/DE10047345B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Wärmebehandlungsverfahren eines Silicium-Wafers unter Erzeugung eines IG-Effekts in dem Silicium-Wafer, wobei der Silicium-Wafer eine Mischdomäne von [Pv] und [PI] und eine Sauerstoffkonzentration von 0,8 × 1018 bis 1,4 × 1018 Atome/cm3 (alte ASTM) aufweist,
wobei [PI] eine Domäne in der Nachbarschaft einer von Zwischengitter-Silicium-Punktdefekten dominierten Domäne [I] ist und klassifiziert ist als perfekte Domäne [P], die keine Agglomerate von Punktdefekten enthält, und eine Konzentration von Zwischengitter-Silicium aufweist, die geringer ist als die geringste Konzentration von Zwischengitter-Silicium, die zur Bildung von Zwischengitterversetzungen in der Lage ist, und
wobei [PV] eine Domäne in der Nachbarschaft einer von Leerstellen-Punktdefekten dominierten Domäne [V] ist, und klassifiziert ist als perfekte Domäne [P] mit einer Konzentration von Leerstellen, die gleich oder kleiner ist als eine Konzentration von Leerstellen, die zur Bildung von COP's oder FPD's in der Lage ist;
wobei das Verfahren die Schritte umfasst:
Durchführung eines ersten Wärmebehandlungsschrittes unter Erwärmen des...

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Erfindung betrifft ein Wärmebehandlungsverfahren eines Silicium-Wafers für Halbleiterschaltungen, der aus einem durch ein Czochralski-Verfahren (im folgenden "CZ-Verfahren" genannt) hergestellten Silicium-Ingot geschnitten wird, unter Erzeugung eines intrinsischen Getter-Effekts (im folgenden als "IG-Effekt" bezeichnet) in dem Silicium-Wafer und den behandelten Silicium-Wafer.
  • 2. Beschreibung der dazugehörigen Technik
  • In letzter Zeit wird die Ausbeutenverschlechterung bei den Verfahren zur Herstellung von Halbleiterschaltungen u. a. bedingt von: Mikrodefekten durch Sauerstoffabscheidungen, die zu Keimen von oxidationsbedingten Stapelfehlern (im folgenden "OSF's" genannt) führen; Teilchen kristallinen Ursprungs (im folgenden "COP's" genannt); und großen zwischengitterartigen Versetzungen (im folgenden "L/D" genannt). Mikrodefekte, wie OSF-Keime, werden während des Kristallwachstums in einen Silicium-Ingot eingebaut und entstehen beispielsweise bei einem Oxidationsverfahren während der Herstellung von Halbleiterelementen und verursachen bei den hergestellten Bauteilen Fehlfunktionen, wie Zunahme des Verluststroms. Andererseits führt die Reinigung von Hochglanz-polierten Silicium-Wafern durch ein Lösungsgemisch von Ammoniak und Wasserstoffperoxid zur Bildung von Vertiefungen auf der Wafer-Oberfläche, und solche Vertiefungen werden als Teilchen, entsprechend reellen oder von Natur aus vorhandenen Teilchen, nachgewiesen. Solche Vertiefungen werden zu ihrer Unterscheidung von reellen Teilchen COP's genannt. COP's, die Vertiefungen auf einer Wafer-Oberfläche darstellen, führen zur Verschlechterung der elektrischen Eigenschaften, wie des Merkmals des zeitabhängigen dielektrischen Durchschlags (TDDB) und des Merkmals des dielektrischen Durchschlags zum Zeitpunkt Null (TZDB). Außerdem ist die Existenz von COP's in einer Wafer-Oberfläche der Grund für physikalische Schritte während eines Verdrahtungsvorgangs von Bauteilen, und diese Schritte verursachen einen Drahtbruch und dadurch eine Verminderung der Ausbeute von Produkten. Andererseits wird eine L/D als Versetzurigscluster oder als Versetzungsgrübchen bezeichnet, da sich ein Grübchen bildet, wenn ein Siliciumwafer mit diesem Fehler in eine selektive Ätzlösung, die Fluorwasserstoffsäure als Hauptbestandteil enthält, eingetaucht wird. Eine solche L/D bewirkt ebenfalls die Verschlechterung der elektrischen Eigenschaften, wie Verluststrom- und Isoliereigenschaft.
  • Aufgrund des oben Genannten ist die Verminderung von OSF's, COP's und L/D's in einem Silicium-Wafer, der zur Herstellung einer Halbleiterschaltung eingesetzt wird, erforderlich.
  • In der japanischen offengelegten Patentanmeldung Nr. HEI-11-1393 ist ein defektfreier Silicium-Wafer, der frei ist von OSF's, COP's und L/D's, offenbart. Dieser defektfreie Silicium-Wafer ist ein aus einem Silicium-Einkristallingot geschnittener Wafer, der eine perfekte Domäne [P] aufweist, von der angenommen wird, daß sie in dem Ingot frei ist von Agglomeraten von Leerstellen-Punktdefekten und von Agglomeraten von Zwischengitter-Silicium-Punktdefekten. Die perfekte Domäne [P] existiert zwischen einer Zwischengitter-Silicium-Punktdefekt-dominierten Domäne [I] und einer Leerstellen-Punktdefekt-dominierten Domäne [V] in dem Silicim-Einkristallingot. Der Silicium-Wafer, der die perfekte Domäne [P] enthält, wird durch Bestimmung eines Wertes V/G (mm2/min°C) gebildet, derart, daß OSF's, die während einer thermischen Oxidationsbehandlung in Ringform erzeugt werden, im Zentrum des Wafers verschwinden, wobei V (mm2/min) eine Ziehgeschwindigkeit des Ingot und G (°C/min) einen vertikalen Temperaturgradienten des Ingot in der Nachbarschaft der Grenzfläche zwischen Siliciumschmelze und Ingot bezeichnet.
  • Der aus einem Ingot geschnittene Silicium-Wafer, der die perfekte Domäne [P] enthält, ist frei von OSF's, COP's und L/D's. Allerdings kommt es durch die Wärmebehandlung während eines Bauteil-Herstellungsverfahrens nicht notwendigerweise zu einer Sauerstoffabscheidung in dem Wafer, was den Nachteil verursacht, daß ein unzureichender IG-Effekt entsteht. Einige Halbleiterhersteller fordern vielleicht Silicium-Wafer, die frei sind von OSF's, COP's und L/D's, aber die Fähigkeit besitzen, bei dem Bauteil-Herstellungsverfahren auftretende metallische Verunreinigungen zu gettern. Metallische Verunreinigungen von Wafern mit unzureichender IG-Fähigkeit während des Bauteil-Herstellungsverfahrens führen zu undichten Übergängen und zum Auftreten von Fehlfunktionen der Bauteile aufgrund der eingeschlossenen Konzentration von metallischen Verunreinigungen.
  • Außerdem wird ein Wärmebehandlungsverfahren zur Erzeugung eines IG-Effektes vorgeschlagen ( japanische offengelegte Patentanmeldung Nummer HEI-8-45945 (1996) ), das die Schritte umfaßt: Halten eines geschliffenen und polierten Siliciumwafers nach dem Schneiden aus einem Silicium-Einkristallingot bei 500 bis 800°C für 0,5 bis 20 h unter Einbau von Sauerstoff-Abscheidungskeimen in den Wafer; schnelles Erwärmen des Siliciumwafers, der die Sauerstoff-Abscheidungskeime enthält, von Raumtemperatur auf Temperaturen von 800 bis 1000°C, und Halten des Wafers 0,5 bis 20 min; Belassen des schnell erhitzten und für 0,5 bis 20 min gehaltenen Siliciumwafers bei Raumtemperatur; und Erwärmen des so abgekühlten Siliciumwafers von Temperaturen von 500 bis 700°C bis auf Temperaturen von 800 bis 1100°C mit einer Geschwindigkeit von 2 bis 10°C/min, und Halten des Siliciumwafers bei dieser Temperatur für 2 bis 48 h.
  • Bei diesem Behandlungsverfahren wird die Konzentration von Zwischengitter-Siliciumatomen an der Oberfläche sowie im Inneren des unter der zuvor genannten Temperaturbedingung schnell erhitzten Wafers vorübergehend geringer als eine thermische Gleichgewichtskonzentration und führt zu einem Zustand der Verarmung an Zwischengitter-Siliciumatomen unter Bereitstellung einer Umgebung, in der Sauerstoff-Abscheidungskeime die Neigung zum stabilen Wachstum besitzen. Gleichzeitig kommt es zur Erzeugung von Zwischengitter-Siliciumatomen an der Wafer-Oberfläche, so daß die verarmten Zwischengitter-Siliciumatome auf einen stabilen Zustand aufgefüllt werden, so daß die erzeugten Zwischengitter-Siliciumatome in das Innere des Wafers zu diffundieren beginnen. Der Bereich in der Nähe der Wafer-Oberfläche, der sich in denn an Zwischengitter-Siliciumatomen verarmten Zustand befand, geht sofort in einen gesättigten Zustand über, so daß Sauerstoff-Abscheidungskeime zu verschwinden beginnen. Es dauert allerdings einige Zeit, bis Zwischengitter-Siliciumatome, die in der Wafer-Oberfläche gewachsen sind, in das Waferinnere diffundieren. Je tiefer der Abstand von der Wafer-Oberfläche in das Waferinnere ist, desto länger ist somit der Zeitraum, in dem eine Umgebung zum leichten Wachstum von Sauerstoff-Abscheidungskeimen aufrechterhalten wird. Je näher die Wafer-Oberfläche, desto geringer ist darum die Dichte von Sauerstoff-Abscheidungskeimen. Je länger die Wärmebehandlungszeit (0,5 bis 20 min), um so größer ist ferner die Dicke einer störungsfreien Zone (im folgenden "DZ" genannt), in der keine Sauerstoff-Abscheidungskeime, d. h. Defekte, gebildet werden. Je höher die Temperatur in dem Bereich von 800 bis 1000°C ist, desto größer ist zudem der Diffusionskoeffizient von Zwischengitter-Siliciumatomen, so daß sich die Dicke der DZ in kurzer Zeit vergrößert.
  • Das schnelle Erwärmen, das Belassen bei Raumtemperatur und das anschließende erneute Erwärmen des Wafers bis auf Temperaturen von 800 bis 1100°C führt dazu, daß die während des schnellen Erwärmens erhalten gebliebenen Sauerstoff-Abscheidungskeime innerhalb des Wafers zu einer Sauerstoff-Abscheidung wachsen und zu stabilen IG-Quellen werden.
  • Allerdings erfordert das zuvor genannte Wärmebehandlungsverfahren als Vorbehandlung zur Erzeugung von IG-Quellen den Einbau von Sauerstoff-Abscheidungskeimen in einen geschliffenen und polierten Siliciumwafer durch Halten des Wafers bei 500 bis 800°C für 0,5 bis 20 h und Wärmebehandeln nach schnellem Aufheizen, so daß die Sauerstoff-Abscheidungskeime innerhalb des Wafers zu Sauerstoffabscheidungen wachsen. Dies führt zu dem Problem der unnötigen mehrfachen Wärmebehandlung im Zustand des Wafers.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine erste Aufgabe der Erfindung besteht in der Bereitstellung eines Wärmebehandlungsverfahrens für einen Silicium-Wafer, der frei ist von der Existenz von Agglomeraten von Punktdefekten und der einen IG-Effekt zeigt, auch wenn der Silicium-Wafer aus einem Ingot geschnitten wird, der eine Mischdomäne einer [PV]-Domäne und einer [PI]-Domäne enthält und eine Sauerstoffkonzentration von 0,8 × 1018 bis 1,4 × 1018 Atome/cm3 (alte ASTM) aufweist.
  • Eine zweite Aufgabe der Erfindung besteht in der Bereitstellung eines durch dieses Verfahren hergestellten Silicium-Wafers, der ein größeres IG-Potential aufweist.
  • Der erste Aspekt der Erfindung betrifft ein Wärmebehandlungsverfahren eines Silicium-Wafers unter Ausübung eines IG-Effektes in dem Silicium-Wafer, wobei der Silicium-Wafer eine Mischdomäne von [PV] und [PI] und eine Sauerstoffkonzentration von 0,8 × 1018 bis 1,4 × 1018 Atomen/cm3 (alte ASTM) aufweist, wobei [PI] eine Domäne in der Nachbarschaft einer von Zwischengitter-Silicium-Punktdefekten dominierten Domäne [I] ist und klassifiziert ist als perfekte Domäne [P] ohne Agglomerate von Punktdefekten und eine Konzentration von Zwischengitter-Silicium aufweist, die geringer ist als die geringste Konzentration von Zwischengitter-Silicium, die zur Bildung von Zwischengitterversetzungen in der Lage ist, und wobei [PV] eine Domäne in der Nachbarschaft einer von Leerstellen-Punktdefekten dominierten Domäne [V] ist und klassifiziert ist als perfekte Domäne [P] und eine Konzentration von Leerstellen aufweist, die gleich oder kleiner ist als eine Konzentration von Leerstellen, die zur Bildung von COP's oder FPD's in der Lage ist, wobei das Verfahren die Schritte umfaßt: Durchführung eines ersten Wärmebehandlungsschrittes unter Erwärmen des Silicium-Wafers in einer Atmosphäre von Stickstoff, Argon, Wasserstoff oder Sauerstoff oder einem Gemisch hiervon von Raumtemperatur bis auf 1150°C bis 1200°C bei einer Temperaturanstiegsgeschwindigkeit von 10°C/s bis 150°C/s, und Halten des Silicium-Wafers bei Temperaturen von 1150°C bis 1200°C für 0 bis 30 s; und anschließend Durchführung eines zweiten Wärmebehandlungsschrittes unter schnellem Erwärmen des Silicium-Wafers in einem Wasserstoffgas oder in einer Atmosphäre, die ein Wasserstoffgas enthält, von Raumtemperatur bis zu Temperaturen von 1100°C bis 1250°C mit einer Temperaturanstiegsgeschwindigkeit von 30°C/min bis 100°C/s, und Halten des Silicium-Wafers für 1 min bis 2 h.
  • Durch das Wärmebehandlungsverfahren des ersten Aspektes, wobei der Silicium-Wafer eine Mischdomäne von [PV] und [PI] und eine Sauerstoffkonzentration von 0,8 × 1018 bis 1,4 × 1018 Atomen/cm3 (alte ASTM) enthält, führt die Durchführung des ersten Wärmebehandlungsschrittes für den Silicium-Wafer zum Auftreten von Sauerstoff-Abscheidungskeimen auch in der Domäne [PI], in die während des Kristallwachstums keine Sauerstoff-Abscheidungskeime eingebaut wurden, und gleichzeitig damit wird die Dichte der Sauerstoff-Abscheidungskeime in der Domäne [PV] vergrößert, in die während des Kristallwachstums Sauerstoff-Abscheidungskeime eingebaut wurden. Wenn also der durch den ersten Wärmebehandlungsschritt behandelte Silicium-Wafer schnell in einem Wasserstoffgas oder in einer Atmosphäre, die ein Wasserstoffgas enthält, unter Durchführung des zweiten Wärmebehandlungsschrittes erhitzt wird, wachsen die Sauerstoff-Abscheidungskeime zu Sauerstoffabscheidungen, so daß der Silicium-Wafer einen IG-Effekt auf der gesamten Wafer-Oberfläche aufweist, auch wenn er die Domäne [PV] und die Domäne [PI] enthält. Im folgenden können "Sauerstoffabscheidungen" "BMD (Bulk-Mikrodefekt)" genannt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Ansicht und zeigt eine Beziehung zwischen einem V/G-Verhältnis und einer Leerstellen-Punktdefektdichte oder einer Zwischengitter-Silicium-Punktdefektdichte gemäß einer Ausführungsform der Erfindung auf der Grundlage der Voronkov-Theorie;
  • 2 ist ein charakteristisches Diagramm und zeigt einen Übergang bei einer Ziehgeschwindigkeit zur Bestimmung eines gewünschten Ziehgeschwindigkeitsprofils;
  • 3 ist eine schematische Ansicht eines Röntgenstrahl-Tomographiebildes und zeigt eine Leerstellen-Punktdefekt-dominierte Domäne, eine Zwischengitter-Silicium-Punktdefekt-dominierte Domäne und eine perfekte Domäne eines Referenz-Ingot gemäß der Ausführungsform der Erfindung;
  • 4 ist eine Draufsicht und zeigt eine Situation, wobei OSF's in einem Silicium-Wafer W1, entsprechend einer Position P1 in 3, auftreten; und
  • 5 ist eine Draufsicht und zeigt eine Situation, wobei in einem Silicium-Wafer W3 der Ausführungsform der Erfindung, entsprechend einer Position P3 in 3, eine Domäne [PV] im Zentrum und am Rand und dazwischen eine Domäne [PI] auftritt.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Jeder der Silicium-Wafer der Ausführungsform der Erfindung wird hergestellt durch Ziehen eines Ingot aus einer Siliciumschmelze in einem Zonenschmelzofen durch ein CZ-Verfahren bei einem zuvor festgelegten Ziehgeschwindigkeitsprofil auf der Basis der Voronkov-Theorie und durch In-Scheiben-Schneiden des Ingot.
  • Wenn ein Ingot eines Silicium-Einkristalls aus einer Siliciumschmelze in einem Zonenschmelzofen durch ein CZ-Verfahren gezogen wird, kommt es in der Regel zu Punktdefekten und Agglomeraten (dreidimensionale Defekte) als Defekte in dem Silicium-Einkristall. Punktdefekte werden in zwei allgemeine Typen eingeteilt, nämlich einen Leerstellen-Punktdefekt und einen Zwischengitter-Punktdefekt. Der Leerstellen-Punktdefekt ist ein Typ, wobei ein Siliciumatom aus einer regulären Position in einem Siliciumkristallgitter weggelassen wurde. Eine solche Leerstelle führt zu einem Leerstellen-Punktdefekt. Das Vorliegen eines Siliciumatoms an einem Nicht-Gitterpunkt (Zwischengitterstelle) führt hingegen zu einem Zwischengitter-Silicium-Punktdefekt.
  • Punktdefekte werden ferner in der Regel an der Grenzfläche zwischen Siliciumschmelze (geschmolzenes Silicium) und Ingot (festes Silicium) gebildet. Beim Ziehen des Ingot beginnt sich allerdings der Teil, der die Grenzfläche darstellte, abzukühlen. Während des Abkühlens diffundieren die Leerstellen-Punktdefekte oder Zwischengitter-Punktdefekte unter gegenseitiger Verschmelzung und bilden dabei Leerstellen-Agglomerate bzw. Zwischengitter-Agglomerate. Mit anderen Worten, sind Agglomerate dreidimensionale, durch Kombination von Punktdefekten erzeugte Strukturen.
  • Agglomerate von Leerstellen-Punktdefekten umfassen Defekte, die "LSTD (Laser Scattering Tomograph Defects)" oder "FPD (Flow Pattern Defects)" genannt werden, zusätzlich zu den vorgenannten COP's, während Agglomerate von Zwischengitter-Silicium-Punktdefekten Defekte einschließen, die "L/D" genannt werden, wie zuvor erwähnt. Außerdem sind FPD's Quellen von Spuren, die ein einzigartiges Flußbild aufweisen, das auftritt, wenn ein durch In-Scheiben-Schneiden eines Ingot hergestellter Siliciumwafer 30 min ohne Rühren einer Secco-Ätzlösung (d. h. Ätzen mit einer Mischlösung von K2Cr2O7:50% HF:reines Wasser = 44 g:2000 cc:1000 cc) ausgesetzt wird. LSTD's sind Quellen mit Brechungsindizes, die sich von dem Brechungsindex von Silicium unterscheiden und die bei Bestrahlung mit Infrarotstrahlung des Silicium-Einkristalls Streulicht erzeugen.
  • Die zuvor genannte Voronkov-Theorie besteht in der Kontrolle eines V/G-Verhältnisses (mm2/min °C), so daß ein hochreiner Ingot mit weniger Defekten gezüchtet wird, wobei V (mm/min) eine Ziehgeschwindigkeit eines Ingot ist und G (°C/mm) ein Temperaturgradient eines Ingot an der Grenzfläche zwischen Ingot und Siliciumschmelze in einer Zonenschmelzstruktur ist. Eine Beziehung zwischen V/G und Punktdefektdichte ist nach dieser Theorie diagrammartig in 1 dargestellt, wobei die Abszisse V/G darstellt und die Ordinate eine Leerstellen-Punktdefektdichte und eine Zwischengitter-Silicium-Punktdefektdichte darstellt, um dadurch zu zeigen, daß die Grenze zwischen einer Leerstellendomäne und einer Zwischengitter-Siliciumdomäne durch das V/G-Verhältnis bestimmt wird. Insbesondere wird ein von einer Leerstellen-Punktdefektdichte dominierter Ingot gebildet, wenn das V/G-Verhältnis größer ist als ein kritischer Punkt, während ein von einer Zwischengitter-Silicium-Punktdefektdichte dominierter Ingot gebildet wird, wenn das V/G-Verhältnis kleiner ist als der kritische Punkt.
  • Das zuvor bestimmte Ziehgeschwindigkeitsprofil der Ausführungsform der Erfindung wird so bestimmt, daß das Verhältnis V/G von Ziehgeschwindigkeit zu Temperaturgradient zwischen einem ersten kritischen Verhältnis ((V/G)1) und einem zweiten kritischen Verhältnis ((V/G)2) gesteuert wird, wenn der Ingot aus einer Siliciumschmelze in einem Zonenschmelzofen gezogen wird. Dieses Ziehgeschwindigkeitsprofil wird bestimmt durch Simulation auf der Basis der Voronkov-Theorie, wie durch empirisches In-Scheiben-Schneiden eines Referenz- Ingot in axialer Richtung, durch empirisches In-Scheiben-Schneiden eines Referenz-Ingot zu Wafern oder durch Kombination dieser Techniken. Diese Bestimmung wird demnach durch Bestätigung der axialen Scheibe des Ingot und der geschnittenen Wafer nach der Simulation und durch anschließendes Wiederholen der Simulation durchgeführt. Es werden eine Vielzahl von Arten von Ziehgeschwindigkeiten in einem zuvor bestimmten Bereich festgelegt, und eine Vielzahl von Referenz-Ingots wird gezüchtet. Wie in 2 gezeigt, wird das Ziehgeschwindigkeitsprofil für die Simulation eingestellt auf (a) eine höhere Ziehgeschwindigkeit, wie 1,2 mm/min, (c) eine niedrigere Ziehgeschwindigkeit wie 0,5 mm/min und wiederum auf (d) eine höhere Ziehgeschwindigkeit von 1,2 mm/min. Die zuvor genannte niedrigere Ziehgeschwindigkeit kann 0,4 mm/min oder weniger betragen, und die Ziehgeschwindigkeiten (b) und (d) sind vorzugsweise linear.
  • Mehrere Referenz-Ingots, die bei verschiedenen Geschwindigkeiten gezogen wurden, werden jeweils in axialer Richtung in Scheiben geschnitten. Ein optimales V/G-Verhältnis wird auf der Basis einer Korrelation zwischen den axialen Scheiben, der Bestätigung von Wafern und dem Ergebnis der Simulation bestimmt. Anschließend wird ein optimales Ziehgeschwindigkeitsprofil bestimmt, und die Ingots werden auf der Basis eines solchen Profils hergestellt. Das tatsächliche Ziehgeschwindigkeitsprofil hängt von verschiedenen Parameter ab, wie Durchmesser eines gewünschten Ingot, spezieller verwendeter Zonenschmelzofen und Qualität der Siliciumschmelze, ohne darauf beschränkt zu sein.
  • Zu beachten ist, daß Agglomerate von COP's und L/D's je nach Nachweisverfahren für die Nachweisempfindlichkeit und die Nachweis-Untergrenzen verschiedene Werte aufweisen können. Als solches bedeutet der Satz "Agglomerate von Punktdefekten existieren nicht" hier, daß die Anzahl von Agglomeraten von Punktdefekten geringer ist als eine Nachweis-Untergrenze (1 × 103 Agglomerate/cm3), die bestimmt wird, wenn 1 Defektagglomerat eines Flußbildes (Leerstellendefekt) und 1 Versetzungscluster (Zwischengitter-Silicium-Punktdefekt) für ein Testvolumen von 1 × 10–3 cm3 nachgewiesen werden, wenn als Testvolumen ein Produkt aus einer Beobachtungsfläche und einer Ätztiefe durch ein optisches Mikroskop beobachtet wird, nachdem ein Hochglanzpolierter Silicium-Einkristall ohne Rühren mit einer Secco-Ätzlösung angeätzt wurde.
  • Wie in 1 gezeigt, bezeichnet das Zeichen [I] eine Domäne (ein erstes kritisches Verhältnis ist (V/G)1 oder kleiner), in der Zwischengitter-Silicium-Punktdefekte vorherrschen und Zwischengitter-Silicium-Punktdefekte enthalten sind, das Zeichen [V] bezeichnet eine Domäne (ein zweites kritisches Verhältnis ist (V/G)2 oder größer), in der in einem Ingot Leerstellen-Punktdefekte vorherrschen und die Agglomerate von Leerstellen-Punktdefekten enthält, und das Zeichen [P] bezeichnet eine perfekte Domäne (V/G)1 bis (V/G)2, die keine Agglomerate von Leerstellen-Punktdefekten und Agglomerate von Zwischengitter-Silicium-Punktdefekten enthält. Die der Domäne [P] benachbarte Domäne [V] enthält eine Domäne [OSF]((V/G)2 bis (V/G)3) zum Bilden von OSF-Keimen.
  • Die perfekte Domäne [P] wird außerdem in eine Domäne [PI] und eine Domäne [PV] eingeteilt. Die Domäne [PI] weist ein V/G-Verhältnis von (V/G)1 bis zum kritischen Punkt auf, und die Domäne [PV] weist ein V/G-Verhältnis vom kritischen Punkt bis (V/G)2 auf. Die Domäne [PI] grenzt demnach an die Domäne [I] an und besitzt eine Zwischengitter-Silicium-Punktdefektdichte, die geringer ist als die niedrigste Zwischengitter-Silicium-Punktdefektdichte, die zur Bildung von Zwischengitterversetzungen in der Lage ist, und die Domäne [PV] grenzt an die Domäne [V] an und besitzt eine Leerstellen-Punktdefektdichte, die geringer ist als die niedrigste Leerstellen-Punktdefektdichte, die zur Bildung von OSF's in der Lage ist.
  • 3 ist eine Querschnittsansicht eines Ingot, wobei die Ziehgeschwindigkeit unter kontinuierlicher Absenkung des Verhältnisses (V/G) schrittweise verringert wird. In 3 bezeichnet das Zeichen [V] in einem Ingot eine Domäne, in der Leerstellen-Punktdefekte vorherrschen. Das Zeichen [I] bezeichnet eine Domäne, in der Zwischengitter-Silicium-Punktdefekte vorherrschen, und das Zeichen [P] bezeichnet eine perfekte Domäne, die keine Agglomerate von Leerstellen-Punktdefekten und keine Agglomerate von Zwischengitter-Silicium-Punktdefekten aufweist. Wie vorstehend beschrieben, wird die perfekte Domäne [P] ferner eingeteilt in eine Domäne [PI] und eine Domäne [PV]. Die Domäne [PV] enthält in der perfekten Domäne [P] Leerstellen-Punktdefekte, die nicht zu Agglomeraten ausgewachsen sind, und die Domäne [PI] enthält in der perfekten Domäne [P] Zwischengitter-Silicium-Punktdefekte, die nicht zu Agglomeraten ausgewachsen sind.
  • In 3 weist der Wafer W2 im Vergleich zu Wafer W1 über die Hälfte (50%) der gesamten Fläche des Wafers eine zentrale, durch Leerstellen-Punktdefekte dominierte Domäne auf. Die Durchführung der zuvor genannten OSF-erzeugenden Wärmebehandlung bei diesem Wafer W2 führt zum Auftreten von OSF's nicht in Ringform, sondern in Scheibenform im Zentrum des Wafers. In dem Wafer W1, der in 4 gezeigt ist, tritt in der Nachbarschaft des Randes des Wafers ein OSF-Ring auf.
  • Das zuvor bestimmte Ziehgeschwindigkeitsprofil der ersten Ausführungsform wird so bestimmt, daß das Verhältnis (V/G) von Ziehgeschwindigkeit zu Temperaturgradient zwischen dem ersten kritischen Verhältnis ((V/G)1) zum Vermeiden des Auftretens von Agglomeraten von Zwischengitter-Silicium-Punktdefekten und dem zweiten kritischen Verhältnis ((V/G)2) zur Begrenzung von Agglomeraten von Leerstellen-Punktdefekten auf die zentrale Ingotdomäne, in der Leerstellen-Punktdefekte vorherrschend, gehalten wird, wenn der Ingot aus einer Siliciumschmelze in einem Zonenschmelzofen gezogen wird.
  • Der Wafer gemäß der Ausführungsform der Erfindung ist der Wafer W3, entsprechend der Position P3 in 3, und die Draufsicht hiervon ist in 5 gezeigt. Es ist erforderlich, daß die Sauerstoffkonzentration des Wafers W3 0,8 × 1018 bis 1,4 × 1018 Atome/cm3 beträgt (alte ASTM), so daß durch die folgende Wärmebehandlung Sauerstoff-Abscheidungskeime in einer höheren als einer gewünschten Dichte erzeugt werden. Der Wafer W3, entsprechend Position P3, enthält eine vollkommen perfekte Domäne, die ein Gemisch der Domäne [PV] und der Domäne [PI] enthält, da dieser Wafer W3 keine Agglomerate von Leerstellen-Punktdefekten im Zentrum und keine Agglomerate von Zwischengitter-Silicium-Punktdefekten am Rande aufweist, wie vorstehend beschrieben.
  • Die Wärmebehandlungen der Ausführungsform der Erfindung umfassen einen ersten Wärmebehandlungsschritt und einen zweiten Wärmebehandlungsschritt.
  • Der erste Wärmebehandlungsschritt besteht im schnellen Erwärmen und wird durch Erwärmen des Wafers W3 in einer Atmosphäre von Stickstoff, Argon, Wasserstoff oder Sauerstoff oder einem Gemisch hiervon von Raumtemperatur bis auf Temperaturen von 1150 bis 1200°C mit einer Temperaturanstiegsgeschwindigkeit von 10°C/s bis 150°C/s und Halten des Wafers W3 bei Temperaturen von 1150°C bis 1200°C für 0 bis 30 min durchgeführt. Im folgenden bedeutet eine Haltezeit von 0 s, daß nur eine Temperaturerhöhung und kein Halten durchgeführt wird. Das Erwärmen wird durchgeführt durch Einbringen des Wafers in einen bei Raumtemperatur gehaltenen Zonenschmelzofen oder in das Innere eines Wärmebehandlungsofens, der im Falle eines kontinuierlichen Betriebs durch die Restwärme bei einer Temperatur von mehreren hundert Grad gehalten und mit einer Geschwindigkeit von 50°C/s bis 100°C/s auf eine Temperaturen von 1150°C bis 1200°C erhöht wird. Temperaturanstiegsgeschwindigkeiten, die langsamer sind als 10°C/s, führen zu einer Zunahme der Sauerstoff-Abscheidungskeime, jedoch zu einer Verschlechterung und somit zu einer unpraktischen Verarbeitungsfähigkeit. Haltetemperaturen, die niedriger sind als 1150°C, führen zu einer unzureichenden Zunahme der Sauerstoff-Abscheidungskeime, was zu einer unzureichenden BMD-Dichte führt, die zur Ausübung eines IG-Effektes bei der Durchführung des nächsten Wärmebehandlungsschritts erforderlich ist. Haltetemperaturen über 1200°C oder Haltezeiten über 30 s führen zu einem solchen Problem, wie Abgleitungserscheinungen und Produktivitätsverschlechterung der Wärmebehandlung. Temperaturanstiegsgeschwindigkeiten über 150°C/s führen zum Problem der Abgleitungserscheinungen aufgrund der Eigenlastdispersion und Ebenen-Temperaturverteilung.
  • Der zweite Wärmebehandlungsschritt ist ein schnelles Erwärmen. Dieser zweite Schritt der Wärmebehandlung wird demnach in Wasserstoffgas oder in einer Atmosphäre, die Wasserstoffgas enthält, durchgeführt. Genauer gesagt wird der Silicium-Wafer, der Sauerstoffabscheidungen aufweist, ohne daß Versetzungen in dem zuvor genannten Prozentsatz bei Raumtemperatur erzeugt werden, schnell in einen auf Temperaturen auf 1100°C bis 1250°C aufgeheizten Ofen eingebracht und 1 min bis 2 h gehalten. Ein weiteres Verfahren besteht in der Anordnung des Silicium-Wafers, der Sauerstoffabscheidungen aufweist, ohne daß Versetzungen in dem zuvor genannten Prozentsatz bei Raumtemperatur erzeugt werden, in einem Ofen, der unter Verwendung einer Lampe schnell aufgeheizt wird, die höhere Temperaturen zur erzeugen vermag, wobei zum Start des Erwärmen ein Lampenschalter eingeschaltet wird, wodurch schnell auf Temperaturen von 1100 bis 1250°C aufgeheizt wird, und im Halten des Silicium-Wafers. Der Begriff "schnelles Erwärmen" bedeutet hier die Durchführung einer Wärmebehandlung bei einer Temperaturanstiegsgeschwindigkeit zwischen 30°C/min und 100°C/s. Das schnelle Erwärmen des Wafers durch die Bestrahlung mit Lampenlicht gestattet das gleichmäßige Erwärmen des Wafers unter Bereitstellung des Vorteils, daß sich der Wafer weniger verzieht als bei Einbringen davon in einen vorgeheizten Ofen.
  • Endtemperaturen, die niedriger sind als 1100°C, die durch schnelles Aufheizen erreicht werden, führen zu einem unzureichenden Verschwinden von Sauerstoffabscheidungen in der Nachbarschaft der Wafer-Oberfläche, wodurch keine ausreichende DZ gewährleistet werden kann. Außerdem führt das Überschreiten von 1250°C zum Auftreten von Versetzungen vor dem Verschwinden von Sauerstoffabscheidungen in der Nachbarschaft der Wafer-Oberfläche, wodurch keine ausreichende DZ gewährleistet werden kann. Außerdem ist die Haltezeit von weniger als 1 min zu kurz, um Sauerstoffabscheidungen in der Nachbarschaft der Wafer-Oberfläche zu schrumpfen, was dazu führt, daß die Sauerstoffabscheidungen in der Nachbarschaft der Wafer-Oberfläche unzureichend verschwinden und daß keine ausreichende DZ gewährleistet werden kann. Das Überschreiten von 2 h führt zu einer DZ mit übermäßiger Dicke und zur Beeinträchtigung der Produktivität. Vorzugsweise wird die Haltezeit auf 1 min bis 1,5 h festgelegt.
  • Das Belassen des Silicium-Wafers bei Raumtemperatur nach dem schnellen Erwärmen führt zur Bildung einer DZ über eine Tiefe von 1 bis 100 μm von der Wafer-Oberfläche unter Bereitstellung eines Wafers mit einer BMD-Dichte von 2 × 104 bis 2 × 108 BMD's/cm2 in einem Teilbereich, der tiefer liegt als diese DZ. Dieser Wafer zeigt einen größeren IG-Effekt.
  • [BEISPIELE]
  • Im folgenden werden Beispiele für die Erfindung zusammen mit Vergleichsbeispielen beschrieben.
  • <Vergleichsbeispiel 1>
  • Bor (B)-dotierte p-Typ-Siliciumingots jeweils eines Durchmessers von 8 in. wurden mit einem Siliciumeinkristall-Ziehgerät gezogen. Jeder Ingot besaß eine gerade Körperlänge von 1200 mm, eine Kristallorientierung (100), einen spezifischen Widerstand von etwa 10 Ωcm und eine Sauerstoffkonzentration von 1,0 × 1018 Atome/cm3 (alte ASTM). Die Anzahl der Ingots betrug zwei. Sie wurden unter der gleichen Bedingung unter kontinuierlicher Abnahme von V/G beim Ziehen von 0,24 mm/min°C auf 0,18 mm2/min°C gezüchtet. Einer der Ingots wurde, wie in 3 gezeigt, zur Überprüfung der Positionen der entsprechenden Domänen in Ziehrichtung zentral geschnitten, und der andere Ingot wurde zur Bereitstellung eines Silicium-Wafers W3, entsprechend Position P3 in 3, als Probe in Scheiben geschnitten. Der Wafer W3 als Probe in diesem Beispiel enthält eine zentrale Domäne [PV], eine Domäne [PI] um sie herum und eine weitere Domäne [PV] um sie herum, wie in 5 gezeigt.
  • Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W3 wurde unter Durchführung eines ersten Wärmebehandlungsschrittes 120 min bei 700°C in einer Stickstoffatmosphäre gehalten. Anschließend wurde der Wafer unter Durchführung eines zweiten Wärmebehandlungsschrittes mit einer Temperaturanstiegsgeschwindigkeit von 50°C/min in einer Atmosphäre von 10% Wasserstoffgas und 90% Argongas von Raumtemperatur bis auf 1200°C erhitzt und 1 min bei 1100°C.
  • <Vergleichsbeispiel 2>
  • Der Wafer W3 wurde entsprechend Vergleichsbeispiel 1 wärmebehandelt, mit der Ausnahme, daß der zweite Wärmebehandlungsschritt 1 min bei 1150°C durchgeführt wurde.
  • <Vergleichsbeispiel 3>
  • Der Wafer W3 wurde entsprechend Vergleichsbeispiel 1 wärmebehandelt, mit der Ausnahme, daß der zweite Wärmebehandlungsschritt 1 min bei 1200°C durchgeführt wurde.
  • <Vergleichsbeispiel 4>
  • Der Wafer W3 wurde entsprechend Vergleichsbeispiel 1 wärmebehandelt mit der Ausnahme, daß der zweite Wärmebehandlungsschritt 1 min bei 1250°C durchgeführt wurde.
  • <Vergleichsbeispiel 5>
  • Bor (B)-dotierte p-Typ-Siliciumingots jeweils eines Durchmessers von 8 in. wurden mit dem gleichen Gerät wie in Vergleichsbeispiel 1 gezogen. Jeder Ingot besaß eine gerade Körperlänge, eine Kristallorientierung, einen spezifischen Widerstand und eine Sauerstoffkonzentration, entsprechend jeweils Vergleichsbeispiel 1. Die Anzahl der Ingots betrug zwei. Sie wurden unter der gleichen Bedingung durch Kontrolle von V/G entsprechend Vergleichsbeispiel 1 gezüchtet. Einer der Ingots wurde in Ziehrichtung, wie in 3 gezeigt, zur Überprüfung der Positionen der entsprechenden Domänen zentral geschnitten, und der andere Ingot wurde unter Bereitstellung eines Silicium-Wafers W3, entsprechend Position P3 in 3, als Probe in Scheiben geschnitten. Der Wafer W3 als Probe bei diesem Vergleichsbeispiel enthielt keine OSF's in Scheibenform, da sich die OSF-Scheibe bei der OSF-erzeugenden Wärmebehandlung verkleinerte und verschwand. Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W3 wurde durch Erwärmen des Wafers in einer Atmosphäre von 10% Wasserstoffgas und 90% Argongas von Raumtemperatur bis auf 1200°C mit einer Temperaturanstiegsgeschwindigkeit von ungefähr 50°C/min und anschließendes Halten des Wafers bei 1200°C 90 s wärmebehandelt.
  • <Vergleichsbewertung 1>
  • Die Wafer der Vergleichsbeispiele 1 bis 5 wurden gereinigt, an der Wafer-Oberfläche durch ein Wright-Ätzmittel selektiv angeätzt und anschließend wurde die BMD-Oberflächendichte hiervon in dem Domänenteilbereich in einer Tiefe von 350 μm von der Wafer-Oberfläche gemessen. Das Ergebnis hiervon ist in Tabelle 1 und 2 gezeigt. Tabelle 1
    Wärmebehandlungsbedingung BMD-Oberflächendichte (/cm2)
    erster Wärmebehandlungsschritt zweiter Wärmebehandlungsschritt
    Vergleichsbeispiel 1 700°C × 120 min 1100°C × 1 min 5,0 × 105
    Vergleichsbeispiel 2 700°C × 120 min 1150°C × 1 min 1,0 × 105
    Vergleichsbeispiel 3 700°C × 120 min 1200°C × 1 min 5,0 × 105
    Vergleichsbeispiel 4 700°C × 120 min 1250°C × 1 min 1,0 × 106
    Tabelle 2
    Wärmebehandlungsbedingung BMD-Oberflächendichte (/cm2)
    Temperatur (°C) Zeit (sek) Atmosphäre
    Vergleichsbeispiel 5 1200 90 H2 10% + Ar 90% geringer als 1,0 × 104
  • <Beispiel 1>
  • Bor (B)-dotierte p-Typ-Silicium-Ingots mit einem Durchmesser von 8 in. wurden entsprechend Vergleichsbeispiel 1 gezogen. Der Ingot besaß eine gerade Körperlänge 1200 mm, eine Kristallorientierung (100), einen spezifischen Widerstand von 10 Ωcm und eine Sauerstoffkonzentration von 1,0 × 1018 Atomen/cm3 (alte ASTM). Die Anzahl der Ingots betrug zwei. Sie wurden unter der gleichen Bedingung unter kontinuierlicher Abnahme von V/G beim Ziehen von 0,24 mm2/min°C auf 0,18 mm2/min°C gezüchtet. Einer der Ingots wurde, wie in 3 gezeigt, zur Überprüfung der Positionen der entsprechenden Domänen in Ziehrichtung zentral geschnitten, und der andere Ingot wurde unter Bereitstellung einer Probe eines Silicium-Wafers W3, entsprechend Position P3 in 3, in Scheiben geschnitten. Der Wafer W3 als Probe in diesem Beispiel enthält eine zentrale Domäne [PV], eine Domäne [PI] um sie herum und eine weitere Domäne [PV] um sie herum, wie in 5 gezeigt.
  • Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W3 wurde unter Durchführung eines ersten Wärmebehandlungsschrittes in einer Stickstoffatmosphäre mit einer Temperaturanstiegsgeschwindigkeit von 50°C/s von Raumtemperatur bis auf 1150°C ohne Halten des Wafers bei 1150°C erhitzt. Anschließend wurde der Wafer unter Durchführung eines zweiten Wärmebehandlungsschrittes in einer Atmosphäre von 10% Wasserstoffgas und 90% Argongas mit einer Temperaturanstiegsgeschwindigkeit von etwa 50°C/min von Raumtemperatur bis auf 1200°C erhitzt und 1 min bei 1200°C gehalten.
  • <Beispiel 2>
  • Der Wafer W3 wurde entsprechend Beispiel 1 wärmebehandelt, mit der Ausnahme, daß der erste Wärmebehandlungsschritt durch Halten des Wafers für 30 s durchgeführt wurde.
  • <Beispiel 3>
  • Der Wafer W3 wurde entsprechend Beispiel 1 wärmebehandelt, mit der Ausnahme, daß der erste Wärmebehandlungsschritt bei 1200°C ohne Halten des Wafers durchgeführt wurde.
  • <Beispiel 4>
  • Der Wafer W3 wurde entsprechend Beispiel 3 wärmebehandelt, mit der Ausnahme, daß der erste Wärmebehandlungsschritt bei 1200°C durch Halten des Wafers für 5 s durchgeführt wurde.
  • <Beispiel 5>
  • Der Wafer W3 wurde entsprechend Beispiel 3 wärmebehandelt, mit der Ausnahme, daß der erste Wärmebehandlungsschritt Halten des Wafers für 30 s durchgeführt wurde.
  • <Vergleichsbewertung 2>
  • Die Wafer der Beispiele 1 bis 5 wurden gereinigt, und anschließend wurde die BMD-Oberflächendichte hiervon des Domänenbereichs in einer Tiefe von 350 μm von der Wafer-Oberfläche entsprechend Vergleichsbeispiel 1 und Vergleichsbeispiel 5 gemessen. Das Ergebnis hiervon ist in Tabelle 3 gezeigt.
  • Wie aus Tabelle 3 hervorgeht, wurde gezeigt, daß die zweistufigen Wärmebehandlungen der Beispiele 1 bis 5 BMD-Dichten bereitstellen, die für IG-Effekte der entsprechenden Wafer erforderlich sind, und daß höhere BMD-Dichten in den Beispielen 3 bis 5 durch den ersten Wärmebehandlungsschritt bei 1200°C oder darüber erhalten werden können. Tabelle 3
    Wärmebehandlungsbedingung BMD-Oberflächendichte (/cm2)
    erster Wärmebehandlungsschritt zweiter Wärmebehandlungsschritt
    Beispiel 1 1150°C × 0 s 1200°C × 1 min 5,0 × 105
    Beispiel 2 1150°C × 30 s 1200°C × 1 min 1,0 × 105
    Beispiel 3 1200°C × 0 s 1200°C × 1 min 1,0 × 106
    Beispiel 4 1200°C × 5 s 1200°C × 1 min 8,0 × 105
    Beispiel 5 1200°C × 30 s 1200°C × 1 min 5,0 × 105

Claims (2)

  1. Wärmebehandlungsverfahren eines Silicium-Wafers unter Erzeugung eines IG-Effekts in dem Silicium-Wafer, wobei der Silicium-Wafer eine Mischdomäne von [Pv] und [PI] und eine Sauerstoffkonzentration von 0,8 × 1018 bis 1,4 × 1018 Atome/cm3 (alte ASTM) aufweist, wobei [PI] eine Domäne in der Nachbarschaft einer von Zwischengitter-Silicium-Punktdefekten dominierten Domäne [I] ist und klassifiziert ist als perfekte Domäne [P], die keine Agglomerate von Punktdefekten enthält, und eine Konzentration von Zwischengitter-Silicium aufweist, die geringer ist als die geringste Konzentration von Zwischengitter-Silicium, die zur Bildung von Zwischengitterversetzungen in der Lage ist, und wobei [PV] eine Domäne in der Nachbarschaft einer von Leerstellen-Punktdefekten dominierten Domäne [V] ist, und klassifiziert ist als perfekte Domäne [P] mit einer Konzentration von Leerstellen, die gleich oder kleiner ist als eine Konzentration von Leerstellen, die zur Bildung von COP's oder FPD's in der Lage ist; wobei das Verfahren die Schritte umfasst: Durchführung eines ersten Wärmebehandlungsschrittes unter Erwärmen des Silicium-Wafers in einer Atmosphäre von Stickstoff, Argon, Wasserstoff oder Sauerstoff oder einem Gemisch hiervon von Raumtemperatur bis auf 1150°C bis 1200°C mit einer Temperaturanstiegsgeschwindigkeit von 10°C/s bis 150°C/s und Halten des Silicium-Wafers bei Temperaturen von 1150°C bis 1200°C 0 bis 30 s; und anschließende Durchführung eines zweiten Wärmebehandlungsschrittes unter schnellem Erwärmen des Silicium-Wafers in einem Wasserstoffgas oder in einer Atmosphäre, die ein Wasserstoffgas enthält, von Raumtemperatur bis auf Temperaturen von 1100°C bis 1250°C mit einer Temperaturanstiegsgeschwindigkeit von 30°C/min bis 100°C/s, und unter Halten des Silicium-Wafers 1 min bis 2 h.
  2. Silicium-Wafer, behandelt durch das Verfahren nach Anspruch 1 unter Erzeugung eines IG-Effektes, wobei der Silicium-Wafer eine Zone ohne Sauerstoffabscheidungen aufweist, wobei die Zone über eine Tiefe von 1 bis 100 μm von der Wafer-Oberfläche gebildet ist, und wobei der Silicium-Wafer Sauerstoffabscheidungen in einer Dichte von 2 × 104 bis 2 × 108 Abscheidungen/cm2 in einem Teilbereich enthält, der tiefer liegt als diese Zone.
DE10047345A 2000-09-22 2000-09-25 Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer Expired - Fee Related DE10047345B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
US09/667,885 US6663708B1 (en) 2000-09-22 2000-09-22 Silicon wafer, and manufacturing method and heat treatment method of the same
DE10066099A DE10066099B4 (de) 2000-09-25 2000-09-25 Wärmebehandlungsverfahren für einen Siliciumwafer
DE10066107A DE10066107B4 (de) 2000-09-25 2000-09-25 Verfahren zur Wärmebehandlung eines Siliciumwafers
KR10-2000-0056106A KR100369761B1 (ko) 2000-09-22 2000-09-25 실리콘 웨이퍼 및 그 열처리 방법
DE10066106A DE10066106B4 (de) 2000-09-25 2000-09-25 Verfahren zur Wärmebehandlung eines Siliciumwafers
DE10047345A DE10047345B4 (de) 2000-09-22 2000-09-25 Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer
KR10-2002-0050290A KR100369760B1 (ko) 2000-09-22 2002-08-24 실리콘 웨이퍼의 제조 방법
US10/628,690 US20040025983A1 (en) 2000-09-22 2003-07-28 Method of manufacturing silicon

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/667,885 US6663708B1 (en) 2000-09-22 2000-09-22 Silicon wafer, and manufacturing method and heat treatment method of the same
KR10-2000-0056106A KR100369761B1 (ko) 2000-09-22 2000-09-25 실리콘 웨이퍼 및 그 열처리 방법
DE10047345A DE10047345B4 (de) 2000-09-22 2000-09-25 Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer
KR10-2002-0050290A KR100369760B1 (ko) 2000-09-22 2002-08-24 실리콘 웨이퍼의 제조 방법

Publications (2)

Publication Number Publication Date
DE10047345A1 DE10047345A1 (de) 2002-05-02
DE10047345B4 true DE10047345B4 (de) 2008-11-13

Family

ID=39831706

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10047345A Expired - Fee Related DE10047345B4 (de) 2000-09-22 2000-09-25 Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer

Country Status (3)

Country Link
US (2) US6663708B1 (de)
KR (2) KR100369761B1 (de)
DE (1) DE10047345B4 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498078B2 (en) * 2000-09-05 2002-12-24 The Regents Of The University Of California Method for enhancing the solubility of boron and indium in silicon
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Sumco シリコンウェーハの製造方法
JP4822582B2 (ja) * 2000-12-22 2011-11-24 Sumco Techxiv株式会社 ボロンドープされたシリコンウエハの熱処理方法
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
DE10259588B4 (de) * 2002-12-19 2008-06-19 Siltronic Ag Verfahren und Vorrichtung zur Herstellung eines Einkristalls aus Silicium
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP5010091B2 (ja) * 2003-11-13 2012-08-29 株式会社Sumco 高抵抗シリコンウェーハ
DE102004021113B4 (de) * 2004-04-29 2006-04-20 Siltronic Ag SOI-Scheibe und Verfahren zu ihrer Herstellung
US7141179B2 (en) * 2004-08-23 2006-11-28 Macronix International Co., Ltd. Monitoring semiconductor wafer defects below one nanometer
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Sumco シリコンウェーハの製造方法、シリコン単結晶育成方法
US7371283B2 (en) * 2004-11-23 2008-05-13 Siltron Inc. Method and apparatus of growing silicon single crystal and silicon wafer fabricated thereby
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
JP2006243185A (ja) * 2005-03-01 2006-09-14 Sharp Corp 動画像表示に適した液晶表示装置
JP4742711B2 (ja) * 2005-04-08 2011-08-10 株式会社Sumco シリコン単結晶育成方法
US20060225639A1 (en) * 2005-04-08 2006-10-12 Toshiaki Ono Method for growing silicon single crystal, and silicon wafer
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
US7442251B2 (en) * 2005-06-20 2008-10-28 Sumco Corporation Method for producing silicon single crystals and silicon single crystal produced thereby
US7473314B2 (en) * 2005-06-20 2009-01-06 Sumco Corporation Method for growing silicon single crystal
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
DE102007027111B4 (de) * 2006-10-04 2011-12-08 Siltronic Ag Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
US7541290B2 (en) * 2007-03-08 2009-06-02 Samsung Electronics Co., Ltd. Methods of forming mask patterns on semiconductor wafers that compensate for nonuniform center-to-edge etch rates during photolithographic processing
US7939432B2 (en) * 2008-12-15 2011-05-10 Macronix International Co., Ltd. Method of improving intrinsic gettering ability of wafer
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
US10526728B2 (en) * 2014-06-02 2020-01-07 Sumco Corporation Silicon wafer and method for manufacturing same
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP2019033134A (ja) * 2017-08-04 2019-02-28 株式会社ディスコ ウエーハ生成方法
DE102018203945B4 (de) * 2018-03-15 2023-08-10 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
US11767610B2 (en) 2020-12-31 2023-09-26 Globalwafers Co., Ltd. Use of buffer members during growth of single crystal silicon ingots

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247935A (ja) * 1984-05-23 1985-12-07 Toshiba Ceramics Co Ltd 半導体ウエハの製造方法
JPH07161707A (ja) * 1993-10-15 1995-06-23 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JPH0845945A (ja) * 1994-07-29 1996-02-16 Mitsubishi Materials Corp シリコンウェーハのイントリンシックゲッタリング処理法
JPH10326790A (ja) * 1997-03-27 1998-12-08 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法およびシリコンウエーハ
JPH111393A (ja) * 1997-02-13 1999-01-06 Samsung Electron Co Ltd ホットゾーンでの引上速度プロファイルを調節して単結晶シリコンインゴット及びウェーハを製造する方法、それによって製造されるインゴット及びウェーハ
US5931662A (en) * 1996-06-28 1999-08-03 Sumitomo Sitix Corporation Silicon single crystal wafer annealing method and equipment and silicon single crystal wafer and manufacturing method related thereto
US5935320A (en) * 1996-09-12 1999-08-10 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for producing silicon semiconductor wafers with low defect density
DE19900091A1 (de) * 1998-01-06 1999-08-26 Sumitomo Metal Ind Halbleitersiliziumwafer und dessen Herstellungsverfahren unter zusätzlicher Verwendung von Oxidationstempern
EP0942077A1 (de) * 1998-03-09 1999-09-15 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung eines einkristallinen Siliciumwafers und durch das Verfahren hergestellte einkristalline Siliciumwafer
US5954873A (en) * 1995-05-31 1999-09-21 Sumitomo Sitix Corporation Manufacturing method for a silicon single crystal wafer
US5968262A (en) * 1996-11-21 1999-10-19 Komatsu Electronic Metals Co., Ltd. Method of fabricating silicon single crystals
EP0964443A2 (de) * 1998-06-09 1999-12-15 Shin-Etsu Handotai Company Limited Verfahren zur Wärmebehandlung eines Siliziumwafers und Siliziumwafer
EP1313137A1 (de) * 2000-07-28 2003-05-21 Shin-Etsu Handotai Co., Ltd Verfahren zur herstellung von einkristalligen silizium-wafern

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1312033C (en) * 1987-09-16 1992-12-29 Clarence M. Eidt, Jr. Combination coking and hydroconversion process
JP2613498B2 (ja) * 1991-03-15 1997-05-28 信越半導体株式会社 Si単結晶ウエーハの熱処理方法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
MY120441A (en) * 1997-04-09 2005-10-31 Memc Electronic Materials Low defect density silicon
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP3800006B2 (ja) * 1998-08-31 2006-07-19 信越半導体株式会社 シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ
JP4467096B2 (ja) * 1998-09-14 2010-05-26 Sumco Techxiv株式会社 シリコン単結晶製造方法および半導体形成用ウェハ
US6428619B1 (en) * 2000-10-23 2002-08-06 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0518254B2 (de) * 1984-05-23 1993-03-11 Toshiba Ceramics Co
JPS60247935A (ja) * 1984-05-23 1985-12-07 Toshiba Ceramics Co Ltd 半導体ウエハの製造方法
JPH07161707A (ja) * 1993-10-15 1995-06-23 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JPH0845945A (ja) * 1994-07-29 1996-02-16 Mitsubishi Materials Corp シリコンウェーハのイントリンシックゲッタリング処理法
US5674756A (en) * 1994-07-29 1997-10-07 Mitsubishi Materialc Corporation Method for intrinsic-gettering silicon wafer
US5954873A (en) * 1995-05-31 1999-09-21 Sumitomo Sitix Corporation Manufacturing method for a silicon single crystal wafer
US5931662A (en) * 1996-06-28 1999-08-03 Sumitomo Sitix Corporation Silicon single crystal wafer annealing method and equipment and silicon single crystal wafer and manufacturing method related thereto
US5935320A (en) * 1996-09-12 1999-08-10 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for producing silicon semiconductor wafers with low defect density
US5968262A (en) * 1996-11-21 1999-10-19 Komatsu Electronic Metals Co., Ltd. Method of fabricating silicon single crystals
JPH111393A (ja) * 1997-02-13 1999-01-06 Samsung Electron Co Ltd ホットゾーンでの引上速度プロファイルを調節して単結晶シリコンインゴット及びウェーハを製造する方法、それによって製造されるインゴット及びウェーハ
JPH10326790A (ja) * 1997-03-27 1998-12-08 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法およびシリコンウエーハ
DE19900091A1 (de) * 1998-01-06 1999-08-26 Sumitomo Metal Ind Halbleitersiliziumwafer und dessen Herstellungsverfahren unter zusätzlicher Verwendung von Oxidationstempern
EP0942077A1 (de) * 1998-03-09 1999-09-15 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung eines einkristallinen Siliciumwafers und durch das Verfahren hergestellte einkristalline Siliciumwafer
EP0964443A2 (de) * 1998-06-09 1999-12-15 Shin-Etsu Handotai Company Limited Verfahren zur Wärmebehandlung eines Siliziumwafers und Siliziumwafer
EP1313137A1 (de) * 2000-07-28 2003-05-21 Shin-Etsu Handotai Co., Ltd Verfahren zur herstellung von einkristalligen silizium-wafern

Also Published As

Publication number Publication date
US20040025983A1 (en) 2004-02-12
KR20020024372A (ko) 2002-03-30
KR100369761B1 (ko) 2003-01-30
US6663708B1 (en) 2003-12-16
KR100369760B1 (ko) 2003-01-30
DE10047345A1 (de) 2002-05-02
KR20020073110A (ko) 2002-09-19

Similar Documents

Publication Publication Date Title
DE10047345B4 (de) Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer
DE19609107B4 (de) Verfahren zum Herstellen von Siliziumwafern
DE69915729T2 (de) Stickstoffdotierte einkristalline Siliziumscheibe mit geringen Fehlstellen und Verfahren zu ihrer Herstellung
DE69806369T2 (de) Silicium mit niedriger fehlerdichte und idealem sauerstoffniederschlag
DE69817365T2 (de) Sauerstoffausdiffusionsloses sauerstoff-ausfällungsverfahren in siliziumwafer
DE112013001054B4 (de) Verfahren zum Herstellen eines Silizium-Einkristall-Wafers
EP0962555B1 (de) Verfahren zur Herstellung eines Einkristalls
DE60115078T2 (de) Mit stickstoff dotiertes silizium das wesentlich frei von oxidationsinduzierten stapelfehlern ist
DE102007027111B4 (de) Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
DE69908965T2 (de) Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
DE102008046617B4 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
DE112016000465B4 (de) Verfahren zur Fertigung von Silicium-Wafern
EP3394325B1 (de) Siliciumscheibe mit homogener radialer sauerstoffvariation
DE112011105735B4 (de) Verfahren zum Aufzeigen von kristallbezogenen Defekten
DE10205084B4 (de) Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
DE69703028T2 (de) Siliziumeinkristall ohne Kristalldefekte im peripheren Waferteil
DE20118092U1 (de) Vorrichtung zur Herstellung von Siliciumeinkristallen hoher Qualität
DE3413082A1 (de) Verfahren und vorrichtung zur herstellung von halbleitermaterialien
DE69904675T2 (de) Verfahren zur Herstellung eines Stickstoff- dotierten Siliciumeinkristalles mit geringer Defektdichte
DE112006000816T5 (de) Produktionsverfahren für Siliziumeinkristall, getemperter Wafer und Produktionsverfahren für getemperten Wafer
DE102014208815B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
DE112015000282B4 (de) Verfahren für die Wärmebehandlung von Siliziumeinkristall-Wafern
DE10052411B4 (de) Wärmebehandlungsverfahren eines Siliciumwafers und der wärmebehandelte Siliciumwafer
DE60010496T2 (de) Czochralski-Verfahren zur Herstellung Silizium-Einkristalle durch Steuerung der Abkühlgeschwindigkeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 10066099

Country of ref document: DE

Q171 Divided out to:

Ref document number: 10066099

Country of ref document: DE

8172 Supplementary division/partition in:

Ref document number: 10066107

Country of ref document: DE

Ref document number: 10066106

Country of ref document: DE

Q171 Divided out to:

Ref document number: 10066107

Country of ref document: DE

Ref document number: 10066106

Country of ref document: DE

8181 Inventor (new situation)

Free format text: SHIOTA, TAKAAKI, TOKIO/TOKYO, JP FURUYA, HISASHI, TOKIO/TOKYO, JP NAKADA, YOSHINOBU, TOKIO/TOKYO, JP

8125 Change of the main classification

Ipc: C30B 3302

AH Division in

Ref document number: 10066107

Country of ref document: DE

Kind code of ref document: P

Ref document number: 10066106

Country of ref document: DE

Kind code of ref document: P

Ref document number: 10066099

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee