[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS58501927A - シリコン・ウエハ中の酸素析出を減少させるための方法 - Google Patents

シリコン・ウエハ中の酸素析出を減少させるための方法

Info

Publication number
JPS58501927A
JPS58501927A JP82500648A JP50064882A JPS58501927A JP S58501927 A JPS58501927 A JP S58501927A JP 82500648 A JP82500648 A JP 82500648A JP 50064882 A JP50064882 A JP 50064882A JP S58501927 A JPS58501927 A JP S58501927A
Authority
JP
Japan
Prior art keywords
wafer
temperature
heat treatment
furnace
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP82500648A
Other languages
English (en)
Inventor
チエ・パトリツク・ダブリユ−
ハ−ン・エリツク・ダブリユ−
クルカルニ・ム−ルリダ−ル・ヴイ
マルコヴイツツ・ゲイリ−
Original Assignee
インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン filed Critical インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン
Publication of JPS58501927A publication Critical patent/JPS58501927A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 シリコン・ウエノ・中の酸素析出を減少させるための方法〔技術分野〕 本発明は一役にシリコン半導体ウエノ・の製造、特にシリコン・ウェハ中の酸素 を析出を減少させる方法に関する。
シリコン・ウェハの表面上に半導体デバイス(例えばトランジスタ)を製造する 事は当技術分野で周知である。現在、高いデバイス密度を達成するためにデバイ スの微細化に努力が集中されている。半導体デバイスのサイズが減少すると共に 、デバイス0形成されるシリコン・ウエノ・0表面において不純物をなくす事が 非常に重要になシ始めている。例えば半導体ウニ・・の辰面に僅かの量の金属不 純物が存在していると、デバイスの短絡又はデバイス動作の性能低下の原因にな る可能性がちる。
シリコン・ウェハの表面に不純物の存在しない領域ヲ得る1つの方法ば、全半導 体処理工程のために超清浄環境及び不活性の機器を用いる事によっている。しか しながらシリコン・ウェハが種々の製造工nf受ける時にいくらかの不純物カニ 導入される事は殆んど避けられない事が認識されるであろう。
不純物の存在しない表面領域を得る第2の方法は「ゲッタリング」として知られ る現象を利用する事による。ゲッタリングは、欠陥又は不純物が半導体結晶構造 中に故意に導入てれる時に起きる。七の欠陥又は不純物は、その後に半導体に導 入さhた不純物を七J1に引き付ける事によって後者の不純(2) 物の内部的トラップとして作用する。
ゲッタリング全得る普通の方法は、シリコン・ウェハの内側に析出酸素の領域を 形成する事によめ。この内部の析出領域(寸、その後の処理中((シリコン・ウ ェハ表面に導入されたいかなる不純物に関してもトラップとして作用する。不純 物は内部の析出領域に引き付けられ、ウェハ表面から取9去られる。従って不純 物のないデバイス領域が保証される。高い内部ゲッタ密度及び析出酸素の存在し ない表面92有するシリコン・ウェハを作る方法の例ば、IBM Techni calDisc]osure Bulletin 、Voム19、扁4、Sep tember 1976、p、1295に見い出す事ができる。そこに開示され ている事は、表面付近の析出酸素を分解し酸素をウェハから拡散させて追い出す ための高温ウニ・・・アニーリング工程である。
上記の説明から、ゲッタリングは内部ゲッタリング領域がウェハ表面付近に拡が っていない場合にのみ有効である事が理解されよう。もしも内部ゲッタリング領 域が表面付近に拡がっていれば、後続処理工程で導入された不純物はゲッタリン グ領域によって表面から除去される事はないであろう。さらに表面近くのゲッタ リング領域の析出酸素は不純物として作用し、デバイス動作に悪影響を与えるで あろう。
不幸な事に、シリコン・ウェハの高温(即ち約800℃よりも高い温度)処理は ウェハ中の格子間位置にある(溶解した)酸素全析出させ、従って内部ゲッタリ ング領域を拡大する。
(3) 特表昭58−501927(2)各々の高温処理工程は、内部ゲッタリ ング領域がデバイス領域中に拡がるまで酸素を析出させ、デバイス動作の性能全 低下させる。高温処理中の析出は、高い、(例えば約66ppm以上の)格子間 酸素含有量を有するシリコン・ウェハの場合、各高温処理工程に伴なって大量の 酸素が析出し内部ゲッタリング領域をデバイス領域に拡大するので、特に問題で ある。
従来技術は高温処理工程中の酸素の析出を減少させる方法をこれ1でに見い出し ていない。例えば上記文献に開示σれた表面拡散法はウェハ表面付近の低(7a 度の析出した酸素を満足に拡散するだけである。内部ゲッタリング領域がウェハ 表面付近に拡がる時、結果的に生じた高い析出酸素a度は外方拡散する事ができ ない。これらの問題の結果として、高い格子間酸素含有量ヲ有するウェハば、こ れまで廃棄されるか又は低性能デバイスを製造するために使用されていた。
我々は、半導体ウェハ中の酸素析出O速度が、これまで採用σれて来た高温処理 工程とは工程の温度サイクルの形を変更する事によって、大幅に減少する可能性 のある事を発見した。高温処理工程の期間及び温度は変更されないが、温度サイ クルの加熱及び冷却の部分が、酸素析出を減少させるように変更される。
〔背景接衝〕
従来技術は、高温処理に用いられる温度サイクルの形が酸素析出の速度に対して 何らかの影#全持ち得る事を、これまで認識していなかった。
(4) 半導体製造の初期の時代には、高温処理に用いられる温度サイクルの形が半導体 ウェハに関して何らかの重要性を持つ事は知られていなかった。所定の温度でウ ェハを処理する時は、ウェハは蛍に高温の炉の中に必要な時間だけ突っ適才れそ の後引き出てれていた。
1〜かしながら、まもなく、温度サイクルの形が半導体ウェハのクラック(cr ack)や反p (warpage)の原因である事が認識された。その後の開 発は、高温処理に先立って半導体を緩やかに加熱(ランプ・アップ)し高温処理 の後に半導体を媛やかに冷却(ランプ・ダウン)するように温度サイクルの形を 変更する事によってウェハの反シ又はクラック全量制御するように試みて来た。
例えば米国特許第3723055号において、半導体材料の歩留り点を越えるス トレスの原因となる臨界的な温度勾配を決定し、温、賢勾配が臨界温度勾配より も低いように加熱及び冷却の速度全制御する毒によって、半導体ウェハからのデ バイスの歩留りが増加された。同様の形のランプ・アップ/ランプ・ターラン温 度サイクルが、ウェハのクラック又は反りを制御するために広く採用されて来た 。しかしながら温度サイクルのランプ・アップ/ランプ・タウンと酸素析出との 間には何の関係も認識でれていなかった。
〔発明′の開示〕
本発明の主な目的は、半導体ウェハを製造する改良された方法を提供する事であ る。
本発明の他の目的は、半導体ウェハ中の酸素析出が減少した半導体ウェハの製造 方法を4是供する事である。
本発明のさらに他つ目的は、半導体回路の型造中の半導体熱処理工程の形+ 制 御する肩によって半導体ウェハにおける僧素析出を匍制御する方法を提供する事 である。
これらの及び他の目的は、急速な挿入/ランプ・タウンという形の温度サイクル を用いて半導体ウェハを熱処理する事によって達成される。急速な挿入は、炉全 必要な熱処理温度に予備加熱し、ウェハをその予備加熱づれた炉に直接挿入し、 ナしてウニ・・を必要な熱処理時間の間そこに維持する事(でよって行なっても よい。もしも加熱速度が1秒当シ摂氏数百度以上の、急速加熱炉が用いられるな ら1ば、ウェハ全炉中に挿入し、炉を必要な熱処理温度に急速に加熱し、そして ウェハをその中に必要な熱処理時間維持する車によって、急速な挿入と等しい効 果を得てもよい。ランプ・タウンは必要な熱処理時間の終了した時に約り5℃/ 分よりも低い速度で緩やかにウニ・・を冷却する事によって達成してもよい。ち るい(ま、ウェハ表面において温度勾配が生じないようにウェハ表面が一様に冷 却される事が可能であれば、冷却(dもつと速い速度で行なってもよい。
我々Id、ウェハ加熱時間を急速な挿入によって弔小限にする事により酸素析出 が、91j的に減少する小金発見した。酸素の析出?減少きせる事によってウェ ハ表面に析出物のない領域が保証される。さらに熱処理工程の終了時にランプ・ タウンを行なう事によってウエノ・のクラック又は反りが防止される。
従って、蛍に従来技術のランプ・アップ/ランプ・ダウン形の温度サイクルを急 速挿入/ランプ・ダウン形の温度サイクルに変更する事によって、以前は高性能 のデバイスに用いられなかった高酸素含有量のウニ・・が首尾よく用い得るよう になった。
図面の簡単な説明 第1図は従来技術のランプ・アップ/ランプ・ダウン形の@度すイクルに付き、 温度サイクル数の関数として格子間酸素濃Vを表わした図である。
第2図は81図のデータを得るために用いた従来技術のランプ・アップ/ランプ ・ダウン形の温度サイクルを示す。
第3図は本発明の急速挿入/ランプ・ダウン形の温度サイクルに付き、温度サイ クル数の間取として格子間酸素濃度を表わした図である。
第4図は第6図のデータを得るために用いた急速挿入/ランプ・ダウン形の温度 サイクルを示す。
〔発明を実施するための最良の形態〕
開面を参照すると、第1図及び第6図は温度サイクル数の関数としてシリコン・ ウニ・・中の格子間酸素濃度を表わした図である。第1図及び第6図のデータを 得るために用いたウェハは全て、[100]シリコンの、11〜16Ω/Crn の、チョクラルスキー成長法で作製された100mm径、0.4mm厚の両面研 5饗されたウエノ・であった。曲線1a、1b及び1Cを得るために用いたウエ ノ・は、各々曲線2a、2b及び2cに関するウニ・・と同じ結晶から得られた 。第1図及び第6図のテストに用いた炉は約60cmの一様な温度シーツを有す るThermo Brute American XLであったが、半導体ウニ ・・処理で普通に用いられている任意の他の炉を用いる車も可能である。また窒 素ガスが、炉を1t/分で流れる雰囲気として用いられた。
第1図に示したデータは、第2図に示されている典型的な従来技術のランプ・ア ップ/ランプ・ダウン温度サイクルを3枚のウェハに施す事によって得られた。
第2図に示すように、ウェハは800℃の炉に挿入され、800℃に15分間維 持された。その後ウェハば75°/分の割合で20分間950℃1で緩やかにラ ンプ・アンプてれた。次にウェニ、14950℃で90分間熱処鑞てれ、325 /分の割合で40分間800℃になる葦でランプ・ダウンされた。次にウェハぽ 800℃に15分間維持されfc。
第6図のデータを得るためにウェハは第4図に示す急速挿入/ランプ・ダウン温 度サイクルが施された。第4図に示すように、ウェハは950℃に予備加熱され た炉中に迅速に挿入された。炉に入ったウェハは熱処理され、第2図の温度サイ クルと同様にランプ・ダウンされた。実際、第1図及び第3図のデータを得るた めの実験は、炉温度が950℃に達した後に炉、中に第5図のウェハを挿入する 事によって、同時に同じ炉の中で行なわれた。
格子間酸素濃度は、半導体ウェハ中の酸素濃度を測定する普通の方法、フーリエ 変換赤外分光法を用いてppm 単位で測定された。しかしながら、格子間酸素 濃度を測定するために、他の赤外針元法又は他の方法を用いる事もできたであろ う。所定の数の温度サイクルの後に析出した酸素の量は、初期の格子間酸素・′ 農度から所定の数の温度サイクルの後の格子間酸素濃度をさし引く事によって得 てもよい。例えば第1図全参照すると、7回の熱処理サイクルの後に曲線1a、 1b及び1Cのウニ・・から析出した酸素の量は各々35.65及び15 pp m である。
第3図全参照すると、急速挿入/ランプ・ダウン温度サイクルの結果として呻素 の析出の劇的な残少が示されている。
例えばウニ・・2a、2b及び2Cの7回の熱処理サイクルの終了時に析出した 酸素は各々、約2.7及びOppm である。
これは前述のランプ・アップ/ランプ・ダウンの結果と比較すると大幅な減少で ある。嘔らに第6図のウエノ・は第1図のウェハと比較して反シ又はクラックの 度合が大きくない。
第1図及び第6図に示したデータから、酸素析出がウニ・・の昇温速度によって 影響される事はあきらかである。急速な挿入は、ウェハを予備加熱された炉中に 挿入する事によって昇温時間を帰小限にする。あるいは昇温時間は、速い昇温速 度即ち毎秒数百度以上の昇温速度を持つ炉全用しる事によって最小限、に保って もよい。そのような炉の例は放射加熱型エビタキ7ヤル反応炉である。そのよ) /、c炉が用いられる時、急速挿入に等しい効果が、ウニ・・全炉中に挿入し炉 を必要な熱処理温5究に急速に加熱する事によって達成てれる。温度サイクルの 急速な昇温/ランプ・タウンの形は、急速な昇温(即ち数百度/秒)が従来技術 Oランプ・アップ速度(無地的に7415度/分以下、より典型的には数度/分 )と比較した時に殆んど@間約なので、第4図の急速挿入/ランプ・ダウンのグ ラフと同一である。
ウェハの反り及びクランクは主に温度サイクルの冷却部分の間に提き、昇温中に は起きない事も明らかである。反り及びクランクは冷却中のウェハ表面の局所的 温度勾配の結果として起きる。従ってウェハが横やかに、即ち約15度/分り、 下の速度で冷却する事が可能な場合、局所的温度勾配は、許容できない反りやク ラック全誘起する値よシも低く保たれる。
しかし、局所的温度勾配が起きないようにウェハ表面から一様に熱が除去てれる ならば、ウェハは15度/分よりも速く冷却してもよい。一様な冷却は、ウェハ を接近して僅立式に賃料せず、炉中に横たえる事によって達成してもよい。こつ ようにすれば熱はウェハの露出表面から一様に散逸し得る。
本発明の温度サイクルの急速挿入/ランプ・タウ70形は、98の析出を防止す るために全ての熱処理工程に用いてもよい。本発明のa ’Ef−サイクルの使 用は、析出効果が最も頒著な約800℃以上の熱処理工程の場合に特に重要であ る。@、速速入入/2ンプタウン温度サイクルは早期の、例えば最初の6回の、 ウェハ処理の熱処理工程に用いた時に最大の析出防止が起きる事が見い出σれて いる。もし急速挿入/ランプ・(10) タウン温度サイクルが早期の熱処理工程で用いられるならば、例えその後t7) 14処理工程でランプ・アップ/ランプ・ダウンの形の@度すイクルを用いたと しても、ウェハ中の酸素析出はウェハの処理工程の期間中防止される事が見い出 されている。また急速挿入/ランプ・ダウン形の温度サイクルが最初の1回の熱 処理工程1(用いられ、その後の全ての熱処理工程がランプ・アップ/ランプ・ ダウンであっても、析出は防止される。
急速挿入/ランプ・ダウン温度サイクルは1回以上のウェハ熱処理工程に組込ま れているものとして説明して来たが、これは後続する熱処理工程中の酸素析出を 防止するためにウェハ製造の開始時に1回以上の別個の処理工程として実行して もよい。例えば半導体ウェハば、後続する高温処理工程中の酸素析出を減少させ るために、製造の早期の役階において、ウェハ処理を伴なう事なく、1回以上の 急速挿入/ランプ・タウン温度サイクルを施してもよい。
当質者に周知のように、種々の熱処理技術が現在ウェハ処理に用いられている。
本発明の温度サイクルの形がいかにしてその中に組み込1れるかを説明するため に4つの代表的な熱処理技術を説明する。
(1)開ボート技術二半導体ウェハの熱処理のための開ボート技術に2ついての 説明は米国特許第5757282号に見い出される。特に上記特許の第1図を参 照すると、近い間隔の直立したウェハのダ(jがふたのない円筒状の保持器の中 に搭載されている。急速挿入(d、炉全処理温度に予備加熱し開ボートを炉中に 急速に挿入する可によって達成し得る。ランプ・ダウンは、炉からの開ボートの 引き出しをゆっくりと行なうか又は炉温度をゆっくりと下げる事によって行なっ てもよい。
(2)閉ボート:上記特許の第2図は、近い間隔つ直立した複数のウェハが、閉 じた円筒状の保持器の中に搭載され、その結果ウェハの周囲に周辺の熱マスクが 形成された閉ボート技術を開示している。閉ボート技術の場合、急速挿入は炉を 処理温度に加熱し閉ボートを炉中に挿入する裏によって得られる。ランプ・タウ ンは炉から閉ボートヲゆっくりと引き出すか又は炉a’fllをゆっくりと下げ る事によって得られる。あるいは炉から閉ボートを急速に引き出す事によってラ ンプ・タウンを得てもよい。これは閉ボートによって形成された一辺熱マスクが 熱保持絶縁体として作用しボート内に収容されたウェハI7)緩やかな冷却を可 能にするからである。
(3)水平コンベア:ウェハは炉中全通過する水平コンベア上に横たえられる事 もある。急速挿入は、炉の開口が処理温度に維持されるようにし、半導体ウェハ 全炉の中に直接挿入する事によって得られる。ランプ・ダウンは、炉の温度全ゆ つく9下げるか又は炉からウェハをゆっくシ引き出すが、又は炉の長さに沿って 温度が低下するようにする事によって得られる。また横にされたウェハの表面は 一様に冷却し、従って過度の反りやクラックを受ける事なく炉から急速に取シ出 せる事も見い出でれた。
(12) (4)放射加熱炉ニオた熱処理は、放射熱によって加熱の行なわれる炉、例えば エピタキシャル反応炉でも行なわれる事がある。そのような放射加熱エピタキシ ャル反応炉は米国特許第3623712号に開示されている。開示されているの は、タングステン・フィラメント石英−ヨウ素高輝度ランプの群によって必要な 熱処理温度が得られるコールド・ウオール・エピタキシャル反応炉である。その ような炉が用いられる時、炉を予備加熱する事なく最小限の昇温時間が得られる 。
ウェハは室温でエピタキシャル反応炉に挿入してもよい。温度はその後急速に( 即ち毎秒数百度)熱処理温度まで上昇てれ、必要な時間そこに保たれる。ランプ ・ダウンは放射ヒーターの温度ヲゆっくりと下げる事によって行なってもよい。
また、ウェハが放射ヒーター内に横に置かれるならば、ウェハ1は急速にそこか ら引き出されてもよい。この時ウエノ・はクラックや反り金主じる事はない。
以上の例・ば、本発明の温度サイクルが4つの普通に用いられる熱処理技術にい かにして組み込まれるかを説明するものである。当業者に明らかなように、本発 明を実施できる多くの他の熱処理技術及び熱処理工程が知られている。ウエノ・ をその熱処理温度まで急速に加熱しその熱処理温賢でウニ・・全処理しそしてウ ェハに過度の熱勾配が生じないようにウェハを冷却す、る事によって、熱処理技 術に無関係に、ウニ・・の反りを生じる事なく酸素析出が減少され得る。
我々は本発明υ良好な実施例について説明して来たが、我(13) 々ばことに開示でれた構成そのもグ)だけに限定する意思はなく、特許請求の範 囲によって画定でれる本発明の範叩内にある全ての変更及び変型に対して権利が 留保でれている事を御理解願いたい。
温度サインjし数 FIG、( 時向(分) FIG、2 時閏(介) FIG、4

Claims (1)

  1. 【特許請求の範囲】 (1)半導体回路の型造中に所定の温度で熱処理を受ける半導体ウェハ中の酸素 の析出を制御する方法であって、上記所定の熱処理温度に炉全予備加熱し、上記 ウェハ全上記予備加熱された炉の中に挿入し、上記熱処理を行なう工程より成る 方法。 (2)半導体回路の製造中に所定の温度で熱処理を受ける半導体ウェハ中の酸素 の析出を制御する方法であって、上記所定の熱処理温度まで急速に温度を上昇さ せ得る炉の中に上記ウェハを挿入し、 上記炉の温度を上記所定の熱処理温度に急速に上昇σせ、上記熱処理を行なう工 程より成る方法。 (3)上記熱処理の終了時に上記ウニハラ緩やかに冷却する工程を行なう裏によ って、上記熱処理された半導体ウェハの反りが防止される、特許請求の範囲郷嚇 湊妾→第(2)項記載の方法。 (4)上記熱処理の終了時に上記ウェハの表面ヲ一様に冷却する工uk行なう事 によって、上記熱処理された半導体ウェハの反りが防止でれる、特許請求の範囲 第(1)項又は第(2)項記載の方法。 (1)
JP82500648A 1981-12-31 1981-12-31 シリコン・ウエハ中の酸素析出を減少させるための方法 Pending JPS58501927A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1981/001777 WO1983002314A1 (en) 1981-12-31 1981-12-31 Method for reducing oxygen precipitation in silicon wafers

Publications (1)

Publication Number Publication Date
JPS58501927A true JPS58501927A (ja) 1983-11-10

Family

ID=22161594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP82500648A Pending JPS58501927A (ja) 1981-12-31 1981-12-31 シリコン・ウエハ中の酸素析出を減少させるための方法

Country Status (5)

Country Link
US (1) US4432809A (ja)
EP (1) EP0099878B1 (ja)
JP (1) JPS58501927A (ja)
DE (1) DE3177017D1 (ja)
WO (1) WO1983002314A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547256A (en) * 1982-12-20 1985-10-15 Motorola, Inc. Method for thermally treating a semiconductor substrate
JPS61127133A (ja) * 1984-11-26 1986-06-14 Dainippon Screen Mfg Co Ltd 熱処理方法
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
EP0598409B1 (en) 1989-02-14 1998-11-18 Seiko Epson Corporation A method of manufacturing a semiconductor device
US5096839A (en) * 1989-09-20 1992-03-17 Kabushiki Kaisha Toshiba Silicon wafer with defined interstitial oxygen concentration
KR920007124A (ko) * 1990-09-04 1992-04-28 김광호 폴리 에미터 바이폴라 트랜지스터의 제조방법
EP0502471A3 (en) * 1991-03-05 1995-10-11 Fujitsu Ltd Intrinsic gettering of a silicon substrate
US5359693A (en) * 1991-07-15 1994-10-25 Ast Elektronik Gmbh Method and apparatus for a rapid thermal processing of delicate components
JP2560178B2 (ja) * 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH10154713A (ja) 1996-11-22 1998-06-09 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法およびシリコンウエーハ
JP3450163B2 (ja) * 1997-09-12 2003-09-22 Necエレクトロニクス株式会社 半導体装置の製造方法
US6207591B1 (en) * 1997-11-14 2001-03-27 Kabushiki Kaisha Toshiba Method and equipment for manufacturing semiconductor device
EP1406294A4 (en) * 2001-07-10 2007-09-12 Shinetsu Handotai Kk PROCESS FOR PRODUCING SILICON WAFER, EPITAXIAL SILICON WAFER, AND EPITAXIAL SILICON WAFER

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5099076A (ja) * 1973-12-27 1975-08-06
JPS50156870A (ja) * 1974-06-07 1975-12-18
JPS5856343A (ja) * 1981-09-29 1983-04-04 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3015591A (en) * 1958-07-18 1962-01-02 Itt Semi-conductor rectifiers and method of manufacture
US3181847A (en) * 1963-05-10 1965-05-04 Gen Motors Corp Temperature gradient furnace apparatus, and method of forming same
US3623712A (en) * 1969-10-15 1971-11-30 Applied Materials Tech Epitaxial radiation heated reactor and process
US3737282A (en) * 1971-10-01 1973-06-05 Ibm Method for reducing crystallographic defects in semiconductor structures
US3811829A (en) * 1971-10-26 1974-05-21 Semi Inc Isothermal boat container
US3723053A (en) * 1971-10-26 1973-03-27 Myers Platter S Heat treating process for semiconductor fabrication
US3936328A (en) * 1972-04-28 1976-02-03 Mitsubishi Denki Kabushiki Kaisha Process of manufacturing semiconductor devices
FR2435818A1 (fr) * 1978-09-08 1980-04-04 Ibm France Procede pour accroitre l'effet de piegeage interne des corps semi-conducteurs
US4350537A (en) * 1979-10-17 1982-09-21 Itt Industries Inc. Semiconductor annealing by pulsed heating

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5099076A (ja) * 1973-12-27 1975-08-06
JPS50156870A (ja) * 1974-06-07 1975-12-18
JPS5856343A (ja) * 1981-09-29 1983-04-04 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US4432809A (en) 1984-02-21
EP0099878A1 (en) 1984-02-08
EP0099878B1 (en) 1989-03-22
DE3177017D1 (en) 1989-04-27
WO1983002314A1 (en) 1983-07-07
EP0099878A4 (en) 1985-10-01

Similar Documents

Publication Publication Date Title
US4437922A (en) Method for tailoring oxygen precipitate particle density and distribution silicon wafers
JP3711199B2 (ja) シリコン基板の熱処理方法
JPS58501927A (ja) シリコン・ウエハ中の酸素析出を減少させるための方法
KR20010073067A (ko) 무산소침전 초크랄스키 실리콘 웨이퍼
TWI625789B (zh) 矽 Wafer manufacturing method
KR100562438B1 (ko) 실리콘 웨이퍼의 열처리방법 및 이에 의해 열처리된 실리콘 웨이퍼
JPH11150119A (ja) シリコン半導体基板の熱処理方法とその装置
US6599815B1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
US3615873A (en) Method of stabilizing mos devices
JPH0232535A (ja) 半導体デバイス用シリコン基板の製造方法
US6339016B1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6537927B1 (en) Apparatus and method for heat-treating semiconductor substrate
US5882989A (en) Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP2010073782A (ja) 半導体ウェーハの熱処理方法
JP2602857B2 (ja) 半導体結晶基板の改善方法
JPH01248626A (ja) ウエハー熱処理装置
KR100309646B1 (ko) 반도체 기판 특성 개선방법
KR100309132B1 (ko) 실리콘 웨이퍼의 게터링 영역 형성 방법
JP2004056132A (ja) 半導体ウェーハの製造方法
JPS62226900A (ja) 化合物半導体単結晶の製造方法
JP2001203209A (ja) エピタキシャル層を有する半導体ウェハの製造方法
JPH1070131A (ja) シリコンウェーハの熱処理方法
JP2000216106A (ja) シリコンウエ―ハの熱処理方法およびこの方法で熱処理されたシリコンウエ―ハ
JP2006261192A (ja) シリコンウェーハの処理方法及び該方法を実施する装置