[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004056132A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP2004056132A
JP2004056132A JP2003193661A JP2003193661A JP2004056132A JP 2004056132 A JP2004056132 A JP 2004056132A JP 2003193661 A JP2003193661 A JP 2003193661A JP 2003193661 A JP2003193661 A JP 2003193661A JP 2004056132 A JP2004056132 A JP 2004056132A
Authority
JP
Japan
Prior art keywords
heat treatment
temperature
wafer
nitrogen
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003193661A
Other languages
English (en)
Inventor
Dong-Ho Lee
李　東　浩
Roretsu Kaku
郭　魯　烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2004056132A publication Critical patent/JP2004056132A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】ウェーハの製造時間を短縮させ且つ不純物の濃度を改善させて信頼性の高い高品質の素子を製造することを可能にした半導体ウェーハの製造方法を提供する。
【解決手段】ウェーハ内部の深い領域に核生成サイトを形成させるために低温で熱処理する段階と、前記核生成サイトに酸素析出物や金属性不純物などがトラップされるように急速熱処理する段階とを含む。
【選択図】　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造に用いられるウェーハの製造方法に係り、さらに詳しくは、ウェーハの製造時間を短縮させ且つ不純物の濃度を改善させて信頼性の高い高品質の素子を製造することを可能にした半導体ウェーハの製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子の超高集積化及びウェーハの大口径化が急激に行われるにつれて、半導体素子の製造のためのウェーハの質を向上させる技術が非常に重要な課題として台頭している。もし素子駆動領域のウェーハに不純物や格子欠陥などが極微量でも存在すれば、素子の電気的特性に多くの影響を及ぼすため、このような不純物や格子欠陥などの生成をウェーハの製造段階で抑制或いは除去しなければならない。
【０００３】
従来では、図１に示すように、３段階の熱処理過程による内部ゲッタリング（Ｇｅｔｔｅｒｉｎｇ）を用いて、ウェーハに存在する不純物や格子欠陥などを除去した。
【０００４】
Ｃｚｏｃｈｒａｌｓｋｉ法で成長させた単結晶シリコンウェーハには、過飽和された酸素が多量存在する。従って、前記ウェーハを反応炉（Ｆｕｒｎａｃｅ）の内部にロードした後、１０００〜１２００℃の温度で１〜２時間熱処理して、ウェーハの表面部に存在する酸素を外部に拡散させ、６５０℃〜８５０℃の温度で３〜１０時間熱処理してウェーハ内部の深い領域に核生成サイト（Ｎｕｃｌｅａｔｉｏｎ　Ｓｉｔｅ）を形成させる。その後、９００〜１０００℃の温度で１〜４時間熱処理すると、前記核生成サイトに酸素析出物や金属性不純物などがトラップ（Ｔｒａｐ）されてウェーハの深い領域に欠陥層が形成される。
【０００５】
上述したように、従来では、高温−低温−中間温度での３段階熱処理過程を経てウェーハの所望の領域、すなわち素子駆動領域の外部に、酸素析出物や金属性不純物などがゲッタリングされた欠陥層を形成することにより、素子駆動領域の酸素濃度が調節されるようにする。この際、欠陥層の大きさと位置は熱処理温度と時間によって人為的に調節することができる。ところで、このような従来の方法を用いると、熱処理段階が多くてウェーハの製造に時間がたくさんかかるので、生産性が低下する。
【０００６】
【発明が解決しようとする課題】
従って、本発明の目的は、低温熱処理及び急速熱処理からなる２段階の工程によって欠陥層を形成することにより、かかる欠点を解消することが可能な半導体ウェーハの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、　本発明は、ウェーハ内部の深い領域に核生成サイトを形成させるために低温で熱処理する段階と、前記核生成サイトに酸素析出物や金属性不純物などがトラップされるように急速熱処理する段階とを含むことを特徴とする。
【０００８】
前記低温熱処理は６５０〜８５０℃の温度及び窒素（Ｎ２）雰囲気中で３〜１０時間行われ、前記急速熱処理は１０００〜１２００℃の温度及び窒素（Ｎ２）雰囲気中で１０秒〜５分間行われることを特徴とする。
【０００９】
また、前記低温熱処理を行う前に、前記ウェーハの表面部に存在する酸素を外部拡散させるために高温熱処理する段階をさらに含むことを特徴とし、前記低温熱処理は１０００〜１２００℃の温度及び窒素（Ｎ２）又はドライ酸素（Ｄｒｙ
Ｏ２）雰囲気中で１〜２時間行われることを特徴とする。
【００１０】
【発明の実施の形態】
以下、添付図面に基づいて本発明の好適な実施例を説明する。
【００１１】
図２は本発明に係る半導体ウェーハの製造方法を説明するための工程図である。
【００１２】
第１段階：Ｃｚｏｃｈｒａｌｓｋｉ法で成長させた単結晶シリコンウェーハを反応炉の内部にロードした後、１０００〜１２００℃の温度及び窒素（Ｎ２）又はドライ酸素（Ｄｒｙ　Ｏ２）雰囲気中で１〜２時間熱処理して、ウェーハの表面部に存在する酸素が外部に拡散されるようにすることにより、表面における酸素の濃度が減少する。この際、ウェーハの深さ方向に酸素の濃度が段々増加する分布を有する。
【００１３】
第２段階：６５０〜８５０℃の温度及び窒素（Ｎ２）雰囲気中で３〜１０時間熱処理してウェーハ内部の深い領域に核生成サイトを形成させる。この際、生成される析出物の臨界サイズは前記第１段階の熱処理によって決定された酸素の濃度によって異なるが、析出物の臨界値はウェーハの深い方向に段々減少する分布を有する。
【００１４】
第３段階：１０００〜１２００℃の温度及び窒素（Ｎ２）雰囲気中で１０秒〜５分間急速熱処理して前記核生成サイトに酸素析出物や金属性不純物などがトラップされるようにすることにより、ウェーハの深い領域に欠陥層が形成される。前記急速熱処理の際、昇温速度は３０〜２００℃／ｓｅｃ、冷却速度は２００〜１００℃／ｓｅｃとし、前記窒素（Ｎ２）の流量は１〜２０ｓｌｐｍとする。
【００１５】
すなわち、１０００℃の反応炉で１時間熱処理を行う場合と、１０５０℃で３０秒間急速熱処理を行う場合との酸素ゲッタリング効果を比較すると、互いに類似であるが、急速熱処理を行った場合、欠陥層がさらに深い領域に形成されるため、ウェーハの表面部における不純物濃度は、反応炉で熱処理を行った場合より一層低くなる。
【００１６】
また、本発明によれば、前記３段階の急速熱処理によって、ウェーハの表面部に存在する酸素が外部拡散されるか或いは欠陥層にゲッタリングされるため、前記第１段階の熱処理過程を省くことができる。
【００１７】
【発明の効果】
上述したように、本発明は、低温熱処理によってウェーハ内部の深い領域に核生成サイトを形成させ、急速熱処理によって前記核生成サイトに酸素析出物や金属性不純物などがトラップされるようにする。従って、急速熱処理を用いてゲッタリング効果を向上させることにより、ウェーハの表面部における不純物の濃度が従来より低くなり、これにより素子の信頼性が向上する。さらに、熱処理段階を従来より減少させて素子の生産性を向上させることができる。
【図面の簡単な説明】
【図１】従来の半導体ウェーハの製造方法を説明するための工程図である。
【図２】本発明に係る半導体ウェーハの製造方法を説明するための工程図である。

Claims (6)

  1. ウェーハ内部の深い領域に核生成サイトを形成させるために低温で熱処理する段階と、
    前記核生成サイトに酸素析出物や金属性不純物などがトラップされるように急速熱処理する段階とを含むことを特徴とする半導体ウェーハの製造方法。
  2. 前記低温熱処理が６５０〜８５０℃の温度及び窒素（Ｎ２）雰囲気中で３〜１０時間行われることを特徴とする請求項１記載の半導体ウェーハの製造方法。
  3. 前記急速熱処理が１０００〜１２００℃の温度及び窒素（Ｎ２）雰囲気中で１０秒〜５分間行われることを特徴とする請求項１記載の半導体ウェーハの製造方法。
  4. 前記急速熱処理の際、昇温速度は３０〜２００℃／ｓｅｃとし、冷却速度は２００〜１００℃／ｓｅｃとし、前記窒素（Ｎ２）の流量は１〜２０ｓｌｐｍとすることを特徴とする請求項１記載の半導体ウェーハの製造方法。
  5. 前記低温熱処理を行う前に、前記ウェーハの表面部に存在する酸素を外部拡散させるために高温熱処理する段階をさらに含むことを特徴とする請求項１記載の半導体ウェーハの製造方法。
  6. 前記低温熱処理が１０００〜１２００℃の温度及び窒素（Ｎ２）又はドライ酸素（Ｄｒｙ　Ｏ２）雰囲気中で１〜２時間行われることを特徴とする請求項５記載の半導体ウェーハの製造方法。
JP2003193661A 2002-07-16 2003-07-08 半導体ウェーハの製造方法 Pending JP2004056132A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020041656A KR20040007025A (ko) 2002-07-16 2002-07-16 반도체 웨이퍼 제조 방법

Publications (1)

Publication Number Publication Date
JP2004056132A true JP2004056132A (ja) 2004-02-19

Family

ID=30439312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003193661A Pending JP2004056132A (ja) 2002-07-16 2003-07-08 半導体ウェーハの製造方法

Country Status (4)

Country Link
US (1) US6893944B2 (ja)
JP (1) JP2004056132A (ja)
KR (1) KR20040007025A (ja)
CN (1) CN1317746C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795679B2 (en) * 2008-07-24 2010-09-14 International Business Machines Corporation Device structures with a self-aligned damage layer and methods for forming such device structures
CN104952726A (zh) * 2014-03-26 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种用于无源器件的半导体衬底的制作方法
CN103903981A (zh) * 2014-04-22 2014-07-02 上海华力微电子有限公司 一种深阱退火方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59217333A (ja) * 1983-05-26 1984-12-07 Toshiba Corp 半導体ウエハの処理方法
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH01242500A (ja) * 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
JPH03155136A (ja) * 1989-11-14 1991-07-03 Fujitsu Ltd ゲッタリング方法
JPH0469937A (ja) * 1990-07-10 1992-03-05 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
JPH0845945A (ja) * 1994-07-29 1996-02-16 Mitsubishi Materials Corp シリコンウェーハのイントリンシックゲッタリング処理法
JP2000068279A (ja) * 1998-08-24 2000-03-03 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
JP2001203210A (ja) * 1999-11-13 2001-07-27 Samsung Electronics Co Ltd 制御された欠陥分布をもつシリコンウェーハ、その製造方法及び単結晶シリコンインゴットを製造するためのチョクラルスキープーラ
JP2002176058A (ja) * 2000-12-11 2002-06-21 Sumitomo Metal Ind Ltd シリコン半導体基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
WO1998025299A1 (fr) * 1996-12-03 1998-06-11 Sumitomo Metal Industries., Ltd. Procede de fabrication d'une tranche epitaxiee semi-conductrice de silicium et d'un dispositif semi-conducteur
KR19990000805A (ko) * 1997-06-10 1999-01-15 윤종용 웨이퍼의 결함 제거방법
JPH11135510A (ja) * 1997-08-29 1999-05-21 Toshiba Corp 半導体装置及びその製造方法
US6022793A (en) * 1997-10-21 2000-02-08 Seh America, Inc. Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
CN1155064C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 制备理想析氧硅晶片的工艺
KR20010003616A (ko) * 1999-06-24 2001-01-15 김영환 실리콘 웨이퍼 제조방법
JP2002110685A (ja) * 2000-09-27 2002-04-12 Shin Etsu Handotai Co Ltd シリコンウェーハの熱処理方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59217333A (ja) * 1983-05-26 1984-12-07 Toshiba Corp 半導体ウエハの処理方法
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH01242500A (ja) * 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
JPH03155136A (ja) * 1989-11-14 1991-07-03 Fujitsu Ltd ゲッタリング方法
JPH0469937A (ja) * 1990-07-10 1992-03-05 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
JPH0845945A (ja) * 1994-07-29 1996-02-16 Mitsubishi Materials Corp シリコンウェーハのイントリンシックゲッタリング処理法
JP2000068279A (ja) * 1998-08-24 2000-03-03 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
JP2001203210A (ja) * 1999-11-13 2001-07-27 Samsung Electronics Co Ltd 制御された欠陥分布をもつシリコンウェーハ、その製造方法及び単結晶シリコンインゴットを製造するためのチョクラルスキープーラ
JP2002176058A (ja) * 2000-12-11 2002-06-21 Sumitomo Metal Ind Ltd シリコン半導体基板の製造方法

Also Published As

Publication number Publication date
US20040014301A1 (en) 2004-01-22
CN1317746C (zh) 2007-05-23
KR20040007025A (ko) 2004-01-24
CN1477685A (zh) 2004-02-25
US6893944B2 (en) 2005-05-17

Similar Documents

Publication Publication Date Title
JP5276863B2 (ja) シリコンウェーハ
TWI625789B (zh) 矽 Wafer manufacturing method
JPH11150119A (ja) シリコン半導体基板の熱処理方法とその装置
JP3381816B2 (ja) 半導体基板の製造方法
JP2002043318A (ja) シリコン単結晶ウエーハの製造方法
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
JP5470769B2 (ja) シリコンウェーハの熱処理方法
JP2009231429A (ja) シリコンウェーハの製造方法
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
JPS60247935A (ja) 半導体ウエハの製造方法
JP2004056132A (ja) 半導体ウェーハの製造方法
JP3144378B2 (ja) 固体撮像装置の製造方法
JP3578396B2 (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
WO2001086710A1 (fr) Procede de production de plaquettes epitaxiales de silicium
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH0119265B2 (ja)
JPH11283987A (ja) シリコンエピタキシャルウェーハとその製造方法
JP4647732B2 (ja) Ｐ／ｐ−エピタキシャルウェーハの製造方法
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP3912956B2 (ja) シリコン基板の製造方法
TWI855103B (zh) 摻雜碳之矽單晶晶圓及其製造方法
JP4235760B2 (ja) シリコンウェーハの製造方法
JPH03166733A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629