JP6212670B1 - アクティブ光ケーブル - Google Patents

Abstract

本発明の一形態に係る光送信器として機能するコネクタ（２）は、３値のデータ信号を電流信号に変換する送信回路（６）と、電流信号を光信号に変換するＬＤ（７）とを備え、送信回路（６）は、データ信号の値がハイレベルとローレベルとの間の予め定められたレンジに含まれている期間をＩＤＬＥ区間として検出し、ＩＤＬＥ区間において電流信号の値をＬＤ（７）の閾値電流以下に制御する。

Description

本発明は、データ信号を光信号に変換して送信する光送信器及び光送信方法に関する。また、そのような光送信器がコネクタに内蔵されたアクティブ光ケーブルに関する。

ＳＡＳ（Serial Attached SCSI）２．０に従うシリアル通信では、データ転送を開始する前にＯＯＢ（Out Of Band）信号を用いたネゴシエーションが行われる。ＯＯＢ信号は、値（電圧）がハイレベルとローレベルとを交互に取るＤＡＴＡ区間と、値（電圧）がハイレベルとローレベルとの間の中間レベルを取り続けるＩＤＬＥ区間とからなるパターンを持つ。ＰＣＩｅ（PCI Express）３．０に従うシリアル通信でも、同様の信号を用いてネゴシエーションが行われる。ＰＣＩｅ３．０に従うシリアル通信において、ネゴシエーションの際に送受信される信号に含まれるＩＤＬＥ区間は、ＥＩ区間（Electrical Idle）とも呼ばれる。

このようなシリアル通信は、従来、図１５に示すメタルケーブル１０１を用いて行われていた。メタルケーブル１０１は、ケーブル１０４と、ケーブル１０４の両端に設けられたコネクタ１０２，１０３とを備えている。ケーブル１０４には、伝送媒体である金属線１０７が収容されており、コネクタ１０２，１０３には、ＡＣ結合用コンデンサ１０５，１０６が内蔵されている。このようなメタルケーブル１０１を用いれば、データ信号がＯＯＢ信号等（ＰＣＩｅ３．０におけるＤＡＴＡ区間とＥＩ区間とからなるパターンを持つ信号など、ＳＡＳ２．０におけるＯＯＢ信号と同様の信号を含む。以下、同様）であっても、一方のコネクタ１０２に入力されたデータ信号と同じ波形の電圧信号を他方のコネクタ１０３から出力することが可能である。

日本国公開特許公報「特開２０００−２３２２４０号公報（公開日：２０００年８月２２日）」 日本国公開特許公報「特開２００８− ９８２０６号公報（公開日：２００８年４月２４日）」 日本国公開特許公報「特開２０１１−１８２１０８号公報（公開日：２０１１年９月１５日）」 日本国公開特許公報「特開平８−２２２７９４（公開日：１９９６年８月３０日）」 日本国公開特許公報「特開２０１３−２５５０３７（公開日：２０１３年１２月１９日）」

現在、ＳＡＳ２．０やＰＣＩｅ３．０などの規格に従うシリアル通信を、図１６の（ａ）に示すアクティブ光ケーブル２０１を用いて行うことが検討されている。

アクティブ光ケーブル２０１は、ケーブル２０４と、ケーブル２０４の両端に設けられたコネクタ２０２，２０３とを備えている。ケーブル２０４には、伝送媒体である光ファイバ２１１が収容されている。コネクタ２０２には、ＡＣ結合用コンデンサ２０５と、送信回路２０６と、ＬＤ（Laser Diode）２０７とが内蔵されている。コネクタ２０３には、ＰＤ（Photo Diode）２０８と、受信回路２０９と、ＡＣ結合用コンデンサ２１０とが内蔵されている。送信回路２０６として利用可能な発光素子駆動回路としては、例えば、特許文献１〜２に記載のものが知られている。

ＳＡＳ２．０やＰＣＩｅ３．０などの規格に従うシリアル通信を、図１６の（ａ）に示すアクティブ光ケーブル２０１を用いて行う場合、以下のような問題を生じる。すなわち、コネクタ２０２に入力されたデータ信号がＯＯＢ信号等である場合、コネクタ２０２に入力されたデータ信号と同じ波形の電圧信号をコネクタ２０３から出力することができない。なぜなら、ＩＤＬＥ区間においては、図１６の（ｂ）に示すように、コネクタ２０２に入力されるデータ信号の値（電圧）が中間レベルとなるため、図１６の（ｃ）に示すように、コネクタ２０２から出力される光信号の値（光強度）が不定となるからである。

なお、コネクタ２０２においてＩＤＬＥ区間でＬＤ２０７に入力する駆動電流の大きさを固定したとしても、コネクタ２０３においてＩＤＬＥ区間でＰＤ２０８から出力される光電流の大きさは不定である。なぜなら、ＬＤ２０７の電気光変換効率、及び、ＰＤ２０８の光電気変換効率は、温度変化等により変動し得るし、光ファイバ２１１の損失は、曲げ等により変動し得るからである。このため、コネクタ２０２に入力されるデータ信号の値が中間レベルを取り続けるＩＤＬＥ区間を、閾値処理等によりコネクタ２０３側で正しく特定することができない。したがって、コネクタ２０２に入力されたデータ信号がＯＯＢ信号等である場合、コネクタ２０２に入力されたデータ信号と同じ波形の電圧信号をコネクタ２０３において再現することは困難である。

本発明は、上記の問題に鑑みてなされたものであり、その目的は、データ信号を光信号に変換して送信する光送信器であって、データ信号におけるＩＤＬＥ区間を光受信器が正しく特定することが可能な、光信号を送信する光送信器を実現することにある。また、そのような光送信器を用いることによって、ＯＯＢ信号等の送受信を要するシリアル通信に用いることが可能なアクティブ光ケーブルを実現することにある。

なお、ＰＯＮ（Passive Optical Network）システムにおいては、（１）送信側のＯＮＵ（Optical Network Unit）（アクティブ光ケーブル２０１におけるコネクタ２０２に相当）において、データ信号と共に外部から与えられたＢＥＮ（Burst ENable）信号（「送信イネーブル信号」とも呼ばれる）に応じてＬＤの駆動を停止し、（２）受信側のＯＮＵ（アクティブ光ケーブル２０１のコネクタ２０３に相当）において、無信号区間（アクティブ光ケーブル２０１におけるＩＤＬＥ区間に相当）を特定する。特許文献３には、このようなＰＯＮシステムに用いられるバースト型レーザ駆動回路が記載されている。しかしながら、特許文献３に記載のバースト型レーザ駆動回路を用いて上記の課題を解決することはできない。なぜなら、ＳＡＳ２．０やＰＣＩｅ３．０などのシリアル通信では、ＢＥＮ信号に相当する信号が存在しないためである。

上記課題を解決するために、本発明に係る光送信器は、３値のデータ信号を電流信号に変換する送信回路と上記電流信号を光信号に変換する発光素子とを備えた光送信器であって、上記送信回路は、上記データ信号の値がハイレベルとローレベルとの間の予め定められたレンジに含まれている期間をＩＤＬＥ区間として検出するＩＤＬＥ検出回路を備えており、上記ＩＤＬＥ区間において上記電流信号の値を上記発光素子の閾値電流以下に制御する、ことを特徴とする。

また、上記課題を解決するために、本発明に係る光送信方法は、３値のデータ信号を電流信号に変換する第１の変換工程と上記電流信号を光信号に変換する第２の変換工程と含んだ光送信方法であって、上記第１の変換工程は、上記データ信号の値がハイレベルとローレベルとの間の予め定められたレンジに含まれている期間をＩＤＬＥ区間として検出する検出工程と、上記ＩＤＬＥ区間において上記電流信号の値を上記発光素子の閾値電流以下に制御する制御工程と含んでいる、ことを特徴とする。

なお、上記光送信器がコネクタに内蔵されたアクティブ光ケーブルも本発明の範疇に含まれる。

本発明によれば、データ信号におけるＩＤＬＥ区間を光受信器が正しく特定することが可能な光信号を送信する光送信器を実現することができる。

（ａ）は、本発明の一実施形態に係る光送信器を備えたアクティブ光ケーブルの構成を示すブロック図である。（ｂ）は、そのアクティブ光ケーブルのコネクタに入力されるデータ信号の波形図である。（ｃ）は、そのコネクタから出力される光信号の波形図である。 図１のアクティブ光ケーブルが備える送信回路の構成例を示すブロック図である。 図２の送信回路の各部における電圧信号の波形図である。 図２の送信回路の各部における電流信号の波形図である。 図２の送信回路が備えるＩＤＬＥ検出回路の構成例を示す回路図である。 図５のＩＤＬＥ検出回路の各部における電圧信号の波形図である。 図２の送信回路が備える変調ドライバ及び補助ドライバの第１の構成例を示す回路図である。 図２の送信回路が備える変調ドライバ及び補助ドライバの第２の構成例を示す回路図である。 図２の送信回路が備える変調ドライバ及び補助ドライバの第３の構成例を示す回路図である。 図２の送信回路が備えるバイアス電流源の第１の構成例を示す回路図である。 図２の送信回路が備えるバイアス電流源の第２の構成例を示す回路図である。 図２の送信回路が備える補償電流源の第１の構成を示す回路図である。 図２の送信回路が備える補償電流源の第２の構成を示す回路図である。 図２の送信回路の変形例を示すブロック図である。 従来技術に係るメタルケーブルの構成を示すブロック図である。 （ａ）は、従来技術に係るアクティブ光ケーブルの構成を示すブロック図である。（ｂ）は、そのアクティブ光ケーブルのコネクタに入力されるデータ信号の波形図である。（ｃ）は、そのコネクタから出力される光信号の波形図である。 図５に示したＩＤＬＥ検出回路の第１の変形例を示す回路図である。 図５に示したＩＤＬＥ検出回路の第２の変形例を示す回路図である。 図１８のＩＤＬＥ検出回路の各部における電圧信号の波形図である。 図５に示したＩＤＬＥ検出回路の第３の変形例を示す回路図である。 （ａ）は、図５に示したＩＤＬＥ検出回路、及び、図１８に示したＩＤＬＥ検出回路が備えているローパスフィルタの代わりに利用可能なコンパレータの回路図である。（ｂ）〜（ｄ）は、そのコンパレータの各部における電圧信号の波形図である。

〔アクティブ光ケーブル〕
本発明の一実施形態に係る光送信器を備えたアクティブ光ケーブル１について、図１を参照して説明する。

図１の（ａ）は、アクティブ光ケーブル１の構成を示すブロック図である。アクティブ光ケーブル１は、図１の（ａ）に示すように、ケーブル４と、ケーブル４の両端に設けられた１対のコネクタ２，３とを備えている。ケーブル４には、光ファイバ１１が収容されている。

コネクタ２は、ＡＣ結合用コンデンサ５と、送信回路６と、ＬＤ（Laser Diode）７とを備えており、データ信号（電圧信号）を光信号に変換して送信する光送信器として機能する。送信回路６は、ＡＣ結合用コンデンサ５を介して外部（例えば、ホスト装置）から入力されたデータ信号を電流信号に変換する。この電流信号は、ＬＤ７に供給される。ＬＤ７は、送信回路６から供給された電流信号を光信号に変換する。この光信号は、光ファイバ１１を介してコネクタ３に送信される。

なお、アクティブ光ケーブル１において、送信回路６は、集積回路として実現されている。このため、図１（ａ）においては、送信回路６を「ＴＸ−ＩＣ」と表記している。ただし、送信回路６は、これに限定されず、ディスクリート回路として実現されていてもよい。また、ＡＣ結合用コンデンサ５は、省略してもよく、ＬＤ７は、発光ダイオードなどＬＤ以外の発光素子に置き換えてもよい。

コネクタ３は、ＰＤ（Photo Diode）８と、受信回路９と、ＡＣ結合用コンデンサ１０とを備えており、光信号をデータ信号に変換して出力する光受信器として機能する。ＰＤ８は、コネクタ２から送信された光信号を電流信号に変換する。この電流信号は、受信回路９に供給される。受信回路９は、ＰＤ８から供給された電流信号をデータ信号（電圧信号）に変換する。このデータ信号は、ＡＣ結合用コンデンサ１０を介して外部（例えば、ホスト装置）に出力される。

なお、アクティブ光ケーブル１において、受信回路９は、集積回路として実現されている。このため、図１の（ａ）においては、受信回路９を「ＲＸ−ＩＣ」と表記している。ただし、受信回路９は、これに限定されず、ディスクリート回路として実現されていてもよい。また、ＡＣ結合用コンデンサ１０は、省略してもよく、ＰＤ８は、フォトトランジスタなどＰＤ以外の受光素子に置き換えてもよい。

図１の（ｂ）は、コネクタ２に入力されるデータ信号の波形図である。コネクタ２に入力されるデータ信号は、図１（ｂ）に示すように、値がハイレベルとローレベルとを交互に取るＤＡＴＡ区間と、値がハイレベルとローレベルとの間の中間レベルを取り続けるＩＤＬＥ区間とを含む３値の電圧信号である。

コネクタ２に内蔵された送信回路６は、データ信号のＩＤＬＥ区間を検出するＩＤＬＥ検出回路６１（図２参照）を備えており、以下のように動作する。すなわち、（１）ＩＤＬＥ区間外（ＤＡＴＡ区間内）では、ＬＤ７に供給する電流信号の値（駆動電流の大きさ）をデータ信号の値と同じ論理値に制御し、（２）ＩＤＬＥ区間内では、ＬＤ７に供給する電流信号の値をＬＤ７の閾値電流（発振開始電流）以下（本実施形態においては０［Ａ］）に制御する。

図１の（ｃ）は、コネクタ２から出力される光信号の波形図である。コネクタ２から出力される光信号は、図１の（ｃ）に示すように、ＩＤＬＥ区間外（ＤＡＴＡ区間内）では、値がハイレベルとローレベルとを交互に取り、ＩＤＬＥ区間内では、値がオフレベルを取る。ここで、オフレベルは、ハイレベルともローレベルとも異なり、かつ、外的要因により殆ど変動することのないレベルである。このため、コネクタ３は、受信した光信号の値がオフレベルになる期間を特定することによって、コネクタ２に入力されたデータ信号のＩＤＬＥ区間を正しく特定することができる。

なお、アクティブ光ケーブル１は、コネクタ２側からコネクタ３側へと光信号を送信する構成に加え、コネクタ３側からコネクタ２側へと光信号を送信する構成を更に備えていてもよい。この場合、（１）ＡＣ結合用コンデンサ５’、送信回路６’、及びＬＤ７’（図示省略）がコネクタ３に内蔵され、（２）ＰＤ８’、受信回路９’、及びＡＣ結合用コンデンサ１０’がコネクタ２に内蔵され、（３）ＬＤ７’とＰＤ８’とが光ファイバ１１’（図示省略）で結ばれることになる。これにより、双方向通信が可能になる。

〔送信回路〕
上述した送信回路６について、図２〜図４を参照して説明する。図２は、送信回路６の構成例を示すブロック図である。図３の（ａ）〜（ｃ）は、送信回路６の各部における電圧信号の波形図である。図４の（ａ）〜（ｆ）は、送信回路６の各部における電流信号の波形図である。

送信回路６は、図２に示すように、ＩＤＬＥ検出回路６１と、スケルチ回路６２と、変調ドライバ６３と、補助ドライバ６４と、バイアス電流源６５と、補償電流源６６とを備えている。

ＩＤＬＥ検出回路６１は、データ信号の値がハイレベルとローレベルとの間の予め定められたレンジに含まれている区間（時間帯）を、ＩＤＬＥ区間として検出する。より具体的には、データ信号の値が上記レンジの下限値以上である第１の区間を特定する第１のコンパレータと、データ信号の値が上記レンジの上限値以下である第２の区間を特定する第２のコンパレータとを備え、第１の区間と第２の区間との共通部分をＩＤＬＥ区間として検出する。また、ＩＤＬＥ検出回路６１は、ＩＤＬＥ区間を示すＩＤＬＥ検出信号を生成する。ここで、ＩＤＬＥ検出回路６１が生成するＩＤＬＥ検出信号は、ＩＤＬＥ区間内で値がハイレベルとなり、ＩＤＬＥ区間外（ＤＡＴＡ区間内）で値がローレベルとなる電圧信号である。例えば、データ信号の波形（点Ｑにおける電位の時間変化）が図３の（ａ）のようである場合、ＩＤＬＥ検出信号の波形（点Ｒにおける電位の時間変化）は図３の（ｂ）のようになる。ＩＤＬＥ検出回路６１にて生成されたＩＤＬＥ検出信号は、スケルチ回路６２及び補助ドライバ６４に入力される。ＩＤＬＥ検出回路６１の構成例については、参照する図面を代えて後述する。

なお、データ信号は、ＡＣ結合用コンデンサ５を介して送信回路６に入力される。図３の（ａ）に示すデータ信号の中間レベルが送信回路６の電源電圧ＶＤＤに一致しているのは、このためである。

スケルチ回路６２は、ＩＤＬＥ検出信号を参照してＩＤＬＥ区間を特定する。また、スケルチ回路６２は、ＩＤＬＥ区間において、データ信号の値をローレベルに補正する。すなわち、スケルチ回路６２は、ＩＤＬＥ区間内では、補正前のデータ信号の値に依らずに、ローレベルを補正後のデータ信号の値として出力し、ＩＤＬＥ区間外（データ区間内）では、補正前のデータ信号の値を補正後のデータ信号の値として出力する。補正前のデータ信号の波形が図３の（ａ）のようであり、ＩＤＬＥ検出信号の波形が図３の（ｂ）のようである場合、補正後のデータ信号の波形（点Ｓにおける電位の時間変化）は図３の（ｃ）のようになる。スケルチ回路６２にて補正されたデータ信号は、変調ドライバ６３に入力される。スケルチ回路６２にて補正されたデータ信号のことを、以下、「補正後データ信号」と記載する。

変調ドライバ６３は、補正後データ信号の値に応じた大きさの変調電流Ａをバイアス電流源６５から引き込むことによって、バイアス電流源６５から供給されるバイアス電流Ｃを補正後データ信号で変調する。より具体的には、（１）補正後データ信号の値がローレベルであれば、予め定められた大きさ（ＩＭ［Ａ］）の変調電流Ａをバイアス電流源６５から引き込み、（２）補正後データ信号の値がハイレベルであれば、変調電流Ａの引き込みを休止する。補正後データ信号の波形が図３の（ｃ）のようになる場合、変調電流Ａの大きさの時間変化は、図４の（ａ）のようになる。変調ドライバ６３の構成例については、参照する図面を代えて後述する。

補助ドライバ６４は、ＩＤＬＥ検出信号を参照してＩＤＬＥ区間を特定する。また、補助ドライバ６４は、ＩＤＬＥ区間において、予め定められた大きさ（ＩＳ［Ａ］）の補助電流Ｂをバイアス電流源６５から引き込む。ＩＤＬＥ区間で補助ドライバ６４が引き込む補助電流Ｂの大きさＩＳは、ＩＭ＋ＩＳ＞ＩＢを満たすように、ＩＳ＝ＩＢ−ＩＭ＋αに設定されている。ここで、（１）ＩＭは、ＩＤＬＥ区間で変調ドライバ６３が引き込む変調電流Ａの大きさであり、（２）ＩＢは、バイアス電流源６５が出力するバイアス電流Ｃの大きさであり、（３）αは、正の定数である。ＩＤＬＥ検出信号の波形が図３の（ｂ）のようである場合、補助電流Ｂの大きさの時間変化は、図４の（ｂ）のようになる。したがって、変調電流Ａと補助電流Ｂとを合わせた合成電流Ａ＋Ｂの大きさの時間変化は、図４の（ｃ）のようになる。補助ドライバ６４の構成例については、参照する図面を代えて後述する。

バイアス電流源６５は、予め定められた大きさ（ＩＢ［Ａ］）のバイアス電流Ｃを出力する。バイアス電流Ｃの大きさの時間変化は、図４の（ｄ）のようになる。上述したように、バイアス電流源６５が出力するバイアス電流Ｃの一部分は、変調電流Ａ及び補助電流Ｂとして、変調ドライバ６３及び補助ドライバ６４に引き込まれる。バイアス電流源６５が出力するバイアス電流Ｃの残りの部分は、駆動電流Ｅとして、出力端子ＯＵＴを介してＬＤ７に供給される。すなわち、ＬＤ７には、バイアス電流Ｃと変調電流Ａとの差から補助電流Ｂを引いた駆動電流Ｅが供給される。

なお、バイアス電流源６５は、例えば、図２に示すように、一端が電源（電圧ＶＤＤ）に接続され、他端が出力端子ＯＵＴに接続された直流電流源によって構成することができる。バイアス電流源６５の他の構成例については、参照する図面を代えて後述する。

補償電流源６６は、合成電流Ａ＋Ｂ（ＩＤＬＥ区間では変調電流Ａの大きさはＩＭ［Ａ］）の大きさがバイアス電流Ｃの大きさを上回ったときに、バイアス電流Ｃの不足を補う補償電流Ｄを補助ドライバ６４に供給する。合成電流Ａ＋Ｂの大きさの時間変化が図４の（ｃ）のようであり、バイアス電流Ｃの大きさの時間変化が図４の（ｄ）のようである場合、補償電流Ｄの大きさの時間変化は図４の（ｅ）のようになる。すなわち、補償電流源６６は、ＩＤＬＥ区間において、ＩＭ＋ＩＳ−ＩＢ＝α［Ａ］の補償電流Ｄを出力する。したがって、出力端子ＯＵＴを介してＬＤ７に供給される駆動電流Ｅの大きさの時間変化は図４の（ｆ）のようになる。

補償電流源６６が存在していない場合、ＩＤＬＥ区間において、バイアス電流Ｃが不足する（ＩＭ＋ＩＳ＞ＩＢ）ので、バイアス電流源６５が予め定められた大きさＩＢ［Ａ］以上の電流を出力しようとする。そうすると、出力端子ＯＵＴの電圧降下が生じ、その結果として、変調ドライバ６３及び補助ドライバ６４の動作に支障を来すことがある。一方、補償電流源６６が存在している場合、ＩＤＬＥ区間において、この不足を補償電流Ｄが補う（ＩＭ＋ＩＳ＝ＩＢ＋α）ので、出力端子ＯＵＴを介して電流が送信回路６の外部から内部へと流れ込むことがない。このため、出力端子ＯＵＴの電圧降下により、変調ドライバ６３及び補助ドライバ６４の動作に支障を来すことがない。

補償電流源６６は、例えば、図２に示すように、アノード端子がクランプ電源（電圧Ｖcramp）に接続され、カソード端子が出力端子ＯＵＴに接続されたダイオード（ダイオードクランプ）によって構成することができる。補償電流源６６の他の構成例については、参照する図面を代えて後述する。

上記の構成を採用することによって、コネクタ２に入力されたデータ信号のＩＤＬＥ区間の始点において速やかにＬＤ７を消灯し、コネクタ２に入力されたデータ信号のＩＤＬＥ区間の終点において速やかにＬＤ７を点灯することができる。特に、ＩＤＬＥ区間の始点／終点からＬＤ７の消灯／点灯までの遅延時間は、バイアス電流の遮断／遮断解除によりＬＤ７を消灯／点灯する場合と比べて短くなる。

本実施形態に係るアクティブ光ケーブル１によれば、図４の（ｆ）に示すように、ＩＤＬＥ区間においてＬＤ７に流入する駆動電流Ｅの大きさを０［Ａ］にすることができる。すなわち、ＩＤＬＥ区間においてＬＤ７を消灯することができる。しかも、本実施形態に係るアクティブ光ケーブル１においては、ＩＤＬＥ区間においてＬＤ７に流入する駆動電流Ｅの大きさを０［Ａ］にする制御を、補助ドライバ６４を用いて実現している。このため、ＩＤＬＥ区間の始点／終点からＬＤ７の消灯／点灯までの遅延時間を、変調ドライバ６３及びバイアス電流源６５への電力供給を停止／再開することによりＬＤ７を消灯／点灯する場合と比べて短くすることができる。例えば、図７〜図９に示すように補助ドライバ６４を構成した場合、ＩＤＬＥ区間の始点／終点からＬＤ７の消灯／点灯までの遅延時間は、５ｎ秒以下になる。これは、変調ドライバ６３及びバイアス電流源６５への電力供給を停止／再開することによりＬＤ７を消灯／点灯する場合の遅延時間（３０ｎ秒以上）の１／６以下である。

なお、本実施形態においては、ＩＤＬＥ区間においてＬＤ７から流出する駆動電流Ｅの大きさを０［Ａ］にする構成を例示しているが、本発明は、これに限定されるものではない。すなわち、ＩＤＬＥ区間においてＬＤ７から流出する電流の大きさはＬＤ７の閾値電流（発振開始電流）以下に制御すればよく、０［Ａ］に制御することを要さない。この場合でも、ＩＤＬＥ区間においてＬＤ７を消灯する（微発光状態にする態様を含む）ことができる。

また、本実施形態においては、補助電流Ｂの大きさＩＳをＩＭ＋ＩＳ＞ＩＢを満たすように設定するものとしたが、本発明は、これに限定されない。例えば、補助電流Ｂの大きさＩＳをＩＭ＋ＩＳ＝ＩＢを満たすように設定してもよい。この場合にも、ＩＤＬＥ区間においてＬＤ７に供給される駆動電流Ｅは０［Ａ］となる。また、この場合には、ＩＤＬＥ区間におけるバイアス電流Ｃの不足が生じないので、補償電流源６６を省略することができる。

なお、特許文献４には、（１）電流駆動部から出力される電流信号ΔＩａと補償器から出力される電流信号ΔＩｂとを加算し、（２）得られた和信号ΔＩ２＝ΔＩａ＋ΔＩｂと誤差増幅器から出力される電流信号ΔＩ１とを加算し、（３）得られた和信号ΔＩ１＋ΔＩ２を電流増幅器を介してＬＤに供給する半導体レーザ制御装置が開示されている。しかしながら、補償器から出力される電流信号ΔＩｂは、電流駆動部から出力される電流信号ΔＩａの立ち上がり／立ち下がりエッジの鈍りをキャンセルするための微分電流信号であり、和信号ΔＩａ＋ΔＩｂの値を特定の区間（例えば、ＩＤＬＥ区間）に亘って０にするためのものではない。また、誤差増幅器から出力される電流信号ΔＩ１は、モニタ信号Ｉｍと発光指令信号Ｉｓｉｇとの差を表す電流信号であり、和信号ΔＩ１＋ΔＩ２の値を特定の区間に亘って０にするためのものではない。したがって、特許文献４に記載の半導体レーザ制御装置は、本実施形態に係る送信回路６が備える補助ドライバ６４（補助電流Ｂをバイアス電流源６５から引き込むことによって、駆動電流Ｅの値をＩＤＬＥ区間に亘って０にする）に相当する構成を備えていない。

なお、ＩＤＬＥ検出回路６１は、例えば特許文献５に記載の信号検出回路のように、ピークホールド回路により実現することも可能である。具体的には、特許文献５に記載の比較器における基準電圧を、データ信号の中間レベルより大きく、かつ、データ信号のハイレベルより小さい値に設定すればよい。ただし、この場合、ＤＡＴＡ区間において同一の値が連続するビットパターンをＩＤＬＥ区間として誤検出しないように、ピークホールド回路の放電時定数を十分に長く設定することが必要になる。その結果、ＩＤＬＥ検出回路６１の応答速度が低下し、ＳＡＳ２．０やＰＣＩｅ３．０などの規格で求められる応答速度を達成することが困難になる。

〔ＩＤＬＥ検出回路の構成例〕
上述したＩＤＬＥ検出回路６１の構成例について、図５〜図６を参照して説明する。図５は、ＩＤＬＥ検出回路６１の構成例を示す回路図である。図６は、図５に示すＩＤＬＥ検出回路６１の各部における電圧信号の波形図である。

上述したとおり、ＩＤＬＥ検出回路６１は、データ信号の値がハイレベルとローレベルとの間の予め定められたレンジに含まれている区間を検出する機能を有する。図５に示すＩＤＬＥ検出回路６１は、第１のコンパレータＣｏｍｐ１と、第２のコンパレータＣｏｍｐ２と、ＡＮＤゲートＡＮＤ１と、ローパスフィルタＬＰＦ１とにより、このような機能を実現する。

第１のコンパレータＣｏｍｐ１の非反転入力端子には、データ信号が正相で入力され、第１のコンパレータＣｏｍｐ１の反転入力端子には、基準電圧Ｖ０が入力される。第１のコンパレータＣｏｍｐ１は、正相のデータ信号の値と基準電圧Ｖ０とを比較し、比較結果を示す電圧信号を生成する。ここで、基準電圧Ｖ０は、上記レンジの下限値に設定されている。正相のデータ信号の波形は、図６（ａ）のようになり、第１のコンパレータＣｏｍｐ１で生成された電圧信号の波形は、図６（ｂ）のようになる。第１のコンパレータＣｏｍｐ１で生成された電圧信号は、ＡＮＤゲートＡＮＤ１に入力される。

第２のコンパレータＣｏｍｐ２の非反転入力端子には、データ信号が逆相で入力され、第２のコンパレータＣｏｍｐ２の反転入力端子には、基準電圧Ｖ０が入力される。第２のコンパレータＣｏｍｐ２は、逆相のデータ信号の値と基準電圧Ｖ０とを比較し、比較結果を示す電圧信号を生成する。逆相のデータ信号の波形は、図６（ｃ）のようになり、第２のコンパレータＣｏｍｐ２で生成された電圧信号の波形は、図６（ｄ）のようになる。第２のコンパレータＣｏｍｐ２で生成された電圧信号は、ＡＮＤゲートＡＮＤ１に入力される。

ＡＮＤゲートＡＮＤ１は、第１のコンパレータＣｏｍｐ１で生成された電圧信号と第２のコンパレータＣｏｍｐ２で生成された電圧信号とを参照し、第１のコンパレータＣｏｍｐ１での比較結果と第２のコンパレータＣｏｍｐ２での比較結果との論理積を示す電圧信号を生成する。ＡＮＤゲートＡＮＤ１で生成された電圧信号の波形は、図６（ｅ）のようになる。ＡＮＤゲートＡＮＤ１で生成された電圧信号は、ローパスフィルタＬＰＦ１に入力される。

ローパスフィルタＬＰＦ１は、ＡＮＤゲートＡＮＤ１で生成された電圧信号を平滑化する。すなわち、ＡＮＤゲートＡＮＤ１で生成された電圧信号に含まれる、論理切り替え時のノイズを除去する。ローパスフィルタＬＰＦ１で平滑化された電圧信号の波形は、図６（ｆ）のようになる。すなわち、ローパスフィルタＬＰＦ１で平滑化された電圧信号は、ＩＤＬＥ区間内（ＤＡＴＡ区間外）で値がハイレベルとなり、ＩＤＬＥ区間外で値がローレベルとなる電圧信号となる。ローパスフィルタＬＰＦ１で平滑化された電圧信号は、ＩＤＬＥ検出信号として外部（スケルチ回路６２及び補助ドライバ６４）に出力される。

なお、スケルチ回路６２及び補助ドライバ６４は、ＩＤＬＥ区間内でハイレベルとなるＩＤＬＥ検出信号を参照して動作するように構成することも、ＩＤＬＥ区間外でハイレベルとなるＩＤＬＥ検出信号を参照して動作するように構成することもできる。後者のＩＤＬＥ検出信号を参照して動作するようにスケルチ回路６２及び補助ドライバ６４を構成する場合には、例えば、以下の構成を採用すればよい。すなわち、ＩＤＬＥ検出回路６１から出力されたＩＤＬＥ検出信号を、反転アンプを介してスケルチ回路６２及び補助ドライバ６４に入力する構成を採用すればよい。

上記の構成を採用することによって、コネクタ２に入力されたデータ信号のＩＤＬＥ区間を正確に特定すること、及び、特定したＩＤＬＥ区間の始点及び終点にエッジを有するＩＤＬＥ検出信号を高速に生成することが可能なＩＤＬＥ検出回路６１を実現することができる。

なお、ここでは、ＡＮＤゲートＡＮＤ１の後段にローパスフィルタＬＰＦ１を設ける構成を採用しているが、ＩＤＬＥ検出回路６１の構成は、これに限定されない。すなわち、ＡＮＤゲートＡＮＤ１の動作周波数が遅く、ＡＮＤゲートＡＮＤ１で生成される電圧信号に論理切り替え時のスパイクノイズが含まれない場合には、ＡＮＤゲートＡＮＤ１を省略しても構わない（後述する第１の変形例を参照されたい）。また、ここでは、正相のデータ信号及び逆相のデータ信号の各々を単一の基準電圧Ｖ０と比較する構成を採用しているが、ＩＤＬＥ検出回路６１の構成は、これに限定されない。すなわち、２つの基準電圧源の使用が許される場合には、正相又は逆相のデータ信号を２つの基準電圧Ｖ０ａ，Ｖ０ｂの各々と比較する構成を採用しても構わない（後述する第２の変形例及び第３の変形例を参照されたい）。これらの変形例については、参照する図面を代えて後述する。

〔変調ドライバ及び補助ドライバの構成例〕
上述した変調ドライバ６３及び補助ドライバ６４の構成例について、図７〜図９を参照して説明する。

図７は、変調ドライバ６３及び補助ドライバ６４の第１の構成例を示す回路図である。

変調ドライバ６３は、図７に示すように、一対のトランジスタ（ｎｐｎトランジスタ）Ｔｒ１，Ｔｒ２と、直流電流源ＤＣ１とにより構成することができる。トランジスタＴｒ１は、コレクタ端子が出力点ＯＵＴに接続され、ベース端子が入力点ＩＮ１＿Ｎに接続され、エミッタ端子がトランジスタＴｒ２のエミッタ端子に接続される。一方、トランジスタＴｒ２は、コレクタ端子が電源（電源電圧ＶＤＤ）に接続され、ベース端子が入力点ＩＮ１＿Ｐに接続され、エミッタ端子がトランジスタＴｒ１のエミッタ端子に接続される。トランジスタＴｒ１のエミッタ端子とトランジスタＴｒ２のエミッタ端子との中間点は、直流電流源ＤＣ１を介して接地される。直流電流源ＤＣ１の電流値は、外部からの設定が可能である。

変調ドライバ６３の入力点ＩＮ１＿Ｐには、データ信号が正相で入力され、変調ドライバ６３の入力点ＩＮ１＿Ｎには、データ信号が逆相で入力される。変調ドライバ６３は、データ信号の値がローレベルであれば、予め定められた大きさ（ＩＭ［Ａ］）の変調電流Ａを出力点ＯＵＴから引き込み、（２）データ信号の値がハイレベルであれば、出力点ＯＵＴからの変調電流Ａの引き込みを休止する。

補助ドライバ６４は、図７に示すように、一対のトランジスタ（ｎｐｎトランジスタ）Ｔｒ３，Ｔｒ４と、直流電流源ＤＣ２とにより構成することができる。補助ドライバ６４の構成は、変調ドライバ６３の構成と同様なので、ここではその説明を割愛する。

補助ドライバ６４の入力点ＩＮ２＿Ｐには、ＩＤＬＥ検出信号が逆相で入力され、補助ドライバ６４の入力点ＩＮ２＿Ｎには、ＩＤＬＥ検出信号が正相で入力される。このとき、補助ドライバ６４は、（１）ＩＤＬＥ検出信号の値がハイレベルであれば、予め定められた大きさ（ＩＳ［Ａ］）の補助電流Ｂを出力点ＯＵＴから引き込み、（２）ＩＤＬＥ検出信号の値がローレベルであれば、出力点ＯＵＴからの変調電流Ａの引き込みを休止する。

なお、本構成例においては、変調ドライバ６３及び補助ドライバ６４を構成するトランジスタＴ１〜Ｔｒ４としてｎｐｎトランジスタを用いているが、本発明はこれに限定されない。すなわち、変調ドライバ６３及び補助ドライバ６４を構成するトランジスタＴ１〜Ｔｒ４としてＮＭＯＳトランジスタを用いてもよい。

図８は、変調ドライバ６３及び補助ドライバ６４の第２の構成例を示す回路図である。

図８に示す変調ドライバ６３は、図７に示す変調ドライバ６３をメインドライバとして、その前段に、データ信号を増幅するプリドライバを付加したものである。メインドライバは、プリドライバにより増幅されたデータ信号を電流信号に変換する。

差動増幅回路は、データ信号を差動増幅するための回路であり、１対の抵抗Ｒ１，Ｒ２と、１対のトランジスタ（ｎｐｎトランジスタ）Ｔｒ９，Ｔｒ１０と、直流電流源ＤＣ７とにより構成されている。トランジスタＴｒ９は、コレクタ端子が抵抗Ｒ１を介して電源（電圧ＶＤＤ）に接続され、ベース端子が入力点ＩＮ１＿Ｎに接続され、エミッタ端子がトランジスタＴｒ１０のエミッタ端子に接続される。一方、トランジスタＴｒ１０は、コレクタ端子が抵抗Ｒ２を介して電源（電圧ＶＤＤ）に接続され、ベース端子が入力点ＩＮ１＿Ｐに接続され、エミッタ端子がトランジスタＴｒ９のエミッタ端子に接続される。トランジスタＴｒ９のエミッタ端子とトランジスタＴｒ１０のエミッタ端子との中間点は、直流電流源ＤＣ７を介して接地される。

エミッタフォロワ回路は、プリドライバの出力インピーダンスをメインドライバの入力インピーダンスよりも低くするための回路であり、１対のトランジスタ（ｎｐｎトランジスタ）Ｔｒ５，Ｔｒ６と、１対の直流電流源ＤＣ３，ＤＣ４とにより構成されている。トランジスタＴｒ５は、コレクタ端子が電源（電圧ＶＤＤ）に接続され、ベース端子が差動増幅回路の一方の出力点（トランジスタＴｒ９のコレクタ端子）に接続され、エミッタ端子が直流電流源ＤＣ３を介して接地されている。このトランジスタＴｒ５のエミッタ電圧が、正相のデータ信号として、メインドライバを構成するトランジスタＴｒ２のベース端子に入力される。一方、トランジスタＴｒ６は、コレクタ端子が電源（電圧ＶＤＤ）に接続され、ベース端子が差動増幅回路の他方の出力点（トランジスタＴｒ１０のコレクタ端子）に接続され、エミッタ端子が直流電流源ＤＣ４を介して接地されている。このトランジスタＴｒ６のエミッタ電圧が、逆相のデータ信号として、メインドライバを構成するトランジスタＴｒ１のベース端子に入力される。

図８に示す補助ドライバ６４は、図７に示す補助ドライバ６４をメインドライバとして、その前段に、ＩＤＬＥ検出信号を増幅するプリドライバを付加したものである。メインドライバは、プリドライバにより増幅されたＩＤＬＥ検出信号を電流信号に変換する。補助ドライバ６４に付加されたプリドライバの構成は、変調ドライバ６３に付加されたプリドライバの構成と同様なので、ここではその説明を割愛する。

なお、本構成例においては、変調ドライバ６３及び補助ドライバ６４を構成するトランジスタＴ１〜Ｔｒ１２としてｎｐｎトランジスタを用いているが、本発明はこれに限定されない。すなわち、変調ドライバ６３及び補助ドライバ６４を構成するＴ１〜Ｔｒ１２としてＮＭＯＳトランジスタを用いてもよい。

図９は、変調ドライバ６３及び補助ドライバ６４の第３の構成例を示す回路図である。

図９に示す変調ドライバ６３は、図８に示す変調ドライバ６３に、プリドライバの出力電圧を安定化させる安定化回路Ｘ１を付加したものである。

安定化回路Ｘ１は、トランジスタ（ＰＭＯＳトランジスタ）Ｍ１と、プリドライバの出力電圧に応じてトランジスタＭ１における電圧降下量を制御する電圧降下量制御回路とを備えている。

トランジスタＭ１のソース端子は、電源（電圧ＶＤＤ）に接続され、トランジスタＭ１のドレイン端子は、プリドライバの差動増幅回路を構成するトランジスタＴｒ９，Ｔｒ１０のコレクタ端子に抵抗Ｒ１，Ｒ２を介して接続されている。トランジスタＭ１は、電圧降下量可変な電圧降下器として機能する。

電圧降下量制御回路は、抵抗値が同じ１対の抵抗Ｒ１，Ｒ２と、オペアンプＯＰ１とにより構成されている。抵抗Ｒ１，Ｒ２は、プリドライバのエミッタフォロワ回路を構成するトランジスタＴｒ５，Ｔｒ６のエミッタ端子の間に直列に接続されている。また、抵抗Ｒ１，Ｒ２の中間点の電圧は、トランジスタＴｒ５，Ｔｒ６のエミッタ電圧の平均値（以下、「平均エミッタ電圧」と記載）に一致する。オペアンプＯＰ１の非反転入力端子は、抵抗Ｒ１，Ｒ２の中間点に接続されており、オペアンプＯＰ１の非反転入力端子には、トランジスタＴｒ５，Ｔｒ６の平均エミッタ電圧が入力される。一方、オペアンプＯＰ１の反転入力端子には、予め定められた基準電圧Ｖ１が入力される。オペアンプＯＰ１の出力端子は、トランジスタＭ１のゲート端子に接続されている。

プリドライバの出力電圧、すなわち、トランジスタＴｒ５，Ｔｒ６の平均エミッタ電圧が基準電圧Ｖ１を上回ると、安定化回路Ｘ１は、以下のように動作する。すなわち、オペアンプＯＰ１の出力電圧が上昇し、その結果、トランジスタＭ１のゲート電圧が上昇する。そうすると、トランジスタＭ１のソース−ドレイン間抵抗が大きくなり、その結果、トランジスタＭ１における電圧降下量が大きくなる。これにより、プリドライバに印加される電圧が小さくなり、その結果、プリドライバの出力電圧が低下する。この動作は、トランジスタＴｒ５，Ｔｒ６の平均エミッタ電圧が基準電圧Ｖ１と一致するまで続く。

逆に、プリドライバの出力電圧、すなわち、トランジスタＴｒ５，Ｔｒ６の平均エミッタ電圧が基準電圧Ｖ１を下回ると、安定化回路Ｘ１は、以下のように動作する。すなわち、オペアンプＯＰ１の出力電圧が低下し、その結果、トランジスタＭ１のゲート電圧が上昇する。そうすると、トランジスタＭ１のソース−ドレイン間抵抗が小さくなり、その結果、トランジスタＭ１における電圧降下量が小さくなる。これにより、プリドライバに印加される電圧が大きくなり、その結果、プリドライバの出力電圧が上昇する。この動作は、トランジスタＴｒ５，Ｔｒ６の平均エミッタ電圧が基準電圧Ｖ１と一致するまで続く。

プリドライバの電源電圧の変動に応じてプリドライバの出力電圧が変動する場合、メインドライバを構成する各素子の動作条件が破たんすることを防ぐために、プリドライバの電源電圧の変動範囲に厳しい条件を課す必要がある。安定化回路Ｘ１を付加すれば、プリドライバの電源電圧の変動に応じてプリドライバの出力電圧が変動しなくなるので、プリドライバの電源電圧の変動範囲に厳しい条件を課す必要がなくなる。

図９に示す補助ドライバ６４は、図８に示す補助ドライバ６４に、プリドライバの出力電圧を安定化させるプリドライバ安定化回路Ｘ２を付加したものである。補助ドライバ６４に付加された安定化回路Ｘ２の構成は、変調ドライバ６３に付加された安定化回路Ｘ１の構成と同様なので、ここではその説明を割愛する。

なお、本構成例においては、安定化回路Ｘ１，Ｘ２を構成するトランジスタＭ１，Ｍ２としてＰＭＯＳトランジスタを用いているが、本発明はこれに限定されない。すなわち、安定化回路Ｘ１，Ｘ２を構成するトランジスタとしてｐｎｐトランジスタを用いてもよい。

〔バイアス電流源の構成例〕
上述したバイアス電流源６５の構成例について、図１０〜図１１を参照して説明する。

図１０は、バイアス電流源６５の第１の構成例を示す回路図である。

バイアス電流源６５は、図１０に示すように、１対のトランジスタ（ＰＭＯＳトランジスタ）Ｍ３，Ｍ４と、直流電流源ＤＣ９とにより構成することができる。

トランジスタＭ３のソース端子は、電源（電圧ＶＤＤ）に接続されている。トランジスタＭ４のソース端子は、電源（電圧ＶＤＤ）に接続され、トランジスタＭ４のドレイン端子は、トランジスタＭ４のゲート端子に接続されると共に、トランジスタＭ３のゲート端子に接続されている。すなわち、トランジスタＭ３，Ｍ４は、トランジスタＭ４のドレイン端子を入力点とし、トランジスタＭ３のドレイン端子を出力点とするカレントミラー回路を構成する。

トランジスタＭ３，Ｍ４のサイズは、このカレントミラー回路の出力点から流出する電流Ｃの大きさが、このカレントミラー回路の入力点から流出する電流Ｃ’の大きさのＮ倍となるように設定されている。したがって、このカレントミラー回路の入力点にＩＢ／Ｎ［Ａ］の電流Ｃ’を流す直流電流源ＤＣ９を接続すれば、このカレントミラー回路の出力点からＩＢ［Ａ］の電流Ｃを取り出すことができる。

なお、本構成例においては、バイアス電流源６５を構成するトランジスタＭ３，Ｍ４としてＰＭＯＳトランジスタを用いているが、本発明はこれに限定されない。すなわち、バイアス電流源６５を構成するトランジスタＭ３，Ｍ４としてｐｎｐトランジスタを用いてもよい。ただし、トランジスタＭ３，Ｍ４の種類は一致させる。すなわち、トランジスタＭ３としてＰＭＯＳトランジスタを用いるときは、トランジスタＭ４としてＰＭＯＳトランジスタを用い、トランジスタＭ３としてｐｎｐトランジスタを用いるときには、トランジスタＭ４としてｐｎｐトランジスタを用いる。

図１１は、バイアス電流源６５の第２の構成例を示す回路図である。

バイアス電流源６５は、図１１に示すように、オペアンプＯＰ３と、トランジスタ（ＰＭＯＳトランジスタ）Ｍ５と、１対の抵抗Ｒ５，Ｒ６と、直流電流源ＤＣ１０とにより構成することができる。

オペアンプＯＰ３の非反転入力端子は、抵抗Ｒ６を介して電源（電圧ＶＤＤ）に接続されている。また、オペアンプＯＰ３の反転入力端子は、Ｒ５を介して電源（電圧ＶＤＤ）に接続されると共に、トランジスタＭ５のソース端子に接続されている。また、オペアンプＯＰ３の出力端子は、トランジスタＭ５のゲート端子に接続されている。すなわち、オペアンプＯＰ３、トランジスタＭ５、及び抵抗Ｒ５，Ｒ６は、オペアンプＯＰ３の非反転入力端子を入力点とし、トランジスタＭ５のドレイン端子を出力点とするカレントミラー回路を構成する。

抵抗Ｒ５，Ｒ６の抵抗値は、このカレントミラー回路の出力点から流出する電流Ｃの大きさが、このカレントミラー回路の入力点から流出する電流Ｃ’の大きさのＮ倍となるように設定されている。すなわち、抵抗Ｒ５，Ｒ６の抵抗値は、Ｒ５：Ｒ６＝１：Ｎとなるように設定されている。したがって、このカレントミラー回路の入力点にＩＢ／Ｎ［Ａ］の電流Ｃ’を流す直流電流源ＤＣ１０を接続すれば、このカレントミラー回路の出力点からＩＢ［Ａ］の電流を取り出すことができる。

なお、本構成例においては、バイアス電流源６５を構成するトランジスタＭ５としてＰＭＯＳトランジスタを用いているが、本発明はこれに限定されない。すなわち、バイアス電流源６５を構成するトランジスタＭ５としてｐｎｐトランジスタを用いてもよい。

また、送信回路６は、（１）図１０のように構成されたバイアス電流源６５のみを備えていてもよいし、（２）図１１のように構成されたバイアス電流源６５のみを備えていてもよいし、（３）図１０のように構成されたバイアス電流源６５と図１１のように構成されたバイアス電流源６５との両方を備え、何れのバイアス電流源６５を使用するかを切り替え可能に構成されていてもよい。ＳＡＳ２．０で定められたＯＯＢ信号等の間欠信号の送信には、図１０のように構成されたバイアス電流源６５の使用が適している。図１０のように構成されたバイアス電流源６５は、電源（電圧ＶＤＤ）の変動に対して電流比が変動しやすい傾向を有する反面、ＬＤ７のバイアス電圧の急激な変動には強く、ＩＤＬＥ区間からＤＡＴＡ区間への遷移に対して応答時間が短いからである。一方、InfiniBand規格等において定められた連続信号の送信には、図１１のように構成されたバイアス電流源６５の使用が適している。図１１のように構成されたバイアス電流源６５は、電源（電圧ＶＤＤ）の変動に対して電流比が変動しにくい傾向を有する反面、ＬＤ７のバイアス電圧の急激な変動に弱く、ＩＤＬＥ区間からＤＡＴＡ区間への遷移に対する応答時間が長いからである。したがって、使用するバイアス電流源を送信するデータ信号のタイプに適した方に切り替える構成を採用すれば、間欠信号の送信にも連続信号の送信にも適した送信回路６を実現することができる。

〔補償電流源の構成例〕
上述した補償電流源６６の構成例について、図１２〜図１３を参照して説明する。

図１２は、補償電流源６６の第１の構成例を示す回路図である。

補償電流源６６は、図１２に示すように、トランジスタ（ｎｐｎトランジスタ）Ｔｒ１３により構成することができる。

トランジスタＴｒ１３のコレクタ端子は、電源（電圧ＶＤＤ）に接続され、トランジスタＴｒ１３のベース端子は、クランプ電源（電圧Ｖcramp）に接続されている。

この補償電流源６６は、Ｖth＝Ｖcramp−ＶBE（トランジスタＴｒ１３のベース−エミッタ間電圧）を閾値電圧として、トランジスタＴｒ１３のエミッタ電圧が閾値電圧Ｖthを下回ったときに、補償電流Ｄを出力する。

なお、本構成例においては、補償電流源６６を構成するトランジスタＴｒ１３としてＰｎｐｎトランジスタを用いているが、本発明はこれに限定されない。すなわち、補償電流源６６を構成するトランジスタＴｒ１３としてＮＭＯＳトランジスタを用いてもよい。

図１３は、補償電流源６６の第２の構成を示す回路図である。

図１３に示す補償電流源６６は、図１２に示す補償電流源６６にオペアンプＯＰ４を追加したものである。

オペアンプＯＰ４は、ボルテージフォロワ回路を構成するよう、非反転入力端子と出力端子とが直結されている。オペアンプＯＰ４の反転入力端子は、クランプ電源（電圧Ｖcramp）に接続され、オペアンプＯＰ４の出力端子は、トランジスタＴｒ１３のベース端子に接続されている。

この補償電流源６６も、Ｖth＝Ｖcramp−ＶBE（トランジスタＴｒ１３のベース−エミッタ間電圧）を閾値電圧として、トランジスタＴｒ１３のエミッタ電圧が閾値電圧Ｖthを下回ったときに、補償電流Ｄを出力する。

〔送信回路及びＬＤの変形例〕
本実施形態に係るアクティブ光ケーブル１においては、図２に示す送信回路６及びＬＤ７を、図１４に示す送信回路１６及びＬＤ１７に置き換えることが可能である。

ここで、図２に示すＬＤ７は、ＶＣＳＥＬ（Vertical Cavity Emitting Laser）など、流入する駆動電流の大きさを変化させることによって発光量を制御することが可能なＬＤであり、同図に示す送信回路６は、このようなＬＤに適した送信回路である。同図に示す送信回路６は、流入する駆動電流の大きさを変化させることによって発光量を制御することが可能な発光素子であれば、ＬＤに限らず、どのような発光素子であっても光源として利用することが可能である。一方、図１４に示すＬＤ１７は、ＤＦＢ−ＬＤ（Distributed Feedback Laser Diode）やＦＰ−ＬＤ（Fabry Perot Laser Diode）など、流出する駆動電流の大きさを変化させることによって発光量を制御することが可能なＬＤであり、同図に示す送信回路１６は、このようなＬＤに適した送信回路である。同図に示す送信回路１６は、流入する駆動電流の大きさを変化させることによって発光量を制御することが可能な発光素子であれば、ＬＤに限らず、どのような発光素子であっても光源として利用することが可能である。

以下、本変形例に係る送信回路１６の構成について、図１４を参照して説明する。図１４は、本変形例に係る送信回路１６の構成を示すブロック図である。

本変形例に係る送信回路１６は、図１４に示すように、ＩＤＬＥ検出回路１６１と、スケルチ回路１６２と、変調ドライバ１６３と、補助ドライバ１６４と、バイアス電流源１６５と、補償電流源１６６とを備えている。

本変形例に係る送信回路１６が備えているＩＤＬＥ検出回路１６１及びスケルチ回路１６２の機能は、図２に示す送信回路６が備えているＩＤＬＥ検出回路６１及びスケルチ回路６２の機能と同様であるため、ここではその説明を省略する。以下、本変形例に係る送信回路１６が備えている変調ドライバ１６３、補助ドライバ１６４、バイアス電流源１６５、及び補償電流源１６６の各々について、以下、その機能を説明する。

変調ドライバ１６３は、スケルチ回路１６２にて得られた補正後データ信号の値に応じた大きさの変調電流Ａを吸い込む。より具体的には、（１）補正後データ信号の値がハイレベルであれば、予め定められた大きさ（ＩＭ［Ａ］）の変調電流Ａを吸い込み、（２）補正後データ信号の値がローレベルであれば、変調電流Ａの吸い込みを休止する。

補助ドライバ１６４は、ＩＤＬＥ検出回路１６１にて得られたＩＤＬＥ検出信号を参照してＩＤＬＥ区間を特定する。また、補助ドライバ１６４は、ＩＤＬＥ区間において、予め定められた大きさ（ＩＳ［Ａ］）の補助電流Ｂを吐き出す。ＩＤＬＥ区間で補助ドライバ１６４が吐き出す補助電流Ｂの大きさＩＳは、ＩＳ＞ＩＢ（バイアス電流源１６５が吸い込むバイアス電流Ｃの大きさ）を満たすように、ＩＳ＝ＩＢ＋α（αは正の定数）に設定されている。

バイアス電流源１６５は、予め定められた大きさ（ＩＢ［Ａ］）のバイアス電流Ｃを吸い込む。なお、バイアス電流源１６５は、例えば、図１４に示すように、一端が出力端子ＯＵＴに接続され、他端が接地された直流電流源によって構成することができる。

補償電流源１６６は、補助電流Ｂの大きさから変調電流Ａ（ＩＤＬＥ区間では０［Ａ］）の大きさを引いた差がバイアス電流Ｃの大きさを上回ったときに、バイアス電流Ｃの不足を補う補償電流Ｄを吸い込む。ＩＤＬＥ区間で補償電流源１６６が吸い込む補償電流Ｄの大きさは、ＩＳ−ＩＢ＝α［Ａ］となる。なお、補償電流源１６６は、例えば、図１４に示すように、アノード端子が出力端子ＯＵＴに接続され、カソード端子が接地されたダイオード（ダイオードクランプ）によって構成することができる。図１４に示す補償電流源１６６は、ダイオードのアノード−カソード間電圧が閾値電圧Ｖthを上回ると、すなわち、出力端子ＯＵＴの電圧が閾値電圧Ｖthを上回ると、出力端子ＯＵＴから補償電流Ｄを吸い込む。

本変形例に係る送信回路１６において、変調ドライバ１６３、補助ドライバ１６４，バイアス電流源１６５、補償電流源１６６、及びＬＤ１７は、バイアス電流Ｃと補償電流Ｄとの和（Ｃ＋Ｄ）に変調電流Ａを加え、更に、補助電流Ｂを減じた駆動電流Ｅ＝（Ｃ＋Ｄ）＋Ａ−ＢがＬＤ１７から流出するように接続されている。

本変形例に係る送信回路１６によれば、ＩＤＬＥ区間においてＬＤ１７から流出する駆動電流Ｅの大きさを０［Ａ］にすることができる。すなわち、ＩＤＬＥ区間においてＬＤ１７を消灯することができる。しかも、本変形例に係る送信回路１６においては、ＩＤＬＥ区間においてＬＤ１７から流出する駆動電流Ｅの大きさを０［Ａ］にする制御を、補助ドライバ１６４を用いて実現している。このため、ＩＤＬＥ区間の始点／終点からＬＤ１７の消灯／点灯までの遅延時間を、バイアス電流の遮断／遮断解除によりＬＤ１７を消灯／点灯する場合と比べて短くすることができる。

なお、本変形例においては、ＩＤＬＥ区間においてＬＤ１７から流出する駆動電流Ｅの大きさを０［Ａ］にする構成を採用しているが、本発明は、これに限定されるものではない。すなわち、ＩＤＬＥ区間においてＬＤ１７から流出する駆動電流Ｅの大きさをＬＤ１７の閾値電流（発振開始電流）以下にする構成を採用してもよい。この場合でも、ＩＤＬＥ区間においてＬＤ１７を消灯する（微発光状態にする態様を含む）ことができる。

また、本変形例に係る送信回路１６によれば、ＩＤＬＥ区間においてＬＤ１７を確実に消灯することができる。なぜなら、ＩＤＬＥ区間で補助ドライバ１６４が吐き出す補助電流Ｂの大きさＩＳを、ＩＳ＞ＩＢを満たすように設定しているからである。しかも、本変形例に係る送信回路１６によれば、ＩＤＬＥ区間において補助電流Ｂの大きさＩＳがバイアス電流Ｃの大きさを上回っても、出力端子ＯＵＴの電圧降下が生じて変調ドライバ１６３及び補助ドライバ１６４の動作に支障を来す懸念がない。なぜなら、補助電流Ｂの大きさＩＳがバイアス電流Ｃの大きさＩＢを上回ったときに、補償電流源１６６から吐き出される補償電流Ｄによってバイアス電流Ｃの不足が補われるからである。

なお、本変形例においては、ＩＤＬＥ区間で補助ドライバ１６４が吸い込む補助電流Ｂの大きさＩＳをＩＳ＞ＩＢを満たすように設定する構成を採用しているが、本発明は、これに限定されるものではない。すなわち、ＩＤＬＥ区間で補助ドライバ１６４が吸い込む補助電流Ｂの大きさＩＳをＩＳ＝ＩＢを満たすように設定する構成を採用してもよい。この場合でも、ＩＤＬＥ区間においてＬＤ１７から流出する駆動電流Ｅの大きさを０［Ａ］にすることができる。また、この場合には、ＩＤＬＥ区間におけるバイアス電流Ｃの不足が生じないので、補償電流源１６６を省略することができる。

〔ＩＤＬＥ検出回路の第１の変形例〕
図５に示すＩＤＬＥ検出回路６１の第１の変形例について、図１７を参照して説明する。図１７は、本変形例に係るＩＤＬＥ検出回路６１ａの構成を示す回路図である。

図１７に示すように、本変形例に係るＩＤＬＥ検出回路６１ａは、図５に示すＩＤＬＥ検出回路６１と同様、第１のコンパレータＣｏｍｐ１、第２のコンパレータＣｏｍｐ２、及びＡＮＤゲートＡＮＤ１を備えている。ただし、ＡＮＤゲートＡＮＤ１の動作周波数は、生成される電圧信号に論理切り替え時のスパイクノイズが含まれない程度に十分に低く（例えば、コンパレータＣｏｍｐ１，Ｃｏｍｐ２の動作周波数の１／１０以下）に設定されている。このため、ＩＤＬＥ検出回路６１ａにおいては、論理切り替え時のスパイクノイズを除去するためのローパスフィルタＬＰＦ１が省略されている。

図５に示すＩＤＬＥ検出回路６１及び図１７に示すＩＤＬＥ検出回路６１ａは、正相のデータ信号の値及び逆相のデータ信号の値の各々を単一の基準電圧Ｖ０と比較することによって、データ信号の値が下限値Ｖ０以上かつ上限値２×Ｖｃｏｍ−Ｖ０以下となるレンジに含まれている区間を、ＩＤＬＥ区間として検出する（Ｖｃｏｍは、データ信号のコモン電圧を表す）。この方法によれば、データ信号の中間レベルとデータ信号のコモン電圧との間の差が十分に小さい場合、ＩＤＬＥ区間を確実に検出することができる。なお、この方法は、当該レンジの下限値及び上限値を独立に設定することができないことの代償として、基準電圧源を１つで済ますことができるという共通の利点を有する。特に、図１７に示すＩＤＬＥ検出回路６１ａは、ローパスフィルタＬＰＦ１が省略されているため、図５に示すＩＤＬＥ検出回路６１ａよりも回路構成を簡素化することができるという更なる利点を持つ。

〔ＩＤＬＥ検出回路の第２の変形例〕
図５に示すＩＤＬＥ検出回路６１の第２の変形例について、図１８及び図１９を参照して説明する。図１８は、本変形例に係るＩＤＬＥ検出回路６１ｂの構成を示す回路図である。図１９は、本変形例に係るＩＤＬＥ検出回路６１ｂの各部における電圧信号の波形図である。

図１８に示すように、本変形例に係るＩＤＬＥ検出回路６１ｂは、ＩＤＬＥ検出回路６１と同様に、第１のコンパレータＣｏｍｐ１、第２のコンパレータＣｏｍｐ２、ＡＮＤゲートＡＮＤ１、及びローパスフィルタＬＰＦ１を備えている。ただし、本変形例に係るＩＤＬＥ検出回路６１ｂは、ＩＤＬＥ検出回路６１と以下の２点で相違する。ひとつ目の相違点は、第１のコンパレータＣｏｍｐ１の非反転入力端子及び第２のコンパレータＣｏｍｐ２の反転入力端子の各々に、データ信号が同相で（本変形例では正相で）入力される点である。すなわち、２つのコンパレータＣｏｍｐ１，Ｃｏｍｐ２の各々には、図１９の（ａ）に図示する波形を有する正相のデータ信号が入力される。ふたつ目の相違点は、第１のコンパレータＣｏｍｐ１の反転入力端子及び第２のコンパレータＣｏｍｐ２の非反転入力端子の各々に、互いに異なる基準電圧Ｖ０ａ及び基準電圧Ｖ０ｂが入力される点である。

すなわち、第１のコンパレータＣｏｍｐ１の非反転入力端子には、データ信号が正相で入力され、第１のコンパレータＣｏｍｐ１の反転入力端子には、基準電圧Ｖ０ａが入力される。第１のコンパレータＣｏｍｐ１は、正相のデータ信号の値と基準電圧Ｖ０ａとを比較し、比較結果を示す電圧信号を生成する。ここで、基準電圧Ｖ０ａは、データ信号の値がハイレベルとローレベルとの間の予め定められたレンジの下限値に設定されている。正相のデータ信号の波形は、図１９（ｂ）のようになり、第１のコンパレータＣｏｍｐ１で生成された電圧信号の波形は、図１９（ｃ）のようになる。第１のコンパレータＣｏｍｐ１で生成された電圧信号は、ＡＮＤゲートＡＮＤ１に入力される。

第２のコンパレータＣｏｍｐ２の反転入力端子には、データ信号が正相で入力され、第２のコンパレータＣｏｍｐ２の非反転入力端子には、基準電圧Ｖ０ｂが入力される。第２のコンパレータＣｏｍｐ２は、正相のデータ信号の値と基準電圧Ｖ０ｂとを比較し、比較結果を示す電圧信号を生成する。ここで、基準電圧Ｖ０ｂは、上記レンジの上限値に設定されている。正相のデータ信号の波形は、図１９（ｄ）のようになり、第２のコンパレータＣｏｍｐ２で生成された電圧信号の波形は、図１９（ｅ）のようになる。第２のコンパレータＣｏｍｐ２で生成された電圧信号は、ＡＮＤゲートＡＮＤ１に入力される。

ＡＮＤゲートＡＮＤ１は、第１のコンパレータＣｏｍｐ１で生成された電圧信号と第２のコンパレータＣｏｍｐ２で生成された電圧信号とを参照し、第１のコンパレータＣｏｍｐ１での比較結果と第２のコンパレータＣｏｍｐ２での比較結果との論理積を示す電圧信号を生成する。ＡＮＤゲートＡＮＤ１で生成された電圧信号の波形は、図１９（ｆ）のようになる。ＡＮＤゲートＡＮＤ１で生成された電圧信号は、ローパスフィルタＬＰＦ１に入力される。

ローパスフィルタＬＰＦ１は、ＡＮＤゲートＡＮＤ１で生成された電圧信号を平滑化する。すなわち、ＡＮＤゲートＡＮＤ１で生成された電圧信号に含まれる、論理切り替え時のノイズを除去する。ローパスフィルタＬＰＦ１で平滑化された電圧信号の波形は、図１９（ｇ）のようになる。すなわち、ローパスフィルタＬＰＦ１で平滑化された電圧信号は、ＩＤＬＥ区間内（ＤＡＴＡ区間外）で値がハイレベルとなり、ＩＤＬＥ区間外で値がローレベルとなる電圧信号となる。ローパスフィルタＬＰＦ１で平滑化された電圧信号は、ＩＤＬＥ検出信号として外部（スケルチ回路６２及び補助ドライバ６４）に出力される。

なお、第１のコンパレータＣｏｍｐ１の非反転入力端子及び第２のコンパレータＣｏｍｐ２の反転入力端子の各々に、正相のデータ信号を入力しているが、逆相のデータ信号を入力する構成であってもよい。この場合でも、ＩＤＬＥ区間内で値がハイレベルとなり、ＩＤＬＥ区間外で値がローレベルとなる電圧信号を得ることができる。

また、スケルチ回路６２及び補助ドライバ６４は、ＩＤＬＥ区間内でハイレベルとなるＩＤＬＥ検出信号を参照して動作するように構成することも、ＩＤＬＥ区間外でハイレベルとなるＩＤＬＥ検出信号を参照して動作するように構成することもできる。後者のＩＤＬＥ検出信号を参照して動作するようにスケルチ回路６２及び補助ドライバ６４を構成する場合には、例えば、以下の構成を採用すればよい。すなわち、ＩＤＬＥ検出回路６１ｂから出力されたＩＤＬＥ検出信号を、反転アンプを介してスケルチ回路６２及び補助ドライバ６４に入力する構成を採用すればよい。

〔ＩＤＬＥ検出回路の第３の変形例〕
図５に示すＩＤＬＥ検出回路６１の第３の変形例について、図２０を参照して説明する。図２０は、本変形例に係るＩＤＬＥ検出回路６１ｃの構成を示す回路図である。

図２０に示すように、本変形例に係るＩＤＬＥ検出回路６１ｃは、図１８に示すＩＤＬＥ検出回路６１ｂと同様、第１のコンパレータＣｏｍｐ１、第２のコンパレータＣｏｍｐ２、及びＡＮＤゲートＡＮＤ１を備えている。ただし、ＡＮＤゲートＡＮＤ１の動作周波数は、生成される電圧信号に論理切り替え時のスパイクノイズが含まれない程度に十分に低く（例えば、コンパレータＣｏｍｐ１，Ｃｏｍｐ２の動作周波数の１／１０以下）に設定されている。このため、ＩＤＬＥ検出回路６１ｃにおいては、論理切り替え時のスパイクノイズを除去するためのローパスフィルタＬＰＦ１が省略されている。

図１８に示すＩＤＬＥ検出回路６１ｂ及び図２０に示すＩＤＬＥ検出回路６１ｃは、正相のデータ信号を２つの基準電圧Ｖ０ａ，Ｖ０ｂの各々と比較することによって、データ信号の値が下限値Ｖ０ａ以上かつ上限値Ｖ０ｂ以下となるレンジに含まれている区間を、ＩＤＬＥ区間として検出する。この方法によれば、データ信号の中間レベルとデータ信号のコモン電圧との間に差によらず、ＩＤＬＥ区間を確実に検出することができる。なお、この方法は、基準電圧源を１つで済ますことができないことの代償として、当該レンジの下限値及び上限値を独立に設定することができるという利点を有する。特に、図２０に示すＩＤＬＥ検出回路６１ｃは、ローパスフィルタＬＰＦ１が省略されているため、図１８に示すＩＤＬＥ検出回路６１ｂよりも回路構成を簡素化することができるという更なる利点を持つ。

〔ＩＤＬＥ検出回路に関する付記事項〕
なお、図５に図示したＩＤＬＥ検出回路６１及び図１８に図示したＩＤＬＥ検出回路６１ｂが備えているローパスフィルタＬＰＦ１は、コンパレータに置き換えることが可能である。図２１の（ａ）は、ローパスフィルタＬＰＦ１と置換可能なコンパレータＣｏｍｐ３の回路図であり、（ｂ）〜（ｄ）は、コンパレータＣｏｍｐ３の各部における電圧信号の波形図である。

コンパレータＣｏｍｐ３は、ローパスフィルタＬＰＦ１と同様に、ＡＮＤゲートＡＮＤ１で生成された電圧信号を平滑化する。すなわち、ＡＮＤゲートＡＮＤ１で生成された電圧信号に含まれる、論理切り替え時のノイズを除去する機能を有する。

図２１に示すように、コンパレータＣｏｍｐ３の非反転入力端子には、ＡＮＤゲートＡＮＤ１で生成された電圧信号であって、図２１の（ｂ）のような波形を有する電圧信号が入力される。この電圧信号は、論理切り替え時のノイズを含んでいる。第３のコンパレータＣｏｍｐ３の反転入力端子には、基準電圧Ｖ３が入力される。

コンパレータＣｏｍｐ３は、ＡＮＤゲートＡＮＤ１で生成された電圧信号と基準電圧Ｖ３とを比較し、比較結果を示す電圧信号を生成する。基準電圧Ｖ３は、図２１の（ｃ）に示すように、ハイレベル時のＡＮＤゲートＡＮＤ１の出力電圧よりも低く、かつ、論理切り替え時のノイズのピーク電圧よりも高くなるように設定されている。コンパレータＣｏｍｐ３が生成した電圧信号は、図２１の（ｄ）のようになる。すなわち、コンパレータＣｏｍｐ３の出力信号は、ローパスフィルタＬＰＦ１の出力信号と同様、ＩＤＬＥ区間内（ＤＡＴＡ区間外）で値がハイレベルとなり、ＩＤＬＥ区間外で値がローレベルとなる電圧信号となる。

〔まとめ〕
以上のように、本実施形態に係る光送信器は、データ信号を電流信号に変換する送信回路と上記電流信号を光信号に変換する発光素子とを備えた光送信器であって、上記送信回路は、上記データ信号の値がハイレベルとローレベルとの間の予め定められたレンジに含まれている期間をＩＤＬＥ区間として検出するＩＤＬＥ検出回路を備えており、上記ＩＤＬＥ区間において上記電流信号の値を上記発光素子の閾値電流以下に制御する、ことを特徴とする。

また、本実施形態に係る光送信方法は、データ信号を電流信号に変換する第１の変換工程と上記電流信号を光信号に変換する第２の変換工程と含んだ光送信方法であって、上記第１の変換工程は、上記データ信号の値がハイレベルとローレベルとの間の予め定められたレンジに含まれている期間をＩＤＬＥ区間として検出する検出工程と、上記ＩＤＬＥ区間において上記電流信号の値を上記発光素子の閾値電流以下に制御する制御工程と含んでいる、ことを特徴とする。

上記の構成によれば、上記送信器に入力されたデータ信号のＩＤＬＥ区間（上記送信器に入力されたデータ信号の値がハイレベルとローレベルとの間の中間レベルを取り続ける期間）において、上記発光素子を消灯することができる。すなわち、上記送信器に入力されたデータ信号のＩＤＬＥ区間において、上記送信器から出力される光信号の値（光強度）を、ハイレベル（データ信号の値がハイレベルであるときの光信号の値）ともローレベル（データ信号の値がローレベルであるときの光信号の値）とも異なり、かつ、外的要因により変動することのないオフレベルにすることができる。このため、受信器は、上記光送信器から出力された光信号の値がオフレベルになる期間を特定することによって、上記光送信器に入力されたデータ信号のＩＤＬＥ区間を正しく特定することができる。なお、本明細書において「発光素子を消灯する」とは、「発光素子を微発光状態にする」態様を含む。

本実施形態に係る光送信器において、上記ＩＤＬＥ検出回路は、上記データ信号の値を上記レンジの上限値と比較する第１のコンパレータと、上記データ信号の値を上記レンジの下限値と比較する第２のコンパレータと、上記第１のコンパレータの出力と上記第２のコンパレータの出力との論理積を取るＡＮＤゲートと、上記ＡＮＤゲートの出力を平滑化するローパスフィルタとを備えている、ことが好ましい。

上記の構成によれば、上記送信器に入力されたデータ信号のＩＤＬＥ区間を正確に特定することができ、また、特定したＩＤＬＥ区間の始点及び終点にエッジを有するＩＤＬＥ検出信号を高速に生成することができる。

本実施形態に係る光送信器において、上記送信回路は、上記データ信号に応じた変調電流を吸い込む変調ドライバと、上記ＩＤＬＥ区間において補助電流を吸い込む又は吐き出す補助ドライバとを備えており、上記発光素子は、バイアス電流と上記変調電流との差又は和から上記補助電流を引いた駆動電流が流入又は流出する発光素子であり、上記補助電流の大きさは、上記ＩＤＬＥ区間における駆動電流の大きさが上記発光素子の閾値電流以下になるように設定されている、ことが好ましい。特に、上記発光素子が、上記バイアス電流と上記変調電流との差から上記補助電流を引いた上記駆動電流が流入する発光素子である場合、上記補助ドライバは、上記ＩＤＬＥ区間において上記補助電流を吸い込むものであり、上記補助電流の大きさは、上記ＩＤＬＥにおける上記変調電流の大きさとの和が上記バイアス電流の大きさ以上になるように設定されている、ことが好ましい。

上記の構成によれば、上記送信器に入力されたデータ信号のＩＤＬＥ区間の始点において速やかに上記発光素子を消灯し、上記送信器に入力されたデータ信号のＩＤＬＥ区間の終点において速やかに上記発光素子を点灯することができる。特に、ＩＤＬＥ区間の始点／終点から上記発光素子の消灯／点灯までの遅延時間は、バイアス電流の遮断／遮断解除により上記発光素子を消灯／点灯する場合と比べて短くなる。

本実施形態に係る光送信器において、上記補助電流の大きさは、上記ＩＤＬＥ区間での上記変調電流の大きさとの和が上記バイアス電流の大きさよりも大きくなるように設定されており、上記送信回路は、上記変調電流の大きさと上記補助電流の大きさとの和が上記バイアス電流の大きさを上回ったときに、上記バイアス電流の不足を補う補償電流を上記補助ドライバに供給する補償電流源を更に備えている、ことが好ましい。

上記補償電流源が存在していない場合、ＩＤＬＥ区間において、バイアス電流が不足するので、上記送信回路の出力端子の電圧降下により、上記変調ドライバ及び上記補助ドライバの動作に支障を来すことがある。一方、上記の構成によれば、ＩＤＬＥ区間において、この不足を補償電流が補うので、上記送信回路の出力端子の電圧降下により、上記変調ドライバ及び上記補助ドライバの動作に支障を来すことがない。

本実施形態に係る光送信器において、上記変調ドライバは、上記データ信号を増幅するプリドライバと、上記プリドライバにより増幅されたデータ信号を上記電流信号に変換するメインドライバとを備えている、ことが好ましい。

メインドライバから出力される電流信号を歪ませることなく、その振幅を所定の大きさにするために、メインドライバに入力されるデータ信号の振幅（ハイレベルとローレベルとの電位差）を所定の大きさにする必要が生じることがある。上記の構成によれば、プリドライバによって、メインドライバに入力されるデータ信号の振幅を所定の値にすることができる。したがって、メインドライバから出力される電流信号を歪ませることなく、その振幅を所定の大きさにすることができる。これにより、発光素子から出力される光信号を歪ませることなく、その振幅（ハイレベルとローレベルとの光強度差）を所定の大きさにすることができる。

本実施形態に係る光送信器において、上記変調ドライバは、電源と上記プリドライバとの間に挿入された電圧降下器と、上記プリドライバの出力電圧の大きさに応じて上記電圧降下器の電圧降下量を制御する制御回路とを更に備えている、ことが好ましい。

上記の構成によれば、上記プリドライバの電源電圧の変動に応じた上記プリドライバの出力電圧の変動が抑えられる。したがって、上記メインドライバを構成する各素子の動作条件が破たんすることを防ぐために、上記プリドライバの電源電圧の変動範囲に厳しい条件を課す必要がなくなる。

本実施形態に係る光送信器において、上記補助ドライバは、上記ＩＤＬＥ区間を示すＩＤＬＥ検出信号を増幅するプリドライバと、上記プリドライバにより増幅されたＩＤＬＥ検出信号を上記電流信号に変換するメインドライバとを備えている、ことが好ましい。

上記の構成によれば、ＩＤＬＥ検出信号の振幅（ハイレベルとローレベルとの電位差）が小さい場合でも、引き込む電流の大きさを所定の値にすることができる。

本実施形態に係る光送信器において、上記補助ドライバは、電源と上記プリドライバとの間に挿入された電圧降下器と、上記プリドライバの出力電圧の大きさに応じて上記電圧降下器の電圧降下量を制御する制御回路とを更に備えている、ことが好ましい。

上記の構成によれば、上記プリドライバの電源電圧の変動に応じた上記プリドライバの出力電圧の変動が抑えられる。したがって、上記メインドライバを構成する各素子の動作条件が破たんすることを防ぐために、上記プリドライバの電源電圧の変動範囲に厳しい条件を課す必要がなくなる。

本実施形態に係る光送信器において、上記バイアス電流を生成するバイアス電流源として、１対のトランジスタにより構成された第１のカレントミラー回路と、上記第１のカレントミラー回路の入力点に接続された第１の直流電流源とを備えた第１のバイアス電流源、又は、オペアンプとトランジスタと１対の抵抗により構成された第２のカレントミラー回路と、上記第２のカレントミラー回路の入力点に接続された第２の直流電流源とを備えた第２のバイアス電流源である、ことが好ましい。

上記の構成によれば、カレントミラー回路を介さずに直流電流源からバイアス電流を供給する構成と比べて、出力するバイアス電流の変動を小さく抑えることができる。

本実施形態に係る光送信器は、１対のトランジスタにより構成された第１のカレントミラー回路と、上記第１のカレントミラー回路の入力点に接続された第１の直流電流源とを備えた第１のバイアス電流源、及び、オペアンプとトランジスタと１対の抵抗により構成された第２のカレントミラー回路と、上記第２のカレントミラー回路の入力点に接続された第２の直流電流源とを備えた第２のバイアス電流源の両方を備えており、送信するデータ信号が間欠信号であるときには、上記第１のバイアス電流源を上記バイアス電流源として使用し、送信するデータ信号が連続信号であるときには、上記第２のバイアス電流源を上記バイアス電流源として使用する、ことが好ましい。

上記の構成において、第１のバイアス電流源は、出力点の電圧が変動しても動作に支障がないため、連続信号の送信にも、ＯＯＢ信号等の間欠信号の送信にも適している。一方、第２のバイアス電流源は、間欠信号の送信には適さないが、出力するバイアス電流の変動を第１のバイアス電流源よりも更に小さくすることができる。したがって、上記の構成によれば、間欠信号及び連続信号の双方を送信することが可能であり、かつ、連続信号を送信する際には出力するバイアス電流の変動を更に小さく抑えることができる。

本実施形態に係る光送信器において、上記補償電流源は、アノード端子がクランプ電源に接続されダイオード、ベース端子が上記クランプ電源に接続されたｎｐｎトランジスタ、又は、ゲート端子が上記クランプ電源に接続されたＮＭＯＳトランジスタを備えている、ことが好ましい。

上記構成によれば、上記補償電流源を簡単な構成により出力することができる。

本実施形態に係る光送信器において、上記補償電流源は、クランプ電源に接続されたボルテージフォロワ回路と、上記ボルテージフォロワ回路を介してベース端子が上記クランプ電源に接続されたｎｐｎトランジスタ、又は、上記ボルテージフォロワ回路を介してゲート端子が上記クランプ電源に接続されたＮＭＯＳトランジスタとを備えている、ことが好ましい。

上記構成によれば、上記補償電流源を簡単な構成により出力することができる。

本実施形態に係る光送信器において、上記送信回路は、上記データ信号に応じた変調電流を吸い込む変調ドライバと、上記ＩＤＬＥ区間において補助電流を吸い込む又は吐き出す補助ドライバとを備えており、上記発光素子は、バイアス電流と上記変調電流との差又は和から上記補助電流を引いた駆動電流が流入又は流出する発光素子であり、上記補助電流の大きさは、上記ＩＤＬＥ区間における駆動電流の大きさが上記発光素子の閾値電流以下になるように設定されている、ことが好ましい。特に、上記発光素子が、上記バイアス電流と上記変調電流との和から上記補助電流を引いた上記駆動電流が流出する発光素子である場合、上記補助ドライバは、上記ＩＤＬＥ区間において上記補助電流を吐き出すものであり、上記補助電流の大きさは、上記バイアス電流の大きさ以上に設定されている、ことが好ましい。

上記の構成によれば、上記送信器に入力されたデータ信号のＩＤＬＥ区間の始点において速やかに上記発光素子を消灯し、上記送信器に入力されたデータ信号のＩＤＬＥ区間の終点において速やかに上記発光素子を点灯することができる。特に、ＩＤＬＥ区間の始点／終点から上記発光素子の消灯／点灯までの遅延時間は、バイアス電流の遮断／遮断解除により上記発光素子を消灯／点灯する場合と比べて短くなる。

本実施形態に係る光送信器において、上記補助電流の大きさは、上記バイアス電流の大きさよりも大きくなるように設定されており、上記送信回路は、上記補助電流の大きさから上記変調電流の大きさを引いた差が上記バイアス電流の大きさを上回ったときに、上記バイアス電流の不足を補う補償電流を吐き出す補償電流源を更に備えている、ことが好ましい。

上記補償電流源が存在していない場合、ＩＤＬＥ区間において、バイアス電流が不足するので、上記送信回路の出力端子の電圧降下により、上記変調ドライバ及び上記補助ドライバの動作に支障を来すことがある。一方、上記の構成によれば、ＩＤＬＥ区間において、この不足を補償電流が補うので、上記送信回路の出力端子の電圧降下により、上記変調ドライバ及び上記補助ドライバの動作に支障を来すことがない。

なお、上記光送信器がコネクタに内蔵されたアクティブ光ケーブルも本実施形態の範疇に含まれる。

本実施形態に係る光送信器において、上記ＩＤＬＥ検出回路は、上記データ信号の値が上記レンジの下限値以上となる第１の区間を特定する第１のコンパレータと、上記データ信号の値が上記レンジの上限値以下となる第２の区間を特定する第２のコンパレータとを備えており、上記第１の区間と上記第２の区間との共通部分をＩＤＬＥ区間として検出する、ことが好ましい。

上記の構成によれば、上記送信器に入力されたデータ信号のＩＤＬＥ区間の始点及び終点を正確に特定し、特定したＩＤＬＥ区間の始点及び終点にエッジを有するＩＤＬＥ検出信号を生成することができる。

本実施形態に係る光送信器において、上記第１のコンパレータは、上記データ信号の値を基準電圧と比較することによって、上記第１の区間を特定し、上記第２のコンパレータは、上記データ信号の逆相信号の値を上記基準電圧と比較することによって、上記第２の区間を特定する、ことが好ましい。

上記の構成によれば、基準電圧源を１つで済ますことができる。なお、上記の構成は、正相及び逆相のデータ信号を用いてデータ信号のＩＤＬＥ区間を特定するため、上記データ信号が差動信号方式で提供される場合に好適である。

本実施形態に係る光送信器において、上記第１のコンパレータは、上記データ信号の値を第１の基準電圧と比較することによって、上記第１の区間を特定し、上記第２のコンパレータは、上記データ信号の値を第２の基準電圧と比較することによって、上記第２の区間を特定する、ことが好ましい。

上記の構成によれば、上記レンジの下限値及び上限値を独立に設定することができる。なお、上記の構成は、正相又は逆相のデータ信号を用いてデータ信号のＩＤＬＥ区間を特定するため、上記データ信号がシングルエンド方式で提供される場合に好適である。

本実施形態に係る光送信器において、上記ＩＤＬＥ検出回路は、上記第１のコンパレータの出力と上記第２のコンパレータの出力との論理積を取るＡＮＤゲートを更に備えている、ことが好ましい。

上記の構成によれば、特許文献５に記載のようなピークホールド回路を採用する場合と比較して、特定したＩＤＬＥ区間の始点及び終点にエッジを有するＩＤＬＥ検出信号を高速に生成することができる。

本実施形態に係る光送信器において、上記ＩＤＬＥ検出回路は、上記ＡＮＤゲートの出力を平滑化するローパスフィルタを更に備えている、ことが好ましい。

上記の構成によれば、上記ＡＮＤデータが生成するＩＤＬＥ検出信号に含まれる可能性がある論理切り替え時のスパイクノイズを除去することができる。

本実施形態に係る光送信器において、上記ＩＤＬＥ検出回路は、上記ＡＮＤゲートの出力を平滑化するコンパレータを更に備えていている、ことが好ましい。

上記の構成によれば、上記ＡＮＤデータが生成するＩＤＬＥ検出信号に含まれる可能性がある論理切り替え時のスパイクノイズを除去することができる。

〔付記事項〕
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

例えば、本実施形態においては、ＩＤＬＥ区間において発光素子に供給する駆動電流を閾値電流以下にする制御を、補助ドライバを用いて実現しているが、本発明は、これに限定されるものではない。例えば、バイアス電流源が出力したバイアス電流から変調ドライバが引き込んだ変調電流を引いた差が駆動電流として発光素子に供給される光送信器においては、バイアス電流源及び変調ドライバの動作を停止させることよっても、発光素子に供給する駆動電流を閾値電流以下に制御することができる。このような制御をＩＤＬＥ区間において実行する光送信器も本発明の範疇に含まれる。

本発明は、ＯＯＢパターン等を含むデータ信号を送信する光送信器に好適に利用することができる。特に、本発明は、ＳＡＳ２．０やＰＣＩｅ３．０などのメタルケーブルの使用を前提した通信規格に適合した光送信器の実現に寄与する。

１ アクティブ光ケーブル
２ コネクタ
３ コネクタ
４ ケーブル
５ ＡＣ結合用コンデンサ
６ 送信回路
７ ＬＤ
８ ＰＤ
９ 受信回路
１０ ＡＣ結合用コンデンサ
１１ 光ファイバ
６１ ＩＤＬＥ検出回路
６２ スケルチ回路
６３ 変調ドライバ
６４ 補助ドライバ
６５ バイアス電流源
６６ 補償電流源
Ａ 変調電流
Ｂ 補助電流
Ｃ バイアス電流
Ｄ 補償電流
Ｅ 駆動電流

Claims (20)

1. 光ファイバを収容したケーブルと、上記ケーブルの一端に設けられた第１のコネクタと、上記ケーブルの他端に設けられた第２のコネクタと、を備えたアクティブ光ケーブルであって、
   上記第１のコネクタには、上記第１のコネクタに接続された外部装置から上記第２のコネクタに接続された外部装置へと送信される３値のデータ信号を電流信号に変換する送信回路と、上記電流信号を光信号に変換する発光素子と、を備えた光送信器が内蔵されており、
   上記送信回路は、上記データ信号を参照することにより、当該データ信号の値がハイレベルとローレベルとの間の予め定められたレンジに含まれている期間をＩＤＬＥ区間として検出するＩＤＬＥ検出回路を備えており、上記ＩＤＬＥ区間において上記電流信号の値を上記発光素子の閾値電流以下に制御する、
   ことを特徴とするアクティブ光ケーブル。
2. 上記ＩＤＬＥ検出回路は、上記データ信号の値が上記レンジの下限値以上となる第１の区間を特定する第１のコンパレータと、上記データ信号の値が上記レンジの上限値以下となる第２の区間を特定する第２のコンパレータとを備えており、上記第１の区間と上記第２の区間との共通部分をＩＤＬＥ区間として検出する、
   ことを特徴とする請求項１に記載のアクティブ光ケーブル。
3. 上記第１のコンパレータは、上記データ信号の値を基準電圧と比較することによって、上記第１の区間を特定し、
   上記第２のコンパレータは、上記データ信号の逆相信号の値を上記基準電圧と比較することによって、上記第２の区間を特定する、
   ことを特徴とする請求項２に記載のアクティブ光ケーブル。
4. 上記第１のコンパレータは、上記データ信号の値を第１の基準電圧と比較することによって、上記第１の区間を特定し、
   上記第２のコンパレータは、上記データ信号の値を第２の基準電圧と比較することによって、上記第２の区間を特定する、
   ことを特徴とする請求項２に記載のアクティブ光ケーブル。
5. 上記ＩＤＬＥ検出回路は、上記第１のコンパレータの出力と上記第２のコンパレータの出力との論理積を取るＡＮＤゲートを更に備えている、
   ことを特徴とする請求項２〜４の何れか１項に記載のアクティブ光ケーブル。
6. 上記ＩＤＬＥ検出回路は、上記ＡＮＤゲートの出力を平滑化するローパスフィルタを更に備えている、
   ことを特徴とする請求項５に記載のアクティブ光ケーブル。
7. 上記ＩＤＬＥ検出回路は、上記ＡＮＤゲートの出力を平滑化するコンパレータを更に備えている、
   ことを特徴とする請求項５に記載のアクティブ光ケーブル。
8. 上記送信回路は、上記データ信号に応じた変調電流を吸い込む変調ドライバと、上記ＩＤＬＥ区間において補助電流を吸い込む又は吐き出す補助ドライバとを備えており、
   上記発光素子は、バイアス電流と上記変調電流との差又は和から上記補助電流を引いた駆動電流が流入又は流出する発光素子であり、
   上記補助電流の大きさは、上記ＩＤＬＥ区間における駆動電流の大きさが上記発光素子の閾値電流以下になるように設定されている、
   ことを特徴とする請求項１〜７の何れか１項に記載のアクティブ光ケーブル。
9. 上記補助ドライバは、上記ＩＤＬＥ区間において上記補助電流を吸い込むものであり、
   上記発光素子は、上記バイアス電流と上記変調電流との差から上記補助電流を引いた上記駆動電流が流入する発光素子であり、
   上記補助電流の大きさは、上記ＩＤＬＥにおける上記変調電流の大きさとの和が上記バイアス電流の大きさ以上になるように設定されている、
   ことを特徴とする請求項８に記載のアクティブ光ケーブル。
10. 上記補助電流の大きさは、上記ＩＤＬＥ区間での上記変調電流の大きさとの和が上記バイアス電流の大きさよりも大きくなるように設定されており、
    上記送信回路は、上記変調電流の大きさと上記補助電流の大きさとの和が上記バイアス電流の大きさを上回ったときに、上記バイアス電流の不足を補う補償電流を上記補助ドライバに供給する補償電流源を更に備えている、
    ことを特徴とする請求項９に記載のアクティブ光ケーブル。
11. 上記補助ドライバは、上記ＩＤＬＥ区間を示すＩＤＬＥ検出信号を増幅するプリドライバと、上記プリドライバにより増幅されたＩＤＬＥ検出信号を上記電流信号に変換するメインドライバとを備えている、
    ことを特徴とする請求項９又は１０に記載のアクティブ光ケーブル。
12. 上記補助ドライバは、電源と上記プリドライバとの間に挿入された電圧降下器と、上記プリドライバの出力電圧の大きさに応じて上記電圧降下器の電圧降下量を制御する制御回路とを更に備えている、
    ことを特徴とする請求項１１に記載のアクティブ光ケーブル。
13. 上記バイアス電流を生成するバイアス電流源として、１対のトランジスタにより構成された第１のカレントミラー回路と、上記第１のカレントミラー回路の入力点に接続された第１の直流電流源とを備えた第１のバイアス電流源、又は、オペアンプとトランジスタと１対の抵抗により構成された第２のカレントミラー回路と、上記第２のカレントミラー回路の入力点に接続された第２の直流電流源とを備えた第２のバイアス電流源を備えている、ことを特徴とする請求項９〜１２の何れか１項に記載のアクティブ光ケーブル。
14. １対のトランジスタにより構成された第１のカレントミラー回路と、上記第１のカレントミラー回路の入力点に接続された第１の直流電流源とを備えた第１のバイアス電流源、及び、オペアンプとトランジスタと１対の抵抗により構成された第２のカレントミラー回路と、上記第２のカレントミラー回路の入力点に接続された第２の直流電流源とを備えた第２のバイアス電流源の両方を備えており、
    送信するデータ信号が間欠信号であるときには、上記第１のバイアス電流源を上記バイアス電流を生成するバイアス電流源として使用し、送信するデータ信号が連続信号であるときには、上記第２のバイアス電流源を上記バイアス電流を生成するバイアス電流源として使用する、
    ことを特徴とする請求項９〜１２の何れか１項に記載のアクティブ光ケーブル。
15. 上記補償電流源は、アノード端子がクランプ電源に接続されダイオード、ベース端子が上記クランプ電源に接続されたｎｐｎトランジスタ、又は、ゲート端子が上記クランプ電源に接続されたＮＭＯＳトランジスタを備えている、
    ことを特徴とする請求項１０に記載のアクティブ光ケーブル。
16. 上記補償電流源は、クランプ電源に接続されたボルテージフォロワ回路と、上記ボルテージフォロワ回路を介してベース端子が上記クランプ電源に接続されたｎｐｎトランジスタ、又は、上記ボルテージフォロワ回路を介してゲート端子が上記クランプ電源に接続されたＮＭＯＳトランジスタとを備えている、
    ことを特徴とする請求項１０に記載のアクティブ光ケーブル。
17. 上記補助ドライバは、上記ＩＤＬＥ区間において上記補助電流を吐き出すものであり、
    上記発光素子は、上記バイアス電流と上記変調電流との和から上記補助電流を引いた上記駆動電流が流出する発光素子であり、
    上記補助電流の大きさは、上記バイアス電流の大きさ以上に設定されている、
    ことを特徴とする請求項８に記載のアクティブ光ケーブル。
18. 上記補助電流の大きさは、上記バイアス電流の大きさよりも大きくなるように設定されており、
    上記送信回路は、上記補助電流の大きさが上記バイアス電流の大きさを上回ったときに、上記バイアス電流の不足を補う補償電流を吐き出す補償電流源を更に備えている、
    ことを特徴とする請求項１７に記載のアクティブ光ケーブル。
19. ３値のデータ信号を電流信号に変換する送信回路と上記電流信号を光信号に変換する発光素子とを備えた光送信器であって、
    上記送信回路は、上記データ信号を参照することにより、当該データ信号の値がハイレベルとローレベルとの間の予め定められたレンジに含まれている期間をＩＤＬＥ区間として検出するＩＤＬＥ検出回路を備えており、上記ＩＤＬＥ区間において上記電流信号の値を上記発光素子の閾値電流以下に制御する、
    ことを特徴とする光送信器。
20. ３値のデータ信号を電流信号に変換する第１の変換工程と、発光素子を用いて上記電流信号を光信号に変換する第２の変換工程とを含んだ光送信方法であって、
    上記第１の変換工程は、上記データ信号を参照することにより、当該データ信号の値がハイレベルとローレベルとの間の予め定められたレンジに含まれている期間をＩＤＬＥ区間として検出する検出工程と、上記ＩＤＬＥ区間において上記電流信号の値を上記発光素子の閾値電流以下に制御する制御工程とを含んでいる、
    ことを特徴とする光送信方法。

Images