JP3558618B2 - ドライバ回路及びデータ通信装置 - Google Patents
ドライバ回路及びデータ通信装置 Download PDFInfo
- Publication number
- JP3558618B2 JP3558618B2 JP2002021824A JP2002021824A JP3558618B2 JP 3558618 B2 JP3558618 B2 JP 3558618B2 JP 2002021824 A JP2002021824 A JP 2002021824A JP 2002021824 A JP2002021824 A JP 2002021824A JP 3558618 B2 JP3558618 B2 JP 3558618B2
- Authority
- JP
- Japan
- Prior art keywords
- driver circuit
- signal
- output
- driving unit
- high impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
- H01S5/06213—Amplitude modulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリアルデータ伝送システムに用いられるドライバ回路及びデータ通信装置に関する。
【０００２】
【従来の技術】
高速シリアルデータ伝送の規格として、ＩＥＥＥ Ｐ１３９４ｂ（P1394b draft standard for a high performance serial bus）が知られている。この規格は、伝送路として、電気ケーブル（メタルケーブル）及び光ケーブルの双方をサポートしている。この規格においては、スピードネゴシエーション期間が終了した後に、通常のデータのやり取りを行うノーマルモード期間が開始される。
【０００３】
電気ケーブルを用いて通信を行う場合には、一対の差動信号線のうちの一方の信号線の電位が高電位（以下では、“１”と表記する）であり、他方の電位が低電位（以下では、“０”と表記する）である状態、この状態の２本の信号線の電位を入れ換えた状態、及び、差動信号線対の線間電圧が所定の値以下である状態（差動信号線を駆動するドライバ回路の出力が高インピーダンスである状態）の３つの状態が用いられる。
【０００４】
スピードネゴシエーション期間では、ケーブルを介して接続された通信装置の間でデータ伝送スピードの調停が行われる。このときには、ケーブルを駆動するドライバ回路は、その出力を高インピーダンス状態に保つ期間と、２本の信号線の電位を変化させて５０ＭＨｚクロックを送信する期間とを繰り返す。一方、ノーマルモード期間では、ドライバ回路は、２本の信号線の電位を“１”又は“０”に変化させて、通常の８Ｂ１０Ｂ符号化されたデータを送信する。
【０００５】
つまり、ドライバ回路は、ノーマルモード期間においては、“１”又は“０”を出力するのみであるが、スピードネゴシエーション期間においては、出力をそのどちらでもない状態とする（すなわち、出力を高インピーダンス状態とする）期間が存在する。
【０００６】
【発明が解決しようとする課題】
光ケーブルを用いて通信を行うには、光ケーブルを駆動する光トランシーバを用い、ドライバ回路がこの光トランシーバを駆動する必要がある。しかしながら、多くの光トランシーバは、その入力に接続されたドライバ回路の出力が高インピーダンス状態となることを許容していない。このため、ＩＥＥＥ Ｐ１３９４ｂのような規格に従った、ドライバ回路の出力が高インピーダンス状態となりうるデータ伝送システムにおいて光ケーブルによる通信を行う場合には、単に従来のドライバ回路に光トランシーバを接続しただけでは、ドライバ回路の出力が高インピーダンス状態になった場合において不具合が生じる可能性がある。したがって、光トランシーバを用いた光ケーブルによる通信を行う場合と、電気ケーブルによる通信を行う場合とでは、ドライバ回路を共用することはできなかった。
【０００７】
本発明は、シリアルデータ伝送システムにおいて、光ケーブルを用いた通信及び電気ケーブルを用いた通信のいずれにも使用することができるドライバ回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記課題を解決するため、請求項１の発明が講じた手段は、ドライバ回路であって、入力された識別信号によって識別される第１の期間においては、入力されたデータ信号に従って当該ドライバ回路に差動信号を出力させる一方、前記識別信号によって識別される第２の期間においては、当該ドライバ回路の出力を高インピーダンス状態にするか、又は当該ドライバ回路に所定の差動信号を出力させるかを選択する制御部を備えるものである。
【０００９】
請求項１の発明によると、ドライバ回路の出力が高インピーダンス状態になり得るか否かを選択することができる。したがって、入力される差動信号が微小であることを許さない光トランシーバをドライバ回路に直接接続することが可能になり、光トランシーバ及び電気ケーブルのいずれをも駆動することができるドライバ回路を実現することができる。
【００１０】
また、請求項２の発明では、請求項１に記載のドライバ回路において、前記制御部は、前記第２の期間においては、入力された選択信号によって当該ドライバ回路に電気ケーブルを駆動させるべきであることが選択された場合には、当該ドライバ回路の出力を高インピーダンス状態にし、前記選択信号によって当該ドライバ回路に光トランシーバを駆動させるべきであることが選択された場合には、当該ドライバ回路に前記所定の差動信号を出力させるものである。
【００１１】
また、請求項３の発明は、ドライバ回路として、入力された信号に応じて差動信号を生成して出力すること、又はその出力を高インピーダンス状態にすることのいずれかを行う駆動部と、入力された識別信号によって識別される第１の期間においては、入力されたデータ信号に従って差動信号を出力するように前記駆動部を制御し、前記識別信号によって識別される第２の期間においては、前記駆動部の出力を高インピーダンス状態にすること、又は前記駆動部の出力を高インピーダンス状態にしないで所定の差動信号を出力することのいずれかを行うように、前記駆動部を制御する制御部とを備えるものである。
【００１２】
また、請求項４の発明では、請求項３に記載のドライバ回路において、前記制御部は、前記第２の期間においては、入力された選択信号によって前記駆動部に電気ケーブルを駆動させるべきであることが選択された場合には、前記駆動部の出力を高インピーダンス状態にするように前記駆動部を制御し、前記選択信号によって前記駆動部に光トランシーバ を駆動させるべきであることが選択された場合には、前記駆動部の出力を高インピーダンス状態にしないで前記所定の差動信号を出力するように前記駆動部を制御するものである。
【００１３】
また、請求項５の発明は、ドライバ回路として、入力された信号に応じて差動信号を生成し、電気ケーブル又は光トランシーバに出力する駆動部と、前記駆動部に電気ケーブル及び光トランシーバのうちのいずれを駆動させるかを選択する選択信号、前記駆動部の出力を制御する識別信号、及びデータ信号を入力とし、これらの信号に応じた信号を生成して前記駆動部に出力する制御部とを備えるものである。前記制御部は、前記識別信号によって示された所定の期間においては、前記データ信号に従った差動信号を出力するように、また、前記所定の期間以外の期間においては、前記選択信号が電気ケーブルを選択するものである場合は、前記駆動部の出力を高インピーダンス状態にし、前記選択信号が光トランシーバを選択するものである場合は、前記駆動部の出力を高インピーダンス状態にしないで所定の差動信号を出力するように、前記駆動部を制御するものである。
【００１４】
請求項５の発明によると、選択信号が光トランシーバを選択するものである場合は、駆動部の出力が高インピーダンス状態にならず、駆動部は所定の差動信号を出力する。したがって、入力される差動信号が微小であることを許さない光トランシーバをドライバ回路に直接接続することが可能になる。一方、選択信号が電気ケーブルを選択するものである場合は、駆動部の出力が高インピーダンス状態になるようにすることができる。したがって、光トランシーバ及び電気ケーブルのいずれをも駆動することができるドライバ回路を実現することができる。
【００１５】
また、ドライバ回路にデータを供給するデジタル回路のロジックを、光トランシーバを用いる場合と電気ケーブルを用いる場合とで変更する必要がなくなる。したがってデジタル回路を光トランシーバの場合と電気ケーブルの場合とで兼用でき、送信のための回路の設計期間の短縮を図ることができる。
【００１６】
また、請求項６の発明は、請求項５に記載のドライバ回路において、前記駆動部の出力には終端抵抗が接続されており、前記駆動部の出力が高インピーダンス状態の際には、前記終端抵抗に生じる電圧の大きさが所定の値以下であるものである。
【００１７】
また、請求項７の発明は、請求項５に記載のドライバ回路において、前記選択信号が予め定められた論理レベルに固定されているものである。
【００１８】
請求項７の発明によると、同一の回路を光トランシーバ専用のドライバ回路、又は電気ケーブル専用のドライバ回路として提供することができる。
【００１９】
また、請求項８の発明では、請求項５に記載のドライバ回路において、前記制御部は、前記選択信号が光トランシーバを選択するものである場合に、前記所定の差動信号を指定することができるように構成されているものである。
【００２０】
請求項８の発明によると、ドライバ回路の汎用性を高めることができる。
【００２１】
また、請求項９の発明は、請求項５に記載のドライバ回路において、外部より読み書き可能なレジスタを更に備え、前記レジスタが格納する情報に基づいて生成された信号を前記選択信号として用いるものである。
【００２２】
請求項９の発明によると、ソフトウェアを実行してレジスタの内容を書き換えることによって、データ伝送に光トランシーバ及び電気ケーブルのいずれを用いるかを選択することが可能となる。
【００２３】
また、請求項１０の発明は、請求項５に記載のドライバ回路において、前記駆動部が出力する差動信号には所定の同相電圧が与えられており、前記同相電圧と所定の基準電圧とを比較し、その結果を前記選択信号として前記制御部に出力する判断部を更に備えるものである。
【００２４】
請求項１０の発明によると、判断部の出力を選択信号として用いることにより、ドライバ回路に電気ケーブルと光トランシーバとのどちらが接続されたのかを自動的に判定することができる。
【００２５】
また、請求項１１の発明は、データ通信装置として、前記ドライバ回路と、電気ケーブル又は光トランシーバから差動信号を受信するレシーバ回路と、前記レシーバ回路へ入力された差動信号の同相電圧と所定の基準電圧とを比較し、その結果を前記選択信号として前記制御部に出力する判断部とを備えるものである。
【００２６】
請求項１１の発明によると、判断部の出力を選択信号として用いることにより、ドライバ回路に電気ケーブルと光トランシーバとのどちらが接続されたのかを、レシーバ回路への入力信号から自動的に判定することができる。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。以下では、信号のレベルが論理的に低電位（“ＬＯＷ”）であることを“０”、論理的に高電位（“ＨＩＧＨ”）であることを“１”と表記する。また、差動信号については、電位が低い方の信号であることを“０”、電位が高い方の信号であることを“１”と表記する。
【００２８】
図１（ａ）は、本発明の実施形態に係るシリアルデータ伝送システムの構成例を、伝送路として電気ケーブル（メタルケーブル）３Ａ，３Ｂを用いる場合について示すブロック図である。図１（ｂ）は、本発明の実施形態に係るシリアルデータ伝送システムの構成例を、伝送路として光ケーブル７を用いる場合について示すブロック図である。図１（ａ），（ｂ）においては、終端抵抗は省略してある。
【００２９】
図１（ａ）において、送信側のデータ通信装置のドライバ回路１００は、差動信号線対である電気ケーブル３Ａ，３Ｂを介して、受信側のデータ通信装置のレシーバ回路１７０と接続されている。ドライバ回路１００は、電気ケーブル３Ａ，３Ｂを駆動し、レシーバ回路１７０に対して信号を伝送する。
【００３０】
図１（ｂ）において、送信側のデータ通信装置５は、ドライバ回路１００と光トランシーバ１３０とを備えている。受信側のデータ通信装置６は、レシーバ回路１７０と光トランシーバ１８０とを備えている。ドライバ回路１００は、差動信号を光トランシーバ１３０に出力する。光トランシーバ１３０は、入力された電気信号を光信号に変換し、光ケーブル７を介して光トランシーバ１８０に送信する。光トランシーバ１８０は、受信した光信号を差動信号に変換し、レシーバ回路１７０に出力する。
【００３１】
図２は、本発明の実施形態に係るドライバ回路１００の構成を示すブロック図である。図２のドライバ回路１００は、制御部１０と駆動部２０とを備えている。このドライバ回路１００は、小振幅の差動電流信号を出力する高速動作に適したドライバ回路であって、光トランシーバ１３０及び電気ケーブル３Ａ，３Ｂをいずれも接続可能である。
【００３２】
制御部１０には、データ信号Ｄ，ＮＤ、光／電気モード選択信号ＯＰＴ、及び識別信号ＨＩＺが入力されている。データ信号Ｄとデータ信号ＮＤとは、互いに反対の論理レベルの信号である。制御部１０は、これらの信号に応じた信号を生成して出力し、駆動部２０を制御する。駆動部２０は、信号ＴＤ，ＮＴＤを出力しており、差動信号線対の一方の信号線に一定の大きさの電流を流し込むとともに、他方の信号線からほぼ同一の大きさの電流を引き込む。信号ＴＤと信号ＮＴＤとは、１つの差動信号を構成している。
【００３３】
駆動部２０の出力ノード間には、図２のように終端抵抗４１，４２が直列に接続されている。終端抵抗４１及び４２の抵抗値はほぼ等しいとする。駆動部２０は、終端抵抗４１，４２に電流を流すことで所定電圧を出力に接続された差動信号線間に発生させる。この電圧を、電気ケーブル３Ａ，３Ｂで信号を伝送する場合は受信側のレシーバ回路１７０が受信し、光ケーブル７で信号を伝送する場合は送信側の光トランシーバ１３０が受ける。
【００３４】
識別信号ＨＩＺは、電気ケーブル３Ａ，３Ｂを用いた通信である場合に、ドライバ回路の出力を高インピーダンス（High-Z）状態にする期間（以下では、高インピーダンス期間と称する）であるか否かを識別する信号である。識別信号ＨＩＺ＝１であるときは、高インピーダンス期間であることを表し、識別信号ＨＩＺ＝０であるときは、高インピーダンス期間以外の期間であることを表す。
【００３５】
電気ケーブル３Ａ，３Ｂで信号を伝送する電気モード時においては、選択信号ＯＰＴが“０”に設定される。この場合、ドライバ回路１００は、識別信号ＨＩＺ＝０である期間においては、入力されるデータ信号Ｄ，ＮＤをそれぞれそのまま信号ＴＤ，ＮＴＤとして出力する。例えば、データ信号Ｄ，ＮＤがそれぞれ“１”，“０”である場合は、ドライバ回路１００は、ＴＤ＝１，ＮＴＤ＝０である差動信号を出力する。データ信号Ｄ，ＮＤは、互いに異なるレベルの信号であるので、終端抵抗４１，４２に電流が流れ、終端抵抗４１，４２には比較的大きな電圧が生じる。
【００３６】
一方、識別信号ＨＩＺ＝１である期間においては、ドライバ回路１００は、その出力を高インピーダンス状態とし、電流を出力しない。このため、終端抵抗４１，４２に生じる電圧は非常に小さい。本実施形態においては、ドライバ回路の出力が高インピーダンス状態の際には、終端抵抗４１，４２に生じる電圧の和は２０ｍＶ以下であるものとする。
【００３７】
また、光ケーブル７で信号を伝送する光モード時においては、選択信号ＯＰＴが“１”に設定される。この場合、ドライバ回路１００は、識別信号ＨＩＺ＝０である期間においては、データ信号Ｄ，ＮＤをそれぞれそのまま信号ＴＤ，ＮＴＤとして出力する。一方、識別信号ＨＩＺ＝１である期間であっても、ドライバ回路１００は、その出力を高インピーダンス状態にはせず、信号ＴＤ，ＮＴＤをそれぞれ“０”，“１”に固定する。
【００３８】
このように、ドライバ回路１００は、識別信号ＨＩＺ＝０である期間においては、選択信号ＯＰＴの論理レベルに関わらず、データ信号Ｄ，ＮＤをそれぞれ同じ論理値の信号ＴＤ，ＮＴＤとして出力する。また、ドライバ回路１００は、この期間以外の期間（識別信号ＨＩＺ＝１である高インピーダンス期間）においては、選択信号ＯＰＴの論理レベルを設定することにより、その出力を高インピーダンス状態にするか、又はその出力を高インピーダンス状態にせず、所定の差動信号を出力するか、を選択することができる。
【００３９】
以下に制御部１０及び駆動部２０について詳細に説明する。図３は、図２の駆動部２０の構成の例を示す回路図である。駆動部２０は、ＰＭＯＳ（ｐ形 metal oxide semiconductor）トランジスタ２１，２２，２３，２４，２５と、ＮＭＯＳ（ｎ形ＭＯＳ）トランジスタ３１，３２，３３，３４，３５，３６，３７と、インバータ２８とを備えている。図４は、図２の駆動部２０の入出力信号の関係を表す真理値表を示す説明図である。
【００４０】
ＰＭＯＳトランジスタ２１のゲートには、ほぼ一定の基準バイアス電圧ＶＲＥＦが与えられている。ＰＭＯＳトランジスタ２１，２２、ＮＭＯＳトランジスタ３１，３２はカレントミラー回路を構成しており、ＰＭＯＳトランジスタ２２のドレイン電圧がバイアス電圧ＰＢＩＡＳとして、ＮＭＯＳトランジスタ３１のドレイン電圧がバイアス電圧ＮＢＩＡＳとして得られる。
【００４１】
バイアス電圧ＰＢＩＡＳは、ＰＭＯＳトランジスタ２４，２５のゲートに与えられ、バイアス電圧ＮＢＩＡＳは、ＮＭＯＳトランジスタ３４，３５のゲートに与えられている。ＰＭＯＳトランジスタ２４，２５のソースには電源電圧ＶＤＤが与えられ、ＮＭＯＳトランジスタ３４，３５のソースには接地電圧ＶＳＳが与えられている。
【００４２】
ＮＭＯＳトランジスタ３６，３７のオン、オフを制御することにより、信号ＴＤ，ＮＴＤを制御することができるようになっている。ＰＭＯＳトランジスタ２４，２５及びＮＭＯＳトランジスタ３４，３５は、信号ＴＤ，ＮＴＤとして定電流を流すために用いられている。
【００４３】
ＰＭＯＳトランジスタ２３のソースには電源電圧ＶＤＤが、ドレインにはバイアス電圧ＰＢＩＡＳが与えられている。ＮＭＯＳトランジスタ３３のソースには接地電圧ＶＳＳが、ドレインにはバイアス電圧ＮＢＩＡＳが与えられている。ＰＭＯＳトランジスタ２３のゲート及びインバータ２８には、ドライバ出力制御信号ＴＣＥが入力されている。ＮＭＯＳトランジスタ３３のゲートには、インバータ２８の出力が与えられている。
【００４４】
駆動部２０は、制御信号ＴＣＥの論理レベルに従って、定電流源として動作するＰＭＯＳトランジスタ２４及び２５、並びにＮＭＯＳトランジスタ３４及び３５をオンにしたりオフにしたりすることにより、出力の状態をノーマルな状態と高インピーダンス状態とのいずれかに切り替えることが可能である。
【００４５】
制御信号ＴＣＥ＝１のときは、ＰＭＯＳトランジスタ２３及びＮＭＯＳトランジスタ３３はともにオフである。このとき、駆動部２０はノーマルモードで動作する。駆動部２０は、基準バイアス電圧ＶＲＥＦによりコントロールされた一定電流を、信号ＤＩＮ，ＮＤＩＮのレベルに対応する方向にコントロールして電気ケーブル３Ａ，３Ｂに流し込む。
【００４６】
すなわち、信号ＤＩＮ＝１（ＮＤＩＮ＝０）ならば、ＮＭＯＳトランジスタ３６がオフ、ＮＭＯＳトランジスタ３７がオンであるので、駆動部２０は、信号ＴＤとして“１”を出力し、信号ＴＤのノードから信号ＮＴＤのノードへ電流が流れる。信号ＤＩＮ＝０（ＮＤＩＮ＝１）ならば、ＮＭＯＳトランジスタ３６がオン、ＮＭＯＳトランジスタ３７がオフであるので、駆動部２０は、信号ＴＤとして“０”を出力し、信号ＮＴＤのノードから信号ＴＤのノードへ電流が流れる。
【００４７】
制御信号ＴＣＥ＝０のときは、ＰＭＯＳトランジスタ２３及びＮＭＯＳトランジスタ３３はともにオンであり、ＰＭＯＳトランジスタ２４及び２５、並びにＮＭＯＳトランジスタ３４及び３５がオフになる。このため、駆動部２０の出力は高インピーダンス状態になる。つまり、駆動部２０は高インピーダンスモードで動作する。
【００４８】
このように、駆動部２０は、制御信号ＴＣＥが“１”のときは、入力された信号ＤＩＮ，ＮＤＩＮをそれぞれ同じ論理値の信号ＴＤ，ＮＴＤとして出力し、制御信号ＴＣＥが“０”のときは、出力を高インピーダンス状態にする。
【００４９】
図５は、図２の制御部１０の構成の例を示す回路図である。制御部１０は、ＮＡＮＤゲート１１，１２と、ＡＮＤゲート１３，１４，１５と、ＯＲゲート１６とを備えている。
【００５０】
制御部１０には、データ信号Ｄ，ＮＤ、光／電気モード選択信号ＯＰＴ、及び高インピーダンス期間を識別する識別信号ＨＩＺが入力されている。制御部１０は、これらの信号に従って、信号ＤＩＮ，ＮＤＩＮ、及びドライバ出力制御信号ＴＣＥを生成し、駆動部２０に出力する。
【００５１】
図６は、図２の制御部１０の入出力信号の関係を表す真理値表を示す説明図である。図６の真理値表の通り、電気モード（ＯＰＴ＝０）の場合は、制御部１０は、識別信号ＨＩＺ＝１の期間においては制御信号ＴＣＥ＝０とし、駆動部２０を高インピーダンスモードで動作させる。このとき、ドライバ回路１００の出力、すなわち、駆動部２０の出力は高インピーダンス状態となる。一方、識別信号ＨＩＺ＝０のときは、制御部１０は、制御信号ＴＣＥ＝１とし、駆動部２０をノーマルモードで動作させる。このとき、制御部１０は、信号ＤＩＮ＝Ｄ、ＮＤＩＮ＝ＮＤとし、入力されたデータ信号Ｄ，ＮＤが、それぞれ同じ論理値の信号ＴＤ，ＮＴＤとして出力されるようにする。
【００５２】
光モード（ＯＰＴ＝１）の場合は、制御部１０は、識別信号ＨＩＺ＝１の期間においては、ドライバ回路１００の出力を高インピーダンス状態とすることなく、ＴＤ＝０、ＮＴＤ＝１である差動信号を出力する。つまり制御部１０は、駆動部２０をノーマルモードで動作させるために、制御信号ＴＣＥ＝１とし、同時に信号ＤＩＮ＝０、ＮＤＩＮ＝１とする。一方、識別信号ＨＩＺ＝０のときは、制御部１０は、電気モードの場合と同様に動作する。
【００５３】
図７は、電気モード時のスピードネゴシエーション期間におけるドライバ回路１００の各部の波形を示すグラフである。また、図８は、光モード時のスピードネゴシエーション期間におけるドライバ回路１００の各部の波形を示すグラフである。図７及び図８において、“Ｘ”は入力信号の論理レベルが任意であることを示す。また、ここで例として示したスピードネゴシエーション期間以外においても同様に、ドライバ回路１００は、光モード時にはその出力を高インピーダンス状態にはしない。
【００５４】
以上の説明においては、ドライバ回路１００は、光トランシーバを接続した時（光モード時）は、識別信号ＨＩＺ＝１の期間において、信号ＴＤを“０”に固定した差動信号を出力する（制御部１０が、信号ＤＩＮ＝０，ＮＤＩＮ＝１とする）としたが、この期間において、信号ＴＤを“１”に固定した差動信号を出力する（制御部１０が、信号ＤＩＮ＝１，ＮＤＩＮ＝０とする）ようにすることも可能である。
【００５５】
このように、制御部１０は、光／電気モード選択信号ＯＰＴと、識別信号ＨＩＺと、データ信号Ｄ，ＮＤとを入力とし、これらの信号に基づいて、ドライバ出力制御信号ＴＣＥ等の駆動部２０を制御する信号を生成し、駆動部２０を制御する。そして、ドライバ回路１００は、光トランシーバが接続された時（ＯＰＴ＝１）は、識別信号ＨＩＺの論理レベルにかかわらず、出力が高インピーダンス状態とはならないようにし、一方、電気ケーブルが接続された時（ＯＰＴ＝０）は、識別信号ＨＩＺの論理レベルに従って出力が高インピーダンス状態となり得るようにする。これにより、光ケーブル及び電気ケーブルに兼用可能なドライバ回路を提供することが可能になる。
【００５６】
（第１の変形例）
図９は、第１の変形例に係るドライバ回路２００の構成を示すブロック図である。図９のドライバ回路２００は、図２のドライバ回路１００において、光／電気モード選択信号ＯＰＴとして電源電圧ＶＤＤを与えたものである。この場合、光／電気モード選択信号ＯＰＴが“１”に固定されるので、ドライバ回路２００は光トランシーバ専用の回路となる。また、光／電気モード選択信号ＯＰＴとして接地電圧ＶＳＳを与えるようにしてもよい。この場合、光／電気モード選択信号ＯＰＴが“０”に固定されるので、ドライバ回路は電気ケーブル専用の回路となる。
【００５７】
このように、第１の変形例によると、光／電気モード選択信号ＯＰＴとして与える電圧を変えるのみで、同一の回路を光トランシーバ専用のドライバ回路、又は電気ケーブル専用のドライバ回路として提供することができる。また、ドライバ回路をパッケージ化する場合に、光／電気モード選択信号ＯＰＴのためのピンを設ける必要がない。
【００５８】
（第２の変形例）
図１０は、第２の変形例に係るドライバ回路３００の構成を示すブロック図である。図１０のドライバ回路３００は、図２のドライバ回路１００において、制御部１０に代えて制御部３１０を備えたものである。図１１は、図１０の制御部３１０の入出力信号の関係を表す真理値表を示す説明図である。制御部３１０は、出力する信号ＤＩＮ，ＮＤＩＮの論理レベルを指定する信号ＳＴＡＴＥを入力としている。図１１において、“Ｘ”は入力信号の論理レベルが任意であることを示す。図１０の制御部３１０は、図５の制御部１０の回路にわずかな変更を加えたものであって、当業者であれば図１１の真理値表に基づいて容易に構成することができるので、その回路図は省略する。
【００５９】
図１１に示すように、ドライバ回路３００が光トランシーバを駆動し（光／電気モード選択信号ＯＰＴ＝１）、識別信号ＨＩＺ＝１である場合において、制御部３１０は、信号ＳＴＡＴＥ＝０のときは信号ＤＩＮ＝０、ＮＤＩＮ＝１を出力し、信号ＳＴＡＴＥ＝１のときは信号ＤＩＮ＝１、ＮＤＩＮ＝０を出力する。この場合、ドライバ出力制御信号ＴＣＥ＝１であるので、駆動部２０は、信号ＴＤ，ＮＴＤとして、それぞれ信号ＤＩＮ，ＮＤＩＮと同じ論理値を有する信号を出力する。その他の場合については、制御部３１０は、図２の制御部１０と同様の動作をする。
【００６０】
このように、第２の変形例によると、光トランシーバ及び光ケーブルを用いた通信をする場合に、高インピーダンス期間（識別信号ＨＩＺ＝１である期間）において、ドライバ回路が出力する差動信号を指定することができる。ユーザが、ドライバ回路が出力する差動信号を場合に応じて指定することができるので、ドライバ回路の汎用性を高めることができる。
【００６１】
（第３の変形例）
図１２は、第３の変形例に係るドライバ回路４００の構成を示すブロック図である。図１２のドライバ回路４００は、図２のドライバ回路１００と、情報を蓄えるレジスタ６４と、レジスタ参照部６０とを有している。レジスタ参照部６０は、レジスタ６４の特定ビットに蓄えられた“０”又は“１”で表された情報に応じた論理レベルの信号を、光／電気モード選択信号ＯＰＴとしてドライバ回路１００に出力する。このレジスタ６４は外部のＣＰＵ（central processing unit）６６から読み書き可能となっている。ＣＰＵ６６は、レジスタ６４のアドレスを指定したソフトウェアを実行して、レジスタ６４の内容を書き換える。
【００６２】
光ケーブル及び電気ケーブルのいずれを用いるかを予めソフトウェアに記述しておけば、ＣＰＵ６６にソフトウェアを実行させるのみで、光モード及び電気モードのいずれかを適切に選択し、通信を行うことが可能となる。
【００６３】
なお、ＣＰＵ６６に代えて、ソフトウェアに従って動作するＤＳＰ（digital signal processor）等によってレジスタ６４を書き換えるようにしてもよい。
【００６４】
（第４の変形例）
図１３は、第４の変形例に係るドライバ回路５００の構成を示すブロック図である。図１３のドライバ回路５００は、制御部１０と駆動部２０とを備える図２のドライバ回路１００と、送信側の差動信号の同相電圧ＴＣＭＴのレベル判定を行う判断部５０とを備えている。駆動部２０が出力する差動信号には、同相電圧ＴＣＭＴとして終端電位ＶＴＥＲＭが与えられている。
【００６５】
図１４は、図１３の判断部５０の構成を示す回路図である。判断部５０は比較器５１を有しており、比較器５１は、基準電圧ＶＲＥＦ２と同相電圧ＴＣＭＴを比較し、その結果を光／電気モード選択信号ＯＰＴとして制御部１０に出力する。比較器５１は、同相電圧ＴＣＭＴが基準電圧ＶＲＥＦ２より大きいときは“１”を出力し、同相電圧ＴＣＭＴが基準電圧ＶＲＥＦ２より小さいときは“０”を出力する。同相電圧ＴＣＭＴは、終端抵抗４１と終端抵抗４２との間の接続点に与えられる終端電位ＶＴＥＲＭにより決まる。ここで、例えば、終端電位ＶＴＥＲＭのレベルが、光ケーブルの場合はＶＴＥＲＭ＞ＶＲＥＦ２とし、電気ケーブルの場合はＶＴＥＲＭ＜ＶＲＥＦ２とするという規約に従うようにしておく。
【００６６】
この規約に基づくことにより、比較器５１の出力を光／電気モード選択信号ＯＰＴとすると、電気ケーブルと光トランシーバとのどちらがドライバ回路５００に接続されたのかが判定され、光／電気モード選択信号ＯＰＴの設定が自動化される。これにより、マニュアルによるスイッチング作業が不要となる。
【００６７】
（第５の変形例）
図１５は、第５の変形例に係るデータ通信装置の構成を示すブロック図である。図１５のデータ通信装置は、図２のドライバ回路１００と、相手側からのデータを差動信号線対を介して受けるレシーバ回路６７０と、このレシーバ回路６７０に入力される、信号ＲＤ，ＮＲＤで構成される差動信号の同相電圧ＴＣＭＲの大きさを判断する判断部５０と、終端抵抗４１，４２，４６，４７とを備えている。レシーバ回路６７０には、図１（ａ），（ｂ）のレシーバ回路１７０と同様に、ドライバ回路に駆動された電気ケーブル、又は受信側の光トランシーバが接続されている。終端抵抗４６及び４７の抵抗値はほぼ等しいとする。
【００６８】
判断部５０は、図１４の比較器５１を有し、比較器５１は、受信側の同相電圧ＴＣＭＲと基準電圧ＶＲＥＦ３とを比較して、電気ケーブルと光トランシーバとのどちらが接続されているのかを判定するので、光／電気モード選択信号ＯＰＴの設定を自動化することができる。
【００６９】
電気ケーブルを用いる場合には、電気ケーブルは送信側のドライバ回路が有するＬＳＩ（large-scale integration）によって駆動される。通常、このＬＳＩはＣＭＯＳ（complementary metal oxide semiconductor）回路で構成されている。ここで、送信側では、電気ケーブルに終端電位を与えないものとする。光ケーブルを用いる場合には、受信側の光トランシーバが、受信した光信号を差動信号に変換してレシーバ回路６７０に出力する。通常、光トランシーバは、電源電圧が５Ｖであり、バイポーラトランジスタで構成されている。光トランシーバの出力は、ＰＥＣＬ（pseudo emitter coupled logic）信号として得られるので、その同相電圧は、通常、ＣＭＯＳ回路であるＬＳＩが出力する差動信号の同相電圧よりも高い値である。また、光トランシーバの出力の同相電圧が、送信側のＬＳＩが出力する差動信号の同相電圧よりも常に高い値となるように、光トランシーバを構成しておくこともできる。
【００７０】
したがって、レシーバ回路６７０に入力される差動信号の同相電圧ＴＣＭＲによって、電気ケーブルと光トランシーバとのどちらが接続されたのかの判定が行なえる。この場合は、図１４を参照して説明したような、終端電位ＶＴＥＲＭと基準電圧ＶＲＥＦ２との間の規約は必要としないので、このデータ通信装置を使用したシステムにおける設計の自由度が増す。
【００７１】
【発明の効果】
以上のように本発明によると、ドライバ回路の出力が高インピーダンス状態となることを許さない光トランシーバもドライバ回路に直接接続可能になる。１つのドライバ回路で光ケーブルを用いた通信も電気ケーブルを用いた通信も可能となるので、データ伝送システムのコスト削減につながる。また、後のメディア変更（電気ケーブルから光ケーブルへの伝送ケーブルの変更等）にも対応可能となり、システム設計の柔軟性が増す。
【図面の簡単な説明】
【図１】（ａ）は、本発明の実施形態に係るシリアルデータ伝送システムの構成例を、伝送路として電気ケーブルを用いる場合について示すブロック図である。
（ｂ）は、本発明の実施形態に係るシリアルデータ伝送システムの構成例を、伝送路として光ケーブルを用いる場合について示すブロック図である。
【図２】本発明の実施形態に係るドライバ回路の構成を示すブロック図である。
【図３】図２の駆動部の構成の例を示す回路図である。
【図４】図２の駆動部の入出力信号の関係を表す真理値表を示す説明図である。
【図５】図２の制御部の構成の例を示す回路図である。
【図６】図２の制御部の入出力信号の関係を表す真理値表を示す説明図である。
【図７】電気モード時のスピードネゴシエーション期間におけるドライバ回路の各部の波形を示すグラフである。
【図８】光モード時のスピードネゴシエーション期間におけるドライバ回路の各部の波形を示すグラフである。
【図９】第１の変形例に係るドライバ回路の構成を示すブロック図である。
【図１０】第２の変形例に係るドライバ回路の構成を示すブロック図である。
【図１１】図１０の制御部の入出力信号の関係を表す真理値表を示す説明図である。
【図１２】第３の変形例に係るドライバ回路の構成を示すブロック図である。
【図１３】第４の変形例に係るドライバ回路の構成を示すブロック図である。
【図１４】図１３の判断部の構成を示す回路図である。
【図１５】第５の変形例に係るデータ通信装置の構成を示すブロック図である。
【符号の説明】
３Ａ，３Ｂ 電気ケーブル
７ 光ケーブル
１０，３１０ 制御部
２０ 駆動部
４１，４２ 終端抵抗
５０ 判断部
６４ レジスタ
１００，２００，３００，４００，５００ ドライバ回路
１３０，１８０ 光トランシーバ
１７０，６７０ レシーバ回路
ＨＩＺ 識別信号
ＯＰＴ 光／電気モード選択信号（選択信号）
Ｄ，ＮＤ データ信号
ＴＤ／ＮＴＤ，ＲＤ／ＮＲＤ 差動信号
ＴＣＭＴ，ＴＣＭＲ 同相電圧
ＶＲＥＦ２，ＶＲＥＦ３ 基準電圧
【発明の属する技術分野】
本発明は、シリアルデータ伝送システムに用いられるドライバ回路及びデータ通信装置に関する。
【０００２】
【従来の技術】
高速シリアルデータ伝送の規格として、ＩＥＥＥ Ｐ１３９４ｂ（P1394b draft standard for a high performance serial bus）が知られている。この規格は、伝送路として、電気ケーブル（メタルケーブル）及び光ケーブルの双方をサポートしている。この規格においては、スピードネゴシエーション期間が終了した後に、通常のデータのやり取りを行うノーマルモード期間が開始される。
【０００３】
電気ケーブルを用いて通信を行う場合には、一対の差動信号線のうちの一方の信号線の電位が高電位（以下では、“１”と表記する）であり、他方の電位が低電位（以下では、“０”と表記する）である状態、この状態の２本の信号線の電位を入れ換えた状態、及び、差動信号線対の線間電圧が所定の値以下である状態（差動信号線を駆動するドライバ回路の出力が高インピーダンスである状態）の３つの状態が用いられる。
【０００４】
スピードネゴシエーション期間では、ケーブルを介して接続された通信装置の間でデータ伝送スピードの調停が行われる。このときには、ケーブルを駆動するドライバ回路は、その出力を高インピーダンス状態に保つ期間と、２本の信号線の電位を変化させて５０ＭＨｚクロックを送信する期間とを繰り返す。一方、ノーマルモード期間では、ドライバ回路は、２本の信号線の電位を“１”又は“０”に変化させて、通常の８Ｂ１０Ｂ符号化されたデータを送信する。
【０００５】
つまり、ドライバ回路は、ノーマルモード期間においては、“１”又は“０”を出力するのみであるが、スピードネゴシエーション期間においては、出力をそのどちらでもない状態とする（すなわち、出力を高インピーダンス状態とする）期間が存在する。
【０００６】
【発明が解決しようとする課題】
光ケーブルを用いて通信を行うには、光ケーブルを駆動する光トランシーバを用い、ドライバ回路がこの光トランシーバを駆動する必要がある。しかしながら、多くの光トランシーバは、その入力に接続されたドライバ回路の出力が高インピーダンス状態となることを許容していない。このため、ＩＥＥＥ Ｐ１３９４ｂのような規格に従った、ドライバ回路の出力が高インピーダンス状態となりうるデータ伝送システムにおいて光ケーブルによる通信を行う場合には、単に従来のドライバ回路に光トランシーバを接続しただけでは、ドライバ回路の出力が高インピーダンス状態になった場合において不具合が生じる可能性がある。したがって、光トランシーバを用いた光ケーブルによる通信を行う場合と、電気ケーブルによる通信を行う場合とでは、ドライバ回路を共用することはできなかった。
【０００７】
本発明は、シリアルデータ伝送システムにおいて、光ケーブルを用いた通信及び電気ケーブルを用いた通信のいずれにも使用することができるドライバ回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記課題を解決するため、請求項１の発明が講じた手段は、ドライバ回路であって、入力された識別信号によって識別される第１の期間においては、入力されたデータ信号に従って当該ドライバ回路に差動信号を出力させる一方、前記識別信号によって識別される第２の期間においては、当該ドライバ回路の出力を高インピーダンス状態にするか、又は当該ドライバ回路に所定の差動信号を出力させるかを選択する制御部を備えるものである。
【０００９】
請求項１の発明によると、ドライバ回路の出力が高インピーダンス状態になり得るか否かを選択することができる。したがって、入力される差動信号が微小であることを許さない光トランシーバをドライバ回路に直接接続することが可能になり、光トランシーバ及び電気ケーブルのいずれをも駆動することができるドライバ回路を実現することができる。
【００１０】
また、請求項２の発明では、請求項１に記載のドライバ回路において、前記制御部は、前記第２の期間においては、入力された選択信号によって当該ドライバ回路に電気ケーブルを駆動させるべきであることが選択された場合には、当該ドライバ回路の出力を高インピーダンス状態にし、前記選択信号によって当該ドライバ回路に光トランシーバを駆動させるべきであることが選択された場合には、当該ドライバ回路に前記所定の差動信号を出力させるものである。
【００１１】
また、請求項３の発明は、ドライバ回路として、入力された信号に応じて差動信号を生成して出力すること、又はその出力を高インピーダンス状態にすることのいずれかを行う駆動部と、入力された識別信号によって識別される第１の期間においては、入力されたデータ信号に従って差動信号を出力するように前記駆動部を制御し、前記識別信号によって識別される第２の期間においては、前記駆動部の出力を高インピーダンス状態にすること、又は前記駆動部の出力を高インピーダンス状態にしないで所定の差動信号を出力することのいずれかを行うように、前記駆動部を制御する制御部とを備えるものである。
【００１２】
また、請求項４の発明では、請求項３に記載のドライバ回路において、前記制御部は、前記第２の期間においては、入力された選択信号によって前記駆動部に電気ケーブルを駆動させるべきであることが選択された場合には、前記駆動部の出力を高インピーダンス状態にするように前記駆動部を制御し、前記選択信号によって前記駆動部に光トランシーバ を駆動させるべきであることが選択された場合には、前記駆動部の出力を高インピーダンス状態にしないで前記所定の差動信号を出力するように前記駆動部を制御するものである。
【００１３】
また、請求項５の発明は、ドライバ回路として、入力された信号に応じて差動信号を生成し、電気ケーブル又は光トランシーバに出力する駆動部と、前記駆動部に電気ケーブル及び光トランシーバのうちのいずれを駆動させるかを選択する選択信号、前記駆動部の出力を制御する識別信号、及びデータ信号を入力とし、これらの信号に応じた信号を生成して前記駆動部に出力する制御部とを備えるものである。前記制御部は、前記識別信号によって示された所定の期間においては、前記データ信号に従った差動信号を出力するように、また、前記所定の期間以外の期間においては、前記選択信号が電気ケーブルを選択するものである場合は、前記駆動部の出力を高インピーダンス状態にし、前記選択信号が光トランシーバを選択するものである場合は、前記駆動部の出力を高インピーダンス状態にしないで所定の差動信号を出力するように、前記駆動部を制御するものである。
【００１４】
請求項５の発明によると、選択信号が光トランシーバを選択するものである場合は、駆動部の出力が高インピーダンス状態にならず、駆動部は所定の差動信号を出力する。したがって、入力される差動信号が微小であることを許さない光トランシーバをドライバ回路に直接接続することが可能になる。一方、選択信号が電気ケーブルを選択するものである場合は、駆動部の出力が高インピーダンス状態になるようにすることができる。したがって、光トランシーバ及び電気ケーブルのいずれをも駆動することができるドライバ回路を実現することができる。
【００１５】
また、ドライバ回路にデータを供給するデジタル回路のロジックを、光トランシーバを用いる場合と電気ケーブルを用いる場合とで変更する必要がなくなる。したがってデジタル回路を光トランシーバの場合と電気ケーブルの場合とで兼用でき、送信のための回路の設計期間の短縮を図ることができる。
【００１６】
また、請求項６の発明は、請求項５に記載のドライバ回路において、前記駆動部の出力には終端抵抗が接続されており、前記駆動部の出力が高インピーダンス状態の際には、前記終端抵抗に生じる電圧の大きさが所定の値以下であるものである。
【００１７】
また、請求項７の発明は、請求項５に記載のドライバ回路において、前記選択信号が予め定められた論理レベルに固定されているものである。
【００１８】
請求項７の発明によると、同一の回路を光トランシーバ専用のドライバ回路、又は電気ケーブル専用のドライバ回路として提供することができる。
【００１９】
また、請求項８の発明では、請求項５に記載のドライバ回路において、前記制御部は、前記選択信号が光トランシーバを選択するものである場合に、前記所定の差動信号を指定することができるように構成されているものである。
【００２０】
請求項８の発明によると、ドライバ回路の汎用性を高めることができる。
【００２１】
また、請求項９の発明は、請求項５に記載のドライバ回路において、外部より読み書き可能なレジスタを更に備え、前記レジスタが格納する情報に基づいて生成された信号を前記選択信号として用いるものである。
【００２２】
請求項９の発明によると、ソフトウェアを実行してレジスタの内容を書き換えることによって、データ伝送に光トランシーバ及び電気ケーブルのいずれを用いるかを選択することが可能となる。
【００２３】
また、請求項１０の発明は、請求項５に記載のドライバ回路において、前記駆動部が出力する差動信号には所定の同相電圧が与えられており、前記同相電圧と所定の基準電圧とを比較し、その結果を前記選択信号として前記制御部に出力する判断部を更に備えるものである。
【００２４】
請求項１０の発明によると、判断部の出力を選択信号として用いることにより、ドライバ回路に電気ケーブルと光トランシーバとのどちらが接続されたのかを自動的に判定することができる。
【００２５】
また、請求項１１の発明は、データ通信装置として、前記ドライバ回路と、電気ケーブル又は光トランシーバから差動信号を受信するレシーバ回路と、前記レシーバ回路へ入力された差動信号の同相電圧と所定の基準電圧とを比較し、その結果を前記選択信号として前記制御部に出力する判断部とを備えるものである。
【００２６】
請求項１１の発明によると、判断部の出力を選択信号として用いることにより、ドライバ回路に電気ケーブルと光トランシーバとのどちらが接続されたのかを、レシーバ回路への入力信号から自動的に判定することができる。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。以下では、信号のレベルが論理的に低電位（“ＬＯＷ”）であることを“０”、論理的に高電位（“ＨＩＧＨ”）であることを“１”と表記する。また、差動信号については、電位が低い方の信号であることを“０”、電位が高い方の信号であることを“１”と表記する。
【００２８】
図１（ａ）は、本発明の実施形態に係るシリアルデータ伝送システムの構成例を、伝送路として電気ケーブル（メタルケーブル）３Ａ，３Ｂを用いる場合について示すブロック図である。図１（ｂ）は、本発明の実施形態に係るシリアルデータ伝送システムの構成例を、伝送路として光ケーブル７を用いる場合について示すブロック図である。図１（ａ），（ｂ）においては、終端抵抗は省略してある。
【００２９】
図１（ａ）において、送信側のデータ通信装置のドライバ回路１００は、差動信号線対である電気ケーブル３Ａ，３Ｂを介して、受信側のデータ通信装置のレシーバ回路１７０と接続されている。ドライバ回路１００は、電気ケーブル３Ａ，３Ｂを駆動し、レシーバ回路１７０に対して信号を伝送する。
【００３０】
図１（ｂ）において、送信側のデータ通信装置５は、ドライバ回路１００と光トランシーバ１３０とを備えている。受信側のデータ通信装置６は、レシーバ回路１７０と光トランシーバ１８０とを備えている。ドライバ回路１００は、差動信号を光トランシーバ１３０に出力する。光トランシーバ１３０は、入力された電気信号を光信号に変換し、光ケーブル７を介して光トランシーバ１８０に送信する。光トランシーバ１８０は、受信した光信号を差動信号に変換し、レシーバ回路１７０に出力する。
【００３１】
図２は、本発明の実施形態に係るドライバ回路１００の構成を示すブロック図である。図２のドライバ回路１００は、制御部１０と駆動部２０とを備えている。このドライバ回路１００は、小振幅の差動電流信号を出力する高速動作に適したドライバ回路であって、光トランシーバ１３０及び電気ケーブル３Ａ，３Ｂをいずれも接続可能である。
【００３２】
制御部１０には、データ信号Ｄ，ＮＤ、光／電気モード選択信号ＯＰＴ、及び識別信号ＨＩＺが入力されている。データ信号Ｄとデータ信号ＮＤとは、互いに反対の論理レベルの信号である。制御部１０は、これらの信号に応じた信号を生成して出力し、駆動部２０を制御する。駆動部２０は、信号ＴＤ，ＮＴＤを出力しており、差動信号線対の一方の信号線に一定の大きさの電流を流し込むとともに、他方の信号線からほぼ同一の大きさの電流を引き込む。信号ＴＤと信号ＮＴＤとは、１つの差動信号を構成している。
【００３３】
駆動部２０の出力ノード間には、図２のように終端抵抗４１，４２が直列に接続されている。終端抵抗４１及び４２の抵抗値はほぼ等しいとする。駆動部２０は、終端抵抗４１，４２に電流を流すことで所定電圧を出力に接続された差動信号線間に発生させる。この電圧を、電気ケーブル３Ａ，３Ｂで信号を伝送する場合は受信側のレシーバ回路１７０が受信し、光ケーブル７で信号を伝送する場合は送信側の光トランシーバ１３０が受ける。
【００３４】
識別信号ＨＩＺは、電気ケーブル３Ａ，３Ｂを用いた通信である場合に、ドライバ回路の出力を高インピーダンス（High-Z）状態にする期間（以下では、高インピーダンス期間と称する）であるか否かを識別する信号である。識別信号ＨＩＺ＝１であるときは、高インピーダンス期間であることを表し、識別信号ＨＩＺ＝０であるときは、高インピーダンス期間以外の期間であることを表す。
【００３５】
電気ケーブル３Ａ，３Ｂで信号を伝送する電気モード時においては、選択信号ＯＰＴが“０”に設定される。この場合、ドライバ回路１００は、識別信号ＨＩＺ＝０である期間においては、入力されるデータ信号Ｄ，ＮＤをそれぞれそのまま信号ＴＤ，ＮＴＤとして出力する。例えば、データ信号Ｄ，ＮＤがそれぞれ“１”，“０”である場合は、ドライバ回路１００は、ＴＤ＝１，ＮＴＤ＝０である差動信号を出力する。データ信号Ｄ，ＮＤは、互いに異なるレベルの信号であるので、終端抵抗４１，４２に電流が流れ、終端抵抗４１，４２には比較的大きな電圧が生じる。
【００３６】
一方、識別信号ＨＩＺ＝１である期間においては、ドライバ回路１００は、その出力を高インピーダンス状態とし、電流を出力しない。このため、終端抵抗４１，４２に生じる電圧は非常に小さい。本実施形態においては、ドライバ回路の出力が高インピーダンス状態の際には、終端抵抗４１，４２に生じる電圧の和は２０ｍＶ以下であるものとする。
【００３７】
また、光ケーブル７で信号を伝送する光モード時においては、選択信号ＯＰＴが“１”に設定される。この場合、ドライバ回路１００は、識別信号ＨＩＺ＝０である期間においては、データ信号Ｄ，ＮＤをそれぞれそのまま信号ＴＤ，ＮＴＤとして出力する。一方、識別信号ＨＩＺ＝１である期間であっても、ドライバ回路１００は、その出力を高インピーダンス状態にはせず、信号ＴＤ，ＮＴＤをそれぞれ“０”，“１”に固定する。
【００３８】
このように、ドライバ回路１００は、識別信号ＨＩＺ＝０である期間においては、選択信号ＯＰＴの論理レベルに関わらず、データ信号Ｄ，ＮＤをそれぞれ同じ論理値の信号ＴＤ，ＮＴＤとして出力する。また、ドライバ回路１００は、この期間以外の期間（識別信号ＨＩＺ＝１である高インピーダンス期間）においては、選択信号ＯＰＴの論理レベルを設定することにより、その出力を高インピーダンス状態にするか、又はその出力を高インピーダンス状態にせず、所定の差動信号を出力するか、を選択することができる。
【００３９】
以下に制御部１０及び駆動部２０について詳細に説明する。図３は、図２の駆動部２０の構成の例を示す回路図である。駆動部２０は、ＰＭＯＳ（ｐ形 metal oxide semiconductor）トランジスタ２１，２２，２３，２４，２５と、ＮＭＯＳ（ｎ形ＭＯＳ）トランジスタ３１，３２，３３，３４，３５，３６，３７と、インバータ２８とを備えている。図４は、図２の駆動部２０の入出力信号の関係を表す真理値表を示す説明図である。
【００４０】
ＰＭＯＳトランジスタ２１のゲートには、ほぼ一定の基準バイアス電圧ＶＲＥＦが与えられている。ＰＭＯＳトランジスタ２１，２２、ＮＭＯＳトランジスタ３１，３２はカレントミラー回路を構成しており、ＰＭＯＳトランジスタ２２のドレイン電圧がバイアス電圧ＰＢＩＡＳとして、ＮＭＯＳトランジスタ３１のドレイン電圧がバイアス電圧ＮＢＩＡＳとして得られる。
【００４１】
バイアス電圧ＰＢＩＡＳは、ＰＭＯＳトランジスタ２４，２５のゲートに与えられ、バイアス電圧ＮＢＩＡＳは、ＮＭＯＳトランジスタ３４，３５のゲートに与えられている。ＰＭＯＳトランジスタ２４，２５のソースには電源電圧ＶＤＤが与えられ、ＮＭＯＳトランジスタ３４，３５のソースには接地電圧ＶＳＳが与えられている。
【００４２】
ＮＭＯＳトランジスタ３６，３７のオン、オフを制御することにより、信号ＴＤ，ＮＴＤを制御することができるようになっている。ＰＭＯＳトランジスタ２４，２５及びＮＭＯＳトランジスタ３４，３５は、信号ＴＤ，ＮＴＤとして定電流を流すために用いられている。
【００４３】
ＰＭＯＳトランジスタ２３のソースには電源電圧ＶＤＤが、ドレインにはバイアス電圧ＰＢＩＡＳが与えられている。ＮＭＯＳトランジスタ３３のソースには接地電圧ＶＳＳが、ドレインにはバイアス電圧ＮＢＩＡＳが与えられている。ＰＭＯＳトランジスタ２３のゲート及びインバータ２８には、ドライバ出力制御信号ＴＣＥが入力されている。ＮＭＯＳトランジスタ３３のゲートには、インバータ２８の出力が与えられている。
【００４４】
駆動部２０は、制御信号ＴＣＥの論理レベルに従って、定電流源として動作するＰＭＯＳトランジスタ２４及び２５、並びにＮＭＯＳトランジスタ３４及び３５をオンにしたりオフにしたりすることにより、出力の状態をノーマルな状態と高インピーダンス状態とのいずれかに切り替えることが可能である。
【００４５】
制御信号ＴＣＥ＝１のときは、ＰＭＯＳトランジスタ２３及びＮＭＯＳトランジスタ３３はともにオフである。このとき、駆動部２０はノーマルモードで動作する。駆動部２０は、基準バイアス電圧ＶＲＥＦによりコントロールされた一定電流を、信号ＤＩＮ，ＮＤＩＮのレベルに対応する方向にコントロールして電気ケーブル３Ａ，３Ｂに流し込む。
【００４６】
すなわち、信号ＤＩＮ＝１（ＮＤＩＮ＝０）ならば、ＮＭＯＳトランジスタ３６がオフ、ＮＭＯＳトランジスタ３７がオンであるので、駆動部２０は、信号ＴＤとして“１”を出力し、信号ＴＤのノードから信号ＮＴＤのノードへ電流が流れる。信号ＤＩＮ＝０（ＮＤＩＮ＝１）ならば、ＮＭＯＳトランジスタ３６がオン、ＮＭＯＳトランジスタ３７がオフであるので、駆動部２０は、信号ＴＤとして“０”を出力し、信号ＮＴＤのノードから信号ＴＤのノードへ電流が流れる。
【００４７】
制御信号ＴＣＥ＝０のときは、ＰＭＯＳトランジスタ２３及びＮＭＯＳトランジスタ３３はともにオンであり、ＰＭＯＳトランジスタ２４及び２５、並びにＮＭＯＳトランジスタ３４及び３５がオフになる。このため、駆動部２０の出力は高インピーダンス状態になる。つまり、駆動部２０は高インピーダンスモードで動作する。
【００４８】
このように、駆動部２０は、制御信号ＴＣＥが“１”のときは、入力された信号ＤＩＮ，ＮＤＩＮをそれぞれ同じ論理値の信号ＴＤ，ＮＴＤとして出力し、制御信号ＴＣＥが“０”のときは、出力を高インピーダンス状態にする。
【００４９】
図５は、図２の制御部１０の構成の例を示す回路図である。制御部１０は、ＮＡＮＤゲート１１，１２と、ＡＮＤゲート１３，１４，１５と、ＯＲゲート１６とを備えている。
【００５０】
制御部１０には、データ信号Ｄ，ＮＤ、光／電気モード選択信号ＯＰＴ、及び高インピーダンス期間を識別する識別信号ＨＩＺが入力されている。制御部１０は、これらの信号に従って、信号ＤＩＮ，ＮＤＩＮ、及びドライバ出力制御信号ＴＣＥを生成し、駆動部２０に出力する。
【００５１】
図６は、図２の制御部１０の入出力信号の関係を表す真理値表を示す説明図である。図６の真理値表の通り、電気モード（ＯＰＴ＝０）の場合は、制御部１０は、識別信号ＨＩＺ＝１の期間においては制御信号ＴＣＥ＝０とし、駆動部２０を高インピーダンスモードで動作させる。このとき、ドライバ回路１００の出力、すなわち、駆動部２０の出力は高インピーダンス状態となる。一方、識別信号ＨＩＺ＝０のときは、制御部１０は、制御信号ＴＣＥ＝１とし、駆動部２０をノーマルモードで動作させる。このとき、制御部１０は、信号ＤＩＮ＝Ｄ、ＮＤＩＮ＝ＮＤとし、入力されたデータ信号Ｄ，ＮＤが、それぞれ同じ論理値の信号ＴＤ，ＮＴＤとして出力されるようにする。
【００５２】
光モード（ＯＰＴ＝１）の場合は、制御部１０は、識別信号ＨＩＺ＝１の期間においては、ドライバ回路１００の出力を高インピーダンス状態とすることなく、ＴＤ＝０、ＮＴＤ＝１である差動信号を出力する。つまり制御部１０は、駆動部２０をノーマルモードで動作させるために、制御信号ＴＣＥ＝１とし、同時に信号ＤＩＮ＝０、ＮＤＩＮ＝１とする。一方、識別信号ＨＩＺ＝０のときは、制御部１０は、電気モードの場合と同様に動作する。
【００５３】
図７は、電気モード時のスピードネゴシエーション期間におけるドライバ回路１００の各部の波形を示すグラフである。また、図８は、光モード時のスピードネゴシエーション期間におけるドライバ回路１００の各部の波形を示すグラフである。図７及び図８において、“Ｘ”は入力信号の論理レベルが任意であることを示す。また、ここで例として示したスピードネゴシエーション期間以外においても同様に、ドライバ回路１００は、光モード時にはその出力を高インピーダンス状態にはしない。
【００５４】
以上の説明においては、ドライバ回路１００は、光トランシーバを接続した時（光モード時）は、識別信号ＨＩＺ＝１の期間において、信号ＴＤを“０”に固定した差動信号を出力する（制御部１０が、信号ＤＩＮ＝０，ＮＤＩＮ＝１とする）としたが、この期間において、信号ＴＤを“１”に固定した差動信号を出力する（制御部１０が、信号ＤＩＮ＝１，ＮＤＩＮ＝０とする）ようにすることも可能である。
【００５５】
このように、制御部１０は、光／電気モード選択信号ＯＰＴと、識別信号ＨＩＺと、データ信号Ｄ，ＮＤとを入力とし、これらの信号に基づいて、ドライバ出力制御信号ＴＣＥ等の駆動部２０を制御する信号を生成し、駆動部２０を制御する。そして、ドライバ回路１００は、光トランシーバが接続された時（ＯＰＴ＝１）は、識別信号ＨＩＺの論理レベルにかかわらず、出力が高インピーダンス状態とはならないようにし、一方、電気ケーブルが接続された時（ＯＰＴ＝０）は、識別信号ＨＩＺの論理レベルに従って出力が高インピーダンス状態となり得るようにする。これにより、光ケーブル及び電気ケーブルに兼用可能なドライバ回路を提供することが可能になる。
【００５６】
（第１の変形例）
図９は、第１の変形例に係るドライバ回路２００の構成を示すブロック図である。図９のドライバ回路２００は、図２のドライバ回路１００において、光／電気モード選択信号ＯＰＴとして電源電圧ＶＤＤを与えたものである。この場合、光／電気モード選択信号ＯＰＴが“１”に固定されるので、ドライバ回路２００は光トランシーバ専用の回路となる。また、光／電気モード選択信号ＯＰＴとして接地電圧ＶＳＳを与えるようにしてもよい。この場合、光／電気モード選択信号ＯＰＴが“０”に固定されるので、ドライバ回路は電気ケーブル専用の回路となる。
【００５７】
このように、第１の変形例によると、光／電気モード選択信号ＯＰＴとして与える電圧を変えるのみで、同一の回路を光トランシーバ専用のドライバ回路、又は電気ケーブル専用のドライバ回路として提供することができる。また、ドライバ回路をパッケージ化する場合に、光／電気モード選択信号ＯＰＴのためのピンを設ける必要がない。
【００５８】
（第２の変形例）
図１０は、第２の変形例に係るドライバ回路３００の構成を示すブロック図である。図１０のドライバ回路３００は、図２のドライバ回路１００において、制御部１０に代えて制御部３１０を備えたものである。図１１は、図１０の制御部３１０の入出力信号の関係を表す真理値表を示す説明図である。制御部３１０は、出力する信号ＤＩＮ，ＮＤＩＮの論理レベルを指定する信号ＳＴＡＴＥを入力としている。図１１において、“Ｘ”は入力信号の論理レベルが任意であることを示す。図１０の制御部３１０は、図５の制御部１０の回路にわずかな変更を加えたものであって、当業者であれば図１１の真理値表に基づいて容易に構成することができるので、その回路図は省略する。
【００５９】
図１１に示すように、ドライバ回路３００が光トランシーバを駆動し（光／電気モード選択信号ＯＰＴ＝１）、識別信号ＨＩＺ＝１である場合において、制御部３１０は、信号ＳＴＡＴＥ＝０のときは信号ＤＩＮ＝０、ＮＤＩＮ＝１を出力し、信号ＳＴＡＴＥ＝１のときは信号ＤＩＮ＝１、ＮＤＩＮ＝０を出力する。この場合、ドライバ出力制御信号ＴＣＥ＝１であるので、駆動部２０は、信号ＴＤ，ＮＴＤとして、それぞれ信号ＤＩＮ，ＮＤＩＮと同じ論理値を有する信号を出力する。その他の場合については、制御部３１０は、図２の制御部１０と同様の動作をする。
【００６０】
このように、第２の変形例によると、光トランシーバ及び光ケーブルを用いた通信をする場合に、高インピーダンス期間（識別信号ＨＩＺ＝１である期間）において、ドライバ回路が出力する差動信号を指定することができる。ユーザが、ドライバ回路が出力する差動信号を場合に応じて指定することができるので、ドライバ回路の汎用性を高めることができる。
【００６１】
（第３の変形例）
図１２は、第３の変形例に係るドライバ回路４００の構成を示すブロック図である。図１２のドライバ回路４００は、図２のドライバ回路１００と、情報を蓄えるレジスタ６４と、レジスタ参照部６０とを有している。レジスタ参照部６０は、レジスタ６４の特定ビットに蓄えられた“０”又は“１”で表された情報に応じた論理レベルの信号を、光／電気モード選択信号ＯＰＴとしてドライバ回路１００に出力する。このレジスタ６４は外部のＣＰＵ（central processing unit）６６から読み書き可能となっている。ＣＰＵ６６は、レジスタ６４のアドレスを指定したソフトウェアを実行して、レジスタ６４の内容を書き換える。
【００６２】
光ケーブル及び電気ケーブルのいずれを用いるかを予めソフトウェアに記述しておけば、ＣＰＵ６６にソフトウェアを実行させるのみで、光モード及び電気モードのいずれかを適切に選択し、通信を行うことが可能となる。
【００６３】
なお、ＣＰＵ６６に代えて、ソフトウェアに従って動作するＤＳＰ（digital signal processor）等によってレジスタ６４を書き換えるようにしてもよい。
【００６４】
（第４の変形例）
図１３は、第４の変形例に係るドライバ回路５００の構成を示すブロック図である。図１３のドライバ回路５００は、制御部１０と駆動部２０とを備える図２のドライバ回路１００と、送信側の差動信号の同相電圧ＴＣＭＴのレベル判定を行う判断部５０とを備えている。駆動部２０が出力する差動信号には、同相電圧ＴＣＭＴとして終端電位ＶＴＥＲＭが与えられている。
【００６５】
図１４は、図１３の判断部５０の構成を示す回路図である。判断部５０は比較器５１を有しており、比較器５１は、基準電圧ＶＲＥＦ２と同相電圧ＴＣＭＴを比較し、その結果を光／電気モード選択信号ＯＰＴとして制御部１０に出力する。比較器５１は、同相電圧ＴＣＭＴが基準電圧ＶＲＥＦ２より大きいときは“１”を出力し、同相電圧ＴＣＭＴが基準電圧ＶＲＥＦ２より小さいときは“０”を出力する。同相電圧ＴＣＭＴは、終端抵抗４１と終端抵抗４２との間の接続点に与えられる終端電位ＶＴＥＲＭにより決まる。ここで、例えば、終端電位ＶＴＥＲＭのレベルが、光ケーブルの場合はＶＴＥＲＭ＞ＶＲＥＦ２とし、電気ケーブルの場合はＶＴＥＲＭ＜ＶＲＥＦ２とするという規約に従うようにしておく。
【００６６】
この規約に基づくことにより、比較器５１の出力を光／電気モード選択信号ＯＰＴとすると、電気ケーブルと光トランシーバとのどちらがドライバ回路５００に接続されたのかが判定され、光／電気モード選択信号ＯＰＴの設定が自動化される。これにより、マニュアルによるスイッチング作業が不要となる。
【００６７】
（第５の変形例）
図１５は、第５の変形例に係るデータ通信装置の構成を示すブロック図である。図１５のデータ通信装置は、図２のドライバ回路１００と、相手側からのデータを差動信号線対を介して受けるレシーバ回路６７０と、このレシーバ回路６７０に入力される、信号ＲＤ，ＮＲＤで構成される差動信号の同相電圧ＴＣＭＲの大きさを判断する判断部５０と、終端抵抗４１，４２，４６，４７とを備えている。レシーバ回路６７０には、図１（ａ），（ｂ）のレシーバ回路１７０と同様に、ドライバ回路に駆動された電気ケーブル、又は受信側の光トランシーバが接続されている。終端抵抗４６及び４７の抵抗値はほぼ等しいとする。
【００６８】
判断部５０は、図１４の比較器５１を有し、比較器５１は、受信側の同相電圧ＴＣＭＲと基準電圧ＶＲＥＦ３とを比較して、電気ケーブルと光トランシーバとのどちらが接続されているのかを判定するので、光／電気モード選択信号ＯＰＴの設定を自動化することができる。
【００６９】
電気ケーブルを用いる場合には、電気ケーブルは送信側のドライバ回路が有するＬＳＩ（large-scale integration）によって駆動される。通常、このＬＳＩはＣＭＯＳ（complementary metal oxide semiconductor）回路で構成されている。ここで、送信側では、電気ケーブルに終端電位を与えないものとする。光ケーブルを用いる場合には、受信側の光トランシーバが、受信した光信号を差動信号に変換してレシーバ回路６７０に出力する。通常、光トランシーバは、電源電圧が５Ｖであり、バイポーラトランジスタで構成されている。光トランシーバの出力は、ＰＥＣＬ（pseudo emitter coupled logic）信号として得られるので、その同相電圧は、通常、ＣＭＯＳ回路であるＬＳＩが出力する差動信号の同相電圧よりも高い値である。また、光トランシーバの出力の同相電圧が、送信側のＬＳＩが出力する差動信号の同相電圧よりも常に高い値となるように、光トランシーバを構成しておくこともできる。
【００７０】
したがって、レシーバ回路６７０に入力される差動信号の同相電圧ＴＣＭＲによって、電気ケーブルと光トランシーバとのどちらが接続されたのかの判定が行なえる。この場合は、図１４を参照して説明したような、終端電位ＶＴＥＲＭと基準電圧ＶＲＥＦ２との間の規約は必要としないので、このデータ通信装置を使用したシステムにおける設計の自由度が増す。
【００７１】
【発明の効果】
以上のように本発明によると、ドライバ回路の出力が高インピーダンス状態となることを許さない光トランシーバもドライバ回路に直接接続可能になる。１つのドライバ回路で光ケーブルを用いた通信も電気ケーブルを用いた通信も可能となるので、データ伝送システムのコスト削減につながる。また、後のメディア変更（電気ケーブルから光ケーブルへの伝送ケーブルの変更等）にも対応可能となり、システム設計の柔軟性が増す。
【図面の簡単な説明】
【図１】（ａ）は、本発明の実施形態に係るシリアルデータ伝送システムの構成例を、伝送路として電気ケーブルを用いる場合について示すブロック図である。
（ｂ）は、本発明の実施形態に係るシリアルデータ伝送システムの構成例を、伝送路として光ケーブルを用いる場合について示すブロック図である。
【図２】本発明の実施形態に係るドライバ回路の構成を示すブロック図である。
【図３】図２の駆動部の構成の例を示す回路図である。
【図４】図２の駆動部の入出力信号の関係を表す真理値表を示す説明図である。
【図５】図２の制御部の構成の例を示す回路図である。
【図６】図２の制御部の入出力信号の関係を表す真理値表を示す説明図である。
【図７】電気モード時のスピードネゴシエーション期間におけるドライバ回路の各部の波形を示すグラフである。
【図８】光モード時のスピードネゴシエーション期間におけるドライバ回路の各部の波形を示すグラフである。
【図９】第１の変形例に係るドライバ回路の構成を示すブロック図である。
【図１０】第２の変形例に係るドライバ回路の構成を示すブロック図である。
【図１１】図１０の制御部の入出力信号の関係を表す真理値表を示す説明図である。
【図１２】第３の変形例に係るドライバ回路の構成を示すブロック図である。
【図１３】第４の変形例に係るドライバ回路の構成を示すブロック図である。
【図１４】図１３の判断部の構成を示す回路図である。
【図１５】第５の変形例に係るデータ通信装置の構成を示すブロック図である。
【符号の説明】
３Ａ，３Ｂ 電気ケーブル
７ 光ケーブル
１０，３１０ 制御部
２０ 駆動部
４１，４２ 終端抵抗
５０ 判断部
６４ レジスタ
１００，２００，３００，４００，５００ ドライバ回路
１３０，１８０ 光トランシーバ
１７０，６７０ レシーバ回路
ＨＩＺ 識別信号
ＯＰＴ 光／電気モード選択信号（選択信号）
Ｄ，ＮＤ データ信号
ＴＤ／ＮＴＤ，ＲＤ／ＮＲＤ 差動信号
ＴＣＭＴ，ＴＣＭＲ 同相電圧
ＶＲＥＦ２，ＶＲＥＦ３ 基準電圧
Claims (11)
- ドライバ回路であって、
入力された識別信号によって識別される第１の期間においては、入力されたデータ信号に従って当該ドライバ回路に差動信号を出力させる一方、前記識別信号によって識別される第２の期間においては、当該ドライバ回路の出力を高インピーダンス状態にするか、又は当該ドライバ回路に所定の差動信号を出力させるかを選択する制御部を備える
ドライバ回路。 - 請求項１に記載のドライバ回路において、
前記制御部は、
前記第２の期間においては、入力された選択信号によって当該ドライバ回路に電気ケーブルを駆動させるべきであることが選択された場合には、当該ドライバ回路の出力を高インピーダンス状態にし、前記選択信号によって当該ドライバ回路に光トランシーバを駆動させるべきであることが選択された場合には、当該ドライバ回路に前記所定の差動信号を出力させるものである
ことを特徴とするドライバ回路。 - 入力された信号に応じて差動信号を生成して出力すること、又はその出力を高インピーダンス状態にすることのいずれかを行う駆動部と、
入力された識別信号によって識別される第１の期間においては、入力されたデータ信号に従って差動信号を出力するように前記駆動部を制御し、前記識別信号によって識別される第２の期間においては、前記駆動部の出力を高インピーダンス状態にすること、又は前記駆動部の出力を高インピーダンス状態にしないで所定の差動信号を出力することのいずれかを行うように、前記駆動部を制御する制御部とを備える
ドライバ回路。 - 請求項３に記載のドライバ回路において、
前記制御部は、
前記第２の期間においては、入力された選択信号によって前記駆動部に電気ケーブルを駆動させるべきであることが選択された場合には、前記駆動部の出力を高インピーダンス状態にするように前記駆動部を制御し、前記選択信号によって前記駆動部に光トランシーバを駆動させるべきであることが選択された場合には、前記駆動部の出力を高インピーダンス状態にしないで前記所定の差動信号を出力するように前記駆動部を制御するものである
ことを特徴とするドライバ回路。 - 入力された信号に応じて差動信号を生成し、電気ケーブル又は光トランシーバに出力する駆動部と、
前記駆動部に電気ケーブル及び光トランシーバのうちのいずれを駆動させるかを選択する選択信号、前記駆動部の出力を制御する識別信号、及びデータ信号を入力とし、これらの信号に応じた信号を生成して前記駆動部に出力する制御部とを備え、
前記制御部は、
前記識別信号によって示された所定の期間においては、前記データ信号に従った差動信号を出力するように、また、前記所定の期間以外の期間においては、前記選択信号が電気ケーブルを選択するものである場合は、前記駆動部の出力を高インピーダンス状態にし、前記選択信号が光トランシーバを選択するものである場合は、前記駆動部の出力を高インピーダンス状態にしないで所定の差動信号を出力するように、前記駆動部を制御するものである
ドライバ回路。 - 請求項５に記載のドライバ回路において、
前記駆動部の出力には終端抵抗が接続されており、
前記駆動部の出力が高インピーダンス状態の際には、前記終端抵抗に生じる電圧の大きさが所定の値以下である
ことを特徴とするドライバ回路。 - 請求項５に記載のドライバ回路において、
前記選択信号が予め定められた論理レベルに固定されている
ことを特徴とするドライバ回路。 - 請求項５に記載のドライバ回路において、
前記制御部は、
前記選択信号が光トランシーバを選択するものである場合に、前記所定の差動信号を指定することができるように構成されている
ことを特徴とするドライバ回路。 - 請求項５に記載のドライバ回路において、
外部より読み書き可能なレジスタを更に備え、
前記レジスタが格納する情報に基づいて生成された信号を前記選択信号として用いることを特徴とするドライバ回路。 - 請求項５に記載のドライバ回路において、
前記駆動部が出力する差動信号には所定の同相電圧が与えられており、
前記同相電圧と所定の基準電圧とを比較し、その結果を前記選択信号として前記制御部に出力する判断部を更に備える
ことを特徴とするドライバ回路。 - 請求項５に記載のドライバ回路と、
電気ケーブル又は光トランシーバから差動信号を受信するレシーバ回路と、
前記レシーバ回路へ入力された差動信号の同相電圧と所定の基準電圧とを比較し、その結果を前記選択信号として前記制御部に出力する判断部とを備える
データ通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002021824A JP3558618B2 (ja) | 2001-02-02 | 2002-01-30 | ドライバ回路及びデータ通信装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001027501 | 2001-02-02 | ||
| JP2001-27501 | 2001-02-02 | ||
| JP2002021824A JP3558618B2 (ja) | 2001-02-02 | 2002-01-30 | ドライバ回路及びデータ通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002305556A JP2002305556A (ja) | 2002-10-18 |
| JP3558618B2 true JP3558618B2 (ja) | 2004-08-25 |
Family
ID=26608879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002021824A Expired - Fee Related JP3558618B2 (ja) | 2001-02-02 | 2002-01-30 | ドライバ回路及びデータ通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3558618B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004059931A1 (ja) * | 2002-12-25 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | データ伝送システムおよびデータ伝送装置 |
| EP3208897B1 (en) * | 2014-10-15 | 2019-05-15 | Fujikura, Ltd. | Optical transmitter, active optical cable, and optical transmission method |
| JP6088559B2 (ja) * | 2015-02-03 | 2017-03-01 | ファナック株式会社 | 通信システム |
-
2002
- 2002-01-30 JP JP2002021824A patent/JP3558618B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002305556A (ja) | 2002-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0167471B1 (ko) | Cmos 동시 전송 양방향 구동기/수신기 | |
| US5977796A (en) | Low voltage differential swing interconnect buffer circuit | |
| US6856178B1 (en) | Multi-function input/output driver | |
| JP4578316B2 (ja) | 送信装置 | |
| JP2630272B2 (ja) | 半導体集積回路 | |
| KR200155486Y1 (ko) | 차동 라인 드라이버 | |
| US5793223A (en) | Reference signal generation in a switched current source transmission line driver/receiver system | |
| JP3949636B2 (ja) | Ｌｖｄｓドライバー回路 | |
| WO2017221508A1 (ja) | リンギング抑制回路 | |
| US6339622B1 (en) | Data transmission device | |
| JP2011223430A (ja) | 半導体装置 | |
| US6580292B2 (en) | Universal PECL/LVDS output structure | |
| JP3652874B2 (ja) | 入出力バッファ | |
| US7016423B2 (en) | Driver circuit and data communication device | |
| TWI511454B (zh) | 低電壓差動信號驅動電路以及相容於有線傳輸之電子裝置 | |
| JP3558618B2 (ja) | ドライバ回路及びデータ通信装置 | |
| WO2021113169A1 (en) | Bus transceiver with ring suppression | |
| JP2004253859A (ja) | 電流ドライバ回路 | |
| CN107872218B (zh) | 电流模式逻辑电路 | |
| US5666068A (en) | GTL input receiver with hysteresis | |
| US6690196B1 (en) | Simultaneous bi-directional I/O system | |
| JP6524981B2 (ja) | リンギング抑制回路 | |
| US6774700B1 (en) | Current-mode logic differential signal generation circuit employing squelch | |
| GB2595253A (en) | Device and method for detecting termination in communication unit in vehicle | |
| US6366126B1 (en) | Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3558618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |