JP4715371B2 - サージ吸収素子及びサージ吸収回路 - Google Patents

Description

本発明は、サージ吸収素子及びサージ吸収回路に関する。

ＩＣやＬＳＩ等の半導体デバイスは、高圧の静電気によって破壊される、あるいは、特性が劣化する。このため、半導体デバイスには、静電気対策としてバリスタ等のサージ吸収素子が使用されている。

ところで、バリスタを始めとするサージ吸収素子は浮遊容量成分や浮遊誘導成分を有する。このため、高速信号を扱う回路にサージ吸収素子を適用すると高速信号を劣化させてしまう。高速信号を扱う回路にサージ吸収素子を適用するためには、サージ吸収素子の浮遊容量成分を小さくしなければ、高速信号の立ち上がり特性や遅延特性の劣化を避けられない。しかしながら、サージ吸収素子の浮遊容量成分を小さくすると、サージ吸収素子の制御電圧の上昇やエネルギー耐量を減少させてしまう。

浮遊容量成分の影響を軽減するサージ吸収素子として、インダクタと２つのバリスタとを備えるサージ吸収素子が知られている（例えば、特許文献１参照）。特許文献１に記載されたサージ吸収素子は、第１のバリスタとインダクタからなる並列回路と、並列回路に電気的に直列に接続された第２のバリスタと、第２のバリスタと並列回路との直列回路の両端に接続された入出力電極及びグランド電極と、を備えている。
特開２００１−６０８３８号公報

しかしながら、特許文献１に記載されたサージ吸収素子では、第１のバリスタの浮遊容量とインダクタとによりバンドパスフィルタが構成されることとなるため、広帯域にわたってインピーダンス整合をとることは困難である。したがって、高速信号に対しては十分な特性を実現することができない。また、高速信号に対するインピーダンス整合を良好とすることだけでなく、素子自体の小型化も望まれている。

本発明の目的は、高速信号に対してもインピーダンス整合に優れ、且つ、小型なサージ吸収素子及びサージ吸収回路を提供することである。

第1の発明に係るサージ吸収素子は、（Ａ）一端が第１入力端子に接続された第１コイルと、一端が第１出力端子に接続され他端が第１コイルの他端に接続された第２コイルと、一端が第２入力端子に接続された第３コイルと、一端が第２出力端子に接続され他端が第３コイルの他端に接続された第４コイルと、を有するインダクタ部と、（Ｂ）インダクタ部における第１コイルと第２コイルとの第１接続点に接続された第１内部電極と、第１内部電極に対向し基準端子に接続された第２内部電極と、第１内部電極及び第２内部電極間に介在する第１サージ吸収層とを有する第１サージ吸収部と、（Ｃ）インダクタ部における第３コイルと第４コイルとの第２接続点に接続された第３内部電極と、第３内部電極に対向し基準端子に接続された第４内部電極と、第３内部電極及び第４内部電極間に介在する第２サージ吸収層とを有する第２サージ吸収部とを備えたサージ吸収素子であって、（Ｄ）第１及び第２入力端子に逆相の信号を印加した場合に、第１コイル、第２コイル、第３コイル、及び第４コイルは互いに正の磁気結合状態を有するように構成されており、且つ、第１コイル、第２コイル、第３コイル、及び第４コイルの結合係数は、第１及び第２入力端子に入力される逆相の信号に対して、該サージ吸収素子の影像インピーダンスが周波数に依存しないように設定されていることを特徴とする。

第１及び第２入力端子には逆相の信号が入力される。

インダクタ部における第1入力端子が属する方を第１インダクタ部、第２入力端子が属する方を第２インダクタ部とする。
第１インダクタ部における第１入力端子に信号が入力された場合、第１サージ吸収部のクランプ電圧は、通常、入力された信号の電圧よりも高く設定されているので、第１サージ吸収部は高抵抗に見え、その結果、第１コイル及び第２コイルを介して第１出力端子に信号が伝達される。

第１入力端子に入力される信号にサージが含まれる場合には、サージの高い電圧は、第１サージ吸収部のクランプ電圧を超えるので、基準端子にクランプされる。より確実にサージを吸収するためには、クランプ電圧を下げれば良いが、クランプ電圧の低下に反比例してサージ吸収部の浮遊容量が増加する。浮遊容量は、高速信号の伝達に影響を与えるので、その増加は好ましくない。

また、第1コイル、容量成分を有する第1サージ吸収部、第２コイルは、Ｔ型のローパスフィルタを構成している。ローパスフィルタの影像インピーダンスは、信号通過帯域では一定であるが、遮断周波数以上では大きく変動する。遮断周波数は、ＬＣ定数によって決まるため、高速信号に含まれる高次高調波成分がインピーダンス不整合により反射し、パルス波形が緩和し、また不要輻射の原因となる。そのため、ＬＣ定数によるこの高速信号の反射は好ましくない。高い周波数の信号を反射させずに伝達するためには、インピーダンス整合されている周波数帯域を広げることが好ましい。

一方、第２インダクタ部における第２入力端子には、第１入力端子への入力信号とは逆相の信号が入力され、第２インダクタ部と第２サージ吸収部は、第1インダクタ部及び第１サージ吸収部と同様に動作する。

すなわち、第２インダクタ部における第２入力端子に信号が入力された場合、第２サージ吸収部のクランプ電圧は、通常、信号電圧よりも高く設定されているので、第２サージ吸収部は高抵抗に見え、その結果、第３コイル及び第４コイルを介して第２出力端子に信号が伝達される。

第２入力端子に入力される信号にサージが含まれる場合には、サージの高い電圧は、第２サージ吸収部のクランプ電圧を超えるので、基準端子にクランプされる。

また、第３コイル、容量成分を有する第２サージ吸収部、第４コイルは、Ｔ型のローパスフィルタを構成している。上述の場合と同様に、このローパスフィルタのＬＣ定数によって生じる高速信号の反射は、好ましくない。そのため、高い周波数の信号を伝達するためには、インピーダンス整合されている周波数帯域を広げることが好ましい。

そこで、影像インピーダンスはコイルの結合係数に依存した周波数特性を有するため、第１、第２、第３、第４コイル間の結合係数をそれぞれ適切に設定することにより、周波数に依存しない影像インピーダンスを得ることができる。また、第１及び第２コイルの誘導係数を適切に設定することにより、第１サージ吸収部の浮遊容量成分の影響をキャンセルし、第３及び第４コイルの誘導係数を適切に設定することにより、第２サージ吸収部の浮遊容量成分の影響をキャンセルすることができる。

この場合、サージ吸収素子の影像インピーダンスとサージ吸収素子が挿入される信号ラインの特性インピーダンスとを整合させると、高速信号の反射を抑制し、広帯域にわたって周波数特性の平坦な影像インピーダンスを実現することが可能となる。

すなわち、信号ラインの特性インピーダンスと、素子の影像インピーダンスが整合した状態では、信号がほぼ１００％サージ吸収素子を通過することができる。逆に不整合であると、信号の一部がサージ吸収素子の入力端で反射され、この反射された信号が波形の乱れや不要輻射の原因となる。

また、逆相の信号を入力する差動ラインでは、ライン間の磁気結合を利用することで、実効的なインダクタンスを大きくすることができ、換言すれば、所望のインダクタンスを得るために必要なコイルの寸法を小さくすることができる。すなわち、本発明では、第１及び第２入力端子に差動信号を印加した場合に、第１、第２、第３及び第４コイルは、互いに正の磁気結合状態を有している。すなわち、各コイルで発生する磁界は強め合う。

第１〜第４コイルが互いに正の磁気結合状態を有するように構成されているので、第１〜第４コイルの誘導係数を、第１〜第４コイルが正の磁気結合状態を有さないときのそれと比べて小さくすることができる。よって、第１〜第４コイルの長さを短くすることが可能となる。この結果、サージ吸収素子の小型化を図ることができる。

また、第１サージ吸収層は半導体セラミックからなり、第２サージ吸収層は半導体セラミックからなることが好ましい。

この場合、第１及び第２サージ吸収層に半導体セラミックを用いることにより、第１及び第２サージ吸収部をバリスタとすることができる。すなわち、各サージ吸収部に印加される耐圧が閾値を越えると半導体セラミックの抵抗値が急激に低下し、大きなサージ電圧を基準端子に流すことができる。

また、インダクタ部は、第１コイルと第２コイルとの間に介在する第１絶縁層と、第２コイルと第３コイルとの間に介在する第２絶縁層と、第３コイルと第４コイルとの間に介在する第３絶縁層と、を備え、第１及び第２入力端子に逆相の信号を印加した場合に、第１、第２、第３及び第４コイルにおいて発生する磁界の向きが同一の向きとなるように配置され、且つ、第１コイル内の領域と、第２コイル内の領域と、第３コイル内の領域と、第４コイル内の領域とは、コイル積層方向から見て少なくとも一部が重なるように配置されていることが好ましい。

このように、第１及び第２コイルの間に第１絶縁層を、第２及び第３コイルの間に第２絶縁層を、第３及び第４コイルの間に第３絶縁層を設け、且つ、第１コイル内の領域、第２コイル内の領域、第３コイル内の領域、及び第４コイル内の領域がコイル積層方向から見て少なくとも一部重なるように第１〜第４コイルを配置することにより、第１〜第４コイルに電流を流したとき、第１〜第４コイルを磁気的により強く結合させることができる。

更に、第１及び第２入力端子に逆相の信号を印加した場合、第１〜第４コイルにおいて発生する磁界の向きが同一の向きとなるように第１〜第４コイルは配置されているので、第１〜第４コイルは互いに磁界を強め合う、すなわち正の磁気結合状態を有することとなる。よって、第１〜第４コイルの誘導係数を、第１〜第４コイルが正の磁気結合状態を有さないときのそれと比べて小さくすることができる。この結果、サージ吸収素子の小型化をより確実に図ることができる。

第１サージ吸収層、第２サージ吸収層、第１絶縁層、第２絶縁層及び第３絶縁層は全体として直方体の素体を構成しており、第１及び第２入力端子は素体の第１側面上に形成され、第１及び第２出力端子は素体の第２側面上に形成されていることが好ましい。

このように、第１サージ吸収層、第２サージ吸収層、第１絶縁層、第２絶縁層及び第３絶縁層により全体的に構成される直方体の素体の第１側面に第１及び第２入力端子を形成し、かかる素体の第２側面に第１及び第２出力端子を形成することにより、第１入力端子、第２入力端子、第１出力端子、及び第２出力端子を外部回路と接続することが容易となる。

また、第１側面と第２側面とは対向していることが好ましい。

この場合、第１側面に形成された第１及び第２入力端子と、第２側面に形成された第１及び第２出力端子とが対向することとなるため、第１及び第２入力端子と第１及び第２出力端子との対応付けが容易となる。その結果、第１及び第２入力端子と第１及び第２出力端子とを外部回路に接続する際、接続間違いを未然に防ぐことができる。

また、第１コイルの他端は素体の外表面上において露出し、第２コイルの他端は素体の外表面上において露出し、第１及び第２コイルの露出部は素体の外表面に形成された第１外部導体を通して接続されており、第３コイルの他端は素体の外表面上において露出し、第４コイルの他端は素体の外表面上において露出し、第３及び第４コイルの露出部は素体の外表面に形成された第２外部導体を通して接続されていることが好ましい。

この場合、第１〜第４コイルの他端において、素体の外表面上に露出した露出部同士を、素体の外表面に形成された第１及び第２外部導体を通して接続することとなる。このように外部導体を用いてコイルを接続するため、第１〜第４コイルの他端を容易且つ確実に接続することができる。

また、基準端子は、素体の外表面上に形成されており、且つ、第１及び第２入力端子間、又は、第１及び第２出力端子間に配置されていることが好ましい。

この場合、基準端子は素体の外表面上に形成されているので、基準端子を接地することが容易となる。また、第１及び第２入力端子間、又は、第１及び第２出力端子間に基準端子を配置することで、第１入力端子と第２入力端子、又は、第１出力端子と第２出力端子との間に不要な結合が発生してインピーダンス整合が悪化することを未然に防止することができる。

また、第１入力端子と第１出力端子との間に介在する第１キャパシタと、第２入力端子と第２出力端子との間に介在する第２キャパシタとを更に備えることが好ましい。

第１及び第２入力端子に信号が印加されると、第１入力端子と第１出力端子との間に介在する第１キャパシタ、及び第２入力端子と第２出力端子との間に介在する第２キャパシタが、第１コイルと第２コイルの磁気結合、及び第３コイルと第４コイルの磁気結合と同様の働きをもつ。よって、第１及び第２キャパシタの容量値を適切な値とした場合、第１コイルと第２コイルの磁気結合、及び第３コイルと第４コイルの磁気結合をフレキシブルに変更することができる。

また、第１キャパシタは、第１入力端子に接続された第５内部電極と、第１出力端子に接続された第６内部電極と、第５及び第６内部電極間に介在する絶縁層とを有し、第２キャパシタは、第２入力端子に接続された第７内部電極と、第２出力端子に接続された第８内部電極と、第７及び第８内部電極間に介在する絶縁層とを有することが好ましい。

このように、第５〜第８内部電極と絶縁層とを積層することにより容易に形成することができる。

第２の発明に係るサージ吸収素子は、（Ａ）一端が第１入力端子に接続された第１コイルと、一端が第１出力端子に接続され他端が第１コイルの他端に接続された第２コイルと、一端が第２入力端子に接続された第３コイルと、一端が第２出力端子に接続され他端が第３コイルの他端と接続された第４コイルとを有するインダクタ部と、（Ｂ）インダクタ部における第１コイルと第２コイルとの第１接続点に接続された第１内部電極と、第１内部電極に対向し基準端子に接続された第２内部電極と、第１内部電極及び第２内部電極間に介在する第１サージ吸収層とを有する第１サージ吸収部と、（Ｃ）インダクタ部における第３コイルと第４コイルとの第２接続点に接続された第３内部電極と、第３内部電極に対向し基準端子に接続された第４内部電極と、第３内部電極及び第４内部電極間に介在する第２サージ吸収層とを有する第２サージ吸収部と、（Ｄ）第１入力端子と第１出力端子との間に介在する第１キャパシタと、（Ｅ）第２入力端子と第２出力端子との間に介在する第２キャパシタとを備えたサージ吸収素子であって、（Ｆ）第１及び第２入力端子に逆相の信号を印加した場合に、第１コイルは第３コイルと互いに正の磁気結合状態を有し、第２コイルは第４コイルと互いに正の磁気結合状態を有するように構成されており、且つ、第１キャパシタ、及び第２キャパシタの容量は、前記第１及び第２入力端子に入力される逆相の信号に対して、該サージ吸収素子の影像インピーダンスが周波数に依存しないように設定されていることを特徴とする。

本発明では、インダクタ部と第1及び第２サージ部の機能は上述の第1の発明と同一であるが、各入出力端子間に第1及び第２キャパシタが介在している点が異なる。また、第1の発明では、全てのコイルが正の磁気結合をしていたが、この発明では、少なくとも第１コイルは第３コイルと互いに正の磁気結合状態を有し、第２コイルは第４コイルと互いに正の磁気結合状態を有していれば良い。

すなわち、第１の発明では、各コイル間の結合係数をそれぞれ適切に設定することにより、周波数に依存しない影像インピーダンスを得、第１及び第２コイルの誘導係数、第３及び第4コイルの誘導係数を適切に設定することにより、第１、第２サージ吸収部の浮遊容量成分の影響もキャンセルし、インピーダンス整合をとっている。

これに対して本発明では、入出力端子間に介在するキャパシタを用いて、第１及び第２キャパシタの容量値を適切な値として周波数に依存しない影像インピーダンスを得ることができ、これらの容量値と第１〜第４コイルの誘導係数を適切に設定することにより、第１、第２サージ吸収部の浮遊容量成分の影響をキャンセルさせて、サージ吸収素子の影像インピーダンスと特性インピーダンスとを整合させることができる。これらの結果、高速信号の反射を抑制し、広帯域にわたって周波数特性の平坦な影像インピーダンスを実現することが可能となる。

なお、第１及び第３コイルが互いに正の磁気結合状態を有し、第２及び第４コイルが互いに正の磁気結合状態を有するように構成されているので、第１〜第４コイルの誘導係数を、第１〜第４コイルが正の磁気結合状態を有さないときのそれと比べて小さくすることができる。よって、第１〜第４コイルの長さを短くすることが可能となる。この結果、サージ吸収素子の小型化を図ることができる。

第３の発明に係るサージ吸収回路は、（Ａ）一端が第１入力端子に接続された第１コイルと、（Ｂ）一端が第１出力端子に接続され他端が第１コイルの他端に接続された第２コイルと、（Ｃ）一端が第２入力端子に接続された第３コイルと、（Ｄ）一端が第２出力端子に接続され他端が第３コイルの他端に接続された第４コイルと、（Ｅ）第１コイルと第２コイルとの第１接続点に一端が接続され、他端が基準端子に接続された第１サージ吸収部と、（Ｆ）第３コイルと第４コイルとの第２接続点に一端が接続され、他端が基準端子に接続された第２サージ吸収部と、を備えたサージ吸収回路であって、（Ｇ）第１及び第２入力端子に逆相の信号を印加した場合に、第１コイル、第２コイル、第３コイル及び第４コイルは、互いに正の磁気結合状態を有するように構成されており、且つ、第１コイル、第２コイル、第３コイル、及び第４コイルの結合係数は、前記第１及び第２入力端子に入力される逆相の信号に対して、該サージ吸収回路の影像インピーダンスが周波数に依存しないように設定されていることを特徴とする。

本発明のサージ吸収回路では、第１〜第４コイルと第1及び第２サージ部の機能は、上述した第1の発明のサージ吸収素子におけるそれと同一である。よって、高速信号の反射を抑制し、広帯域にわたって周波数特性の平坦な影像インピーダンスを実現することが可能となる。更に、本発明のサージ吸収回路を用いた素子では、小型化を図ることが可能となる。

また、一端が第１入力端子に接続され、他端が第１出力端子に接続された第１キャパシタと、一端が第２入力端子に接続され、他端が第２出力端子に接続された第２キャパシタとを更に備えることが好ましい。

第１及び第２入力端子に信号が印加されると、第１入力端子と第１出力端子との間に介在する第１キャパシタ、及び第２入力端子と第２出力端子との間に介在する第２キャパシタが、第１コイルと第２コイルの磁気結合、及び第３コイルと第４コイルの磁気結合と同様の働きをもつ。よって、第１及び第２キャパシタの容量値を適切な値とした場合、第１コイルと第２コイルの磁気結合、及び第３コイルと第４コイルの磁気結合をフレキシブルに変更することができる。

第４の発明に係るサージ吸収回路は、（Ａ）一端が第１入力端子に接続された第１コイルと、（Ｂ）一端が第１出力端子に接続され他端が第１コイルの他端に接続された第２コイルと、（Ｃ）一端が第２入力端子に接続された第３コイルと、（Ｄ）一端が第２出力端子に接続され他端が第３コイルの他端に接続された第４コイルと、（Ｅ）第１コイルと第２コイルとの第１接続点に一端が接続され、他端が基準端子に接続された第１サージ吸収部と、（Ｆ）第３コイルと第４コイルとの第２接続点に一端が接続され、他端が基準端子に接続された第２サージ吸収部と、（Ｇ）一端が第１入力端子に接続され、他端が第１出力端子に接続された第１キャパシタと、（Ｈ）一端が第２入力端子に接続され、他端が第２出力端子に接続された第２キャパシタと、を備えたサージ吸収回路であって、（Ｉ）第１及び第２入力端子に逆相の信号を印加した場合に、第１コイルと第３コイルとが互いに正の磁気結合状態を有し、第２コイルと第４コイルとが互いに正の磁気結合状態を有するように構成されており、且つ、第１キャパシタ、及び第２キャパシタの容量は、第１及び第２入力端子に入力される逆相の信号に対して、該サージ吸収素子の影像インピーダンスが周波数に依存しないように設定されていることを特徴とする。

本発明のサージ吸収回路では、第１〜第４コイルと第1及び第２サージ部の機能は、上述した第２の発明のサージ吸収素子におけるそれと同一である。よって、高速信号の反射を抑制し、広帯域にわたって周波数特性の平坦な影像インピーダンスを実現することが可能となる。更に、本発明のサージ吸収回路を用いた素子では、小型化を図ることが可能となる。

本発明によれば、高速信号に対してもインピーダンス整合に優れ、且つ、小型なサージ吸収素子を提供することができる。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。また、説明中、「上」及び「下」なる語を使用することがあるが、これは各図の上下方向に対応したものである。

（第１実施形態）
まず、図１に基づいて、第１実施形態に係るサージ吸収素子ＳＡ１の構成を説明する。図１は、第１実施形態に係るサージ吸収素子を示す概略斜視図である。

サージ吸収素子ＳＡ１は、図１（ａ）に示されるように、素体１、第１入力端子３、第１出力端子５、第２入力端子７、第２出力端子９、基準端子１１、第１外部導体１４、及び第２外部導体２２を備えている。

素体１は、直方体形状を呈しており、例えば、長さが１．４ｍｍ程度に設定され、幅が１．０ｍｍ程度に設定され、高さが０．５ｍｍ程度に設定されている。

第１入力端子３、第１出力端子５、第２入力端子７、第２出力端子９、基準端子１１、第１外部導体１４、及び第２外部導体２２は、素体１の外表面上に形成されている。より具体的には、第１入力端子３及び第２入力端子７は第１側面１ａ上に形成されており、第１側面１ａと対向する第２側面１ｂ上には第１出力端子５及び第２出力端子９が形成されている。第１入力端子３は第１出力端子５と対向し、第２入力端子７は第２出力端子９と対向する。

基準端子１１は２つ形成されており、一方の基準端子１１は第１入力端子３と第２入力端子７との間に配置され、他方の基準端子１１は第１出力端子５と第２出力端子９との間に形成されている。第１及び第２入力端子３，７間に配置された基準端子１１と、第１及び第２出力端子５，９間に配置された基準端子１１とは、素体１内において接続されている。なお、それぞれの基準端子１１が素体１内において必ずしも接続されている必要はない。サージ吸収素子ＳＡ１が基板に実装されたときに、それぞれの基準端子１１がグランドに接続され、それによってそれぞれの基準端子１１がグランド端子電極として機能する限り、素体１内での基準端子１１間の接続は必須ではない。

第１外部導体１４は第１端面１ｃ上に形成されており、第２外部導体２２は第１端面１ｃと対向する第２端面１ｄ上に形成されている。第１外部導体１４は、内部電極部分４２、サージ吸収部３０を介して基準端子１１に接続され、第２外部導体２２は、内部電極部分４６、サージ吸収部４０を介して基準端子１１に接続されている。

第１入力端子３と第２入力端子７には、逆相の信号、すなわち相補的な差動信号が入力される。より具体的には、第１入力端子３に正相信号が入力されるとき、第２入力端子７には逆相信号が入力されることとなる。基準端子１１は、サージ吸収素子ＳＡ１のグランド端子電極として機能する。

素体１は、インダクタ領域１ｃｎと、バリスタ領域１ｃｉと、絶縁領域１ｘとを有し、これらは積層されている。

インダクタ領域１ｃｎは、インダクタ部として第１インダクタ部１０及び第２インダクタ部２０を有している。第１インダクタ部１０は、第１コイル１３と、第２コイル１５と、第１コイル１３と第２コイル１５との間に介在する第１絶縁層１０４とを含んでいる。第１コイル１３及び第２コイル１５は、一端を開放した略矩形の環状部分を有している。

第１コイル１３の一端は、素体１の第１側面１ａ上に露出して第１入力端子３に接続されている。第２コイル１５の一端は素体１の第２側面１ｂ上に露出して第１出力端子５に接続されている。第２コイル１５の他端は第１コイル１３の他端に接続されている。

第１コイル１３の他端及び第２コイル１５の他端は、素体１の外表面上において露出している。より具体的には、第１及び第２コイル１３，１５の他端は、素体１の第１端面１ｃ上に露出しており、第１及び第２コイル１３，１５の露出部は第１外部導体１４にそれぞれ接続されている。これにより、第１コイル１３の他端と第２コイル１５の他端とは、第１外部導体１４を通して電気的に接続されることとなる。なお、第１コイル１３の他端と第２コイル１５の他端とは、第１外部導体１４を通してではなく、素体１内部に形成されたスルーホール導体等を通して接続されるとしてもよい。

第２インダクタ部２０は、第３コイル２１と、第４コイル２３と、第３コイル２１と第４コイル２３との間に介在する第３絶縁層１０８とを含んでいる。また、第３コイル２１と第１インダクタ部１０の第２コイル１５との間には、第２絶縁層１０６が介在している。第３コイル２１及び第４コイル２３は、一端を開放した略矩形の環状部分を有している。

第３コイル２１の一端は、素体１の第１側面１ａ上に露出して第２入力端子７に接続されている。第４コイル２３の一端は素体１の第２側面１ｂ上に露出して第２出力端子９に接続されている。第４コイル２３の他端は第３コイル２１の他端に接続されている。

第３コイル２１の他端及び第４コイル２３の他端は、素体１の外表面上において露出している。より具体的には、第３及び第４コイル２１，２３の他端は素体１の第２端面１ｄ上に露出しており、第３及び第４コイル２１，２３の露出部は第２外部導体２２に接続されている。これにより、第３コイル２１の他端と第４コイル２３の他端とは、第２外部導体２２を通して電気的に接続されることとなる。なお、第３コイル２１と第４コイル２３とは、外部導体２２を通してではなく、素体１内部に形成されたスルーホール導体等を通して接続されるとしてもよい。

先に述べたように、第１コイル１３は、一端を開放した略矩形の環状部分を有している。以下、図１（ｂ）に示されるように、この環状部分によって囲まれる略矩形の領域を第１コイル１３の内部領域（第１コイル内の領域）１３ａと言う。第２〜第４コイル１５，２１，２３についても同様に、環状部分によって囲まれる領域を第２〜第４コイル１５，２１，２３の内部領域１５ａ，２１ａ，２３ａという。

第１コイル１３の内部領域１３ａと、第２コイル１５の内部領域１５ａと、第３コイル２１の内部領域２１ａと、第４コイル２３の内部領域２３ａとは、コイル積層方向、すなわち第１〜第４コイル１３，１５，２１，２３の積層方向から見て、少なくとも一部が重なるように配置されている。本実施形態においては、第１〜第４コイル１３，１５，２１，２３の内部領域１３ａ，１５ａ，２１ａ，２３ａは全体的に相互に重なっている。なお、実効的な正の磁気結合を行うためには、重なる部分の面積は、第１〜第４コイル１３，１５，２１，２３の内部領域１３ａ，１５ａ，２１ａ，２３ａそれぞれの面積の約５０％以上であることが好ましい。

第１〜第４コイル１３，１５，２１，２３は、第１及び第２入力端子３，７に差動信号を印加した場合に、第１〜第４コイル１３，１５，２１，２３において発生する磁界の向きが同一の向きとなるように配置されている。

より具体的には、第１〜第４コイル１３，１５，２１，２３は、第１入力端子３に正相信号が入力され、且つ、第２入力端子７に逆相信号が入力された場合、コイル積層方向から見て矢印Ａ方向、すなわち反時計回りに属する方向に電流が流れるように配置されている。矢印Ａ方向に電流が流れると、第１〜第４コイル１３，１５，２１，２３の内部領域１３ａ，１５ａ，２１ａ，２３ａでは矢印Ｅ方向に磁界がそれぞれ生じる。第１〜第４コイル１３，１５，２１，２３の内部領域１３ａ，１５ａ，２１ａ，２３ａは重なり合っているため、第１〜第４コイル１３，１５，２１，２３は互いに磁界を強め合うこととなる。このように磁界を強め合う状態を「正の磁気結合状態」という。

バリスタ領域１ｃｉは、第１サージ吸収部３０及び第２サージ吸収部４０を含んでいる。第１及び第２サージ吸収部３０，４０はバリスタである。第１サージ吸収部３０は、第１外部導体１４に接続された第１内部電極３１と、基準端子１１に接続された第２内部電極３２と、第１内部電極３１及び第２内部電極３２間に介在する第１サージ吸収層１００とを有している。

第１内部電極３１は、第１の電極部分４１と第２の電極部分４２とを含んでいる。第２の電極部分４２は、第１の電極部分４１から素体１の第１端面１ｃ上に露出するように引き出されており、引き出し導体として機能する。第１端面１ｃ上に露出した第２の電極部分４２は第１外部導体１４に接続される。第１の電極部分４１は、第２の電極部分４２を通して第１外部導体１４と電気的に接続される。

第２内部電極３２は、第１の電極部分４３と第２の電極部分４４とを含んでいる。第２の電極部分４４は、第１の電極部分４３から素体１の第１側面１ａ上に露出するように引き出されており、引き出し導体として機能する。第１側面１ａ上に露出した第２の電極部分４４は基準端子１１に接続される。第１の電極部分４３は、第２の電極部分４４を通して基準端子１１と電気的に接続される。

第２サージ吸収部４０は、第２外部導体２２に接続された第３内部電極３３と、基準端子１１に接続された第４内部電極３４と、第３内部電極３３及び第４内部電極３４間に介在する第２サージ吸収層１０２とを有している。

第３内部電極３３は、第１の電極部分４５と第２の電極部分４６とを含んでいる。第２の電極部分４６は、第１の電極部分４５から素体１の第２端面１ｄ上に露出するように引き出されており、引き出し導体として機能する。第２端面１ｄ上に露出した第２の電極部分４６は第２外部導体２２に接続される。第１の電極部分４５は、第２の電極部分４６を通して第２外部導体２２と電気的に接続される。

第４内部電極３４は、第１の電極部分４８と第２の電極部分４９とを含んでいる。第２の電極部分４９は、第１の電極部分４８から素体１の第２側面１ｂに露出するようにそれぞれ引き出されており、引き出し導体として機能する。第２側面１ｂ上に露出した第２の電極部分４９は基準端子１１に接続される。第１の電極部分４８は、第２の電極部分４９を通して基準端子１１と電気的に接続される。

インダクタ領域１ｃｎは、ＺｎＯを主成分とするセラミック材料から構成される。インダクタ領域１ｃｎを構成する半導体セラミック材料は、ＺｎＯのほか、添加物として希土類（例えば、Ｐｒ）、Ｋ、Ｎａ、Ｃｓ、Ｒｂ等の金属元素を含有していてもよい。なかでも、希土類を添加すると特に好ましい。希土類の添加により、インダクタ領域１ｃｎとバリスタ領域１ｃｉとの体積変化率の差を容易に低減することができる。

また、インダクタ領域１ｃｎには、バリスタ領域１ｃｉとの接合性の向上を目的として、Ｃｒ、ＣａやＳｉが更に含まれていてもよい。インダクタ領域１ｃｎ中に含まれるこれらの金属元素は、金属単体や酸化物等の種々の形態で存在することができる。インダクタ領域１ｃｎに含まれる添加物の好適な含有量は、当該インダクタ領域１ｃｎに含まれるＺｎＯの総量中、０．０２ｍｏｌ％以上２ｍｏｌ％以下であると好ましい。これらの金属元素の含有量は、例えば、誘導結合高周波プラズマ発光分析装置（ＩＣＰ）を用いて測定することができる。

インダクタ領域１ｃｎは、バリスタ領域１ｃｉに含まれるＣｏを実質的に含有していないものである。ここで、「実質的に含有していない」状態とは、これらの元素を、インダクタ領域１ｃｎを形成する際に原料として意図的に含有させなかった場合の状態をいうものとする（重量％で１％以下とする）。例えば、バリスタ領域１ｃｉからインダクタ領域１ｃｎへの拡散等によって、意図せずにこれらの元素が含まれる場合は、「実質的に含有していない」状態に該当する。なお、インダクタ領域１ｃｎは、更なる特性の向上等を目的として、その他の金属元素等を更に含んでいてもよい。第１〜第４コイル１３，１５，２１，２３に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。

バリスタ領域１ｃｉは、ＺｎＯを主成分とする半導体セラミック材料から構成されている。このセラミック材料中には、添加物として、希土類及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏが更に含まれている。すなわち、バリスタ領域１ｃｉは、閾値以上の電圧が印加された場合には抵抗値が急激に減少する半導体セラミック材料からなり、希土類に加えてＣｏを含むこととなる。バリスタ領域１ｃｉをこのような材料から構成することにより、バリスタ領域１ｃｉに含まれる第１サージ吸収部３０では、そのクランプ電圧が第１入力端子に入力された信号の電圧よりも高くなる。第１及び第２サージ吸収部３０，４０の第１及び第２サージ吸収層１００，１０２は、バリスタ領域１ｃｉと同一の材料により形成される。

よって、第１及び第２サージ吸収層１００，１０２は、優れた電圧非直線特性、すなわちバリスタ特性を有し、且つ、高い誘電率（ε）を有するものとなる。バリスタ領域１ｃｉを構成する半導体セラミック材料は、添加物としてＡｌを更に含んでいてもよい。Ａｌを含む場合、バリスタ領域１ｃｉは低抵抗となる。添加物として含まれる希土類は、Ｐｒであってもよい。

これらの添加物としての金属元素は、バリスタ領域１ｃｉにおいて、金属単体や酸化物等の形態で存在することができる。なお、バリスタ領域１ｃｉは、更なる特性の向上を目的として、添加物として上述したもの以外の金属元素等（例えば、Ｃｒ、Ｃａ、Ｓｉ、Ｋ等）を更に含有していてもよい。第１〜第４内部電極３１，３２，３３，３４に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。

絶縁領域１ｘの構成材料は特に限定されず、種々のセラミック材料等を適用可能である。バリスタ領域１ｃｉからの剥離を低減する観点からは、バリスタ領域１ｃｉと同様にＺｎＯを主成分として含む材料が好ましい。

第１及び第２入力端子３，７、第１及び第２出力端子５，９、基準端子１１、及び第１及び第２外部導体１４，２２は、第１〜第４コイル１３，１５，２１，２３や第１〜第４内部電極３１，３２，３３，３４を構成しているＰｄ等の金属と電気的に良好に接続できる金属材料からなるものであることが好ましい。例えば、Ａｇは、Ｐｄからなる第１〜第４コイル１３，１５，２１，２３や第１〜第４内部電極３１，３２，３３，３４との電気的な接続性が良好な材料であり、しかも素体１の端面に対する接着性が良好であることから、外部電極用の材料として好適である。

第１及び第２入力端子３，７、第１及び第２出力端子５，９、基準端子１１、及び第１及び第２外部導体１４，２２の表面には、Ｎｉめっき層（図示省略）及びＳｎめっき層（図示省略）等が順に形成されている。このようなめっき層を形成することにより、主としてサージ吸収素子ＳＡ１をはんだリフローにより基板等に搭載する際、はんだ耐熱性やはんだ濡れ性を向上させることができる。

次に、図２及び図３に基づいて、上述した構成を有するサージ吸収素子ＳＡ１の回路（サージ吸収回路）の構成を説明する。図２は、第１実施形態に係るサージ吸収素子の回路構成を説明するための図である。図３は、図２に示された回路構成の等価回路を示す図である。

図２に示されるように、第１サージ吸収部３０は、第１コイル１３と第２コイル１５との第１接続点（第１外部導体１４）と、基準端子１１との間に接続される。第２サージ吸収部４０は、第３コイル２１と第４コイル２３との第２接続点（第２外部導体２２）と、基準端子１１との間に接続される。

第１インダクタ部１０は、第１入力端子３と第１出力端子５との間に接続される。第２インダクタ部２０は、第２入力端子７と第２出力端子９との間に接続される。第１コイル１３の巻き始めは第１入力端子３側となっている。第２コイル１５の巻き始めは第１コイル１３と接続する側（本実施形態においては、外部導体１４側）となっている。第３コイル２１の巻き始めは第４コイル２３と接続する側（本実施形態においては、外部導体２２側）となっている。第４コイル２３の巻き始めは第２出力端子９側となっている。第１〜第４コイル１３，１５，２１，２３は、先に述べたように互いに正の磁気結合状態を有している。

第１インダクタ部１０は、図３に示されるように、第１インダクタンス成分９０、第２インダクタンス成分９１、及び第３インダクタンス成分９２に変換することができる。第１インダクタンス成分９０と第２インダクタンス成分９１とは、第１入力端子３と第１出力端子５との間に直列に接続される。第３インダクタンス成分９２は、直列に接続された第１インダクタンス成分９０及び第２インダクタンス成分９１の接続点と、第１サージ吸収部３０との間に接続される。

第２インダクタ部２０は、第４インダクタンス成分９５、第５インダクタンス成分９６、及び第６インダクタンス成分９７に変換することができる。第４インダクタンス成分９５と第５インダクタンス成分９６とは、第２入力端子７と第２出力端子９との間に直列に接続される。第６インダクタンス成分９７は、直列に接続された第４インダクタンス成分９５及び第５インダクタンス成分９６の接続点と、第２サージ吸収部４０との間に接続される。

ここで、第１〜第４コイル１３，１５，２１，２３の誘導係数をそれぞれＬｚとし、第１コイル１３と第２コイル１５との間、及び第３コイル２１と第４コイル２３と間の結合係数をそれぞれＫｚとし、第１コイル１３と第３コイル２１との間、及び第２コイル１５と第４コイル２３と間の結合係数をそれぞれＫｃとすると、第１，第２，第４，及び第５インダクタンス成分９０，９１，９５，９６の誘導係数は（１＋Ｋｚ＋Ｋｃ）Ｌｚとなり、第３及び第６インダクタンス成分９２，９７の誘導係数は−ＫｚＬｚとなる。

第１サージ吸収部３０は、図３に示されるように、第３インダクタンス成分９２と基準端子１１との間に並列接続される可変抵抗９３及び浮遊容量成分９４に変換することができる。第２サージ吸収部４０は、第６インダクタンス成分９７と基準端子１１との間に並列接続される可変抵抗９８及び浮遊容量成分９９に変換することができる。可変抵抗９３，９８は、通常は抵抗値が大きく、高圧サージが印加されると抵抗値が小さくなる。第１及び第２サージ吸収部３０，４０において、小振幅の高速信号に対しては、浮遊容量成分９４，９９のみで近似することができる。

図３に示されるサージ吸収素子ＳＡ１の影像インピーダンスＺｄｉｎは、下記（１）式にて表される。ここで、第１及び第２サージ吸収部３０，４０の浮遊容量成分９４，９９の容量をそれぞれＣｚとしている。

（１）式において、下記（２）式を満たすように結合係数Ｋｚ，Ｋｃを設定すれば、影像インピーダンスＺｄｉｎは周波数に依存しなくなる。結合係数Ｋｚ，Ｋｃを下記（２）式に設定した上で、下記（３）式を満たすように誘導係数Ｌｚを設定すれば、影像インピーダンスＺｄｉｎとサージ吸収素子ＳＡ１が挿入される信号ラインの特性インピーダンスＺｄｏとを整合させることができる。

上記（２）式及び（３）式からも分かるように、結合係数Ｋｚ，Ｋｃを任意に選べるため、柔軟性の高い回路設計が可能となる。

第１〜第４コイル１３，１５，２１，２３は互いに正の磁気結合状態を有しているので、結合係数Ｋｚ，Ｋｃは正の値となる。よって、第１〜第４コイル１３，１５，２１，２３が正の磁気結合状態を有さない場合、すなわち結合係数Ｋｚ，Ｋｃが共にゼロである場合と比べて、上記（２）式から、誘導係数Ｌｚを小さくできることがわかる。したがって、第１〜第４コイル１３，１５，２１，２３の長さを短くすることが可能となる。このように、本実施形態によれば、サージ吸収素子を小型なものとすることができる。

ところで、図４に示されるように、第１及び第２サージ吸収部３０，４０は浮遊インダクタンス成分６２，６７も含んでいる。可変抵抗９３，９８の抵抗値は、通常の状態では大きく、高圧サージが印加されると小さくなる。しかしながら、浮遊容量成分９４，９９及び浮遊インダクタンス成分６２，６７が存在するために、入力信号として高速信号を扱う半導体デバイスの入力側にサージ吸収素子ＳＡ１を付加した場合には、浮遊容量成分９４，９９及び浮遊インダクタンス成分６２，６７が高速信号の劣化の原因となることがある。したがって、高速信号を扱う回路にサージ吸収素子ＳＡ１を適用するためには、浮遊容量成分９４，９９だけでなく浮遊インダクタンス成分６２，６７の影響も小さくする方が好ましい。

図３に示される等価回路からも分かるように、負性誘導係数を持つ第３及び第６インダクタンス成分９２，９７を利用すると、第１及び第２サージ吸収部３０，４０の浮遊インダクタンス成分６２，６７をキャンセルすることができる。よって、サージ吸収素子ＳＡ１に浮遊容量成分９４，９９及び浮遊インダクタンス成分６２，６７が含まれていても、影像インピーダンスＺｄｉｎを特性インピーダンスＺｄｏに整合させることができる。なお、浮遊インダクタンス成分６２、６７の誘導係数をＬｅとすると、影像インピーダンスｄｉｎは、下記（４）式で表されるので、それぞれの係数を下記（５）式を満たすように設定すれば、第１及び第２サージ吸収部３０，４０の浮遊インダクタンス成分６２，６７もキャンセルすることができる。

このように、本実施形態によれば、サージ吸収素子ＳＡ１を、半導体デバイス等を高圧の静電気から保護しつつ、高速信号に対してもインピーダンス整合に優れたサージ吸収素子とすることができる。本実施形態のサージ吸収素子では、影像インピーダンスＺｄｉｎと特性インピーダンスＺｄｏとを±１０％以内の誤差で整合可能であることが実験により確認されている。

次に、第１実施形態に係るサージ吸収素子に含まれる素体の構成をより具体的に説明する。図５は、第１実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。

図５に示されるように、素体１は、絶縁体層２９と、第１サージ吸収部３０及び第２サージ吸収部４０と、絶縁体層２８と、第２インダクタ部２０と、第１インダクタ部１０と、保護層５０とが下方から順に積層された構造を呈している。

保護層５０は、セラミック材料からなる層であり、第１インダクタ部１０及び第２インダクタ部２０を保護する。保護層５０の構成材料は特に限定されず、種々のセラミック材料等を適用可能であるが、剥離を低減する観点からは、インダクタ層１７，１９，２５，２７と同様にＺｎＯを主成分として含む材料が好ましい。

第１のインダクタ部１０の第１コイル１３はインダクタ層１７上に形成され、第２コイル１５はインダクタ層１９上に形成されている。第２のインダクタ部２０の第３コイル２１はインダクタ層２５上に形成され、第４コイル２３はインダクタ層２７上に形成されている。インダクタ層１７は図１に示した第１絶縁層１０４として、インダクタ層１９は第２絶縁層１０６として、インダクタ層２５は第３絶縁層１０８としてそれぞれ機能する。インダクタ層１７，１９，２５，２７は、ＺｎＯを主成分とするセラミック材料から構成されている。第１〜第４コイル１３，１５，２１，２３が形成されたインダクタ層１７，１９，２５，２７により、図１に示されるようなインダクタ領域１ｃｎが形成される。

第１及び第２インダクタ部１０，２０と第１及び第２サージ吸収部３０，４０との間には、内部導体が形成されていない複数の絶縁体層（ダミー層）２８が位置している。絶縁体層２８の構成材料は特に限定されず、種々のセラミック材料等を適用可能であるが、剥離を低減する観点から、インダクタ層１７，１９，２５，２７やサージ吸収層３５，３７と同様にＺｎＯを主成分として含む材料が好ましい。

第１サージ吸収部３０の第１内部電極３１と第２サージ吸収部４０の第３内部電極３３とは、バリスタ層３５上に形成されている。第１サージ吸収部３０の第２内部電極３２と第２サージ吸収部４０の第４内部電極３４とは、バリスタ層３７上に形成されている。バリスタ層３５の、第１内部電極３１及び第２内部電極３２に挟まれた部分は、図１に示した第１サージ吸収層１００として機能し、第３内部電極３３及び第４内部電極３４に挟まれた部分は第２サージ吸収層１０２として機能する。バリスタ層３５，３７は、ＺｎＯを主成分とする半導体セラミック材料から構成されている。この半導体セラミック材料中には、ＣＯが更に含まれている。

また、バリスタ層３５とバリスタ層３７との間に、内部導体が形成されていない絶縁体層が位置していてもよい。バリスタ層３５，３７は、ＺｎＯを主成分とするセラミック材料から構成されている。第１〜第４内部電極３１，３２，３３，３４が形成されたバリスタ層３５，３７により、図１に示されるようなバリスタ領域１ｃｉが形成される。

次に、図６を参照して第１実施形態に係るサージ吸収素子ＳＡ１を製造する方法について説明する。図６は、第１実施形態に係るサージ吸収素子を製造する工程を説明するためのフロー図である。

サージ吸収素子ＳＡ１の製造においては、まず、インダクタ層１７，１９，２５，２７、及び、バリスタ層３５，３７の原料となるセラミック材料を含むペーストを製造する（ステップＳ１０１）。具体的には、バリスタ層３５，３７形成用のペーストは、主成分であるＺｎＯに対し、添加物として、希土類（例えば、Ｐｒ）及びＢｉからなる群より選ばれる少なくとも一種の元素及びＣｏのほか、必要に応じてＡｌ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ等を、焼成後に所望の含有量となるように加え、これらのバインダー等を添加して混合することにより調製することができる。この場合の金属元素は、例えば、酸化物として添加することができる。

インダクタ層１７，１９，２５，２７形成用のペーストは、主成分であるＺｎＯに対し、必要に応じて、添加物として希土類、Ｂｉ等の金属元素を加え、更にこれらにバインダー等を添加して混合することによって調製可能である。インダクタ層１７，１９，２５，２７形成用のペーストには、バリスタ層３５，３７形成用のペーストとは異なり、Ｃｏは添加しない。上記金属元素は、例えば、酸化物、シュウ酸塩、炭酸塩等の化合物の形態で添加することもできる。この場合、化合物の添加量は、後述するような焼成を行った後の素体１において、金属元素が上述したような所望の含有量となるように調整する。

製造したペーストを、プラスチックフィルム等の上にドクターブレード法等により塗布した後に乾燥させ、セラミック材料からなるグリーンシートを形成する（ステップＳ１０２）。これにより、インダクタ層１７，１９，２５，２７形成用のグリーンシート（以下、「インダクタシート」という）、及び、バリスタ層３５，３７形成用のグリーンシート（以下、「バリスタシート」という）を、それぞれ所要の枚数ずつ得る。上記グリーンシートの形成において、プラスチックフィルム等は、塗布・乾燥後すぐに各シートから剥離してもよく、後述する積層の直前に剥離してもよい。また、グリーンシートの形成工程においては、インダクタシート及びバリスタシートと同様の方法で、ＺｎＯを含む絶縁体層２８，２９及び保護層５０形成用のグリーンシートを形成する。

次に、インダクタシート又はバリスタシートの上に、第１〜第４コイル１３，１５，２１，２３又は第１〜第４内部電極３１，３２，３３，３４を形成するための導体ペーストを、それぞれのシートに対して所望のパターンとなるようにスクリーン印刷する（ステップＳ１０３）。これにより、所望のパターンを有する導体ペースト層が設けられた各シートを得る。例えば、導体ペーストとしては、ＰｄやＡｇ−Ｐｄ合金を主成分として含む導体ペーストが挙げられる。

続いて、絶縁体層２９と、第１〜第４内部電極３１，３２，３３，３４にそれぞれ対応する導体ペースト層が設けられたバリスタシートとを、順次積層する（ステップＳ１０４）。続いて、この上に、絶縁体層２８と、第１〜第４コイル１３，１５，２１，２３にそれぞれ対応する導体ペースト層が設けられたインダクタシートと、を順次積層する（ステップＳ１０５）。更に、これらの積層構造の上に、保護層５０形成用のグリーンシートを更に重ね、これらを圧着することにより、素体１の前駆体である積層体を得る。

その後、得られた積層体を、所望のサイズとなるようにチップ単位に切断した後、このチップを、所定温度（例えば、１０００〜１４００℃）で焼成して、素体１を得る（ステップＳ１０６）。続いて、得られた素体１の表面からその内部にＬｉを拡散させる。ここでは、得られた素体１の表面にＬｉ化合物を付着させた後、熱処理等を行う。Ｌｉ化合物の付着には、密閉回転ポットを用いることができる。Ｌｉ化合物としては、特に限定されないが、熱処理することによりＬｉが素体１の表面から第１〜第４コイル１３，１５，２１，２３や第１〜第４内部電極３１，３２，３３，３４の近傍にまで拡散できる化合物であり、例えば、Ｌｉの酸化物、水酸化物、塩化物、硝酸塩、ホウ酸塩、炭酸塩及びシュウ酸塩等が挙げられる。なお、サージ吸収素子ＳＡ１の製造において、このＬｉ拡散の工程は必ずしも必須ではない。

そして、このＬｉ拡散された素体１の側面に、銀を主成分とするペーストを転写した後に焼き付けた後、更にめっきを施すことによって、第１及び第２入力端子３，７、第１及び第２出力端子５，９、基準端子１１、及び第１及び第２外部導体１４，２２をそれぞれ形成し、サージ吸収素子ＳＡ１を得る（ステップＳ１０７）。めっきは、電気めっきにより行うことができ、例えば、ＣｕとＮｉとＳｎ、ＮｉとＳｎ、ＮｉとＡｕ、ＮｉとＰｄとＡｕ、ＮｉとＰｄとＡｇ、又は、ＮｉとＡｇ等を用いることができる。

以上のように、本第１実施形態では、第１及び第２入力端子３，７には逆相の信号が入力される。第１入力端子３に信号が入力された場合、第１サージ吸収部３０のクランプ電圧は、入力された信号の電圧よりも高く設定されているので、第１サージ吸収部３０は高抵抗に見えることとなる。その結果、第１コイル１３及び第２コイル１５を介して第１出力端子５に信号が伝達される。第１入力端子３に入力される信号にサージが含まれる場合には、サージの高い電圧は、第１サージ吸収部３０のクランプ電圧を超えるので、基準端子１１にクランプされる。

また、第２入力端子７に第１入力端子３への入力信号とは逆相の信号が入力された場合、第３コイル２１及び第４コイル２３を介して第２出力端子９に信号が伝達される。第２入力端子７に入力される信号にサージが含まれる場合には、サージの高い電圧は、第２サージ吸収部４０のクランプ電圧を超えるので、基準端子１１にクランプされる。

一方、第1コイル１３、容量成分を有する第1サージ吸収部３０、第２コイル１５は、Ｔ型のローパスフィルタを構成している。第３コイル２１、容量成分を有する第２サージ吸収部４０、第４コイル２３もまた、Ｔ型のローパスフィルタを構成している。ローパスフィルタの影像インピーダンスは、信号通過帯域では一定であるが、遮断周波数以上では大きく変動する。遮断周波数はＬＣ定数によって決まるため、高速信号に含まれる高次高調波成分は、インピーダンス不整合の場合に反射してしまうおそれがある。高い周波数の信号を反射させずに伝達するためには、インピーダンス整合されている周波数帯域を広げることが好ましい。

影像インピーダンスはコイルの結合係数に依存した周波数特性を有するため、第１〜第４コイル１３，１５，２１，２３間の結合係数をそれぞれ適切に設定することにより、周波数に依存しない影像インピーダンスＺｄｉｎを得ることができる。また、第１〜第４コイル１３，１５，２１，２３の誘導係数を適切に設定することにより、第１及び第２サージ吸収部３０，４０の浮遊容量成分の影響をキャンセルすることができる。

このように、周波数に依存せず、且つ、第１及び第２サージ吸収部３０，４０の浮遊容量成分の影響がキャンセルされた影像インピーダンスと、サージ吸収素子が挿入される信号ラインの特性インピーダンスとを整合させることにより、高速信号の反射を抑制し、広帯域にわたって周波数特性の平坦な影像インピーダンスを実現することが可能となる。

また、本第１実施形態では、第１及び第２入力端子に差動信号を印加した場合に、第１、第２、第３及び第４コイルは、互いに正の磁気結合状態を有している。すなわち、各コイルで発生する磁界は強め合う。よって、第１〜第４コイル１３，１５，２１，２３の実効的なインダクタンスを大きくすることができ、換言すれば、所望のインダクタンスを得るために必要な第１〜第４コイル１３，１５，２１，２３の寸法を小さくすることができる。この結果、サージ吸収素子ＳＡ１の小型化を図ることができる。

また、第１及び第２サージ吸収層１００，１０２はバリスタ層３７により形成されており、かかるバリスタ層３７はＺｎＯを主成分とし、添加物としてＣｏを含む半導体セラミック材料から構成されている。そのため、第１及び第２サージ吸収層１００，１０２は、優れた電圧非直線特性、すなわちバリスタ特性を有し、且つ、高い誘電率を有するものとなる。その結果、第１及び第２サージ吸収部３０，４０を、印加される耐圧が閾値を越えた場合に、大きなサージ電圧を基準端子１１に流すことが可能なバリスタとすることができる。

本第１実施形態では、第１〜第４コイル１３，１５，２１，２３の間に第１〜第３絶縁層１０４，１０６，１０８を有している。第１〜第３絶縁層１０４，１０６，１０８はインダクタ層１７，１９，２５により形成されており、かかるインダクタ層１７，１９，２５は、ＺｎＯを主成分とし、添加物としてＣｏを実質的に含有しないセラミック材料から構成されている。このような材料は、インダクタの構成材料として十分な程度に高い抵抗率を有している。具体的には、インダクタ材料として好適な１ＭΩを超える抵抗率を有するものとなり易い。このため、第１〜第３絶縁層１０４，１０６，１０８を介在した第１〜第４コイル１３，１５，２１，２３は、磁気的により強く結合することとなり、優れたインダクタ特性を発揮し得るものとなる。

また、第１〜第４コイル１３，１５，２１，２３は、その内部領域１３ａ，１５ａ，２１ａ，２３ａがコイル積層方向から見て相互に重なり合っている。このため、第１〜第４コイルに電流を流したとき、第１〜第４コイル１３，１５，２１，２３を磁気的に結合させることができる。また、第１〜第４コイル１３，１５，２１，２３は、第１及び第２入力端子３，７に差動信号を印加したときに、第１〜第４コイル１３，１５，２１，２３において発生する磁界の向きが同一となるように形成されている。したがって、第１〜第４コイル１３，１５，２１，２３は互いに正の磁気結合状態を確実に有することとなるため、第１〜第４コイル１３，１５，２１，２３の誘導係数を、第１〜第４コイル１３，１５，２１，２３が正の磁気結合状態を有さないときのそれと比べて確実に小さくすることができる。この結果、サージ吸収素子の小型化をより確実に図ることができる。

本第１実施形態では、直方体の素体１の第１側面１ａに上第１及び第２入力端子３，７を形成し、素体１の第２側面１ｂ上に第１及び第２出力端子５，９を形成することにより、第１及び第２入力端子３，７と、第１及び第２出力端子５，９とを外部回路に接続することが容易となる。第１側面１ａと第２側面１ｂとは対向しているので、第１及び第２入力端子３，７と第１及び第２出力端子５，９との対応付けが容易となる。その結果、端子の接続間違いを未然に防ぐことができる。

本第１実施形態では、素体１の第１端面１ｃ上に第１コイル１３の他端と第２コイル１５の他端とを接続する第１外部導体１４が形成され、第２端面１ｄ上に第３コイル２１の他端と第４コイル２３の他端とを接続する第２外部導体１４が形成されている。このように接続に外部導体を用いることにより、第１コイル１３と第２コイル１５、及び第３コイル２１と第４コイル２３の接続を容易且つ確実に行うことができる。

本第１実施形態では、第１及び第２入力端子３，７間及び第１及び第２出力端子５，９間に基準端子１１が配置されている。この場合、基準端子１１は素体１の外表面上に形成されているので、基準端子１１を接地することが容易となる。また、第１及び第２入力端子３，７間、又は、第１及び第２出力端子５，９間に基準端子１１を配置することで、第１入力端子３と第２入力端子７、又は、第１出力端子５と第２出力端子９との間に不要な結合が発生してインピーダンス整合が悪化することを未然に防止することができる。

（第２実施形態）
次に、第２実施形態に係るサージ吸収素子ＳＡ２について説明する。図７は、第２実施形態に係るサージ吸収素子を示す概略斜視図である。第２実施形態に係るサージ吸収素子の回路構成は、図２に示される第１実施形態に係るサージ吸収素子ＳＡ１の回路構成と同一である。

第２実施形態に係るサージ吸収素子ＳＡ２は、図７に示されるように、素体１、第１入力端子３、第２入力端子７、第１出力端子５、第２出力端子９、及び一対の基準端子１１を備えている。第２実施形態に係るサージ吸収素子ＳＡ２は、外部導体を備えていない点で第１実施形態に係るサージ吸収素子ＳＡ１と相違する。

サージ吸収素子ＳＡ２の素体１は、直方体形状を呈しており、例えば、長さが１ｍｍ程度に設定され、幅が０．５ｍｍ程度に設定され、高さが０．３ｍｍ程度に設定されている。一対の基準端子１１は、素体１の第１端面１ｃ及び第２端面１ｄに対向して形成されている。第１入力端子３及び第２入力端子７は第１側面１ａに形成されており、第１側面１ａと対向する第２側面１ｂには第１出力端子５及び第２出力端子９が形成されている。第１入力端子３と第１出力端子５とは、互いに対向するようにそれぞれ形成されている。同様に、第２入力端子７及び第２出力端子９も、互いに対向するようにそれぞれ形成されている。

図８は、第２実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。第２実施形態に係るサージ吸収素子ＳＡ２では、第１インダクタ部１０の第２コイル１５及び第２インダクタ部２０の第４コイル２３が共にインダクタ層７４上に形成され、第１インダクタ部１０の第１コイル１３及び第２インダクタ部２０の第３コイル２１が共にインダクタ層７５上に形成されている点で、第１実施形態に係るサージ吸収素子ＳＡ１と相違する。

第１コイル１３は、その一端が素体１の第１側面１ａに露出するように、インダクタ層７５の一辺に引き出されている。第１コイル１３の一端は、第１入力端子３に接続される。第２コイル１５の一端は、素体１の第２側面１ｂに露出するように、インダクタ層７４の一辺に引き出されている。第２コイル１５の一端は、第１出力端子５に接続される。第１コイル１３の他端と第２コイル１５の他端とは、スルーホール導体４を通して接続されている。

第３コイル２１の一端は、素体１の第１側面１ａに露出するように、インダクタ層７５の一辺に引き出されている。第３コイル２１の一端は、第２入力端子７に接続される。第４コイル２３の一端は、素体１の第２側面１ｂに露出するように、インダクタ層７４の一辺に引き出されている。第４コイル２３の一端は、第２出力端子９に接続されている。第３コイル２１の他端と第４コイル２３の他端とは、スルーホール導体６を通して接続されている。

インダクタ層７４，７５において、第１コイル１３の内部領域１３ａ及び第２コイル１５の内部領域１５ａは、コイル積層方向から見て相互に重なり合っている。第３コイル２１の内部領域２１ａ及び第４コイル２３の内部領域２３ａもまた、コイル積層方向から見て相互に重なり合っている。第１コイル１３及び第３コイル２１は、コイル積層方向から見て互いに隣り合う部分１３ｂ，２１ｂをそれぞれ含んでいる。第２コイル１５及び第４コイル２３もまた、コイル積層方向から見て互いに隣り合う部分１５ｂ，２３ｂをそれぞれ含んでいる。

第１入力端子３に正相信号を入力し、第２入力端子５に逆相信号を入力した場合、第１及び第２コイル１３，１５には、コイル積層方向から見て矢印Ｂ方向、すなわち時計回りに属する方向に電流が流れる。よって、第１及び第２コイル１３，１５は互いに磁界を強め合うこととなる。第３及び第４コイル２１，２３には、コイル積層方向から見て矢印Ｃ方向、すなわち反時計回りに属する方向に電流が流れる。よって、第３及び第４コイル２１，２３は互いに磁界を強め合うこととなる。

第１及び第２コイル１３，１５には矢印Ｂ方向に電流が流れ、第３及び第４コイル２１，２３には矢印Ｃ方向に電流が流れるため、第１コイル１３及び第３コイル２１の互いに隣り合う部分１３ｂ，２１ｂでは、電流は同方向に流れることとなる。第２コイル１５及び第４コイル２３の互いに隣り合う部分１５ｂ，２３ｂにおいても、電流は同方向に流れることとなる。したがって、第１コイル１３と第３コイル１５との間、及び第２コイル１５と第４コイル２３との間では、互いに磁界を強め合うこととなる。このようにして、第１〜第４コイル１３，１５，２１，２３は互いに正の磁気結合状態を有することとなる。

第１サージ吸収部３０の第１内部電極３１及び第２サージ吸収部４０の第３内部電極３３は、サージ吸収層６５上に形成されている。第１サージ吸収部３０の第２内部電極３２及び第２サージ吸収部４０の第４内部電極３４は、サージ吸収層６７上に形成されている。

第１内部電極３１及び第３内部電極３３は、それぞれ略長方形状を有している。第１内部電極３１は、第１コイル１３の他端及び第２コイル１５の他端と、スルーホール導体４を通して電気的に接続されている。第３内部電極３３は、第３コイル２１の他端及び第４コイル２３の他端と、スルーホール導体６を通して電気的に接続されている。

第２内部電極３２と第４内部電極３４とは、一体に形成されている。一体形成された第２及び第４内部電極３２，３４は、素体１の長手方向に沿って延びるストレートライン型のパターンを有しており、素体１の第１及び第２端面１ｃ，１ｄに露出するようにそれぞれ引き出されている。第２内部電極３２及び第４内部電極３４は、基準端子１１に電気的に接続されている。

第１内部電極３１と第２内部電極３２とは、コイル積層方向から見て相互に重なり合う部分３１ａ，３２ａをそれぞれ含んでいる。したがって、この相互に重なり合う部分３１ａ，３２ａに挟まれたサージ吸収層６５の部分が、第１サージ吸収層として機能する。第３内部電極３３と第４内部電極３４とは、サージ吸収層６５，６７の積層方向から見て相互に重なり合う部分３３ａ，３４ａをそれぞれ含んでいる。したがって、この相互に重なる部分３３ａ，３４ａに挟まれたサージ吸収層６５の部分が、第２サージ吸収層として機能する。

以上のように、本第２実施形態においても、第１実施形態と同様に、第１及び第２サージ吸収部３０，４０の他に、第１及び第２インダクタ部３０，４０を備えている。第１及び第２サージ吸収部３０，４０が作動するときには、第１及び第２インダクタ部１０，２０も作動することとなる。したがって、第１〜第４コイル１３，１５，２１，２３間の結合係数と、第１〜第４コイル１３，１５，２１，２３の誘導係数とを適切な値とした場合、周波数に依存しない影像インピーダンスＺｄｉｎを得ることができると共に、影像インピーダンスと特性インピーダンスとを整合させることができる。

（第３実施形態）
次に、第３実施形態に係るサージ吸収素子について説明する。図９は、第３実施形態に係るサージ吸収素子の回路（サージ吸収回路）の構成を説明するための図である。図１０は、図９に示された回路構成の等価回路を示す図である。第３実施形態に係るサージ吸収素子ＳＡ３の回路構成は、第１キャパシタ６０及び第２キャパシタ７０を備える点で、図２に示される第１実施形態に係るサージ吸収素子ＳＡ１及び第２実施形態に係るサージ吸収素子ＳＡ２の回路構成と相違する。

第１キャパシタ６０は、図９及び図１０に示されるように、第１入力端子３と第１出力端子５との間に介在している。第１キャパシタ６０の一端は第１入力端子３に接続され、他端は第１出力端子５に接続されている。第２キャパシタ７０は、第２入力端子７と第２出力端子９との間に介在している。第２キャパシタ７０の一端は第２入力端子７に接続され、他端は第１出力端子９に接続されている。

図９に示されたサージ吸収素子ＳＡ３の影像インピーダンスＺｄｉｎは、下記（６）式にて表される。ここで、第１及び第２キャパシタ６０，７０の容量をそれぞれＣｓとしている。

（６）式において、下記（７）式を満たすように第１及び第２キャパシタ６０，７０の容量Ｃｓを設定すれば、影像インピーダンスＺｄｉｎは周波数に依存しなくなる。第１及び第２キャパシタ６０，７０の容量Ｃｓを下記（７）式に設定した上で、下記（８）式に示すように各内部導体の誘導係数Ｌｚを設定すれば、影像インピーダンスＺｄｉｎと特性インピーダンスＺｄｏとを整合させることができる。

上記（７）式及び（８）式からも分かるように、結合係数Ｋｚを任意に選べるため、柔軟性の高い回路設計が可能となる。

ところで、高速信号を扱う回路にサージ吸収素子ＳＡ３を適用するためには、図１０に示される浮遊容量成分９４，９９だけでなく、図４に示される第１及び第２サージ吸収部３０，４０の浮遊インダクタンス成分６２，６７の影響も小さくする方が好ましい。負性誘導係数を持つ第３インダクタンス成分９２，９７を利用すると、図１０に示される等価回路からも分かるように、第１及び第２サージ吸収部３０，４０の浮遊インダクタンス成分６２，６７をキャンセルすることができるが、見かけ上、磁気結合が小さくなった状態と同じになる。そのため、結合係数Ｋｚ，Ｋｃ及び誘導係数Ｌｚはそのままで、第１及び第２キャパシタ６０，７０の容量Ｃｓを下記（９）式と満たすようにすることが好ましい。

ただし、ＫｚＬｚ≧Ｌｅである。このように設計すると、サージ吸収素子ＳＡ３に浮遊容量成分９４，９９及び浮遊インダクタンス成分６２，６７が含まれていても、影像インピーダンスＺｄｉｎを特性インピーダンスＺｄｏに対してより確実に整合させることができる。

次に、第３実施形態に係るサージ吸収素子に含まれる素体の構成を説明する。図１１は、第３実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。第３実施形態に係るサージ吸収素子ＳＡ３は、第１キャパシタ６０及び第２キャパシタ７０を備える点で、第２実施形態に係るサージ吸収素子ＳＡ２と相違する。

第３実施形態のサージ吸収素子ＳＡ３は、図７に示されたサージ吸収素子ＳＡ２と同じく、素体１、第１入力端子３、第１出力端子５、第２入力端子７、第２出力端子９、及び基準端子１１を備えている。素体１は、図１１に示されるように、第１及び第２サージ吸収部３０，４０と、第１及び第２インダクタ部１０，２０と、第１及び第２キャパシタ６０，７０と、保護層５０とが下方から順に積層された構造を呈している。第１及び第２サージ吸収部３０，４０、第１及び第２インダクタ部１０，２０、及び保護層５０の構成は、第２実施形態に係るサージ吸収素子ＳＡ２と同様である。

第１キャパシタ６０は、第１入力端子３に接続された第５内部電極７１と、第１出力端子５に接続された第６内部電極７２と、第５内部電極７１と第６内部電極７２との間に介在する第１絶縁層とを有している。第５内部電極７１は絶縁体層６４上に形成され、第６内部電極７２は絶縁体層６６上に形成されている。絶縁体層６４のうち、第５内部電極７１と第６内部電極７２との間に挟まれた部分が第１絶縁層となる。

第５内部電極７１は、第１の電極部分７１ａと、第２の電極部分７１ｂとを含んでいる。第１の電極部分７１ａは略矩形状を呈している。第２の電極部分７１ｂは、第１の電極部分７１ａから素体１の第１側面１ａに露出するように引き出され、第１入力端子３に接続されている。第１の電極部分７１ａは、第２の電極部分７１ｂを通して第１入力端子３に電気的に接続されることとなる。第１の電極部分７１ａと第２の電極部分７１ｂとは一体に形成されている。

第６内部電極７２は、第１の電極部分７２ａと、第２の電極部分７２ｂとを含んでいる。第１の電極部分７２ａは、絶縁体層６４，６６の積層方向から見て、第３内部電極７１の第１の電極部分７１ａと相互に重なり合う。第１の電極部分７２ａは、略矩形状を呈している。第２の電極部分７２ｂは、第１の電極部分７２ａから素体１の第２側面１ｂに露出するように引き出され、第１出力端子５に接続されている。第１の電極部分７２ａは、第２の電極部分７２ｂを通して第１出力端子５に電気的に接続されることとなる。第１の電極部分７２ａと第２の電極部分７２ｂとは一体に形成されている。

第２キャパシタ７０は、第２入力端子７に接続された第７内部電極７３と、第２出力端子９に接続された第８内部電極７６と、第７内部電極７３と第８内部電極７６との間に介在する第２絶縁層を有している。第７内部電極７３は絶縁体層６４上に形成され、第８内部電極７６は絶縁体層６６上に形成されている。絶縁体層６４のうち、第７内部電極７３と第８内部電極７６との間に挟まれた部分が第２絶縁層となる。

第７内部電極７３は、第１の電極部分７３ａと、第２の電極部分７３ｂとを含んでいる。第１の電極部分７３ａは、絶縁体層６４，６６の積層方向から見て、後述する第８内部電極７６の第１の電極部分７６ａと相互に重なり合う。第１の電極部分７３ａは、略矩形状を呈している。第２の電極部分７３ｂは、第１の電極部分７３ａから素体１の第１側面１ａに露出するように引き出され、第２入力端子７に接続されている。第１の電極部分７３ａは、第２の電極部分７３ｂを通して第２入力端子７に電気的に接続されることとなる。第１の電極部分７３ａと第２の電極部分７３ｂとは一体に形成されている。

第８内部電極７６は、第１の電極部分７６ａと、第２の電極部分７６ｂとを含んでいる。第１の電極部分７６ａは、絶縁体層６４，６６の積層方向から見て、第７内部電極７３の第１の電極部分７３ａと相互に重なり合う。第１の電極部分７６ａは、略矩形状を呈している。第２の電極部分７６ｂは、第１の電極部分７６ａから素体１の第２側面１ｂに露出するように引き出され、第２出力端子９に接続されている。第１の電極部分７６ａは、第２の電極部分７６ｂを通して第２出力端子９に電気的に接続されることとなる。第１の電極部分７６ａと第２の電極部分７６ｂとは一体に形成されている。

絶縁体層６４，６６は、それぞれセラミック材料からなる層である。絶縁体層６４，６６の構成材料は特に限定されず、種々のセラミック材料等を適用可能であるが、剥離を低減する観点からは、インダクタ層７４，７５と同様にＺｎＯを主成分として含む材料が好ましい。

以上のように、本第３実施形態では、第１及び第２サージ吸収部３０，４０及び第１及び第２インダクタ部１０，２０の他に、第１及び第２キャパシタ６０，７０を備えている。第１及び第２サージ吸収部３０，４０が作動するときには、第１及び第２インダクタ部１０，２０と第１及び第２キャパシタ６０，７０とが作動することとなる。第１及び第２キャパシタ６０，７０は、第１コイル１３と第２コイル１５の磁気結合、及び第３コイル２１と第４コイル２３の磁気結合と同様の働きをもつ。したがって、第１及び第２キャパシタ６０，７０の容量値を適切な値とした場合、第１〜第４コイル１３，１５，２１，２３間の結合係数をフレキシブルに変更することができる。

また、第１〜第４コイル１３，１５，２１，２３が互いに正の磁気結合状態を有するように構成されているので、第１〜第４コイル１３，１５，２１，２３が正の磁気結合状態を有さないときと比べて第１〜第４コイル１３，１５，２１，２３の長さを短くすることが可能となる。

更に、第１及び第２キャパシタ６０，７０は、第５〜第８内部電極７１，７２，７３，７６と絶縁体層６４とを積層することにより形成できるため、形成が容易である。

（第４実施形態）
次に、第４実施形態に係るサージ吸収素子について説明する。図１２は、第４実施形態に係るサージ吸収素子の回路（サージ吸収回路）の構成を説明するための図である。

第４実施形態に係るサージ吸収素子ＳＡ４では、第１コイル１３と第２コイル１５との間、及び第３コイル２１と第４コイル２３と間において、発生する磁界の影響を互いに受けにくくなっている。すなわち、第１コイル１３と第２コイル１５との間、及び第３コイル２１と第４コイル２３との間では磁気結合が非常に小さくなっており、これら２つのコイル間では互いの特性に実質的に影響を及ぼさない。第１コイル１３と第２コイル１５との間、及び第３コイル２１と第４コイル２３との間の結合係数は、互いに影響を及ぼし合わない限り特に限定されないが、０．０１以下とすることが好ましい。

このような回路では、先に述べた（６）式における結合係数Ｋｚを実質的にゼロとみなすことができる。よって、サージ吸収素子ＳＡ４の影像インピーダンスＺｄｉｎは、下記（１０）式にて表される。

上記（１０）式において、下記（１１）式を満たすように第１及び第２キャパシタ６０，７０の容量Ｃｓを設定すれば、影像インピーダンスＺｄｉｎは周波数に依存しなくなる。第１及び第２キャパシタ６０，７０の容量Ｃｓを下記（１１）式に設定した上で、下記（１２）式に示すように各内部導体の誘導係数Ｌｚを設定すれば、影像インピーダンスＺｄｉｎを特性インピーダンスＺｄｏに整合させることができる。

次に、図１３に基づいて、第４実施形態に係るサージ吸収素子の構成を説明する。図１３は、第４実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。第４実施形態に係るサージ吸収素子は、第１インダクタ部１０及び第２インダクタ部２０の構成に関して、第３実施形態に係るサージ吸収素子ＳＡ３と相違する。

第４実施形態に係るサージ吸収素子ＳＡ４は、図７に示されたサージ吸収素子ＳＡ２と同じく、素体１、第１入力端子３、第１出力端子５、第２入力端子７、第２出力端子９、及び基準端子１１を備えている。

第１〜第４コイル１３，１５，２１，２３は、図１３に示されるように、インダクタ層８０上に形成されている。サージ吸収素子はインダクタ層が積層されることにより構成されている。第１コイル１３と第２コイル１５とを接続する内部導体８３と、第３コイル２１と第４コイル２３とを接続する内部導体８４とはインダクタ層８２上に形成されている。

第１コイル１３の一端は、第１側面１ａに露出するように引き出され、第１入力端子３に接続されている。第１コイル１３の他端は、インダクタ層８２に形成された内部導体８３の一端とスルーホール導体８５を通して接続されている。第２コイル１５の一端は、第２側面１ｂに露出するように引き出され、第１出力端子５に接続されている。第２コイル１５の他端は、インダクタ層８２に形成された内部導体８３の他端とスルーホール導体８６を通して接続されている。

第３コイル２１の一端は、第１側面１ａに露出するように引き出され、第２入力端子７に接続されている。第３コイル２１の他端は、インダクタ層８２に形成された内部導体８４の一端とスルーホール導体８７を通して接続されている。第４コイル２３の一端は、第２側面１ｂに露出するように引き出され、第２出力端子９に接続されている。第４コイル２３の他端は、インダクタ層８２に形成された内部導体８４の他端とスルーホール導体８８を通して接続されている。

第１コイル１３と第３コイル２１とは、コイル積層方向から見て互いに隣り合う部分１３ｃ，２１ｃをそれぞれ含んでいる。第２コイル１５と第４コイル２３とは、コイル積層方向から見て互いに隣り合う部分１５ｃ，２３ｃをそれぞれ含んでいる。第１コイル１３と第２コイル１５とは、コイル積層方向から見て互いに隣り合う部分１３ｄ，１５ｄをそれぞれ含んでいる。この隣り合う部分１３ｄ，１５ｄの間の距離は、隣り合う部分１３ｃ，２１ｃの間の距離と比べて長くなっている。第３コイル２１と第４コイル２３とは、素体１を上から見て互いに隣り合う部分２１ｄ，２３ｄをそれぞれ含んでいる。この隣り合う部分２１ｄ，２３ｄの間の距離は、隣り合う部分１５ｃ，２３ｃの間の距離と比べて長くなっている。

このような素体１を備えるサージ吸収素子ＳＡ４の、第１入力端子３に正相信号を入力し、第２入力端子５に逆相信号を入力した場合を考える。第１及び第２コイル１３，１５では、図１３に示されるように、コイル積層方向から見て矢印Ｄ方向、すなわち反時計回りに属する方向に電流が流れる。第３及び第４コイル２１，２３では、コイル積層方向から見て矢印Ｆ方向、すなわち時計回りに属する方向に電流が流れる。そのため、第１コイル１３及び第３コイル２１の互いに隣り合う部分１３ｃ，２１ｃでは、電流は同方向に流れることとなる。第２コイル１５及び第４コイル２３の互いに隣り合う部分１５ｃ，２３ｃにおいても、電流は同方向に流れることとなる。したがって、第１コイル１３と第３コイル２１、及び第２コイル１５と第３コイル２３は、互いに正の磁気結合状態を有することとなる。

第１及び第２コイル１３、１５の隣り合う部分１３ｄ，１５ｄでは、流れる電流の向きが互いに逆となる。また、第３及び第４コイル２１，２３の隣り合う部分２１ｄ，２３ｄにおいても、流れる電流の向きが互いに逆となる。このように逆向きの電流が流れた場合であっても、隣り合う部分１３ｄ，１５ｄ間、及び隣り合う２１ｄ，２３ｄ間の距離は離れているため、第１及び第２コイル１３，１５間、及び第３及び第４コイル２１，２３間においては、発生する磁界の影響を互いに受けにくい。つまり、第１コイル１３と第２コイル１５、及び第３コイル２１と第３コイル２３は、磁気結合状態を有さないこととなる。

以上のように、本第４実施形態においては、第１及び第２サージ吸収部３０，４０の他に、第１及び第２インダクタ部１０，２０及び第１及び第２キャパシタ６０，７０を備えている。第１及び第２サージ吸収部３０，４０が作動するときには、第１及び第２サージ吸収部３０，４０、及び第１及び第２キャパシタ６０，７０も作動することとなる。第１及び第２キャパシタ６０，７０は第１コイル１３と第２コイル１５の磁気結合、及び第３コイル２１と第４コイル２３の磁気結合と同様の働きをもつ。そのため、第１コイル１３と第２コイル１５との間、及び第３コイル２１と第４コイル２３との間で磁気結合が殆ど生じていなくても、第１及び第２キャパシタ６０，７０の容量値を適切な値とした場合、周波数に依存しない影像インピーダンスを得ることができる。また、第２キャパシタ６０，７０の容量値と、第１〜第４コイル１３，１５，２１，２３の誘導係数とを適切に設定することにより、第１及び第２サージ吸収部３０，４０の浮遊容量成分の影響をキャンセルさせて、サージ吸収素子の影像インピーダンスと特性インピーダンスとを整合させることができる。

また、第１及び第３コイル１３，２１が互いに正の磁気結合状態を有し、第２及び第４コイル１５，２３が互いに正の磁気結合状態を有するように構成されているので、第１〜第４コイル１３，１５，２１，２３の誘導係数を、第１〜第４コイル１３，１５，２１，２３が互いに正の磁気結合状態を有さないときのそれと比べて小さくすることができる。よって、第１〜第４コイル１３，１５，２１，２３の長さを短くすることが可能となる。この結果、サージ吸収素子の小型化を図ることができる。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

本発明のサージ吸収素子は、上述した等価回路やこれと同等の機能を有するものを構成できれば、その積層構造や電極等の形成位置を任意に変化させることができる。すなわち、第１及び第２入力端子３，７、第１及び第２出力端子５，９、基準端子１１、及び第１及び第２外部導体１４，２２の位置関係は任意に変更してもよい。

本実施形態では、第１及び第２サージ吸収部３０，４０はバリスタとしたが、これに限られない。第１及び第２サージ吸収部は、ＰＮ接合（例えば、ツェナーダイオードや、シリコンサージクランパ等）、ギャップ放電素子等を用いたものであってもよい。

インダクタ層、バリスタ層、絶縁体層、及び保護層の各積層数は、必ずしも上述した実施形態に限定されない。すなわち、例えば、内部導体が形成されたインダクタ層を繰り返し積層することで、コイルパターンにおけるターン数を更に増加させてもよい。また、内部電極が形成されたバリスタ層を更に繰り返して積層してもよい。これらの積層数は、所望とするサージ吸収素子の特性にあわせて適宜調整することができる。

ところで、サージ吸収素子の第１及び第２インダクタ部１０，２０において内部導体を積層していると、インダクタ層を構成する材料が高誘電率を有する場合、積層方向に隣り合う内部導体が結合して、当該内部導体間に寄生容量が生じることになる。したがって、第１及び第２インダクタ部１０，２０において内部導体を積層した構成のものでは、特に、高周波用途への適用が困難な傾向にある。このような観点から、インダクタ層は、その誘電率が低い方が好ましく、具体的には、比誘電率が５０以下であると好ましい。

また本実施形態では、図１１及び図１３に示すように、第１キャパシタ６０を第５内部電極７１及び第６内部電極７２によって形成すると共に、第２キャパシタ７０を第７内部電極７３及び第８内部電極７６によって形成した場合について述べたが、必ずしもこの構成に限定されない。例えば第１インダクタ部及び第２インダクタ部を形成する導体の導体間容量を利用して第１キャパシタ及び第２キャパシタを形成するようにしても良い。要するに、図９及び図１２に示すように、回路的に第１入力端子３と第１出力端子５の間に第１キャパシタ６０が形成され、第２入力端子７と第２出力端子９の間に第２キャパシタ７０が形成されていれば良い。

第１実施形態に係るサージ吸収素子を示す概略斜視図である。 第１実施形態に係るサージ吸収素子の回路の構成を説明するための図である。 図２に示された回路構成の等価回路を示す図である。 第１及び第２サージ吸収部の等価回路を示す図である。 第１実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。 第１実施形態に係るサージ吸収素子を製造する工程を説明するためのフロー図である。 第２実施形態に係るサージ吸収素子を示す概略斜視図である。 第２実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。 第３実施形態に係るサージ吸収素子の回路の構成を説明するための図である。 図９に示された回路構成の等価回路を示す図である。 第３実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。 第４実施形に係るサージ吸収素子の回路の構成を説明するための図である。 第４実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。

符号の説明

１…素体、３…第１入力端子、５…第１出力端子、７…第２入力端子、９…第２出力端子、１０…第１インダクタ部、１１…基準端子、１３…第１コイル、１４…第１外部導体、１５…第２コイル、２０…第２インダクタ部、２１…第３コイル、２２…第２外部導体、２３…第４コイル、３０…第１サージ吸収部、３１…第１内部電極、３２…第２内部電極、３３…第３内部電極、３４…第４内部電極、３５，３７，６５，６７…バリスタ層、４０…第２サージ吸収部、６０…第１キャパシタ、７０…第２キャパシタ、７１…第５内部電極、７２…第６内部電極、７３…第７内部電極、７６…第８内部電極、１００…第１サージ吸収層、１０２…第２サージ吸収層、１０４…第１絶縁層、１０６…第２絶縁層、１０８…第３セラミック層、ＳＡ１，ＳＡ２，ＳＡ３，ＳＡ４…サージ吸収素子。

Claims (19)

1. 一端が第１入力端子に接続された第１コイルと、
   一端が第１出力端子に接続され他端が前記第１コイルの他端に接続された第２コイルと、
   一端が第２入力端子に接続された第３コイルと、
   一端が第２出力端子に接続され他端が前記第３コイルの他端に接続された第４コイルと、
   を有するインダクタ部と、
   前記インダクタ部における前記第１コイルと前記第２コイルとの第１接続点と接続された第１内部電極と、
   前記第１内部電極に対向し基準端子に接続された第２内部電極と、
   前記第１内部電極及び前記第２内部電極間に介在する第１サージ吸収層と、
   を有する第１サージ吸収部と、
   前記インダクタ部における前記第３コイルと前記第４コイルとの第２接続点に接続された第３内部電極と、
   前記第３内部電極に対向し前記基準端子に接続された第４内部電極と、
   前記第３内部電極及び第４内部電極間に介在する第２サージ吸収層と、
   を有する第２サージ吸収部と、
   を備えたサージ吸収素子であって、
   前記第１及び第２入力端子に逆相の信号を印加した場合に、前記第１コイル、前記第２コイル、前記第３コイル、及び前記第４コイルは互いに正の磁気結合状態を有するように構成されており、且つ、
   前記第１コイル、前記第２コイル、前記第３コイル、及び前記第４コイルの結合係数は、前記第１及び第２入力端子に入力される逆相の信号に対して、該サージ吸収素子の影像インピーダンスが周波数に依存しないように設定されている、
   ことを特徴とするサージ吸収素子。
2. 前記第１コイルと前記第２コイルとの間、及び、前記第３コイルと前記第４コイルと間の結合係数をそれぞれＫｚとし、
   前記第１コイルと前記第３コイルとの間、及び、前記第２コイルと前記第４コイルと間の結合係数をそれぞれＫｃとした場合、
   以下の関係式：
   Ｋｚ−Ｋｃ＝１
   を満たすことを特徴とする請求項１に記載のサージ吸収素子。
3. 前記第１サージ吸収層は半導体セラミックからなり、
   前記第２サージ吸収層は半導体セラミックからなる、
   ことを特徴とする請求項１に記載のサージ吸収素子。
4. 前記インダクタ部は、
   前記第１コイルと前記第２コイルとの間に介在する第１絶縁層と、
   前記第２コイルと前記第３コイルとの間に介在する第２絶縁層と、
   前記第３コイルと前記第４コイルとの間に介在する第３絶縁層と、
   を備え、
   前記第１及び第２入力端子に逆相の信号を印加した場合に、前記第１、第２、第３及び第４コイルにおいて発生する磁界の向きが同一の向きとなるように配置され、且つ、前記第１コイル内の領域と、前記第２コイル内の領域と、前記第３コイル内の領域と、前記第４コイル内の領域とは、コイル積層方向から見て少なくとも一部が重なるように配置されていることを特徴とする請求項１に記載のサージ吸収素子。
5. 前記第１サージ吸収層、前記第２サージ吸収層、前記第１絶縁層、第２絶縁層及び第３絶縁層は全体として直方体の素体を構成しており、
   前記第１及び第２入力端子は前記素体の第１側面上に形成され、
   前記第１及び第２出力端子は前記素体の第２側面上に形成されている、
   ことを特徴とする請求項４に記載のサージ吸収素子。
6. 前記第１側面と前記第２側面とは対向している、
   ことを特徴とする請求項５に記載のサージ吸収素子。
7. 前記第１コイルの他端は前記素体の外表面上において露出し、
   前記第２コイルの他端は前記素体の外表面上において露出し、
   前記第１及び第２コイルの露出部は前記素体の外表面上に形成された第１外部導体を通して接続されており、
   前記第３コイルの他端は前記素体の外表面上において露出し、
   前記第４コイルの他端は前記素体の外表面上において露出し、
   前記第３及び第４コイルの露出部は前記素体の外表面上に形成された第２外部導体を通して接続されている、
   ことを特徴とする請求項５又は６に記載のサージ吸収素子。
8. 前記基準端子は、
   前記素体の外表面上に形成されており、且つ、
   前記第１及び第２入力端子間、又は、前記第１及び第２出力端子間に配置されている、
   ことを特徴とする請求項５〜７のいずれか１項に記載のサージ吸収素子。
9. 前記第１入力端子と前記第１出力端子との間に介在する第１キャパシタと、
   前記第２入力端子と前記第２出力端子との間に介在する第２キャパシタと、
   を更に備えることを特徴とする請求項１及び請求項３〜８のいずれか１項に記載のサージ吸収素子。
10. 前記第１コイルと前記第２コイルとの間、及び、前記第３コイルと前記第４コイルと間の結合係数をそれぞれＫｚとし、
    前記第１コイルと前記第３コイルとの間、及び、前記第２コイルと前記第４コイルと間の結合係数をそれぞれＫｃとし、
    前記第１及び第２キャパシタの容量をそれぞれＣｓとし、
    前記第１及び第２サージ吸収部の浮遊容量成分の容量をそれぞれＣｚとした場合、
    以下の関係式：
    Ｃｓ＝（Ｃｚ（１−Ｋｚ＋Ｋｃ））／（４（１＋Ｋｚ＋Ｋｃ））
    を満たすことを特徴とする請求項９に記載のサージ吸収素子。
11. 前記第１キャパシタは、
    前記第１入力端子に接続された第５内部電極と、
    前記第１出力端子に接続された第６内部電極と、
    前記第５及び第６内部電極間に介在する絶縁層と、
    を有し、
    前記第２キャパシタは、
    前記第２入力端子に接続された第７内部電極と、
    前記第２出力端子に接続された第８内部電極と、
    前記第７及び第８内部電極間に介在する絶縁層と、
    を有する、
    ことを特徴とする請求項９に記載のサージ吸収素子。
12. 一端が第１入力端子に接続された第１コイルと、
    一端が第１出力端子に接続され他端が前記第１コイルの他端に接続された第２コイルと、
    一端が第２入力端子に接続された第３コイルと、
    一端が第２出力端子に接続され他端が前記第３コイルの他端に接続された第４コイルと、
    を有するインダクタ部と、
    前記インダクタ部における前記第１コイルと前記第２コイルとの第１接続点に接続された第１内部電極と、
    前記第１内部電極に対向し基準端子に接続された第２内部電極と、
    前記第１内部電極及び前記第２内部電極間に介在する第１サージ吸収層と、
    を有する第１サージ吸収部と、
    前記インダクタ部における前記第３コイルと前記第４コイルとの第２接続点に接続された第３内部電極と、
    前記第３内部電極に対向し前記基準端子に接続された第４内部電極と、
    前記第３内部電極及び第４内部電極間に介在する第２サージ吸収層と、
    を有する第２サージ吸収部と、
    前記第１入力端子と前記第１出力端子との間に介在する第１キャパシタと、
    前記第２入力端子と前記第２出力端子との間に介在する第２キャパシタと、
    を備えたサージ吸収素子であって、
    前記第１及び第２入力端子に逆相の信号を印加した場合に、
    前記第１コイルは前記第３コイルと互いに正の磁気結合状態を有し、
    前記第２コイルは前記第４コイルと互いに正の磁気結合状態を有する、
    ように構成されており、且つ、
    前記第１キャパシタ、及び前記第２キャパシタの容量は、前記第１及び第２入力端子に入力される逆相の信号に対して、該サージ吸収素子の影像インピーダンスが周波数に依存しないように設定されている、
    ことを特徴とするサージ吸収素子。
13. 前記第１及び第２キャパシタの容量をそれぞれＣｓとし、
    前記第１及び第２サージ吸収部の浮遊容量成分の容量をそれぞれＣｚとした場合、
    以下の関係式：
    Ｃｓ＝Ｃｚ／４
    を満たすことを特徴とする請求項１２に記載のサージ吸収素子。
14. 一端が第１入力端子に接続された第１コイルと、
    一端が第１出力端子に接続され他端が前記第１コイルの他端に接続された第２コイルと、
    一端が第２入力端子に接続された第３コイルと、
    一端が第２出力端子に接続され他端が前記第３コイルの他端に接続された第４コイルと、
    前記第１コイルと前記第２コイルとの第１接続点に一端が接続され、他端が基準端子に接続された第１サージ吸収部と、
    前記第３コイルと前記第４コイルとの第２接続点に一端が接続され、他端が前記基準端子に接続された第２サージ吸収部と、
    を備えたサージ吸収回路であって、
    前記第１及び第２入力端子に逆相の信号を印加した場合に、前記第１コイル、前記第２コイル、前記第３コイル、及び前記第４コイルは、互いに正の磁気結合状態を有するように構成されており、且つ、
    前記第１コイル、前記第２コイル、前記第３コイル、及び前記第４コイルの結合係数は、前記第１及び第２入力端子に入力される逆相の信号に対して、該サージ吸収回路の影像インピーダンスが周波数に依存しないように設定されている、
    いることを特徴とするサージ吸収回路。
15. 前記第１コイルと前記第２コイルとの間、及び、前記第３コイルと前記第４コイルと間の結合係数をそれぞれＫｚとし、
    前記第１コイルと前記第３コイルとの間、及び、前記第２コイルと前記第４コイルと間の結合係数をそれぞれＫｃとした場合、
    以下の関係式：
    Ｋｚ−Ｋｃ＝１
    を満たすことを特徴とする請求項１４に記載のサージ吸収回路。
16. 一端が前記第１入力端子に接続され、他端が前記第１出力端子に接続された第１キャパシタと、
    一端が前記第２入力端子に接続され、他端が前記第２出力端子に接続された第２キャパシタと、
    を更に備えることを特徴とする請求項１４に記載のサージ吸収回路。
17. 前記第１コイルと前記第２コイルとの間、及び、前記第３コイルと前記第４コイルと間の結合係数をそれぞれＫｚとし、
    前記第１コイルと前記第３コイルとの間、及び、前記第２コイルと前記第４コイルと間の結合係数をそれぞれＫｃとし、
    前記第１及び第２キャパシタの容量をそれぞれＣｓとし、
    前記第１及び第２サージ吸収部の浮遊容量成分の容量をそれぞれＣｚとした場合、
    以下の関係式：
    Ｃｓ＝（Ｃｚ（１−Ｋｚ＋Ｋｃ））／（４（１＋Ｋｚ＋Ｋｃ））
    を満たすことを特徴とする請求項１６に記載のサージ吸収回路。
18. 一端が第１入力端子に接続された第１コイルと、
    一端が第１出力端子に接続され他端が前記第１コイルの他端に接続された第２コイルと、
    一端が第２入力端子に接続された第３コイルと、
    一端が第２出力端子に接続され他端が前記第３コイルの他端に接続された第４コイルと、
    前記第１コイルと前記第２コイルとの第１接続点に一端が接続され、他端が基準端子に接続された第１サージ吸収部と、
    前記第３コイルと前記第４コイルとの第２接続点に一端が接続され、他端が前記基準端子に接続された第２サージ吸収部と、
    一端が前記第１入力端子に接続され、他端が前記第１出力端子に接続された第１キャパシタと、
    一端が前記第２入力端子に接続され、他端が前記第２出力端子に接続された第２キャパシタと、
    を備えたサージ吸収回路であって、
    前記第１及び第２入力端子に逆相の信号を印加した場合に、
    前記第１コイルと前記第３コイルとが互いに正の磁気結合状態を有し、
    前記第２コイルと前記第４コイルとが互いに正の磁気結合状態を有する、
    ように構成されており、且つ、
    前記第１キャパシタ、及び前記第２キャパシタの容量は、前記第１及び第２入力端子に入力される逆相の信号に対して、該サージ吸収回路の影像インピーダンスが周波数に依存しないように設定されている、
    いることを特徴とするサージ吸収回路。
19. 前記第１及び第２キャパシタの容量をそれぞれＣｓとし、
    前記第１及び第２サージ吸収部の浮遊容量成分の容量をそれぞれＣｚとした場合、
    以下の関係式：
    Ｃｓ＝Ｃｚ／４
    を満たすことを特徴とする請求項１８に記載のサージ吸収回路。
    

Images