JP2009147058A

JP2009147058A - インピーダンス整合フィルタ、および、実装基板

Info

Publication number: JP2009147058A
Application number: JP2007321866A
Authority: JP
Inventors: Takatoshi Kamiyama; 高歳上山; Toshiyuki Kajimura; 利之梶村
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2007-12-13
Filing date: 2007-12-13
Publication date: 2009-07-02
Also published as: US8077477B2; US20090154120A1

Abstract

【課題】従来のフィルタ部品では、高速ＩＦ信号を扱うにもかかわらず、基板配線を行う場合において、インピーダンス整合を十分に確保しにくい問題がある。例えば、フィルタ部品を用いて理想的なインピーダンス整合で基板配線したものとしてＳＩＭ上では扱うが、実際に、基板配線を行った場合には、フィルタ部品の構成上、インピーダンス不整合が発生してしまい、ずれが生じてしまう。
【解決手段】入力端子と出力端子を備えたフィルタ部品に、実装基板上で容易にインピーダンス整合を実施可能とするためにＧＮＤ接続部を備えたインピーダンス整合フィルタと、前記インピーダンス整合フィルタを搭載した実装基板とする
【選択図】図１

Description

本発明は、ＨＤＭＩ等のＰＣＢ上の高速ＩＦ信号配線に用いられるフィルタ部品と、前記フィルタ部品を搭載した実装基板に関する。

従来のフィルタ部品は、２個１組、４個１組の複合素子化がされている。高速ＩＦ信号のうち多くの場合、差動ペア信号を扱うため、２の倍数で複合素子化されるのが一般的であり、それらの入力端子と出力端子しか備えていない。２個１組で４端子、４個１組で８端子というのが現状である。
特開平９-１３５１４０号公報特開２００４-３２０５５６号公報

従来のフィルタ部品では、高速ＩＦ信号を扱うにもかかわらず、基板配線を行う場合において、インピーダンス整合を十分に確保しにくい問題がある。例えば、フィルタ部品を用いて理想的なインピーダンス整合で基板配線したものとしてＳＩＭ上では扱うが、実際に、基板配線を行った場合には、フィルタ部品の構成上、インピーダンス不整合が発生してしまい、ずれが生じてしまう。

本発明は、実装基板における高速ＩＦ信号配線において、容易なインピーダンス整合を可能とする。よって、伝送路ＳＩＭで用いる理想値と、実装基板での設計値を一致させることが出来るので、より精度の高い伝送路ＳＩＭを実施する事が可能となる。信号品質が向上する事により、高周波特性で有利となるほか、スペックに対するマージン拡大を図れる。

以下、本発明の実施の形態を、図面を参照しながら説明する。
（第１の実施の形態）
図１は本発明の第１の実施の形態に係るインピーダンス整合フィルタと実装基板、および、インピーダンス整合を行った基板配線を示している。１０１は２個１組のフィルタ部品であり、１０２は高速ＩＦ信号のインピーダンス整合を行った基板配線を示し、１０３はインピーダンス整合（高速ＩＦ信号との併走）に必要なＧＮＤ配線を示す。

この図１に示される１０１の特徴とするところは、入力端子と出力端子以外に、高速ＩＦ信号間にＧＮＤ信号通すためのＧＮＤ端子を備えている。

この図１に示される１０３の特徴とするところは、高速ＩＦ信号が１０１に入力されてから出力されるまでの間、ＧＮＤ信号を途切れることなく配線出来ていることにより、インピーダンス整合が確保される。
（第２の実施の形態）
図２は本発明の第２の実施の形態に係るインピーダンス整合フィルタと実装基板、および、インピーダンス整合を行った基板配線を示している。２０１は４個１組のフィルタ部品であり、２０２は高速ＩＦ信号のインピーダンス整合を行った基板配線を示し、２０３はインピーダンス整合（高速ＩＦ信号との併走）に必要なＧＮＤ配線を示す。

この図２に示される２０１の特徴とするところは、４つの入力端子と４つの出力端子を備え、４つの入力端子同士の間に、独立したＧＮＤ端子をそれぞれ１つずつ（計３つ）と、４つの出力端子同士の間に、独立したＧＮＤ端子をそれぞれ１つずつ（計３つ）、全合計６個のＧＮＤ端子を備えている。

この図２に示される２０３の特徴とするところは、高速ＩＦ信号が２０１に入力されてから出力されるまでの間に、ＧＮＤ信号を途切れることなく配線出来ていることにより、インピーダンス整合が確保される。
（第３の実施の形態）
図３は本発明の第３の実施の形態に係るインピーダンス整合フィルタと実装基板、および、インピーダンス整合を行った基板配線を示している。３０１は４個１組のフィルタ部品であり、３０２は高速ＩＦ信号のインピーダンス整合を行った基板配線を示し、３０３はインピーダンス整合（高速ＩＦ信号との併走）に必要なＧＮＤ配線を示す。

この図３に示される３０１の特徴とするところは、２組の差動ペア信号接続を前提としたフィルタ部品であり、１組の差動ペア信号接続端子（４つ）と、もう１組の差動ペア信号接続端子（４つ）の間に、入力端子側と出力端子側にそれぞれ独立したＧＮＤ端子を１つずつ（２つ）、全合計２個のＧＮＤ端子を備えている。

この図３に示される３０３の特徴とするところは、高速差動ペア信号が３０１に入力されてから出力されるまでの間に、ＧＮＤ信号を途切れることなく配線出来ていることにより、インピーダンス整合が確保される。

本発明にかかるフィルタ部品および基板配線は、高速ＩＦ信号配線を有するシステムにおいて有用である。また、フィルタ部品にかかわらず、各種受動部品に広く応用できる。

また、このような高速ＩＦ信号配線を搭載した幅広い分野の組み込み機器において利用されることが予測される。

本発明の第１の実施の形態に係るフィルタ部品、基板配線図本発明の第２の実施の形態に係るフィルタ部品、基板配線図本発明の第３の実施の形態に係るフィルタ部品、基板配線図

符号の説明

１０１２個１組のフィルタ部品
１０２基板配線
１０３ＧＮＤ配線

Claims

２つの入力端子と２つの出力端子を備え、２つの入力端子同士の間と、２つの出力端子同士の間に配線パターンの通過が可能なクリアランスを設けたことを特徴とするフィルタ部品。
前記請求項１のフィルタ部品を搭載した実装基板において、２つの入力端子同士の間と、２つの出力端子同士の間に存在するクリアランスに収まるＧＮＤ配線パターンを通過させる事でインピーダンス整合を行っていることを特徴とする実装基板。
２つの入力端子と２つの出力端子を備え、２つの入力端子同士の間と、２つの出力端子同士の間に独立した端子をそれぞれ１つずつ備えたことを特徴とするフィルタ部品。
前記請求項３のフィルタ部品を搭載した実装基板において、前記それぞれの独立した２つの端子に、ＧＮＤ配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
２つの入力端子と２つの出力端子を備え、２つの入力端子同士の間と、２つの出力端子同士の間に独立した端子をそれぞれ１つずつ備え、その独立した端子同士が連結（ショート）されていることを特徴とするフィルタ部品。
前記請求項５のフィルタ部品において、前記２つの端子同士の連結（ショート）が、外部接続構造であることを特徴とするフィルタ部品。
前記請求項５のフィルタ部品において、前記２つの端子同士の連結（ショート）が、内部接続構造であることを特徴とするフィルタ部品。
前記請求項５のフィルタ部品を搭載した実装基板において、２つの入力端子同士の間と、２つの出力端子同士の間に存在する連結された端子に、ＧＮＤ配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
４つの入力端子と４つの出力端子を備え、４つの入力端子同士の間と、４つの出力端子同士の間に、配線パターンの通過が可能なクリアランスを設けたことを特徴とするフィルタ部品。
前記請求項９のフィルタ部品を搭載した実装基板において、４つの入力端子同士の間と、４つの出力端子同士の間に存在するクリアランスに収まるＧＮＤ配線パターンを通過させる事でインピーダンス整合を行っていることを特徴とする実装基板。
４つの入力端子と４つの出力端子を備え、４つの入力端子同士の間に、独立した端子をそれぞれ１つずつ（計３つ）と、４つの出力端子同士の間に、独立した端子をそれぞれ１つずつ（計３つ）を備えたことを特徴とするフィルタ部品。
前記請求項１１のフィルタ部品を搭載した実装基板において、前記それぞれの独立した６つの端子に、ＧＮＤ配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
４つの入力端子と４つの出力端子を備え、４つの入力端子同士の間に、独立した端子をそれぞれ１つずつ（計３つ）と、４つの出力端子同士の間に、独立した端子をそれぞれ１つずつ（計３つ）を備え、その独立した端子同士が全て連結（ショート）されていることを特徴とするフィルタ部品。
前記請求項１３のフィルタ部品において、前記６つの端子同士の連結（ショート）が、外部接続構造であることを特徴とするフィルタ部品。
前記請求項１３のフィルタ部品において、前記６つの端子同士の連結（ショート）が、内部接続構造であることを特徴とするフィルタ部品。
前記請求項１３のフィルタ部品を搭載した実装基板において、４つの入力端子同士の間と、４つの出力端子同士の間に存在する連結された６つの端子に、ＧＮＤ配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
４つの入力端子と４つの出力端子を備え、４つの入力端子同士の間に、独立した端子をそれぞれ１つずつ（計３つ）と、４つの出力端子同士の間に、独立した端子をそれぞれ１つずつ（計３つ）を備え、その６つの端子のうちの向かい合う２つの端子同士が連結（ショート）され３つの連結端子を形成していることを特徴とするフィルタ部品。
前記請求項１７のフィルタ部品において、前記３つの連結端子が、外部接続構造であることを特徴とするフィルタ部品。
前記請求項１７のフィルタ部品において、前記３つの連結端子が、内部接続構造であることを特徴とするフィルタ部品。
前記請求項１７のフィルタ部品を搭載した実装基板において、４つの入力端子同士の間と、４つの出力端子同士の間に存在する、前記３つの連結端子に、ＧＮＤ配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
２組の差動ペア信号接続を前提としたフィルタ部品において、１組の差動ペア信号接続端子（２つ）と、もう１組の差動ペア信号接続端子（２つ）の間に、配線パターンの通過が可能なクリアランスを設けたことを特徴とするフィルタ部品。
前記請求項２１のフィルタ部品を搭載した実装基板において、１組の差動ペア信号接続端子（２つ）と、もう１組の差動ペア信号接続端子（２つ）の間に存在するクリアランスに収まるＧＮＤ配線パターンを通過させる事でインピーダンス整合を行っていることを特徴とする実装基板。
２組の差動ペア信号接続を前提としたフィルタ部品において、１組の差動ペア信号接続端子（２つ）と、もう１組の差動ペア信号接続端子（２つ）の間に、入力端子側と出力端子側にそれぞれ独立した端子を１つずつ備えたことを特徴とするフィルタ部品。
前記請求項２３のフィルタ部品を搭載した実装基板において、前記それぞれの独立した２つの端子に、ＧＮＤ配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
２組の差動ペア信号接続を前提としたフィルタ部品において、１組の差動ペア信号接続端子（２つ）と、もう１組の差動ペア信号接続端子（２つ）の間に、入力端子側と出力端子側にそれぞれ独立した端子を１つずつ備え、その独立した端子同士が連結（ショート）されていることを特徴とするフィルタ部品。
前記請求項５のフィルタ部品において、前記２つの端子同士の連結（ショート）が、外部接続構造であることを特徴とするフィルタ部品。
前記請求項５のフィルタ部品において、前記２つの端子同士の連結（ショート）が、内部接続構造であることを特徴とするフィルタ部品。
前記請求項５のフィルタ部品を搭載した実装基板において、１組の差動ペア信号接続端子（２つ）と、もう１組の差動ペア信号接続端子（２つ）の間に存在する連結された端子に、ＧＮＤ配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
２組の差動ペア信号接続を前提としたフィルタ部品において、１組の差動ペア信号接続端子（２つ）と、もう１組の差動ペア信号接続端子（２つ）の間に、入力端子側と出力端子側にそれぞれ独立した端子を２つずつ備えたことを特徴とするフィルタ部品。
前記請求項２９のフィルタ部品を搭載した実装基板において、前記それぞれの独立した４つの端子に、ＧＮＤ配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
前記請求項２９のフィルタ部品を搭載した実装基板において、前記それぞれの独立した４つの端子のうちの向かい合う２つの端子同士を、異なるＧＮＤ配線で接続する事で、２組のそれぞれの差動ペア信号のインピーダンス整合を行っていることを特徴とする実装基板。
２組の差動ペア信号接続を前提としたフィルタ部品において、１組の差動ペア信号接続端子（２つ）と、もう１組の差動ペア信号接続端子（２つ）の間に、入力端子側と出力端子側にそれぞれ独立した端子を２つずつ備え、その独立した端子同士が全て連結（ショート）されていることを特徴とするフィルタ部品。
前記請求項３２のフィルタ部品において、前記４つの端子同士の連結（ショート）が、外部接続構造であることを特徴とするフィルタ部品。
前記請求項３２のフィルタ部品において、前記４つの端子同士の連結（ショート）が、内部接続構造であることを特徴とするフィルタ部品。
前記請求項３２のフィルタ部品を搭載した実装基板において、１組の差動ペア信号接続端子（２つ）と、もう１組の差動ペア信号接続端子（２つ）の間に存在する連結された４つの端子に、ＧＮＤ配線を接続する事でインピーダンス整合を行っていることを特徴とする実装基板。
２組の差動ペア信号接続を前提としたフィルタ部品において、１組の差動ペア信号接続端子（２つ）と、もう１組の差動ペア信号接続端子（２つ）の間に、独立した端子を２つずつ備え、その４つの端子のうちの向かい合う２つの端子同士が連結（ショート）されて２つの連結端子を形成していることを特徴とするフィルタ部品。
前記請求項３６のフィルタ部品において、前記２つの連結端子が、外部接続構造であることを特徴とするフィルタ部品。
前記請求項３６のフィルタ部品において、前記２つの連結端子が、内部接続構造であることを特徴とするフィルタ部品。
前記請求項３６のフィルタ部品を搭載した実装基板において、前記２つの連結端子が、それぞれの差動ペア信号に付随する、それぞれのＧＮＤ配線で接続されており、それぞれの差動ペア信号のインピーダンス整合を行っていることを特徴とする実装基板。