JP2005064779A - ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置 - Google Patents

Abstract

【課題】
本発明は、広帯域で整合が取れると共にアンテナトップでの使用を可能とした静電サージ対策用のハイパスフィルタ、これを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置を提供することを目的とする。
【解決手段】
本発明は、入力端子および出力端子を有し、前記入力端子とグランドとの間に接続された第１のインダクタ、前記入力端子と前記出力端子との間に接続された第１の容量、前記出力端子に接続された第２のインダクタ、およびこの第２のインダクタとグランドに接続された第２の容量とからなる直列共振回路を有し、前記第１のインダクタと前記第２のインダクタとの少なくとも一部を誘導結合及び／又は容量結合したハイパスフィルタ、これを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置である。
【選択図】 図２

Description

本発明は、マイクロ波帯などの高周波帯域で用いられるハイパスフィルタ、マルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール等の高周波複合部品に関し、特に１つのアンテナで送受信系を取り扱う高周波スイッチ部品において静電サージ対策を施したものに関し、更に、静電サージ耐力を改善した通信装置に関する。

携帯無線通信システムには、例えば主に欧州で盛んなＥＧＳＭ方式およびＤＣＳ方式、米国で盛んなＰＣＳ方式、日本で採用されているＰＤＣ方式などの様々なシステムがある。
しかし、昨今の携帯電話の急激な普及に伴い、特に先進国の主要な大都市部においては、各システムに割り当てられた周波数帯域ではシステム利用者を賄いきれず、接続困難、通話途中での接続切断などの問題が生じている。
そこで、利用者が複数のシステムを利用できるようにして、実質的に利用可能な周波数の増加を図り、更にサービス区域の拡充や各システムの通信インフラを有効活用することが提唱されている。

利用者が複数のシステムを利用したい場合、各システムに対応した携帯通信機を必要な分だけ持つか、あるいは複数のシステムで通信できる小型軽量の携帯通信機を持つ必要がある。後者の場合、１台の携帯通信機で複数のシステムを利用可能とするには、システム毎の部品を用いて携帯通信機を構成すればよいが、信号の送信系においては、例えば希望の送信周波数の送信信号を通過させるフィルタ、送受信回路を切り換える高周波スイッチや送受信信号を入放射するアンテナ、また信号の受信系では、前記高周波スイッチを通過した受信信号の希望の周波数を通過させるフィルタ等の高周波回路部品が各々のシステム毎に必要となる。
このため、携帯通信機が高価になるとともに、体積および重量ともに増加してしまい携帯用としては不適であった。
そこで複数のシステムに対応した小型軽量の高周波回路部品が必要になってきた。例えば、ＥＧＳＭ、ＤＣＳに対応したデュアルバンド対応のアンテナスイッチモジュールあるいはＥＧＳＭ、ＤＣＳ、ＰＣＳの３つのシステムに対応した携帯通信機に用いられるトリプルバンド対応のアンテナスイッチモジュールが知られている（例えば、特許文献1参照）。

図１９に、ＥＧＳＭ、ＤＣＳ、ＰＣＳに対応したトリプルバンドアンテナスイッチ回路７のブロック図を示す。分波回路Ｄｉｐは、０．９ＧＨｚ帯のＥＧＳＭの信号と１．８ＧＨｚ帯のＤＣＳ／ＰＣＳの信号を分波する。
スイッチＳＷ１はＥＧＳＭの送受信を切り換え、ＳＷ２はＤＣＳ、ＰＣＳの送受信を切り換える。
ローパスフィルタＬＰＦ１、ＬＰＦ２は、送信側のパワーアンプ（図示しない）で発生する高調波歪発生量を低減する。ＳＡＷフィルタ（ＳＡＷ１〜ＳＡＷ３）は、受信信号に含まれる受信帯域外のノイズを低減する役割を担う。
この場合ＳＷ１、ＳＷ２にはＰＩＮダイオードを用いたＰＩＮダイオードスイッチ、あるいはＧａＡｓ ＦＥＴスイッチなどが用いられる。

アンテナスイッチモジュールで使用されるＰＩＮダイオード、ＧａＡｓ ＦＥＴ、ＳＡＷフィルタなどの高周波部品は静電サージに弱く、特に携帯電話の場合、人体からの静電サージがアンテナに入力された場合に上記の高周波部品が破壊されるという問題があった。

また、アンテナスイッチモジュールが破壊までは至らないまでも、送信端子に接続されるパワーアンプや、受信端子に接続される低雑音アンプなどの、アンテナスイッチモジュールの後段に接続される回路を破壊する可能性もあり、静電サージに対する対策を講じることが重要であった。

そこで、静電サージ対策に係る従来技術として幾つかの発明がなされてきた（例えば、特許文献２、特許文献３参照）。

図２０に、特許文献２に開示された静電サージ対策を施したアンテナスイッチ回路７を示す。アンテナ端子ＡＮＴ、送信端子Ｔｘ、受信端子Ｒｘの各々の信号ラインに、グランドに接続されたインダクタＬ１〜Ｌ３とコンデンサＣ１、Ｃ２、Ｃ４を挿入したものである（点線で囲まれた部分）。

図２１に、特許文献３に開示された静電サージ対策を施したアンテナスイッチ回路７を示す。２つの分波回路Ｄｉｐ１，Ｄｉｐ２のうち、低周波数帯側の分波回路Ｄｉｐ１に、グランドに接続したインダクタＬ３を挿入したものである（内側の点線で囲まれた部分）。
つまり、静電サージ対策として、分波回路の一部にインダクタを追加したものである。

図２２に示すように、分波回路を用いずに、複数の周波数の送受信信号をＧａＡｓ ＦＥＴスイッチ（ＤＰ５Ｔ ＳＷ）により直接切り換える回路の場合、アンテナ端子ＡＮＴとＧａＡｓスイッチ（ＤＰ５Ｔ ＳＷ）の間に、ＬＣ回路、またはグランドに落ちるインダクタ単独の、静電サージ対策回路を取り入れる試みもあった。

特開２０００−１６５２８８号公報 特開２００１−４４８８３号公報 特開２００１−１８６０４７号公報

特許文献１に記載の静電サージ対策では、アンテナ端子、送信端子、受信端子の各々にインダクタおよび静電容量を必要とするため、小型化、低コスト化の妨げになることは勿論、挿入損失の劣化の原因にもなっていた。

特許文献２に記載の静電サージ対策では、３００ＭＨｚ付近での減衰量は５ｄＢ以下と僅かなものしか得られず、静電サージを対策するには不十分であった。

また前記の分波回路を用いない従来例における静電サージ対策の試みでは、ＧａＡｓスイッチを静電サージから保護するためには、グランドに落ちるインダクタを５ｎＨ以下に設定する必要がある。
しかし、アンテナトップ（ａｎｔｅｎｎａ ｔｏｐ）に５ｎＨ以下のインダクタを接続した場合、９００ＭＨｚ帯域〜１．８ＧＨｚ帯域までの広帯域での整合を取ることが困難になる。
従って、従来の静電サージ対策回路はアンテナトップに使用することが出来なかった。

以上のことから、本発明は前述の従来技術での問題を解決し、広帯域で整合が取れると共にアンテナトップでの使用を可能とした、静電サージ対策用のハイパスフィルタ、これを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置を提供することを目的とする。

本発明の第１手段は、入力端子（Ｐ１）および出力端子（Ｐ２）を有し、前記入力端子（Ｐ１）とグランドとの間に接続された第１のインダクタ（Ｌ１）、前記入力端子（Ｐ１）と前記出力端子（Ｐ２）との間に接続された第１の容量（Ｃ１）、前記出力端子（Ｐ２）に接続された第２のインダクタ（Ｌ２）、およびこの第２のインダクタ（Ｌ２）とグランドに接続された第２の容量（Ｃ２）とからなる直列共振回路を有し、前記第１のインダクタ（Ｌ１）と前記第２のインダクタ（Ｌ２）との少なくとも一部を誘導結合及び／又は容量結合（ＭＣＬ）したことを特徴とするハイパスフィルタ（６）である。

本発明の第２手段は、前記第２のインダクタ（Ｌ２）と前記出力端子（Ｐ２）との間に第３のインダクタ（Ｌ３）および第３の容量（Ｃ３）からなる並列共振回路を設けたことを特徴とする第１手段記載のハイパスフィルタ（６）である。

本発明の第３手段は、ＬＣ回路で構成され、該ＬＣ回路は、複数の誘電体層（ｇｓ１〜ｇｓ１０）を積層してなる積層基板の基板内に電極パターンにより構成し、グランド電極に接続された第１のインダクタ（Ｌ１）と、グランド電極に第２の容量（Ｃ２）を介して接続された第２のインダクタ（Ｌ２）と、前記第１のインダクタ（Ｌ１）と第２のインダクタ（Ｌ２）の間に接続された第１の容量（Ｃ１）とからなり、前記第１のインダクタ（Ｌ１）と、前記第２のインダクタ（Ｌ２）を構成する電極パターンは少なくとも１つの誘電体層（ｇｓ１〜ｇｓ１０）上に配置されていることを特徴とするハイパスフィルタ（６）である。

本発明の第４手段は、第１手段乃至第３手段のいずれかに記載のハイパスフィルタ（６）の入力端子（Ｐ１）にアンテナを、前記出力端子（Ｐ２）に複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路（７）のアンテナ端子（ＡＮＴ）を接続することを特徴とするマルチバンドアンテナスイッチ回路（７）である。

本発明の第５手段は、第１手段乃至第３手段のいずれかに記載のハイパスフィルタ（６）の出力端子（Ｐ２）にアンテナを、また前記入力端子（Ｐ１）に複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路（７）のアンテナ端子（ＡＮＴ）を接続したことを特徴とするマルチバンドアンテナスイッチ回路（７）である。

本発明の第６手段は、複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路（７）であって、前記マルチバンドアンテナスイッチ回路の受信端子（ＥＧＳＭ Ｒｘ，ＤＣＳ Ｒｘ，ＰＣＳ Ｒｘ）と受信のＳＡＷフィルタ（ＳＡＷ１〜ＳＡＷ３）との間に第１手段乃至第３手段のいずれかに記載のハイパスフィルタ（６）を挿入したことを特徴とするマルチバンドアンテナスイッチ回路（７）である。

本発明の第７手段は、第１手段乃至第３手段のいずれかに記載のハイパスフィルタ（６）及び第４手段乃至第６手段のいずれかに記載のマルチバンドアンテナスイッチ回路（７）を構成するインダクタおよび容量の一部を積層基板に内蔵し、前記マルチバンドアンテナスイッチ回路（７）の一部を構成するスイッチ素子、抵抗、容量、インダクタおよびＳＡＷフィルタなどのチップ部品を積層基板上に搭載したことを特徴とするマルチバンドアンテナスイッチ積層モジュール（８）である。

本発明の第８手段は、通過帯域が異なる複数の送受信系を高周波数側の信号と低周波数側の信号に分ける分波回路（Ｄｉｐ）と、前記分波回路（Ｄｉｐ）に接続され、前記送受信系の送信系と受信系との接続を切り替えるスイッチ回路（ＳＷ１、ＳＷ２）と、前記複数の送受信系の各送信系に設けられたローパスフィルタ（ＬＰＦ１、ＬＰＦ２）と、ハイパスフィルタ（６）とを有し、前記分波回路（Ｄｉｐ）はＬＣ回路で構成され、前記スイッチ回路（ＳＷ１、ＳＷ２）はスイッチング素子と伝送線路を主構成とし、前記ローパスフィルタ（ＬＰＦ１、ＬＰＦ２）及びハイパスフィルタ（６）はＬＣ回路で構成され、前記分波回路（Ｄｉｐ）のＬＣ回路、前記ローパスフィルタ（ＬＰＦ１、ＬＰＦ２）及びハイパスフィルタ（６）のＬＣ回路及び前記スイッチ回路（ＳＷ１、ＳＷ２）の伝送線路の少なくとも一部は、複数の誘電体層（ＧＳ１〜ＧＳ１２）を積層してなる積層基板の基板内に電極パターンにより構成し、前記スイッチング素子またはＬＣ回路の一部を構成するチップ素子は前記積層基板上に配置しており、前記ハイパスフィルタ（６）のＬＣ回路はグランド電極に接続された第１のインダクタ（Ｌ１）と、グランド電極に第２の容量（Ｃ２）を介して接続された第２のインダクタ（Ｌ２）と、前記第１のインダクタ（Ｌ１）と第２のインダクタ（Ｌ２）の間に接続された第１の容量（Ｃ１）とからなり、前記第１のインダクタ（Ｌ１）と、前記第２のインダクタ（Ｌ２）を構成する電極パターンは少なくとも１つの誘電体層（ＧＳ１〜ＧＳ１２）上に配置されていることを特徴とするマルチバンドアンテナスイッチ積層モジュール（８）である。

本発明の第９手段は、第１手段乃至第３手段のいずれかに記載のハイパスフィルタ（６）及び第４手段乃至第６手段のいずれかに記載のマルチバンドアンテナスイッチ回路（７）、又は第７手段若しくは第８手段記載のマルチバンドアンテナスイッチ積層モジュール（８）を用いたことを特徴とする通信装置である。

本発明によると、アンテナ端子からの静電サージをグランドに逃がし、かつ広範囲の周波数帯に対して静電サージを吸収し、より完全に静電破壊対策ができる。
そして、マルチバンドアンテナスイッチ回路を構成するＤＩＰダイオードスイッチ、あるいはＧａＡｓ ＦＥＴスイッチ、受信のＳＡＷフィルタ、送信端子に接続されるパワーアンプ（図示しない）、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが可能となり、これら後段の高周波電子部品を破壊することがない。

更に分波回路とスイッチ回路の伝送線路および容量の一部を積層基板に内蔵し一体化するため、分波回路とスイッチ回路との配線も積層基板の表面又は内部に形成され、配線による損失を低減し、また両者間の整合調整が容易となる。

一方で、スイッチ素子、抵抗、容量およびインダクタなどのチップ部品は積層基板上に搭載するので、静電サージ対策回路を内蔵一体化した小型で高性能なアンテナスイッチ積層モジュール複合部品が得られる。

また、これらのマルチバンドアンテナスイッチ回路、又はマルチバンドアンテナスイッチ積層モジュール複合部品を用いた通信装置は装置の小型化と低消費電力仕様となる。

本発明者は、ハイパスフィルタのインダクタンスＬ１とインダクタンスＬ２とを誘導結合及び／又は容量結合させることにより、前述の課題を解決することができた。
本発明において、ハイパスフィルタのインダクタンスＬ１とインダクタンスＬ２との誘導結合及び／又は容量結合は、少なくともインダクタンスＬ１の一部のインダクタンスＬ１’、インダクタンスＬ２の一部のインダクタンスＬ２’でもよい。
なお、インダクタンスＬ１、Ｌ１’、Ｌ２、Ｌ２’は伝送線路、ストリップラインのみならず、外付けのインダクタなどでも形成できる。

図１（Ａ）はインダクタンスＬ１とインダクタンスＬ２とが全面結合する場合の回路図、図１（Ｂ）はインダクタンスＬ１の一部のインダクタンスＬ１’とインダクタンスＬ２の一部のインダクタンスＬ２’とが部分結合する場合の回路図を示す。ここで、符号ＭＣＬは、誘導結合及び／又は容量結合の結合部分を示す。

図１には、回路モジュールに電極パターンにより内蔵するインダクタおよびコンデンサによって通信周波数よりも少なくとも低い周波数の交流成分および直流成分の通過を阻止するハイパスフィルタが示される。
これにより、アンテナから回路モジュール内に静電気が侵入しても、静電気の直流成分および通信周波数よりも低い周波数の交流成分を、インダクタによりグランドに逃がすとともに、コンデンサにより回路モジュールの後段側への侵入を阻止することができる。

ハイパスフィルタは、例えば伝送線路と、伝送線路に介設されたコンデンサとから構成されている。ハイパスフィルは積層基板に内蔵されている。ハイパスフィルタと後段回路との間には、ＤＣカット用コンデンサが配置されている。

本発明に係るハイパスフィルタは、単なるハイパスフィルタではなく、更に、構成するインダクタの少なくとも一部が、誘導結合及び／又は容量結合している点に特徴がある。図２を用いて、本発明の原理を説明する。
入力端子Ｐ１から入力した入力サージ電圧（図２中、「入力サージ電圧」波形で表す。）は、静電容量Ｃ１を通過して減衰し（図２中、「通過電圧」波形で表す。）、出力端子Ｐ２に達する。
他方、インダクタンスＬ１とインダクタンスＬ２の一部が結合したＬ１’、Ｌ２’の結合部分ＭＣＬで入力サージ電圧の一部を結合し、インダクタンスＬ２−Ｌ２’及びインダクタンスＬ２’で逆相に反転、即ち逆相誘導し（図２中、「逆相誘導」波形で表す。）、出力端子Ｐ２に供給する。
それにより、静電容量Ｃ１を通過してきた通過電圧の波形（図２中、「通過電圧」波形）と前記逆相誘導の電圧波形（図２中、「逆相誘導」波形）とが相殺することにより、出力端子Ｐ２からの出力電圧を低減できる（図２中、「出力電圧」波形で表す。）。

インダクタンスＬ１とインダクタンスＬ２が結合した結合部分ＭＣＬ、またはインダクタンスＬ１とインダクタンスＬ２の一部が結合したＬ１’、Ｌ２’の結合部分ＭＣＬの結合度について説明する。
結合度が所定値未満であると、前記逆相誘導の電圧波形が入力サージ電圧を相殺できず、出力端子Ｐ２からの出力電圧のサージ電圧の抑制が不十分である。結合度が所定値を超えると、前記逆相誘導の電圧波形が入力サージ電圧を上回って過相殺となり、逆位相のサージ電圧が出力端子Ｐ２から出力されて好ましくない。

前記の結合度は、前記のインダクタンスを構成する電極パターン間の距離を変化することによって調整できる。電極パターン間の距離を小さくすれば結合度を大きくできる。電極パターンを同一面上で並置するよりも、上下面で投射面が重なるようにして並置する方が結合度を大きくできる。

従って、本発明に係る静電サージ対策用のハイパスフィルタの設計に当たり、逆相誘導の電圧波形が入力サージ電圧を適切に相殺して、不足相殺または過相殺とならないように、構成するインダクタンスの電極パターンの間隔、寸法などを含めて、三次元的設計を適宜行えば良い。

以下、本発明に係る静電サージ対策用のハイパスフィルタ、およびこれを用いたマルチバンドアンテナスイッチ回路の実施形態について図面を参照して説明する。

図１は、本発明に係る静電サージ対策用のハイパスフィルタ回路の一実施例を示す。図１（Ａ）はインダクタＬ１とインダクタＬ２とが全部結合した場合、図１（Ｂ）はインダクタＬ１の一部Ｌ１’とインダクタＬ２の一部Ｌ２’とが一部結合した場合を示す。
図１において、インダクタＬ１は入力端子Ｐ１とグランドとの間に接続され、静電容量Ｃ１は入力端子Ｐ１と出力端子Ｐ２との間に挿入され、インダクタＬ２と静電容量Ｃ２からなる直列共振回路は、出力端子Ｐ２とグランドとの間に接続されている。
インダクタＬ１、Ｌ２はパターンで形成した伝送線路のインダクタンスを利用する。静電容量Ｃ１、Ｃ２はパターン間の結合容量を利用する。この場合、インダクタＬ１と静電容量Ｃ１の値を適宜選択することによって、静電サージをグランドへ逃がし、高周波信号は低損失で伝達するようなハイパスフィルタが構成される。
ここでのインダクタＬ１は５０ｎＨ以下、静電容量Ｃ１は１０ｐＦ以下が望ましい。また、インダクタＬ２および静電容量Ｃ２からなる直列共振回路は、その共振周波数が１００ＭＨｚ〜５００ＭＨｚの間に設定されるようにインダクタＬ、静電容量Ｃの値を設定する。この場合、静電容量Ｃ２は１０ｐＦ以上、Ｌ２は５０ｎＨ以下が望ましい。これにより静電破壊で問題となる前記共振周波数帯での静電サージをグランドへ吸収することができ、静電サージ対策をより効率的に行うことが出来る。

実際の携帯端末で起こりうる静電サージによる破壊は、人体が帯電した状態で携帯端末のアンテナに接触した場合が想定される。
この状況を実験的に再現する方法としてＨｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌが一般的に用いられる。
図３に、人体の帯電状況を示すような具体的な等価回路で置き換え、静電容量Ｃに充電された電荷が抵抗Ｒを介して被試験物に放電する装置の等価回路を示す。

図４に、Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌを容量Ｃ＝１５０ｐＦ、抵抗Ｒ＝３３０Ωとした場合の放電サージ波形を示す。
図５に、この波形をフーリエ変換し、放電サージ波形の周波数成分を求めた周波数スペクトルを示す。
この周波数スペクトルより、人体からのサージ波形は、ＤＣ〜３００ＭＨｚまでの周波数成分が支配的であり、静電サージ対策部品としてはＤＣ〜３００ＭＨｚまでを除去でき、なおかつ高周波信号を低損失で伝送できるハイパスフィルタが理想的であることが推定できる。

そこで、図１に示した本発明の静電サージ対策回路について、図１（Ａ）にてインダクタＬ１とインダクタＬ２との結合部分ＭＣＬが無いように十分にインダクタＬ１とインダクタＬ２との距離を隔てた場合を比較例として、特許文献２記載および特許文献３記載の従来技術の静電サージ対策回路を従来例として、ＤＣ〜２ＧＨｚまでの減衰特性を測定した。
ここで、特許文献２記載の従来の静電サージ対策回路（従来例１）は図２１のインダクタＬ３で形成された回路、特許文献３記載の従来の静電サージ対策回路（従来例２）は図２０のインダクタＬ１と静電容量Ｃ２で形成された回路である。
この実施例では、インダクタＬ１とインダクタＬ２との間隔を０．２ｍｍ以下にすると結合部分ＭＣＬが形成されるので、比較例ではインダクタＬ１とインダクタＬ２との間隔を結合部分ＭＣＬが形成されない０．３ｍｍとした。

図６に減衰特性を示す。特性比較するに際して、通過させる信号は、９００ＭＨｚ帯域、１８００ＭＨｚ帯域を想定した。
図６の減衰特性より、静電破壊で問題となる３００ＭＨｚ以下の周波数帯での減衰量は、従来の静電サージ対策回路（従来例１，２）の静電サージ対策回路では５ｄＢ以下でしかない。比較例では２５ｄＢ強の減衰量（３０ｄＢ以上）が得られているが、本発明では比較例に比べて更に１０ｄＢ多い減衰量が得られ、サージ電圧で１／３を低減できることが分かる。

図７は、本発明に係る静電サージ対策用のハイパスフィルタ６の他の実施例である。図７において、インダクタＬ１、Ｌ２、静電容量Ｃ１、Ｃ２の役割は実施例１に示したものと同じであるが、静電容量Ｃ１と出力端子Ｐ２の間に静電容量Ｃ３およびインダクタＬ３から構成される並列共振回路が挿入されている点が実施例１と異なる。
この並列共振回路は、送信信号のＮ倍の周波数に減衰極を持つように設定することにより、アンテナから発信する高調波ノイズ信号を除去する働きをする。
また、静電容量Ｃ３、インダクタＬ３の値を調整することにより、静電サージ回路全体の整合が調整可能となり、より効果的である。

図８は、本発明に係る静電サージ対策用のハイパスフィルタ６を用いたトリプルバンドアンテナスイッチ回路７の一実施例を示すブロック図である。
分波回路Ｄｉｐは、ＥＧＳＭ帯域（８８０〜９６０ ＭＨｚ）の信号と、ＤＣＳ／ＰＣＳ帯域（ＤＣＳ：１７１０〜１８８０ＭＨｚ、ＰＣＳ：１８５０〜１９９０ ＭＨｚ）の信号とを分波合成する役割を担う。
スイッチ回路ＳＷ１は、ＥＧＳＭ送信信号および受信信号を切り換える。スイッチ回路ＳＷ２は、ＳＰ３Ｔ（Ｓｉｎｇｌｅ Ｐｏｌｅ ３ Ｔｈｒｏｗ）スイッチを用いて、ＤＣＳ／ＰＣＳ送信信号、ＤＣＳ受信信号、およびＰＣＳ受信信号の切り換えをそれぞれ行う。
ローパスフィルタＬＰＦ１は、ＥＧＳＭ ＴＸ端子から入力される送信信号に含まれるＮ次高調波歪を減衰する役割を担う。ローパスフィルタＬＰＦ２は、ＤＣＳ／ＰＣＳ ＴＸ端子から入力される送信信号に含まれるＮ次高調波歪を減衰する役割を担う。
ＳＡＷフィルタＳＡＷ１〜ＳＡＷ３は、各々、ＥＧＳＭ受信信号、ＤＣＳ受信信号、ＰＣＳ受信信号に含まれる受信帯域外のノイズを除去する役割を担う。

図８において、本発明に係るハイパスフィルタ６は、アンテナ端子ＡＮＴと分波回路Ｄｉｐの間に挿入され、アンテナ端子ＡＮＴから入力した静電サージをグランドへ吸収する役割を担う。
従って、本発明に係るハイパスフィルタ６により、アンテナスイッチ回路７を構成するＤＩＰダイオードスイッチ、あるいはＧａＡｓ ＦＥＴスイッチ、受信のＳＡＷフィルタ、送信端子に接続されるパワーアンプ、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが出来る。

また、点線枠内に示されるインダクタＬ３とコンデンサＣ３で構成される並列共振回路は、必要に応じて付加できる回路として示している（以下の実施例も同様）。
この場合、減衰極をＤＣＳ／ＰＣＳ Ｔｘの２倍の周波数（３４２０ＭＨｚ〜３８２０ＭＨｚ）に調整することにより、ＥＧＳＭ送信の４倍の周波数（３５２０ＭＨｚ〜３６６０ＭＨｚ）も同時に減衰させることができるため、ＤＣＳ／ＰＣＳ送信の２倍減衰量、ＥＧＳＭ送信の４倍減衰量を同時に減衰させることができる。
また並列共振回路Ｌ３、Ｃ３は整合回路としての機能も兼ね備えているため、アンテナスイッチ全体のマッチング調整用として有用である。

図９は、図８の分波回路Ｄｉｐから後段の等価回路図である。なお、図９において、弾性表面波フィルタＳＡＷ１〜ＳＡＷ３は省略している。
図１０は、図９の回路におけるＥＧＳＭ、ＤＣＳ、ＰＣＳの各動作モードとコントロール電源の関係を示す。
例えば、ＥＧＳＭ送信モード（Ｔｘ）の場合、コントロール電源ＶＣ１はＨｉｇｈ、コントロール電源ＶＣ２とコントロール電源ＶＣ３はＬｏｗに設定される。その結果、以下、図９を用いて詳細に説明するように、ＰＩＮダイオードＤ１及びＤ２はＯＮ、ＰＩＮダイオードＤ３〜Ｄ６はＯＦＦとなり、ＥＧＳＭ送信端子（Ｔｘ）からのＥＧＳＭ信号が、アンテナ端子ＡＮＴを経てアンテナから送信される。

図９において、分波回路Ｄｉｐは、伝送線路Ｌ１０１〜Ｌ１０４および容量Ｃ１０１〜Ｃ１０４により構成される。伝送線路Ｌ１０２と容量Ｃ１０１は直列共振回路を形成し、ＤＣＳおよびＰＣＳ帯域に共振周波数を持つように設計することが望ましい。
また、伝送線路Ｌ１０４と容量Ｃ１０３は直列共振回路を形成し、ＥＧＳＭ帯域に共振周波数を持つように設計することが望ましい。この回路により、ＥＧＳＭ系の信号とＤＣＳ系、ＰＣＳ系の信号とを分波合成することが可能となる。
伝送線路Ｌ１０１、Ｌ１０３は、ＤＣＳ系、ＰＣＳ系の信号の周波数にとって高インピーダンスになるようにある程度の長さに設定するのが好ましい。これによりＤＣＳ系、ＰＣＳ系の信号がＥＧＳＭ系の経路へ伝送しにくくなる。
逆に、静電容量Ｃ１０２、Ｃ１０４は、ＥＧＳＭ系の信号の周波数にとって高インピーダンスになるように比較的小さい容量値に設定されるのが好ましい。これによりＥＧＳＭ系の信号がＤＣＳ／ＰＣＳ系の経路へ伝送しにくくなる。

図９において、第１のスイッチ回路ＳＷ１は、静電容量Ｃ５、Ｃ６、伝送線路Ｌ５、Ｌ６、ＰＩＮダイオードＤ１、Ｄ２、および抵抗Ｒ１により構成される。
伝送線路Ｌ５、Ｌ６はＥＧＳＭの送信周波数帯においてλ／４共振器となるように伝送線路の長さを設定する。
但し、伝送線路Ｌ５はＥＧＳＭの送信周波数においてグランドレベルがＯＰＥＮ（高インピーダンス状態）に見える程度のチョークコイルでも代用可能である。この場合インダクタンス値は１０〜１００ｎＨ程度が望ましい。
抵抗Ｒ１は、コントロール電源ＶＣ１がＨｉｇｈ状態での第１、第２のダイオードＤ１、Ｄ２に流れる電流を決定する。
静電容量Ｃ５、Ｃ６は、コントロール電源のＤＣカットのために必要である。コントロール電源ＶＣ１がＨｉｇｈの時には、ＰＩＮダイオードＤ２には接続ワイヤなどの寄生インダクタンスが存在するため、これを打ち消すように容量Ｃ６と直列共振させる。静電容量Ｃ６の容量値は適宜設定する。

以上により、コントロール電源ＶＣ１がＨｉｇｈの時には、第１、第２のダイオードＤ１、Ｄ２は共にＯＮとなり、第２のダイオードＤ２と伝送線路Ｌ６の接続点がグランドレベルとなり、λ／４共振器である伝送線路Ｌ６の反対側のインピーダンスが無限大となる。
従って、コントロール電源ＶＣ１がＨｉｇｈの時には、分波回路Ｄｉｐから、後段のＥＧＳＭ受信端子ＥＧＳＭ Ｒｘまでの間の経路では、信号は通過できず、分波回路ＤｉｐからＥＧＳＭ送信端子ＥＧＳＭ Ｔｘまでの間の経路では、信号が通過し易くなる。
一方、コントロール電源ＶＣ１がＬｏｗの時には、第１のダイオードＤ１もＯＦＦとなり、分波回路Ｄｉｐから、後段のＥＧＳＭ送信端子ＥＧＳＭ Ｔｘまでの間の経路では、信号は通過できず、また第２のダイオードＤ２もＯＦＦであるので、分波回路Ｄｉｐから、後段のＥＧＳＭ受信端子ＥＧＳＭ Ｒｘまでの間の経路では、信号が通過し易くなる。
以上の構成により、ＥＧＳＭ信号の送受信の切り換えが可能となる。

図９において、第２のスイッチ回路ＳＷ２は、静電容量Ｃ７〜Ｃ１０、伝送線路Ｌ７〜Ｌ１０、ＰＩＮダイオードＤ３〜Ｄ６、および抵抗Ｒ２、Ｒ３により構成される。
伝送線路Ｌ７〜Ｌ１０は、ＤＣＳからＰＣＳの信号の周波数において、λ／４共振器となるように伝送線路の長さを設定する。
但し、伝送線路Ｌ７、Ｌ９は、それぞれ、ＤＣＳの送信周波数、ＰＣＳの送信周波数においてグランドレベルがＯＰＥＮ（高インピーダンス状態）に見える程度のチョークコイルでも代用可能である。
抵抗Ｒ２は、コントロール電源ＶＣ２がＨｉｇｈ状態での第３、第４のダイオードＤ３、Ｄ４に流れる電流を決定する。抵抗Ｒ３は、コントロール電源ＶＣ３がＨｉｇｈ状態での第５、第６のダイオードＤ５、Ｄ６に流れる電流を決定する。
容量Ｃ７、Ｃ８、Ｃ１０は、コントロール電源のＤＣカット（阻止）のために必要である。またコントロール電源ＶＣ２がＨｉｇｈの時には、ＰＩＮダイオードＤ４には接続ワイヤなどの寄生インダクタンスが存在するため、容量Ｃ７と直列共振するように容量Ｃ７の容量値を設定する。

以上により、コントロール電源ＶＣ２がＨｉｇｈの時には、第３、第４のダイオードＤ３、Ｄ４は共にＯＮとなり、第４のダイオードＤ４と伝送線路Ｌ８の接続点がグランドレベルとなり、λ／４共振器である伝送線路Ｌ８の反対側のインピーダンスが無限大となる。
従って、コントロール電源ＶＣ２がＨｉｇｈの時には、分波回路Ｄｉｐから、ＤＣＳ受信端子ＤＣＳ Ｒｘまでの間、および分波回路Ｄｉｐから、ＰＣＳ受信端子ＰＣＳＲｘまでの間の経路では、信号は通過できず、分波回路Ｄｉｐから、ＤＣＳ／ＰＣＳ送信端子ＤＣＳ／ＰＣＳＴｘまでの間の経路では、信号が通過しやすくなる。
一方、コントロール端子ＶＣ２がＬｏｗの時には、第３のダイオードＤ３もＯＦＦとなり分波回路Ｄｉｐから、ＤＣＳ／ＰＣＳ送信端子ＤＣＳ／ＰＣＳＴｘまでの間の経路では、信号は通過できず、また第４のダイオードＤ４もＯＦＦであるので、分波回路Ｄｉｐから、ＤＣＳ受信端子ＤＣＳＲｘまでの間、および分波回路Ｄｉｐから、ＰＣＳ受信端子ＰＣＳＲｘまでの間の経路では、信号が通過し易くなる。

また、コントロール端子ＶＣ３がＨｉｇｈの時には、ＰＩＮダイオードＤ６には接続ワイヤなどの寄生インダクタンスが存在するため、容量Ｃ１０と直列共振するように容量Ｃ１０の容量値を設定する。
これにより、コントロール端子ＶＣ３がＨｉｇｈの時には、第５、第６のダイオードＤ５、Ｄ６は共にＯＮとなり、第６のダイオードＤ６と伝送線路Ｌ１０の接続点がグランドレベルとなり、λ／４共振器である伝送線路Ｌ１０の反対側のインピーダンスが無限大となる。
従って、コントロール端子ＶＣ３がＨｉｇｈの時にはＰＣＳ受信端子ＰＣＳＲｘ間の経路には信号は通過できず、ＤＣＳ受信端子ＤＣＳ Ｒｘ間の経路では信号が通過し易くなる。
逆にコントロール端子ＶＣ３がＬｏｗの時には第５のダイオードＤ５もＯＦＦとなり、ＤＣＳ受信端子ＤＣＳ Ｒｘ間の経路には信号は通過できず、ＰＣＳ送受信端子ＰＣＳＲｘ間の経路では信号が通過し易くなる。

以上の構成により、コントロール端子ＶＣ２がＨｉｇｈの時には、ＤＣＳ／ＰＣＳ送信端子ＤＣＳ／ＰＣＳＴｘへ、コントロール端子ＶＣ２、ＶＣ３がそれぞれＬｏｗ、Ｈｉｇｈの時には、ＤＣＳ受信端子ＤＣＳ Ｒｘへ、コントロール端子ＶＣ２およびコントロール端子ＶＣ３がＬｏｗの時には、ＰＣＳ受信端子ＰＣＳＲｘへの切り換えが可能となる。

図９において、第１のローパスフィルタＬＰＦ１は、伝送線路Ｌ１１および容量Ｃ１１〜Ｃ１３より構成されるπ型のローパスフィルタである。
ここでＬ１１とＣ１１は並列共振回路を構成し、その共振周波数はＥＧＳＭの送信周波数の２倍もしくは３倍の周波数に設定する。
以上の構成により、パワーアンプ（図示しない）から入力されるＥＧＳＭ側の送信信号に含まれる高調波歪みを除去できる。
前記の第１のローパスフィルタＬＰＦ１のグランドに接続する静電容量を、伝送線路Ｌ５と並列に配置すれば、並列共振回路を構成することとなり、伝送線路Ｌ５の線路長をλ／４よりも短く構成でき、またチョークコイルのインダクタンス値を小さくすることが出来る。

図９において、第２のローパスフィルタＬＰＦ２は、伝送線路Ｌ１２および容量Ｃ１４〜Ｃ１６より構成されるπ型のローパスフィルタである。ここで伝送線路Ｌ１２と静電容量Ｃ１４は並列共振回路を構成し、その共振周波数はＤＣＳ送信周波数の２倍もしくは３倍の周波数に設定する。
以上の構成によりパワーアンプ（図示しない）から入力されるＤＣＳ側の送信信号に含まれる高調波歪みを除去できる。

本発明における静電サージ対策用のハイパスフィルタおよびアンテナスイッチ回路を構成するインダクタや容量の一部は、誘電体積層基板に内蔵可能であり、他方静電サージ対策回路を構成する一部の容量、インダクタ、スイッチ回路として用いたＰＩＮダイオードスイッチ素子やＧａＡｓ ＦＥＴスイッチ素子、抵抗、容量、チョークコイルなどのチップ部品を前記誘電体積層基板上に搭載することにより、小型で安価なマルチバンドアンテナスイッチ積層モジュール複合部品が得られる。

図１１は、図８の回路で示されるアンテナスイッチ積層モジュール複合部品の積層体を構成するグリーンシートおよび電極パターンを示す図である。
図１１（Ａ）において、グリーンシートＧＳ１〜ＧＳ１２は上から順番に積層されている。図１１（Ｂ）は、グリーンシートＧＳ１２の裏面を示す図である。
グリーンシートＧＳ１にはダイオード、チップ抵抗、チップコンデンサを搭載するためのランド電極１４およびメタルシールド（金属ケース）を搭載するためのランド電極１６が印刷されている。
また異なるグリーンシートに形成された電極パターン同士を接続するビアホール電極１５（図中黒丸で表示）を形成している。
グリーンシートＧＳ１２の底面には、グランド端子６１〜６７、アンテナ端子６８、ＥＧＳＭ送信端子６９、ＤＣＳ送信端子７０、ＰＣＳ送受信端子７１、ＤＣＳ受信端子７２、ＥＧＳＭ受信端子７３、および電源端子７４〜７６が形成されている。
グリーンシートＧＳ２〜ＧＳ４、ＧＳ９、ＧＳ１０には、主に伝送線路となるライン電極パターンが印刷されている。
グリーンシートＧＳ５〜ＧＳ８、ＧＳ１１には、主に容量を形成する容量用の電極パターンが印刷されている。
また、グリーンシートＧＳ６、ＧＳ８、ＧＳ１２にはグランド電極１７〜１９が印刷されている。

図１１において、本発明の係るハイパスフィルタ６のインダクタＬ１は、グリーンシートＧＳ９とグリーンシートＧＳ１０に形成され、符号Ｌ１で示す電極パターンで構成される。インダクタＬ２は、グリーンシートＧＳ９とグリーンシートＧＳ１０に形成され、符号Ｌ２で示す電極パターンで構成される。
インダクタＬ１の電極パターンとインダクタＬ２の電極パターンとは、部分的に近接して配置されており、その部分で誘導結合及び／又は容量結合して、結合部分ＭＣＬを形成する。
それにより、図２で説明したように、逆相誘導を誘起して入力サージ電圧を相殺して減少できる。

図１１において、符号２０〜２８は、分波回路Ｄｉｐを構成する伝送線路で、符号２１と符号２３でインダクタＬ１０１、符号２５と符号２７でインダクタＬ１０２、符号２０と符号２２でインダクタＬ１０３、符号２６と符号２８でインダクタＬ１０４を形成している。
符号４５〜５０は、分波回路Ｄｉｐを構成する容量用の電極パターンに対応し符号４５と符号４６で静電容量Ｃ２、符号４７と符号４８で静電容量Ｃ４、符号４９と符号１７で静電容量Ｃ１、符号５０と符号１７で静電容量Ｃ３を形成している。
符号２９〜３４はスイッチ回路ＳＷ１を構成する伝送線路で、符号２９と符号３０でインダクタＬ１１、符号３１と符号３２でインダクタＬ５、符号３３と符号３４でインダクタＬ６を形成している。
符号５１〜５４はスイッチ回路ＳＷ１を構成する容量用の電極パターンに対応し、符号５１と符号５２で静電容量Ｃ１１、符号５３と符号１８で静電容量Ｃ１２、符号５２と符号１８で静電容量Ｃ１３、符号５４と符号１８で静電容量Ｃ６を形成している。
符号３５〜４３はスイッチ回路ＳＷ２を構成する伝送線路で、符号３５と符号３６でインダクタＬ１２、符号３７でインダクタＬ７、符号３８と符号４１でインダクタＬ１０、符号３９と符号４２でインダクタＬ９、符号４０と符号４３でインダクタＬ８を形成している。
符号５５〜５９はスイッチ回路ＳＷ２を構成する容量用の電極パターンに対応する。符号５５と符号５８で静電容量Ｃ１４、符号５６と符号１９で静電容量Ｃ１０、符号５７と符号１９で静電容量Ｃ７、符号５８と符号１８で静電容量Ｃ１５、符号５９と符号１７で静電容量Ｃ１６を形成している。
また、スルーホール電極１５は各シート間の電気的な接続を行う。

本実施例で使用したグリーンシートは９５０℃以下の低温焼成が可能なセラミック誘電材料を用いており、伝送線路、容量を形成しやすいように、シート厚みが４０〜２００μｍのものを使用した。このグリーンシートＧＳ１〜ＧＳ１２を積層し、側面電極を印刷した後に、９５０℃で焼成することにより、アンテナスイッチ積層モジュール複合部品の積層体が得られる。なお、グリーンシートは、焼成後、誘電体層を構成する。
更に、積層体上にＰＩＮダイオード、チップ抵抗、チップコンデンサを実装することによりアンテナスイッチ積層モジュール複合部品が得られる。

図１２に、入力端子Ｐ１、出力端子Ｐ２、及びグランド端子ＧＮＤを側面電極とした積層部品として構成した本発明に係るハイパスフィルタ６を示す。
この場合、図１１で例示したように積層体に内蔵する場合と比べて、インダクタンスＬ１，Ｌ２，Ｌ１’，Ｌ２’のインダクタンス値、静電容量Ｃ１，Ｃ２の静電容量値のみならず、インダクタンスＬ１，Ｌ２，Ｌ１’，Ｌ２’の誘導結合、容量結合の結合度が自由に変えられるため、アンテナスイッチ積層モジュールの設計とは独立して静電サージ対策が可能となり、汎用性が向上する。

図１２に例示したハイパスフィルタ６の、積層部品におけるグリーンシートの各層のパターン配置の他の一例を、図１３〜図１５に示す。グリーンシートｇｓ１〜ｇｓｇｓ９（更にｇｓ１０）は、上から順番に積層されている。
なお、図１３のグリーンシートｇｓ９の下に示す図は、グリーンシートｇｓ９の裏面を示す図である。図１４のグリーンシートｇｓ９の下に示す図は、グリーンシートｇｓ９の裏面を示す図である。図１５のグリーンシートｇｓ１０の下に示す図は、グリーンシートｇｓ１０の裏面を示す図である。

図１３では、グリーンシートｇｓ２とグリーンシートｇｓ３で静電容量Ｃ１が形成され、グリーンシートｇｓ７〜ｇｓ９で静電容量Ｃ２が形成される。グリーンシートｇｓ４〜ｇｓ６でインダクタＬ１が形成され、同じく、グリーンシートｇｓ４〜ｇｓ６でインダクタＬ２が形成される。
インダクタＬ１とインダクタＬ２の電極パターンのパターン間隔ｐｄは、入力サージ電圧に対する逆相誘導電圧が、過相殺または不足相殺にならないような、適切な相殺効果を呈するように適宜選択できる。
誘電率ε＝８の誘電体を積層して１６０８タイプ（1.6×0.8ｍｍ）のチップ形状にする場合、インダクタＬ１とインダクタＬ２との間隔ｐｄを０．２ｍｍ以下にすると結合部分ＭＣＬが形成される。この場合には磁気結合となる。

図１４では、グリーンシートｇｓ２とグリーンシートｇｓ３で静電容量Ｃ１が形成され、グリーンシートｇｓ７〜ｇｓ９で静電容量Ｃ２が形成される。グリーンシートｇｓ４〜ｇｓ６でインダクタＬ１が形成され、同じく、グリーンシートｇｓ４〜ｇｓ６でインダクタＬ２が形成される。
グリーンシートｇｓ５とグリーンシートｇｓ６に結合部分ＭＣＬが形成される。グリーンシートｇｓ５にはインダクタＬ１とインダクタＬ２の電極パターンが形成されるが、両者が離して配置されているため、グリーンシートｇｓ５上での結合は弱い。グリーンシートｇｓ６についても同様である。
この場合には、破線で示すように、誘電体を介挿して対向するグリーンシートｇｓ５とグリーンシートｇｓ６との間での容量結合が支配的である。グリーンシートｇｓ５上の電極パターンとグリーンシートｇｓ６上の電極パターンとは、投射面が重なっており静電容量の電極を構成するからである。
この場合には磁気結合と容量結合の組み合わさった結合となり、図１３に示した実施例よりも結合度が大きい。

グリーンシートｇｓ５上のインダクタＬ１と、グリーンシートｇｓ６上のインダクタＬ２との層関距離は、入力サージ電圧に対する逆相誘導電圧が、過相殺または不足相殺にならないような、適切な相殺効果を呈するように適宜選択できる。例えば、１５〜３５μｍ程度が好ましい。
誘電率ε＝８の誘電体を積層して１６０８タイプ（1.6×0.8ｍｍ）のチップ形状にする場合、一実施例として、インダクタＬ１とインダクタＬ２との層関距離を２５μｍにすることができる。

図１５では、グリーンシートｇｓ２とグリーンシートｇｓ３で静電容量Ｃ１が形成され、グリーンシートｇｓ８〜ｇｓ１０で静電容量Ｃ２が形成される。グリーンシートｇｓ４〜ｇｓ６でインダクタＬ１が形成され、グリーンシートｇｓ４，ｇｓ５，ｇｓ７でインダクタＬ２が形成される。
グリーンシートｇｓ４とグリーンシートｇｓ５にはインダクタＬ１とインダクタＬ２の電極パターンが形成され、グリーンシートｇｓ６にはインダクタＬ１の電極パターンのみ、グリーンシートｇｓ７にはインダクタＬ２の電極パターンのみが形成されている。
グリーンシートｇｓ５〜ｇｓ７に結合部分ＭＣＬが形成される。この場合には磁気結合となる。

誘電率ε＝８の誘電体を積層して１６０８タイプ（1.6×0.8ｍｍ）のチップ形状にする場合、一実施例として、グリーンシートｇｓ４〜ｇｓ６に亙ってスルーホールで接続されてコイルを形成するインダクタＬ１の巻数２．５ターン（ｔｕｒｎ）に対して、グリーンシートｇｓ４，ｇｓ５，ｇｓ７に亙ってスルーホールで接続されてコイルを形成するインダクタＬ２の巻数０．５〜１ターンが好ましい。

このように、本発明に係るハイパスフィルタにおいては誘導結合及び／又は容量結合による結合部分ＭＣＬが形成されて、入力サージ電圧を逆相誘導で相殺して減少できる。

この実施例でも、使用したグリーンシートは、９５０℃以下の低温焼成が可能なセラミック誘電材料を用いており、チップ化されたハイパスフィルタを簡単に得ることができる。
なお、グリーンシートは、焼成後、固化して誘電体層を構成する。

図１６は、本発明に係る静電サージ対策用のハイパスフィルタをアンテナＡＮＴとＧａＡｓ ＦＥＴスイッチの間に挿入した、トリプルバンドアンテナスイッチ回路の一実施例を示すブロック図である。
この場合、ＳＰ５Ｔ（Ｓｉｎｇｌｅ Ｐｏｌｅ ５ Ｔｈｒｏｗ）スイッチはアンテナ端子から入出力された信号のうちＥＧＳＭ送信信号、ＥＧＳＭ受信信号、ＤＣＳ／ＰＣＳ送信信号、ＤＣＳ受信信号、およびＰＣＳ受信信号を所定の端子へ切り換えを行う。
ローパスフィルタＬＰＦ１は、ＥＧＳＭ ＴＸ端子から入力される送信信号に含まれるＮ次高調波歪を減衰する役割を担い、ＬＰＦ２はＤＣＳ／ＰＣＳ ＴＸ端子から入力される送信信号に含まれるＮ次高調波歪を減衰する役割を担う。
ＳＡＷフィルタＳＡＷ１〜ＳＡＷ３は、それぞれＥＧＳＭ受信信号、ＤＣＳ受信信号、ＰＣＳ受信信号に含まれる受信帯域外のノイズを除去する役割を担う。

図１６において、本発明の静電サージ対策回路はアンテナ端子とＳＰ５Ｔスイッチの間に挿入され、アンテナから入力された静電サージをグランドへ吸収する。
従って本発明の静電サージ対策回路により、ＳＰ５Ｔスイッチ、受信のＳＡＷフィルタ、送信端子に接続されるパワーアンプ（図示しない）、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが出来る。

図１７は、本発明に係る静電サージ対策用のハイパスフィルタを用いた、トリプルバンドアンテナスイッチ回路の一実施例である。
この場合、ＳＰ３Ｔスイッチはアンテナ端子から入出力された信号のうちＥＧＳＭ送信信号、ＤＣＳ受信信号を分波回路Ｄｉｐ１へ切り換え、ＤＣＳ／ＰＣＳ送信信号、ＥＧＳＭ受信信号を分波回路Ｄｉｐ２へ切り換え、ＰＣＳ受信信号をＰＣＳ受信のＳＡＷへそれぞれ切り換えを行う。
ローパスフィルタＬＰＦ１は、ＥＧＳＭ ＴＸ端子から入力される送信信号に含まれるＮ次高調波歪を減衰する役割を担い、ＬＰＦ２はＤＣＳ／ＰＣＳ ＴＸ端子から入力される送信信号に含まれるＮ次高調波歪を減衰する役割を担う。
ＳＡＷフィルタＳＡＷ１〜ＳＡＷ３は、それぞれＥＧＳＭ受信信号、ＤＣＳ受信信号、ＰＣＳ受信信号に含まれる受信帯域外のノイズを除去する役割を担う。分波回路Ｄｉｐ１はＬＰＦ１およびＳＡＷ２に接続され、分波回路Ｄｉｐ２はＬＰＦ２およびＳＡＷ１に接続される。

図１７において、本発明に係る静電サージ対策のためのハイパスフィルタ６は、アンテナ端子ＡＮＴとＳＰ３Ｔスイッチの間に挿入され、アンテナから入力された静電サージをグランドへ吸収する。
従って、本発明の静電サージ対策回路により、ＳＰ３Ｔスイッチ、受信のＳＡＷフィルタ、送信端子に接続されるパワーアンプ（図示しない）、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが出来る。
また本実施例で用いたＳＰ３Ｔスイッチは、回路規模がＳＰ５Ｔよりも小規模であるため、実施例４で示したＳＰ５Ｔスイッチを用いた高周波アンテナスイッチモジュールよりも小型化、低コスト化が可能であるという特徴がある。

本発明における静電サージ対策用のハイパスフィルタおよびアンテナスイッチ回路を構成するインダクタや容量の一部は誘電体積層基板に内蔵可能であり、他方、静電サージ対策回路を構成する一部の容量、インダクタ、スイッチ回路として用いたＰＩＮダイオードスイッチ素子やＧａＡｓ ＦＥＴスイッチ素子、抵抗、容量、チョークコイルなどのチップ部品を前記誘電体積層基板上に搭載することにより、小型で安価なマルチバンドアンテナスイッチ積層モジュール複合部品が得られる。

例えば、図１７のブロック図で示されるアンテナスイッチ回路モジュールを、積層誘電体１で一体構成した複合部品の斜視図を、図１８に示した。
積層体の内部には、分波回路Ｄｉｐ１、Ｄｉｐ２、ローパスフィルタＬＰＦ１、ＬＰＦ２および静電サージ対策用ハイパスフィルタ回路を構成するインダクタおよび容量が、複数の層に分けられて印刷されて形成されており、小型化軽量化が可能となる。
一方、積層体１の上にはＳＰ３Ｔ ＧａＡｓ ＦＥＴスイッチ２、ＳＡＷフィルタ３、チップインダクタ４、チップコンデンサ５がそれぞれ搭載されている。

また、本実施例では積層基板は９５０℃以下の低温焼成が可能なセラミック誘電材料（ＬＴＣＣ）を用いており、焼成前のセラミックグリーンシートは伝送線路、容量を形成しやすいように、シート厚みが４０〜２００μｍのものを使用した。このセラミックグリーンシートを複数積層し、個片にカットし側面電極を印刷した後に、９５０℃で焼成することにより、アンテナスイッチ積層モジュール複合部品の積層体が得られる。
更に、得られた積層体上にＳＰ３Ｔ ＧａＡｓ ＦＥＴスイッチ、チップインダクタ、チップコンデンサを実装することにより、小型でかつ静電サージ対策の施されたアンテナスイッチ積層モジュール複合部品が得られる。

以上の実施例では静電サージ対策回路をアンテナトップに接続する場合を想定しているが、本発明の静電サージ対策回路は９００ＭＨｚ〜２ＧＨｚまで十分広い帯域で整合がとれると言う特徴があり、アンテナトップだけでなく複数の場所に挿入することが可能である。例えば図１７のブロック図を例にとり示すと、
（１）Ｄｉｐ‐ＳＷ１間、（２）Ｄｉｐ‐ＳＷ２間、（３）ＳＷ１‐ＬＰＦ１間、（４）ＳＷ１‐ＳＡＷ１間、（５）ＳＷ２‐ＬＰＦ２間、（６）ＳＷ２‐ＳＡＷ２間、（７）ＳＷ２‐ＳＡＷ３間、およびこれら（１）〜（７）を組み合わせた位置に設けることが出来る。

また、以上の実施例ではＥＧＳＭ、ＤＣＳ、ＰＣＳに対応した、マルチバンドアンテナスイッチ回路について述べたが、これ以外にもＰＣＳ帯域（１９２０ＭＨｚ〜２１７０ＭＨｚ）、ＰＤＣ８００帯域（８１０〜９６０ＭＨｚ）、ＤＡＭＰＳ（８２４〜８４９ＭＨｚ）、ＧＰＳ帯域（１５７５．４２ＭＨｚ）、ＰＨＳ帯域（１８９５〜１９２０ＭＨｚ）、Ｂｌｕｅｔｏｏｔｈ帯域（２４００〜２４８４ＭＨｚ）や、米国で普及が見込まれるＣＤＭＡ２０００、中国で普及が見込まれるＴＤ−ＳＣＤＭＡなどの場合も同様の効果が期待できる。
従って、本発明によれば高調波発生量を抑制した、デュアルバンド、３バンド、４バンド、５バンド等のマルチモードマルチバンドのアンテナスイッチ回路が得られ、これらの機能を積層体内に集約することが出来る。

実施例１で示したハイパスフィルタと、比較例のハイパスフィルタとを、各々、携帯電話に組み込んで試験した結果、静電サージ耐力が更に向上した、小型で低消費電力な通信装置が得られた。
なお、試験には、Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌによる等価回路で置き換え、静電容量Ｃに充電された電荷が、抵抗Ｒを介して被試験物に放電する装置（図３参照）を用いた。

本発明によると、より完全に静電破壊対策ができ、分波回路とスイッチ回路の伝送線路および容量の一部を積層基板に内蔵し一体化できるので、本発明によるマルチバンドアンテナスイッチ回路、又はマルチバンドアンテナスイッチ積層モジュール複合部品を用いた通信装置は装置の小型化と低消費電力仕様となる。

本発明に係るハイパスフィルタの一実施例を示す回路図である。図１（Ａ）はインダクタＬ１、Ｌ２が全面的に結合した場合を示す回路図、図１（Ｂ）はインダクタＬ１、Ｌ２が部分的に結合した場合を示す回路図である。 本発明に係るハイパスフィルタの動作原理を示す模式図である。 静電サージを再現するＨｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌ試験機の等価回路図である。 静電サージ電圧波形を示す図である。 静電サージ波形の周波数スペクトルを示す図である。 本発明に係るハイパスフィルタの減衰特性図である。 本発明に係るハイパスフィルタの別の実施例を示す回路図である。 本発明に係るマルチバンドアンテナスイッチ回路の一実施例を示すブロック図である。 図８のブロック図において、分波回路Ｄｉｐから後段の等価回路を示す回路図である。 図９の回路における各動作モードのＰＩＮダイオードのＯＮ／ＯＦＦ状態を示す図である。 図８のブロック図で示されるアンテナスイッチ複合部品の積層体を構成するグリーンシート各層の電極パターンを示す図である。 本発明に係るハイパスフィルタの一実施例を積層体で構成した例を示す図である。 本発明に係るハイパスフィルタの一実施例を積層体で構成した場合の、積層体を構成するグリーンシート各層の電極パターンを示す図である。 本発明に係るハイパスフィルタの別の実施例を積層体で構成した場合の、積層体を構成するグリーンシート各層の電極パターンを示す図である。 本発明に係るハイパスフィルタの更に別の実施例を積層体で構成した場合の、積層体を構成するグリーンシート各層の電極パターンを示す図である。 本発明に係るマルチバンドアンテナスイッチ回路の別の実施例を示すブロック図である。 本発明に係るマルチバンドアンテナスイッチ回路の更に別の実施例を示すブロック図である。 本発明に係るハイパスフィルタを内蔵したマルチバンドアンテナスイッチ積層モジュール複合部品の斜視図である。 従来のマルチバンドアンテナスイッチ回路の一実施例を示すブロック図である。 従来の静電サージ対策用ハイパスフィルタを内蔵したＰＩＮダイオードスイッチの等価回路図である。 従来の静電サージ対策用ハイパスフィルタを内蔵したアンテナスイッチ回路の等価回路図である。 従来のマルチバンドアンテナスイッチ回路の更に別の実施例を示すブロック図である。

符号の説明

ＡＮＴ：アンテナ端子
Ｃ１〜Ｃ１１：容量
Ｄ１〜Ｄ４：ＰＩＮダイオード
Ｄｉｐ、Ｄｉｐ１、Ｄｉｐ２：分波回路
ＧＳ１〜ＧＳ１２：誘電体層（グリーンシート）
ｇｓ１〜ｇｓ１０：誘電体層（グリーンシート）
Ｌ１〜Ｌ９：インダクタ
ＬＰＦ１、ＬＰＦ２：ローパスフィルタ
ＭＣＬ：結合部分
Ｐ１：入力端子
Ｐ２：出力端子
Ｒ１、Ｒ２：抵抗
ＲＸ、ＲＸ１、ＲＸ２：受信端子
ＳＷ、ＳＷ１、ＳＷ２：スイッチ回路
ＳＡＷ、ＳＡＷ１〜ＳＡＷ３：ＳＡＷフィルタ
ＴＸ、ＴＸ１、ＴＸ２：送信端子
ＶＣ、ＶＣ１、ＶＣ２：コントロール電源端子
Ｖｓ：静電サージ電圧印加用電源
１：積層誘電体
２：ＳＰ３Ｔ ＧａＡｓ ＦＥＴスイッチ
３：ＳＡＷフィルタ
４：チップインダクタ
５：チップコンデンサ
６：ハイパスフィルタ
７：マルチバンドアンテナスイッチ回路
８：マルチバンドアンテナスイッチ積層モジュール

Claims (9)

1. 入力端子および出力端子を有し、前記入力端子とグランドとの間に接続された第１のインダクタ、前記入力端子と前記出力端子との間に接続された第１の容量、前記出力端子に接続された第２のインダクタ、およびこの第２のインダクタとグランドに接続された第２の容量とからなる直列共振回路を有し、前記第１のインダクタと前記第２のインダクタとの少なくとも一部を誘導結合及び／又は容量結合したことを特徴とするハイパスフィルタ。
2. 前記第２のインダクタと前記出力端子との間に第３のインダクタおよび第３の容量からなる並列共振回路を設けたことを特徴とする請求項１記載のハイパスフィルタ。
3. ＬＣ回路で構成され、該ＬＣ回路は、複数の誘電体層を積層してなる積層基板の基板内に電極パターンにより構成し、グランド電極に接続された第１のインダクタと、グランド電極に第２の容量を介して接続された第２のインダクタと、前記第１のインダクタと前記第２のインダクタの間に接続された第１の容量とからなり、前記第１のインダクタと、第２のインダクタを構成する電極パターンは少なくとも１つの誘電体層上に配置されていることを特徴とするハイパスフィルタ。
4. 請求項１乃至３のいずれかに記載のハイパスフィルタの入力端子にアンテナを、また前記出力端子に複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路のアンテナ端子を接続することを特徴とするマルチバンドアンテナスイッチ回路。
5. 請求項１乃至３のいずれかに記載のハイパスフィルタの出力端子にアンテナを、また前記入力端子に複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路のアンテナ端子を接続したことを特徴とするマルチバンドアンテナスイッチ回路。
6. 複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路であって、前記マルチバンドアンテナスイッチ回路の受信端子と受信のＳＡＷフィルタとの間に請求項１乃至３のいずれかに記載のハイパスフィルタを挿入したことを特徴とするマルチバンドアンテナスイッチ回路。
7. 請求項１乃至３記載のハイパスフィルタ及び請求項４乃至６に記載のマルチバンドアンテナスイッチ回路を構成するインダクタおよび容量の一部を積層基板に内蔵し、前記マルチバンドアンテナスイッチ回路の一部を構成するスイッチ素子、抵抗、容量、インダクタおよびＳＡＷフィルタなどのチップ部品を積層基板上に搭載したことを特徴とするマルチバンドアンテナスイッチ積層モジュール。
8. 通過帯域が異なる複数の送受信系を高周波数側の信号と低周波数側の信号に分ける分波回路と、前記分波回路に接続され、前記送受信系の送信系と受信系との接続を切り替えるスイッチ回路と、前記複数の送受信系の各送信系に設けられたローパスフィルタと、ハイパスフィルタとを有し、前記分波回路はＬＣ回路で構成され、前記スイッチ回路はスイッチング素子と伝送線路を主構成とし、前記ローパスフィルタ及びハイパスフィルタはＬＣ回路で構成され、前記分波回路のＬＣ回路、前記ローパスフィルタ及びハイパスフィルタのＬＣ回路及び前記スイッチ回路の伝送線路の少なくとも一部は、複数の誘電体層を積層してなる積層基板の基板内に電極パターンにより構成し、前記スイッチング素子またはＬＣ回路の一部を構成するチップ素子は前記積層基板上に配置しており、前記ハイパスフィルタのＬＣ回路はグランド電極に接続された第１のインダクタと、グランド電極に第２の容量を介して接続された第２のインダクタと、前記第１のインダクタと前記第２のインダクタの間に接続された第１の容量とからなり、前記第１のインダクタと、第２のインダクタを構成する電極パターンは少なくとも１つの誘電体層上に配置されていることを特徴とするマルチバンドアンテナスイッチ積層モジュール。
9. 請求項１乃至３のいずれかに記載のハイパスフィルタ及び請求項４乃至６のいずれかに記載のマルチバンドアンテナスイッチ回路、又は請求項７若しくは８記載のマルチバンドアンテナスイッチ積層モジュールを用いたことを特徴とする通信装置。

Images