JP3908572B2 - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP3908572B2 JP3908572B2 JP2002074633A JP2002074633A JP3908572B2 JP 3908572 B2 JP3908572 B2 JP 3908572B2 JP 2002074633 A JP2002074633 A JP 2002074633A JP 2002074633 A JP2002074633 A JP 2002074633A JP 3908572 B2 JP3908572 B2 JP 3908572B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- conductivity type
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 326
- 239000012535 impurity Substances 0.000 claims description 72
- 230000015556 catabolic process Effects 0.000 description 50
- 238000000034 method Methods 0.000 description 26
- 230000012010 growth Effects 0.000 description 20
- 238000005520 cutting process Methods 0.000 description 17
- 239000013078 crystal Substances 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 11
- 239000011295 pitch Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子およびその製造方法に関し、特に電力用スイッチング素子として好適なパワー半導体素子の接合終端領域部の構造を対象とする。
【０００２】
【従来の技術】
近年のパワーエレクトロニクス分野における電源機器の小型化・高性能化への要求を受けて、パワー半導体素子では、高耐圧化・大電流化とともに、低損失化・高速化・高破壊耐量化に対する性能改善が注力されている。その中で、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）はその高速スイッチング性能のため、スイッチング電源分野などでキーデバイスとして定着している。
【０００３】
ＭＯＳＦＥＴは多数キャリアデバイスであるため、少数キャリア蓄積時間がなくスイッチングが速いという利点を有する。しかし、この反面、伝導度変調がないために高耐圧素子ではＩＧＢＴ（Insulated Gate Bipolar Transistor）などのバイポーラ素子と比べるとオン抵抗の面で不利になる。これは、ＭＯＳＦＥＴにおいて高い耐圧を得るには、ｎ型ベース層を厚くし不純物濃度も低くする必要があるため、高耐圧の素子ほどＭＯＳＦＥＴのオン抵抗が増大することに起因する。
【０００４】
パワーＭＯＳＦＥＴのオン抵抗は、伝導層（ｎ型ドリフト層）部分の電気抵抗に大きく依存する。そして、このｎ型ドリフト層の電気抵抗を決定する不純物濃度は、ｐ型ベースとｎ型ドリフト層が形成するｐｎ接合の耐圧に応じて限界以上には上げられない。このため、素子耐圧とオン抵抗にはトレードオフの関係が存在する。このトレードオフを改善することが低消費電力素子には重要となる。このトレードオフには素子の材料により決定される限界があり、この限界を越えることが既存のパワー素子を超える低オン抵抗素子の実現への道である。
【０００５】
この問題を解決するＭＯＳＦＥＴの一例として、ｎ型ドリフト層にスーパージャンクション構造と呼ばれるリサーフ構造を埋め込んだ構造が知られている。従来の技術によるスーパージャンクション構造を有するパワーＭＯＳＦＥＴについて図３６を参照しながら説明する。なお、以下の各図において同一の部分には同一の参照番号を付してその詳細な説明を省略する。
【０００６】
図３６は、従来の技術によるパワーＭＯＳＦＥＴの一例の概略構成を模式的に示す断面図である。同図に示すＭＯＳＦＥＴは、ｎ−型ドリフト層１０２の一方の表面にｎ＋型ドレイン層１００が形成され、このｎ＋型ドレイン層１００上にはドレイン電極４０が形成されている。また、ｎ−型ドリフト層１０２の他方の表面部には複数のｐ型ベース層１０８が選択的に形成され、この各ｐ型ベース層１０８の表面にはｎ＋型ソース層１１０が選択的に形成されている。また、ｎ＋型ソース層１１０およびｐ型ベース層１０８の表面からｎ−型ドリフト層１０２の表面を通って隣り合うｐ型ベース層１０８およびｎ＋型ソース層１１０の表面に至る領域上には、ゲート絶縁膜１１２を介してゲート電極１１４が形成されている。また、ｐ型ベース層１０８の表面部に隣り合って形成されたｎ＋型ソース層１１０の表面とこれらに挟まれたｐ型ベース層１０８の表面の領域上には、各々ソース電極１１６が形成され、ゲート電極１１４を挟むように配置されている。さらに、ｐ型ベース層１０８とｎ＋型ドレイン層１００との間のｎ−型ドリフト層１０２中には、リサーフ層をなすように形成されてｐ型ベース層１０８に接続されたｐ型ドリフト層１０６が形成されている。このように、図３６に示すパワーＭＯＳＦＥＴは、ｐ型ドリフト層１０６と、ｎ−型ドリフト層１０２のうちこれらｐ型ドリフト層１０６に挟まれた部分とが交互に横方向に繰り返す縦型リサーフ構造となっている。
【０００７】
オフ状態では、これらのｐ型ドリフト層１０６と、ｎ−型ドリフト層１０２との間の接合に空乏層が広がり、ｎ−型ドリフト層１０２の不純物濃度を高くしても、ブレークダウンする前にｎ−型ドリフト層１０２とｐ型ドリフト層１０６とが完全に空乏化する。これにより、従来のＭＯＳＦＥＴと同様の耐圧が得られる。
【０００８】
ここで、ｎ−型ドリフト層１０２の不純物濃度は、素子の耐圧ではなく、ｐ型ドリフト層１０６の幅とこれらのｐ型ドリフト層１０６の間のｎ−型ドリフト層１０２自身の幅に依存する。ｎ−型ドリフト層１０２の幅とｐ型ドリフト層１０６の幅をさらに狭くすれば、ｎ−型ドリフト層１０２の不純物濃度をいっそう高くすることができ、オン抵抗の更なる低減化と更なる高耐圧化を達成することが可能である。
【０００９】
このようなＭＯＳＦＥＴを設計する際には、ｎ−型ドリフト層１０２とｐ型ドリフト層１０６の不純物濃度が耐圧とオン抵抗を決める重要なポイントとなる。原理的にｎ−型ドリフト層１０２とｐ型リサーフ層１０６のそれぞれの不純物量を等しくすることにより等価的に不純物濃度がゼロとなって、高耐圧が得られる。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来のスーパージャンクション構造の半導体素子については、素子活性領域部（以下、セル領域部という）を囲むように設けられた接合終端領域部において、阻止状態（オフ状態）やターンオフ時に高耐圧を得るための有効な構造が見出されていない。このため、セル領域部と接合終端領域部では、空乏層の広がり方が異なるため、最適の不純物濃度が異なる。従って、セル領域部と接合終端領域部とで同じ不純物量となるように製造すると、終端部で耐圧が低下し、この箇所に局所的に電界が集中する結果、素子が破壊されることがある。このように、従来の技術では素子全体としては充分な高耐圧が得られないという問題があった。
【００１１】
また、実際に製造するときにはプロセス間でばらつきがあるため、ｎ−型ドリフト層１０２とｐ型ドリフト層１０６のそれぞれの不純物量を完全に等しくすることは困難であり、これによって耐圧が劣化する。従って、このようなプロセスマージンによる耐圧劣化を考慮して素子設計を行う必要がある。オン抵抗を下げるためには、ｎ−型ドリフト層１０２の不純物濃度を上げることが有効である。この一方、耐圧に対するプロセスマージンは、ｎ−型ドリフト層１０２とｐ型ドリフト層１０６との間の不純物量の差で決まる。このため、ｎ−型ドリフト層１０２の不純物濃度を上げた場合、プロセスマージンを決める不純物量の差自体が変わるわけではないので、許容される不純物量とｎ−型ドリフト層１０２の不純物量との比が小さくなる。つまり、プロセスマージンが小さくなってしまう。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、その目的は、従来よりも容易かつ良好に高耐圧化でき、高耐圧特性と低オン抵抗特性とを両立し得る半導体素子およびその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、以下の手段により上記課題の解決を図る。
即ち、本発明によれば、
セル領域部と、このセル領域部を囲むように設けられた接合終端領域部とを有する第１の第１導電型半導体層と、
前記第１の第１導電型半導体層の一方の表面上に形成された第２の第１導電型半導体層と、
前記第２の第１導電型半導体層に電気的に接続された第１の主電極と、
前記第１の第１導電型半導体層の前記セル領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記一方の表面に平行な任意の方向である第１の方向に周期的に配置された第１の第２導電型半導体層と、
前記第１の第１導電型半導体層の他方の表面部において前記第１の第２導電型半導体層に接続するように選択的に形成された第２の第２導電型半導体層と、
前記第２の第２導電型半導体層の表面部に選択的に形成された第３の第１導電型半導体層と、
前記第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面とに接するように形成された第２の主電極と、
前記第１の第１導電型半導体層の他方の表面のうち隣り合う前記第２の第２導電型半導体層に挟まれた領域と、前記隣り合う第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面の上にゲート絶縁膜を介して形成された制御電極と、
前記第１の第１導電型半導体層の前記接合終端領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記第１の方向と前記第１の方向に直交する方向である第２の方向とのうち少なくとも一方の方向に周期的に配置された第３の第２導電型半導体層と、
前記接合終端領域部内で前記セル領域部との境界面近傍の表面部において前記セル領域部を取り囲むように形成され、前記第２の主電極に電気的に接続される第４の第２導電型半導体層と、
を備える半導体素子が提供される。
また、本発明によれば、
セル領域部と、このセル領域部を囲むように設けられた接合終端領域部とを有する第１の第１導電型半導体層と、
前記第１の第１導電型半導体層の一方の表面上に形成された第２の第１導電型半導体層と、
前記第２の第１導電型半導体層に電気的に接続された第１の主電極と、
前記第１の第１導電型半導体層の前記セル領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記一方の表面に平行な任意の方向である第１の方向に周期的に配置された第１の第２導電型半導体層と、
前記第１の第１導電型半導体層の他方の表面部において前記第１の第２導電型半導体層に接続するように選択的に形成された第２の第２導電型半導体層と、
前記第２の第２導電型半導体層の表面部に選択的に形成された第３の第１導電型半導体層と、
前記第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面とに接するように形成された第２の主電極と、
前記第１の第１導電型半導体層の他方の表面のうち隣り合う前記第２の第２導電型半導体層に挟まれた領域と、前記隣り合う第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面の上にゲート絶縁膜を介して形成された制御電極と、
前記第１の第１導電型半導体層の前記接合終端領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記第１の方向と前記第１の方向に直交する方向である第２の方向とのうち少なくとも一方の方向に周期的に配置された 第３の第２導電型半導体層と、
前記第１の第２導電型半導体層の内部、前記第３の第２導電型半導体層の内部、前記第１の第１導電型半導体層のうち前記第１の第２導電型半導体層に挟まれた領域の内部、前記第１の第１導電型半導体層のうち前記第３の第２導電型半導体層に挟まれた領域の内部の少なくともいずれかに形成された絶縁膜と、
を備える半導体素子が提供される。
【００１４】
さらに、本発明によれば、
セル領域部と、このセル領域部を囲むように設けられた接合終端領域部とを有する第１の第１導電型半導体層と、
前記第１の第１導電型半導体層の一方の表面上に形成された第２の第１導電型半導体層と、
前記第２の第１導電型半導体層に電気的に接続された第１の主電極と、
前記第１の第１導電型半導体層の前記セル領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記一方の表面に平行な任意の方向である第１の方向に周期的に配置された第１の第２導電型半導体層と、
前記第１の第１導電型半導体層の他方の表面部において前記第１の第２導電型半導体層に接続するように選択的に形成された第２の第２導電型半導体層と、
前記第２の第２導電型半導体層の表面部に選択的に形成された第３の第１導電型半導体層と、
前記第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面とに接するように形成された第２の主電極と、
前記第１の第１導電型半導体層の他方の表面のうち隣り合う前記第２の第２導電型半導体層に挟まれた領域と、前記隣り合う第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面の上にゲート絶縁膜を介して形成された制御電極と、
前記第１の第１導電型半導体層の前記接合終端領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記第１の方向と前記第１の方向に直交する方向である第２の方向とのうち少なくとも一方の方向に周期的に配置された第３の第２導電型半導体層と、
を備え、
前記第３の第２導電型半導体層の不純物量Ｎ１は、前記第１の第２導電型半導体層の不純物量Ｎ２よりも高い、
半導体素子が提供される。
【００１５】
【発明の実施の形態】
本発明の実施の形態のいくつかについて図面を参照しながら説明する。以下では先ず本発明にかかる半導体素子の実施の形態について説明し、最後に本発明にかかる半導体素子の製造方法の実施の形態について説明する。
【００１６】
（Ａ）半導体素子の実施形態
以下では、スーパージャンクション構造を有するパワーＭＯＳＦＥＴを取り上げて説明する。しかしながら、本発明にかかる半導体素子は、これに限ることなく、スーパージャンクション構造を有するＳＢＤやＭＰＳダイオード、ＳＩＴ、ＪＦＥＴ、ＩＧＢＴ等のスイッチング素子、ダイオードとスイッチング素子の複合素子または集積素子に対しても適用可能である。
【００１７】
（１）第１の実施形態
図１は、本発明にかかる半導体素子の第１の実施の形態の概略構造を示す平面図である。図２および図３は、それぞれ図１の切断線Ａ−Ａ、Ｂ−Ｂに沿った本実施形態の半導体素子の断面図である。図３６との対比において明らかなように、本実施形態の半導体素子１の特徴は、ｎ型ドリフト層２６とｐ型ドリフト層２８とがセル領域部のみならず、接合終端領域部の周縁近傍に至るまで形成されている点にある。以下、本実施形態の半導体素子１の構造をより詳細に説明する。
【００１８】
本実施形態の半導体素子１は、ｎ＋型ドレイン層２０と、ドレイン電極４０と、ｎ型ドリフト層２６と、ｐ型ドリフト層２８と、ｐ型ベース層３０と、ｎ＋型ソース層３２と、ソース電極３８と、絶縁ゲート電極３６と、フィールド電極４８とを備える。
【００１９】
ドレイン電極４０は、ｎ＋型ドレイン層２０の一方の表面、図２および３においては下面に形成される。ｐ型ドリフト層２８は、ｎ＋型ドレイン層２０の他方の表面、図２および３においては上面に形成されたｎ型半導体層２６内でそれぞれｎ＋型ドレイン層２０との境界面からｎ型半導体層２６の表面部に至るまでストライプ形状をなすように形成され、各ストライプ状のｐ型ドリフト層２８は、ｎ＋型ドレイン層２０の表面に水平な所定方向においてセル領域部のみならず接合終端領域部にまで所定の間隔で配置される。ｎ型半導体層２６内でこれらのｐ型ドリフト層２８に挟まれた領域は、ｎ型ドリフト層２６を構成する。ｎ型ドリフト層２６とｐ型ドリフト層２８のいずれについても、その幅および不純物濃度は、例えば幅が５μｍの場合で不純物濃度が約４×１０１５ｃｍ−３であり、幅が１μｍであれば、その不純物濃度は約２×１０１６ｃｍ−３である。
【００２０】
ｐ型ベース層３０は、ｐ型ドリフト層２８に接続するようにｎ型半導体層内２６の表面部に選択的に形成される。ｎ＋型ソース層３２は、ｐ型ベース層３０の表面部に選択的に形成される。ソース電極３８は、ｐ型ベース層３０の表面において隣り合うｎ＋型ソース層３２とこれらに挟まれたｐ型ベース層３０に接続するように形成される。さらに、これらのソース電極３８に囲まれるように、絶縁ゲート電極３６は、ｎ型ドリフト層２６の表面、これに隣接するｐ型ベース層３０の表面およびこのｐ型ベース層３０に接するｎ＋型ソース層３２の表面上に絶縁膜３４を介して配設される。このような構造により、半導体素子１は、絶縁ゲート３６直下のｐ型ベース層３０の表面部をチャネル領域とする電子注入用ｎチャネルＭＯＳＦＥＴを構成する。本実施形態では、プレーナ型のゲート構造を有する場合について説明するが、トレンチ型のゲート構造を用いても良い。この点は、以下の各実施形態についても同様である。
【００２１】
半導体素子１はまた、接合終端領域部のうちセル領域部との境界近傍の表面部でセル領域部を囲むように形成されたｐ型ベース層３０ａを備える。ｐ型ベース層３０ａは、接合終端領域部に設けられたｐ型ドリフト層２８ａのうちセル領域部に最も近いｐ型ドリフト層２８ａに離散的に接続される。接合終端領域部の表面には、ｐ型ベース層３０ａ上の一部の領域を除いて絶縁膜４６が形成され、この絶縁膜４６上にフィールド電極４８がセル領域を囲むように形成され、ｐ型ベース層３０ａの表面にコンタクトするとともに、ソース電極３８と電気的に接続される。接合終端領域の周縁には、ｎ型ドリフト層２６の表面部に高濃度のｎ＋型チャネルストッパ層４２が形成され、このｎ＋型チャネルストッパ層４２上に電極４４が設けられる。
【００２２】
図２および図３内の破線は、等電位線を表わし、これは、ｎ型ドリフト層２６とｐ型ドリフト層２８の幅が８μｍ、不純物濃度が２×１０１５ｃｍ−３、厚さが５０μｍの条件を用いて計算したシミュレーション結果である。
【００２３】
本実施形態の半導体素子１は、ターンオフ時において、平面視におけるドリフト層２６（２６ａ），２８（２８ａ）のストライプ長手方向（図１のＢ−Ｂ方向、以下、水平方向という）に直交する方向（図１のＡ−Ａ方向、以下、垂直方向という）についてはｎ型ドリフト層２６ａとｐ型ドリフト層２８ａのセル領域部に近い側から素子周縁へ向けて空乏化が進み、水平方向では、ドリフト層２６ａ，２８ａの素子周縁部からセル領域部にかけて、その境界面で同時に空乏化が進む。このとき、電子はｎ型ドリフト層２６ａからｎ＋型ドレイン層２０を介してドレイン電極４０に排出され、この一方、正孔はｐ型ドリフト層２８ａからｐ型ベース層３０ａおよびフィールド電極４８を介してソース電極３８に排出される。ただし、垂直方向においては、正孔はｎ型ドリフト層２６ａとｐ型ドリフト層２８ａとの接合を横切るように排出される。さらに、阻止状態（オフ時）においては、図２および図３に示すように、フィールド電極４８により等電位線の間隔が均一化されるので、これにより電界が緩和される。この結果、半導体素子１について安定した高耐圧を得ることができる。
【００２４】
なお、ｎ型ドレイン層２０の構造は、図１〜図３に示す形態に限られることなく、例えばエピタキシャル・ウェーハの基板やこれを所定の深さだけ熱拡散した層、または不純物を熱拡散した拡散層などを適用することができる。また、本実施形態ではｎ型ドレイン層２０およびｎ型半導体層２６の２層構造としたが、これらの間に濃度が連続的に変化する中間層を介装しても良い。また、本実施形態では、図２および図３に示すように単一の厚さを有する絶縁膜４６上にフィールド電極４８を形成したが、これに限ることなく、例えば後述する第１１〜第１６の実施形態におけるように、絶縁膜４６の厚さを周縁部に近づくにつれて漸次増大するように設定しても良い。これらの点は、以下の第２〜第１０の実施形態についても同様である。
【００２５】
（２）第２の実施形態
図４は、本発明にかかる半導体素子の第２の実施の形態の概略構造を示す平面図である。図５および図６は、それぞれ図４の切断線Ａ−Ａ、Ｂ−Ｂに沿った本実施形態の半導体素子の断面図である。
【００２６】
本実施形態の半導体素子２は、図１に示す半導体素子１が備えるフィールド電極４８に代えて、接合終端領域部内でセル領域を囲むように配置されたｐ型ベース層３０ａに接続してさらにこれを囲むように形成されたｐ−型リサーフ層５２を備える。半導体素子２のその他の構造は、図１に示す半導体素子１と実質的に同一である。
【００２７】
図２および図３の等電位線に示すように、このようなｐ−型リサーフ層５２を備えることによっても、オフ時に電界が緩和されので、安定した高耐圧を得ることができる。
【００２８】
（３）第３の実施形態
図７は、本発明にかかる半導体素子の第３の実施の形態の概略構造を示す平面図である。なお、同図中の切断線Ａ−Ａに沿った断面図は、図２と実質的に同一である。
【００２９】
本実施形態の半導体素子３の特徴は、上述した実施形態と異なり、ｐ型ドリフト層５４，５４ａが円形の平面形状を有する点にある。このような形状でｐ型ドリフト層を構成することにより、素子の表面に水平な面内のどの方向にも同様に空乏層を伸ばすことができる。
【００３０】
なお、図７では円形パターンを有する場合について示したが、四角形や六角形等の多角形のパターンでも良い。また、ｎ型ドリフト層２６がパターンを有するように形成しても良い。また、上述した第２の実施形態と同様に、フィールド電極４８に代えてリサーフ層を適用することもできる。
【００３１】
（４）第４の実施形態
図８は、本発明にかかる半導体素子の第４の実施の形態の概略構造を示す平面図である。図９は、図８の切断線Ａ−Ａに沿った本実施形態の半導体素子の断面図である。
【００３２】
本実施形態の半導体素子４は、上述した第１〜第３の実施形態とは異なり、接合終端領域部のｎ型ベース層としてセル領域部のｎ型ドリフト層２６よりも低濃度のｎ−型ベース層６８を備える。さらに、半導体素子４は、後述するｐ型ドリフト層２７を除き、接合終端領域部内にドリフト層を有しない。ｎ−型ベース層６８の表面部には、セル領域を囲むようにｐ型ベース層３０ａおよび複数のｐ型ガードリング層６２が選択的に形成される。ｐ型ベース層３０ａの下方にはその配置に対応してｐ型ドリフト層２７が形成され、これによりｐ型ベース層３０ａがドレイン層２０を介してドレイン電極４０に接続される。
【００３３】
このように、本実施形態によれば、接合終端領域部内に複数のドリフト層を有しない場合であっても、セル領域部を取り囲む単一のスーパージャンクション構造と、その周辺の表面部で同様にセル領域を取り囲むように形成されたｐ型ガードリング層６２により、安定した高耐圧を得ることができる。
【００３４】
本実施形態の一変形例の断面図を図１０に示す。同図に示す半導体素子４’は、セル領域部のｎ型ドリフト層２６と同一濃度のｎ型ベース層２２を接合終端領域部に有し、接合終端領域部にもｐ型ドリフト層２９が設けられ、ｎ型ベース層２２の表面部に選択的に設けられたｐ型ガードリング層６２’に接続される。さらに、接合終端領域部の周縁部には、ｎ型ベース層２２の表面に露出するようにｐ型ドリフト層２９’が形成されている。これらの構成により、接合終端領域部に広がる等電位線がなだらかになるので、安定した高耐圧が得られる。この結果、接合終端領域部での耐圧低下が抑制される。
【００３５】
（５）第５の実施形態
図１１は、本発明にかかる半導体素子の第５の実施の形態の概略構造を示す平面図である。図１２は、図１１の切断線Ａ−Ａに沿った本実施形態の半導体素子の断面図である。なお、図１１の切断線Ｂ−Ｂに沿った断面図は図３と同様である。
【００３６】
本実施形態は、セル領域部のｎ型ドリフト層２６内で水平方向に平行に形成された絶縁膜を有する半導体素子に好適な接合終端領域構造を提供するものである。
【００３７】
図１１および図１２に示すように、本実施形態の半導体素子５では、ｎ型ドリフト層２６（２６ａ）内で水平方向にトレンチ溝６４が形成され、その内部に絶縁膜６６が形成されている。このような絶縁膜は、例えば、低濃度のｎ−型ベース層６８により構成される基板にストライプ状のトレンチ溝６４をセル領域部から接合終端領域部に延在するように形成し、このトレンチ溝６４の側壁にイオン注入等の方法を用いてｎ型不純物とｐ型不純物を導入した後に熱拡散することにより製造することができる。これにより、絶縁膜６６を周回するようにｎ型ドリフト層２６（２６ａ）とｐ型ドリフト層２８（２８ａ）とが形成される。従って、接合終端領域部では、水平方向で絶縁膜６６と両ドリフト層２６ａ、２８ａが周縁部近傍まで延在するが、垂直方向には、絶縁膜６６とドリフト層は形成されない。
【００３８】
この理由は、仮に垂直方向に絶縁膜６６とドリフト層２６ａ、２８ａを形成すると、絶縁膜６６が存在するためにターンオフ時にｐ型ドリフト層２８ａ内の正孔が排出されず、結果的に空乏層が伸びなくなって最外周のセルに電界が集中し素子を破壊するおそれがあるためである。
【００３９】
図１２に示すように、本実施形態の半導体素子５は、接合終端領域において低濃度のｎ−型ベース層６８上に絶縁膜４６を介してセル領域を囲むように設けられたフィールドプレート電極４８をさらに備えるので、空乏層が十分に広がり高耐圧を得ることができる。
【００４０】
（６）第６の実施形態
図１３は、本発明にかかる半導体素子の第６の実施の形態の概略構造を示す平面図である。図１４および図１５は、それぞれ図１３の切断線Ａ−Ａ、Ｂ−Ｂに沿った本実施形態の半導体素子の断面図である。
【００４１】
本実施形態の半導体素子６では、前述した第５の実施形態と異なり、絶縁膜６６はセル領域部内でのみ形成され、接合終端領域部に延在しない。さらに、半導体素子６の接合終端領域部には、ｎ型ドリフト層もｐ型ドリフト層も形成されていない。本実施形態では、接合終端領域部にｎ型ドリフト層２６よりも低濃度のｎ−型ベース層６８が形成され、このｎ−型ベース層６８の表面部には、セル領域を囲むようにｐ型ベース層３０ａおよび複数のｐ型ガードリング層６２が選択的に形成される。ｐ型ベース層３０ａの表面にソース電極３８ａがコンタクトしている。また、ｐ型ベース層３０ａの下方にはその配置に対応してｐ型ベース層２７が形成され、これによりｐ型ベース層３０ａがドレイン層２０を介してドレイン電極４０に接続される。このような接合終端領域部の構造によっても、本実施形態の半導体素子６は、充分な高耐圧を得ることができる。
【００４２】
図１６は、本実施形態の一変形例を示す平面図である。本例の半導体素子６’では、絶縁膜７２がセル領域部内に限り垂直方向にも形成され、これにより、絶縁膜７２が網目の平面形状を有する。半導体素子６’のその他の構造は、図１３に示す半導体素子６と実質的に同一である。絶縁膜７２がセル領域部でこのような構造を有する場合であっても、絶縁膜７２が接合終端領域部に延在することなく、かつ、接合終端領域部でｐ型ガードリング層６２が形成されているので、半導体素子６’は充分な高耐圧を得ることができる。
【００４３】
（７）第７の実施形態
図１７は、本発明にかかる半導体素子の第７の実施の形態の概略構造を示す平面図である。図１８は、図１７の切断線Ａ−Ａに沿った本実施形態の半導体素子の断面図である。なお、図１７の切断線Ｂ−Ｂに沿った断面図は図３と同様である。
【００４４】
本実施形態の半導体素子７は、上述した第５の実施形態における半導体素子５の構成に加え、接合終端領域部内で垂直方向に形成された絶縁膜７６と、接合終端領域部内でそれぞれが垂直方向に形成されて水平方向に周期的に配置されたｎ型ドリフト層１６６およびｐ型ドリフト層１６８をさらに備える。このような構造により、垂直方向でも水平方向と同様に、ターンオフ時にｐ型ドリフト層１６８内の正孔が排出されるので、空乏層が十分に広がり高耐圧を得ることができる。
【００４５】
（８）第８の実施形態
図１９は、本発明にかかる半導体素子の第８の実施の形態の概略構造を示す平面図である。図２０および図２１は、それぞれ図１９の切断線Ａ−Ａ、Ｂ−Ｂに沿った本実施形態の半導体素子の断面図である。
【００４６】
本実施形態では、図１１に示す第５の実施形態と異なり、セル領域部から接合終端領域部に延在するように形成された絶縁膜７６とドリフト層２６ａ、２８ａが、垂直方向にも周期的に配置されて接合終端領域部の周縁近傍に至るまで形成される。また、接合終端領域部の表面部には、セル領域を囲むように所定幅を有するｐ−リサーフ層５２が設けられている。さらに、接合終端領域部において垂直方向に周期的に配置された各ｐ型ドリフト層２８ａ４〜２８ａ７上には電位固定用の電極７８が設けられ（図２０参照）、これらの電極７８は、相互間の間隔を維持しながらソース電極３８ａのコーナ部と中心を共有する円弧をなすように曲折してｐ型ドリフト層２８ａ１〜２８ａ３に直交するように延在して形成され、この延在部分でこれらｐ型ドリフト層２８ａ１〜２８ａ３に接続される（図２１参照）。
【００４７】
本実施形態の半導体素子８は、上述した構造により、ターンオフ時に垂直方向に周期的に設けられたｐ型ドリフト層３ａ４〜７内の正孔を電極７８を介して排出するので、水平方向と垂直方向の２つの方向で空乏層が均等に伸びる。これにより、高耐圧が保持される。
【００４８】
（９）第９の実施形態
図２２は、本発明にかかる半導体素子の第９の実施の形態の概略構造を示す平面図である。図２３は、図２２の切断線Ａ−Ａに沿った本実施形態の半導体素子の断面図である。なお、図２２の切断線Ｂ−Ｂに沿った断面図は図３と同様である。
【００４９】
本実施形態の半導体素子９は、前述した第８の実施形態と異なり、接合終端領域部においてそれぞれの水平方向にストライプ状に形成され垂直方向に周期的に配置された絶縁膜８４とこれを周回するように形成されたｎ型ドリフト層１７２とが水平方向でそれぞれ分割されて平面視において格子形状をなすように形成され、これにより、ｐ型ドリフト層１７８の水平方向の領域が垂直方向で相互に接続されている。この垂直方向でのｐ型ドリフト層１７８の接続構造により、ターンオフ時に正孔が排出される。また、本実施形態の半導体素子９は、上述した第１の実施の形態と同様に、セル領域を囲むように形成されたｐ型ベース層３０ａに接続され、接合終端領域上に形成された絶縁膜４６上に延在して形成されたフィールド電極４８を備えるので、これにより接合終端領域部における電界が緩和される。この結果、充分な高耐圧が得られる。
【００５０】
（１０）第１０の実施形態
図２４は、本発明にかかる半導体素子の第１０の実施の形態の概略構造を示す平面図である。図２５および図２６は、それぞれ図２４の切断線Ａ−Ａ、Ｂ−Ｂに沿った本実施形態の半導体素子の断面図である。
【００５１】
本実施形態の半導体素子１０は、図１９に示す半導体素子８のｐ−リサーフ層５２と電極７８に代えて、セル領域を囲むように接合終端領域上に半絶縁性ポリシリコン等により形成された抵抗性フィールドプレート（Resistive Field Plate：ＲＦＰ）５０を備える。ＲＦＰ５０は、セル領域との境界近傍におけるｐ型ベース層３０ａを介して、または直接にソース電極３８ａに接続されるとともに、ｐ型ドリフト層２８ａに接続される。特に、セル領域部のｐ型ドリフト層２８を水平方向に延在した部分に該当するｐ型ドリフト層２８ａ１および２８ａ２については、それらのほぼ全長においてＲＦＰ５０にコンタクトしている（図２６参照）。また、接合終端領域部で垂直方向に周期的に形成されたｐ型ドリフト層２８ａ４〜２８ａ７は、水平方向におけるセル領域部の幅に対応する幅において離散的にＲＦＰ５０にコンタクトしている（図２５参照）。
【００５２】
このような構造により、ターンオフ時に正孔がｐ型ドリフト層２８ａからＲＦＰ５０を介してソース電極３８ａに排出されるので、半導体素子１０は充分な高耐圧を実現することができる。
【００５３】
（１１）第１１の実施形態
図２７は、本発明にかかる半導体素子の第１１の実施の形態の概略構成を模式的に示す断面図である。
【００５４】
図２７に示す縦型パワーＭＯＳＦＥＴ１１は、ｎ−型ベース層をなす半導体層１０２と、ｎ＋ドレイン層１００と、ドレイン電極４０と、スーパージャンクション構造をなす複数のｐ型リサーフ層１０６，１３０と、ｐ型ベース層１０８と、ｎ＋型ソース層１１０と、ゲート電極１１４およびソース電極１１６とを備える。
【００５５】
ｎ＋ドレイン層１００は、ｎ−型ベース層１０２の一方の表面、図２７においては下面に形成され、ドレイン電極４０は、ｎ＋ドレイン層１００上に形成される。
【００５６】
ｐ型リサーフ層１０６，１３０は、ｎ−型ベース層１０２の他方の表面部、図２７においては上面部に、セル領域部だけでなく接合終端領域部にも所定方向に周期的に配置され、これによりスーパージャンクション構造が形成され、ｐ型リサーフ層１０６はｐ型ドリフト層１０６として機能し、また、ｎ−型ベース層１０２のうち、これらｐ型ドリフト層１０６に挟まれた領域部分はｎ−型ドリフト層１０２として機能する。
【００５７】
ｐ型ベース層１０８は、セル領域部におけるｎ−型ベース層１０２の表面部でｐ型ドリフト層１０６に接続されるように選択的に形成される。ｎ＋型ソース層１１０は、ｐ型ベース層１０８の表面部でストライプの平面形状を有するように選択的に拡散形成される。ｐ型ベース層１０８は、例えば、約３×１０１７ｃｍ−３の不純物濃度で約２．０μｍの深さに形成され、また、ｎ＋型ソース層１１０は、例えば、約１×１０２０ｃｍ−３の不純物濃度で約０．２μｍの深さに形成される。
【００５８】
ゲート電極１１４は、ｎ＋型ソース層１１０およびｐ型ベース層１０８の表面からｎ−型ドリフト層１０２の表面を介して隣り合うｐ型ベース層１０８およびｎ＋型ソース層１１０の表面に至る領域上に、膜厚約０．１μｍのゲート絶縁膜、例えばＳｉ酸化膜１１２を介してストライプの平面形状をなすように形成される。ソース電極１１６は、ｐ型ベース層１０８の表面部における一方のｎ＋型ソース層１１０の表面領域、ｐ型ベース層１０８の表面領域および隣り合うｎ＋型ソース層１１０の表面領域でストライプの平面形状をなすように形成され、ゲート電極１１４を挟むように配置される。
【００５９】
縦型パワーＭＯＳＦＥＴ１１の接合終端領域部におけるスーパージャンクション構造の上には、金属またはポリシリコンなどの導電性膜１２８が絶縁膜１２６を介して形成され、これにより、接合終端領域におけるフィールドプレート構造を構成する。なお、素子の周縁の表面部には、ｎ層で形成され空乏化を止めるフィールドストッパ４２が設けられている。
【００６０】
このような構造により、高電圧印加時にフィールドプレート１２８により接合終端領域部のスーパージャンクション構造部が速やかに空乏化して、接合終端領域部が等価的に低不純物濃度層となるので、接合終端領域部での電界集中が抑制され、高耐圧が保持される。なお、接合終端領域部の表面部にリサーフ層を形成しても、フィールドプレートと同様にスーパージャンクション構造部が速やかに空乏化するので、同様な効果を得ることができる。図２７において、フィールドプレート１２８はソース電極１１６と同じ電位となるような構造を有するが、これに限ることなく、ゲート電極１１４と同じ電位となるように製造しても良い。
【００６１】
接合終端領域部のｐ型ドリフト層１３０の不純物量をセル領域部のｐ型ドリフト層１０６の不純物量よりも多くすることにより、接合終端領域部での耐圧低下を抑制することができる。ｐ型ドリフト層１０６，１３０の不純物量は、幅と不純物密度との積とする。
【００６２】
図２７では、接合終端領域部のｐ型ドリフト層１３０は、セル領域部のｐ型ドリフト層１０６よりも広い幅で形成されるが、ｐ型ドリフト層１０６と同じ不純物密度を有するように形成される。これにより、接合終端領域部でのｐ型ドーパントの不純物量が多くなり、この結果、接合終端領域部での耐圧低下を抑制することができる。
【００６３】
なお、この構造に限ることなく、例えば、セル領域部のｐ型ドリフト層１０６の幅と接合終端領域部のｐ型ドリフト層１３０の幅を同じにし、不純物密度を接合終端領域部だけ高くしても同様の効果が得られる。
【００６４】
図２８は、ｐ型不純物量を変化させた時の耐圧の変化をセル領域部と接合終端領域部のそれぞれについて示すグラフである。同図の横軸は、ｎ−型ドリフト層の不純物量Ｎｎに対するｐ型ドリフト層の不純物量Ｎｐの比とした。同図に示すように、セル領域部ではｎ−型ドリフト層不純物量とｐ型ドリフト層不純物量とが等しい（アンバランスが０％）場合に最も高い耐圧が得られ、ｐ型ドリフト層の不純物量が相対的に高くなっても低くなってもその比率に応じて０％の点を中心に対称的に耐圧が低下することがわかる。この一方、接合終端領域部では、ｐ型ドリフト層不純物量を相対的に１０％高くした場合が最も高い耐圧が得られることがわかる。このように、セル領域部と接合終端領域部では、最適のｐ型ドリフト層の不純物量が異なり、セル領域部で最適のｐ型ドリフト層濃度と同一の濃度で接合終端領域部にもｐ型ドリフト層を形成すると、接合終端領域部で耐圧が低下してしまう。図２８からも明らかなように、接合終端領域部で最適の不純物量は、セル領域部より高くなっている。
【００６５】
セル領域部おけるｐ型ドリフト層不純物量は、プロセスマージンも含めると、ｎ−型ドリフト層の８０〜１２０％とすることが最適であり、接合終端領域部におけるｐ型ドリフト層不純物量は、プロセスマージンも含めると、ｎ−型ドリフト層の９０〜１３０％とすることが最適であるから、終端部のｐ型ドリフト層不純物量は、セル領域部のｐ型ドリフト層不純物量の７５〜１６３％とすることが望ましい。最も高い耐圧が得られるｐ型ドリフト層不純物量は終端部の方が高いので、終端部のｐ型ドリフト層不純物量は、セル領域部の不純物量に対して、１００〜１６３％とすることがより望ましい。
【００６６】
スーパージャンクション構造の形成方法は、例えば、イオン注入と埋め込み結晶成長を繰り返す方法でも、トレンチ溝を形成して埋め込みエピを行う方法でも、トレンチ溝を形成した後に斜め方向からイオン注入を行う方法のいずれでもよい。
【００６７】
接合終端領域部のｐ型ドリフト層濃度を上げることは、スーパージャンクション構造の各形成方法に応じて可能である。
【００６８】
イオン注入と埋め込み結晶成長を繰り返してスーパージャンクション構造を形成する方法では、セル領域部と接合終端領域部で別々にイオン注入を行っても、セル領域部と接合終端領域部でイオン注入のマスク開口幅を変えて同時にイオン注入を行ってもよい。
【００６９】
トレンチ溝を形成した後にトレンチ溝内を結晶成長により埋め込む方法、または、斜め方向からイオン注入や気相拡散を行ってスーパージャンクション構造を形成する方法では、セル領域部と接合終端領域部とでトレンチ溝幅やメサ幅を変えてもよい。
【００７０】
また、ｐ型ドリフト層不純物量をセル領域部と終端部で同じにし、接合終端領域部のｎ−型ドリフト層不純物量をセル領域部よりも下げても同様な効果が得られる。
【００７１】
（１２）第１２の実施形態
図２９は、本発明にかかる半導体素子の第１２の実施の形態の概略構成を模式的に示す断面図である。
【００７２】
本実施形態の半導体素子１２の特徴は、セル領域部と接合終端領域部とでセルピッチが異なるｐ型ドリフト層でスーパージャンクション構造を構成する点にある。即ち、接合終端領域部のｐ型ドリフト層１３２のセルピッチをセル領域部のｐ型ドリフト層１０６よりも狭くしている。このように、接合終端領域部でのセル幅を狭くすることにより、ターンオフ時に接合終端領域部での空乏化が速やかに進む。この結果、接合終端領域部での耐圧低下が抑制される。
【００７３】
図３０は、ｐ型ドリフト層とｎ−型ドリフト層の不純物量バランスに対する耐圧の変化を示すグラフである。ｎ−型ドリフト層の不純物濃度は、２．５×１０１５ｃｍ−３とした。セルピッチを１６μｍとした場合と８μｍとした場合とを比較すると、セルピッチを８μｍと狭くした方が、不純物のバランスに対して耐圧低下が小さくなっている。これより、セルピッチを狭くすることにより、不純物濃度バランスに対するマージンを大きくすることができることが分かる。
【００７４】
さらに、ｎ−型ドリフト層とｐ型ドリフト層との不純物量バランスに注目すると、セル幅を変化させても、耐圧が最も高くなる最適のｐ型ドリフト層不純物量は、ｎ−型ドリフト層よりも高い不純物量となっている。このことから、接合終端領域部のセル幅を狭くした場合でも、接合終端領域部のｐ型ドリフト層不純物量をセル領域部よりも高くすることが望ましいことが分かる。
【００７５】
（１３）第１３の実施形態
図３１は、本発明にかかる半導体素子の第１３の実施の形態の概略構成を模式的に示す断面図である。
【００７６】
本実施形態の半導体素子１３の特徴は、接合終端領域部でのｐ型ドリフト層１３４の形状にあり、上述した各実施形態における柱状の断面形状ではなく水玉状の断面形状を有するように埋め込まれている点にある。仮に、スーパージャンクション構造を構成するｐ型ドリフト層１３４がセル領域部でこのような水玉の断面形状を有する場合は、ターンオフで一旦空乏化した後、ｐ型ドリフト層の空乏化が保持されてしまうが、本実施形態では、水玉状の断面形状のｐ型ドリフト層１３４が接合終端領域部にのみ形成されているので、半導体素子１３のオン動作に影響を及ぼすことはない。
【００７７】
スーパージャンクション構造の形成にあたり、イオン注入と埋め込み結晶成長を繰り返す方法を採用する場合、接合終端領域部でスーパージャンクション構造のセルピッチを狭くすると、イオン注入するドーパントの量が終端領域で減ってしまう。本実施形態のｐ型ドリフト層１３４は、このような問題を解消するために埋め込み成長後の拡散を採用した場合に得られる構造である。即ち、埋め込み成長後の拡散によれば、埋め込まれたｐ層の濃度は、セル領域部では高く、接合終端領域部では低くなる。この結果、セル領域部では上下のｐ層が接続して柱状の断面形状をなすようにｐ型ドリフト層が形成されるが、接合終端領域部では各埋め込み層が接続されることなく水玉状の断面形状を有することになる。ただし、接合終端領域部でセルピッチを狭くしすぎると、隣り合うｐ型ドリフト層同士が接続されてしまうので、接合終端領域部のセルピッチとしては、セル領域部のセルピッチの半分以上に設定することが望ましい。
【００７８】
（１４）第１４の実施形態
図３２は、本発明にかかる半導体素子の第１４の実施の形態の概略構成を模式的に示す断面図である。本実施形態の半導体素子１４は、接合終端領域部でのスーパージャンクション構造のセル幅がセル領域部におけるセル幅よりも狭くなるように形成され、かつ、接合終端領域部内でｐ型ドリフト層１３６のメサ幅が相対的に広くなるように形成される。これにより、接合終端領域部のｐ型ドリフト層１３６の不純物濃度をセル領域部よりも高くすることができる。このような構造により、本実施形態の半導体素子１４は、接合終端領域部での耐圧低下が抑制される。
【００７９】
（１５）第１５の実施形態
図３３は、本発明にかかる半導体素子の第１５の実施の形態の概略構成を模式的に示す断面図である。図２７に示す半導体素子１１との対比において明らかなように、本実施形態の半導体素子１５の特徴は、スーパージャンクション構造とｎ＋ドレイン層１００との間に設けられたｎ−型ドリフト層１４２をさらに備え、このｎ−型ドリフト層１４２とスーパージャンクション構造とでｎ型ドリフト層を構成する点にある。ｎ−型ドリフト層１４２は、スーパージャンクション構造におけるｎ−型ドリフト層１０２よりも低い不純物濃度を有するように形成される。このようなｎ−型ドリフト層１４２を有する場合であっても、上部のスーパージャンクション構造の空乏化により耐圧が決定されるため、上述したスーパージャンクション構造の半導体素子１〜１０と同様の接合終端領域構造を設計できる。本実施形態の半導体素子１５では、図２７に示す第１１の実施形態と同様に、接合終端領域部におけるｐ型ドリフト層１３０の幅をセル領域部のｐ型ドリフト層１０６よりも広くすることにより、接合終端領域部でのスーパージャンクション構造のｐ型不純物量をセル領域部よりも多くしている。これにより、接合終端領域部での耐圧低下を抑制することが可能になる。
【００８０】
（１６）第１６の実施形態
図３４は、本発明にかかる半導体素子の第１６の実施の形態の概略構成を模式的に示す断面図である。前述した第１５の実施形態と同様に、図３４に示す半導体素子１６では、ｎ−型ドリフト層１４２とスーパージャンクション構造とでｎ型ドリフト層を構成している。ｎ−型ドリフト層１４２は、スーパージャンクション構造におけるｎ−型ドリフト層１０２よりも低い不純物濃度を有する。本実施形態では、接合終端領域部構造として接合終端領域部のスーパージャンクション構造のセルピッチをセル領域部のセルピッチよりも狭くすることにより、ｐ型ドリフト層１３２とｎ−型ドリフト層１０２との濃度バランスに対するマージンを広くすることができる。さらに、接合終端領域部でのｐ型ドリフト層１３２の不純物量をセル領域部よりも多くすれば、接合終端領域部での耐圧低下をさらに抑制できる。
【００８１】
（Ｂ）半導体素子の製造方法の実施形態
図３５は、本発明にかかる半導体素子の製造方法の実施の一形態を示す略示断面図である。本実施形態は、上述した本発明の半導体素子の各実施形態におけるスーパージャンクション構造を少ない結晶成長回数で形成する方法を提供する。
【００８２】
イオン注入と埋め込み結晶成長を繰り返す従来のプロセスでは、拡散によりｐ型リサーフ層（ｐ型ドリフト層）を形成するので、１回の結晶成長膜厚を厚くすることができず、このため５〜７回にわたってイオン注入および埋め込み結晶成長を繰り返す必要があった。また、従来の他のプロセスとしては、トレンチ溝を形成した後にトレンチ溝内を結晶成長により埋め込む方法があり、この場合は埋め込み成長回数を１回にすることが可能である。しかしながら、スーパージャンクション構造で期待されるトレンチ溝のアスペクト比は５以上と高いので、このような埋め込み結晶成長は困難であった。
【００８３】
本実施形態の製造方法の特徴は、図３５（ａ）〜（ｆ）に示すように、アスペクト比の低いトレンチ埋め込み結晶成長を複数回繰り返す点にある。即ち、まずｎ−型半導体層１５１内に、最終的に要求されるアスペクト比の半分でトレンチ溝１５４を形成し（図３５（ａ））、このトレンチ溝１５４を埋め込むように、ｐ−型半導体層１５６をエピタキシャル成長させる（同図（ｂ））。次に、ｎ−型半導体層１５１の表面が露出するまでｐ−型半導体層１５６を後退させ、トレンチ溝に埋め込まれた半導体層１５８を得る（同図（ｃ））。その後、ｎ−型半導体層１５１およびｐ−型半導体層１５８を覆うようにｎ−型半導体層をさらにエピタキシャル成長させ、ｐ−型半導体層１５８の膜厚と同一の膜厚を有するｎ−型半導体層１６０を形成する（同図（ｄ））。続いて、トレンチ溝１５４と合致するトレンチ溝１６２をｎ−型半導体層１６０内に形成する（同図（ｅ））。さらに、ｎ−型半導体層１５３およびｐ−型半導体層１５８を覆うようにｎ−型半導体層１６４をエピタキシャル成長させる（同図（ｆ））。このように、本実施形態の半導体素子製造方法によれば、比較的容易に埋め込み成長を行うので、イオン注入と埋め込み結晶成長を繰り返す従来のプロセスよりも少ない結晶成長回数でスーパージャンクション構造を形成することができる。
【００８４】
なお、本実施形態では２回のトレンチ埋め込み結晶成長でスーパージャンクション構造を形成したが、これに限ることなく、例えば一回あたりのアスペクト比を求められるアスペクト比の１／３以下に設定してトレンチ埋め込み結晶成長を３回以上繰り返すこととしても良い。また、１回目と２回目のスーパージャンクション構造をそれぞれストライプ状に形成し、相互に直交するように形成すると、位置合わせを確実に行うことができる。
【００８５】
以上、本発明の実施の形態について説明したが、本発明は上記形態に限ることなくその技術的範囲内で種々変更して実施することができる。例えば、上述した各実施形態においては、スーパージャンクション構造、ｐ型ベース層、ｎ＋ソース層およびゲート電極をストライプ状に形成したが、格子状や千鳥状をなすように配置してもよい。また、半導体材料としてシリコン（Ｓｉ）を用いた縦型パワーＭＯＳＦＥＴについて説明したが、他の材料としては、例えばシリコンカーバイト（ＳｉＣ）や窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）等の化合物半導体の他、ダイアモンドを用いることもできる。
【００８６】
【発明の効果】
以上詳述したとおり、本発明は、以下の効果を奏する。
即ち、本発明によれば、低オン抵抗と高耐圧とを同時に実現する半導体素子が提供される。
【００８７】
また、本発明によれば、スーパージャンクション構造を有する半導体素子を少ない工程数で形成することができる。
【図面の簡単な説明】
【図１】 本発明にかかる半導体素子の第１の実施の形態の概略構造を示す平面図である。
【図２】 図１に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図３】 図１に示す半導体素子の切断線Ｂ−Ｂに沿った断面図である。
【図４】 本発明にかかる半導体素子の第２の実施の形態の概略構造を示す平面図である。
【図５】 図４に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図６】 図４に示す半導体素子の切断線Ｂ−Ｂに沿った断面図である。
【図７】 本発明にかかる半導体素子の第３の実施の形態の概略構造を示す平面図である。
【図８】 本発明にかかる半導体素子の第４の実施の形態の概略構造を示す平面図である。
【図９】 図８に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図１０】 図８に示す半導体素子の一変形例を示す断面図である。
【図１１】 本発明にかかる半導体素子の第５の実施の形態の概略構造を示す平面図である。
【図１２】 図１１に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図１３】 本発明にかかる半導体素子の第６の実施の形態の概略構造を示す平面図である。
【図１４】 図１３に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図１５】 図１３に示す半導体素子の切断線Ｂ−Ｂに沿った断面図である。
【図１６】 図１３に示す半導体素子の一変形例を示す平面図である。
【図１７】 本発明にかかる半導体素子の第７の実施の形態の概略構造を示す平面図である。
【図１８】 図１７に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図１９】 本発明にかかる半導体素子の第８の実施の形態の概略構造を示す平面図である。
【図２０】 図１９に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図２１】 図１９に示す半導体素子の切断線Ｂ−Ｂに沿った断面図である。
【図２２】 本発明にかかる半導体素子の第９の実施の形態の概略構造を示す平面図である。
【図２３】 図２２に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図２４】 本発明にかかる半導体素子の第１０の実施の形態の概略構造を示す平面図である。
【図２５】 図２４に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図２６】 図２４に示す半導体素子の切断線Ｂ−Ｂに沿った断面図である。
【図２７】 本発明にかかる半導体素子の第１１の実施の形態の概略構成を模式的に示す断面図である。
【図２８】 ｐ型ドーパント量と耐圧との関係をセル領域部と接合終端領域部のそれぞれについて示すグラフである。
【図２９】 本発明にかかる半導体素子の第１２の実施の形態の概略構成を模式的に示す断面図である。
【図３０】 ｐ型リサーフ層とｎ−型ドリフト層の不純物量バランスに対する耐圧の変化を示すグラフである。
【図３１】 本発明にかかる半導体素子の第１３の実施の形態の概略構成を模式的に示す断面図である。
【図３２】 本発明にかかる半導体素子の第１４の実施の形態の概略構成を模式的に示す断面図である。
【図３３】 本発明にかかる半導体素子の第１５の実施の形態の概略構成を模式的に示す断面図である。
【図３４】 本発明にかかる半導体素子の第１６の実施の形態の概略構成を模式的に示す断面図である。
【図３５】 本発明にかかる半導体素子の製造方法の実施の一形態を示す略示断面図である。
【図３６】 従来の技術によるスーパージャンクション構造を有するパワーＭＯＳＦＥＴの概略構成を模式的に示す断面図である。
【符号の説明】
１〜１６ 半導体素子
２０，１００ ｎ＋型ドレイン層
２６ ｎ型ドリフト層（セル領域部）
２６ａ，１３６，１６６ ｎ型ドリフト層（接合終端領域部）
２８，５４，１０６ ｐ型ドリフト層（セル領域部）
２８ａ，２９，２９’，５４ａ，１３０，１３２，１３４，１３６，１６８ ｐ型ドリフト層（接合終端領域部）
３０，１０８ ｐ型ベース層（セル領域部）
３０ａ ｐ型ベース層（接合終端領域部）
３２，１１０ ｎ＋型ソース層
３４，１１２ ゲート絶縁膜
３６，１１４ 絶縁ゲート電極
３８ ソース電極（セル領域）
３８ａ ソース電極（接合終端領域部）
４０ ドレイン電極
４２ ｎ＋型チャネルストッパ層
４４ 電極
４８，１２８ フィールド電極
５２ ｐ−型リサーフ層
６２，６２’ ｐ型ガードリング層
６６，７２，７６ 絶縁膜
６８ ｎ−型ベース層
１０２，１４２ ｎ−型ドリフト層
１５１，１５３，１６０ ｎ−型半導体層
１５６，１５８，１６４ ｐ−型半導体層
【発明の属する技術分野】
本発明は、半導体素子およびその製造方法に関し、特に電力用スイッチング素子として好適なパワー半導体素子の接合終端領域部の構造を対象とする。
【０００２】
【従来の技術】
近年のパワーエレクトロニクス分野における電源機器の小型化・高性能化への要求を受けて、パワー半導体素子では、高耐圧化・大電流化とともに、低損失化・高速化・高破壊耐量化に対する性能改善が注力されている。その中で、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）はその高速スイッチング性能のため、スイッチング電源分野などでキーデバイスとして定着している。
【０００３】
ＭＯＳＦＥＴは多数キャリアデバイスであるため、少数キャリア蓄積時間がなくスイッチングが速いという利点を有する。しかし、この反面、伝導度変調がないために高耐圧素子ではＩＧＢＴ（Insulated Gate Bipolar Transistor）などのバイポーラ素子と比べるとオン抵抗の面で不利になる。これは、ＭＯＳＦＥＴにおいて高い耐圧を得るには、ｎ型ベース層を厚くし不純物濃度も低くする必要があるため、高耐圧の素子ほどＭＯＳＦＥＴのオン抵抗が増大することに起因する。
【０００４】
パワーＭＯＳＦＥＴのオン抵抗は、伝導層（ｎ型ドリフト層）部分の電気抵抗に大きく依存する。そして、このｎ型ドリフト層の電気抵抗を決定する不純物濃度は、ｐ型ベースとｎ型ドリフト層が形成するｐｎ接合の耐圧に応じて限界以上には上げられない。このため、素子耐圧とオン抵抗にはトレードオフの関係が存在する。このトレードオフを改善することが低消費電力素子には重要となる。このトレードオフには素子の材料により決定される限界があり、この限界を越えることが既存のパワー素子を超える低オン抵抗素子の実現への道である。
【０００５】
この問題を解決するＭＯＳＦＥＴの一例として、ｎ型ドリフト層にスーパージャンクション構造と呼ばれるリサーフ構造を埋め込んだ構造が知られている。従来の技術によるスーパージャンクション構造を有するパワーＭＯＳＦＥＴについて図３６を参照しながら説明する。なお、以下の各図において同一の部分には同一の参照番号を付してその詳細な説明を省略する。
【０００６】
図３６は、従来の技術によるパワーＭＯＳＦＥＴの一例の概略構成を模式的に示す断面図である。同図に示すＭＯＳＦＥＴは、ｎ−型ドリフト層１０２の一方の表面にｎ＋型ドレイン層１００が形成され、このｎ＋型ドレイン層１００上にはドレイン電極４０が形成されている。また、ｎ−型ドリフト層１０２の他方の表面部には複数のｐ型ベース層１０８が選択的に形成され、この各ｐ型ベース層１０８の表面にはｎ＋型ソース層１１０が選択的に形成されている。また、ｎ＋型ソース層１１０およびｐ型ベース層１０８の表面からｎ−型ドリフト層１０２の表面を通って隣り合うｐ型ベース層１０８およびｎ＋型ソース層１１０の表面に至る領域上には、ゲート絶縁膜１１２を介してゲート電極１１４が形成されている。また、ｐ型ベース層１０８の表面部に隣り合って形成されたｎ＋型ソース層１１０の表面とこれらに挟まれたｐ型ベース層１０８の表面の領域上には、各々ソース電極１１６が形成され、ゲート電極１１４を挟むように配置されている。さらに、ｐ型ベース層１０８とｎ＋型ドレイン層１００との間のｎ−型ドリフト層１０２中には、リサーフ層をなすように形成されてｐ型ベース層１０８に接続されたｐ型ドリフト層１０６が形成されている。このように、図３６に示すパワーＭＯＳＦＥＴは、ｐ型ドリフト層１０６と、ｎ−型ドリフト層１０２のうちこれらｐ型ドリフト層１０６に挟まれた部分とが交互に横方向に繰り返す縦型リサーフ構造となっている。
【０００７】
オフ状態では、これらのｐ型ドリフト層１０６と、ｎ−型ドリフト層１０２との間の接合に空乏層が広がり、ｎ−型ドリフト層１０２の不純物濃度を高くしても、ブレークダウンする前にｎ−型ドリフト層１０２とｐ型ドリフト層１０６とが完全に空乏化する。これにより、従来のＭＯＳＦＥＴと同様の耐圧が得られる。
【０００８】
ここで、ｎ−型ドリフト層１０２の不純物濃度は、素子の耐圧ではなく、ｐ型ドリフト層１０６の幅とこれらのｐ型ドリフト層１０６の間のｎ−型ドリフト層１０２自身の幅に依存する。ｎ−型ドリフト層１０２の幅とｐ型ドリフト層１０６の幅をさらに狭くすれば、ｎ−型ドリフト層１０２の不純物濃度をいっそう高くすることができ、オン抵抗の更なる低減化と更なる高耐圧化を達成することが可能である。
【０００９】
このようなＭＯＳＦＥＴを設計する際には、ｎ−型ドリフト層１０２とｐ型ドリフト層１０６の不純物濃度が耐圧とオン抵抗を決める重要なポイントとなる。原理的にｎ−型ドリフト層１０２とｐ型リサーフ層１０６のそれぞれの不純物量を等しくすることにより等価的に不純物濃度がゼロとなって、高耐圧が得られる。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来のスーパージャンクション構造の半導体素子については、素子活性領域部（以下、セル領域部という）を囲むように設けられた接合終端領域部において、阻止状態（オフ状態）やターンオフ時に高耐圧を得るための有効な構造が見出されていない。このため、セル領域部と接合終端領域部では、空乏層の広がり方が異なるため、最適の不純物濃度が異なる。従って、セル領域部と接合終端領域部とで同じ不純物量となるように製造すると、終端部で耐圧が低下し、この箇所に局所的に電界が集中する結果、素子が破壊されることがある。このように、従来の技術では素子全体としては充分な高耐圧が得られないという問題があった。
【００１１】
また、実際に製造するときにはプロセス間でばらつきがあるため、ｎ−型ドリフト層１０２とｐ型ドリフト層１０６のそれぞれの不純物量を完全に等しくすることは困難であり、これによって耐圧が劣化する。従って、このようなプロセスマージンによる耐圧劣化を考慮して素子設計を行う必要がある。オン抵抗を下げるためには、ｎ−型ドリフト層１０２の不純物濃度を上げることが有効である。この一方、耐圧に対するプロセスマージンは、ｎ−型ドリフト層１０２とｐ型ドリフト層１０６との間の不純物量の差で決まる。このため、ｎ−型ドリフト層１０２の不純物濃度を上げた場合、プロセスマージンを決める不純物量の差自体が変わるわけではないので、許容される不純物量とｎ−型ドリフト層１０２の不純物量との比が小さくなる。つまり、プロセスマージンが小さくなってしまう。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、その目的は、従来よりも容易かつ良好に高耐圧化でき、高耐圧特性と低オン抵抗特性とを両立し得る半導体素子およびその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、以下の手段により上記課題の解決を図る。
即ち、本発明によれば、
セル領域部と、このセル領域部を囲むように設けられた接合終端領域部とを有する第１の第１導電型半導体層と、
前記第１の第１導電型半導体層の一方の表面上に形成された第２の第１導電型半導体層と、
前記第２の第１導電型半導体層に電気的に接続された第１の主電極と、
前記第１の第１導電型半導体層の前記セル領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記一方の表面に平行な任意の方向である第１の方向に周期的に配置された第１の第２導電型半導体層と、
前記第１の第１導電型半導体層の他方の表面部において前記第１の第２導電型半導体層に接続するように選択的に形成された第２の第２導電型半導体層と、
前記第２の第２導電型半導体層の表面部に選択的に形成された第３の第１導電型半導体層と、
前記第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面とに接するように形成された第２の主電極と、
前記第１の第１導電型半導体層の他方の表面のうち隣り合う前記第２の第２導電型半導体層に挟まれた領域と、前記隣り合う第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面の上にゲート絶縁膜を介して形成された制御電極と、
前記第１の第１導電型半導体層の前記接合終端領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記第１の方向と前記第１の方向に直交する方向である第２の方向とのうち少なくとも一方の方向に周期的に配置された第３の第２導電型半導体層と、
前記接合終端領域部内で前記セル領域部との境界面近傍の表面部において前記セル領域部を取り囲むように形成され、前記第２の主電極に電気的に接続される第４の第２導電型半導体層と、
を備える半導体素子が提供される。
また、本発明によれば、
セル領域部と、このセル領域部を囲むように設けられた接合終端領域部とを有する第１の第１導電型半導体層と、
前記第１の第１導電型半導体層の一方の表面上に形成された第２の第１導電型半導体層と、
前記第２の第１導電型半導体層に電気的に接続された第１の主電極と、
前記第１の第１導電型半導体層の前記セル領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記一方の表面に平行な任意の方向である第１の方向に周期的に配置された第１の第２導電型半導体層と、
前記第１の第１導電型半導体層の他方の表面部において前記第１の第２導電型半導体層に接続するように選択的に形成された第２の第２導電型半導体層と、
前記第２の第２導電型半導体層の表面部に選択的に形成された第３の第１導電型半導体層と、
前記第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面とに接するように形成された第２の主電極と、
前記第１の第１導電型半導体層の他方の表面のうち隣り合う前記第２の第２導電型半導体層に挟まれた領域と、前記隣り合う第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面の上にゲート絶縁膜を介して形成された制御電極と、
前記第１の第１導電型半導体層の前記接合終端領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記第１の方向と前記第１の方向に直交する方向である第２の方向とのうち少なくとも一方の方向に周期的に配置された 第３の第２導電型半導体層と、
前記第１の第２導電型半導体層の内部、前記第３の第２導電型半導体層の内部、前記第１の第１導電型半導体層のうち前記第１の第２導電型半導体層に挟まれた領域の内部、前記第１の第１導電型半導体層のうち前記第３の第２導電型半導体層に挟まれた領域の内部の少なくともいずれかに形成された絶縁膜と、
を備える半導体素子が提供される。
【００１４】
さらに、本発明によれば、
セル領域部と、このセル領域部を囲むように設けられた接合終端領域部とを有する第１の第１導電型半導体層と、
前記第１の第１導電型半導体層の一方の表面上に形成された第２の第１導電型半導体層と、
前記第２の第１導電型半導体層に電気的に接続された第１の主電極と、
前記第１の第１導電型半導体層の前記セル領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記一方の表面に平行な任意の方向である第１の方向に周期的に配置された第１の第２導電型半導体層と、
前記第１の第１導電型半導体層の他方の表面部において前記第１の第２導電型半導体層に接続するように選択的に形成された第２の第２導電型半導体層と、
前記第２の第２導電型半導体層の表面部に選択的に形成された第３の第１導電型半導体層と、
前記第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面とに接するように形成された第２の主電極と、
前記第１の第１導電型半導体層の他方の表面のうち隣り合う前記第２の第２導電型半導体層に挟まれた領域と、前記隣り合う第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面の上にゲート絶縁膜を介して形成された制御電極と、
前記第１の第１導電型半導体層の前記接合終端領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記第１の方向と前記第１の方向に直交する方向である第２の方向とのうち少なくとも一方の方向に周期的に配置された第３の第２導電型半導体層と、
を備え、
前記第３の第２導電型半導体層の不純物量Ｎ１は、前記第１の第２導電型半導体層の不純物量Ｎ２よりも高い、
半導体素子が提供される。
【００１５】
【発明の実施の形態】
本発明の実施の形態のいくつかについて図面を参照しながら説明する。以下では先ず本発明にかかる半導体素子の実施の形態について説明し、最後に本発明にかかる半導体素子の製造方法の実施の形態について説明する。
【００１６】
（Ａ）半導体素子の実施形態
以下では、スーパージャンクション構造を有するパワーＭＯＳＦＥＴを取り上げて説明する。しかしながら、本発明にかかる半導体素子は、これに限ることなく、スーパージャンクション構造を有するＳＢＤやＭＰＳダイオード、ＳＩＴ、ＪＦＥＴ、ＩＧＢＴ等のスイッチング素子、ダイオードとスイッチング素子の複合素子または集積素子に対しても適用可能である。
【００１７】
（１）第１の実施形態
図１は、本発明にかかる半導体素子の第１の実施の形態の概略構造を示す平面図である。図２および図３は、それぞれ図１の切断線Ａ−Ａ、Ｂ−Ｂに沿った本実施形態の半導体素子の断面図である。図３６との対比において明らかなように、本実施形態の半導体素子１の特徴は、ｎ型ドリフト層２６とｐ型ドリフト層２８とがセル領域部のみならず、接合終端領域部の周縁近傍に至るまで形成されている点にある。以下、本実施形態の半導体素子１の構造をより詳細に説明する。
【００１８】
本実施形態の半導体素子１は、ｎ＋型ドレイン層２０と、ドレイン電極４０と、ｎ型ドリフト層２６と、ｐ型ドリフト層２８と、ｐ型ベース層３０と、ｎ＋型ソース層３２と、ソース電極３８と、絶縁ゲート電極３６と、フィールド電極４８とを備える。
【００１９】
ドレイン電極４０は、ｎ＋型ドレイン層２０の一方の表面、図２および３においては下面に形成される。ｐ型ドリフト層２８は、ｎ＋型ドレイン層２０の他方の表面、図２および３においては上面に形成されたｎ型半導体層２６内でそれぞれｎ＋型ドレイン層２０との境界面からｎ型半導体層２６の表面部に至るまでストライプ形状をなすように形成され、各ストライプ状のｐ型ドリフト層２８は、ｎ＋型ドレイン層２０の表面に水平な所定方向においてセル領域部のみならず接合終端領域部にまで所定の間隔で配置される。ｎ型半導体層２６内でこれらのｐ型ドリフト層２８に挟まれた領域は、ｎ型ドリフト層２６を構成する。ｎ型ドリフト層２６とｐ型ドリフト層２８のいずれについても、その幅および不純物濃度は、例えば幅が５μｍの場合で不純物濃度が約４×１０１５ｃｍ−３であり、幅が１μｍであれば、その不純物濃度は約２×１０１６ｃｍ−３である。
【００２０】
ｐ型ベース層３０は、ｐ型ドリフト層２８に接続するようにｎ型半導体層内２６の表面部に選択的に形成される。ｎ＋型ソース層３２は、ｐ型ベース層３０の表面部に選択的に形成される。ソース電極３８は、ｐ型ベース層３０の表面において隣り合うｎ＋型ソース層３２とこれらに挟まれたｐ型ベース層３０に接続するように形成される。さらに、これらのソース電極３８に囲まれるように、絶縁ゲート電極３６は、ｎ型ドリフト層２６の表面、これに隣接するｐ型ベース層３０の表面およびこのｐ型ベース層３０に接するｎ＋型ソース層３２の表面上に絶縁膜３４を介して配設される。このような構造により、半導体素子１は、絶縁ゲート３６直下のｐ型ベース層３０の表面部をチャネル領域とする電子注入用ｎチャネルＭＯＳＦＥＴを構成する。本実施形態では、プレーナ型のゲート構造を有する場合について説明するが、トレンチ型のゲート構造を用いても良い。この点は、以下の各実施形態についても同様である。
【００２１】
半導体素子１はまた、接合終端領域部のうちセル領域部との境界近傍の表面部でセル領域部を囲むように形成されたｐ型ベース層３０ａを備える。ｐ型ベース層３０ａは、接合終端領域部に設けられたｐ型ドリフト層２８ａのうちセル領域部に最も近いｐ型ドリフト層２８ａに離散的に接続される。接合終端領域部の表面には、ｐ型ベース層３０ａ上の一部の領域を除いて絶縁膜４６が形成され、この絶縁膜４６上にフィールド電極４８がセル領域を囲むように形成され、ｐ型ベース層３０ａの表面にコンタクトするとともに、ソース電極３８と電気的に接続される。接合終端領域の周縁には、ｎ型ドリフト層２６の表面部に高濃度のｎ＋型チャネルストッパ層４２が形成され、このｎ＋型チャネルストッパ層４２上に電極４４が設けられる。
【００２２】
図２および図３内の破線は、等電位線を表わし、これは、ｎ型ドリフト層２６とｐ型ドリフト層２８の幅が８μｍ、不純物濃度が２×１０１５ｃｍ−３、厚さが５０μｍの条件を用いて計算したシミュレーション結果である。
【００２３】
本実施形態の半導体素子１は、ターンオフ時において、平面視におけるドリフト層２６（２６ａ），２８（２８ａ）のストライプ長手方向（図１のＢ−Ｂ方向、以下、水平方向という）に直交する方向（図１のＡ−Ａ方向、以下、垂直方向という）についてはｎ型ドリフト層２６ａとｐ型ドリフト層２８ａのセル領域部に近い側から素子周縁へ向けて空乏化が進み、水平方向では、ドリフト層２６ａ，２８ａの素子周縁部からセル領域部にかけて、その境界面で同時に空乏化が進む。このとき、電子はｎ型ドリフト層２６ａからｎ＋型ドレイン層２０を介してドレイン電極４０に排出され、この一方、正孔はｐ型ドリフト層２８ａからｐ型ベース層３０ａおよびフィールド電極４８を介してソース電極３８に排出される。ただし、垂直方向においては、正孔はｎ型ドリフト層２６ａとｐ型ドリフト層２８ａとの接合を横切るように排出される。さらに、阻止状態（オフ時）においては、図２および図３に示すように、フィールド電極４８により等電位線の間隔が均一化されるので、これにより電界が緩和される。この結果、半導体素子１について安定した高耐圧を得ることができる。
【００２４】
なお、ｎ型ドレイン層２０の構造は、図１〜図３に示す形態に限られることなく、例えばエピタキシャル・ウェーハの基板やこれを所定の深さだけ熱拡散した層、または不純物を熱拡散した拡散層などを適用することができる。また、本実施形態ではｎ型ドレイン層２０およびｎ型半導体層２６の２層構造としたが、これらの間に濃度が連続的に変化する中間層を介装しても良い。また、本実施形態では、図２および図３に示すように単一の厚さを有する絶縁膜４６上にフィールド電極４８を形成したが、これに限ることなく、例えば後述する第１１〜第１６の実施形態におけるように、絶縁膜４６の厚さを周縁部に近づくにつれて漸次増大するように設定しても良い。これらの点は、以下の第２〜第１０の実施形態についても同様である。
【００２５】
（２）第２の実施形態
図４は、本発明にかかる半導体素子の第２の実施の形態の概略構造を示す平面図である。図５および図６は、それぞれ図４の切断線Ａ−Ａ、Ｂ−Ｂに沿った本実施形態の半導体素子の断面図である。
【００２６】
本実施形態の半導体素子２は、図１に示す半導体素子１が備えるフィールド電極４８に代えて、接合終端領域部内でセル領域を囲むように配置されたｐ型ベース層３０ａに接続してさらにこれを囲むように形成されたｐ−型リサーフ層５２を備える。半導体素子２のその他の構造は、図１に示す半導体素子１と実質的に同一である。
【００２７】
図２および図３の等電位線に示すように、このようなｐ−型リサーフ層５２を備えることによっても、オフ時に電界が緩和されので、安定した高耐圧を得ることができる。
【００２８】
（３）第３の実施形態
図７は、本発明にかかる半導体素子の第３の実施の形態の概略構造を示す平面図である。なお、同図中の切断線Ａ−Ａに沿った断面図は、図２と実質的に同一である。
【００２９】
本実施形態の半導体素子３の特徴は、上述した実施形態と異なり、ｐ型ドリフト層５４，５４ａが円形の平面形状を有する点にある。このような形状でｐ型ドリフト層を構成することにより、素子の表面に水平な面内のどの方向にも同様に空乏層を伸ばすことができる。
【００３０】
なお、図７では円形パターンを有する場合について示したが、四角形や六角形等の多角形のパターンでも良い。また、ｎ型ドリフト層２６がパターンを有するように形成しても良い。また、上述した第２の実施形態と同様に、フィールド電極４８に代えてリサーフ層を適用することもできる。
【００３１】
（４）第４の実施形態
図８は、本発明にかかる半導体素子の第４の実施の形態の概略構造を示す平面図である。図９は、図８の切断線Ａ−Ａに沿った本実施形態の半導体素子の断面図である。
【００３２】
本実施形態の半導体素子４は、上述した第１〜第３の実施形態とは異なり、接合終端領域部のｎ型ベース層としてセル領域部のｎ型ドリフト層２６よりも低濃度のｎ−型ベース層６８を備える。さらに、半導体素子４は、後述するｐ型ドリフト層２７を除き、接合終端領域部内にドリフト層を有しない。ｎ−型ベース層６８の表面部には、セル領域を囲むようにｐ型ベース層３０ａおよび複数のｐ型ガードリング層６２が選択的に形成される。ｐ型ベース層３０ａの下方にはその配置に対応してｐ型ドリフト層２７が形成され、これによりｐ型ベース層３０ａがドレイン層２０を介してドレイン電極４０に接続される。
【００３３】
このように、本実施形態によれば、接合終端領域部内に複数のドリフト層を有しない場合であっても、セル領域部を取り囲む単一のスーパージャンクション構造と、その周辺の表面部で同様にセル領域を取り囲むように形成されたｐ型ガードリング層６２により、安定した高耐圧を得ることができる。
【００３４】
本実施形態の一変形例の断面図を図１０に示す。同図に示す半導体素子４’は、セル領域部のｎ型ドリフト層２６と同一濃度のｎ型ベース層２２を接合終端領域部に有し、接合終端領域部にもｐ型ドリフト層２９が設けられ、ｎ型ベース層２２の表面部に選択的に設けられたｐ型ガードリング層６２’に接続される。さらに、接合終端領域部の周縁部には、ｎ型ベース層２２の表面に露出するようにｐ型ドリフト層２９’が形成されている。これらの構成により、接合終端領域部に広がる等電位線がなだらかになるので、安定した高耐圧が得られる。この結果、接合終端領域部での耐圧低下が抑制される。
【００３５】
（５）第５の実施形態
図１１は、本発明にかかる半導体素子の第５の実施の形態の概略構造を示す平面図である。図１２は、図１１の切断線Ａ−Ａに沿った本実施形態の半導体素子の断面図である。なお、図１１の切断線Ｂ−Ｂに沿った断面図は図３と同様である。
【００３６】
本実施形態は、セル領域部のｎ型ドリフト層２６内で水平方向に平行に形成された絶縁膜を有する半導体素子に好適な接合終端領域構造を提供するものである。
【００３７】
図１１および図１２に示すように、本実施形態の半導体素子５では、ｎ型ドリフト層２６（２６ａ）内で水平方向にトレンチ溝６４が形成され、その内部に絶縁膜６６が形成されている。このような絶縁膜は、例えば、低濃度のｎ−型ベース層６８により構成される基板にストライプ状のトレンチ溝６４をセル領域部から接合終端領域部に延在するように形成し、このトレンチ溝６４の側壁にイオン注入等の方法を用いてｎ型不純物とｐ型不純物を導入した後に熱拡散することにより製造することができる。これにより、絶縁膜６６を周回するようにｎ型ドリフト層２６（２６ａ）とｐ型ドリフト層２８（２８ａ）とが形成される。従って、接合終端領域部では、水平方向で絶縁膜６６と両ドリフト層２６ａ、２８ａが周縁部近傍まで延在するが、垂直方向には、絶縁膜６６とドリフト層は形成されない。
【００３８】
この理由は、仮に垂直方向に絶縁膜６６とドリフト層２６ａ、２８ａを形成すると、絶縁膜６６が存在するためにターンオフ時にｐ型ドリフト層２８ａ内の正孔が排出されず、結果的に空乏層が伸びなくなって最外周のセルに電界が集中し素子を破壊するおそれがあるためである。
【００３９】
図１２に示すように、本実施形態の半導体素子５は、接合終端領域において低濃度のｎ−型ベース層６８上に絶縁膜４６を介してセル領域を囲むように設けられたフィールドプレート電極４８をさらに備えるので、空乏層が十分に広がり高耐圧を得ることができる。
【００４０】
（６）第６の実施形態
図１３は、本発明にかかる半導体素子の第６の実施の形態の概略構造を示す平面図である。図１４および図１５は、それぞれ図１３の切断線Ａ−Ａ、Ｂ−Ｂに沿った本実施形態の半導体素子の断面図である。
【００４１】
本実施形態の半導体素子６では、前述した第５の実施形態と異なり、絶縁膜６６はセル領域部内でのみ形成され、接合終端領域部に延在しない。さらに、半導体素子６の接合終端領域部には、ｎ型ドリフト層もｐ型ドリフト層も形成されていない。本実施形態では、接合終端領域部にｎ型ドリフト層２６よりも低濃度のｎ−型ベース層６８が形成され、このｎ−型ベース層６８の表面部には、セル領域を囲むようにｐ型ベース層３０ａおよび複数のｐ型ガードリング層６２が選択的に形成される。ｐ型ベース層３０ａの表面にソース電極３８ａがコンタクトしている。また、ｐ型ベース層３０ａの下方にはその配置に対応してｐ型ベース層２７が形成され、これによりｐ型ベース層３０ａがドレイン層２０を介してドレイン電極４０に接続される。このような接合終端領域部の構造によっても、本実施形態の半導体素子６は、充分な高耐圧を得ることができる。
【００４２】
図１６は、本実施形態の一変形例を示す平面図である。本例の半導体素子６’では、絶縁膜７２がセル領域部内に限り垂直方向にも形成され、これにより、絶縁膜７２が網目の平面形状を有する。半導体素子６’のその他の構造は、図１３に示す半導体素子６と実質的に同一である。絶縁膜７２がセル領域部でこのような構造を有する場合であっても、絶縁膜７２が接合終端領域部に延在することなく、かつ、接合終端領域部でｐ型ガードリング層６２が形成されているので、半導体素子６’は充分な高耐圧を得ることができる。
【００４３】
（７）第７の実施形態
図１７は、本発明にかかる半導体素子の第７の実施の形態の概略構造を示す平面図である。図１８は、図１７の切断線Ａ−Ａに沿った本実施形態の半導体素子の断面図である。なお、図１７の切断線Ｂ−Ｂに沿った断面図は図３と同様である。
【００４４】
本実施形態の半導体素子７は、上述した第５の実施形態における半導体素子５の構成に加え、接合終端領域部内で垂直方向に形成された絶縁膜７６と、接合終端領域部内でそれぞれが垂直方向に形成されて水平方向に周期的に配置されたｎ型ドリフト層１６６およびｐ型ドリフト層１６８をさらに備える。このような構造により、垂直方向でも水平方向と同様に、ターンオフ時にｐ型ドリフト層１６８内の正孔が排出されるので、空乏層が十分に広がり高耐圧を得ることができる。
【００４５】
（８）第８の実施形態
図１９は、本発明にかかる半導体素子の第８の実施の形態の概略構造を示す平面図である。図２０および図２１は、それぞれ図１９の切断線Ａ−Ａ、Ｂ−Ｂに沿った本実施形態の半導体素子の断面図である。
【００４６】
本実施形態では、図１１に示す第５の実施形態と異なり、セル領域部から接合終端領域部に延在するように形成された絶縁膜７６とドリフト層２６ａ、２８ａが、垂直方向にも周期的に配置されて接合終端領域部の周縁近傍に至るまで形成される。また、接合終端領域部の表面部には、セル領域を囲むように所定幅を有するｐ−リサーフ層５２が設けられている。さらに、接合終端領域部において垂直方向に周期的に配置された各ｐ型ドリフト層２８ａ４〜２８ａ７上には電位固定用の電極７８が設けられ（図２０参照）、これらの電極７８は、相互間の間隔を維持しながらソース電極３８ａのコーナ部と中心を共有する円弧をなすように曲折してｐ型ドリフト層２８ａ１〜２８ａ３に直交するように延在して形成され、この延在部分でこれらｐ型ドリフト層２８ａ１〜２８ａ３に接続される（図２１参照）。
【００４７】
本実施形態の半導体素子８は、上述した構造により、ターンオフ時に垂直方向に周期的に設けられたｐ型ドリフト層３ａ４〜７内の正孔を電極７８を介して排出するので、水平方向と垂直方向の２つの方向で空乏層が均等に伸びる。これにより、高耐圧が保持される。
【００４８】
（９）第９の実施形態
図２２は、本発明にかかる半導体素子の第９の実施の形態の概略構造を示す平面図である。図２３は、図２２の切断線Ａ−Ａに沿った本実施形態の半導体素子の断面図である。なお、図２２の切断線Ｂ−Ｂに沿った断面図は図３と同様である。
【００４９】
本実施形態の半導体素子９は、前述した第８の実施形態と異なり、接合終端領域部においてそれぞれの水平方向にストライプ状に形成され垂直方向に周期的に配置された絶縁膜８４とこれを周回するように形成されたｎ型ドリフト層１７２とが水平方向でそれぞれ分割されて平面視において格子形状をなすように形成され、これにより、ｐ型ドリフト層１７８の水平方向の領域が垂直方向で相互に接続されている。この垂直方向でのｐ型ドリフト層１７８の接続構造により、ターンオフ時に正孔が排出される。また、本実施形態の半導体素子９は、上述した第１の実施の形態と同様に、セル領域を囲むように形成されたｐ型ベース層３０ａに接続され、接合終端領域上に形成された絶縁膜４６上に延在して形成されたフィールド電極４８を備えるので、これにより接合終端領域部における電界が緩和される。この結果、充分な高耐圧が得られる。
【００５０】
（１０）第１０の実施形態
図２４は、本発明にかかる半導体素子の第１０の実施の形態の概略構造を示す平面図である。図２５および図２６は、それぞれ図２４の切断線Ａ−Ａ、Ｂ−Ｂに沿った本実施形態の半導体素子の断面図である。
【００５１】
本実施形態の半導体素子１０は、図１９に示す半導体素子８のｐ−リサーフ層５２と電極７８に代えて、セル領域を囲むように接合終端領域上に半絶縁性ポリシリコン等により形成された抵抗性フィールドプレート（Resistive Field Plate：ＲＦＰ）５０を備える。ＲＦＰ５０は、セル領域との境界近傍におけるｐ型ベース層３０ａを介して、または直接にソース電極３８ａに接続されるとともに、ｐ型ドリフト層２８ａに接続される。特に、セル領域部のｐ型ドリフト層２８を水平方向に延在した部分に該当するｐ型ドリフト層２８ａ１および２８ａ２については、それらのほぼ全長においてＲＦＰ５０にコンタクトしている（図２６参照）。また、接合終端領域部で垂直方向に周期的に形成されたｐ型ドリフト層２８ａ４〜２８ａ７は、水平方向におけるセル領域部の幅に対応する幅において離散的にＲＦＰ５０にコンタクトしている（図２５参照）。
【００５２】
このような構造により、ターンオフ時に正孔がｐ型ドリフト層２８ａからＲＦＰ５０を介してソース電極３８ａに排出されるので、半導体素子１０は充分な高耐圧を実現することができる。
【００５３】
（１１）第１１の実施形態
図２７は、本発明にかかる半導体素子の第１１の実施の形態の概略構成を模式的に示す断面図である。
【００５４】
図２７に示す縦型パワーＭＯＳＦＥＴ１１は、ｎ−型ベース層をなす半導体層１０２と、ｎ＋ドレイン層１００と、ドレイン電極４０と、スーパージャンクション構造をなす複数のｐ型リサーフ層１０６，１３０と、ｐ型ベース層１０８と、ｎ＋型ソース層１１０と、ゲート電極１１４およびソース電極１１６とを備える。
【００５５】
ｎ＋ドレイン層１００は、ｎ−型ベース層１０２の一方の表面、図２７においては下面に形成され、ドレイン電極４０は、ｎ＋ドレイン層１００上に形成される。
【００５６】
ｐ型リサーフ層１０６，１３０は、ｎ−型ベース層１０２の他方の表面部、図２７においては上面部に、セル領域部だけでなく接合終端領域部にも所定方向に周期的に配置され、これによりスーパージャンクション構造が形成され、ｐ型リサーフ層１０６はｐ型ドリフト層１０６として機能し、また、ｎ−型ベース層１０２のうち、これらｐ型ドリフト層１０６に挟まれた領域部分はｎ−型ドリフト層１０２として機能する。
【００５７】
ｐ型ベース層１０８は、セル領域部におけるｎ−型ベース層１０２の表面部でｐ型ドリフト層１０６に接続されるように選択的に形成される。ｎ＋型ソース層１１０は、ｐ型ベース層１０８の表面部でストライプの平面形状を有するように選択的に拡散形成される。ｐ型ベース層１０８は、例えば、約３×１０１７ｃｍ−３の不純物濃度で約２．０μｍの深さに形成され、また、ｎ＋型ソース層１１０は、例えば、約１×１０２０ｃｍ−３の不純物濃度で約０．２μｍの深さに形成される。
【００５８】
ゲート電極１１４は、ｎ＋型ソース層１１０およびｐ型ベース層１０８の表面からｎ−型ドリフト層１０２の表面を介して隣り合うｐ型ベース層１０８およびｎ＋型ソース層１１０の表面に至る領域上に、膜厚約０．１μｍのゲート絶縁膜、例えばＳｉ酸化膜１１２を介してストライプの平面形状をなすように形成される。ソース電極１１６は、ｐ型ベース層１０８の表面部における一方のｎ＋型ソース層１１０の表面領域、ｐ型ベース層１０８の表面領域および隣り合うｎ＋型ソース層１１０の表面領域でストライプの平面形状をなすように形成され、ゲート電極１１４を挟むように配置される。
【００５９】
縦型パワーＭＯＳＦＥＴ１１の接合終端領域部におけるスーパージャンクション構造の上には、金属またはポリシリコンなどの導電性膜１２８が絶縁膜１２６を介して形成され、これにより、接合終端領域におけるフィールドプレート構造を構成する。なお、素子の周縁の表面部には、ｎ層で形成され空乏化を止めるフィールドストッパ４２が設けられている。
【００６０】
このような構造により、高電圧印加時にフィールドプレート１２８により接合終端領域部のスーパージャンクション構造部が速やかに空乏化して、接合終端領域部が等価的に低不純物濃度層となるので、接合終端領域部での電界集中が抑制され、高耐圧が保持される。なお、接合終端領域部の表面部にリサーフ層を形成しても、フィールドプレートと同様にスーパージャンクション構造部が速やかに空乏化するので、同様な効果を得ることができる。図２７において、フィールドプレート１２８はソース電極１１６と同じ電位となるような構造を有するが、これに限ることなく、ゲート電極１１４と同じ電位となるように製造しても良い。
【００６１】
接合終端領域部のｐ型ドリフト層１３０の不純物量をセル領域部のｐ型ドリフト層１０６の不純物量よりも多くすることにより、接合終端領域部での耐圧低下を抑制することができる。ｐ型ドリフト層１０６，１３０の不純物量は、幅と不純物密度との積とする。
【００６２】
図２７では、接合終端領域部のｐ型ドリフト層１３０は、セル領域部のｐ型ドリフト層１０６よりも広い幅で形成されるが、ｐ型ドリフト層１０６と同じ不純物密度を有するように形成される。これにより、接合終端領域部でのｐ型ドーパントの不純物量が多くなり、この結果、接合終端領域部での耐圧低下を抑制することができる。
【００６３】
なお、この構造に限ることなく、例えば、セル領域部のｐ型ドリフト層１０６の幅と接合終端領域部のｐ型ドリフト層１３０の幅を同じにし、不純物密度を接合終端領域部だけ高くしても同様の効果が得られる。
【００６４】
図２８は、ｐ型不純物量を変化させた時の耐圧の変化をセル領域部と接合終端領域部のそれぞれについて示すグラフである。同図の横軸は、ｎ−型ドリフト層の不純物量Ｎｎに対するｐ型ドリフト層の不純物量Ｎｐの比とした。同図に示すように、セル領域部ではｎ−型ドリフト層不純物量とｐ型ドリフト層不純物量とが等しい（アンバランスが０％）場合に最も高い耐圧が得られ、ｐ型ドリフト層の不純物量が相対的に高くなっても低くなってもその比率に応じて０％の点を中心に対称的に耐圧が低下することがわかる。この一方、接合終端領域部では、ｐ型ドリフト層不純物量を相対的に１０％高くした場合が最も高い耐圧が得られることがわかる。このように、セル領域部と接合終端領域部では、最適のｐ型ドリフト層の不純物量が異なり、セル領域部で最適のｐ型ドリフト層濃度と同一の濃度で接合終端領域部にもｐ型ドリフト層を形成すると、接合終端領域部で耐圧が低下してしまう。図２８からも明らかなように、接合終端領域部で最適の不純物量は、セル領域部より高くなっている。
【００６５】
セル領域部おけるｐ型ドリフト層不純物量は、プロセスマージンも含めると、ｎ−型ドリフト層の８０〜１２０％とすることが最適であり、接合終端領域部におけるｐ型ドリフト層不純物量は、プロセスマージンも含めると、ｎ−型ドリフト層の９０〜１３０％とすることが最適であるから、終端部のｐ型ドリフト層不純物量は、セル領域部のｐ型ドリフト層不純物量の７５〜１６３％とすることが望ましい。最も高い耐圧が得られるｐ型ドリフト層不純物量は終端部の方が高いので、終端部のｐ型ドリフト層不純物量は、セル領域部の不純物量に対して、１００〜１６３％とすることがより望ましい。
【００６６】
スーパージャンクション構造の形成方法は、例えば、イオン注入と埋め込み結晶成長を繰り返す方法でも、トレンチ溝を形成して埋め込みエピを行う方法でも、トレンチ溝を形成した後に斜め方向からイオン注入を行う方法のいずれでもよい。
【００６７】
接合終端領域部のｐ型ドリフト層濃度を上げることは、スーパージャンクション構造の各形成方法に応じて可能である。
【００６８】
イオン注入と埋め込み結晶成長を繰り返してスーパージャンクション構造を形成する方法では、セル領域部と接合終端領域部で別々にイオン注入を行っても、セル領域部と接合終端領域部でイオン注入のマスク開口幅を変えて同時にイオン注入を行ってもよい。
【００６９】
トレンチ溝を形成した後にトレンチ溝内を結晶成長により埋め込む方法、または、斜め方向からイオン注入や気相拡散を行ってスーパージャンクション構造を形成する方法では、セル領域部と接合終端領域部とでトレンチ溝幅やメサ幅を変えてもよい。
【００７０】
また、ｐ型ドリフト層不純物量をセル領域部と終端部で同じにし、接合終端領域部のｎ−型ドリフト層不純物量をセル領域部よりも下げても同様な効果が得られる。
【００７１】
（１２）第１２の実施形態
図２９は、本発明にかかる半導体素子の第１２の実施の形態の概略構成を模式的に示す断面図である。
【００７２】
本実施形態の半導体素子１２の特徴は、セル領域部と接合終端領域部とでセルピッチが異なるｐ型ドリフト層でスーパージャンクション構造を構成する点にある。即ち、接合終端領域部のｐ型ドリフト層１３２のセルピッチをセル領域部のｐ型ドリフト層１０６よりも狭くしている。このように、接合終端領域部でのセル幅を狭くすることにより、ターンオフ時に接合終端領域部での空乏化が速やかに進む。この結果、接合終端領域部での耐圧低下が抑制される。
【００７３】
図３０は、ｐ型ドリフト層とｎ−型ドリフト層の不純物量バランスに対する耐圧の変化を示すグラフである。ｎ−型ドリフト層の不純物濃度は、２．５×１０１５ｃｍ−３とした。セルピッチを１６μｍとした場合と８μｍとした場合とを比較すると、セルピッチを８μｍと狭くした方が、不純物のバランスに対して耐圧低下が小さくなっている。これより、セルピッチを狭くすることにより、不純物濃度バランスに対するマージンを大きくすることができることが分かる。
【００７４】
さらに、ｎ−型ドリフト層とｐ型ドリフト層との不純物量バランスに注目すると、セル幅を変化させても、耐圧が最も高くなる最適のｐ型ドリフト層不純物量は、ｎ−型ドリフト層よりも高い不純物量となっている。このことから、接合終端領域部のセル幅を狭くした場合でも、接合終端領域部のｐ型ドリフト層不純物量をセル領域部よりも高くすることが望ましいことが分かる。
【００７５】
（１３）第１３の実施形態
図３１は、本発明にかかる半導体素子の第１３の実施の形態の概略構成を模式的に示す断面図である。
【００７６】
本実施形態の半導体素子１３の特徴は、接合終端領域部でのｐ型ドリフト層１３４の形状にあり、上述した各実施形態における柱状の断面形状ではなく水玉状の断面形状を有するように埋め込まれている点にある。仮に、スーパージャンクション構造を構成するｐ型ドリフト層１３４がセル領域部でこのような水玉の断面形状を有する場合は、ターンオフで一旦空乏化した後、ｐ型ドリフト層の空乏化が保持されてしまうが、本実施形態では、水玉状の断面形状のｐ型ドリフト層１３４が接合終端領域部にのみ形成されているので、半導体素子１３のオン動作に影響を及ぼすことはない。
【００７７】
スーパージャンクション構造の形成にあたり、イオン注入と埋め込み結晶成長を繰り返す方法を採用する場合、接合終端領域部でスーパージャンクション構造のセルピッチを狭くすると、イオン注入するドーパントの量が終端領域で減ってしまう。本実施形態のｐ型ドリフト層１３４は、このような問題を解消するために埋め込み成長後の拡散を採用した場合に得られる構造である。即ち、埋め込み成長後の拡散によれば、埋め込まれたｐ層の濃度は、セル領域部では高く、接合終端領域部では低くなる。この結果、セル領域部では上下のｐ層が接続して柱状の断面形状をなすようにｐ型ドリフト層が形成されるが、接合終端領域部では各埋め込み層が接続されることなく水玉状の断面形状を有することになる。ただし、接合終端領域部でセルピッチを狭くしすぎると、隣り合うｐ型ドリフト層同士が接続されてしまうので、接合終端領域部のセルピッチとしては、セル領域部のセルピッチの半分以上に設定することが望ましい。
【００７８】
（１４）第１４の実施形態
図３２は、本発明にかかる半導体素子の第１４の実施の形態の概略構成を模式的に示す断面図である。本実施形態の半導体素子１４は、接合終端領域部でのスーパージャンクション構造のセル幅がセル領域部におけるセル幅よりも狭くなるように形成され、かつ、接合終端領域部内でｐ型ドリフト層１３６のメサ幅が相対的に広くなるように形成される。これにより、接合終端領域部のｐ型ドリフト層１３６の不純物濃度をセル領域部よりも高くすることができる。このような構造により、本実施形態の半導体素子１４は、接合終端領域部での耐圧低下が抑制される。
【００７９】
（１５）第１５の実施形態
図３３は、本発明にかかる半導体素子の第１５の実施の形態の概略構成を模式的に示す断面図である。図２７に示す半導体素子１１との対比において明らかなように、本実施形態の半導体素子１５の特徴は、スーパージャンクション構造とｎ＋ドレイン層１００との間に設けられたｎ−型ドリフト層１４２をさらに備え、このｎ−型ドリフト層１４２とスーパージャンクション構造とでｎ型ドリフト層を構成する点にある。ｎ−型ドリフト層１４２は、スーパージャンクション構造におけるｎ−型ドリフト層１０２よりも低い不純物濃度を有するように形成される。このようなｎ−型ドリフト層１４２を有する場合であっても、上部のスーパージャンクション構造の空乏化により耐圧が決定されるため、上述したスーパージャンクション構造の半導体素子１〜１０と同様の接合終端領域構造を設計できる。本実施形態の半導体素子１５では、図２７に示す第１１の実施形態と同様に、接合終端領域部におけるｐ型ドリフト層１３０の幅をセル領域部のｐ型ドリフト層１０６よりも広くすることにより、接合終端領域部でのスーパージャンクション構造のｐ型不純物量をセル領域部よりも多くしている。これにより、接合終端領域部での耐圧低下を抑制することが可能になる。
【００８０】
（１６）第１６の実施形態
図３４は、本発明にかかる半導体素子の第１６の実施の形態の概略構成を模式的に示す断面図である。前述した第１５の実施形態と同様に、図３４に示す半導体素子１６では、ｎ−型ドリフト層１４２とスーパージャンクション構造とでｎ型ドリフト層を構成している。ｎ−型ドリフト層１４２は、スーパージャンクション構造におけるｎ−型ドリフト層１０２よりも低い不純物濃度を有する。本実施形態では、接合終端領域部構造として接合終端領域部のスーパージャンクション構造のセルピッチをセル領域部のセルピッチよりも狭くすることにより、ｐ型ドリフト層１３２とｎ−型ドリフト層１０２との濃度バランスに対するマージンを広くすることができる。さらに、接合終端領域部でのｐ型ドリフト層１３２の不純物量をセル領域部よりも多くすれば、接合終端領域部での耐圧低下をさらに抑制できる。
【００８１】
（Ｂ）半導体素子の製造方法の実施形態
図３５は、本発明にかかる半導体素子の製造方法の実施の一形態を示す略示断面図である。本実施形態は、上述した本発明の半導体素子の各実施形態におけるスーパージャンクション構造を少ない結晶成長回数で形成する方法を提供する。
【００８２】
イオン注入と埋め込み結晶成長を繰り返す従来のプロセスでは、拡散によりｐ型リサーフ層（ｐ型ドリフト層）を形成するので、１回の結晶成長膜厚を厚くすることができず、このため５〜７回にわたってイオン注入および埋め込み結晶成長を繰り返す必要があった。また、従来の他のプロセスとしては、トレンチ溝を形成した後にトレンチ溝内を結晶成長により埋め込む方法があり、この場合は埋め込み成長回数を１回にすることが可能である。しかしながら、スーパージャンクション構造で期待されるトレンチ溝のアスペクト比は５以上と高いので、このような埋め込み結晶成長は困難であった。
【００８３】
本実施形態の製造方法の特徴は、図３５（ａ）〜（ｆ）に示すように、アスペクト比の低いトレンチ埋め込み結晶成長を複数回繰り返す点にある。即ち、まずｎ−型半導体層１５１内に、最終的に要求されるアスペクト比の半分でトレンチ溝１５４を形成し（図３５（ａ））、このトレンチ溝１５４を埋め込むように、ｐ−型半導体層１５６をエピタキシャル成長させる（同図（ｂ））。次に、ｎ−型半導体層１５１の表面が露出するまでｐ−型半導体層１５６を後退させ、トレンチ溝に埋め込まれた半導体層１５８を得る（同図（ｃ））。その後、ｎ−型半導体層１５１およびｐ−型半導体層１５８を覆うようにｎ−型半導体層をさらにエピタキシャル成長させ、ｐ−型半導体層１５８の膜厚と同一の膜厚を有するｎ−型半導体層１６０を形成する（同図（ｄ））。続いて、トレンチ溝１５４と合致するトレンチ溝１６２をｎ−型半導体層１６０内に形成する（同図（ｅ））。さらに、ｎ−型半導体層１５３およびｐ−型半導体層１５８を覆うようにｎ−型半導体層１６４をエピタキシャル成長させる（同図（ｆ））。このように、本実施形態の半導体素子製造方法によれば、比較的容易に埋め込み成長を行うので、イオン注入と埋め込み結晶成長を繰り返す従来のプロセスよりも少ない結晶成長回数でスーパージャンクション構造を形成することができる。
【００８４】
なお、本実施形態では２回のトレンチ埋め込み結晶成長でスーパージャンクション構造を形成したが、これに限ることなく、例えば一回あたりのアスペクト比を求められるアスペクト比の１／３以下に設定してトレンチ埋め込み結晶成長を３回以上繰り返すこととしても良い。また、１回目と２回目のスーパージャンクション構造をそれぞれストライプ状に形成し、相互に直交するように形成すると、位置合わせを確実に行うことができる。
【００８５】
以上、本発明の実施の形態について説明したが、本発明は上記形態に限ることなくその技術的範囲内で種々変更して実施することができる。例えば、上述した各実施形態においては、スーパージャンクション構造、ｐ型ベース層、ｎ＋ソース層およびゲート電極をストライプ状に形成したが、格子状や千鳥状をなすように配置してもよい。また、半導体材料としてシリコン（Ｓｉ）を用いた縦型パワーＭＯＳＦＥＴについて説明したが、他の材料としては、例えばシリコンカーバイト（ＳｉＣ）や窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）等の化合物半導体の他、ダイアモンドを用いることもできる。
【００８６】
【発明の効果】
以上詳述したとおり、本発明は、以下の効果を奏する。
即ち、本発明によれば、低オン抵抗と高耐圧とを同時に実現する半導体素子が提供される。
【００８７】
また、本発明によれば、スーパージャンクション構造を有する半導体素子を少ない工程数で形成することができる。
【図面の簡単な説明】
【図１】 本発明にかかる半導体素子の第１の実施の形態の概略構造を示す平面図である。
【図２】 図１に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図３】 図１に示す半導体素子の切断線Ｂ−Ｂに沿った断面図である。
【図４】 本発明にかかる半導体素子の第２の実施の形態の概略構造を示す平面図である。
【図５】 図４に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図６】 図４に示す半導体素子の切断線Ｂ−Ｂに沿った断面図である。
【図７】 本発明にかかる半導体素子の第３の実施の形態の概略構造を示す平面図である。
【図８】 本発明にかかる半導体素子の第４の実施の形態の概略構造を示す平面図である。
【図９】 図８に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図１０】 図８に示す半導体素子の一変形例を示す断面図である。
【図１１】 本発明にかかる半導体素子の第５の実施の形態の概略構造を示す平面図である。
【図１２】 図１１に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図１３】 本発明にかかる半導体素子の第６の実施の形態の概略構造を示す平面図である。
【図１４】 図１３に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図１５】 図１３に示す半導体素子の切断線Ｂ−Ｂに沿った断面図である。
【図１６】 図１３に示す半導体素子の一変形例を示す平面図である。
【図１７】 本発明にかかる半導体素子の第７の実施の形態の概略構造を示す平面図である。
【図１８】 図１７に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図１９】 本発明にかかる半導体素子の第８の実施の形態の概略構造を示す平面図である。
【図２０】 図１９に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図２１】 図１９に示す半導体素子の切断線Ｂ−Ｂに沿った断面図である。
【図２２】 本発明にかかる半導体素子の第９の実施の形態の概略構造を示す平面図である。
【図２３】 図２２に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図２４】 本発明にかかる半導体素子の第１０の実施の形態の概略構造を示す平面図である。
【図２５】 図２４に示す半導体素子の切断線Ａ−Ａに沿った断面図である。
【図２６】 図２４に示す半導体素子の切断線Ｂ−Ｂに沿った断面図である。
【図２７】 本発明にかかる半導体素子の第１１の実施の形態の概略構成を模式的に示す断面図である。
【図２８】 ｐ型ドーパント量と耐圧との関係をセル領域部と接合終端領域部のそれぞれについて示すグラフである。
【図２９】 本発明にかかる半導体素子の第１２の実施の形態の概略構成を模式的に示す断面図である。
【図３０】 ｐ型リサーフ層とｎ−型ドリフト層の不純物量バランスに対する耐圧の変化を示すグラフである。
【図３１】 本発明にかかる半導体素子の第１３の実施の形態の概略構成を模式的に示す断面図である。
【図３２】 本発明にかかる半導体素子の第１４の実施の形態の概略構成を模式的に示す断面図である。
【図３３】 本発明にかかる半導体素子の第１５の実施の形態の概略構成を模式的に示す断面図である。
【図３４】 本発明にかかる半導体素子の第１６の実施の形態の概略構成を模式的に示す断面図である。
【図３５】 本発明にかかる半導体素子の製造方法の実施の一形態を示す略示断面図である。
【図３６】 従来の技術によるスーパージャンクション構造を有するパワーＭＯＳＦＥＴの概略構成を模式的に示す断面図である。
【符号の説明】
１〜１６ 半導体素子
２０，１００ ｎ＋型ドレイン層
２６ ｎ型ドリフト層（セル領域部）
２６ａ，１３６，１６６ ｎ型ドリフト層（接合終端領域部）
２８，５４，１０６ ｐ型ドリフト層（セル領域部）
２８ａ，２９，２９’，５４ａ，１３０，１３２，１３４，１３６，１６８ ｐ型ドリフト層（接合終端領域部）
３０，１０８ ｐ型ベース層（セル領域部）
３０ａ ｐ型ベース層（接合終端領域部）
３２，１１０ ｎ＋型ソース層
３４，１１２ ゲート絶縁膜
３６，１１４ 絶縁ゲート電極
３８ ソース電極（セル領域）
３８ａ ソース電極（接合終端領域部）
４０ ドレイン電極
４２ ｎ＋型チャネルストッパ層
４４ 電極
４８，１２８ フィールド電極
５２ ｐ−型リサーフ層
６２，６２’ ｐ型ガードリング層
６６，７２，７６ 絶縁膜
６８ ｎ−型ベース層
１０２，１４２ ｎ−型ドリフト層
１５１，１５３，１６０ ｎ−型半導体層
１５６，１５８，１６４ ｐ−型半導体層
Claims (9)
- セル領域部と、このセル領域部を囲むように設けられた接合終端領域部とを有する第１の第１導電型半導体層と、
前記第１の第１導電型半導体層の一方の表面上に形成された第２の第１導電型半導体層と、
前記第２の第１導電型半導体層に電気的に接続された第１の主電極と、
前記第１の第１導電型半導体層の前記セル領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記一方の表面に平行な任意の方向である第１の方向に周期的に配置された第１の第２導電型半導体層と、
前記第１の第１導電型半導体層の他方の表面部において前記第１の第２導電型半導体層に接続するように選択的に形成された第２の第２導電型半導体層と、
前記第２の第２導電型半導体層の表面部に選択的に形成された第３の第１導電型半導体層と、
前記第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面とに接するように形成された第２の主電極と、
前記第１の第１導電型半導体層の他方の表面のうち隣り合う前記第２の第２導電型半導体層に挟まれた領域と、前記隣り合う第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面の上にゲート絶縁膜を介して形成された制御電極と、
前記第１の第１導電型半導体層の前記接合終端領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記第１の方向と前記第１の方向に直交する方向である第２の方向とのうち少なくとも一方の方向に周期的に配置された第３の第２導電型半導体層と、
前記接合終端領域部内で前記セル領域部との境界面近傍の表面部において前記セル領域部を取り囲むように形成され、前記第２の主電極に電気的に接続される第４の第２導電型半導体層と、
を備える半導体素子。 - 前記第１の第１導電型半導体層の前記接合終端領域部内で前記第１の第１導電型半導体層の前記一方の表面にほぼ垂直な方向で形成され、一端で前記第４の第２導電型半導体層に接して前記第４の第２導電型半導体層を介して前記第２の主電極に電気的に接続される第５の第２導電型半導体層をさらに備えることを特徴とする請求項１に記載の半導体素子。
- 前記接合終端領域部の前記第１の第１導電型半導体層の表面部に設けられ、前記第３の第２導電型半導体層と前記第４の第２導電型半導体層とに接するように第２導電型半導体層で形成されたリサーフ層をさらに備えることを特徴とする請求項１または２に記載の半導体素子。
- 前記接合終端領域部の前記第１の第１導電型半導体層の表面部に設けられ、前記第３の第２導電型半導体層に接するように第２導電型半導体層で形成されたガードリング層をさらに備えることを特徴とする請求項１または２に記載の半導体素子。
- セル領域部と、このセル領域部を囲むように設けられた接合終端領域部とを有する第１の第１導電型半導体層と、
前記第１の第１導電型半導体層の一方の表面上に形成された第２の第１導電型半導体層と、
前記第２の第１導電型半導体層に電気的に接続された第１の主電極と、
前記第１の第１導電型半導体層の前記セル領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記一方の表面に平行な任意の方向 である第１の方向に周期的に配置された第１の第２導電型半導体層と、
前記第１の第１導電型半導体層の他方の表面部において前記第１の第２導電型半導体層に接続するように選択的に形成された第２の第２導電型半導体層と、
前記第２の第２導電型半導体層の表面部に選択的に形成された第３の第１導電型半導体層と、
前記第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面とに接するように形成された第２の主電極と、
前記第１の第１導電型半導体層の他方の表面のうち隣り合う前記第２の第２導電型半導体層に挟まれた領域と、前記隣り合う第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面の上にゲート絶縁膜を介して形成された制御電極と、
前記第１の第１導電型半導体層の前記接合終端領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記第１の方向と前記第１の方向に直交する方向である第２の方向とのうち少なくとも一方の方向に周期的に配置された第３の第２導電型半導体層と、
前記第１の第２導電型半導体層の内部、前記第３の第２導電型半導体層の内部、前記第１の第１導電型半導体層のうち前記第１の第２導電型半導体層に挟まれた領域の内部、前記第１の第１導電型半導体層のうち前記第３の第２導電型半導体層に挟まれた領域の内部の少なくともいずれかに形成された絶縁膜と、
を備える半導体素子。 - 前記接合終端領域部内で前記セル領域部との境界面近傍の表面部において前記セル領域部を取り囲むように形成され、前記第２の主電極に電気的に接続される第４の第２導電型半導体層と、
前記接合終端領域部の前記第１の第１導電型半導体層の表面部に設けられ、前記第３の第２導電型半導体層および前記第４の第２導電型半導体層に接するように第２導電型半導体層で形成されたリサーフ層と、をさらに備えることを特徴とする請求項５に記載の半導体素子。 - セル領域部と、このセル領域部を囲むように設けられた接合終端領域部とを有する第１の第１導電型半導体層と、
前記第１の第１導電型半導体層の一方の表面上に形成された第２の第１導電型半導体層と、
前記第２の第１導電型半導体層に電気的に接続された第１の主電極と、
前記第１の第１導電型半導体層の前記セル領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記一方の表面に平行な任意の方向である第１の方向に周期的に配置された第１の第２導電型半導体層と、
前記第１の第１導電型半導体層の他方の表面部において前記第１の第２導電型半導体層に接続するように選択的に形成された第２の第２導電型半導体層と、
前記第２の第２導電型半導体層の表面部に選択的に形成された第３の第１導電型半導体層と、
前記第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面とに接するように形成された第２の主電極と、
前記第１の第１導電型半導体層の他方の表面のうち隣り合う前記第２の第２導電型半導体層に挟まれた領域と、前記隣り合う第２の第２導電型半導体層の表面と前記第３の第１導電型半導体層の表面の上にゲート絶縁膜を介して形成された制御電極と、
前記第１の第１導電型半導体層の前記接合終端領域部内で前記第１の第１導電型半導体層の一方の表面にほぼ垂直な方向でそれぞれが形成され、前記第１の方向と前記第１の方向に直交する方向である第２の方向とのうち少なくとも一方の方向に周期的に配置された第３の第２導電型半導体層と、
を備え、
前記第３の第２導電型半導体層の不純物量Ｎ１は、前記第１の第２導電型半導体層の不純物量Ｎ２よりも高い、
半導体素子。 - 前記第３の第２導電型半導体層の不純物量Ｎ１と前記第１の第２導電型半導体層の不純物量Ｎ２との比は、１＜Ｎ１／Ｎ２≦１．６３であることを特徴とする請求項７に記載の半導体素子。
- 前記接合終端領域部の前記第１の第１導電型半導体層の上に絶縁膜を介して設けられたフィールドプレート電極をさらに備えることを特徴とする請求項１、２、５，７および８のいずれかに記載の半導体素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002074633A JP3908572B2 (ja) | 2002-03-18 | 2002-03-18 | 半導体素子 |
| US10/388,498 US6844592B2 (en) | 2002-03-18 | 2003-03-17 | Semiconductor device with super junction region |
| CNB031216978A CN1280914C (zh) | 2002-03-18 | 2003-03-18 | 半导体器件及其制造方法 |
| US11/002,638 US7115475B2 (en) | 2002-03-18 | 2004-12-03 | Method of manufacturing semiconductor device |
| US15/249,157 USRE47641E1 (en) | 2002-03-18 | 2016-08-26 | Semiconductor device with super junction region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002074633A JP3908572B2 (ja) | 2002-03-18 | 2002-03-18 | 半導体素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006335068A Division JP2007116190A (ja) | 2006-12-12 | 2006-12-12 | 半導体素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273355A JP2003273355A (ja) | 2003-09-26 |
| JP3908572B2 true JP3908572B2 (ja) | 2007-04-25 |
Family
ID=28035316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002074633A Expired - Fee Related JP3908572B2 (ja) | 2002-03-18 | 2002-03-18 | 半導体素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6844592B2 (ja) |
| JP (1) | JP3908572B2 (ja) |
| CN (1) | CN1280914C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012142336A (ja) * | 2010-12-28 | 2012-07-26 | Renesas Electronics Corp | 半導体装置 |
| US11532704B2 (en) | 2020-03-24 | 2022-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (198)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1331238C (zh) * | 2001-09-19 | 2007-08-08 | 株式会社东芝 | 半导体装置及其制造方法 |
| JP3908572B2 (ja) | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
| JP3925319B2 (ja) * | 2002-06-14 | 2007-06-06 | 富士電機デバイステクノロジー株式会社 | 半導体素子 |
| US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US7023050B2 (en) * | 2003-07-11 | 2006-04-04 | Salama C Andre T | Super junction / resurf LDMOST (SJR-LDMOST) |
| CN1823421B (zh) * | 2003-08-20 | 2010-04-28 | 株式会社电装 | 垂直型半导体装置 |
| US7501669B2 (en) | 2003-09-09 | 2009-03-10 | Cree, Inc. | Wide bandgap transistor devices with field plates |
| JP4253558B2 (ja) * | 2003-10-10 | 2009-04-15 | 株式会社豊田中央研究所 | 半導体装置 |
| KR100994719B1 (ko) * | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| JP4867131B2 (ja) * | 2004-01-15 | 2012-02-01 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP4904673B2 (ja) * | 2004-02-09 | 2012-03-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| KR101042147B1 (ko) * | 2004-03-26 | 2011-06-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| JP4865194B2 (ja) | 2004-03-29 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 超接合半導体素子 |
| DE102004015921B4 (de) * | 2004-03-31 | 2006-06-14 | Infineon Technologies Ag | Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation |
| US7573078B2 (en) * | 2004-05-11 | 2009-08-11 | Cree, Inc. | Wide bandgap transistors with multiple field plates |
| US7550783B2 (en) * | 2004-05-11 | 2009-06-23 | Cree, Inc. | Wide bandgap HEMTs with source connected field plates |
| US9773877B2 (en) | 2004-05-13 | 2017-09-26 | Cree, Inc. | Wide bandgap field effect transistors with source connected field plates |
| JP2005340550A (ja) * | 2004-05-28 | 2005-12-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4454396B2 (ja) * | 2004-06-08 | 2010-04-21 | 株式会社ブリヂストン | 生タイヤの成型方法、およびそれに用いられる生タイヤ冷却装置 |
| JP2005353991A (ja) * | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2006005275A (ja) * | 2004-06-21 | 2006-01-05 | Toshiba Corp | 電力用半導体素子 |
| CN100530679C (zh) * | 2004-08-04 | 2009-08-19 | 富士电机电子技术株式会社 | 半导体元件 |
| JP4967236B2 (ja) | 2004-08-04 | 2012-07-04 | 富士電機株式会社 | 半導体素子 |
| JP4943639B2 (ja) * | 2004-08-31 | 2012-05-30 | 株式会社豊田中央研究所 | 半導体装置 |
| JP2006140250A (ja) * | 2004-11-11 | 2006-06-01 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4940546B2 (ja) * | 2004-12-13 | 2012-05-30 | 株式会社デンソー | 半導体装置 |
| JP4929594B2 (ja) * | 2004-12-27 | 2012-05-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP4923414B2 (ja) * | 2004-12-27 | 2012-04-25 | 富士電機株式会社 | 半導体素子の製造方法 |
| JP4860929B2 (ja) | 2005-01-11 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP4825424B2 (ja) * | 2005-01-18 | 2011-11-30 | 株式会社東芝 | 電力用半導体装置 |
| US11791385B2 (en) * | 2005-03-11 | 2023-10-17 | Wolfspeed, Inc. | Wide bandgap transistors with gate-source field plates |
| JP4840738B2 (ja) * | 2005-03-15 | 2011-12-21 | 株式会社デンソー | 半導体装置とその製造方法 |
| JP2006269720A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 半導体素子及びその製造方法 |
| JP2006278826A (ja) * | 2005-03-30 | 2006-10-12 | Toshiba Corp | 半導体素子及びその製造方法 |
| JP2006287127A (ja) * | 2005-04-04 | 2006-10-19 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| DE102005023026B4 (de) * | 2005-05-13 | 2016-06-16 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit Plattenkondensator-Struktur |
| JP4997715B2 (ja) * | 2005-05-18 | 2012-08-08 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP2008543044A (ja) * | 2005-05-24 | 2008-11-27 | エヌエックスピー ビー ヴィ | 終端構造を有する半導体デバイス |
| JP4921730B2 (ja) * | 2005-06-20 | 2012-04-25 | 株式会社東芝 | 半導体装置 |
| JP2007036213A (ja) * | 2005-06-20 | 2007-02-08 | Toshiba Corp | 半導体素子 |
| US7462909B2 (en) | 2005-06-20 | 2008-12-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| JP4865260B2 (ja) * | 2005-06-23 | 2012-02-01 | 株式会社豊田中央研究所 | 半導体装置 |
| US8084815B2 (en) * | 2005-06-29 | 2011-12-27 | Fairchild Korea Semiconductor Ltd. | Superjunction semiconductor device |
| JP2007012977A (ja) * | 2005-07-01 | 2007-01-18 | Toshiba Corp | 半導体装置 |
| JP2007027313A (ja) * | 2005-07-14 | 2007-02-01 | Nec Electronics Corp | 半導体装置 |
| KR20070015309A (ko) * | 2005-07-30 | 2007-02-02 | 페어차일드코리아반도체 주식회사 | 고전압 반도체소자 |
| JP5150048B2 (ja) * | 2005-09-29 | 2013-02-20 | 株式会社デンソー | 半導体基板の製造方法 |
| JP2007103747A (ja) * | 2005-10-06 | 2007-04-19 | Sumco Corp | 半導体基板の製造方法 |
| WO2007040255A1 (ja) | 2005-10-06 | 2007-04-12 | Sumco Corporation | 半導体基板およびその製造方法 |
| US7554137B2 (en) * | 2005-10-25 | 2009-06-30 | Infineon Technologies Austria Ag | Power semiconductor component with charge compensation structure and method for the fabrication thereof |
| JP2007173418A (ja) * | 2005-12-20 | 2007-07-05 | Toshiba Corp | 半導体装置 |
| JP5225546B2 (ja) * | 2005-12-27 | 2013-07-03 | 株式会社豊田中央研究所 | 半導体装置 |
| US7592211B2 (en) | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
| US7709269B2 (en) * | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| JP2007221024A (ja) | 2006-02-20 | 2007-08-30 | Toshiba Corp | 半導体装置 |
| US7595542B2 (en) * | 2006-03-13 | 2009-09-29 | Fairchild Semiconductor Corporation | Periphery design for charge balance power devices |
| US7569875B2 (en) * | 2006-03-14 | 2009-08-04 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device and a method for producing the same |
| JP5052025B2 (ja) * | 2006-03-29 | 2012-10-17 | 株式会社東芝 | 電力用半導体素子 |
| US7592668B2 (en) * | 2006-03-30 | 2009-09-22 | Fairchild Semiconductor Corporation | Charge balance techniques for power devices |
| JP5342752B2 (ja) * | 2006-05-16 | 2013-11-13 | 株式会社東芝 | 半導体装置 |
| JP5188037B2 (ja) * | 2006-06-20 | 2013-04-24 | 株式会社東芝 | 半導体装置 |
| US7737469B2 (en) * | 2006-05-16 | 2010-06-15 | Kabushiki Kaisha Toshiba | Semiconductor device having superjunction structure formed of p-type and n-type pillar regions |
| JP5124999B2 (ja) * | 2006-06-15 | 2013-01-23 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP4980663B2 (ja) | 2006-07-03 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置および製造方法 |
| DE102006047489B9 (de) * | 2006-10-05 | 2013-01-17 | Infineon Technologies Austria Ag | Halbleiterbauelement |
| JP2008108962A (ja) | 2006-10-26 | 2008-05-08 | Toshiba Corp | 半導体装置 |
| US8823057B2 (en) | 2006-11-06 | 2014-09-02 | Cree, Inc. | Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices |
| EP1921669B1 (en) | 2006-11-13 | 2015-09-02 | Cree, Inc. | GaN based HEMTs with buried field plates |
| KR101279574B1 (ko) * | 2006-11-15 | 2013-06-27 | 페어차일드코리아반도체 주식회사 | 고전압 반도체 소자 및 그 제조 방법 |
| JP5196766B2 (ja) * | 2006-11-20 | 2013-05-15 | 株式会社東芝 | 半導体装置 |
| US7692263B2 (en) | 2006-11-21 | 2010-04-06 | Cree, Inc. | High voltage GaN transistors |
| US7531888B2 (en) | 2006-11-30 | 2009-05-12 | Fairchild Semiconductor Corporation | Integrated latch-up free insulated gate bipolar transistor |
| JP2008187125A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Corp | 半導体装置 |
| US20080203470A1 (en) * | 2007-02-28 | 2008-08-28 | Infineon Technologies Austria Ag | Lateral compensation component |
| JP2008227116A (ja) | 2007-03-13 | 2008-09-25 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4621708B2 (ja) * | 2007-05-24 | 2011-01-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP4564516B2 (ja) * | 2007-06-21 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
| JP2009004668A (ja) * | 2007-06-25 | 2009-01-08 | Toshiba Corp | 半導体装置 |
| CN101345254A (zh) * | 2007-07-12 | 2009-01-14 | 富士电机电子技术株式会社 | 半导体器件 |
| CN101868856B (zh) * | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
| US8012806B2 (en) * | 2007-09-28 | 2011-09-06 | Icemos Technology Ltd. | Multi-directional trenching of a die in manufacturing superjunction devices |
| JP5298488B2 (ja) | 2007-09-28 | 2013-09-25 | 富士電機株式会社 | 半導体装置 |
| JP5198030B2 (ja) | 2007-10-22 | 2013-05-15 | 株式会社東芝 | 半導体素子 |
| US7846821B2 (en) * | 2008-02-13 | 2010-12-07 | Icemos Technology Ltd. | Multi-angle rotation for ion implantation of trenches in superjunction devices |
| JP2009289904A (ja) * | 2008-05-28 | 2009-12-10 | Toshiba Corp | 半導体装置 |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8304829B2 (en) * | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| JP5571306B2 (ja) | 2008-12-17 | 2014-08-13 | ローム株式会社 | 半導体装置 |
| JP5566020B2 (ja) * | 2008-12-22 | 2014-08-06 | 新電元工業株式会社 | トレンチショットキバリアダイオードの製造方法 |
| IT1397574B1 (it) * | 2008-12-29 | 2013-01-16 | St Microelectronics Rousset | Dispositivo a semiconduttore di potenza di tipo multi-drain e relativa struttura di terminazione di bordo |
| US8227855B2 (en) * | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
| US8148749B2 (en) * | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
| US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
| JP2011018764A (ja) * | 2009-07-08 | 2011-01-27 | Toshiba Corp | 半導体装置 |
| JP4998524B2 (ja) | 2009-07-24 | 2012-08-15 | サンケン電気株式会社 | 半導体装置 |
| WO2011013379A1 (en) | 2009-07-31 | 2011-02-03 | Fuji Electric Systems Co., Ltd. | Semiconductor apparatus |
| JP5543758B2 (ja) | 2009-11-19 | 2014-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN102097354A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 功率器件耐压区的形成方法 |
| US8546893B2 (en) * | 2010-01-12 | 2013-10-01 | Mohamed N. Darwish | Devices, components and methods combining trench field plates with immobile electrostatic charge |
| CN102136495B (zh) * | 2010-01-25 | 2013-02-13 | 上海华虹Nec电子有限公司 | 半导体高压器件的结构及其制作方法 |
| JP5537996B2 (ja) * | 2010-03-03 | 2014-07-02 | 株式会社東芝 | 半導体装置 |
| JP2011216587A (ja) * | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体装置 |
| CN101840933B (zh) * | 2010-04-13 | 2011-11-23 | 苏州博创集成电路设计有限公司 | 带表面缓冲环终端结构的超结金属氧化物场效应晶体管 |
| JP5901003B2 (ja) | 2010-05-12 | 2016-04-06 | ルネサスエレクトロニクス株式会社 | パワー系半導体装置 |
| CN102315253A (zh) * | 2010-06-30 | 2012-01-11 | 力士科技股份有限公司 | 一种半导体功率器件的布局设计 |
| IT1401754B1 (it) | 2010-08-30 | 2013-08-02 | St Microelectronics Srl | Dispositivo elettronico integrato e relativo metodo di fabbricazione. |
| IT1401755B1 (it) | 2010-08-30 | 2013-08-02 | St Microelectronics Srl | Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione. |
| IT1401756B1 (it) * | 2010-08-30 | 2013-08-02 | St Microelectronics Srl | Dispositivo elettronico integrato con struttura di terminazione di bordo e relativo metodo di fabbricazione. |
| JP5580150B2 (ja) | 2010-09-09 | 2014-08-27 | 株式会社東芝 | 半導体装置 |
| CN102412260B (zh) * | 2010-09-25 | 2014-07-09 | 上海华虹宏力半导体制造有限公司 | 超级结半导体器件的终端保护结构及制作方法 |
| JP2012074441A (ja) * | 2010-09-28 | 2012-04-12 | Toshiba Corp | 電力用半導体装置 |
| JP5664142B2 (ja) * | 2010-11-09 | 2015-02-04 | 富士電機株式会社 | 半導体装置 |
| TWI407568B (zh) | 2010-11-22 | 2013-09-01 | Sinopower Semiconductor Inc | 半導體元件 |
| JP2012134198A (ja) * | 2010-12-20 | 2012-07-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP5691550B2 (ja) * | 2011-01-21 | 2015-04-01 | サンケン電気株式会社 | 半導体装置 |
| JP2012186353A (ja) * | 2011-03-07 | 2012-09-27 | Fuji Electric Co Ltd | 複合半導体装置 |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| KR101248664B1 (ko) * | 2011-08-01 | 2013-03-28 | 주식회사 케이이씨 | 전력 반도체 소자 |
| KR101248669B1 (ko) * | 2011-08-01 | 2013-04-03 | 주식회사 케이이씨 | 전력 반도체 소자 |
| JP2013038329A (ja) * | 2011-08-10 | 2013-02-21 | Toshiba Corp | 半導体装置 |
| JP5999748B2 (ja) | 2011-08-12 | 2016-09-28 | ルネサスエレクトロニクス株式会社 | パワーｍｏｓｆｅｔ、ｉｇｂｔおよびパワーダイオード |
| US8785279B2 (en) | 2012-07-30 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | High voltage field balance metal oxide field effect transistor (FBM) |
| US9224852B2 (en) * | 2011-08-25 | 2015-12-29 | Alpha And Omega Semiconductor Incorporated | Corner layout for high voltage semiconductor devices |
| US8680613B2 (en) | 2012-07-30 | 2014-03-25 | Alpha And Omega Semiconductor Incorporated | Termination design for high voltage device |
| CN103000665B (zh) * | 2011-09-08 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 超级结器件及制造方法 |
| JP2013069786A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 電力用半導体装置 |
| CN103828054B (zh) | 2011-09-27 | 2018-02-02 | 株式会社电装 | 半导体器件 |
| US8872278B2 (en) | 2011-10-25 | 2014-10-28 | Fairchild Semiconductor Corporation | Integrated gate runner and field implant termination for trench devices |
| CN103077970B (zh) * | 2011-10-26 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 超级结器件及其制造方法 |
| CN103165450B (zh) * | 2011-12-09 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 终端环的制造方法 |
| US20130200499A1 (en) * | 2012-02-03 | 2013-08-08 | Inergy Technology Inc. | Semiconductor device |
| JP2013175655A (ja) * | 2012-02-27 | 2013-09-05 | Toshiba Corp | 電力用半導体装置及びその製造方法 |
| US9287391B2 (en) | 2012-03-05 | 2016-03-15 | Mitsubishi Electric Corporation | Semiconductor device |
| JP5701802B2 (ja) | 2012-03-23 | 2015-04-15 | 株式会社東芝 | 電力用半導体装置 |
| US9087707B2 (en) * | 2012-03-26 | 2015-07-21 | Infineon Technologies Austria Ag | Semiconductor arrangement with a power transistor and a high voltage device integrated in a common semiconductor body |
| CN102623504B (zh) * | 2012-03-29 | 2015-03-04 | 无锡新洁能股份有限公司 | 具有终端结构的超结半导体器件及其制造方法 |
| JP6107156B2 (ja) * | 2012-05-21 | 2017-04-05 | 富士電機株式会社 | 半導体装置 |
| JP5812029B2 (ja) * | 2012-06-13 | 2015-11-11 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| CN103515416B (zh) * | 2012-06-26 | 2016-11-23 | 比亚迪股份有限公司 | 一种芯片结构及其制作方法 |
| US9231100B2 (en) | 2012-10-31 | 2016-01-05 | Infineon Technologies Austria Ag | Semiconductor device and method for manufacturing a semiconductor device |
| US9184277B2 (en) * | 2012-10-31 | 2015-11-10 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising a cell area and an edge area |
| JP5655052B2 (ja) * | 2012-11-05 | 2015-01-14 | 株式会社東芝 | 半導体装置 |
| US9536944B2 (en) | 2012-12-04 | 2017-01-03 | Denso Corporation | Semiconductor device and method of manufacturing same |
| DE112012007207B4 (de) * | 2012-12-06 | 2023-11-09 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| KR101403061B1 (ko) * | 2012-12-12 | 2014-06-27 | 주식회사 케이이씨 | 전력 반도체 디바이스 |
| US9583578B2 (en) * | 2013-01-31 | 2017-02-28 | Infineon Technologies Ag | Semiconductor device including an edge area and method of manufacturing a semiconductor device |
| US9070765B2 (en) * | 2013-02-06 | 2015-06-30 | Infineon Technologies Ag | Semiconductor device with low on resistance and high breakdown voltage |
| US20140231928A1 (en) * | 2013-02-18 | 2014-08-21 | Infineon Technologies Austria Ag | Super Junction Semiconductor Device with an Edge Area Having a Reverse Blocking Capability |
| TWI524524B (zh) * | 2013-05-06 | 2016-03-01 | 台灣茂矽電子股份有限公司 | 功率半導體元件之製法及結構 |
| US9679981B2 (en) | 2013-06-09 | 2017-06-13 | Cree, Inc. | Cascode structures for GaN HEMTs |
| US9847411B2 (en) | 2013-06-09 | 2017-12-19 | Cree, Inc. | Recessed field plate transistor structures |
| US9755059B2 (en) | 2013-06-09 | 2017-09-05 | Cree, Inc. | Cascode structures with GaN cap layers |
| US9112022B2 (en) * | 2013-07-31 | 2015-08-18 | Infineon Technologies Austria Ag | Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area |
| CN104638004B (zh) * | 2013-11-15 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 超级结mosfet器件的结构 |
| CN103700697B (zh) * | 2013-12-20 | 2016-05-25 | 西安芯派电子科技有限公司 | 纵向超结金属氧化物场效应晶体管 |
| US9306034B2 (en) * | 2014-02-24 | 2016-04-05 | Vanguard International Semiconductor Corporation | Method and apparatus for power device with multiple doped regions |
| JP5872621B2 (ja) * | 2014-05-09 | 2016-03-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6185440B2 (ja) * | 2014-09-16 | 2017-08-23 | 株式会社東芝 | 半導体装置 |
| US9698256B2 (en) | 2014-09-24 | 2017-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Termination of super junction power MOSFET |
| DE102015202121B4 (de) | 2015-02-06 | 2017-09-14 | Infineon Technologies Ag | SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser |
| US9876071B2 (en) * | 2015-02-28 | 2018-01-23 | Texas Instruments Incorporated | Structures to avoid floating RESURF layer in high voltage lateral devices |
| CN106158955A (zh) * | 2015-03-30 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 功率半导体器件及其形成方法 |
| DE102015110484B4 (de) | 2015-06-30 | 2023-09-28 | Infineon Technologies Austria Ag | Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements |
| KR101574319B1 (ko) | 2015-07-21 | 2015-12-14 | (주) 트리노테크놀로지 | 주입 효과를 이용한 전력 반도체 소자 |
| US9806186B2 (en) * | 2015-10-02 | 2017-10-31 | D3 Semiconductor LLC | Termination region architecture for vertical power transistors |
| JP6448513B2 (ja) | 2015-11-16 | 2019-01-09 | 株式会社東芝 | 半導体装置 |
| TWI581425B (zh) | 2015-11-24 | 2017-05-01 | Macroblock Inc | And a power semiconductor device having an edge terminal structure having a gradation concentration |
| CN106887451B (zh) * | 2015-12-15 | 2020-04-07 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| JP6732025B2 (ja) | 2015-12-15 | 2020-07-29 | ゼネラル・エレクトリック・カンパニイ | 炭化ケイ素超接合パワーデバイス用のエッジ終端設計 |
| CN107305910B (zh) * | 2016-04-21 | 2019-12-31 | 帅群微电子股份有限公司 | 超接面半导体组件 |
| TWI567978B (zh) * | 2016-04-21 | 2017-01-21 | 帥群微電子股份有限公司 | 超接面半導體元件 |
| CN106024863A (zh) * | 2016-06-27 | 2016-10-12 | 电子科技大学 | 一种高压功率器件终端结构 |
| JP6740759B2 (ja) * | 2016-07-05 | 2020-08-19 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| CN109564932B (zh) | 2016-08-08 | 2021-11-05 | 三菱电机株式会社 | 半导体装置 |
| DE102016115759B4 (de) * | 2016-08-25 | 2018-06-28 | Infineon Technologies Austria Ag | Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung |
| WO2018051512A1 (ja) | 2016-09-16 | 2018-03-22 | 新電元工業株式会社 | Ｍｏｓｆｅｔ及び電力変換回路 |
| JP6574744B2 (ja) | 2016-09-16 | 2019-09-11 | 株式会社東芝 | 半導体装置 |
| JP6847681B2 (ja) * | 2017-01-27 | 2021-03-24 | ローム株式会社 | 半導体装置 |
| US10580884B2 (en) * | 2017-03-08 | 2020-03-03 | D3 Semiconductor LLC | Super junction MOS bipolar transistor having drain gaps |
| TWI699887B (zh) * | 2017-04-20 | 2020-07-21 | 聚積科技股份有限公司 | 具有分段式濃度的功率半導體裝置 |
| US11309412B1 (en) * | 2017-05-17 | 2022-04-19 | Northrop Grumman Systems Corporation | Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring |
| JP6362154B1 (ja) * | 2017-05-26 | 2018-07-25 | 新電元工業株式会社 | Ｍｏｓｆｅｔ及び電力変換回路 |
| EP3490006A1 (en) * | 2017-11-24 | 2019-05-29 | Nexperia B.V. | Semiconductor device with edge termination structure and method of manufacture |
| JP7073698B2 (ja) | 2017-12-07 | 2022-05-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6552667B2 (ja) * | 2018-04-11 | 2019-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO2019198416A1 (ja) * | 2018-04-13 | 2019-10-17 | 住友電気工業株式会社 | 半導体装置 |
| JP7103154B2 (ja) * | 2018-10-19 | 2022-07-20 | 株式会社デンソー | 半導体装置とその製造方法 |
| DE102018219994B4 (de) * | 2018-11-22 | 2020-11-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | RC-Snubberglied mit hoher Spannungsfestigkeit |
| DE102018132435B4 (de) * | 2018-12-17 | 2021-01-21 | Infineon Technologies Austria Ag | Verfahren zum Herstellen eines Superjunction-Transistorbauelements |
| WO2022009474A1 (ja) | 2020-07-10 | 2022-01-13 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| CN111987147B (zh) * | 2020-10-26 | 2021-03-09 | 江苏应能微电子有限公司 | 一种功率半导体器件 |
| CN114464670B (zh) * | 2022-04-11 | 2022-07-01 | 江苏长晶科技股份有限公司 | 一种超低比导的超结mosfet及其制备方法 |
| JP2024046441A (ja) * | 2022-09-22 | 2024-04-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN116247055B (zh) * | 2023-05-12 | 2023-07-28 | 深圳市威兆半导体股份有限公司 | 半导体器件 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
| JPH0575110A (ja) * | 1991-09-13 | 1993-03-26 | Fuji Electric Co Ltd | 半導体装置 |
| JP2810821B2 (ja) * | 1992-03-30 | 1998-10-15 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
| US5801420A (en) * | 1994-09-08 | 1998-09-01 | Fuji Electric Co. Ltd. | Lateral semiconductor arrangement for power ICS |
| US6768168B1 (en) * | 1995-03-14 | 2004-07-27 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device with low on voltage and manufacturing method thereof |
| DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
| JP3951522B2 (ja) | 1998-11-11 | 2007-08-01 | 富士電機デバイステクノロジー株式会社 | 超接合半導体素子 |
| JP4604296B2 (ja) * | 1999-02-09 | 2011-01-05 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP2000269518A (ja) | 1999-03-18 | 2000-09-29 | Toshiba Corp | 電力用半導体素子及び半導体層の形成方法 |
| JP3751463B2 (ja) | 1999-03-23 | 2006-03-01 | 株式会社東芝 | 高耐圧半導体素子 |
| JP4774580B2 (ja) * | 1999-08-23 | 2011-09-14 | 富士電機株式会社 | 超接合半導体素子 |
| US6475864B1 (en) * | 1999-10-21 | 2002-11-05 | Fuji Electric Co., Ltd. | Method of manufacturing a super-junction semiconductor device with an conductivity type layer |
| JP4450122B2 (ja) * | 1999-11-17 | 2010-04-14 | 株式会社デンソー | 炭化珪素半導体装置 |
| JP4764974B2 (ja) | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置 |
| JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP4483001B2 (ja) * | 2000-02-17 | 2010-06-16 | 富士電機システムズ株式会社 | 半導体素子 |
| JP3636345B2 (ja) * | 2000-03-17 | 2005-04-06 | 富士電機デバイステクノロジー株式会社 | 半導体素子および半導体素子の製造方法 |
| JP4843843B2 (ja) * | 2000-10-20 | 2011-12-21 | 富士電機株式会社 | 超接合半導体素子 |
| DE10205345B9 (de) * | 2001-02-09 | 2007-12-20 | Fuji Electric Co., Ltd., Kawasaki | Halbleiterbauelement |
| JP4839519B2 (ja) * | 2001-03-15 | 2011-12-21 | 富士電機株式会社 | 半導体装置 |
| EP1267415A3 (en) | 2001-06-11 | 2009-04-15 | Kabushiki Kaisha Toshiba | Power semiconductor device having resurf layer |
| JP3908572B2 (ja) | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
| JP4212288B2 (ja) | 2002-04-01 | 2009-01-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3993458B2 (ja) | 2002-04-17 | 2007-10-17 | 株式会社東芝 | 半導体装置 |
| US6700156B2 (en) * | 2002-04-26 | 2004-03-02 | Kabushiki Kaisha Toshiba | Insulated gate semiconductor device |
| JP3721172B2 (ja) | 2003-04-16 | 2005-11-30 | 株式会社東芝 | 半導体装置 |
-
2002
- 2002-03-18 JP JP2002074633A patent/JP3908572B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-17 US US10/388,498 patent/US6844592B2/en not_active Ceased
- 2003-03-18 CN CNB031216978A patent/CN1280914C/zh not_active Expired - Lifetime
-
2004
- 2004-12-03 US US11/002,638 patent/US7115475B2/en not_active Expired - Lifetime
-
2016
- 2016-08-26 US US15/249,157 patent/USRE47641E1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012142336A (ja) * | 2010-12-28 | 2012-07-26 | Renesas Electronics Corp | 半導体装置 |
| US8987819B2 (en) | 2010-12-28 | 2015-03-24 | Renesas Electronics Corporation | Semiconductor device |
| US9379235B2 (en) | 2010-12-28 | 2016-06-28 | Renesas Electronics Corporation | Semiconductor device including a MOSFET and having a super-junction structure |
| US11532704B2 (en) | 2020-03-24 | 2022-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7115475B2 (en) | 2006-10-03 |
| JP2003273355A (ja) | 2003-09-26 |
| US20030222327A1 (en) | 2003-12-04 |
| CN1280914C (zh) | 2006-10-18 |
| US6844592B2 (en) | 2005-01-18 |
| US20050098826A1 (en) | 2005-05-12 |
| USRE47641E1 (en) | 2019-10-08 |
| CN1445860A (zh) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3908572B2 (ja) | 半導体素子 | |
| JP2007116190A (ja) | 半導体素子およびその製造方法 | |
| JP7471267B2 (ja) | 半導体装置 | |
| JP5198030B2 (ja) | 半導体素子 | |
| JP5052025B2 (ja) | 電力用半導体素子 | |
| JP5606019B2 (ja) | 電力用半導体素子およびその製造方法 | |
| JP3634830B2 (ja) | 電力用半導体素子 | |
| US7859052B2 (en) | Semiconductor apparatus | |
| US8283720B2 (en) | Power semiconductor device | |
| US7723783B2 (en) | Semiconductor device | |
| JP6367760B2 (ja) | 絶縁ゲート型スイッチング装置とその製造方法 | |
| US7759733B2 (en) | Power semiconductor device and method for producing the same | |
| JP5462020B2 (ja) | 電力用半導体素子 | |
| US10727304B2 (en) | Semiconductor device | |
| US6949798B2 (en) | Semiconductor device | |
| JP5342752B2 (ja) | 半導体装置 | |
| JP2006005275A (ja) | 電力用半導体素子 | |
| US20090273031A1 (en) | Semiconductor device | |
| JP2018041853A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4867131B2 (ja) | 半導体装置およびその製造方法 | |
| JP5559232B2 (ja) | 電力用半導体素子 | |
| JP3998454B2 (ja) | 電力用半導体装置 | |
| JP2023553358A (ja) | フィンｆｅｔパワー半導体デバイス | |
| KR20130017054A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20240297223A1 (en) | Silicon carbide semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3908572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |