JP2012074441A - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP2012074441A JP2012074441A JP2010216583A JP2010216583A JP2012074441A JP 2012074441 A JP2012074441 A JP 2012074441A JP 2010216583 A JP2010216583 A JP 2010216583A JP 2010216583 A JP2010216583 A JP 2010216583A JP 2012074441 A JP2012074441 A JP 2012074441A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pillar
- type
- layers
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 132
- 239000012535 impurity Substances 0.000 claims description 78
- 230000015556 catabolic process Effects 0.000 abstract description 38
- 239000010410 layer Substances 0.000 description 415
- 108091006146 Channels Proteins 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 10
- 230000006378 damage Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 5
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
- H10D62/156—Drain regions of DMOS transistors
- H10D62/157—Impurity concentrations or distributions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
Abstract
【課題】終端領域での素子破壊を抑制できる半導体装置を提供する。
【解決手段】電力用半導体装置は、第1導電形の第1の半導体層1の第1の表面上に、第1のピラー領域6と、第2のピラー領域10と、第1導電形のエピタキシャル層3とを隣接して備える。第1のピラー領域6は、交互に配置された複数の第2導電形の第1のピラー層4と複数の第1導電形の第2のピラー層5を有し、複数の第2導電形の第1のベース層11が、複数の第1のピラー層4の各々の上に離間して接続される。第2のピラー領域10は、第2導電形の第3のピラー層7、第1導電形の第4のピラー層8、及び第2導電形の第5のピラー層9を隣接して有する。複数の第2導電形の第2のベース層12が、第3のピラー層及び第5のピラー層の各々の上に離間して接続される。複数のソース層が、複数の第1のベース層の各々の表面に選択的に形成される。
【選択図】図1
【解決手段】電力用半導体装置は、第1導電形の第1の半導体層1の第1の表面上に、第1のピラー領域6と、第2のピラー領域10と、第1導電形のエピタキシャル層3とを隣接して備える。第1のピラー領域6は、交互に配置された複数の第2導電形の第1のピラー層4と複数の第1導電形の第2のピラー層5を有し、複数の第2導電形の第1のベース層11が、複数の第1のピラー層4の各々の上に離間して接続される。第2のピラー領域10は、第2導電形の第3のピラー層7、第1導電形の第4のピラー層8、及び第2導電形の第5のピラー層9を隣接して有する。複数の第2導電形の第2のベース層12が、第3のピラー層及び第5のピラー層の各々の上に離間して接続される。複数のソース層が、複数の第1のベース層の各々の表面に選択的に形成される。
【選択図】図1
Description
本発明の実施形態は、パワーMOSFETなどの大電力用の半導体装置に関する。
パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)は、電流が流れる素子領域と、その素子領域を取り囲んでチップの外周部に形成された終端領域と、を有する。パワーMOSFETのドリフト層でアバランシェ降伏が起きたときに、パワーMOSFETの破壊を防ぐために、アバランシェ降伏により発生したキャリアを素子領域側からソース電極に排出させることが必要である。素子領域の方が、終端領域に比べてキャリアをソース電極に排出させる断面積が広いため、排出抵抗が低く、電流集中による素子破壊が防止できるためである。そのため、素子領域の方が、終端領域よりも耐圧が低く設定されることが望ましい。
また、パワーMOSFETの耐圧を上げるためには、ドリフト層は、不純物濃度が低く高抵抗層である必要がある。しかしながら、素子領域ではオン抵抗を低減させたいので、ドリフト層は不純物濃度が高い低抵抗層が望まれる。このように、パワーMOSFETの耐圧とオン抵抗との間には、トレードオフの関係がある。このトレードオフの関係を改善するために、パワーMOSFETのドリフト層にスーパージャンクション構造が用いられる。ドリフト層にスーパージャンクション構造を用いることで、電流経路の不純物濃度を高くしながら、パワーMOSFETの耐圧を高くすることが可能となる。
パワーMOSFETのドリフト層は、耐圧を高く維持しながらオン抵抗の低減が図れるスーパージャンクション構造を素子領域に有し、抵抗が高くても耐圧が更に高い高抵抗層を終端領域に有するように設計される。このような構造のパワーMOSFETは、終端領域よりも素子領域でアバランシェ降伏が起きるので、アバランシェ耐量が高く、低オン抵抗で、耐圧が高い特性を有する。
終端領域での素子破壊を抑制できる半導体装置を提供する。
本発明の実施形態にかかる電力用半導体装置は、第1の表面を有する第1導電形の第1の半導体層と、第1のピラー領域と、第2のピラー領域と、第1導電形のエピタキシャル層と、複数の第2導電形の第1のベース層と、複数の第2導電形の第2のベース層と、第2導電形の第3のベース層と、複数の第1導電形のソース層と、第1のゲート電極と、第2のゲート電極と、第3のゲート電極と、第1の電極と、第2の電極と、を備える。前記第1のピラー領域は、前記第1の半導体層の前記第1の表面上で、複数の第2導電形の第1のピラー層と複数の第1導電形の第2のピラー層とが、前記第1の表面に平行な第1の方向に沿って交互に繰り返して配置されて構成される。前記第2のピラー領域は、前記第1の半導体層の前記第1の表面上で、前記第1の方向に沿って前記第1のピラー領域の前記第2のピラー層に隣接し、少なくとも1つの第2導電形の第3のピラー層と、前記第1の方向に沿って前記第3のピラー層に隣接する第1導電形の第4のピラー層とから構成されるピラーセットと、前記第1の方向に沿って前記ピラーセットに隣接する第2導電形の第5のピラー層と、で構成される。前記エピタキシャル層は、前記第1の半導体層の前記第1の表面上で、前記第1の方向に沿って前記第2のピラー領域と隣接し、前記第2のピラー層よりも第1導電形不純物濃度が低い。前記複数の第1のベース層は、前記複数の第1のピラー層の各々の上に電気的に接続され、互いに離間するように設けられる。前記複数の第2のベース層は、前記第3のピラー層及び前記第5のピラー層の各々の上に電気的に接続され、互いに離間するように設けられる。前記第3のベース層は、前記エピタキシャル層の表面で、前記第5のピラー層上に接続された第2のベース層と離間して隣り合うように設けられる。前記複数のソース層は、前記複数の第1のベース層の各々の表面に選択的に形成され、前記エピタキシャル層よりも第1導電形不純物濃度が高い。前記第1のゲート電極は、前記複数の第1のベース層のうち隣り合う第1のベース層の各々の上、前記複数のソース層のうち前記隣り合う第1のベース層上に形成されたソース層上、及び前記第2のピラー層上に、第1のゲート絶縁膜を介して設けられる。前記第2のゲート電極は、前記複数の第2のベース層のうち隣り合う第2のベース層の各々の上、及び前記第4のピラー層上に、第2のゲート絶縁膜を介して設けられる。前記第3のゲート電極は、前記第3のベース層及び前記第2導電形の第5のピラー層上に接続された前記第2のベース層の各々の上に、第3のゲート絶縁膜を介して設けられる。前記第1の電極は、前記第1の半導体層の前記第1の表面とは反対側の表面に電気的に接続されて設けられる。前記第2の電極は、前記ソース層、前記第1のベース層、前記第2のベース層、及び前記第3のベース層の各々に電気的に接続される。
以下、本発明の実施の形態について図を参照しながら説明する。実施の形態中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。第1導電形をn形で、第2導電形をp形で説明するが、それぞれこの逆の導電形とすることも可能である。半導体としては、シリコンを一例に説明するが、SiCやGaNなどの化合物半導体にも適用可能である。絶縁膜としては、シリコン酸化膜を一例に説明するが、シリコン窒化膜、シリコン酸窒化膜、アルミナなどの他の絶縁体を用いることも可能である。n形の導電形をn+、n、n−で表記した場合は、この順にn形不純物濃度が低いものとする。p形においても同様に、p+、p、p−の順にp形不純物濃度が低いものとする。
(第1の実施の形態)
第1の実施の形態について、図1を用いて説明する。図1は、本発明の第1の実施形態に係る電力用半導体装置100の要部の模式断面図である。図2は、電力用半導体装置100の平面図である。図2のA−A線における矢印方向に見た断面が図1である。図2の平面図は、図1における後述のフィールドプレート電極28を省略してある。
第1の実施の形態について、図1を用いて説明する。図1は、本発明の第1の実施形態に係る電力用半導体装置100の要部の模式断面図である。図2は、電力用半導体装置100の平面図である。図2のA−A線における矢印方向に見た断面が図1である。図2の平面図は、図1における後述のフィールドプレート電極28を省略してある。
図1及び図2に示したように、本実施形態の係る半導体装置100は、以下のように構成される。n形不純物濃度が例えば1×1019〜1×1020/cm−3のn+形ドレイン層1の第1の表面上に、第1の半導体層よりもn形不純物濃度が低いn形バッファ層2が形成される。第1のピラー領域6が、n形バッファ層2の表面上に形成される。第1のピラー領域6は、第1の半導体層1の第1の表面に平行な図1中のX方向(第1の方向)に沿って、複数のn形の第1のピラー層4と複数のp形の第2のピラー層5とが交互に繰り返されたスーパージャンクション構造である。第1のピラー層4及び第2のピラー層5は、堆積方向である第1の表面に対して垂直方向(図1中のZ方向)に延伸する。また、第1のピラー層4及び第2のピラー層5は、第1の表面内でX方向に直交するY方向に延伸するストライプ構造である。
第2のピラー領域10が、n形バッファ層2の表面上にX方向に沿って第1のピラー領域6と隣接して形成される。第2のピラー領域10は、p形の第3のピラー層7と、n形の第4のピラー層8と、p形の第5のピラー層9とを有する。第3のピラー層7は、図1中のX方向に沿って、第1のピラー領域6の複数の第2のピラー層5のうちの1つと隣接する。第4のピラー層8は、X方向に沿って第3のピラー層7と隣接する。第5のピラー層9は、X方向に沿って第4のピラー層8と隣接する。別の表現をすれば、第3のピラー層7と第4のピラー層8は、ピラーセットを構成し、第5のピラー層9は、X方向に沿ってこのピラーセットに隣接する。本実施形態では、ピラーセットは、一組の第3のピラー層7と第4のピラー層8とで構成されるが、後述の実施例では、このピラーセットは、複数の組の第3のピラー層7と第4のピラー層8とで構成される。第3のピラー層7、第4のピラー層8、及び第5のピラー9は、第1及び第2のピラー層(4,5)と同様に、Z方向に延伸する。また、第3のピラー層7、第4のピラー層8、及び第5のピラー層9は、第1の表面内でX方向に直交するY方向に延伸するストライプ構造である。
第1のピラー領域では、p形の第1のピラー層とn形の第2のピラー層は、各ピラー層全体で、不純物量が等しくなるように形成される。特に、p形の第1のピラー層とn形の第2のピラー層の図中X方向に垂直な断面における単位面積あたりのp形不純物量とn形不純物量が等しい(バランスがとれた)状態であれば、p形の第1のピラー層とn形の第2のピラー層とは、図中Z方向の各位置(各深さ)のn+形ドレイン層1の第1の表面と平行な平面において、p形不純物量とn形不純物量が等しい状態に形成される。このようにすることで、後述するようにソース層とドレイン層に逆バイアス電圧が印加されたときに、各ピラー層の不純物濃度が高くても、第1のピラー領域全体を空乏化させることができる。第2のピラー領域も同様にして、p形の第3のピラー層とn形の第4のピラー層の不純物量が等しくなるように形成される。なお、p形の第1及び第3のピラー層を同一のピラー層となるように形成し、n形の第2及び第4のピラー層を同一のピラー層になるように形成することで、第1及び第2のピラー領域全体を通して不純物量のバランスをとることも可能である。
p形の第5のピラー層は、第3のピラー層と同じ不純物量で形成されることも可能である。しかしながら、第5のピラー層は、第2のピラー領域の端部に形成されるため、隣接するn形の第4のピラー層のX方向に沿った半分の領域と不純物量のバランスがとられることが望ましい。すなわち、n+形ドレイン層1の第1の表面と平行な平面において、第5のピラー層9のp形不純物量は、第3のピラー層7のp形不純物量より少なければよく、好ましくは、第3のピラー層のp形不純物量の約半分とすることが望ましい。このようにすることで、第2のピラー領域の端部においても、逆バイアス印加時に完全に空乏化させることができる。
n形不純物濃度が例えば1×1015〜1×1016/cm−3のn−形エピタキシャル層3が、n形バッファ層2の表面上にX方向に沿って第2のピラー領域10のp形の第5のピラー層9と隣接して形成される。n−形エピタキシャル成長層3は、第2及び第4のピラー層(5,8)のn形不純物濃度よりも低い。
n形のチャネルストッパ層29が、X方向に沿って第2のピラー領域とは反対側でn−形エピタキシャル層3に隣接して形成されている。n形のチャネルストッパ層29は、ダイシングで個々に分離された電力用半導体装置100の外周に沿った端部に露出して形成される。n形のチャネルストッパ層29のn形不純物濃度は、第2及び第4のピラー層のn形不純物濃度と同じにすることができる。
上記第1〜第5のピラー層は、図示した詳細な説明はしないが、一例として、以下のように作成することができる。例えば、n+形ドレイン層1の第1の表面上に、第1の半導体層よりもn形不純物濃度が低いn形バッファ層2の形成後、n−形エピタキシャル層3の第1の層が、n形バッファ層2の表面全体にエピタキシャル成長される。その後、n−形エピタキシャル層3の第1の層の表面上に、マスクを用いて選択的にp形の第1、第3、及び第5のピラー層(4、7、9)が形成される領域にp形不純物が所定のドーズ量と所定の幅でイオン注入される。その後、別のマスクを用いて、n形の第2及び第4ピラー層(5、8)が形成される領域に、n形不純物が所定のドーズ量及び所定の幅でイオン注入される。なお、チャネルストッパ層29が形成される領域に同時にイオン注入を行うことで、チャネルストッパ層29がn形の第2及び第4(5、8)のピラー層と同時に形成されることができる。
この後、n−形エピタキシャル層3の第2の層を、第1の層と同様にして第1の層の上にエピタキシャル成長した後に、上記と同様にp形の第1、第3、及び第5のピラー層形成のためのp形不純物のイオン注入、及びn形の第2及び第4のピラー層とn形のチャネルストッパ層29を形成するためのn形不純物のイオン注入が行われる。以後、この工程を繰り返し、本実施形態では、4回繰り返した後に、高温で熱処理してn形不純物及びp形不純物を拡散させることで、図1に示したように、電力用半導体装置100は、X方向に沿って隣接した、第1〜第5のピラー層(4、5、7、8、9)、n−形エピタキシャル層3、及びn形チャネルストッパ層29をドリフト層に有する。p形不純物のイオン注入とn形不純物のイオン注入の順番はどちらが先でも問題はない。また、本実施形態では、エピタキシャル成長とイオン注入の工程を4回繰り返すことで、n形不純物拡散層とp形不純物拡散層を4段形成して、それぞれの不純物拡散層を第1の表面の垂直方向(Z方向)に連結させて、p形ピラー層及びn形ピラー層が形成される。このエピタキシャル成長とイオン注入の工程の繰り返し数を増やすことで、各ピラー層の厚さが増えて電力用半導体装置100の耐圧をさらに上げることが可能である。
第1のピラー領域と第2のピラー領域を上述のように形成する際に、不純物量のバランスをとる方法として、例えば、上記のn形不純物とp形不純物とのイオン注入の工程において、ドーズ量を等しくし、図中X方向でのイオン注入する領域の幅(ピラー幅)を等しくすれば良い。第1の領域と第2の領域のそれぞれにおいて、n形不純物とp形不純物との各ピラー幅と各ドーズ量を等しくしてもよく、第1の領域と第2の領域を通して全体で、n形不純物とp形不純物との各ピラー幅とドーズ量を等しくしても良い。第2のピラー領域の端部にあるp形の第5のピラー層は、前述のように隣接するn形の第4のピラー層の不純物量の約半分になるように形成されることが望ましい。このため、第5のピラー層のピラー幅は、第1及び第3のピラー幅の約半分となるように形成されればよい。
なお、上記以外のピラー層の形成方法として、例えば、p形ピラー層及びn形ピラー層が、n−形エピタキシャル層3中に形成されたトレンチ内にp形半導体層及びn形半導体層をエピタキシャル成長などで埋め込むことで形成されることも可能である。
複数の第1のp形ベース層11が、第1のピラー領域6中の複数のp形の第1のピラーのそれぞれの上に電気的に接続されて形成される。それぞれの隣り合う第1のp形ベース層11の間に、n形半導体層からなる複数のJFET層35が形成される。JFET層35は、複数のn形の第2のピラー層のそれぞれの上に電気的に接続される。複数のn+形ソース層14が、複数の第1のp形ベース層11のそれぞれの表面上に選択的に形成されている。複数の第1のゲート電極17が、第1のゲート絶縁膜を介して、それぞれ隣り合う第1のp形ベース層11に跨るように形成されている。すなわち、各々の第1のゲート電極17は、第1のゲート絶縁膜16を介して、JFET層35上、このJFET層35を挟んで隣り合う第1のp形ベース層11のそれぞれの対向する一部分上、及び隣り合う第1のp形ベース層11のそれぞれの表面に選択的に形成されたn+形ソース層14上に形成される。このn+形ソース層14が形成された第1のピラー領域は、後述するように、n+形ドレイン層1から、n形の第2のピラー層5、及びp形ベース層11を介してn+形ソース層14へ電流が流れる素子領域である。この素子領域よりも電力用半導体装置100の端部(ダイシングラインの部分)側に素子領域を囲んで終端領域が形成される。
2つの隣り合う第2のp形ベース層12が、第2のピラー領域10中のp形の第3のピラー層7の上及びp形の第5のピラー層の上に、それぞれ離間して電気的に接続されて形成される。この第2のp形ベース層12が形成される第2のピラー領域10は、電流が流れない終端領域なので、第2のp形ベース層12の表面にはn形ソース層14が形成されていない。第1のピラー領域6上と同様に、隣り合う第2のp形ベース層12の間には、n形半導体層からなるJFET層35が形成される。このJFET層35は、n形の第4のピラー層8の上に電気的に接続される。第2のゲート電極19が、第2のゲート絶縁膜18を介して、この2つの隣り合う第2のp形ベース層に挟まれたJFET層35上、及びこの隣り合う第2のp形ベース層のそれぞれの対向する一部分上に形成される。また、複数の第1のゲート電極17のうち最も第2のピラー領域10側にある第1のゲート電極17は、第1のゲート絶縁膜16を介して、第1のピラー領域6の最端部に形成されたp形の第1のピラー層4上に形成された第1のp形ベース層上11と、第2のピラー領域10のp形の第3のピラー層7上に形成された第2のp形ベース層12上とに跨って形成される。この第1のゲート電極17の下には、他の第1のゲート電極17と同様に、n形の第2のピラー層5とJFET層35が存在する。
第3のp形ベース層13が、n−形エピタキシャル層3の表面上の第2のピラー領域10側に、間にJFET層35を介して、第5のピラー層9上に電気的に接続されて形成された第2のp形ベース層12と隣り合って形成される。第3のp形ベース層13は、X方向において第1のp形ベース層11又は第2のp形ベース層12と同じ幅でも良いが、第1のp形ベース層11又は第2のp形ベース層12よりも幅が広いことが望ましい。それは、後述するように、アバランシェ降伏により発生した正孔の電流が、終端領域で効率よく第3のp形ベース層13を介してソース電極に排出される必要があるためである。第3のゲート電極が、第3のゲート絶縁膜を介して、この第5のピラー層9上に形成された第2のp形ベース層12上と、第3のp形ベース層13上とに跨って形成される。第3のp形ベース層13は、第2のp形ベース層12同様に電流が流れない終端領域に形成されているので、その表面にもn+形ソース層14は形成されない。
2つの離間したp形ガードリング層25が、n−形エピタキシャル層3の表面上に第3のp形ベース層と離間して、形成される。n形半導体層30が、チャネルストッパ層29の上部に電気的に接続されて形成される。絶縁膜27が、第3のp形ベース層のダイシングライン側の端部上、p形ガードリング層25、及びn形半導体層30の素子領域側の端部上を覆うように形成される。絶縁膜27の開口部で、フィールドプレート電極28が、p+形コンタクト層26を介して、p形ガードリング層25にオーミック接合される。絶縁膜27の別の開口部で、チャネルストッパ電極33が、p+形半導体層31及びn+形半導体層32を介して、n形半導体層30上に形成される。チャネルストッパ電極33は、n+半導体層32を介して、n形半導体層30にオーミック接合され、チャネルストッパ層29と電気的に接続される。
ここで、第1〜第3のp形ベース層(11、12、13)、JFET層35、p形ガードリング層25、n形半導体層30、p+形コンタクト層(15、26、31)、及びn+形ソース層14は、例えば以下のようにすることで形成可能である。n−形エピタキシャル層3とn形及びp形不純物のイオン注入工程を複数回繰り返し、前述の第1及び第2のピラー領域(6、10)及びチャネルストッパ層の形成後、最後に、n−形エピタキシャル層3が表面全体に形成される。その後、上記絶縁膜27及び第1〜第3のゲート電極などをマスクに用いて、最後にエピタキシャル成長したn−形エピタキシャル層3中に、n形不純物及びp形不純物をイオン注入及び熱処理をして、上記各層が形成される。
ソース電極23が、層間絶縁膜22を介して、第1のゲート電極17、第2のゲート電極19、及び第3のゲート電極21上に形成され、第1〜第3のゲート電極から絶縁される。ソース電極23は、第1のp形ベース層11の表面上のn+形ソース層14の間、第2のp形ベース層12の上、及び第3のp形ベース層13の上に、それぞれ形成されたp+形コンタクト層15を介して、第1のp形ベース層11、第2のp形ベース層12、及び第3のp形ベース層13にそれぞれオーミック接合される。ドレイン電極24が、n+形ドレイン層1の第1の表面とは反対側の第2の表面にオーミック接合されて形成される。なお、第1〜第3のゲート電極は、図示しない領域で互いに電気的に接続されており、層間絶縁膜22の開口部を通して、電力用半導体装置100の外部に引き出される。ソース電極23及びドレイン電極24も同様に、図示しない領域で電力用半導体装置100の外部に引き出される。
次に本実施形態に係る電力用半導体装置100の動作について説明する。ソース電極23に対して正の電圧がドレイン電極24に印加された状態で、第1のゲート電極に閾値を超える電圧が印加されると、反転分布によるチャネル層が、第1のp形ベース層11の表面の第1のゲート電極と対向する部分に、n+形ソース層14とn形の第2のピラー層5とを接続するように形成されて、電力用半導体装置100はオン状態になる。この結果、第1のピラー領域において、ドレイン電極24から、n+形ドレイン層1、n形の第2のピラー層5、第1のp形ベース層11、及びn+形ソース層14を通り、ドレイン電極へ電流が流れる。この電流は、第1のゲート電極17に印加される電圧により制御される。第2及び第3のゲート電極により、第2及び第3のp形ベース層中にチャネル層がそれぞれ形成されるが、n+形ソース層14が形成されていないので、第2のピラー領域10及びn−形エピタキシャル層3では電流が流れない。
第1のゲート電極17に印加される電圧が閾値より小さいとチャネル層が消失するため、電力用半導体装置100はオフ状態になり、ドレイン電極24からソース電極23へ流れる電流が遮断される。この後、ソース電極23とドレイン電極24に印加された電圧により、第1のピラー領域、第2のピラー領域、及びn−形エピタキシャル層3は、それぞれ空乏化する。オン抵抗を下げるために第2及び第4のピラー層(5、8)のn形不純物濃度が高く設定されているが、第1及び第3のピラー層のp形不純物量と等しくなるように形成されているため、第1のピラー領域及び第2のピラー領域では、完全に空乏化されることで耐圧が高く維持されている。また、n−形エピタキシャル層3は、オン抵抗低減の必要がないために不純物濃度が低いので、空乏化しやすく耐圧が高い。不純物濃度を低くすることで、第1及び第2のピラー領域よりも耐圧を高くすることが可能である。
第2のピラー領域10とn−形エピタキシャル層3の接続部分では、第1及び第2のピラー領域で連続していたp形ピラー層とn形ピラー層との繰り返し構造が途絶える。この部分では、p形不純物量とn形不純物量とのバランスを保つことが難しい。本実施形態では、第5のピラー層のp形不純物量が、隣接する第4のピラー層のn形不純物量の半分程度になるように形成され(すなわちp形の第3のピラー層のp形不純物量の半分程度)、第4のピラー層と第5のピラー層との接合部で不純物量のバランスがとられている。しかしながら、この接続部分では、第1及び第2のピラー領域中のp−n接合部に比べて、不純物量のバランスをとることが難しい。そのため、電力用半導体装置100がオフ状態のときに、耐圧が低くアバランシェ降伏が起きやすい。アバランシェ降伏により発生した正孔の電流集中で素子が破壊することを防ぐために、アバランシェ降伏で発生する正孔が、効率よく(低い電気抵抗で)ソース電極に排出される必要がある。本実施形態に係る電力用半導体装置100では、第5のピラー層9でアバランシェ降伏により発生した正孔は、第3のp形ベース層13だけでなく、第5のピラー層9の上部に接続される第2のp形ベース層12及び第3のピラー層7の上部に接続される第2のp形ベース層12によりソース電極23に排出される。第2のp形ベース層12は、n+形ソース層14が形成されていないため、第1のp形ベース層に比べてソース電極との接触面積が大きいため、正孔排出の際の抵抗が低い。このため、アバランシェ降伏により発生した正孔電流の排出による発熱が少なく抑えられる。また、第2のp形ベース層12と第3のp形ベース層13には、n+形ソース層14が形成されていないため、アバランシェ降伏の正孔電流により、n+形ソース層/第2のp形ベース層(第3のp形ベース層)/第4のn形ピラー層(n−形エピタキシャル層3)の寄生トランジスタのラッチアップの心配もない。このため、本実施形態に係る電力用半導体装置100は、終端領域でのアバランシェ耐量が高く、高耐圧の動作が可能である。
次に本実施形態に係る電力用半導体装置100を、比較例の電力用半導体装置101と比較して、本実施形態の利点を説明する。図2は、比較例の電力用半導体装置101の要部の模式断面図である。なお、本実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。本実施形態との相異点について主に説明する。
比較例の電力用半導体装置101は、本実施形態の電力用半導体装置100において、第2のゲート電極19と第2のゲート絶縁膜18、及び第3のゲート電極21と第3のゲート絶縁膜20が取り除かれ、隣り合う2つの第2のp形ベース層12及び第3のp形ベース層13がそれぞれ互いに水平方向(X方向)に接続して1つの第3のp形ベース層13aが形成された構造である。ソース電極23は、p+形コンタクト層15を介して第3のp形ベース層13aとオーミック接合される。上記点を除いては、比較例の電力用半導体装置101は、本実施形態に係る電力用半導体装置100と同じである。
比較例の電力用半導体装置101は、本実施形態に係る電力用半導体装置100と比べて、第2のピラー領域10aの上部において複数の第2のp形ベース層12が離間して間にJFET層35を有する構造を有さないため、第3のp形ベース層13aとソース電極23との接触面積が大きい。このため、第5のピラー層9aでアバランシェ降伏が起きても、比較例の電力用半導体装置101は、本実施形態の電力用半導体装置100よりも、正孔がドレイン電極へ抜ける際の抵抗が低い。しかしながら、電力用半導体装置101は、第2のピラー領域10aの上部において、n形の第4のピラー層8aの上部に第3のp形ピラー層13aが存在する。このため、第2のピラー領域10aは、第1のピラー領域6に比べて、ソース電極23側の表面付近で、p形不純物量がn形不純物量よりも多い状態となる。第2のピラー領域10aでは、不純物量のバランスが崩れて、近似的に第2のピラー領域10a全体がp形不純物量が少ないp形の半導体層と見なされる。これに対して、第1のピラー領域6では、n形の第2のピラー層5の上には、n形のJFET層35が接続され、ソース電極23側においても、p形不純物量とn形不純物量のバランスがとれており、第1のピラー領域6は、近似的に全体として完全に空乏化した高抵抗層と見なされる。図2の下部に、第1のピラー領域6及び第2のピラー領域10a中のC1−C2及びB1−B2断面に沿った、深さ方向の電界強度分布分布を示した。左側が第1のピラー領域6の電界強度分布であり、右側が第2のピラー領域10aの電界強度分布である。第1のピラー領域6は、完全に空乏化しているので、深さ方向に対して電界強度が一定である。これに対して、第2のピラー領域10aでは、全体としてp形半導体と近似されるので、ソース電極23側に向かって電界強度が徐々に低下する分布となる。耐圧は、深さ方向の電界強度の積分値であるので、第2のピラー領域10aは、第1のピラー領域6よりも耐圧が大きく低下する。このため、比較例の電力用半導体装置101は、終端領域での耐圧が低いので、終端領域で素子破壊が起こりやすい。
これに対して、本実施形態に係る電力用半導体装置100は、第2のピラー領域10では第1のピラー領域6と同じようにn形ピラー層の上にn形のJFET層35を有し、このJFET層35を介して隣り合う第2のp形ベース層12が形成され、ソース電極23側で、第1のピラー領域6と同じピラー構造を有する。このため、本実施形態に係る電力用半導体装置100の第2のピラー領域10は、第1のピラー領域6とほぼ同じ耐圧を有するので、比較例の電力用半導体装置101に比べて、終端領域での耐圧が向上し、終端領域での素子破壊が抑制される。比較例の電力用半導体装置101の耐圧が640Vであったのに対して、本実施形態に係る電力用半導体装置100は、耐圧が670Vに向上した。
本実施形態に係る電力用半導体装置100は、素子領域を形成する第1のピラー領域6と、X方向に沿ってこの第1のピラー領域6に隣接する第2のピラー領域10とを有する。第2のピラー領域10は、ピラーセットとX方向に沿ってこのピラーセットに隣接する第5のピラー層9とを有する。ピラーセットは、第3のピラー層7とX方向に沿ってこの第3のピラー層7に隣接する第4のピラー層8とを有する。複数のp形の第2のベース層12が、第3のピラー層7及び第5のピラー層9の各々の上に電気的に接続され、互いに離間するように設けられる。この第2のp形ベース層12には、n+形ソース層14が形成されていない。これにより、アバランシェ降伏により発生した正孔が、第2のピラー領域10の上部のソース電極23へ低抵抗で排出され、またラッチアップの発生も抑制できるため、電力用半導体装置100では、終端領域での素子の破壊が抑制されることができる。さらに、第2のピラー領域10のソース電極23側においても、p形不純物量とn形不純物量とのバランスをとることが可能となるので、電力用半導体装置100は、終端領域における耐圧が素子領域と同様に高い。すなわち、終端領域での素子破壊が抑制された電力用半導体装置が得られる。
(第2の実施の形態)
第2の実施の形態に係る電力用半導体装置200を、図4を用いて説明する。図4は、第2の実施の形態に係る電力用半導体装置200の要部の模式断面図である。なお、第1の実施の形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施の形態との相異点について主に説明する。
第2の実施の形態に係る電力用半導体装置200を、図4を用いて説明する。図4は、第2の実施の形態に係る電力用半導体装置200の要部の模式断面図である。なお、第1の実施の形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施の形態との相異点について主に説明する。
図4に示したように、本実施形態に係る電力用半導体装置200は、第1の実施形態に係る電力用半導体装置100と以下の点で相異する。電力用半導体装置200は、第1の実施形態に係る電力強半導体装置100において、第1のピラー領域6のn形の第2のピラー層5と第2のピラー領域10のp形の第3のピラー層7との間に、もう一組のp形の第3のピラー層7とn形の第4のピラー層8とを挿入した構造を有する。すなわち、第1の実施形態に係る電力用半導体装置100において、第2のピラー領域のピラーセットは、一組の第3のピラー層7及び第4のピラー層8を有していた。これに対して、本実施形態に係る電力用半導体装置200においては、ピラーセットは、図中X方向に沿って交互に繰り返して配置された2周期(二組)の第3のピラー層7及び第4のピラー層8で構成される。追加された第3のピラー層7の上部に接続されるように、第2のp形ベース層12が追加形成される。追加された第4のピラー層8の上部に接続されるように、n形のJFET層35が追加形成される。追加された第2のp形ベース層12上と、その隣り合う第2のp形ベース層上とに第2のゲート絶縁膜を介した第2のゲート電極がさらに追加形成される。
本実施形態にかかる電力用半導体装置200は、上記のように、第1の実施形態に係る電力用半導体装置100と比べて、電流が流れない第2のピラー領域10bにおいて、第2のp形ベース層12と第2のゲート電極19がそれぞれ一組増えている。このため、第2のピラー領域10bの端部である第5のピラー層9でアバランシェ降伏が発生したときに、正孔がソース電極23に排出される抵抗がさらに低減されるため、本実施形態の電力用半導体装置200は、第1の実施形態に係る電力用半導体装置100よりも終端領域でのアバランシェ耐量が上がり信頼性が向上する。この第2のピラー領域10bにおいて、第2のp形ベース層12の数が増えるほど、アバランシェ耐量をあげることができるが、素子領域に対して終端領域の面積の割合が増えてしまい製造コストの上昇に影響をあたえるため、実際の第2のp形ベース層12の数は設計により詳細が決められる。上記以外は、第1の実施形態と同様な効果が得られる。すなわち、終端領域での素子破壊が抑制された電力用半導体装置が得られる。
(第3の実施の形態)
第3の実施の形態に係る電力用半導体装置300を、図5を用いて説明する。図5は、第3の実施の形態に係る電力用半導体装置300の要部の模式断面図である。なお、第1の実施の形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施の形態との相異点について主に説明する。
第3の実施の形態に係る電力用半導体装置300を、図5を用いて説明する。図5は、第3の実施の形態に係る電力用半導体装置300の要部の模式断面図である。なお、第1の実施の形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施の形態との相異点について主に説明する。
第3の実施形態に係る電力用半導体装置300は、第2のピラー領域10cにおいて、p形の第5のピラー層9cとn−形エピタキシャル層3との間にn形の第6のピラー層34をさらに有している点で、第1の実施形態に係る半導体装置100と相異する。このn形の第6のピラー層34は、第5のピラー層9cの上部に接続された第2のp形ベース層12と第3のp形ベース層13とで挟まれたn形のJFET層35に、その上部で接続される。第6のピラー層の上部には、第3のゲート電極が配置される。この場合、p形の第5のピラー層9cは、第2のピラー領域10cの端部に形成されていないので、p形の第3のピラー層7と同一の構造で形成される。すなわち、p形の第5のピラー層9cは、n+形ドレイン層1の第1の表面と平行な平面において、そのp形不純物量が、p形の第3のピラー層7のp形不純物量と等しくなるように形成される。代わりに、n形の第6のピラー層34が第2のピラー領域10cの端部に形成されることになるので、n形の第6のピラー層34は、n+形ドレイン層1の第1の表面と平行な平面において、n形不純物量がn形の第4のピラー層8のn形不純物量よりもより少なく形成されればよく、好ましくは約半分になるように形成されればよい。
本実施形態の電力用半導体装置300では、第2のピラー領域10cの端部がn形の第6のピラー層34で構成されるため、アバランシェ降伏が第6のピラー層34の領域で起こりやすい。第1の実施形態に係る電力用半導体装置100と比べて、アバランシェ降伏による正孔が第3のp形ベース層13に流れやすくなり、アバランシェ耐量が少し増加する。これ以外は、電力用半導体装置300は、第1の実施形態同様の効果を有する。すなわち、終端領域での素子破壊が抑制された電力用半導体装置が得られる。
(第4の実施の形態)
第4の実施の形態に係る電力用半導体装置400を、図6を用いて説明する。図6は、第4の実施の形態に係る電力用半導体装置400の要部の模式断面図である。なお、第1の実施の形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施の形態との相異点について主に説明する。
第4の実施の形態に係る電力用半導体装置400を、図6を用いて説明する。図6は、第4の実施の形態に係る電力用半導体装置400の要部の模式断面図である。なお、第1の実施の形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施の形態との相異点について主に説明する。
第4の実施形態に係る電力用半導体装置400は、第1の実施形態に係る電力用半導体装置100がプレーナ構造のゲート電極を有していたのと違い、トレンチ構造のゲート電極を有している点で相異する。それ以外は、第1の実施形態と同様の構造である。第4の実施形態に係る電力用半導体装置400では、第1のゲート電極17aは、隣り合う第1のp形ベース層11aの間で、隣り合う第1のp形ベース層11aが側壁に露出し、n形の第2のピラー層5が底面に露出した第1のトレンチ内に、第1のゲート絶縁膜16aを介して埋め込まれて形成される。第2のゲート電極19aは、隣り合う第2のp形ベース層12の間で、隣り合う第2のベース層12が側壁に露出し、n形の第4のピラー層8が底面に露出した第2のトレンチ内に、第2のゲート絶縁膜18aを介して埋め込まれて形成される。第3のゲート電極21aは、p形の第5のピラー層の上部に接続された第2のp形ベース層12とそれに隣り合う第3のp形ベース層13との間で、上記第2のp形ベース層12と上記第3のp形ベース層13が側壁に露出し、n−形エピタキシャル層3が底面に露出した第3のトレンチ内に、第3のゲート絶縁膜20aを介して埋め込まれて形成される。埋め込まれた第1〜第3のゲート電極(17a、19a、21a)の上に層間絶縁膜22が形成され、第1〜第3のゲート電極(17a、19a、21a)は、ソース電極23と絶縁される。
本実施形態に係る電力用半導体装置400も、第1の実施形態に係る電力用半導体装置100と同様に、素子領域を形成する第1のピラー領域6と、X方向に沿ってこの第1のピラー領域6に隣接する第2のピラー領域10とを有する。第2のピラー領域10は、ピラーセットとX方向に沿ってこのピラーセットに隣接する第5のピラー層9とを有する。ピラーセットは、第3のピラー層7とX方向に沿ってこの第3のピラー層7に隣接する第4のピラー層8とを有する。複数のp形の第2のベース層12が、第3のピラー層7及び第5のピラー層9の各々の上に電気的に接続され、互いに離間するように設けられる。この第2のp形ベース層12には、n+形ソース層14が形成されていない。これにより、アバランシェ降伏により発生した正孔が、第2のピラー領域10の上部のソース電極23へ低抵抗で排出され、またラッチアップの発生も抑制できるため、電力用半導体装置400では、終端領域での素子の破壊が抑制されることができる。さらに、第2のピラー領域10のソース電極23側においても、p形不純物量とn形不純物量とのバランスをとることが可能となるので、電力用半導体装置400は、終端領域における耐圧が高い。すなわち、終端領域での素子破壊が抑制された電力用半導体装置が得られる。さらに、本実施形態に係る電力用半導体装置400は、ゲート電極がトレンチ構造のゲート電極で形成されているので、プレーナ構造のゲート電極に比べて集積度をあげることができる利点を有する。
以上説明した各実施形態及び比較例では、第1〜第5のピラー層は、図中Y方向に延伸するストライプ状のピラー層として、各電力用半導体装置を説明した。しかしながら、各実施例で示した要部断面図に示した構造を有する電力用半導体装置であれば、第1〜第5のピラー層は、Y方向に延伸する格子状又は千鳥格子状のピラー層でも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 n+形ドレイン層
2 n形バッファ層
3 n−形エピタキシャル層
4 p形の第1のピラー層
5 n形の第2のピラー層
6 第1のピラー領域
7 p形の第3のピラー層
8 n形の第4のピラー層
9 p形の第5のピラー層
10 第2のピラー領域
11 第1のp形ベース層
12 第2のp形ベース層
13 第3のp形ベース層
14 n+形ソース層
15 p+形コンタクト層
16 第1のゲート絶縁膜
17 第1のゲート電極
18 第2のゲート絶縁膜
19 第2のゲート電極
20 第3のゲート絶縁膜
21 第3のゲート電極
22 層間絶縁膜
23 ソース電極
24 ドレイン電極
25 p形ガードリング層
26 p+形コンタクト層
27 絶縁膜
28 フィールドプレート電極
29 チャネルストッパ層
30 n形半導体層
31 p+形半導体層
32 n+形半導体層
33 チャネルストッパ電極
34 n形の第6のピラー層
35 n形JFET層
2 n形バッファ層
3 n−形エピタキシャル層
4 p形の第1のピラー層
5 n形の第2のピラー層
6 第1のピラー領域
7 p形の第3のピラー層
8 n形の第4のピラー層
9 p形の第5のピラー層
10 第2のピラー領域
11 第1のp形ベース層
12 第2のp形ベース層
13 第3のp形ベース層
14 n+形ソース層
15 p+形コンタクト層
16 第1のゲート絶縁膜
17 第1のゲート電極
18 第2のゲート絶縁膜
19 第2のゲート電極
20 第3のゲート絶縁膜
21 第3のゲート電極
22 層間絶縁膜
23 ソース電極
24 ドレイン電極
25 p形ガードリング層
26 p+形コンタクト層
27 絶縁膜
28 フィールドプレート電極
29 チャネルストッパ層
30 n形半導体層
31 p+形半導体層
32 n+形半導体層
33 チャネルストッパ電極
34 n形の第6のピラー層
35 n形JFET層
Claims (11)
- 第1の表面を有する第1導電形の第1の半導体層と、
前記第1の半導体層の前記第1の表面上で、複数の第2導電形の第1のピラー層と複数の第1導電形の第2のピラー層とが、前記第1の表面に平行な第1の方向に沿って交互に繰り返して配置されて構成される第1のピラー領域と、
前記第1の半導体層の前記第1の表面上で、前記第1の方向に沿って前記第1のピラー領域の前記第2のピラー層に隣接する第2のピラー領域であって、少なくとも1つの第2導電形の第3のピラー層と、前記第1の方向に沿って前記第3のピラー層に隣接する第1導電形の第4のピラー層とから構成されるピラーセットと、前記第1の方向に沿って前記ピラーセットに隣接する第2導電形の第5のピラー層と、で構成される第2のピラー領域と、
前記第1の半導体層の前記第1の表面上で、前記第1の方向に沿って前記第2のピラー領域と隣接し、前記第2のピラー層よりも第1導電形不純物濃度が低い第1導電形のエピタキシャル層と、
前記複数の第1のピラー層の各々の上に電気的に接続され、互いに離間するように設けられた複数の第2導電形の第1のベース層と、
前記第3のピラー層及び前記第5のピラー層の各々の上に電気的に接続され、互いに離間するように設けられた複数の第2導電形の第2のベース層と、
前記エピタキシャル層の表面で、前記複数の第2のベース層のうち前記第5のピラー層上に接続された第2のベース層と離間して隣り合うように設けられた第2導電形の第3のベース層と、
前記複数の第1のベース層の各々の表面に選択的に形成され、前記エピタキシャル層よりも第1導電形不純物濃度が高い複数の第1導電形のソース層と、
前記複数の第1のベース層のうち隣り合う第1のベース層の各々の上、前記複数のソース層のうち前記隣り合う第1のベース層上に形成されたソース層上、及び前記第2のピラー層上に、第1のゲート絶縁膜を介して設けられた第1のゲート電極と、
前記複数の第2のベース層のうち隣り合う第2のベース層の各々の上、及び前記第4のピラー層上に、第2のゲート絶縁膜を介して設けられた第2のゲート電極と、
前記第3のベース層及び前記第5のピラー層上に接続された前記第2のベース層の各々の上に、第3のゲート絶縁膜を介して設けられた第3のゲート電極と、
前記第1の半導体層の前記第1の表面とは反対側の表面に電気的に接続されて設けられた第1の電極と、
前記ソース層、前記第1のベース層、前記第2のベース層、及び前記第3のベース層の各々に電気的に接続された第2の電極と、
を備えたことを特徴とする電力用半導体装置。 - 前記ピラーセットは、前記第1の方向に沿って交互に繰り返し配置された単一の第3のピラー層及び単一の第4のピラー層で構成されることを特徴とする請求項1記載の電力用半導体装置。
- 前記ピラーセットは、前記第1の方向に沿って交互に繰り返し配置された複数の第3のピラー層及び複数の第4のピラー層で構成され、前記複数の第2のベース層は、各々離間して前記複数の第3のピラー層の各々の上に電気的に接続されることを特徴とする請求項1記載の電力用半導体装置。
- 隣り合う前記第1のベース層の間で前記第2のピラー層に電気的に接続され、隣り合う前記第2ベース層の間で前記第4ピラー層に電気的に接続された、第1導電形の第3の半導体層が設けられていることを特徴とする請求項1〜3のいずれか1つに記載の電力用半導体装置。
- 前記第1のゲート電極は、隣り合う前記第1のベース層が側壁に露出し前記第2のピラー層が底面に露出した第1のトレンチ内に、前記第1のゲート絶縁膜を介して埋め込まれて形成され、
前記第2のゲート電極は、隣り合う前記第2のベース層が側壁に露出し前記第4のピラー層が底面に露出した第2のトレンチ内に、前記第2のゲート絶縁膜を介して埋め込まれて形成され、
前記第3のゲート電極は、前記第5のピラー層上に接続された前記第2のベース層と前記第3のベース層とが側壁に露出し、前記エピタキシャル層が底面に露出した第3のトレンチ内に前記第3のゲート絶縁膜を介して埋め込まれて形成されていることを特徴とする請求項1〜3のいずれか1つに記載の電力用半導体装置。 - 前記第1の表面と平行な平面において、前記第5のピラー層の第2導電形不純物量が、前記第3のピラー層の第2導電形不純物量よりも少なくなるように形成されていることを特徴とする請求項1〜5のいずれか1つに記載の電力用半導体装置。
- 前記第2のピラー領域は、前記第5のピラー層と前記エピタキシャル層の間に第1導電形の第6のピラー層をさらに備えることを特徴とする請求項1〜5のいずれか1つに記載の電力用半導体装置。
- 前記第1の表面と平行は平面において、前記第6のピラー層の第1導電形不純物量が、前記第4のピラー層の第1導電形不純物量よりも少なくなるように形成されていることを特徴とする請求項7記載の電力用半導体装置。
- 前記第3のベース層は、第1の方向に沿って前記第2のベース層よりも幅広であることを特徴とする請求項1〜8のいずれか1つに記載の電力用半導体装置。
- 前記第1の半導体層と、前記第1のピラー領域及び前記第2のピラー領域との間に、さらに第1導電形の第4の半導体層を備えることを特徴とする請求項1〜9のいずれか1つに記載の電力用半導体装置。
- 前記第1の半導体層と前記第1の電極との間に、さらに第2の導電形の第5の半導体層を備えることを特徴とする請求項1〜10のいずれか1つに記載の電力用半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010216583A JP2012074441A (ja) | 2010-09-28 | 2010-09-28 | 電力用半導体装置 |
TW100133435A TWI469350B (zh) | 2010-09-28 | 2011-09-16 | Power semiconductor devices |
US13/234,802 US8487374B2 (en) | 2010-09-28 | 2011-09-16 | Power semiconductor device |
CN201110277860.6A CN102420249B (zh) | 2010-09-28 | 2011-09-19 | 功率半导体装置 |
US13/918,161 US8860144B2 (en) | 2010-09-28 | 2013-06-14 | Power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010216583A JP2012074441A (ja) | 2010-09-28 | 2010-09-28 | 電力用半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012074441A true JP2012074441A (ja) | 2012-04-12 |
Family
ID=45869780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010216583A Pending JP2012074441A (ja) | 2010-09-28 | 2010-09-28 | 電力用半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8487374B2 (ja) |
JP (1) | JP2012074441A (ja) |
CN (1) | CN102420249B (ja) |
TW (1) | TWI469350B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016013472A1 (ja) * | 2014-07-23 | 2016-01-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2017046868A1 (ja) * | 2015-09-15 | 2017-03-23 | 株式会社日立製作所 | 半導体装置およびその製造方法、電力変換装置、3相モータシステム、自動車並びに鉄道車両 |
JPWO2021199949A1 (ja) * | 2020-03-30 | 2021-10-07 | ||
CN114156343A (zh) * | 2022-02-08 | 2022-03-08 | 绍兴中芯集成电路制造股份有限公司 | 沟槽功率半导体器件 |
WO2024101006A1 (ja) * | 2022-11-07 | 2024-05-16 | ローム株式会社 | 半導体装置 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8664729B2 (en) * | 2011-12-14 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for reduced gate resistance finFET |
US9324782B2 (en) * | 2012-01-06 | 2016-04-26 | Mitsubishi Electric Corporation | Semiconductor device |
US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
JP2013175655A (ja) | 2012-02-27 | 2013-09-05 | Toshiba Corp | 電力用半導体装置及びその製造方法 |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
TW201438232A (zh) * | 2013-03-26 | 2014-10-01 | Anpec Electronics Corp | 半導體功率元件及其製作方法 |
TWI524524B (zh) * | 2013-05-06 | 2016-03-01 | 台灣茂矽電子股份有限公司 | 功率半導體元件之製法及結構 |
US9209292B2 (en) | 2013-07-18 | 2015-12-08 | Infineon Technologies Austria Ag | Charge compensation semiconductor devices |
WO2015100525A1 (zh) * | 2013-12-30 | 2015-07-09 | 电子科技大学 | 一种功率半导体器件纵向超结漂移区结构的制作方法 |
JP6179409B2 (ja) * | 2014-01-24 | 2017-08-16 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
KR20160005928A (ko) * | 2014-07-08 | 2016-01-18 | 삼성전기주식회사 | 전력 반도체 소자 |
WO2016028944A1 (en) | 2014-08-19 | 2016-02-25 | Vishay-Siliconix | Super-junction metal oxide semiconductor field effect transistor |
KR101888608B1 (ko) | 2014-10-17 | 2018-09-20 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 조명 장치 |
JP2016171279A (ja) | 2015-03-16 | 2016-09-23 | 株式会社東芝 | 半導体装置 |
CN106158955A (zh) * | 2015-03-30 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 功率半导体器件及其形成方法 |
DE112017003957B4 (de) * | 2016-08-08 | 2024-11-28 | Mitsubishi Electric Corporation | Halbleitereinheit |
JP6981890B2 (ja) * | 2018-01-29 | 2021-12-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10957759B2 (en) * | 2018-12-21 | 2021-03-23 | General Electric Company | Systems and methods for termination in silicon carbide charge balance power devices |
CN115020240B (zh) * | 2022-08-03 | 2023-03-28 | 上海维安半导体有限公司 | 一种低压超结沟槽mos器件的制备方法及结构 |
Family Cites Families (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6677626B1 (en) * | 1998-11-11 | 2004-01-13 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
US6291856B1 (en) * | 1998-11-12 | 2001-09-18 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP4240752B2 (ja) * | 2000-05-01 | 2009-03-18 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
KR100327323B1 (ko) * | 2000-05-30 | 2002-03-06 | 김덕중 | 래치 업이 억제된 트랜치 게이트 구조의 전력용반도체소자 및 그 제조방법 |
GB2373634B (en) * | 2000-10-31 | 2004-12-08 | Fuji Electric Co Ltd | Semiconductor device |
JP3899231B2 (ja) * | 2000-12-18 | 2007-03-28 | 株式会社豊田中央研究所 | 半導体装置 |
DE10205345B9 (de) * | 2001-02-09 | 2007-12-20 | Fuji Electric Co., Ltd., Kawasaki | Halbleiterbauelement |
JP4839519B2 (ja) * | 2001-03-15 | 2011-12-21 | 富士電機株式会社 | 半導体装置 |
JP3908572B2 (ja) * | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
JP3721172B2 (ja) * | 2003-04-16 | 2005-11-30 | 株式会社東芝 | 半導体装置 |
JP4289123B2 (ja) * | 2003-10-29 | 2009-07-01 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
US7368777B2 (en) * | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
JP4904673B2 (ja) * | 2004-02-09 | 2012-03-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2006005275A (ja) * | 2004-06-21 | 2006-01-05 | Toshiba Corp | 電力用半導体素子 |
JP4940546B2 (ja) * | 2004-12-13 | 2012-05-30 | 株式会社デンソー | 半導体装置 |
JP4860929B2 (ja) * | 2005-01-11 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4825424B2 (ja) * | 2005-01-18 | 2011-11-30 | 株式会社東芝 | 電力用半導体装置 |
JP4840738B2 (ja) * | 2005-03-15 | 2011-12-21 | 株式会社デンソー | 半導体装置とその製造方法 |
JP2006278826A (ja) * | 2005-03-30 | 2006-10-12 | Toshiba Corp | 半導体素子及びその製造方法 |
US7541643B2 (en) * | 2005-04-07 | 2009-06-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
JP5015488B2 (ja) * | 2005-09-07 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2007129086A (ja) * | 2005-11-04 | 2007-05-24 | Toshiba Corp | 半導体装置 |
JP2007173418A (ja) * | 2005-12-20 | 2007-07-05 | Toshiba Corp | 半導体装置 |
JP2007221024A (ja) * | 2006-02-20 | 2007-08-30 | Toshiba Corp | 半導体装置 |
JP2007227541A (ja) * | 2006-02-22 | 2007-09-06 | Toyota Motor Corp | パワー半導体装置の製造方法及びパワー半導体装置 |
JP5052025B2 (ja) * | 2006-03-29 | 2012-10-17 | 株式会社東芝 | 電力用半導体素子 |
US7592668B2 (en) * | 2006-03-30 | 2009-09-22 | Fairchild Semiconductor Corporation | Charge balance techniques for power devices |
JP2007281034A (ja) | 2006-04-03 | 2007-10-25 | Toshiba Corp | 電力用半導体素子 |
US7737469B2 (en) * | 2006-05-16 | 2010-06-15 | Kabushiki Kaisha Toshiba | Semiconductor device having superjunction structure formed of p-type and n-type pillar regions |
DE102006046853B4 (de) * | 2006-10-02 | 2010-01-07 | Infineon Technologies Austria Ag | Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben |
JP5196766B2 (ja) * | 2006-11-20 | 2013-05-15 | 株式会社東芝 | 半導体装置 |
US20080116512A1 (en) * | 2006-11-21 | 2008-05-22 | Kabushiki Kaisha Toshiba | Semiconductor device and method of making the same |
JP2008182054A (ja) * | 2007-01-25 | 2008-08-07 | Toshiba Corp | 半導体装置 |
JP2008187125A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Corp | 半導体装置 |
JP4621708B2 (ja) * | 2007-05-24 | 2011-01-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4564516B2 (ja) * | 2007-06-21 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
JP2009004668A (ja) * | 2007-06-25 | 2009-01-08 | Toshiba Corp | 半導体装置 |
JP2009004681A (ja) | 2007-06-25 | 2009-01-08 | Toshiba Corp | 半導体装置 |
CN103762243B (zh) * | 2007-09-21 | 2017-07-28 | 飞兆半导体公司 | 功率器件 |
JP2009087998A (ja) * | 2007-09-27 | 2009-04-23 | Sanyo Electric Co Ltd | 半導体装置 |
JP5198030B2 (ja) * | 2007-10-22 | 2013-05-15 | 株式会社東芝 | 半導体素子 |
JP5165995B2 (ja) * | 2007-11-07 | 2013-03-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4635067B2 (ja) * | 2008-03-24 | 2011-02-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2009289904A (ja) * | 2008-05-28 | 2009-12-10 | Toshiba Corp | 半導体装置 |
JP2010056510A (ja) * | 2008-07-31 | 2010-03-11 | Nec Electronics Corp | 半導体装置 |
JP4670915B2 (ja) * | 2008-08-08 | 2011-04-13 | ソニー株式会社 | 半導体装置 |
JP5491723B2 (ja) * | 2008-11-20 | 2014-05-14 | 株式会社東芝 | 電力用半導体装置 |
US8004036B2 (en) * | 2008-11-20 | 2011-08-23 | Force Mos Technology Co., Ltd. | MOSFET-Schottky rectifier-diode integrated circuits with trench contact structures for device shrinkage and performance improvement |
US8304829B2 (en) * | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
JP5423018B2 (ja) * | 2009-02-02 | 2014-02-19 | 三菱電機株式会社 | 半導体装置 |
JP5606019B2 (ja) * | 2009-07-21 | 2014-10-15 | 株式会社東芝 | 電力用半導体素子およびその製造方法 |
JP5741567B2 (ja) * | 2009-07-31 | 2015-07-01 | 富士電機株式会社 | 半導体装置 |
US8564053B2 (en) * | 2009-11-20 | 2013-10-22 | Force Mos Technology Co., Ltd. | Trench MOSFET with trenched floating gates in termination |
JP5537996B2 (ja) * | 2010-03-03 | 2014-07-02 | 株式会社東芝 | 半導体装置 |
JP5641995B2 (ja) * | 2011-03-23 | 2014-12-17 | 株式会社東芝 | 半導体素子 |
JP2013069786A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 電力用半導体装置 |
JP5504235B2 (ja) * | 2011-09-29 | 2014-05-28 | 株式会社東芝 | 半導体装置 |
JP5701802B2 (ja) * | 2012-03-23 | 2015-04-15 | 株式会社東芝 | 電力用半導体装置 |
-
2010
- 2010-09-28 JP JP2010216583A patent/JP2012074441A/ja active Pending
-
2011
- 2011-09-16 US US13/234,802 patent/US8487374B2/en not_active Expired - Fee Related
- 2011-09-16 TW TW100133435A patent/TWI469350B/zh not_active IP Right Cessation
- 2011-09-19 CN CN201110277860.6A patent/CN102420249B/zh not_active Expired - Fee Related
-
2013
- 2013-06-14 US US13/918,161 patent/US8860144B2/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016013472A1 (ja) * | 2014-07-23 | 2016-01-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JPWO2016013472A1 (ja) * | 2014-07-23 | 2017-04-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US10069004B2 (en) | 2014-07-23 | 2018-09-04 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
WO2017046868A1 (ja) * | 2015-09-15 | 2017-03-23 | 株式会社日立製作所 | 半導体装置およびその製造方法、電力変換装置、3相モータシステム、自動車並びに鉄道車両 |
JPWO2017046868A1 (ja) * | 2015-09-15 | 2018-04-19 | 株式会社日立製作所 | 半導体装置およびその製造方法、電力変換装置、3相モータシステム、自動車並びに鉄道車両 |
US10236370B2 (en) | 2015-09-15 | 2019-03-19 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same, power converter, three-phase motor system, automobile and railway vehicle |
JPWO2021199949A1 (ja) * | 2020-03-30 | 2021-10-07 | ||
WO2021199949A1 (ja) * | 2020-03-30 | 2021-10-07 | ローム株式会社 | 半導体装置 |
JP7689111B2 (ja) | 2020-03-30 | 2025-06-05 | ローム株式会社 | 半導体装置 |
CN114156343A (zh) * | 2022-02-08 | 2022-03-08 | 绍兴中芯集成电路制造股份有限公司 | 沟槽功率半导体器件 |
WO2024101006A1 (ja) * | 2022-11-07 | 2024-05-16 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20130277763A1 (en) | 2013-10-24 |
US20120074491A1 (en) | 2012-03-29 |
TWI469350B (zh) | 2015-01-11 |
US8487374B2 (en) | 2013-07-16 |
CN102420249A (zh) | 2012-04-18 |
CN102420249B (zh) | 2014-08-27 |
US8860144B2 (en) | 2014-10-14 |
TW201234591A (en) | 2012-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012074441A (ja) | 電力用半導体装置 | |
US20210183995A1 (en) | Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device | |
US10396194B2 (en) | Semiconductor device and method of manufacturing thereof | |
JP5177151B2 (ja) | 炭化珪素半導体装置 | |
CN105047712B (zh) | 纵向型半导体装置及其制造方法 | |
US8269272B2 (en) | Semiconductor device and method for manufacturing the same | |
US9601614B2 (en) | Composite semiconductor device with different channel widths | |
US11322607B2 (en) | Semiconductor device | |
JP7643621B2 (ja) | 半導体装置 | |
JPWO2015015808A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP7505217B2 (ja) | 超接合半導体装置および超接合半導体装置の製造方法 | |
US10707301B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR101360070B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US20140284715A1 (en) | Method of manufacturing semiconductor device | |
US12295160B2 (en) | Superjunction semiconductor device and method for manufacturing same | |
JP2008511973A (ja) | パワー半導体デバイス | |
JP5680460B2 (ja) | 電力用半導体装置 | |
US8482060B2 (en) | Semiconductor device | |
CN118556295A (zh) | 碳化硅半导体装置 | |
US20240014255A1 (en) | Metal-oxide-semiconductor field-effect transistor device, and manufacturing method therefor | |
US20150364585A1 (en) | Power semiconductor device | |
JP2015153988A (ja) | 半導体装置 | |
US20220406889A1 (en) | Metal-oxide film semiconductor field-effect transistor device and method for manufacturing same | |
CN117594652A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
JP5784860B1 (ja) | 炭化ケイ素半導体装置 |