DE112012007207B4 - Halbleitervorrichtung - Google Patents

Abstract

Ein Verfahren zum Herstellen einer Halbleitervorrichtung, die eine Spannungsfestigkeit gleich oder größer einer Soll-Spannungsfestigkeit aufrechterhält, wobei ein Siliziumsubstrat mit einem aktiven Gebiet, in dem ein Transistor gebildet ist, und mit einem Abschlussgebiet, das um das aktive Gebiet gelegen ist, versehen ist, wobei ein Hauptstrom durch das aktive Gebiet fließt aber kein Hauptstrom durch das Abschlussgebiet fließ, wenn der Transistor eingeschaltet ist, und eine Verarmungsschicht in einer Querrichtung der Halbleitervorrichtung in dem Abschlussgebiet verläuft und eine Spannungsfestigkeit aufrecht erhält, wenn eine Vorspannung angelegt ist, während der Transistor ausgeschaltet ist, wobei das Verfahren enthält:Bilden des Transistors in dem aktiven Gebiet undBilden eines Ringgebiets (LNFLR) in dem Abschlussgebiet,wobei in dem Ringgebiet (LNFLR) mehrere ringförmige P-Ringschichten (12a-12f) regelmäßig angeordnet sind,das Ringgebiet (LNFLR) in mehrere Einheiten aufgeteilt ist, die jeweils die mehreren P-Ringschichten (12a-12f) enthalten,eine Breite jeder Einheit konstant ist,N eine Gesamtzahl der P-Störstellen in dem Ringgebiet (LNFLR) ist, BV [V] die Soll-Spannungsfestigkeit ist, SandL [µm] eine Breite jeder Einheit ist und num die Anzahl der mehreren Einheiten ist, wobei die folgenden Beziehungen erfüllt sind:N≥(M⋅BV)γ, M=104 bis 105, γ=0,55 bis 1,95SandL⋅num⋅Ecri≥2⋅α⋅BV,Ecri=2,0 bis 3,0⋅105[V/cm], α=100 bis 101unddie Breiten der P-Ringschichten (12a-12f) der mehreren Einheiten in Richtung einer Außenseite des Abschlussgebiets linear abnehmen.

Description

• Technisches Gebiet
• Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung zum Ausbilden eines Hochspannungsleistungsmoduls, das 600 V oder mehr aushält.
• Stand der Technik
• In Leistungshalbleitervorrichtungen ist um ein aktives Gebiet, in dem ein Transistor gebildet ist, ein Abschlussgebiet gelegen. Um eine Spannungsfestigkeit zu erhöhen, gibt es einen Vorschlag, in einem Abschlussgebiet mehrere p-Ringschichten, die voneinander beabstandet sind, und eine oder mehrere p-Schichten, die miteinander verbunden sind, bereitzustellen (siehe JP 2001-522145 A ).
• JP 2012-156151 A beschreibt einer Halbleitervorrichtung mit einem Zellbereich, in dem ein Halbleiterelement gebildet ist, und einen äußeren Umfangsbereich, der am Außenumfang des Zellbereichs ausgebildet ist. Eine Anzahl von p-Typ-Feldrelaxationsbereichen, die in einem Eckbereich des Zellbereichs von innen nach außen in dem äußeren peripheren Bereich angeordnet sind, ist größer eingestellt als eine Anzahl von p-Typ-Feldrelaxationsbereichen, die jeweils entlang einer Seite des Zellbereichs von innen nach außen in dem äußeren Randbereich angeordnet sind.
• JP 2003-078138 A beschreibt eine Struktur für die Durchschlagfestigkeit, mit der der äußere Umfangsteil eines Chips flächenmäßig zusammengezogen werden kann. Beispielsweise werden in einem äußeren Umfangsteil, der eine Zelle umgibt, erste bis vierte inselartige p⁺-Bereiche gebildet, die einen Bereich in einem bestimmten Abstandsintervall umgeben. Die p⁺-Bereiche sind bei geraden und unebenen Lagen im Zickzack zueinander angeordnet, so dass ein Abstand in Seitenrichtung eines Chips zwischen Lagen im inselartigen Verunreinigungsbereich hergestellt werden kann maximal V3/2 = 0,866mal so groß ist wie ein Abstand zwischen Schutzringen in einer herkömmlichen Schutzringstruktur.
• DE 10 2005 063 332 A1 beschreibt eine Hochgeschwindigkeitsdiode mit einem Halbleiterkörper, der eine Vorderseite und eine dieser gegenüberliegende Rückseite aufweist und in dem ausgehend von der Rückseite in einer vertikalen Richtung aufeinander folgend eine stark n-dotierte Zone, eine schwach n-dotierte Zone und eine schwach p-dotierte Zone angeordnet sind. Zwischen der schwach n-dotierten Zone und der schwach p-dotierten Zone ist ein pn-Lastübergang ausgebildet. Außerdem weist der Halbleiterkörper eine Anzahl in einer zu der vertikalen Richtung senkrecht verlaufenden lateralen Richtung beabstandet zueinander angeordnete, stark p-dotierte Inseln auf, die sich ausgehend von der der Vorderseite zugewandten Seite der schwach p-dotierten Zone in die schwach p-dotierte Zone hinein erstrecken. In der schwach p-dotierten Zone (6) ist wenigstens eine weitere Zone angeordnet, die von der Rückseite mindestens so weit beabstandet ist wie die am weitesten von der Rückseite beabstandete der stark p-dotierten Inseln, und deren Ladungsträgerlebensdauer gegenüber den angrenzenden Bereichen abgesenkt ist.
• Zusammenfassung der Erfindung
• Technisches Problem
• Um eine Spannungsfestigkeit zu erhöhen, muss allerdings die Anzahl der p-Ringschichten erhöht werden, was eine Zunahme der Chipfläche verursacht. Darüber hinaus wird in einem stark gekrümmten Teil einer äußersten p-Ringschicht ein hohes elektrisches Feld erzeugt, das einen oberen Grenzwert der Spannungsfestigkeit begrenzt und dazu führt, dass die Ausschalt-Durchbruchfestigkeit beeinträchtigt wird.
• Wenn in dem Abschlussgebiet eine p-Schicht vorgesehen ist, ist die Prozesssteuerung schwierig, was zu einem hohen Fehleranteil führt, da ein zulässiger Strahlungsdosisbereich der p-Schicht schmal ist. Wenn die Strahlungsdosis der p-Schicht außerhalb des zulässigen Bereichs liegt, wird auf der Seite des aktiven Gebiets der p-Schicht oder an einem Ende auf der Außenseite ein hohes elektrisches Feld erzeugt, was einen oberen Grenzwert der Spannungsfestigkeit begrenzt. Darüber hinaus erfordert die Ausbildung mehrerer p-Schichten mehrere Photolithographieprozesse und einen Ionenimplantationsschritt, was den Herstellungsprozess verkompliziert und die Produktionskosten erhöht.
• Eine Aufgabe der vorliegenden Erfindung, die gemacht wurde, um die oben beschriebenen Probleme zu lösen, ist die Schaffung einer Halbleitervorrichtung, die eine verringerte Chipfläche aufweist, ohne dass ihre elektrischen Eigenschaften beeinträchtigt sind, deren Ausschalt-Durchbruchfestigkeit verbessert ist, deren zulässiger Bereich der p-Strahlungsdosis verbreitert ist und die durch einfache Herstellungsprozesse hergestellt werden kann.
• Mittel zur Lösung der Probleme
• Die Aufgabe wird gelöst durch ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 1 oder 2. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
• Vorteilhafte Wirkungen der Erfindung
• Die vorliegende Erfindung ermöglicht es, eine Halbleitervorrichtung zu schaffen, die eine verringerte Chipfläche, ohne die elektrischen Eigenschaften zu beeinträchtigen, eine verbesserte Ausschalt-Durchbruchfestigkeit, einen verbreiterten zulässigen Bereich der p-Strahlungsdosis aufweist und die durch einfache Herstellungsprozesse hergestellt werden kann.
• Kurzbeschreibung der Zeichnungen
• 1 ist eine Draufsicht einer Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 1 der vorliegenden Erfindung.
• 2 ist eine Querschnittsansicht entlang I-II in 1.
• 3 ist eine Darstellung, die ein für eine zweidimensionale Simulation der Korrekturkoeffizienten y und M verwendetes Modell zeigt.
• 4 ist eine Darstellung, die eine durch zweidimensionale Simulation berechnete Beziehung zwischen der Gesamtanzahl der Störstellen und einer Spannungsfestigkeit zeigt.
• 5 ist eine Darstellung, die eine Beziehung zwischen den Spannungsfestigkeiten BVCES und der Gesamtzahl der p-Störstellen N, wenn die Bedingungen 2 und 3 erfüllt sind, zeigt.
• 6 ist eine Darstellung, die für die zweidimensionale Simulation des Korrekturkoeffizienten α verwendete Modelle zeigt.
• 7 ist eine Darstellung, die für die zweidimensionale Simulation des Korrekturkoeffizienten α verwendete Modelle zeigt.
• 8 ist eine Darstellung, die eine Beziehung zwischen der Spannungsfestigkeit BV_CES und SandL · num, wenn die Bedingungen 1 und 3 erfüllt sind, zeigt.
• 9 ist eine Darstellung, die eine Beziehung zwischen der Spannungsfestigkeit BV_CES und einem Betrag der Änderung β, wenn die Bedingungen 1 und 2 erfüllt sind, zeigt.
• 10 ist eine Darstellung, die eine Verteilung des elektrischen Felds an einer Oberfläche des Abschlussgebiets (I-II in 2) eines IGBT einer 4500-V-Klasse zeigt.
• 11 ist eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit dem Vergleichsbeispiel 1 zeigt.
• 12 ist eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit dem Vergleichsbeispiel 2 zeigt.
• 13 ist eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit dem Vergleichsbeispiel 3 zeigt.
• 14 ist eine Darstellung, die einen Auswertungsstromlaufplan zeigt, der für ein Auswertungselement der Spannungsfestigkeitseigenschaften verwendet wurde.
• 15 ist eine Darstellung, die Auswertungsergebnisse der Spannungsfestigkeits-Leckstromeigenschaften zeigt.
• 16 ist eine Darstellung, die eine Verteilung des elektrischen Felds an einer Oberfläche des Abschlussgebiets (I-II in 2) zeigt, wenn in einer internen Simulationsanalyse (bei VCE = 4500 V) dieselbe Spannung angelegt wird.
• 17 ist eine Darstellung, die eine Beziehung zwischen einer Spannungsfestigkeit und einer Abweichung der p-Strahlungsdosis zeigt.
• 18 ist eine Darstellung, die eine Auswertungsschaltung zeigt, die für ein Auswertungsexperiment der Ausschalteigenschaften verwendet wurde.
• 19 ist eine Darstellung, die Auswertungsergebnisse der Ausschalteigenschaften zeigt.
• 20 ist eine Darstellung, die eine Beziehung zwischen der Ausschalt-Durchbruchfestigkeit (J_c(Durchbruch)) und VCC zeigt.
• 21 zeigt eine Draufsicht und eine Querschnittansicht einer Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 2 der vorliegenden Erfindung.
• 22 zeigt eine Draufsicht und eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 3 der vorliegenden Erfindung.
• 23 zeigt eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 4 der vorliegenden Erfindung.
• 24 zeigt eine Draufsicht und eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 5 der vorliegenden Erfindung.
• 25 zeigt eine Draufsicht und eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 6 der vorliegenden Erfindung.
• 26 ist eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 7 der vorliegenden Erfindung zeigt.
• 27 ist eine Querschnittsansicht, die eine Änderung der Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 7 der vorliegenden Erfindung zeigt.
• 28 ist eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 8 der vorliegenden Erfindung.
• 29 ist eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 9 der vorliegenden Erfindung zeigt.
• 30 ist eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 10 der vorliegenden Erfindung zeigt.
• 31 zeigt eine Draufsicht und eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 11 der vorliegenden Erfindung.
• 32 zeigt eine Draufsicht und eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 12 der vorliegenden Erfindung.
• Beschreibung von Ausführungsformen
• Anhand der beigefügten Zeichnungen wird eine Halbleitervorrichtung in Übereinstimmung mit Ausführungsformen der vorliegenden Erfindung beschrieben. Gleiche oder einander entsprechende Komponenten tragen dieselben Bezugszeichen und eine doppelte Beschreibung kann weggelassen sein.
• Ausführungsform 1
• 1 ist eine Draufsicht, die eine Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 1 der vorliegenden Erfindung zeigt. Ein Siliciumsubstrat ist mit einem aktiven Gebiet, in dem ein Transistor ausgebildet ist, mit einem Abschlussgebiet, das um das aktive Gebiet gelegen ist, und mit einem Gebiet des Haupt-PN-Übergangs, das sich zwischen beiden Gebieten befindet, versehen. Wenn ein Transistor eingeschaltet ist, fließt ein Hauptstrom durch das aktive Gebiet, während durch das Abschlussgebiet kein Hauptstrom fließt. Wenn eine Vorspannung angelegt ist, während der Transistor ausgeschaltet ist, verläuft in einer Querrichtung der Vorrichtung in dem Abschlussgebiet eine Verarmungsschicht, die eine Spannungsfestigkeit aufrechterhält. Auf diese Weise erhält die Halbleitervorrichtung eine Spannungsfestigkeit gleich oder höher einer Soll-Spannungsfestigkeit aufrecht.
• 2 ist eine Querschnittsansicht entlang I-II in 1. Auf einer N^--Driftschicht 1 sind in dem aktiven Gebiet in dieser Reihenfolge eine N-Schicht 2 und eine p-Emitterschicht 3 vorgesehen. Es sind mehrere Graben-Gates 4 vorgesehen, die die N-Schicht 2 und die p-Emitterschicht 3 durchdringen. In einem Teil der p-Emitterschicht 3 zwischen den mehreren Gräben 4 ist eine P⁺-Kontaktschicht 5 vorgesehen. Eine Emitterelektrode 6 auf dem Siliciumsubstrat ist mit der P⁺-Kontaktschicht 5 verbunden. Die Emitterelektrode 6 ist über einen Zwischenschichtisolierfilm 7 von dem Graben-Gate 4 isoliert. Unter der N^--Driftschicht 1 sind in dieser Reihenfolge eine N-Schicht 8 und eine p-Kollektorschicht 9 vorgesehen. Mit der p-Kollektorschicht 9 ist eine Kollektorelektrode 10 verbunden. Diese Komponenten bilden einen IGBT, der ein Transistor ist.
• In dem Gebiet des Haupt-PN-Übergangs ist auf der N^--Driftschicht 1 eine p-Schicht 11 vorgesehen. Das Abschlussgebiet enthält ein Ringgebiet LNFLR (linear eingeengter Feldbegrenzungsring). In dem Ringgebiet LNFLR sind nacheinander auf der N^--Driftschicht 1 mehrere ringförmige p-Ringschichten 12a bis 12f regelmäßig angeordnet. Auf ihrer Außenumfangsseite ist ein Kanalsperrengebiet vorgesehen. In dem Kanalsperrengebiet ist auf der N^--Driftschicht 1 eine N-Schicht 13 vorgesehen. Mit der N-Schicht 13 ist eine Elektrode 14 verbunden. Die Oberseiten des Gebiets des Haupt-PN-Übergangs und des Abschlussgebiets sind mit Isolierfilmen 15 und 16 bedeckt.
• Eine Begrenzung zwischen dem Gebiet des Haupt-PN-Übergangs und dem aktiven Gebiet ist ein Ende der äußersten P⁺-Kontaktschicht 5 in dem aktiven Gebiet auf der Seite des Gebiets des Haupt-PN-Übergangs. Eine Begrenzung zwischen dem Gebiet des Haupt-PN-Übergangs und dem Abschlussgebiet ist ein Ende der p-Schicht 11 auf der Seite des Abschlussgebiets.
• Das Ringgebiet LNFLR ist in mehrere Einheiten aufgeteilt, die mehrere ringförmige p-Ringschichten 12a bis 12f enthalten, wobei eine Breite SandL jeder Einheit konstant ist. Unter der Annahme, dass N die Gesamtzahl ionisierter p-Störstellen in dem Ringgebiet LNFLR ist, BV [V] eine Soll-Spannungsfestigkeit ist, SandL [pm] eine Breite jeder Einheit ist und num die Anzahl der mehreren Einheiten ist, sind die folgenden Bedingungen erfüllt: $$\text{N}\ge {\left(\text{M}\cdot \text{BV}\right)}^{\mathrm{\gamma }},\text{M}={10}^4{\text{ bis 10}}^5,\mathrm{\gamma }=\mathrm{0,55}\text{ bis 1}\text{,95}$$

  

  $$\text{SandL}\cdot \text{num}\cdot \text{Ecri}\ge \text{2}\cdot \mathrm{\alpha }\cdot \text{BV}\text{,}$$

  

  $$\text{Ecri}=\mathrm{2,0}\text{ bis 3}\text{,0}\cdot {\text{10}}^5\left[\text{V/cm}\right],\mathrm{\alpha }={10}^0{\text{ bis 10}}^1$$

  
• Die Breiten der p-Ringschichten 12a bis 12f der mehreren Einheiten nehmen in Richtung der Außenseite des Abschlussgebiets linear ab (Bedingung 3). Der Betrag ihrer Änderung β ist $$0<\mathrm{\beta }\le \mathrm{1,5.}$$

  
• Die Bedingung 1 ist eine Bedingung der Gesamtzahl der p-Störstellen N, die notwendig sind, um die Soll-Spannungsfestigkeit BV zu erfüllen. Da eine Halbleitervorrichtung in einer Spannungsfestigkeitsbetriebsart als ein Kondensator anzusehen ist, ist die Kapazität C wegen der Beziehung C = Q/V = qN/V konstant (falls die Vorrichtungsstruktur konstant ist), sodass zwischen einer Spannungsfestigkeit BV_CES und der Gesamtzahl der p-Störstellen N eine lineare Abhängigkeit besteht. Die Korrekturkoeffizienten y und M sollen Einflüsse des Materials und zwei- oder dreidimensionaler Effekte und des Vorrichtungsentwurfs (Vorrichtungsform, Ausbildung einer Diffusionsschicht oder dergleichen) korrigieren und werden unter Verwendung von Vorrichtungssimulationssoftware gewonnen. Es wird hier ein Fall einer zweidimensionalen Simulation beschrieben.
• 3 ist eine Darstellung, die ein für eine zweidimensionale Simulation der Korrekturkoeffizienten y und M verwendetes Modell zeigt. Zunächst wird das Modell in 3 aufgestellt. Die Grö-ßen und eine Störstellenverteilung von Teilen abgesehen von der p-Ringschicht 12 sind an einen realen Chip angepasst. Die p-Ringschicht 12 und die Einheit, in der die p-Ringschicht 12 enthalten ist, können irgendeine Breite aufweisen. N als die Gesamtzahl der Störstellen der p-Ringschicht 12 (= Strahlungsdosis · Breite der p-Ringschicht 12) ist unter Verwendung dieses Modells aufgeteilt. Durch eine Simulation wird eine Spannungsfestigkeit unter einer Bedingung jeder Gesamtzahl von Störstellen N berechnet. 4 veranschaulicht eine durch zweidimensionale Simulation berechnete Beziehung zwischen der Gesamtzahl der Störstellen und einer Spannungsfestigkeit. Die Korrekturkoeffizienten y und M werden aus Daten gewonnen, in denen die Spannungsfestigkeit BV und die Gesamtzahl der Störstellen N in Übereinstimmung mit N = (M · BV)^γ eine positive Beziehung aufweisen.
• 5 ist eine Darstellung, die eine Beziehung zwischen der Spannungsfestigkeit BV_CES und der Gesamtzahl der p-Störstellen N zeigt, wenn die Bedingungen 2 und 3 erfüllt sind. Die vertikale Achse zeigt einen durch Normieren der Spannungsfestigkeit BV_CES unter Verwendung einer Soll-Spannungsfestigkeit BV in jeder Spannungsfestigkeitsklasse als eine Referenz erhaltenen Wert. Die horizontale Achse zeigt einen durch Normieren der Gesamtzahl der p-Störstellen N erhaltenen Wert, wobei ein Referenzwert N₀ der Normierung als N₀ = (M · BV)^γ berechnet wird. Falls die normierte Gesamtzahl der p-Störstellen N im Ergebnis der Berechnung 1 oder größer wird, wird die normierte Spannungsfestigkeit BV_CES 1 oder größer. Somit ist bestätigt worden, dass die Soll-Spannungsfestigkeit BV erzielt werden kann, wenn die Bedingungen 2 und 3 erfüllt sind und wenn ferner die Bedingung 1 erfüllt ist.
• Die Bedingung 2 ist eine Bedingung für die Breite SandL einer Einheit und die Anzahl der Einheiten num, die für jede Einheit notwendig sind, um die Spannungsfestigkeit gleichmäßig aufzuteilen. Eindimensional betrachtet wird die Spannungsfestigkeit wegen einer Beziehung E(×) = dV/dx maximal, wenn dE/dx = 0 ist, d. h., wenn E(×) und die Breite konstant sind. Im Ergebnis gilt im Fall eines eindimensionalen PN-Stufenübergangs (plötzlichen PN-Übergangs) 1/2 · E_cric · SandL = BV/num.
• Der Korrekturkoeffizient α in der Bedingung 2 soll Einflüsse zwei- oder dreidimensionaler Effekte und des Vorrichtungsentwurfs (der Form oder dergleichen) korrigieren und wird unter Verwendung von Vorrichtungssimulationssoftware gewonnen. Es wird hier ein Fall einer zweidimensionalen Simulation beschrieben.
• 6 und 7 sind Darstellungen, die Modelle zeigen, die für die zweidimensionale Simulation des Korrekturkoeffizienten α verwendet werden. Zunächst werden die Modelle in 6 und 7 aufgestellt. 6 zeigt ein eindimensionales PN-Stufenübergangsmodell. 7 zeigt ein Modell eines zylindrischen Übergangs mit einer Gaußschen Verteilung, wobei diese Störstellenverteilung an die eines realen Chips angepasst ist. Unter Verwendung der Modelle in 6 und 7 wird eine Spannungsfestigkeit berechnet. Diese Daten werden in α = (BV in 7)/(BV in 6) eingegeben, um den Korrekturkoeffizienten α zu gewinnen.
• 8 zeigt eine Darst5ellung einer Beziehung zwischen der Spannungsfestigkeit BV_CES und SandL · num, wenn die Bedingungen 1 und 3 erfüllt sind. Die vertikale Achse zeigt einen durch Normieren der Spannungsfestigkeit BV_CES unter Verwendung der Soll-Spannungsfestigkeit BV jeder Spannungsfestigkeitsklasse als eine Referenz erhaltenen Wert. Die horizontale Achse zeigt einen durch Normieren von SandL · num erhaltenen Wert, wobei ein Referenzwert der Normierung (SandL · num)₀ durch (SandL · num) ₀ · Ecri = 2 · α · BV berechnet wird. Falls das normierte SandL · num im Ergebnis der Berechnung 1 oder größer ist, wird die normierte Spannungsfestigkeit BV_CES 1 oder größer. Somit ist bestätigt worden, dass die Soll-Spannungsfestigkeit BV erreicht werden kann, wenn die Bedingungen 1 und 3 erfüllt sind und wenn ferner die Bedingung 2 erfüllt ist.
• Die Bedingung 3 betrifft eine Breite des p-Gebiets innerhalb der Einheit, die notwendig ist, um die Soll-Spannungsfestigkeit BV zu erfüllen. 9 ist die Darstellung, die eine Beziehung zwischen der Spannungsfestigkeit BV_CES und einem Betrag der Änderung β zeigt, wenn die Bedingungen 1 und 2 erfüllt sind. Die vertikale Achse zeigt einen durch Normieren der Spannungsfestigkeit BV_CES unter Verwendung der Soll-Spannungsfestigkeit BV jeder Spannungsfestigkeitsklasse als eine Referenz erhaltenen Wert. 10 ist eine Darstellung, die eine Verteilung des elektrischen Felds an einer Oberfläche des Abschlussgebiets (I-II in 2) eines IGBT einer 4500-V-Klasse zeigt. β0 ist ein Optimalwert von β, β1 ist ein kleinerer Wert als der Optimalwert und β2 ist ein größerer Wert als der Optimalwert. Die horizontale Achse zeigt einen durch Normieren einer Entfernung unter Verwendung einer Breite des Abschlussgebiets als eine Referenz erhaltenen Wert. Wenn β = β1 ist, ist ein elektrisches Feld an der Abschlussseite konzentriert, und wenn β = β2 ist, ist das elektrische Feld auf der Seite des aktiven Gebiets konzentriert. Somit muss β auf 0 bis 1,5 eingestellt werden, um das elektrische Feld in der Mitte des Abschlussgebiets zu konzentrieren, damit die Soll-Spannungsfestigkeit BV überstiegen wird. Tabelle 1 zeigt einen zulässigen Bereich von β. [Tabelle 1]

  Spannungsfestigkeitsklasse	zulässiger Bereich von β
  600 V	0,0 bis 0,6
  1200 V	0,1 bis 0,9
  1700 V	0,1 bis 1,1
  2500 V	0,1 bis 1,3
  3300 V	0,1 bis 1,4
  4500 V	0,1 bis 1,5
  6500 V	0,2 bis 1,5

• Nachfolgend werden Wirkungen der vorliegenden Ausführungsform im Vergleich mit Vergleichsbeispielen beschrieben. 11 ist eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit einem Vergleichsbeispiel 1 zeigt. In dem Abschlussgebiet sind mehrere p-Ringschichten 17a bis 17n vorgesehen. Eine Konzentration, eine Tiefe, die Anzahl oder dergleichen der p-Ringschichten 17a bis 17n sind Entwurfsparameter, die in Abhängigkeit von einer aufrechtzuerhaltenden Spannungsfestigkeit variieren. Das elektrische Feld in der horizontalen Richtung ist durch Abschnitte der N-Driftschicht 1 zwischen den mehreren p-Ringschichten 17a bis 17n in Intervalle geteilt. Allerdings nimmt die Chipfläche zu, da die Anzahl der mehreren p-Ringschichten 17a bis 17n erhöht werden muss, um die Spannungsfestigkeit zu erhöhen. Darüber hinaus wird in der äußersten p-Ringschicht 17n mit einer hohen Krümmung ein hohes elektrisches Feld erzeugt, das einen oberen Grenzwert der Spannungsfestigkeit begrenzt, was dazu führt, dass die Ausschalt-Durchbruchfestigkeit beeinträchtigt wird.
• 12 ist eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit dem Vergleichsbeispiel 2 zeigt. In dem Abschlussgebiet ist eine p-Schicht 18 vorgesehen. Eine Konzentration, eine Tiefe oder dergleichen der p-Schicht 18 sind Entwurfsparameter, die in Abhängigkeit von einer aufrechtzuerhaltenden Spannungsfestigkeit variieren. Eine Oberflächenkonzentration der p-Schicht 18 nimmt in Richtung der Außenseite des Abschlussgebiets ab. Da der zulässige Strahlungsdosisbereich der p-Schicht 18 schmal ist, ist die Prozesssteuerung allerdings schwierig, was zu einer hohen Fehlerrate führt. Wenn die Strahlungsdosis der p-Schicht 18 außerhalb des zulässigen Bereichs liegt, wird auf der Seite des aktiven Gebiets der p-Schicht 18 oder an einem Ende der Außenseite ein hohes elektrisches Feld erzeugt, was einen oberen Grenzwert der Spannungsfestigkeit begrenzt.
• 13 ist eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit dem Vergleichsbeispiel 3 zeigt. In dem Abschlussgebiet sind mehrere p-Schichten 18a und 18b vorgesehen. Eine Konzentration, eine Tiefe oder dergleichen der p-Schichten 18a und 18b sind Entwurfsparameter, die in Abhängigkeit von einer aufrechtzuerhaltenden Spannungsfestigkeit variieren. Die Oberflächenkonzentrationen der p-Schichten 18a und 18b nehmen in Richtung der Außenseite des Abschlussgebiets ab und die Tiefen nehmen in Richtung der Außenseite des Abschlussgebiets ebenfalls ab. Um diese p-Schichten 18a und 18b auszubilden, sind mehrere Photolithographieprozesse und ein Ionenimplantationsschritt notwendig, was den Herstellungsprozess verkompliziert und die Produktkosten erhöht.
• 14 ist ein Stromlaufplan, der einen Auswertungsstromlaufplan zeigt, der für ein Auswertungsexperiment der Spannungsfestigkeitseigenschaften verwendet wird. Es wird eine Vorrichtung mit einer IGBT-Struktur mit einer Spannungsfestigkeit von 4500 V verwendet. Als Auswertungsbedingungen ist Vcc 4500 V, ist VGE 0 V, ist eine Temperatur 398 K und ist eine Gleichstrombetriebsart verwendet. Unter diesen Auswertungsbedingungen wurden die Spannungsfestigkeits-Leckstromeigenschaften ausgewertet. 15 zeigt Auswertungsergebnisse der Spannungsfestigkeits-Leckstromeigenschaften. Der Leckstrom J_CES (bei 4500 V) in der Ausführungsform 1 hat im Vergleich zum Vergleichsbeispiel 1 um 90 % abgenommen.
• 16 ist eine Darstellung, die eine Verteilung des elektrischen Felds an einer Oberfläche des Abschlussgebiets (I-II in 2) zeigt, wenn in einer internen Simulationsanalyse (bei VCE = 4500 V) dieselbe Spannung angelegt wird. Die Breite des Abschlussgebiets in der Ausführungsform 1 kann im Vergleich zum Vergleichsbeispiel 1 um 50 % verringert sein. Das elektrische Feld an der Oberfläche in dem Abschlussgebiet kann unterdrückt werden, wodurch ein durch ein hohes elektrisches Feld verursachter Driftstrom verringert wird und eine lokale Stoßionisation unterdrückt wird.
• 17 ist eine Darstellung, die eine Beziehung zwischen einer Spannungsfestigkeit und einer Abweichung der p-Strahlungsdosis zeigt. Es ist eine Vorrichtung mit einer IGBT-Struktur mit einer Spannungsfestigkeit von 4500 V verwendet. Die vertikale Achse zeigt einen durch Normieren der Spannungsfestigkeit BV_CES unter Verwendung einer Soll-Spannungsfestigkeit BV als eine Referenz erhaltenen Wert. Die horizontale Achse zeigt einen Abweichungsverhältniswert der Strahlungsdosis. Der zulässige Strahlungsdosisbereich ist in den Ausführungsformen 2 bis 6, 8 bis 12 > Ausführungsform 7 > Ausführungsform 1 > Vergleichsbeispiel 2. Somit kann der zulässige Bereich der p-Strahlungsdosis in der vorliegenden Ausführungsform im Vergleich zum Vergleichsbeispiel 2 erweitert sein.
• 18 ist eine Darstellung, die eine für ein Auswertungsexperiment der Ausschalteigenschaften verwendete Auswertungsschaltung zeigt. Es ist eine Vorrichtung mit einer IGBT-Struktur mit einer Spannungsfestigkeit von 4500 V verwendet. Als Auswertungsbedingungen ist Vcc 2800 V, ist Ls = 2,47 µH, ist die Temperatur 398 K und ist JC 56 A/cm². Die Ausschalteigenschaften werden unter diesen Auswertungsbedingungen ausgewertet. 19 zeigt Auswertungsergebnisse der Ausschalteigenschaften. Die Temperatur beträgt 398 K. Ein Ausschaltverlust ist im Wesentlichen konstant, die Breite des Abschlussgebiets nimmt ab und die Anzahl der Löcher von dem Abschlussgebiet während der Ausschaltoperation nimmt in der Ausführungsform 1 im Vergleich zum Vergleichsbeispiel 1 ab. Aus diesem Grund kann ein Schwanzstrom verringert werden.
• 20 ist eine Darstellung, die eine Beziehung zwischen der Ausschalt-Durchbruchfestigkeit (J_c (Durchbruch)) und V_cc zeigt. Es ist eine Vorrichtung mit einer IGBT-Struktur mit einer Spannungsfestigkeit von 4500 V verwendet. Mit einer Streuung/Vereinheitlichung einer Verteilung des elektrischen Felds in dem Abschlussgebiet nimmt J_c (Durchbruch) bei V_cc = 3600 V zu und verbessert sich die Ausschalt-Durchbruchfestigkeit in der Ausführungsform 1 im Vergleich zum Vergleichsbeispiel 1. Darüber hinaus ist eine Krümmung des PN-Übergangs in der p-Ringschicht verringert, sodass sich die Ausschalt-Durchbruchfestigkeit in den Ausführungsformen 4 bis 6, 10 und 12 weiter verbessert.
• Somit kann in der vorliegenden Ausführungsform die Chipfläche verringert werden, die Ausschalt-Durchbruchfestigkeit verbessert werden und der zulässige Bereich der p-Strahlungsdosis verbreitert werden, ohne die elektrischen Charakteristiken (Durchlassspannung, Sperrspannung, Ausschaltverlust, Kurzschlusswiderstand oder dergleichen) zu beeinträchtigen. Da mehrere p-Ringschichten 12a bis 12f zusammen ausgebildet werden können, können diese darüber hinaus in einfachen Herstellungsprozessen hergestellt werden.
• Ausführungsform 2
• 21 zeigt eine Draufsicht und eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 2 der vorliegenden Erfindung zeigen. Die Ausführungsform 2 unterscheidet sich von der Ausführungsform 1 in Bezug auf die Struktur der p-Ringschichten 12a bis 12f, wobei die p-Ringschichten 12a bis 12f mehrere Streifenstrukturen 19 enthalten, die in einer Draufsicht regelmäßig angeordnet sind. Ein elektrisches Feld ist an einer Begrenzung jeder Streifenstruktur 19 in den p-Ringschichten 12a bis 12f konzentriert. Da die Verteilung des elektrischen Felds aufgeteilt wird, indem umfassend von der Wirkung des Feldbegrenzungsrings Gebrauch gemacht wird, können hohe lokale elektrische Felder unterdrückt werden. Da eine Spannungsfestigkeit auf die Begrenzung der Streifenstruktur 19 aufgeteilt ist, verläuft die Verarmungsschicht darüber hinaus nicht bis ins Innere der Streifenstruktur 19. Dadurch kann die vollständige Verarmung von Störstellen in der Streifenstruktur 19 verhindert werden und die Abhängigkeit der Spannungsfestigkeit von der Strahlungsdosis der p-Störstellen in dem Ringgebiet LNFLR verringert werden.
• Ausführungsform 3
• 22 zeigt eine Draufsicht und eine Querschnittansicht, die eine Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 3 der vorliegenden Erfindung zeigen. Die Ausführungsform 3 unterscheidet sich von der Ausführungsform 1 in Bezug auf die Strukturen der p-Ringschichten 12a bis 12f, wobei die p-Ringschichten 12a bis 12f mehrere punktierte Strukturen 20 enthalten, die in einer Draufsicht regelmäßig angeordnet sind. Ein elektrisches Feld ist an einer Begrenzung jeder punktierten Struktur 20 in den p-Ringschichten 12a bis 12f konzentriert. Da die Verteilung des elektrischen Felds aufgeteilt ist, indem umfassend von der Wirkung des Feldbegrenzungsrings Gebrauch gemacht wird, können hohe lokale elektrische Felder unterdrückt werden. Da eine Spannungsfestigkeit auf die Begrenzung der punktierten Struktur 20 aufgeteilt ist, verläuft die Verarmungsschicht darüber hinaus nicht ins Innere der punktierten Struktur 20. Dadurch kann die vollständige Verarmung von Störstellen in der punktierten Struktur 20 verhindert werden und die Abhängigkeit der Spannungsfestigkeit von der Strahlungsdosis der p-Störstellen in dem Ringgebiet LNFLR verringert werden. Es wird angemerkt, dass die punktierte Struktur 20 in der vorliegenden Ausführungsform quadratisch ist, wobei ihre Form aber darauf nicht beschränkt ist.
• Ausführungsform 4
• 23 ist eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 4 der vorliegenden Erfindung zeigt. Zusätzlich zu der Konfiguration der Ausführungsform 1 ist eine p-Schicht 21 vorgesehen, die sich wenigstens mit einem Teil des Ringgebiets LNFLR in dem Abschlussgebiet überlappt. Eine Oberflächenkonzentration der p-Schicht 21 ist kleiner als eine Oberflächenkonzentration der p-Ringschichten 12a bis 12f. Eine Tiefe d2 der p-Schicht 21 ist größer als eine Tiefe d1 der p-Ringschichten 12a bis 12f.
• Unter der Annahme, dass die Anzahl der p-Störstellen in den p-Ringschichten 12a bis 12f in dem Ringgebiet LNFLR N1 ist und die Anzahl der p-Störstellen in der p-Schicht 21 N2 ist, ist die folgende Bedingung erfüllt: $$\text{N1}+\text{N2}\ge {\left(\text{M}\cdot \text{BV}\right)}^{\mathrm{\gamma }},\text{M}={10}^4{\text{ bis 10}}^5,\mathrm{\gamma }=\mathrm{0,55}\text{ bis 1}\text{,95}\text{.}$$

  
• In der vorliegenden Ausführungsform ist ein spannungsführender Teil ein äußerster Umfang der p-Schicht 21 mit einer niedrigen PN-Krümmung oder eine Begrenzung der p-Ringschichten 12a bis 12f in dem Ringgebiet LNFLR. Aus diesem Grund kann die Konzentration des elektrischen Felds verringert/verteilt werden. Im Ergebnis kann die Ausschalt-Durchbruchfestigkeit weiter verbessert werden und das elektrische Oberflächenfeld verringert werden.
• Ausführungsform 5
• 24 zeigt eine Draufsicht und eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 5 der vorliegenden Erfindung zeigen. Die vorliegende Ausführungsform ist mit Merkmalen beider Ausführungsformen 2 und 4 versehen und kann die Wirkungen beider Ausführungsformen erzielen.
• Ausführungsform 6
• 25 zeigt eine Draufsicht und eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 6 der vorliegenden Erfindung zeigen. Die vorliegende Ausführungsform ist mit Merkmalen beider Ausführungsformen 3 und 4 versehen und kann die Wirkungen beider Ausführungsformen erzielen.
• Ausführungsform 7
• 26 ist eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 7 der vorliegenden Erfindung zeigt. Anders als die Ausführungsform 1 enthält das Abschlussgebiet mehrere Ringgebiete LNFLR1 und LNFLR2. In diesen Ringgebieten sind mehrere ringförmige p-Ringschichten 12a bis 12f nacheinander regelmäßig angeordnet. Jedes Ringgebiet ist in mehrere Einheiten aufgeteilt, die die mehreren ringförmigen p-Ringschichten 12a bis 12f enthalten. Die Breite jeder Einheit ist innerhalb desselben Ringgebiets konstant. Allerdings weisen die Ringgebiete LNFLR1 und LNFLR2 voneinander verschiedene Breiten Sand1 und Sand2 der Einheit auf.
• Wenn angenommen wird, dass N(i) die Gesamtzahl der p-Störstellen in einem i-ten Ringgebiet von dem aktiven Gebiet nach außen unter den mehreren Ringgebieten ist, BV [V] die Soll-Spannungsfestigkeit ist, BV(i) [V] die durch das i-te Ringgebiet LNFLR unterstützte Spannungsfestigkeit ist, LNFLR SandL(i) [pm] die Breite jeder Einheit des i-ten Ringgebiets ist und LNFLR num(i) die Anzahl der Einheiten in dem i-ten Ringgebiet ist, sind die folgenden Beziehungen erfüllt: $$\text{N}\left(\text{i}\right)\ge {\left(\text{M}\cdot \text{BV}\left(\text{i}\right)\right)}^{\mathrm{\gamma }},\text{M}={10}^4{\text{ bis 10}}^5,\mathrm{\gamma =}\mathrm{0,55}\text{ bis 1}\text{,95}$$

  

  $$\mathrm{\Sigma }\left[\text{Sand}\left(\text{i}\right)\cdot \text{num}\left(\text{i}\right)\cdot \text{Emax}\left(\text{i}\right)\right]\ge 2\cdot \mathrm{\alpha }\cdot \text{BV}$$

  

  $$\text{BV}=\mathrm{\Sigma }\text{BV}\left(\text{i}\right),\text{Emax}\left(\text{i}\right)\le \text{Ecri}\text{,}$$

  

  $$\text{Ecri}=\mathrm{2,0}\text{ bis 3}\text{,0}\cdot {\text{10}}^5\left[\text{V/cm}\right],\mathrm{\alpha }={10}^0{\text{ bis 10}}^1,$$

  

  $$\mathrm{\beta }\left(\text{i}+1\right)>\mathrm{\beta }\left(\text{i}\right).$$

  
• In den Ringgebieten LNFLR1 und LNFLR2 nehmen die Breiten SandL1 und SandL2 der p-Ringschichten 12a bis 12f der mehreren Einheiten in Richtung der Außenseite des Abschlussgebiets linear ab. Eine Änderungsrate β1 in dem Ringgebiet LNLFR1 und eine Änderungsrate β2 in dem Ringgebiet LNFLR2 erfüllen β2 > β1 > 0.
• Die Bedeutungen der obigen Bedingungen sind ähnlich jenen der Bedingungen 1 bis 3 in der Ausführungsform 1. In der vorliegenden Ausführungsform wird das Abschlussgebiet schrittweise entworfen und eine LNFLR-Struktur in jedem Teil in Übereinstimmung mit der oben beschriebenen Regel gebildet. Dadurch kann eine Verteilung des elektrischen Felds gleichförmiger als in der Ausführungsform 1 gebildet werden und dadurch der zulässige Prozessbereich weiter erweitert werden.
• 27 ist eine Querschnittsansicht, die eine Abwandlung der Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 7 der vorliegenden Erfindung zeigte. In dieser Abwandlung ist die Änderungsrate β2 > β1 = 0. Auch in diesem Fall können ähnliche Wirkungen erzielt werden.
• Ausführungsform 8
• 28 ist eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 8 der vorliegenden Erfindung. Die Ausführungsform 8 unterscheidet sich von der Ausführungsform 7 in Bezug auf die Struktur der p-Ringschichten 12a bis 12f, wobei die p-Ringschichten 12a bis 12f mehrere Streifenstrukturen 19 aufweisen, die in einer Draufsicht regelmäßig angeordnet sind. Dadurch kann die Abhängigkeit der Spannungsfestigkeit von der Strahlungsdosis der p-Störstellen innerhalb des Ringgebiets LNFLR wie im Fall der Ausführungsform 2 verringert werden.
• Ausführungsform 9
• 29 ist eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 9 der vorliegenden Erfindung zeigt. Die Ausführungsform 9 unterscheidet sich von der Ausführungsform 7 in Bezug auf die Struktur der p-Ringschichten 12a bis 12f, wobei die p-Ringschichten 12a bis 12f mehrere punktierte Strukturen 20 aufweisen, die in eine Draufsicht regelmäßig angeordnet sind. Dadurch kann die Abhängigkeit der Spannungsfestigkeit von der Strahlungsdosis der p-Störstellen innerhalb des Ringgebiets LNFLR wie im Fall der Ausführungsform 3 verringert werden.
• Ausführungsform 10
• 30 ist eine Querschnittsansicht, die eine Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 10 der vorliegenden Erfindung zeigt. Außer der Konfiguration aus Ausführungsform 7 ist in dem Abschlussgebiet eine p-Schicht 21 vorgesehen, die sich mit dem Ringgebiet LNFLR wenigstens teilweise überlappt. Die Oberflächenkonzentration der p-Schicht 21 ist kleiner als die Oberflächenkonzentration der p-Ringschichten 12a bis 12f. Die Tiefe der p-Schicht 21 ist größer als die Tiefe der p-Ringschichten 12a bis 12f.
• Wenn angenommen wird, dass die Anzahl der p-Störstellen in den p-Ringschichten 12a bis 12f in dem Ringgebiet LNFLR N1 ist und die Anzahl der p-Störstellen in der p-Schicht 21 N2 ist, ist die folgende Bedingung erfüllt: $$\text{N}1+\text{N}2\ge {\left(\text{M}\cdot \text{BV}\right)}^{\mathrm{\gamma }},\text{ M}={10}^4{\text{ bis 10}}^5,\mathrm{\gamma }=\mathrm{0,55}\text{ bis }\mathrm{1,95}$$

  
• In der vorliegenden Ausführungsform bildet ein spannungsführender Abschnitt den äußersten Umfang der p-Schicht 21 mit einer niedrigen PN-Krümmung oder eine Begrenzung der p-Ringschichten 12a bis 12f in dem Ringgebiet LNFLR. Aus diesem Grund kann die Konzentration eines elektrischen Felds verringert/verteilt werden. Im Ergebnis kann die Ausschalt-Durchbruchfestigkeit weiter verbessert werden und das elektrische Oberflächenfeld verringert werden.
• Ausführungsform 11
• 31 zeigt eine Draufsicht und eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 11 der vorliegenden Erfindung. Die vorliegende Ausführungsform ist mit Merkmalen beider Ausführungsformen 8 und 10 versehen und kann die Wirkungen beider Ausführungsformen erzielen.
• Ausführungsform 12
• 32 zeigt eine Draufsicht und eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform 12 der vorliegenden Erfindung. Die vorliegende Ausführungsform ist mit den Merkmalen beider Ausführungsformen 9 und 10 versehen und kann die Wirkungen beider Ausführungsformen erzielen.
• In den oben beschriebenen Ausführungsformen 1 bis 12 ist die Halbleitervorrichtungen einer hohen Spannungsfestigkeitsklasse von 4500 V beschrieben, wobei die vorliegende Erfindung aber unabhängig von der Spannungsfestigkeitsklasse anwendbar ist. Außerdem ist in den obigen Ausführungsformen ein Fall beschrieben worden, dass der Transistor in dem aktiven Gebiet ein IGBT mit einer Graben-Gate-Struktur ist, wobei die vorliegende Erfindung aber ebenfalls auf einen IGBT oder auf eine Diode mit einer planaren Gate-Struktur anwendbar ist.
• Beschreibung der Bezugszeichen

12a-12f

p-Ringschicht,

19

Streifenstruktur,

20

punktierte Struktur,

21

p-Schicht.

Claims (5)

1. Ein Verfahren zum Herstellen einer Halbleitervorrichtung, die eine Spannungsfestigkeit gleich oder größer einer Soll-Spannungsfestigkeit aufrechterhält, wobei ein Siliziumsubstrat mit einem aktiven Gebiet, in dem ein Transistor gebildet ist, und mit einem Abschlussgebiet, das um das aktive Gebiet gelegen ist, versehen ist, wobei ein Hauptstrom durch das aktive Gebiet fließt aber kein Hauptstrom durch das Abschlussgebiet fließ, wenn der Transistor eingeschaltet ist, und eine Verarmungsschicht in einer Querrichtung der Halbleitervorrichtung in dem Abschlussgebiet verläuft und eine Spannungsfestigkeit aufrecht erhält, wenn eine Vorspannung angelegt ist, während der Transistor ausgeschaltet ist, wobei das Verfahren enthält: Bilden des Transistors in dem aktiven Gebiet und Bilden eines Ringgebiets (LNFLR) in dem Abschlussgebiet, wobei in dem Ringgebiet (LNFLR) mehrere ringförmige P-Ringschichten (12a-12f) regelmäßig angeordnet sind, das Ringgebiet (LNFLR) in mehrere Einheiten aufgeteilt ist, die jeweils die mehreren P-Ringschichten (12a-12f) enthalten, eine Breite jeder Einheit konstant ist, N eine Gesamtzahl der P-Störstellen in dem Ringgebiet (LNFLR) ist, BV [V] die Soll-Spannungsfestigkeit ist, SandL [µm] eine Breite jeder Einheit ist und num die Anzahl der mehreren Einheiten ist, wobei die folgenden Beziehungen erfüllt sind: $$\text{N}\ge {\left(\text{M}\cdot \text{BV}\right)}^{\mathrm{\gamma }},\text{ M}={10}^4\text{ bis }{10}^5,\mathrm{\gamma }=\mathrm{0,55}\text{ bis }\mathrm{1,95}$$

   

   $$\text{SandL}\cdot \text{num}\cdot \text{Ecri}\ge 2\cdot \mathrm{\alpha }\cdot \text{BV},$$

   

   $$\text{Ecri}=\mathrm{2,0}\text{ bis }\mathrm{3,0}\cdot {10}^5\left[\text{V}/\text{cm}\right],\mathrm{\alpha }={10}^0\text{ bis }{10}^1$$

   

   und die Breiten der P-Ringschichten (12a-12f) der mehreren Einheiten in Richtung einer Außenseite des Abschlussgebiets linear abnehmen.
2. Ein Verfahren zum Herstellen einer Halbleitervorrichtung, die eine Spannungsfestigkeit gleich oder größer einer Soll-Spannungsfestigkeit aufrechterhält, wobei ein Siliziumsubstrat mit einem aktiven Gebiet, in dem ein Transistor gebildet ist, und mit einem Abschlussgebiet, das um das aktive Gebiet gelegen ist, versehen ist, wobei ein Hauptstrom durch das aktive Gebiet fließt aber kein Hauptstrom durch das Abschlussgebiet fließ, wenn der Transistor eingeschaltet ist, und eine Verarmungsschicht in einer Querrichtung der Halbleitervorrichtung in dem Abschlussgebiet verläuft und eine Spannungsfestigkeit aufrecht erhält, wenn eine Vorspannung angelegt ist, während der Transistor ausgeschaltet ist, wobei das Verfahren enthält Bilden des Transistors in dem aktiven Gebiet und Bilden mehrerer Ringgebiete (LNFLR1, LNFLR2) in dem Abschlussgebiet, wobei in jedem Ringgebiet (LNFLR1, LNFLR2) mehrere ringförmige P-Ringschichten (12a-12f) regelmäßig angeordnet sind, jedes Ringgebiet (LNFLR1, LNFLR2) in mehrere Einheiten aufgeteilt ist, die jeweils die mehreren P-Ringschichten (12a-12f) enthalten, eine Breite jeder Einheit innerhalb desselben Ringgebiets (LNFLR1, LNFLR2) konstant ist, N(i) eine Gesamtzahl der P-Störstellen in einem i-ten Ringgebiet (LNFLR1, LNFLR2) unter den mehreren Ringgebieten (LNFLR1, LNFLR2) ist, BV [V] die Soll-Spannungsfestigkeit ist, BV(i) [V] eine durch das i-te Ringgebiet (LNFLR1, LNFLR2) unterstützte Spannungsfestigkeit ist, SandL(i) [µm] die Breite jeder Einheit des i-ten Ringgebiets (LNFLR1, LNFLR2) ist und num(i) die Anzahl der mehreren Einheiten in dem i-ten Ringgebiet (LNFLR1, LNFLR2) ist, wobei die folgenden Beziehungen erfüllt sind: $$\text{N}\left(\text{i}\right)\ge {\left(\text{M}\cdot \text{BV}\left(\text{i}\right)\right)}^{\mathrm{\gamma }},\text{ M}={10}^4\text{ bis }{10}^5,\mathrm{\gamma }=\mathrm{0,55}\text{ bis }\mathrm{1,95}$$

   

   $${\displaystyle \sum \left[\text{SandL}\left(\text{i}\right)\cdot \text{num}\left(\text{i}\right)\cdot \text{Emax}\left(\text{i}\right)\right]\ge 2\cdot \mathrm{\alpha }\cdot \text{BV}}$$

   

   $$\text{BV}={\displaystyle \sum \text{BV}\left(\text{i}\right)},\text{ Emax}\left(\text{i}\right)\le \text{Ecri}\text{,}$$

   

   $$\text{Ecri}=\mathrm{2,0}\text{ bis }\mathrm{3,0}\cdot {10}^5\left[\text{V}/\text{cm}\right],\mathrm{\alpha }={10}^0\text{ bis }{10}^1,$$

   

   und die Breiten der P-Ringschichten (12a-12f) der mehreren Einheiten in Richtung einer Außenseite des Abschlussgebiets linear abnehmen.
3. Das Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die P-Ringschichten (12a-12f) mehrere Streifenstrukturen (19) enthalten, die in einer Draufsicht regelmäßig angeordnet sind.
4. Das Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die P-Ringschichten (12a-12f) mehrere punktierte Strukturen (20) enthalten, die in einer Draufsicht regelmäßig angeordnet sind.
5. Das Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, ferner enthalten das Bilden einer P-Schicht (21), die sich wenigstens mit einem Teil des Ringgebiets (LNFLR, LNFLR1, LNFLR2) überlappt, in dem Abschlussgebiet, wobei eine Oberflächenkonzentration der P-Schicht (21) kleiner als eine Oberflächenkonzentration der P-Ringschichten (12a-12f) ist, und eine Tiefe der P-Schicht (21) größer als eine Tiefe der P-Ringschichten (12a-12f) ist.

Images