[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2018010929A - 半導体モジュール、電力変換装置 - Google Patents

半導体モジュール、電力変換装置 Download PDF

Info

Publication number
JP2018010929A
JP2018010929A JP2016137730A JP2016137730A JP2018010929A JP 2018010929 A JP2018010929 A JP 2018010929A JP 2016137730 A JP2016137730 A JP 2016137730A JP 2016137730 A JP2016137730 A JP 2016137730A JP 2018010929 A JP2018010929 A JP 2018010929A
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating layer
metal pattern
bonding material
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016137730A
Other languages
English (en)
Other versions
JP6759784B2 (ja
JP2018010929A5 (ja
Inventor
晴彦 村上
Haruhiko Murakami
晴彦 村上
玲 米山
Rei Yoneyama
玲 米山
高実 大月
Takami Otsuki
高実 大月
秋彦 山下
Akihiko Yamashita
秋彦 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016137730A priority Critical patent/JP6759784B2/ja
Priority to US15/453,966 priority patent/US10727150B2/en
Priority to DE102017209119.3A priority patent/DE102017209119B4/de
Priority to CN201710565919.9A priority patent/CN107611111B/zh
Publication of JP2018010929A publication Critical patent/JP2018010929A/ja
Publication of JP2018010929A5 publication Critical patent/JP2018010929A5/ja
Application granted granted Critical
Publication of JP6759784B2 publication Critical patent/JP6759784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0503—13th Group
    • H01L2924/05032—AlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】本発明は、半導体チップの放熱性を高く保つことができる半導体モジュールと電力変換装置を提供することを目的とする。【解決手段】絶縁層と、該絶縁層の上面に形成された第１金属パターンと、該絶縁層の下面に形成された第２金属パターンとを有する絶縁基板と、該第１金属パターンに第１金属接合材で固定され、ＳｉＣによって形成された半導体チップと、該第２金属パターンに第２金属接合材で固定された放熱板と、を備え、該半導体チップの厚みは０．２５ｍｍ以上０．３５ｍｍ以下であり、該絶縁層の厚みは該半導体チップの厚みに対し２．６６倍以上５倍以下である。【選択図】図１

Description

本発明は、例えば大電流のスイッチングなどに用いられる半導体モジュール、及びその半導体モジュールを用いた電力変換装置に関する。
特許文献１には、セラミック板と、セラミック板の上面と下面に形成された電極とを有する絶縁基板が開示されている。そして、一方の電極には金属接合材でベース板が固定され、他方の電極には金属接合材で半導体素子が固定されている。
特開２０１４−１３０８７５号公報
電力制御用の半導体モジュールは、ＩＧＢＴ、ＭＯＳＦＥＴ及びＦＷＤｉ等の半導体チップを搭載している。このような半導体モジュールはパワーモジュールと呼ばれている。パワーモジュールは、放熱板にはんだ接合された絶縁基板と、絶縁基板の金属パターンにはんだ接合された半導体チップを備える。
パワーモジュールの応用製品であるインバータ機器には低損失化と小型化が求められているため、半導体モジュールにも低損失化と小型化が求められている。低損失化は、搭載する半導体チップを薄くしたり、半導体チップ構造を最適化したりすることにより実現される。小型化はパッケージ構造の最適化により実現される。しかしながら、半導体モジュールを小型化すると、半導体モジュール内で半導体チップが密集し、放熱面積も小さくなるので、放熱性の悪化が懸念される。この放熱性の悪化を回避するために絶縁基板の絶縁層を薄くすることが考えられる。
このように、半導体モジュールの低損失化のために半導体チップを薄くし、放熱性改善のために絶縁基板の絶縁層を薄くする、というのが最近の傾向である。
半導体チップと絶縁基板を接合する第１はんだと、絶縁基板と放熱板を接合する第２はんだは、半導体モジュール使用時に半導体チップの接合温度とケース温度に大きな温度変化が生じる動作パターンにおいて、半導体チップ、絶縁基板、及び放熱板の線膨張係数差によって熱疲労を起こす。熱疲労により第１はんだと第２はんだにクラックが生じると、半導体チップの放熱性が悪化し信頼性の寿命が低下する問題があった。
特にＳｉＣのようなＳｉと比較して固い物性値を持つ材料で半導体チップを形成すると、温度変化時に第１はんだに大きな応力歪が生じる。絶縁層を薄くすると第１はんだにさらに大きな応力歪がかかり、半導体モジュールの寿命を短くする問題があった。
半導体チップの厚みを薄くすることによって第１はんだにかかる応力歪を低減することが考えられる。しかし、ＳｉＣはＳｉに比べて固い材質であるため、ウエハを薄くするために用いる研磨治具の摩耗が激しく量産効率が悪化する。
本発明は、上述のような課題を解決するためになされたもので、半導体チップの放熱性を高く保つことができる半導体モジュールと電力変換装置を提供することを目的とする。
本願の発明に係る半導体モジュールは、絶縁層と、該絶縁層の上面に形成された第１金属パターンと、該絶縁層の下面に形成された第２金属パターンとを有する絶縁基板と、該第１金属パターンに第１金属接合材で固定され、ＳｉＣによって形成された半導体チップと、該第２金属パターンに第２金属接合材で固定された放熱板と、を備え、該半導体チップの厚みは０．２５ｍｍ以上０．３５ｍｍ以下であり、該絶縁層の厚みは該半導体チップの厚みに対し２．６６倍以上５倍以下であることを特徴とする。
本発明によれば、半導体チップの直下に形成される第１金属接合材のクラックを抑制し、ＳｉＣ半導体チップを用いたときに大きく形成される基板である絶縁基板の下の第２金属接合材のクラックを許容することで、半導体チップの放熱性を高く保つことができる。
実施の形態１に係る半導体モジュールの断面図である。 半導体モジュールの断面図と平面図である。 実施の形態２に係る半導体モジュールの断面図である。 絶縁層の厚みと、第１金属接合材及び第２金属接合材に及ぶひずみとの関係を示す図である。 実施の形態３に係る半導体モジュールの断面図である。 実施の形態４に係る電力変換装置を示す図である。
本発明の実施の形態に係る半導体モジュールと電力変換装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体モジュールの断面図である。この半導体モジュールは絶縁基板１２を備えている。絶縁基板１２は、絶縁層１２ａと、絶縁層１２ａの上面に形成された第１金属パターン１２ｂと、絶縁層１２ａの下面に形成された第２金属パターン１２ｃとを有している。絶縁層１２ａの材料は例えばＡｌＮ、Ａｌ２Ｏ３又はＳｉＮである。
第１金属パターン１２ｂには第１金属接合材１６、２０で半導体チップ１８、２２が固定されている。半導体チップ１８、２２はＳｉＣによって形成されている。半導体チップ１８は例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)であり、半導体チップ２２は例えば還流ダイオードである。ＳｉＣによって形成された半導体チップ又はウエハの厚みは０．２５ｍｍ〜０．３５ｍｍとすることが一般的である。例えば、特開２０１４−８２３６１号公報の明細書段落０００５にはｎ型ＳｉＣウエハの厚さが３５０μｍであることが開示されている。本発明の実施の形態１に係る半導体モジュールの半導体チップ１８、２２の厚みｚ２は０．２５ｍｍ以上０．３５ｍｍ以下とした。
第２金属パターン１２ｃには第２金属接合材１４によって放熱板１０が固定されている。放熱板１０は例えば金属などの放熱性の高い材料で形成する。第１金属接合材１６、２０と第２金属接合材１４は例えばはんだである。第２金属接合材１４は、半導体チップ１８、２２の直下にある直下部分１４ａと、直下部分１４ａにつながり半導体チップ１８、２２の直下にない非直下部分１４ｂとを有している。第２金属接合材１４が形成される面積は、第１金属接合材１６、２０が形成される面積より大きい。
ところで、絶縁層１２ａと半導体チップ１８、２２の物性値及び線膨張係数の関係から、絶縁層１２ａの厚みを厚くすると、半導体チップ１８、２２下の第１金属接合材１６、２０の歪みが低減され、絶縁基板１２下の第２金属接合材１４の歪みが増加する。このような関係は、絶縁層１２ａを窒化アルミで形成し、半導体チップ１８、２２をＳｉＣで形成した場合だけでなく、一般的に成立する関係である。
熱サイクルによって半導体モジュールの各部が膨張と収縮を繰り返すと、第１金属接合材１６、２０の端部にクラックが形成され、第２金属接合材１４の端部にクラックが形成される。図１には第１金属接合材２０に形成されたクラック２０ａと、第２金属接合材１４に形成されたクラック１４ｃが示されている。
図２には、半導体モジュールの断面図と平面図が示されている。図２において、第２金属接合材１４に形成されたクラック１４ｃと、第１金属接合材２０に形成されたクラック２０ａを説明の便宜のために表示する。第１金属接合材２０のクラック２０ａは半導体チップ２２の放熱性の悪化に直結する。他方、第２金属接合材１４のクラック１４ｃについては、非直下部分１４ｂに形成されたものであるから、半導体チップ２２の放熱性への影響は小さい。
そして、クラック２０ａ、１４ｃの規模は、上述のとおり絶縁層１２ａの厚さで調整できる。本発明の実施の形態１では、絶縁層１２ａの厚みＺ１は半導体チップ１８、２２の厚みＺ２に対し２．６６倍以上５倍以下とした。すなわち、絶縁層１２ａを厚くして、半導体チップ１８、２２下の第１金属接合材１６、２０のクラックを低減し、絶縁基板１２下の第２金属接合材１４のクラックが増加するようにした。
つまり、半導体チップ１８、２０の放熱性を大きく悪化させる第１金属接合材１６、２０のクラックを抑制しつつ、半導体チップ１８、２０の放熱性への寄与が小さい第２金属接合材１４の非直下部分１４ｂにクラックを生成させる。これにより、半導体チップの放熱性を高く保つことができる。半導体チップ１８、２０の材料をＳｉＣのような固い材料とした場合には第１金属接合材１６、２０に特にクラックが生じやすいが、上記のようにクラックの発生しやすさを調整することで、第１金属接合材１６、２０の熱疲労に起因するクラックを抑制又は小規模にとどめることができる。
このように、本発明の実施の形態１に係る半導体モジュールでは、第１金属接合材１６、２０に導入されたクラックは、第２金属接合材１４に導入されたクラックより小規模となる。第２金属接合材１４には相対的に大規模なクラックが導入されるが、平面視で半導体チップ１８、２０を絶縁基板１２の中央に配置することで、直下部分１４ａへのクラックを防止しつつ非直下部分１４ｂにクラックを形成できるから、半導体チップ１８、２２の放熱性を大きく損ねることはない。
半導体チップ１８、２０をＳｉＣで形成した場合には大電流を扱うことができるので絶縁基板１２を大きくする。その場合、第２金属接合材１４の非直下部分１４ｂの面積が大きくなるので、クラックが非直下部分１４ｂから直下部分１４ａに進展する可能性を低くすることができる。
本発明の実施の形態１に係る半導体モジュールはその特徴を失わない範囲で様々な変形が可能である。例えば、絶縁基板１２に固定する半導体チップの数は任意である。以下の実施の形態に係る半導体モジュールと電力変換装置についても同様である。なお、以下の実施の形態に係る半導体モジュールと電力変換装置については、実施の形態１との類似点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図３は、実施の形態２に係る半導体モジュールの断面図である。半導体チップの厚さＺ２は０．２５ｍｍ以上０．３５ｍｍ以下である。絶縁層１２ａの厚みＺ３は０．８ｍｍ以上である。図４は、ＡｌＮで形成した絶縁層１２ａの厚みと、第１金属接合材１６、２０及び第２金属接合材１４に及ぶひずみとの関係を示す図である。図４のＡには、参考までに、半導体チップがＳｉで形成され、絶縁層ＡｌＮを０．６５３ｍｍとしたときの、第１金属接合材１６、２０と第２金属接合材１４の非弾性ひずみ増加分が示されている。
この場合、絶縁基板１２の下にある第２金属接合材１４に、第１金属接合材１６、２０よりも大きいひずみが及ぶ。しかしながら、図４のＢに示すように、半導体チップの材料をＳｉＣに変更すると、ＡｌＮで形成された絶縁層１２ａの厚さは０．６５３ｍｍのままとしても、半導体チップの下の第１金属接合材１６、２０に大きなひずみが及ぶようになる。これはＳｉＣがＳｉより硬い材料であることが原因である。このように、半導体チップをＳｉＣで形成する場合には、第１金属接合材１６、２０に大きなひずみが及びやすい。
しかし、図４のＣ、Ｄ、Ｅに示すとおり、絶縁層１２ａの厚さを０．８ｍｍ、１．０ｍｍ、１．５ｍｍと増加させていくと、第１金属接合材１６、２０に及ぶひずみが減少し、第２金属接合材１４に及ぼされるひずみが増加する。本発明の実施の形態２では、絶縁層１２ａの厚みＺ３は０．８ｍｍ以上としたので、第１金属接合材１６、２０におよぶひずみは、常に第２金属接合材１４に及ぶひずみより小さい。具体的には、第１金属接合材１６、２０のひずみは、図４のＡに示す絶縁層がＳｉの場合と同等以下にすることができる。よって、半導体チップの放熱性を高く保つことができる。
実施の形態３．
図５は、実施の形態３に係る半導体モジュールの断面図である。絶縁基板１２と半導体チップ１８はケース５０に収容されている。ケース５０は、放熱板１０に固定されている。ケース５０には端子５２が固定されている。この端子５２にはプリント基板５４が固定されている。プリント基板５４はケース５０の中の絶縁基板１２の直上にある。プリント基板５４には導電性の材料でランド６０が形成されている。このランド６０には、制御ＩＣ６４の端子６４ａがはんだ６２で固定されている。制御ＩＣ６４は、半導体チップ１８を駆動させる駆動回路と、半導体チップ１８の保護回路とを集積したＩＣである。制御ＩＣ６４はケース５０の中に収容されている。
プリント基板５４にはケース５０の外に伸びる端子５６が接続されている。端子５６は信号端子として機能する。ケース５０には、ケース５０の外部に伸びる主端子７０が固定されている。ケース５０にはふた７４が取り付けられている。このように、ケース５０の中に半導体チップ１８の駆動回路と保護回路を集積した制御ＩＣ６４を内蔵した半導体モジュールをインテリジェントパワーモジュール(ＩＰＭ)と呼ぶ。ＩＰＭの場合、半導体モジュールより小型化が求められる。パッケージの小型化に伴ってチップを高集積すると、ＩＰＭ内部の熱密度が高くなり、ＩＰＭ動作時のチップ接合温度の温度変化が大きくなる。そのような状況において実施の形態１、２で説明した構成を採用すれば、半導体チップの放熱性を高く保つことができる。
実施の形態４．
図６は、実施の形態４に係る電力変換装置を示す図である。電力変換装置は、実施の形態１〜３のいずれか１つで説明した半導体モジュールを少なくとも１つ有する。すなわち、電力変換装置の少なくとも一箇所は、実施の形態１〜３で説明した厚さの絶縁層１２ａと、半導体チップが形成される。図６には、半導体チップとして、６つのスイッチング素子と６つの還流ダイオードが設けられ、全体として３相交流インバータ回路を構成する電力変換装置が示されている。インバータ回路に限らず、コンバータ装置、サーボアンプ又は電源ユニットなどを形成してもよい。
電力変換装置に、実施の形態１〜３のいずれかの半導体モジュールを使用することで、半導体モジュール自体を小型化でき、高密度化でき、高寿命化できる。そのため、電力変換装置の筺体及びバスバーの設計制約が減り、電力変換装置の筺体サイズを小型化できる。また、従来は、インバータの筺体サイズに搭載できる半導体モジュールのレイアウト制約によって、インバータの制御電力素子数が制限されたが、本発明の半導体モジュールを用いることで電力変換装置内のレイアウト自由度が向上するので、制御電力素子数を増加することができ、インバータ自体の機能向上を実現することができる。
なお、ここまでの説明した各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
１０ 放熱板、 １２ 絶縁基板、 １２ａ 絶縁層、 １２ｂ 第１金属パターン、 １２ｃ 第２金属パターン、 １４ 第２金属接合材、 １６，２０ 第１金属接合材、 １８，２２ 半導体チップ

Claims (7)

  1. 絶縁層と、前記絶縁層の上面に形成された第１金属パターンと、前記絶縁層の下面に形成された第２金属パターンとを有する絶縁基板と、
    前記第１金属パターンに第１金属接合材で固定され、ＳｉＣによって形成された半導体チップと、
    前記第２金属パターンに第２金属接合材で固定された放熱板と、を備え、
    前記半導体チップの厚みは０．２５ｍｍ以上０．３５ｍｍ以下であり、
    前記絶縁層の厚みは前記半導体チップの厚みに対し２．６６倍以上５倍以下であることを特徴とする半導体モジュール。
  2. 絶縁層と、前記絶縁層の上面に形成された第１金属パターンと、前記絶縁層の下面に形成された第２金属パターンとを有する絶縁基板と、
    前記第１金属パターンに第１金属接合材で固定され、ＳｉＣによって形成された半導体チップと、
    前記第２金属パターンに第２金属接合材で固定された放熱板と、を備え、
    前記半導体チップの厚さは０．２５ｍｍ以上０．３５ｍｍ以下であり、
    前記絶縁層の厚みは０．８ｍｍ以上であることを特徴とする半導体モジュール。
  3. 前記絶縁層の材料は、ＡｌＮ、Ａｌ２Ｏ３又はＳｉＮであることを特徴とする請求項１又は２に記載の半導体モジュール。
  4. 前記絶縁基板と、前記半導体チップを収容し、前記放熱板に固定されたケースと、
    前記半導体チップを駆動させる駆動回路と、前記半導体チップの保護回路とを集積した制御ＩＣと、を備え、
    前記制御ＩＣは前記ケースの中に収容されたことを特徴とする請求項１〜３のいずれか１項に記載の半導体モジュール。
  5. 前記第２金属接合材は、前記半導体チップの直下にある直下部分と、前記直下部分につながり前記半導体チップの直下にない非直下部分とを有し、
    前記第１金属接合材に導入されたクラックは、前記非直下部分に導入されたクラックより小規模であることを特徴とする請求項１〜４のいずれか１項に記載の半導体モジュール。
  6. 絶縁層と、前記絶縁層の上面に形成された第１金属パターンと、前記絶縁層の下面に形成された第２金属パターンとを有する絶縁基板と、前記第１金属パターンに第１金属接合材で固定され、ＳｉＣによって形成された半導体チップと、前記第２金属パターンに第２金属接合材で固定された放熱板と、を備え、前記半導体チップの厚みは０．２５ｍｍ以上０．３５ｍｍ以下であり、前記絶縁層の厚みは前記半導体チップの厚みに対し２．６６倍以上５倍以下である半導体モジュールを、少なくとも１つ有することを特徴とする電力変換装置。
  7. 絶縁層と、前記絶縁層の上面に形成された第１金属パターンと、前記絶縁層の下面に形成された第２金属パターンとを有する絶縁基板と、前記第１金属パターンに第１金属接合材で固定され、ＳｉＣによって形成された半導体チップと、前記第２金属パターンに第２金属接合材で固定された放熱板と、を備え、前記半導体チップの厚さは０．２５ｍｍ以上０．３５ｍｍ以下であり、前記絶縁層の厚みは０．８ｍｍ以上である半導体モジュールを少なくとも１つ有することを特徴とする電力変換装置。
JP2016137730A 2016-07-12 2016-07-12 半導体モジュール Active JP6759784B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016137730A JP6759784B2 (ja) 2016-07-12 2016-07-12 半導体モジュール
US15/453,966 US10727150B2 (en) 2016-07-12 2017-03-09 Semiconductor module and power converter
DE102017209119.3A DE102017209119B4 (de) 2016-07-12 2017-05-31 Halbleitermodul und Leistungswandler
CN201710565919.9A CN107611111B (zh) 2016-07-12 2017-07-12 半导体模块、电力转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016137730A JP6759784B2 (ja) 2016-07-12 2016-07-12 半導体モジュール

Publications (3)

Publication Number Publication Date
JP2018010929A true JP2018010929A (ja) 2018-01-18
JP2018010929A5 JP2018010929A5 (ja) 2019-01-10
JP6759784B2 JP6759784B2 (ja) 2020-09-23

Family

ID=60783074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016137730A Active JP6759784B2 (ja) 2016-07-12 2016-07-12 半導体モジュール

Country Status (4)

Country Link
US (1) US10727150B2 (ja)
JP (1) JP6759784B2 (ja)
CN (1) CN107611111B (ja)
DE (1) DE102017209119B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114365279A (zh) * 2019-09-13 2022-04-15 株式会社电装 半导体装置
KR102122210B1 (ko) * 2019-10-18 2020-06-12 제엠제코(주) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
CN114556600B (zh) * 2019-10-24 2024-10-22 三菱电机株式会社 热电转换元件模块以及热电转换元件模块的制造方法
JP7178980B2 (ja) * 2019-10-30 2022-11-28 三菱電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284513A (ja) * 2000-03-29 2001-10-12 Mitsubishi Electric Corp パワー半導体装置
JP2001358263A (ja) * 2000-06-12 2001-12-26 Hitachi Ltd 半導体装置およびその回路形成方法
JP2013202648A (ja) * 2012-03-28 2013-10-07 Mitsubishi Materials Corp はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法
WO2014030659A1 (ja) * 2012-08-23 2014-02-27 日産自動車株式会社 絶縁基板、多層セラミック絶縁基板、パワー半導体装置と絶縁基板の接合構造体、及びパワー半導体モジュール
JP2015095540A (ja) * 2013-11-12 2015-05-18 三菱電機株式会社 半導体装置およびその製造方法
WO2015178296A1 (ja) * 2014-05-20 2015-11-26 三菱電機株式会社 電力用半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE378800T1 (de) 1999-05-28 2007-11-15 Denki Kagaku Kogyo Kk Schaltungskeramiksubstrat und sein herstellungsverfahren
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP3926141B2 (ja) * 2000-12-27 2007-06-06 日本特殊陶業株式会社 配線基板
US7800222B2 (en) 2007-11-29 2010-09-21 Infineon Technologies Ag Semiconductor module with switching components and driver electronics
US8304660B2 (en) * 2008-02-07 2012-11-06 National Taiwan University Fully reflective and highly thermoconductive electronic module and method of manufacturing the same
JP5434914B2 (ja) 2008-06-12 2014-03-05 株式会社安川電機 パワーモジュールおよびその制御方法
KR20120109573A (ko) * 2009-12-25 2012-10-08 후지필름 가부시키가이샤 절연 기판, 절연 기판의 제조 방법, 배선의 형성 방법, 배선 기판 및 발광 소자
JP5213884B2 (ja) 2010-01-27 2013-06-19 三菱電機株式会社 半導体装置モジュール
WO2012070261A1 (ja) 2010-11-25 2012-05-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP5626087B2 (ja) * 2011-04-13 2014-11-19 三菱電機株式会社 半導体装置
JPWO2012157583A1 (ja) * 2011-05-13 2014-07-31 富士電機株式会社 半導体装置とその製造方法
US8963321B2 (en) * 2011-09-12 2015-02-24 Infineon Technologies Ag Semiconductor device including cladded base plate
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10122293B2 (en) 2012-01-17 2018-11-06 Infineon Technologies Americas Corp. Power module package having a multi-phase inverter and power factor correction
JP6044097B2 (ja) * 2012-03-30 2016-12-14 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール
JP5948668B2 (ja) * 2012-05-22 2016-07-06 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP6147256B2 (ja) * 2012-07-19 2017-06-14 三菱電機株式会社 電力用半導体モジュール
EP2899757B1 (en) * 2012-09-20 2023-01-11 Rohm Co., Ltd. Power module semiconductor device and inverter device, power module semiconductor device producing method, and mold
JP6102171B2 (ja) 2012-10-17 2017-03-29 富士電機株式会社 炭化珪素ｍｏｓ型半導体装置の製造方法
JP2014130875A (ja) 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
TWI478479B (zh) * 2013-01-17 2015-03-21 Delta Electronics Inc 整合功率模組封裝結構
JP5975911B2 (ja) * 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置
JP6129090B2 (ja) 2014-01-30 2017-05-17 三菱電機株式会社 パワーモジュール及びパワーモジュールの製造方法
TWI560829B (en) * 2014-03-07 2016-12-01 Xintec Inc Chip package and method thereof
JP6233507B2 (ja) * 2014-05-15 2017-11-22 富士電機株式会社 パワー半導体モジュールおよび複合モジュール
JP2015220295A (ja) 2014-05-15 2015-12-07 三菱電機株式会社 パワーモジュール及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284513A (ja) * 2000-03-29 2001-10-12 Mitsubishi Electric Corp パワー半導体装置
JP2001358263A (ja) * 2000-06-12 2001-12-26 Hitachi Ltd 半導体装置およびその回路形成方法
JP2013202648A (ja) * 2012-03-28 2013-10-07 Mitsubishi Materials Corp はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法
WO2014030659A1 (ja) * 2012-08-23 2014-02-27 日産自動車株式会社 絶縁基板、多層セラミック絶縁基板、パワー半導体装置と絶縁基板の接合構造体、及びパワー半導体モジュール
JP2015095540A (ja) * 2013-11-12 2015-05-18 三菱電機株式会社 半導体装置およびその製造方法
WO2015178296A1 (ja) * 2014-05-20 2015-11-26 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
CN107611111B (zh) 2021-09-07
DE102017209119B4 (de) 2024-02-22
US20180019180A1 (en) 2018-01-18
DE102017209119A1 (de) 2018-01-18
US10727150B2 (en) 2020-07-28
JP6759784B2 (ja) 2020-09-23
CN107611111A (zh) 2018-01-19

Similar Documents

Publication Publication Date Title
JP6147256B2 (ja) 電力用半導体モジュール
JP7025181B2 (ja) パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置
JP4803241B2 (ja) 半導体モジュール
JP2007305962A (ja) パワー半導体モジュール
JP2013069782A (ja) 半導体装置
JP2007234690A (ja) パワー半導体モジュール
JP2010283053A (ja) 半導体装置及びその製造方法
US10600717B2 (en) Semiconductor device
US9443784B2 (en) Semiconductor module including plate-shaped insulating members having different thickness
JP6759784B2 (ja) 半導体モジュール
JP2021190505A (ja) 半導体装置
US20130112993A1 (en) Semiconductor device and wiring substrate
JP2022133480A (ja) 半導体装置
JP7163583B2 (ja) 半導体装置
JP2013157550A (ja) パワーモジュール半導体装置およびその製造方法
JP4816214B2 (ja) 半導体装置及びその製造方法
JP2007227762A (ja) 半導体装置及びこれを備えた半導体モジュール
JP2008306134A (ja) 半導体モジュール
JP2021141221A (ja) 半導体モジュール
JP2021048262A (ja) 半導体装置
JP2019146323A (ja) 電源モジュール
JP2014041876A (ja) 電力用半導体装置
JP2021180234A (ja) 半導体モジュール
CN216288399U (zh) 半导体器件组件
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200817

R150 Certificate of patent or registration of utility model

Ref document number: 6759784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250